JP2001282711A - データ転送制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 バッファメモリ装置の容量を低減する。 【解決手段】 本発明は、周辺装置３からデータサイズ
を取得するデータサイズ取得手段１７と、これにより取
得された前記データサイズに基づいてデータの転送に必
要である必要バッファメモリの数を算出する必要バッフ
ァメモリ数算出手段１１と、情報処理装置２と周辺装置
３のデータ転送の性能差に基づいてバッファメモリの確
保可能予測数を示すバッファメモリ確保可能予測数を算
出するバッファメモリ確保可能予測数算出手段１２と、
これにより算出されたバッファメモリ確保可能予測数が
必要バッファメモリ数算出手段１１により算出された前
記必要バッファメモリの数に達した時に前記バッファメ
モリを確保するバッファメモリ確保手段１３とを有し、
複数のデータを並行して転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ホストコンピュー
タなどの情報処理装置からのデータ転送要求に基づいて
１画像単位で周辺装置から画像データを読み出して前記
情報処理装置に転送するデータ転送制御装置に関する。

【０００２】

【従来の技術】この種のデータ転送制御装置において
は、データを所定のデータ量単位で出力する、すなわ
ち、所定のデータ量分の出力を途中で停止できない周辺
装置からのデータを転送する時に、情報処理装置の転送
性能および処理状況並びに転送環境などからデータを取
得するタイミングが遅れるなどの原因により、データの
１部を失う可能性があるという欠点がある。そこで、こ
の欠点を解消するために、特開平３−１３１９５号公報
に記載されたデータ転送制御装置が提案されている。特
開平３−１３１９５号公報に記載されたデータ転送制御
装置は、第１の制御装置と第２の制御装置との間におい
てバッファメモリを介して相互にデータの送受を行うシ
ステムにおいて、前記両制御装置間に両制御装置のいず
れにも接続して読み書き可能な２面のバッファメモリ
と、これらのバッファメモリをそれぞれ前記両制御装置
に対して互いに相反関係になるように交互に切り替えて
接続する切り替手段と設けて構成されている。

【０００３】

【発明が解決しようとする課題】しかしながら、特開平
３−１３１９５号公報に記載されたデータ転送制御装置
においては、バッファメモリ装置として２面のバッファ
メモリが必要であるから、バッファメモリ装置が大容量
となるという問題がある。本発明の課題は、このような
問題を解決することにある。すなわち、本発明の目的
は、バッファメモリ装置の容量を低減することができる
データ転送制御装置を提供することにある。

【０００４】

【課題を解決するための手段】前記課題を解決するため
に、請求項１に記載の発明は、情報処理装置からのデー
タ転送要求に基づいて複数のバッファメモリに対しデー
タの書き込みおよび読み出しを制御して所定のデータ量
単位で周辺装置からデータを読み出して前記情報処理装
置に転送するデータ転送制御装置であって、前記周辺装
置からデータサイズを取得するデータサイズ取得手段
と、このデータサイズ取得手段により取得された前記デ
ータサイズに基づいて前記データの転送に必要である必
要バッファメモリの数を算出する必要バッファメモリ数
算出手段と、前記情報処理装置と前記周辺装置のデータ
転送の性能差に基づいてバッファメモリの確保可能予測
数を示すバッファメモリ確保可能予測数を算出するバッ
ファメモリ確保可能予測数算出手段と、このバッファメ
モリ確保可能予測数算出手段により算出されたバッファ
メモリ確保可能予測数が前記必要バッファメモリ数算出
手段により算出された前記必要バッファメモリの数に達
した時に前記バッファメモリを確保するバッファメモリ
確保手段とを有し、複数のデータを並行して転送するこ
とを特徴とする。請求項２に記載の発明は、請求項１の
データ転送制御装置であって、前記バッファメモリ確保
可能予測数算出手段により確保予定のバッファメモリが
開放されずに前記周辺装置からバッファメモリに書き込
むことができない未読込データが発生した時に既にバッ
ファメモリに書き込まれたデータを当該バッファメモリ
から読み出して情報処理装置に転送しながら前記未読込
データの書き込みを行うバッファメモリの再確保をする
バッファメモリ再確保手段と、このバッファメモリ再確
保手段により前記バッファメモリの再確保がされた時に
前記周辺装置に前記未読込データの再送を要求する再送
要求手段と、この再送要求手段により再送を要求した前
記未読込データを前記バッファメモリに書き込む再送デ
ータ書き込み手段とを有することを特徴とする。

【０００５】請求項３に記載の発明は、請求項１または
２のいずれか１つの請求項に記載のデータ転送制御装置
であって、前記バッファメモリ確保可能予測数算出手段
は、前記各バッファメモリごとにデータの書き込みに要
する入力処理時間を計測する入力処理時間計測手段と、
前記入力処理時間の最小値を入力性能として保持する入
力性能保持手段と、前記入力処理時間計測手段からの入
力処理時間と前記入力性能保持手段の保持されている前
記入力処理時間とを比較して最小値を選択し入力性能と
して前記入力性能保持手段に保持させる最小値選択手段
と、前記各バッファメモリごとにデータの読み出しに要
する出力処理時間を計測する出力処理時間計測手段と、
前記出力処理時間の平均値を出力性能として保持する出
力性能保持手段と、前記出力処理時間計測手段からの前
記出力処理時間と前記出力性能保持手段からの前記出力
性能とに基づいて新しい前記出力処理時間の平均値を算
出し出力性能として前記出力性能保持手段に保持させる
平均値算出手段と、前記出力性能保持手段からの前記出
力性能および前記入力性能保持手段からの前記入力性能
に基づいて性能比を算出する性能比算出手段と、この性
能比算出手段からの前記性能比を保持する性能比保持手
段と、性能比とバッファメモリ確保可能予測数との対応
関係を示す情報と前記性能比保持手段からの前記性能比
に基づいてバッファメモリ確保可能予測数を求めて出力
するバッファメモリ確保可能予測数出力手段とを有する
ことを特徴とする。

【０００６】

【発明の実施の形態】次に、本発明の実施の形態を図面
に基づいて詳細に説明する。図１は本発明の１つの実施
の形態に係るデータ転送制御装置を示すブロック図であ
る。図２は図１に示すデータ転送制御装置の制御部を示
すブロック図である。図１に示すように、データ転送制
御装置１は、ホストコンピュータなどの情報処理装置２
と周辺装置３との間に接続されている。周辺装置３は、
データを所定のデータ量単位で出力するものである。デ
ータ転送制御装置１は、情報処理装置１からのデータ転
送要求に基づいて所定のデータ量単位で周辺装置３から
複数のデータを並行して読み出して情報処理装置２に並
行して転送する。データ転送制御装置１は、制御部４
と、バッファメモリ装置５と、切り換え制御部６、７
と、入出力制御部８、９とを有している。制御部４は、
バッファメモリ装置５と、切り換え制御部６、７と、入
出力制御部８、９とに接続されている。切り換え制御部
６、７は、バッファメモリ装置５に接続されている。入
出力制御部８は、切り換え制御部６と情報処理装置２と
の間に接続されている。入出力制御部９は、周辺装置３
と切り換え制御部７との間に接続されている。制御部４
は、バッファメモリ装置５と、切り換え制御部６、７
と、入出力制御部８、９とを制御する。制御部４は、Ｃ
ＰＵおよびメモリなどにより構成されている。バッファ
メモリ装置５は、転送するデータを一時的に記憶する。
切り換え制御部６、７は、バッファメモリ装置５のバッ
ファメモリごとにインターフェースの調停を行う。入出
力制御部８は、情報処理装置２に対しコマンドおよびデ
ータの送受を行う。入出力制御部９は、周辺装置３に対
しコマンドおよびデータの送受を行う。

【０００７】図２に示すように、制御部４は、データサ
イズ取得手段１０と、必要バッファメモリ数算出手段１
１と、バッファメモリ確保可能予測数算出手段１２と、
バッファメモリ確保手段１３と、バッファメモリ再確保
手段１４と、再送要求手段１５と、再送データ書き込み
手段１６とを有している。必要バッファメモリ数算出手
段１１はデータサイズ取得手段１０に接続されている。
バッファメモリ確保手段１３は必要バッファメモリ数算
出手段１１およびバッファメモリ確保可能予測数算出手
段１２に接続されている。バッファメモリ再確保手段１
４はバッファメモリ確保手段１３に接続されている。再
送要求手段１５はバッファメモリ再確保手段１４に接続
されている。再送データ書き込み手段１６は再送要求手
段１５に接続されている。データサイズ取得手段１０は
周辺装置３から入出力制御部９を介してデータサイズを
取得する。必要バッファメモリ数算出手段１１は、デー
タサイズ取得手段１０により取得されたデータサイズに
基づいてデータの転送に必要である必要バッファメモリ
の数を算出する。バッファメモリ確保可能予測数算出手
段１２は、情報処理装置２と周辺装置３のデータ転送の
性能差に基づいてバッファメモリの確保可能予測数を示
すバッファメモリ確保可能予測数を算出する。バッファ
メモリ確保手段１３は、バッファメモリ確保可能予測数
算出手段１４により算出されたバッファメモリ確保可能
予測数が必要バッファメモリ数算出手段１１により算出
された必要バッファメモリの数に達した時にバッファメ
モリを確保する。バッファメモリ再確保手段１４は、バ
ッファメモリ確保可能予測数算出手段１３により確保予
定のバッファメモリが開放されずに周辺装置３からバッ
ファメモリに書き込むことができない未読込データが発
生した時に既にバッファメモリに書き込まれたデータを
当該バッファメモリから読み出して情報処理装置２に転
送しながら未読込データの書き込みを行うバッファメモ
リの再確保をする。再送要求手段１５は、バッファメモ
リ再確保手段１４によりバッファメモリの再確保がされ
た時に周辺装置３に未読込データの再送を要求する。再
送データ書き込み手段は、再送要求手段１５により再送
を要求した前記未読込データをバッファメモリに書き込
む。制御部４においては、ＣＰＵがメモリに記憶された
プログラムに基づいて前記各手段の動作を実行する。

【０００８】図３は図１に示すデータ転送制御装置１の
バッファメモリ装置５を示すブロック図である。図３に
示すように、バッファメモリ装置５は、６つのバッファ
メモリＢＭ０、ＢＭ１、ＢＭ２、ＢＭ３、ＢＭ４、ＢＭ
５と、６つの確保フラグＡと、６つの活動中フラグＢ
と、６つの方向フラグＣとを有している。各バッファメ
モリＢＭ０〜ＢＭ５は、同一の容量を有している。確保
フラグＡは、各バッファメモリＢＭ０〜ＢＭ５ごとの確
保または開放を示す。確保フラグＡ＝１である場合に制
御部４が各バッファメモリＢＭ０〜ＢＭ５を確保してい
ること示す。確保フラグＡ＝０である場合に制御部４が
各バッファメモリＢＭ０〜ＢＭ５を開放していること示
す。活動中フラグＢは各バッファメモリＢＭ０〜ＢＭ５
が活動中であるか否かを示す。活動中フラグＢ＝１であ
る場合には各バッファメモリＢＭ０〜ＢＭ５が活動中で
あることを示す。活動中フラグＢ＝０である場合には各
バッファメモリＢＭ０〜ＢＭ５が活動中でないこと（待
機中であること）を示す。方向フラグＣは各バッファメ
モリＢＭ０〜ＢＭ５に対するデータの書き込みまたは読
み出しの方向を示す。方向フラグＣ＝０である場合には
各バッファメモリＢＭ０〜ＢＭ５に対するデータの書き
込みの方向を示す。方向フラグＣ＝１である場合には各
バッファメモリＢＭ０〜ＢＭ５に対するデータの読み出
しの方向を示す。ここで、確保フラグＡと活動中フラグ
Ｂおよび方向フラグＣの組み合わせをバッファ状態フラ
グ（Ａ，Ｂ，Ｃ）する。バッファ状態フラグ（Ａ，Ｂ，
Ｃ）＝（０，０，０）はバッファメモリの開放を示す。
バッファ状態フラグ（Ａ，Ｂ，Ｃ）＝（１，０，０）は
バッファメモリのデータの書き込み待機中を示す。バッ
ファ状態フラグ（Ａ，Ｂ，Ｃ）＝（１，０，１）はバッ
ファメモリのデータの読み出し待機中を示す。バッファ
状態フラグ（Ａ，Ｂ，Ｃ）＝（１，１，０）はバッファ
メモリに対するデータの書き込み中を示す。バッファ状
態フラグ（Ａ，Ｂ，Ｃ）＝（１，１，１）はバッファメ
モリに対するデータの読み出し中を示す。

【０００９】次に、本発明の第１の実施の形態を図面に
基づいて詳細に説明する。ここでは、各バッファメモリ
ＢＭ０〜ＢＭ５のバッファメモリ容量（バッファメモリ
サイズ）を２００ＫＢとし、性能比を２．０（図９参
照）、データの容量を８００ＫＢと仮定する。図４はデ
ータ転送制御装置１のバッファメモリ装置５におけるデ
ータの転送の１つの状態を説明する図である。図５はデ
ータ転送制御装置１のバッファメモリ装置５におけるデ
ータの転送の他の状態を説明する図である。図６はデー
タ転送制御装置１のバッファメモリ装置５におけるデー
タの転送の他の状態を説明する図である。図７はデータ
転送制御装置１による１つのデータの書き込み処理を説
明するためのフローチャートである。図８はデータ転送
制御装置１の読み出し処理を説明するためのフローチャ
ートである。次に、データ転送制御装置１による１つの
データの書き込み処理を図７に基づいて説明する。図７
に示すように、データ転送制御装置１が書き込み処理を
行う時に、ステップ１０１で情報処理装置２からデータ
の要求としてページ１およびページ２の転送指示が行わ
れた場合に、ステップ１０１で制御部４は周辺装置３よ
りデータのサイズを取得し、次にステップ１０２で取得
したデータサイズに対応する必要バッファメモリ数を算
出する。この場合に、必要バッファメモリ数をＥとし、
１つのページのデータ量をＦとし、かつ、１つのバッフ
ァメモリの容量をＧとすると、必要バッファメモリ数Ｅ
は次の式（１）で求められる。 Ｅ＝Ｆ÷Ｇ（少数点以下切り上げ）…（１） ページ１は必要バッファメモリ数Ｅが「４」となる。次
にステップ１０３でバッファメモリ確保可能予測数を式
（２）および式（３）で算出する。この算出方法は、後
に詳述する。次に、ステップ１０４で制御部４はバッフ
ァメモリ確保可能予測数≧必要バッファメモリ数である
か否かを判断する。バッファメモリ確保可能予測数≧必
要バッファメモリ数となるまで制御部４は待機する。ス
テップ１０４でバッファメモリ確保可能予測数≧必要バ
ッファメモリ数となった時には、ステップ１０５で制御
部４はバッファメモリ領域の確保の予約をする。ページ
１のデータ転送処理の場合には、バッファメモリ確保可
能予測数が必要バッファメモリ数より多いので、ステッ
プ１０５で制御部４はページ１としてバッファメモリＢ
Ｍ０〜ＢＭ３まで書き込み待機中として確保する。

【００１０】次に、ステップ１０６で制御部４は書き込
み処理を行ってステップ１０７に行く。ステップ１０７
で制御部４は書き込み処理待ちか否かを判断する。ステ
ップ１０７で書き込み処理待ちでない時には、動作を終
了する。このステップ１０６の書き込み処理の開始時お
よび終了時においては、制御部４はメモリ装置５の確保
フラグＡと活動中フラグＢおよび方向フラグＣの切り替
え処理を行う。ステップ１０７で書き込み処理待ちであ
る時には、ステップ１０８で未確保バッファメモリが有
るか否かを判断する。ステップ１０８で未確保バッファ
メモリが無い時には、ステップ１０６の書き込み処理に
戻る。ステップ１０８で未確保バッファメモリが有る時
には、ステップ１０９で制御部４は開放バッファメモリ
が有るか否かを判断する。ステップ１０９で開放バッフ
ァメモリが有る時には、ステップ１０６の書き込み処理
に戻る。ステップ１０９で開放バッファメモリが無い時
には、ステップ１１０で制御部４はオバーフロー処理を
する。次に、ステップ１１１で制御部４は終了であるか
否かを判断して、終了である時に動作を終了する。ステ
ップ１１０のオバーフロー処理は後に詳述する。次に、
データ転送制御装置１の読み出し処理を図８に基づいて
説明する。ステップ２０１で制御部４はメモリ装置５か
らバッファメモリの読み出し処理待中の情報を取得して
読み出し処理待ちのバッファメモリが有るか否かを判断
する。ステップ２０１で読み出し処理待ちのバッファメ
モリが有る時には、ステップ２０２で制御部４は読み出
し処理を行ってデータを情報処理装置２へ転送してか
ら、ステップ２０３へ行く。ステップ２０３で制御部４
は終了であるか否かを判断する。ステップ２０３で終了
でない時にはステップ２０２へ戻り、ステップ２０３で
終了である時には動作を終了する。ステップ２０２の読
み出し処理の開始時および終了時には、制御部４はメモ
リ装置５の確保フラグＡと活動中フラグＢおよび方向フ
ラグＣの切り替え処理を行う。図４はバッファメモリ装
置５のデータの転送の１つの状態を説明する図である。
図５はバッファメモリ装置５のデータの転送の他の状態
を説明する図である。図４に示す例においては、ページ
１で４つのバッファメモリＢＭ０〜ＢＭ３を確保してい
る。バッファメンモリＢＭ０が読み出し処理を実行中で
あり、バッファメモリＢＭ１が読み出し待機中であり、
バッファメモリＢＭ２は書き込み中であり、バッファ３
は書き込み待機中である。図５に示す例においては、バ
ッファメモリＢＭ０の読み出しが終了して開放バッファ
が３つとなったので、ページ２のバッファ領域の予約を
実施し、ページ１で３つのバッファメモリＢＭ４、ＢＭ
５、ＢＭ０を確保し１つのバッファメモリ分確保できず
に未確保状態になったものである。

【００１１】次に、図６に基づいてステップ１１０のオ
バーフロー処理を説明する。図５において、ページ２の
データのバッファメモリＢＭ１への書き込みが終了せず
にバッファメモリＢＭ０への書き込みが終了してしまっ
た場合、データの残り２００ＫＢ分がオーバフローして
失われてしまったことになる。この場合、図６に示すよ
うに、再度バッファメモリの確保と周辺装置３へのデー
タ再送指示を行い、すでに書き込みが終了しているバッ
ファメモリに関しては読み出し処理を実行し、周辺装置
３からのデータを入力しない。未転送のデーアの最終２
００ＫＢが来た時にバッファメモリＢＭ１に書き込み処
理を行なうことにより、データのエラーリカバリを行
う。図９はデータ転送制御装置１の制御部４におけるバ
ッファメモリ確保可能予測数算出手段１２を示すブロッ
ク図である。図９に示すように、バッファメモリ確保可
能予測数算出手段１２は、入力処理時間計測手段１７
と、入力性能保持手段１８と、最小値選択手段１９と、
出力処理時間計測手段２０と、出力性能保持手段２１
と、平均値算出手段２２と、性能比算出テーブル２３
と、性能比算出手段２４と、性能比保持手段２５と、バ
ッファメモリ確保可能予測数算出テーブル２６と、バッ
ファメモリ確保可能予測数出力手段２７とを有してい
る。最小値選択手段１９は、入力処理時間計測手段１７
に接続されている。入力性能保持手段１８は、最小値選
択手段１９に接続されている。平均値算出手段２２は、
出力処理時間計測手段２０に接続されている。出力性能
保持手段２１は、平均値算出手段２２に接続されてい
る。性能比算出手段２４は、入力性能保持手段１８と出
力性能保持手段２１および性能比算出テーブル２３に接
続されている。性能比保持手段２５は、性能比算出手段
２４に接続されている。バッファメモリ確保可能予測数
出力手段２７は、性能比保持手段２５およびバッファメ
モリ確保可能予測数算出テーブル２６に接続されてい
る。

【００１２】入力処理時間計測手段１７は、各バッファ
メモリＢＭ０〜ＢＭ５ごとにデータの書き込みに要する
入力処理時間を計測する。この入力処理時間は周辺装置
３のデータの転送の性能を示すものであるから、入力処
理時間計測手段１７は周辺装置３のデータの転送の性能
を計測していることになる。入力性能保持手段１８は、
最小値選択手段１９からの前記入力処理時間の最小値
（入力性能）を保持する。最小値選択手段１９は、処理
時間計測手段１７からの入力処理時間と入力性能保持手
段１８により保持されている入力処理時間（入力性能）
とを比較して最小値を選択し入力性能保持手段１８に与
えて保持させる。出力処理時間計測手段２０は、バッフ
ァメモリＢＭ０〜ＢＭ５ごとにデータの読み出しに要す
る出力処理時間を計測する。この出力処理時間は情報処
理装置２のデータの転送の性能を示すものであるから、
出力処理時間計測手段２０は情報処理装置２のデータの
転送の性能を計測していることになる。出力性能保持手
段２１は、前記出力処理時間の平均値（出力性能）を保
持する。平均値算出手段２２は、出力処理時間計測手段
２０からの出力処理時間と出力性能保持手段２１からの
出力処理時間の平均値とに基づいて新しい出力処理時間
の平均値（出力性能）を算出して出力性能保持手段２１
に与えて保持させる。性能比算出テーブル２３は、出力
性能と入力性能の比である性能比の計算値と、この性能
比の計算値と対応する複数段階の性能比との関係を示す
情報を格納している。性能比算出手段２４は、出力性能
保持手段２１からの出力処理時間の平均値（出力性能）
および入力性能保持手段１８からの入力処理時間（入力
性能）に基づいて出力性能と入力性能の比である性能比
の計算値を求め、この性能比の計算値と性能比算出テー
ブル２３の情報に基づいて性能比の換算値を算出する。
性能比保持手段２５は、性能比算出手段２４からの性能
比を保持する。バッファメモリ確保可能予測数算出テー
ブル２６は、性能比とバッファメモリ確保可能予測数と
の対応の情報を格納している。バッファメモリ確保可能
予測数出力手段２７は、性能比保持手段２５からの性能
比とバッファメモリ確保可能予測数テーブル２６の情報
に基づいてバッファメモリ確保可能予測数を求めて出力
する。

【００１３】次に、性能比算出手段２４およびバッファ
メモリ確保可能予測数出力手段２７の具体的な計算の例
を図１０および図１１を参照して説明する。図１０はデ
ータ転送制御装置１のバッファメモリ確保可能予測数算
出手段１２における性能比算出テーブル２３を説明する
ための図である。図１１はデータ転送制御装置１のバッ
ファメモリ確保可能予測数算出手段１２におけるバッフ
ァメモリ確保可能予測数テーブル２０を説明するための
図である。性能比算出テーブル２３は、図１０に示すよ
うに、出力性能と入力性能の比である性能比の計算値
と、この性能比の計算値と対応する複数段階の性能比と
の関係を示す情報を格納している。性能比算出手段２４
は、出力性能保持手段２１からの出力処理時間の平均値
（出力性能）および入力性能保持手段１８からの入力処
理時間（入力性能）に基づいて出力性能と入力性能の比
である性能比の計算値を求め、この性能比の計算値と性
能比算出テーブル２３の情報に基づいて性能比の換算値
を算出する。バッファメモリ確保可能予測数算出テーブ
ル２６は、図１１に示すように、性能比とバッファメモ
リ確保可能予測数との対応の情報を格納している。バッ
ファメモリ確保可能予測数出力手段２７は、性能比保持
手段２４からの性能比とバッファメモリ確保可能予測数
テーブル２６の情報に基づいてバッファメモリ確保可能
予測数を求めて出力する。

【００１４】開放バッファメモリ数と性能比から開放さ
れていくバッファメモリ数を概算する時に、次の式２を
用いるものとする。 Ｑ＝Ｎ＋（Ｎ÷Ｓ）＋（（Ｎ÷Ｓ）÷Ｓ） …（２） ここで、Ｑはバッファメモリ確保可能予測数を示し、Ｓ
は性能比を示し、Ｎは現在のバッファメモリの開放数を
示し、Ｎ÷Ｓは現在の開放バッファメモリのデータを処
理したときに発生するバッファメモリの２次開放数を示
し、（Ｎ÷Ｓ）÷Ｓは２次開放のバッファメモリを処理
したとき発生するバッファメモリの３次開放数を示して
いる。したがって、Ｎを次の式３により求めてこの計算
値の小数点以下を切り上げて算出したものがバッファメ
モリ確保可能予測数算出テーブル２６の値となる。 Ｎ＝（Ｓ×Ｓ×Ｑ）÷（（Ｓ×Ｓ）＋Ｓ＋１） …（３） バッファメモリ確保可能予測数が必要バッファメモリ数
以上であれば、バッファメモリの確保の予約処理を開始
する。

【００１５】

【発明の効果】以上のように、請求項１に記載の発明に
よれば、バッファメモリ確保可能予測数が必要バッファ
メモリの数に達した時にバッファメモリを確保するバッ
ファメモリ確保手段とを有し、複数のデータを並行して
転送するから、情報処理装置および周辺装置の転送性能
に見合ったバッファメモリの確保可能予測数を設定する
ことができるので、実装するバッファメモリ装置の容量
を低減することができる。請求項２に記載の発明によれ
ば、請求項１に記載の発明の効果に加えて、未読込デー
タが発生した時に既にバッファメモリに書き込まれたデ
ータを当該バッファメモリから読み出して情報処理装置
に転送しながら未読込データの書き込みを行うことがで
きるから、情報処理装置に対する出力のロスタイムを軽
減したデータのオーバーフロー処理をすることができ
る。請求項３に記載の発明によれば、請求項１または２
のいずれか１つの請求項に記載の発明の効果に加えて、
リアルタイムに情報処理装置と周辺装置の転送の性能差
からバッファメモリの確保可能予測数を計算し、バッフ
ァメモリを適切に使用することにより、データのオーバ
ーフローの発生頻度を減らすことができる。

【図面の簡単な説明】

【図１】本発明の１つの実施の形態に係るデータ転送制
御装置を示すブロック図である。

【図２】図１に示すデータ転送制御装置の制御部を示す
ブロック図である。

【図３】図１に示すデータ転送制御装置のバッファメモ
リ装置を示すブロック図である。

【図４】図１に示すデータ転送制御装置のバッファメモ
リ装置におけるデータの転送の１つの状態を説明する図
である。

【図５】図１に示すデータ転送制御装置のバッファメモ
リ装置におけるデータの転送の他の状態を説明する図で
ある。

【図６】図１に示すデータ転送制御装置のバッファメモ
リ装置におけるデータの転送の他の状態を説明する図で
ある。

【図７】図１に示すデータ転送制御装置による１つのデ
ータの書き込み処理を説明するためのフローチャートで
ある。

【図８】図１に示すデータ転送制御装置の読み出し処理
を説明するためのフローチャートである。

【図９】図１に示すデータ転送制御装置の制御部におけ
るバッファメモリ確保可能予測数算出手段を示すブロッ
ク図である。

【図１０】図９に示すバッファメモリ確保可能予測数算
出手段における性能比算出テーブルを説明する図であ
る。

【図１１】図９に示すバッファメモリ確保可能予測数算
出手段におけるバッファメモリ確保可能予測数算出テー
ブルを説明する図である。

【符号の説明】

１ データ転送制御装置、２ 情報処理装置、３ 周辺
装置、４ 制御部、５バッファメモリ装置、６、７ 切
り換え制御部、８、９ 入出力制御部、１０データサイ
ズ取得手段、１１ 必要バッファメモリ数算出手段、１
２ バッファメモリ確保可能予測数算出手段、１３ バ
ッファメモリ確保手段、１４ バッファメモリ再確保手
段、１５ 再送要求手段、１６ 再送データ書き込み手
段、１７ 入力処理時間計測手段、１８ 入力性能保持
手段、１９ 最小値選択手段、２０ 出力処理時間計測
手段、２１ 出力性能保持手段、２２ 平均値算出手
段、２３ 性能比算出テーブル、２４ 性能比算出手
段、２５ 性能比保持手段、２６ バッファメモリ確保
可能予測数算出テーブル、２７ バッファメモリ確保可
能予測数出力手段。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 情報処理装置からのデータ転送要求に基
   づいて複数のバッファメモリに対しデータの書き込みお
   よび読み出しを制御して所定のデータ量単位で周辺装置
   からデータを読み出して前記情報処理装置に転送するデ
   ータ転送制御装置であって、前記周辺装置からデータサ
   イズを取得するデータサイズ取得手段と、このデータサ
   イズ取得手段により取得された前記データサイズに基づ
   いて前記データの転送に必要である必要バッファメモリ
   の数を算出する必要バッファメモリ数算出手段と、前記
   情報処理装置と前記周辺装置のデータ転送の性能差に基
   づいてバッファメモリの確保可能予測数を示すバッファ
   メモリ確保可能予測数を算出するバッファメモリ確保可
   能予測数算出手段と、このバッファメモリ確保可能予測
   数算出手段により算出されたバッファメモリ確保可能予
   測数が前記必要バッファメモリ数算出手段により算出さ
   れた前記必要バッファメモリの数に達した時に前記バッ
   ファメモリを確保するバッファメモリ確保手段とを有
   し、複数のデータを並行して転送することを特徴とする
   データ転送制御装置。
2. 【請求項２】 請求項１のデータ転送制御装置であっ
   て、前記バッファメモリ確保可能予測数算出手段により
   確保予定のバッファメモリが開放されずに前記周辺装置
   からバッファメモリに書き込むことができない未読込デ
   ータが発生した時に既にバッファメモリに書き込まれた
   データを当該バッファメモリから読み出して情報処理装
   置に転送しながら前記未読込データの書き込みを行うバ
   ッファメモリの再確保をするバッファメモリ再確保手段
   と、このバッファメモリ再確保手段により前記バッファ
   メモリの再確保がされた時に前記周辺装置に前記未読込
   データの再送を要求する再送要求手段と、この再送要求
   手段により再送を要求した前記未読込データを前記バッ
   ファメモリに書き込む再送データ書き込み手段とを有す
   ることを特徴とするデータ転送制御装置。
3. 【請求項３】 請求項１または２のいずれか１つの請求
   項に記載のデータ転送制御装置であって、前記バッファ
   メモリ確保可能予測数算出手段は、前記各バッファメモ
   リごとにデータの書き込みに要する入力処理時間を計測
   する入力処理時間計測手段と、前記入力処理時間の最小
   値を入力性能として保持する入力性能保持手段と、前記
   入力処理時間計測手段からの入力処理時間と前記入力性
   能保持手段の保持されている前記入力処理時間とを比較
   して最小値を選択し入力性能として前記入力性能保持手
   段に保持させる最小値選択手段と、前記各バッファメモ
   リごとにデータの読み出しに要する出力処理時間を計測
   する出力処理時間計測手段と、前記出力処理時間の平均
   値を出力性能として保持する出力性能保持手段と、前記
   出力処理時間計測手段からの前記出力処理時間と前記出
   力性能保持手段からの前記出力性能とに基づいて新しい
   前記出力処理時間の平均値を算出し出力性能として前記
   出力性能保持手段に保持させる平均値算出手段と、前記
   出力性能保持手段からの前記出力性能および前記入力性
   能保持手段からの前記入力性能に基づいて性能比を算出
   する性能比算出手段と、この性能比算出手段からの前記
   性能比を保持する性能比保持手段と、性能比とバッファ
   メモリ確保可能予測数との対応関係を示す情報と前記性
   能比保持手段からの前記性能比に基づいてバッファメモ
   リ確保可能予測数を求めて出力するバッファメモリ確保
   可能予測数出力手段とを有することを特徴とするデータ
   転送制御装置。