JP2001282711A - データ転送制御装置 - Google Patents
データ転送制御装置Info
- Publication number
- JP2001282711A JP2001282711A JP2000092526A JP2000092526A JP2001282711A JP 2001282711 A JP2001282711 A JP 2001282711A JP 2000092526 A JP2000092526 A JP 2000092526A JP 2000092526 A JP2000092526 A JP 2000092526A JP 2001282711 A JP2001282711 A JP 2001282711A
- Authority
- JP
- Japan
- Prior art keywords
- buffer memory
- data
- performance
- output
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 バッファメモリ装置の容量を低減する。
【解決手段】 本発明は、周辺装置3からデータサイズ
を取得するデータサイズ取得手段17と、これにより取
得された前記データサイズに基づいてデータの転送に必
要である必要バッファメモリの数を算出する必要バッフ
ァメモリ数算出手段11と、情報処理装置2と周辺装置
3のデータ転送の性能差に基づいてバッファメモリの確
保可能予測数を示すバッファメモリ確保可能予測数を算
出するバッファメモリ確保可能予測数算出手段12と、
これにより算出されたバッファメモリ確保可能予測数が
必要バッファメモリ数算出手段11により算出された前
記必要バッファメモリの数に達した時に前記バッファメ
モリを確保するバッファメモリ確保手段13とを有し、
複数のデータを並行して転送する。
を取得するデータサイズ取得手段17と、これにより取
得された前記データサイズに基づいてデータの転送に必
要である必要バッファメモリの数を算出する必要バッフ
ァメモリ数算出手段11と、情報処理装置2と周辺装置
3のデータ転送の性能差に基づいてバッファメモリの確
保可能予測数を示すバッファメモリ確保可能予測数を算
出するバッファメモリ確保可能予測数算出手段12と、
これにより算出されたバッファメモリ確保可能予測数が
必要バッファメモリ数算出手段11により算出された前
記必要バッファメモリの数に達した時に前記バッファメ
モリを確保するバッファメモリ確保手段13とを有し、
複数のデータを並行して転送する。
Description
【0001】
【発明の属する技術分野】本発明は、ホストコンピュー
タなどの情報処理装置からのデータ転送要求に基づいて
1画像単位で周辺装置から画像データを読み出して前記
情報処理装置に転送するデータ転送制御装置に関する。
タなどの情報処理装置からのデータ転送要求に基づいて
1画像単位で周辺装置から画像データを読み出して前記
情報処理装置に転送するデータ転送制御装置に関する。
【0002】
【従来の技術】この種のデータ転送制御装置において
は、データを所定のデータ量単位で出力する、すなわ
ち、所定のデータ量分の出力を途中で停止できない周辺
装置からのデータを転送する時に、情報処理装置の転送
性能および処理状況並びに転送環境などからデータを取
得するタイミングが遅れるなどの原因により、データの
1部を失う可能性があるという欠点がある。そこで、こ
の欠点を解消するために、特開平3−13195号公報
に記載されたデータ転送制御装置が提案されている。特
開平3−13195号公報に記載されたデータ転送制御
装置は、第1の制御装置と第2の制御装置との間におい
てバッファメモリを介して相互にデータの送受を行うシ
ステムにおいて、前記両制御装置間に両制御装置のいず
れにも接続して読み書き可能な2面のバッファメモリ
と、これらのバッファメモリをそれぞれ前記両制御装置
に対して互いに相反関係になるように交互に切り替えて
接続する切り替手段と設けて構成されている。
は、データを所定のデータ量単位で出力する、すなわ
ち、所定のデータ量分の出力を途中で停止できない周辺
装置からのデータを転送する時に、情報処理装置の転送
性能および処理状況並びに転送環境などからデータを取
得するタイミングが遅れるなどの原因により、データの
1部を失う可能性があるという欠点がある。そこで、こ
の欠点を解消するために、特開平3−13195号公報
に記載されたデータ転送制御装置が提案されている。特
開平3−13195号公報に記載されたデータ転送制御
装置は、第1の制御装置と第2の制御装置との間におい
てバッファメモリを介して相互にデータの送受を行うシ
ステムにおいて、前記両制御装置間に両制御装置のいず
れにも接続して読み書き可能な2面のバッファメモリ
と、これらのバッファメモリをそれぞれ前記両制御装置
に対して互いに相反関係になるように交互に切り替えて
接続する切り替手段と設けて構成されている。
【0003】
【発明が解決しようとする課題】しかしながら、特開平
3−13195号公報に記載されたデータ転送制御装置
においては、バッファメモリ装置として2面のバッファ
メモリが必要であるから、バッファメモリ装置が大容量
となるという問題がある。本発明の課題は、このような
問題を解決することにある。すなわち、本発明の目的
は、バッファメモリ装置の容量を低減することができる
データ転送制御装置を提供することにある。
3−13195号公報に記載されたデータ転送制御装置
においては、バッファメモリ装置として2面のバッファ
メモリが必要であるから、バッファメモリ装置が大容量
となるという問題がある。本発明の課題は、このような
問題を解決することにある。すなわち、本発明の目的
は、バッファメモリ装置の容量を低減することができる
データ転送制御装置を提供することにある。
【0004】
【課題を解決するための手段】前記課題を解決するため
に、請求項1に記載の発明は、情報処理装置からのデー
タ転送要求に基づいて複数のバッファメモリに対しデー
タの書き込みおよび読み出しを制御して所定のデータ量
単位で周辺装置からデータを読み出して前記情報処理装
置に転送するデータ転送制御装置であって、前記周辺装
置からデータサイズを取得するデータサイズ取得手段
と、このデータサイズ取得手段により取得された前記デ
ータサイズに基づいて前記データの転送に必要である必
要バッファメモリの数を算出する必要バッファメモリ数
算出手段と、前記情報処理装置と前記周辺装置のデータ
転送の性能差に基づいてバッファメモリの確保可能予測
数を示すバッファメモリ確保可能予測数を算出するバッ
ファメモリ確保可能予測数算出手段と、このバッファメ
モリ確保可能予測数算出手段により算出されたバッファ
メモリ確保可能予測数が前記必要バッファメモリ数算出
手段により算出された前記必要バッファメモリの数に達
した時に前記バッファメモリを確保するバッファメモリ
確保手段とを有し、複数のデータを並行して転送するこ
とを特徴とする。請求項2に記載の発明は、請求項1の
データ転送制御装置であって、前記バッファメモリ確保
可能予測数算出手段により確保予定のバッファメモリが
開放されずに前記周辺装置からバッファメモリに書き込
むことができない未読込データが発生した時に既にバッ
ファメモリに書き込まれたデータを当該バッファメモリ
から読み出して情報処理装置に転送しながら前記未読込
データの書き込みを行うバッファメモリの再確保をする
バッファメモリ再確保手段と、このバッファメモリ再確
保手段により前記バッファメモリの再確保がされた時に
前記周辺装置に前記未読込データの再送を要求する再送
要求手段と、この再送要求手段により再送を要求した前
記未読込データを前記バッファメモリに書き込む再送デ
ータ書き込み手段とを有することを特徴とする。
に、請求項1に記載の発明は、情報処理装置からのデー
タ転送要求に基づいて複数のバッファメモリに対しデー
タの書き込みおよび読み出しを制御して所定のデータ量
単位で周辺装置からデータを読み出して前記情報処理装
置に転送するデータ転送制御装置であって、前記周辺装
置からデータサイズを取得するデータサイズ取得手段
と、このデータサイズ取得手段により取得された前記デ
ータサイズに基づいて前記データの転送に必要である必
要バッファメモリの数を算出する必要バッファメモリ数
算出手段と、前記情報処理装置と前記周辺装置のデータ
転送の性能差に基づいてバッファメモリの確保可能予測
数を示すバッファメモリ確保可能予測数を算出するバッ
ファメモリ確保可能予測数算出手段と、このバッファメ
モリ確保可能予測数算出手段により算出されたバッファ
メモリ確保可能予測数が前記必要バッファメモリ数算出
手段により算出された前記必要バッファメモリの数に達
した時に前記バッファメモリを確保するバッファメモリ
確保手段とを有し、複数のデータを並行して転送するこ
とを特徴とする。請求項2に記載の発明は、請求項1の
データ転送制御装置であって、前記バッファメモリ確保
可能予測数算出手段により確保予定のバッファメモリが
開放されずに前記周辺装置からバッファメモリに書き込
むことができない未読込データが発生した時に既にバッ
ファメモリに書き込まれたデータを当該バッファメモリ
から読み出して情報処理装置に転送しながら前記未読込
データの書き込みを行うバッファメモリの再確保をする
バッファメモリ再確保手段と、このバッファメモリ再確
保手段により前記バッファメモリの再確保がされた時に
前記周辺装置に前記未読込データの再送を要求する再送
要求手段と、この再送要求手段により再送を要求した前
記未読込データを前記バッファメモリに書き込む再送デ
ータ書き込み手段とを有することを特徴とする。
【0005】請求項3に記載の発明は、請求項1または
2のいずれか1つの請求項に記載のデータ転送制御装置
であって、前記バッファメモリ確保可能予測数算出手段
は、前記各バッファメモリごとにデータの書き込みに要
する入力処理時間を計測する入力処理時間計測手段と、
前記入力処理時間の最小値を入力性能として保持する入
力性能保持手段と、前記入力処理時間計測手段からの入
力処理時間と前記入力性能保持手段の保持されている前
記入力処理時間とを比較して最小値を選択し入力性能と
して前記入力性能保持手段に保持させる最小値選択手段
と、前記各バッファメモリごとにデータの読み出しに要
する出力処理時間を計測する出力処理時間計測手段と、
前記出力処理時間の平均値を出力性能として保持する出
力性能保持手段と、前記出力処理時間計測手段からの前
記出力処理時間と前記出力性能保持手段からの前記出力
性能とに基づいて新しい前記出力処理時間の平均値を算
出し出力性能として前記出力性能保持手段に保持させる
平均値算出手段と、前記出力性能保持手段からの前記出
力性能および前記入力性能保持手段からの前記入力性能
に基づいて性能比を算出する性能比算出手段と、この性
能比算出手段からの前記性能比を保持する性能比保持手
段と、性能比とバッファメモリ確保可能予測数との対応
関係を示す情報と前記性能比保持手段からの前記性能比
に基づいてバッファメモリ確保可能予測数を求めて出力
するバッファメモリ確保可能予測数出力手段とを有する
ことを特徴とする。
2のいずれか1つの請求項に記載のデータ転送制御装置
であって、前記バッファメモリ確保可能予測数算出手段
は、前記各バッファメモリごとにデータの書き込みに要
する入力処理時間を計測する入力処理時間計測手段と、
前記入力処理時間の最小値を入力性能として保持する入
力性能保持手段と、前記入力処理時間計測手段からの入
力処理時間と前記入力性能保持手段の保持されている前
記入力処理時間とを比較して最小値を選択し入力性能と
して前記入力性能保持手段に保持させる最小値選択手段
と、前記各バッファメモリごとにデータの読み出しに要
する出力処理時間を計測する出力処理時間計測手段と、
前記出力処理時間の平均値を出力性能として保持する出
力性能保持手段と、前記出力処理時間計測手段からの前
記出力処理時間と前記出力性能保持手段からの前記出力
性能とに基づいて新しい前記出力処理時間の平均値を算
出し出力性能として前記出力性能保持手段に保持させる
平均値算出手段と、前記出力性能保持手段からの前記出
力性能および前記入力性能保持手段からの前記入力性能
に基づいて性能比を算出する性能比算出手段と、この性
能比算出手段からの前記性能比を保持する性能比保持手
段と、性能比とバッファメモリ確保可能予測数との対応
関係を示す情報と前記性能比保持手段からの前記性能比
に基づいてバッファメモリ確保可能予測数を求めて出力
するバッファメモリ確保可能予測数出力手段とを有する
ことを特徴とする。
【0006】
【発明の実施の形態】次に、本発明の実施の形態を図面
に基づいて詳細に説明する。図1は本発明の1つの実施
の形態に係るデータ転送制御装置を示すブロック図であ
る。図2は図1に示すデータ転送制御装置の制御部を示
すブロック図である。図1に示すように、データ転送制
御装置1は、ホストコンピュータなどの情報処理装置2
と周辺装置3との間に接続されている。周辺装置3は、
データを所定のデータ量単位で出力するものである。デ
ータ転送制御装置1は、情報処理装置1からのデータ転
送要求に基づいて所定のデータ量単位で周辺装置3から
複数のデータを並行して読み出して情報処理装置2に並
行して転送する。データ転送制御装置1は、制御部4
と、バッファメモリ装置5と、切り換え制御部6、7
と、入出力制御部8、9とを有している。制御部4は、
バッファメモリ装置5と、切り換え制御部6、7と、入
出力制御部8、9とに接続されている。切り換え制御部
6、7は、バッファメモリ装置5に接続されている。入
出力制御部8は、切り換え制御部6と情報処理装置2と
の間に接続されている。入出力制御部9は、周辺装置3
と切り換え制御部7との間に接続されている。制御部4
は、バッファメモリ装置5と、切り換え制御部6、7
と、入出力制御部8、9とを制御する。制御部4は、C
PUおよびメモリなどにより構成されている。バッファ
メモリ装置5は、転送するデータを一時的に記憶する。
切り換え制御部6、7は、バッファメモリ装置5のバッ
ファメモリごとにインターフェースの調停を行う。入出
力制御部8は、情報処理装置2に対しコマンドおよびデ
ータの送受を行う。入出力制御部9は、周辺装置3に対
しコマンドおよびデータの送受を行う。
に基づいて詳細に説明する。図1は本発明の1つの実施
の形態に係るデータ転送制御装置を示すブロック図であ
る。図2は図1に示すデータ転送制御装置の制御部を示
すブロック図である。図1に示すように、データ転送制
御装置1は、ホストコンピュータなどの情報処理装置2
と周辺装置3との間に接続されている。周辺装置3は、
データを所定のデータ量単位で出力するものである。デ
ータ転送制御装置1は、情報処理装置1からのデータ転
送要求に基づいて所定のデータ量単位で周辺装置3から
複数のデータを並行して読み出して情報処理装置2に並
行して転送する。データ転送制御装置1は、制御部4
と、バッファメモリ装置5と、切り換え制御部6、7
と、入出力制御部8、9とを有している。制御部4は、
バッファメモリ装置5と、切り換え制御部6、7と、入
出力制御部8、9とに接続されている。切り換え制御部
6、7は、バッファメモリ装置5に接続されている。入
出力制御部8は、切り換え制御部6と情報処理装置2と
の間に接続されている。入出力制御部9は、周辺装置3
と切り換え制御部7との間に接続されている。制御部4
は、バッファメモリ装置5と、切り換え制御部6、7
と、入出力制御部8、9とを制御する。制御部4は、C
PUおよびメモリなどにより構成されている。バッファ
メモリ装置5は、転送するデータを一時的に記憶する。
切り換え制御部6、7は、バッファメモリ装置5のバッ
ファメモリごとにインターフェースの調停を行う。入出
力制御部8は、情報処理装置2に対しコマンドおよびデ
ータの送受を行う。入出力制御部9は、周辺装置3に対
しコマンドおよびデータの送受を行う。
【0007】図2に示すように、制御部4は、データサ
イズ取得手段10と、必要バッファメモリ数算出手段1
1と、バッファメモリ確保可能予測数算出手段12と、
バッファメモリ確保手段13と、バッファメモリ再確保
手段14と、再送要求手段15と、再送データ書き込み
手段16とを有している。必要バッファメモリ数算出手
段11はデータサイズ取得手段10に接続されている。
バッファメモリ確保手段13は必要バッファメモリ数算
出手段11およびバッファメモリ確保可能予測数算出手
段12に接続されている。バッファメモリ再確保手段1
4はバッファメモリ確保手段13に接続されている。再
送要求手段15はバッファメモリ再確保手段14に接続
されている。再送データ書き込み手段16は再送要求手
段15に接続されている。データサイズ取得手段10は
周辺装置3から入出力制御部9を介してデータサイズを
取得する。必要バッファメモリ数算出手段11は、デー
タサイズ取得手段10により取得されたデータサイズに
基づいてデータの転送に必要である必要バッファメモリ
の数を算出する。バッファメモリ確保可能予測数算出手
段12は、情報処理装置2と周辺装置3のデータ転送の
性能差に基づいてバッファメモリの確保可能予測数を示
すバッファメモリ確保可能予測数を算出する。バッファ
メモリ確保手段13は、バッファメモリ確保可能予測数
算出手段14により算出されたバッファメモリ確保可能
予測数が必要バッファメモリ数算出手段11により算出
された必要バッファメモリの数に達した時にバッファメ
モリを確保する。バッファメモリ再確保手段14は、バ
ッファメモリ確保可能予測数算出手段13により確保予
定のバッファメモリが開放されずに周辺装置3からバッ
ファメモリに書き込むことができない未読込データが発
生した時に既にバッファメモリに書き込まれたデータを
当該バッファメモリから読み出して情報処理装置2に転
送しながら未読込データの書き込みを行うバッファメモ
リの再確保をする。再送要求手段15は、バッファメモ
リ再確保手段14によりバッファメモリの再確保がされ
た時に周辺装置3に未読込データの再送を要求する。再
送データ書き込み手段は、再送要求手段15により再送
を要求した前記未読込データをバッファメモリに書き込
む。制御部4においては、CPUがメモリに記憶された
プログラムに基づいて前記各手段の動作を実行する。
イズ取得手段10と、必要バッファメモリ数算出手段1
1と、バッファメモリ確保可能予測数算出手段12と、
バッファメモリ確保手段13と、バッファメモリ再確保
手段14と、再送要求手段15と、再送データ書き込み
手段16とを有している。必要バッファメモリ数算出手
段11はデータサイズ取得手段10に接続されている。
バッファメモリ確保手段13は必要バッファメモリ数算
出手段11およびバッファメモリ確保可能予測数算出手
段12に接続されている。バッファメモリ再確保手段1
4はバッファメモリ確保手段13に接続されている。再
送要求手段15はバッファメモリ再確保手段14に接続
されている。再送データ書き込み手段16は再送要求手
段15に接続されている。データサイズ取得手段10は
周辺装置3から入出力制御部9を介してデータサイズを
取得する。必要バッファメモリ数算出手段11は、デー
タサイズ取得手段10により取得されたデータサイズに
基づいてデータの転送に必要である必要バッファメモリ
の数を算出する。バッファメモリ確保可能予測数算出手
段12は、情報処理装置2と周辺装置3のデータ転送の
性能差に基づいてバッファメモリの確保可能予測数を示
すバッファメモリ確保可能予測数を算出する。バッファ
メモリ確保手段13は、バッファメモリ確保可能予測数
算出手段14により算出されたバッファメモリ確保可能
予測数が必要バッファメモリ数算出手段11により算出
された必要バッファメモリの数に達した時にバッファメ
モリを確保する。バッファメモリ再確保手段14は、バ
ッファメモリ確保可能予測数算出手段13により確保予
定のバッファメモリが開放されずに周辺装置3からバッ
ファメモリに書き込むことができない未読込データが発
生した時に既にバッファメモリに書き込まれたデータを
当該バッファメモリから読み出して情報処理装置2に転
送しながら未読込データの書き込みを行うバッファメモ
リの再確保をする。再送要求手段15は、バッファメモ
リ再確保手段14によりバッファメモリの再確保がされ
た時に周辺装置3に未読込データの再送を要求する。再
送データ書き込み手段は、再送要求手段15により再送
を要求した前記未読込データをバッファメモリに書き込
む。制御部4においては、CPUがメモリに記憶された
プログラムに基づいて前記各手段の動作を実行する。
【0008】図3は図1に示すデータ転送制御装置1の
バッファメモリ装置5を示すブロック図である。図3に
示すように、バッファメモリ装置5は、6つのバッファ
メモリBM0、BM1、BM2、BM3、BM4、BM
5と、6つの確保フラグAと、6つの活動中フラグB
と、6つの方向フラグCとを有している。各バッファメ
モリBM0〜BM5は、同一の容量を有している。確保
フラグAは、各バッファメモリBM0〜BM5ごとの確
保または開放を示す。確保フラグA=1である場合に制
御部4が各バッファメモリBM0〜BM5を確保してい
ること示す。確保フラグA=0である場合に制御部4が
各バッファメモリBM0〜BM5を開放していること示
す。活動中フラグBは各バッファメモリBM0〜BM5
が活動中であるか否かを示す。活動中フラグB=1であ
る場合には各バッファメモリBM0〜BM5が活動中で
あることを示す。活動中フラグB=0である場合には各
バッファメモリBM0〜BM5が活動中でないこと(待
機中であること)を示す。方向フラグCは各バッファメ
モリBM0〜BM5に対するデータの書き込みまたは読
み出しの方向を示す。方向フラグC=0である場合には
各バッファメモリBM0〜BM5に対するデータの書き
込みの方向を示す。方向フラグC=1である場合には各
バッファメモリBM0〜BM5に対するデータの読み出
しの方向を示す。ここで、確保フラグAと活動中フラグ
Bおよび方向フラグCの組み合わせをバッファ状態フラ
グ(A,B,C)する。バッファ状態フラグ(A,B,
C)=(0,0,0)はバッファメモリの開放を示す。
バッファ状態フラグ(A,B,C)=(1,0,0)は
バッファメモリのデータの書き込み待機中を示す。バッ
ファ状態フラグ(A,B,C)=(1,0,1)はバッ
ファメモリのデータの読み出し待機中を示す。バッファ
状態フラグ(A,B,C)=(1,1,0)はバッファ
メモリに対するデータの書き込み中を示す。バッファ状
態フラグ(A,B,C)=(1,1,1)はバッファメ
モリに対するデータの読み出し中を示す。
バッファメモリ装置5を示すブロック図である。図3に
示すように、バッファメモリ装置5は、6つのバッファ
メモリBM0、BM1、BM2、BM3、BM4、BM
5と、6つの確保フラグAと、6つの活動中フラグB
と、6つの方向フラグCとを有している。各バッファメ
モリBM0〜BM5は、同一の容量を有している。確保
フラグAは、各バッファメモリBM0〜BM5ごとの確
保または開放を示す。確保フラグA=1である場合に制
御部4が各バッファメモリBM0〜BM5を確保してい
ること示す。確保フラグA=0である場合に制御部4が
各バッファメモリBM0〜BM5を開放していること示
す。活動中フラグBは各バッファメモリBM0〜BM5
が活動中であるか否かを示す。活動中フラグB=1であ
る場合には各バッファメモリBM0〜BM5が活動中で
あることを示す。活動中フラグB=0である場合には各
バッファメモリBM0〜BM5が活動中でないこと(待
機中であること)を示す。方向フラグCは各バッファメ
モリBM0〜BM5に対するデータの書き込みまたは読
み出しの方向を示す。方向フラグC=0である場合には
各バッファメモリBM0〜BM5に対するデータの書き
込みの方向を示す。方向フラグC=1である場合には各
バッファメモリBM0〜BM5に対するデータの読み出
しの方向を示す。ここで、確保フラグAと活動中フラグ
Bおよび方向フラグCの組み合わせをバッファ状態フラ
グ(A,B,C)する。バッファ状態フラグ(A,B,
C)=(0,0,0)はバッファメモリの開放を示す。
バッファ状態フラグ(A,B,C)=(1,0,0)は
バッファメモリのデータの書き込み待機中を示す。バッ
ファ状態フラグ(A,B,C)=(1,0,1)はバッ
ファメモリのデータの読み出し待機中を示す。バッファ
状態フラグ(A,B,C)=(1,1,0)はバッファ
メモリに対するデータの書き込み中を示す。バッファ状
態フラグ(A,B,C)=(1,1,1)はバッファメ
モリに対するデータの読み出し中を示す。
【0009】次に、本発明の第1の実施の形態を図面に
基づいて詳細に説明する。ここでは、各バッファメモリ
BM0〜BM5のバッファメモリ容量(バッファメモリ
サイズ)を200KBとし、性能比を2.0(図9参
照)、データの容量を800KBと仮定する。図4はデ
ータ転送制御装置1のバッファメモリ装置5におけるデ
ータの転送の1つの状態を説明する図である。図5はデ
ータ転送制御装置1のバッファメモリ装置5におけるデ
ータの転送の他の状態を説明する図である。図6はデー
タ転送制御装置1のバッファメモリ装置5におけるデー
タの転送の他の状態を説明する図である。図7はデータ
転送制御装置1による1つのデータの書き込み処理を説
明するためのフローチャートである。図8はデータ転送
制御装置1の読み出し処理を説明するためのフローチャ
ートである。次に、データ転送制御装置1による1つの
データの書き込み処理を図7に基づいて説明する。図7
に示すように、データ転送制御装置1が書き込み処理を
行う時に、ステップ101で情報処理装置2からデータ
の要求としてページ1およびページ2の転送指示が行わ
れた場合に、ステップ101で制御部4は周辺装置3よ
りデータのサイズを取得し、次にステップ102で取得
したデータサイズに対応する必要バッファメモリ数を算
出する。この場合に、必要バッファメモリ数をEとし、
1つのページのデータ量をFとし、かつ、1つのバッフ
ァメモリの容量をGとすると、必要バッファメモリ数E
は次の式(1)で求められる。 E=F÷G(少数点以下切り上げ)…(1) ページ1は必要バッファメモリ数Eが「4」となる。次
にステップ103でバッファメモリ確保可能予測数を式
(2)および式(3)で算出する。この算出方法は、後
に詳述する。次に、ステップ104で制御部4はバッフ
ァメモリ確保可能予測数≧必要バッファメモリ数である
か否かを判断する。バッファメモリ確保可能予測数≧必
要バッファメモリ数となるまで制御部4は待機する。ス
テップ104でバッファメモリ確保可能予測数≧必要バ
ッファメモリ数となった時には、ステップ105で制御
部4はバッファメモリ領域の確保の予約をする。ページ
1のデータ転送処理の場合には、バッファメモリ確保可
能予測数が必要バッファメモリ数より多いので、ステッ
プ105で制御部4はページ1としてバッファメモリB
M0〜BM3まで書き込み待機中として確保する。
基づいて詳細に説明する。ここでは、各バッファメモリ
BM0〜BM5のバッファメモリ容量(バッファメモリ
サイズ)を200KBとし、性能比を2.0(図9参
照)、データの容量を800KBと仮定する。図4はデ
ータ転送制御装置1のバッファメモリ装置5におけるデ
ータの転送の1つの状態を説明する図である。図5はデ
ータ転送制御装置1のバッファメモリ装置5におけるデ
ータの転送の他の状態を説明する図である。図6はデー
タ転送制御装置1のバッファメモリ装置5におけるデー
タの転送の他の状態を説明する図である。図7はデータ
転送制御装置1による1つのデータの書き込み処理を説
明するためのフローチャートである。図8はデータ転送
制御装置1の読み出し処理を説明するためのフローチャ
ートである。次に、データ転送制御装置1による1つの
データの書き込み処理を図7に基づいて説明する。図7
に示すように、データ転送制御装置1が書き込み処理を
行う時に、ステップ101で情報処理装置2からデータ
の要求としてページ1およびページ2の転送指示が行わ
れた場合に、ステップ101で制御部4は周辺装置3よ
りデータのサイズを取得し、次にステップ102で取得
したデータサイズに対応する必要バッファメモリ数を算
出する。この場合に、必要バッファメモリ数をEとし、
1つのページのデータ量をFとし、かつ、1つのバッフ
ァメモリの容量をGとすると、必要バッファメモリ数E
は次の式(1)で求められる。 E=F÷G(少数点以下切り上げ)…(1) ページ1は必要バッファメモリ数Eが「4」となる。次
にステップ103でバッファメモリ確保可能予測数を式
(2)および式(3)で算出する。この算出方法は、後
に詳述する。次に、ステップ104で制御部4はバッフ
ァメモリ確保可能予測数≧必要バッファメモリ数である
か否かを判断する。バッファメモリ確保可能予測数≧必
要バッファメモリ数となるまで制御部4は待機する。ス
テップ104でバッファメモリ確保可能予測数≧必要バ
ッファメモリ数となった時には、ステップ105で制御
部4はバッファメモリ領域の確保の予約をする。ページ
1のデータ転送処理の場合には、バッファメモリ確保可
能予測数が必要バッファメモリ数より多いので、ステッ
プ105で制御部4はページ1としてバッファメモリB
M0〜BM3まで書き込み待機中として確保する。
【0010】次に、ステップ106で制御部4は書き込
み処理を行ってステップ107に行く。ステップ107
で制御部4は書き込み処理待ちか否かを判断する。ステ
ップ107で書き込み処理待ちでない時には、動作を終
了する。このステップ106の書き込み処理の開始時お
よび終了時においては、制御部4はメモリ装置5の確保
フラグAと活動中フラグBおよび方向フラグCの切り替
え処理を行う。ステップ107で書き込み処理待ちであ
る時には、ステップ108で未確保バッファメモリが有
るか否かを判断する。ステップ108で未確保バッファ
メモリが無い時には、ステップ106の書き込み処理に
戻る。ステップ108で未確保バッファメモリが有る時
には、ステップ109で制御部4は開放バッファメモリ
が有るか否かを判断する。ステップ109で開放バッフ
ァメモリが有る時には、ステップ106の書き込み処理
に戻る。ステップ109で開放バッファメモリが無い時
には、ステップ110で制御部4はオバーフロー処理を
する。次に、ステップ111で制御部4は終了であるか
否かを判断して、終了である時に動作を終了する。ステ
ップ110のオバーフロー処理は後に詳述する。次に、
データ転送制御装置1の読み出し処理を図8に基づいて
説明する。ステップ201で制御部4はメモリ装置5か
らバッファメモリの読み出し処理待中の情報を取得して
読み出し処理待ちのバッファメモリが有るか否かを判断
する。ステップ201で読み出し処理待ちのバッファメ
モリが有る時には、ステップ202で制御部4は読み出
し処理を行ってデータを情報処理装置2へ転送してか
ら、ステップ203へ行く。ステップ203で制御部4
は終了であるか否かを判断する。ステップ203で終了
でない時にはステップ202へ戻り、ステップ203で
終了である時には動作を終了する。ステップ202の読
み出し処理の開始時および終了時には、制御部4はメモ
リ装置5の確保フラグAと活動中フラグBおよび方向フ
ラグCの切り替え処理を行う。図4はバッファメモリ装
置5のデータの転送の1つの状態を説明する図である。
図5はバッファメモリ装置5のデータの転送の他の状態
を説明する図である。図4に示す例においては、ページ
1で4つのバッファメモリBM0〜BM3を確保してい
る。バッファメンモリBM0が読み出し処理を実行中で
あり、バッファメモリBM1が読み出し待機中であり、
バッファメモリBM2は書き込み中であり、バッファ3
は書き込み待機中である。図5に示す例においては、バ
ッファメモリBM0の読み出しが終了して開放バッファ
が3つとなったので、ページ2のバッファ領域の予約を
実施し、ページ1で3つのバッファメモリBM4、BM
5、BM0を確保し1つのバッファメモリ分確保できず
に未確保状態になったものである。
み処理を行ってステップ107に行く。ステップ107
で制御部4は書き込み処理待ちか否かを判断する。ステ
ップ107で書き込み処理待ちでない時には、動作を終
了する。このステップ106の書き込み処理の開始時お
よび終了時においては、制御部4はメモリ装置5の確保
フラグAと活動中フラグBおよび方向フラグCの切り替
え処理を行う。ステップ107で書き込み処理待ちであ
る時には、ステップ108で未確保バッファメモリが有
るか否かを判断する。ステップ108で未確保バッファ
メモリが無い時には、ステップ106の書き込み処理に
戻る。ステップ108で未確保バッファメモリが有る時
には、ステップ109で制御部4は開放バッファメモリ
が有るか否かを判断する。ステップ109で開放バッフ
ァメモリが有る時には、ステップ106の書き込み処理
に戻る。ステップ109で開放バッファメモリが無い時
には、ステップ110で制御部4はオバーフロー処理を
する。次に、ステップ111で制御部4は終了であるか
否かを判断して、終了である時に動作を終了する。ステ
ップ110のオバーフロー処理は後に詳述する。次に、
データ転送制御装置1の読み出し処理を図8に基づいて
説明する。ステップ201で制御部4はメモリ装置5か
らバッファメモリの読み出し処理待中の情報を取得して
読み出し処理待ちのバッファメモリが有るか否かを判断
する。ステップ201で読み出し処理待ちのバッファメ
モリが有る時には、ステップ202で制御部4は読み出
し処理を行ってデータを情報処理装置2へ転送してか
ら、ステップ203へ行く。ステップ203で制御部4
は終了であるか否かを判断する。ステップ203で終了
でない時にはステップ202へ戻り、ステップ203で
終了である時には動作を終了する。ステップ202の読
み出し処理の開始時および終了時には、制御部4はメモ
リ装置5の確保フラグAと活動中フラグBおよび方向フ
ラグCの切り替え処理を行う。図4はバッファメモリ装
置5のデータの転送の1つの状態を説明する図である。
図5はバッファメモリ装置5のデータの転送の他の状態
を説明する図である。図4に示す例においては、ページ
1で4つのバッファメモリBM0〜BM3を確保してい
る。バッファメンモリBM0が読み出し処理を実行中で
あり、バッファメモリBM1が読み出し待機中であり、
バッファメモリBM2は書き込み中であり、バッファ3
は書き込み待機中である。図5に示す例においては、バ
ッファメモリBM0の読み出しが終了して開放バッファ
が3つとなったので、ページ2のバッファ領域の予約を
実施し、ページ1で3つのバッファメモリBM4、BM
5、BM0を確保し1つのバッファメモリ分確保できず
に未確保状態になったものである。
【0011】次に、図6に基づいてステップ110のオ
バーフロー処理を説明する。図5において、ページ2の
データのバッファメモリBM1への書き込みが終了せず
にバッファメモリBM0への書き込みが終了してしまっ
た場合、データの残り200KB分がオーバフローして
失われてしまったことになる。この場合、図6に示すよ
うに、再度バッファメモリの確保と周辺装置3へのデー
タ再送指示を行い、すでに書き込みが終了しているバッ
ファメモリに関しては読み出し処理を実行し、周辺装置
3からのデータを入力しない。未転送のデーアの最終2
00KBが来た時にバッファメモリBM1に書き込み処
理を行なうことにより、データのエラーリカバリを行
う。図9はデータ転送制御装置1の制御部4におけるバ
ッファメモリ確保可能予測数算出手段12を示すブロッ
ク図である。図9に示すように、バッファメモリ確保可
能予測数算出手段12は、入力処理時間計測手段17
と、入力性能保持手段18と、最小値選択手段19と、
出力処理時間計測手段20と、出力性能保持手段21
と、平均値算出手段22と、性能比算出テーブル23
と、性能比算出手段24と、性能比保持手段25と、バ
ッファメモリ確保可能予測数算出テーブル26と、バッ
ファメモリ確保可能予測数出力手段27とを有してい
る。最小値選択手段19は、入力処理時間計測手段17
に接続されている。入力性能保持手段18は、最小値選
択手段19に接続されている。平均値算出手段22は、
出力処理時間計測手段20に接続されている。出力性能
保持手段21は、平均値算出手段22に接続されてい
る。性能比算出手段24は、入力性能保持手段18と出
力性能保持手段21および性能比算出テーブル23に接
続されている。性能比保持手段25は、性能比算出手段
24に接続されている。バッファメモリ確保可能予測数
出力手段27は、性能比保持手段25およびバッファメ
モリ確保可能予測数算出テーブル26に接続されてい
る。
バーフロー処理を説明する。図5において、ページ2の
データのバッファメモリBM1への書き込みが終了せず
にバッファメモリBM0への書き込みが終了してしまっ
た場合、データの残り200KB分がオーバフローして
失われてしまったことになる。この場合、図6に示すよ
うに、再度バッファメモリの確保と周辺装置3へのデー
タ再送指示を行い、すでに書き込みが終了しているバッ
ファメモリに関しては読み出し処理を実行し、周辺装置
3からのデータを入力しない。未転送のデーアの最終2
00KBが来た時にバッファメモリBM1に書き込み処
理を行なうことにより、データのエラーリカバリを行
う。図9はデータ転送制御装置1の制御部4におけるバ
ッファメモリ確保可能予測数算出手段12を示すブロッ
ク図である。図9に示すように、バッファメモリ確保可
能予測数算出手段12は、入力処理時間計測手段17
と、入力性能保持手段18と、最小値選択手段19と、
出力処理時間計測手段20と、出力性能保持手段21
と、平均値算出手段22と、性能比算出テーブル23
と、性能比算出手段24と、性能比保持手段25と、バ
ッファメモリ確保可能予測数算出テーブル26と、バッ
ファメモリ確保可能予測数出力手段27とを有してい
る。最小値選択手段19は、入力処理時間計測手段17
に接続されている。入力性能保持手段18は、最小値選
択手段19に接続されている。平均値算出手段22は、
出力処理時間計測手段20に接続されている。出力性能
保持手段21は、平均値算出手段22に接続されてい
る。性能比算出手段24は、入力性能保持手段18と出
力性能保持手段21および性能比算出テーブル23に接
続されている。性能比保持手段25は、性能比算出手段
24に接続されている。バッファメモリ確保可能予測数
出力手段27は、性能比保持手段25およびバッファメ
モリ確保可能予測数算出テーブル26に接続されてい
る。
【0012】入力処理時間計測手段17は、各バッファ
メモリBM0〜BM5ごとにデータの書き込みに要する
入力処理時間を計測する。この入力処理時間は周辺装置
3のデータの転送の性能を示すものであるから、入力処
理時間計測手段17は周辺装置3のデータの転送の性能
を計測していることになる。入力性能保持手段18は、
最小値選択手段19からの前記入力処理時間の最小値
(入力性能)を保持する。最小値選択手段19は、処理
時間計測手段17からの入力処理時間と入力性能保持手
段18により保持されている入力処理時間(入力性能)
とを比較して最小値を選択し入力性能保持手段18に与
えて保持させる。出力処理時間計測手段20は、バッフ
ァメモリBM0〜BM5ごとにデータの読み出しに要す
る出力処理時間を計測する。この出力処理時間は情報処
理装置2のデータの転送の性能を示すものであるから、
出力処理時間計測手段20は情報処理装置2のデータの
転送の性能を計測していることになる。出力性能保持手
段21は、前記出力処理時間の平均値(出力性能)を保
持する。平均値算出手段22は、出力処理時間計測手段
20からの出力処理時間と出力性能保持手段21からの
出力処理時間の平均値とに基づいて新しい出力処理時間
の平均値(出力性能)を算出して出力性能保持手段21
に与えて保持させる。性能比算出テーブル23は、出力
性能と入力性能の比である性能比の計算値と、この性能
比の計算値と対応する複数段階の性能比との関係を示す
情報を格納している。性能比算出手段24は、出力性能
保持手段21からの出力処理時間の平均値(出力性能)
および入力性能保持手段18からの入力処理時間(入力
性能)に基づいて出力性能と入力性能の比である性能比
の計算値を求め、この性能比の計算値と性能比算出テー
ブル23の情報に基づいて性能比の換算値を算出する。
性能比保持手段25は、性能比算出手段24からの性能
比を保持する。バッファメモリ確保可能予測数算出テー
ブル26は、性能比とバッファメモリ確保可能予測数と
の対応の情報を格納している。バッファメモリ確保可能
予測数出力手段27は、性能比保持手段25からの性能
比とバッファメモリ確保可能予測数テーブル26の情報
に基づいてバッファメモリ確保可能予測数を求めて出力
する。
メモリBM0〜BM5ごとにデータの書き込みに要する
入力処理時間を計測する。この入力処理時間は周辺装置
3のデータの転送の性能を示すものであるから、入力処
理時間計測手段17は周辺装置3のデータの転送の性能
を計測していることになる。入力性能保持手段18は、
最小値選択手段19からの前記入力処理時間の最小値
(入力性能)を保持する。最小値選択手段19は、処理
時間計測手段17からの入力処理時間と入力性能保持手
段18により保持されている入力処理時間(入力性能)
とを比較して最小値を選択し入力性能保持手段18に与
えて保持させる。出力処理時間計測手段20は、バッフ
ァメモリBM0〜BM5ごとにデータの読み出しに要す
る出力処理時間を計測する。この出力処理時間は情報処
理装置2のデータの転送の性能を示すものであるから、
出力処理時間計測手段20は情報処理装置2のデータの
転送の性能を計測していることになる。出力性能保持手
段21は、前記出力処理時間の平均値(出力性能)を保
持する。平均値算出手段22は、出力処理時間計測手段
20からの出力処理時間と出力性能保持手段21からの
出力処理時間の平均値とに基づいて新しい出力処理時間
の平均値(出力性能)を算出して出力性能保持手段21
に与えて保持させる。性能比算出テーブル23は、出力
性能と入力性能の比である性能比の計算値と、この性能
比の計算値と対応する複数段階の性能比との関係を示す
情報を格納している。性能比算出手段24は、出力性能
保持手段21からの出力処理時間の平均値(出力性能)
および入力性能保持手段18からの入力処理時間(入力
性能)に基づいて出力性能と入力性能の比である性能比
の計算値を求め、この性能比の計算値と性能比算出テー
ブル23の情報に基づいて性能比の換算値を算出する。
性能比保持手段25は、性能比算出手段24からの性能
比を保持する。バッファメモリ確保可能予測数算出テー
ブル26は、性能比とバッファメモリ確保可能予測数と
の対応の情報を格納している。バッファメモリ確保可能
予測数出力手段27は、性能比保持手段25からの性能
比とバッファメモリ確保可能予測数テーブル26の情報
に基づいてバッファメモリ確保可能予測数を求めて出力
する。
【0013】次に、性能比算出手段24およびバッファ
メモリ確保可能予測数出力手段27の具体的な計算の例
を図10および図11を参照して説明する。図10はデ
ータ転送制御装置1のバッファメモリ確保可能予測数算
出手段12における性能比算出テーブル23を説明する
ための図である。図11はデータ転送制御装置1のバッ
ファメモリ確保可能予測数算出手段12におけるバッフ
ァメモリ確保可能予測数テーブル20を説明するための
図である。性能比算出テーブル23は、図10に示すよ
うに、出力性能と入力性能の比である性能比の計算値
と、この性能比の計算値と対応する複数段階の性能比と
の関係を示す情報を格納している。性能比算出手段24
は、出力性能保持手段21からの出力処理時間の平均値
(出力性能)および入力性能保持手段18からの入力処
理時間(入力性能)に基づいて出力性能と入力性能の比
である性能比の計算値を求め、この性能比の計算値と性
能比算出テーブル23の情報に基づいて性能比の換算値
を算出する。バッファメモリ確保可能予測数算出テーブ
ル26は、図11に示すように、性能比とバッファメモ
リ確保可能予測数との対応の情報を格納している。バッ
ファメモリ確保可能予測数出力手段27は、性能比保持
手段24からの性能比とバッファメモリ確保可能予測数
テーブル26の情報に基づいてバッファメモリ確保可能
予測数を求めて出力する。
メモリ確保可能予測数出力手段27の具体的な計算の例
を図10および図11を参照して説明する。図10はデ
ータ転送制御装置1のバッファメモリ確保可能予測数算
出手段12における性能比算出テーブル23を説明する
ための図である。図11はデータ転送制御装置1のバッ
ファメモリ確保可能予測数算出手段12におけるバッフ
ァメモリ確保可能予測数テーブル20を説明するための
図である。性能比算出テーブル23は、図10に示すよ
うに、出力性能と入力性能の比である性能比の計算値
と、この性能比の計算値と対応する複数段階の性能比と
の関係を示す情報を格納している。性能比算出手段24
は、出力性能保持手段21からの出力処理時間の平均値
(出力性能)および入力性能保持手段18からの入力処
理時間(入力性能)に基づいて出力性能と入力性能の比
である性能比の計算値を求め、この性能比の計算値と性
能比算出テーブル23の情報に基づいて性能比の換算値
を算出する。バッファメモリ確保可能予測数算出テーブ
ル26は、図11に示すように、性能比とバッファメモ
リ確保可能予測数との対応の情報を格納している。バッ
ファメモリ確保可能予測数出力手段27は、性能比保持
手段24からの性能比とバッファメモリ確保可能予測数
テーブル26の情報に基づいてバッファメモリ確保可能
予測数を求めて出力する。
【0014】開放バッファメモリ数と性能比から開放さ
れていくバッファメモリ数を概算する時に、次の式2を
用いるものとする。 Q=N+(N÷S)+((N÷S)÷S) …(2) ここで、Qはバッファメモリ確保可能予測数を示し、S
は性能比を示し、Nは現在のバッファメモリの開放数を
示し、N÷Sは現在の開放バッファメモリのデータを処
理したときに発生するバッファメモリの2次開放数を示
し、(N÷S)÷Sは2次開放のバッファメモリを処理
したとき発生するバッファメモリの3次開放数を示して
いる。したがって、Nを次の式3により求めてこの計算
値の小数点以下を切り上げて算出したものがバッファメ
モリ確保可能予測数算出テーブル26の値となる。 N=(S×S×Q)÷((S×S)+S+1) …(3) バッファメモリ確保可能予測数が必要バッファメモリ数
以上であれば、バッファメモリの確保の予約処理を開始
する。
れていくバッファメモリ数を概算する時に、次の式2を
用いるものとする。 Q=N+(N÷S)+((N÷S)÷S) …(2) ここで、Qはバッファメモリ確保可能予測数を示し、S
は性能比を示し、Nは現在のバッファメモリの開放数を
示し、N÷Sは現在の開放バッファメモリのデータを処
理したときに発生するバッファメモリの2次開放数を示
し、(N÷S)÷Sは2次開放のバッファメモリを処理
したとき発生するバッファメモリの3次開放数を示して
いる。したがって、Nを次の式3により求めてこの計算
値の小数点以下を切り上げて算出したものがバッファメ
モリ確保可能予測数算出テーブル26の値となる。 N=(S×S×Q)÷((S×S)+S+1) …(3) バッファメモリ確保可能予測数が必要バッファメモリ数
以上であれば、バッファメモリの確保の予約処理を開始
する。
【0015】
【発明の効果】以上のように、請求項1に記載の発明に
よれば、バッファメモリ確保可能予測数が必要バッファ
メモリの数に達した時にバッファメモリを確保するバッ
ファメモリ確保手段とを有し、複数のデータを並行して
転送するから、情報処理装置および周辺装置の転送性能
に見合ったバッファメモリの確保可能予測数を設定する
ことができるので、実装するバッファメモリ装置の容量
を低減することができる。請求項2に記載の発明によれ
ば、請求項1に記載の発明の効果に加えて、未読込デー
タが発生した時に既にバッファメモリに書き込まれたデ
ータを当該バッファメモリから読み出して情報処理装置
に転送しながら未読込データの書き込みを行うことがで
きるから、情報処理装置に対する出力のロスタイムを軽
減したデータのオーバーフロー処理をすることができ
る。請求項3に記載の発明によれば、請求項1または2
のいずれか1つの請求項に記載の発明の効果に加えて、
リアルタイムに情報処理装置と周辺装置の転送の性能差
からバッファメモリの確保可能予測数を計算し、バッフ
ァメモリを適切に使用することにより、データのオーバ
ーフローの発生頻度を減らすことができる。
よれば、バッファメモリ確保可能予測数が必要バッファ
メモリの数に達した時にバッファメモリを確保するバッ
ファメモリ確保手段とを有し、複数のデータを並行して
転送するから、情報処理装置および周辺装置の転送性能
に見合ったバッファメモリの確保可能予測数を設定する
ことができるので、実装するバッファメモリ装置の容量
を低減することができる。請求項2に記載の発明によれ
ば、請求項1に記載の発明の効果に加えて、未読込デー
タが発生した時に既にバッファメモリに書き込まれたデ
ータを当該バッファメモリから読み出して情報処理装置
に転送しながら未読込データの書き込みを行うことがで
きるから、情報処理装置に対する出力のロスタイムを軽
減したデータのオーバーフロー処理をすることができ
る。請求項3に記載の発明によれば、請求項1または2
のいずれか1つの請求項に記載の発明の効果に加えて、
リアルタイムに情報処理装置と周辺装置の転送の性能差
からバッファメモリの確保可能予測数を計算し、バッフ
ァメモリを適切に使用することにより、データのオーバ
ーフローの発生頻度を減らすことができる。
【図1】本発明の1つの実施の形態に係るデータ転送制
御装置を示すブロック図である。
御装置を示すブロック図である。
【図2】図1に示すデータ転送制御装置の制御部を示す
ブロック図である。
ブロック図である。
【図3】図1に示すデータ転送制御装置のバッファメモ
リ装置を示すブロック図である。
リ装置を示すブロック図である。
【図4】図1に示すデータ転送制御装置のバッファメモ
リ装置におけるデータの転送の1つの状態を説明する図
である。
リ装置におけるデータの転送の1つの状態を説明する図
である。
【図5】図1に示すデータ転送制御装置のバッファメモ
リ装置におけるデータの転送の他の状態を説明する図で
ある。
リ装置におけるデータの転送の他の状態を説明する図で
ある。
【図6】図1に示すデータ転送制御装置のバッファメモ
リ装置におけるデータの転送の他の状態を説明する図で
ある。
リ装置におけるデータの転送の他の状態を説明する図で
ある。
【図7】図1に示すデータ転送制御装置による1つのデ
ータの書き込み処理を説明するためのフローチャートで
ある。
ータの書き込み処理を説明するためのフローチャートで
ある。
【図8】図1に示すデータ転送制御装置の読み出し処理
を説明するためのフローチャートである。
を説明するためのフローチャートである。
【図9】図1に示すデータ転送制御装置の制御部におけ
るバッファメモリ確保可能予測数算出手段を示すブロッ
ク図である。
るバッファメモリ確保可能予測数算出手段を示すブロッ
ク図である。
【図10】図9に示すバッファメモリ確保可能予測数算
出手段における性能比算出テーブルを説明する図であ
る。
出手段における性能比算出テーブルを説明する図であ
る。
【図11】図9に示すバッファメモリ確保可能予測数算
出手段におけるバッファメモリ確保可能予測数算出テー
ブルを説明する図である。
出手段におけるバッファメモリ確保可能予測数算出テー
ブルを説明する図である。
1 データ転送制御装置、2 情報処理装置、3 周辺
装置、4 制御部、5バッファメモリ装置、6、7 切
り換え制御部、8、9 入出力制御部、10データサイ
ズ取得手段、11 必要バッファメモリ数算出手段、1
2 バッファメモリ確保可能予測数算出手段、13 バ
ッファメモリ確保手段、14 バッファメモリ再確保手
段、15 再送要求手段、16 再送データ書き込み手
段、17 入力処理時間計測手段、18 入力性能保持
手段、19 最小値選択手段、20 出力処理時間計測
手段、21 出力性能保持手段、22 平均値算出手
段、23 性能比算出テーブル、24 性能比算出手
段、25 性能比保持手段、26 バッファメモリ確保
可能予測数算出テーブル、27 バッファメモリ確保可
能予測数出力手段。
装置、4 制御部、5バッファメモリ装置、6、7 切
り換え制御部、8、9 入出力制御部、10データサイ
ズ取得手段、11 必要バッファメモリ数算出手段、1
2 バッファメモリ確保可能予測数算出手段、13 バ
ッファメモリ確保手段、14 バッファメモリ再確保手
段、15 再送要求手段、16 再送データ書き込み手
段、17 入力処理時間計測手段、18 入力性能保持
手段、19 最小値選択手段、20 出力処理時間計測
手段、21 出力性能保持手段、22 平均値算出手
段、23 性能比算出テーブル、24 性能比算出手
段、25 性能比保持手段、26 バッファメモリ確保
可能予測数算出テーブル、27 バッファメモリ確保可
能予測数出力手段。
Claims (3)
- 【請求項1】 情報処理装置からのデータ転送要求に基
づいて複数のバッファメモリに対しデータの書き込みお
よび読み出しを制御して所定のデータ量単位で周辺装置
からデータを読み出して前記情報処理装置に転送するデ
ータ転送制御装置であって、前記周辺装置からデータサ
イズを取得するデータサイズ取得手段と、このデータサ
イズ取得手段により取得された前記データサイズに基づ
いて前記データの転送に必要である必要バッファメモリ
の数を算出する必要バッファメモリ数算出手段と、前記
情報処理装置と前記周辺装置のデータ転送の性能差に基
づいてバッファメモリの確保可能予測数を示すバッファ
メモリ確保可能予測数を算出するバッファメモリ確保可
能予測数算出手段と、このバッファメモリ確保可能予測
数算出手段により算出されたバッファメモリ確保可能予
測数が前記必要バッファメモリ数算出手段により算出さ
れた前記必要バッファメモリの数に達した時に前記バッ
ファメモリを確保するバッファメモリ確保手段とを有
し、複数のデータを並行して転送することを特徴とする
データ転送制御装置。 - 【請求項2】 請求項1のデータ転送制御装置であっ
て、前記バッファメモリ確保可能予測数算出手段により
確保予定のバッファメモリが開放されずに前記周辺装置
からバッファメモリに書き込むことができない未読込デ
ータが発生した時に既にバッファメモリに書き込まれた
データを当該バッファメモリから読み出して情報処理装
置に転送しながら前記未読込データの書き込みを行うバ
ッファメモリの再確保をするバッファメモリ再確保手段
と、このバッファメモリ再確保手段により前記バッファ
メモリの再確保がされた時に前記周辺装置に前記未読込
データの再送を要求する再送要求手段と、この再送要求
手段により再送を要求した前記未読込データを前記バッ
ファメモリに書き込む再送データ書き込み手段とを有す
ることを特徴とするデータ転送制御装置。 - 【請求項3】 請求項1または2のいずれか1つの請求
項に記載のデータ転送制御装置であって、前記バッファ
メモリ確保可能予測数算出手段は、前記各バッファメモ
リごとにデータの書き込みに要する入力処理時間を計測
する入力処理時間計測手段と、前記入力処理時間の最小
値を入力性能として保持する入力性能保持手段と、前記
入力処理時間計測手段からの入力処理時間と前記入力性
能保持手段の保持されている前記入力処理時間とを比較
して最小値を選択し入力性能として前記入力性能保持手
段に保持させる最小値選択手段と、前記各バッファメモ
リごとにデータの読み出しに要する出力処理時間を計測
する出力処理時間計測手段と、前記出力処理時間の平均
値を出力性能として保持する出力性能保持手段と、前記
出力処理時間計測手段からの前記出力処理時間と前記出
力性能保持手段からの前記出力性能とに基づいて新しい
前記出力処理時間の平均値を算出し出力性能として前記
出力性能保持手段に保持させる平均値算出手段と、前記
出力性能保持手段からの前記出力性能および前記入力性
能保持手段からの前記入力性能に基づいて性能比を算出
する性能比算出手段と、この性能比算出手段からの前記
性能比を保持する性能比保持手段と、性能比とバッファ
メモリ確保可能予測数との対応関係を示す情報と前記性
能比保持手段からの前記性能比に基づいてバッファメモ
リ確保可能予測数を求めて出力するバッファメモリ確保
可能予測数出力手段とを有することを特徴とするデータ
転送制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000092526A JP2001282711A (ja) | 2000-03-29 | 2000-03-29 | データ転送制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000092526A JP2001282711A (ja) | 2000-03-29 | 2000-03-29 | データ転送制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001282711A true JP2001282711A (ja) | 2001-10-12 |
Family
ID=18607850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000092526A Pending JP2001282711A (ja) | 2000-03-29 | 2000-03-29 | データ転送制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001282711A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005122235A (ja) * | 2003-10-14 | 2005-05-12 | Hitachi Ltd | 通信バッファ予約機能を備えるストレージ装置およびシステム |
US7272676B2 (en) | 2003-05-20 | 2007-09-18 | Seiko Epson Corporation | Data transmission controller that restarts data transmission when reconstruction is completed |
-
2000
- 2000-03-29 JP JP2000092526A patent/JP2001282711A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7272676B2 (en) | 2003-05-20 | 2007-09-18 | Seiko Epson Corporation | Data transmission controller that restarts data transmission when reconstruction is completed |
JP2005122235A (ja) * | 2003-10-14 | 2005-05-12 | Hitachi Ltd | 通信バッファ予約機能を備えるストレージ装置およびシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4456490B2 (ja) | Dma装置 | |
JP5498505B2 (ja) | データバースト間の競合の解決 | |
JP4706720B2 (ja) | Dma制御システム、印刷装置、および転送指示プログラム | |
JP2005056067A (ja) | Dma転送制御装置 | |
JPWO2011135759A1 (ja) | 情報処理装置及びタスク切り替え方法 | |
TWI457828B (zh) | 執行緒陣列粒化執行的優先權計算 | |
US9304772B2 (en) | Ordering thread wavefronts instruction operations based on wavefront priority, operation counter, and ordering scheme | |
US20080147906A1 (en) | DMA Transferring System, DMA Controller, and DMA Transferring Method | |
JP2001282711A (ja) | データ転送制御装置 | |
JP2006313479A (ja) | 半導体集積回路装置及びデータ転送方法 | |
JP6419400B1 (ja) | Plc、ネットワークユニット、cpuユニット、及びデータ転送方法 | |
JP4856413B2 (ja) | 演算処理装置、情報処理装置、及び演算処理装置の制御方法 | |
JP6146306B2 (ja) | I/oデバイス制御システムおよびi/oデバイス制御システムの制御方法 | |
JP2006215621A (ja) | Dma制御装置 | |
JP2007249635A (ja) | データ転送装置及びデータ転送方法 | |
JPS6115260A (ja) | デ−タ処理装置 | |
JP2009003633A (ja) | 情報処理装置 | |
JP3206585B2 (ja) | バス制御装置、マスタ装置及びスレーブ装置並びにバス制御方法 | |
JP2007018195A (ja) | 情報処理方法および情報処理装置 | |
JP7122942B2 (ja) | 半導体装置 | |
JP3674207B2 (ja) | 半二重通信システムにおける周辺機器及びバッファ制御方法 | |
JPH0844662A (ja) | 情報処理装置 | |
JPH09204311A (ja) | 情報処理システム | |
JPH0844661A (ja) | 情報処理装置 | |
JP4689257B2 (ja) | バス制御装置および情報処理システム |