JP2001281694A

JP2001281694A - 半導体装置およびその作製方法

Info

Publication number: JP2001281694A
Application number: JP2000090389A
Authority: JP
Inventors: Toru Takayama; 徹高山; Shunpei Yamazaki; 舜平山崎; Keiji Sato; 恵司佐藤; Kengo Akimoto; 健吾秋元
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-03-29
Filing date: 2000-03-29
Publication date: 2001-10-10
Anticipated expiration: 2020-03-29
Also published as: JP4522529B2

Abstract

(57)【要約】【課題】金属配線と透明電極を形成する際、電蝕とい
われる腐食の発生をおさえることにより、半導体装置の
動作特性および信頼性を向上させ、歩留まりの向上を実
現することを目的とする。【解決手段】配線材料については耐酸化性金属からなる
薄膜層と、その上に形成されたアルミニウムもしくはア
ルミニウムを主成分とする薄膜層と、その上に形成され
た耐酸化性金属からなる薄膜層からなる3層以上の構造
とし、また透明電極材料に金属酸化物を使用する。ま
た、配線形成後、酸素プラズマ処理する方法と、熱酸化
処理する方法を用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は絶縁表面を有する基
板上に薄膜トランジスタ（以下、ＴＦＴと記す）で構成
された回路を有する半導体装置およびその作製方法に関
する。特に本発明は、画素部とその周辺に設けられる駆
動回路を同一の基板上に設けた液晶表示装置に代表され
る電気光学装置、および電気光学装置を搭載した電子機
器に好適に利用できる技術を提供する。尚、本明細書に
おいて半導体装置とは、半導体特性を利用することで機
能する装置全般を指し、上記電気光学装置およびその電
気光学装置を搭載した電子機器をその範疇に含んでい
る。

【０００２】

【従来の技術】アクティブマトリクス型の液晶表示装置
に代表される電気光学装置において、スイッチング素子
や能動回路を、ＴＦＴを用いて構成する技術が開発され
ている。ＴＦＴはガラスなどの基板上に気相成長法など
により半導体膜を形成し、その半導体膜を活性層として
形成する。半導体膜にはシリコンまたはシリコン・ゲル
マニウムなどシリコンを主成分とする材料が好適に用い
られている。このような半導体膜はその作製法により、
シリコン膜や多結晶シリコンに代表される結晶質シリコ
ン膜などに分類することができた。

【０００３】非晶質半導体（代表的には非晶質シリコ
ン）膜を活性層としたＴＦＴは、非晶質構造などに起因
する電子物性的要因から、数cm²/Vsec以上の電界効果移
動度を得ることは不可能であった。そのために、アクテ
ィブマトリクス型の液晶表示装置においては、画素部に
おいて液晶を駆動するためのスイッチング素子（画素Ｔ
ＦＴ）として使用することはできても、画像表示を行う
ための駆動回路を形成することは不可能であった。従っ
て、駆動回路はＴＡＢ（Tape Automated Bonding）方式
やＣＯＧ（Chip on Glass）方式を使ってドライバＩＣ
などを実装する技術が用いられていた。

【０００４】一方、結晶構造を含む半導体（以下、結晶
質半導体と記す）膜（代表的には、結晶質シリコン或い
は多結晶シリコン）を活性層としたＴＦＴでは、高い電
界効果移動度が得られることから各種の機能回路を同一
のガラス基板上に形成することが可能となり、画素ＴＦ
Ｔの他に駆動回路においてシフトレジスタ回路、レベル
シフタ回路、バッファ回路、サンプリング回路などを実
現することができた。このような回路は、ｎチャネル型
ＴＦＴとｐチャネル型ＴＦＴとから成るＣＭＯＳ回路を
基本として形成されていた。このような駆動回路の実装
技術が根拠となり、液晶表示装置において軽量化および
薄型化を推進するためには、画素部の他に駆動回路を同
一基板上に一体形成できる結晶質半導体層を活性層とす
るＴＦＴが適していることが明らかとなってきた。

【０００５】

【発明が解決しようとする課題】ＴＦＴの特性から比較
すると結晶質半導体層を活性層に適用した方が優れてい
るが、画素ＴＦＴの他に各種回路に対応したＴＦＴを作
製するためには、その製造工程が複雑なものとなり工程
数が増加してしまう問題があった。工程数の増加は製造
コストの増加要因になるばかりか、製造歩留まりを低下
させる原因となることは明らかである。

【０００６】製造コストの低減および歩留まりを実現す
るためには、工程数を削減することが一つの手段として
適用できる。ここでは具体的に、ＴＦＴの製造に要する
フォトマスクの枚数の削減をとりあげる。フォトマスク
はフォトリソグラフィーの技術において、エッチング工
程のマスクとするレジストパターンを基板上に形成する
ために用いる。従って、フォトマスクを１枚使用するこ
とは、その前後の工程において、被膜の成膜およびエッ
チングなどの工程の他に、レジスト剥離、洗浄や乾燥工
程などが付加され、フォトリソグラフィーの工程におい
ても、レジスト塗布、プレベーク、露光、現像、ポスト
ベークなどの煩雑な工程が行われることを意味する。

【０００７】図２０（ａ）に従来のＴＦＴ構造の全体図
を示す。このＴＦＴ構造は、透明電極を用いたアクティ
ブマトリクス基板に用いられている。このアクティブマ
トリクス基板を用いれば、透過型の液晶表示装置を作製
することができる。このＴＦＴ構造において、配線と、
透明電極の接触に注目する。ここでは、透明電極は配線
の上より折り重なるように接触している。これをダイレ
クトコンタクト構造と以後呼ぶことにする。ダイレクト
コンタクト構造の利点は、配線の上に形成した層間膜に
開口部を設け、透明電極を積層し、配線の表面とコンタ
クトをとった場合と比較し、アクリルを積層し、開口部
を設ける工程を省略できることにある。ところが、この
配線材料及び、透明電極材料によっては、電蝕といわれ
る現象がおきる場合がある。電蝕は、複数種の異なる素
材の電極を電解液に浸したとき、イオン化傾向の違い
で、浸した電極が電解液に溶け出すことをいう。アルミ
ニウム（Ａｌ）膜と透明電極膜を積層し、パターニン
グ、エッチングする工程中現像液に浸されるが、このと
きの光学顕微鏡写真を図２２に示す。図２２の右半分に
四角い画素が見えるが、ここで白い部分が電蝕である。
これは微細加工した際、形状の変化による導通不良の原
因となる。

【０００８】本願発明はこの問題点を解決するための技
術であり、ＴＦＴを用いて作製するアクティブマトリク
ス型の液晶表示装置に代表される電気光学装置ならびに
半導体装置において、ＴＦＴの構造及び材料を適切なも
のとすることにより、歩留まりの向上を実現することを
目的としている。

【０００９】

【課題を解決するための手段】本願発明は、前記電蝕の
発生を防止するための、配線材料の構造を決め、またそ
の作製方法を検討したものである。すなわち前記構造に
おいて、配線材料については耐熱性金属からなる薄膜層
と、その上に形成されたアルミニウムもしくはアルミニ
ウムを主成分とする薄膜（以下、Ａｌとも書く）と、そ
の上に形成された耐熱性金属からなる薄膜層と、から成
り、また透明電極材料に金属酸化物を使用することを一
つの特徴とする。前記耐熱性金属は、ＴｉやＴｉＮ、Ｃ
ｒ、Ｍｏ、Ｗ、ＴｉＷが知られている。前記金属酸化物
はＩＴＯが主として知られており、他ＧＺＯ，ＡＺＯ，
あるいはインジウム酸化物中に適当な不純物が固溶した
ものがあり、これらも用いることができるが、以下これ
らの金属酸化物を代表してＩＴＯと書く。

【００１０】より適当な条件としては、配線材料につい
ては５０〜１５０nmの厚さのＴｉ膜を形成し、その上に
重ねて窒化チタン（ＴｉＮ）膜を５０〜１５０nmの厚さ
で形成し、その上に重ねてＡｌ膜を３００〜４００nmの
厚さで形成し、さらにＴｉ膜または窒化チタン（Ｔｉ
Ｎ）膜を１００〜２００nmの厚さで形成して積層構造と
し、また透明電極材料にＩＴＯを用いることが望まし
い。ここで使用するＴｉ及びＴｉＮ膜厚は、バリアメタ
ルの実用における経験より決め、Ａｌは平坦性と抵抗値
の兼ね合いより決めている。

【００１１】前記の一例として作製された配線積層構造
（以下、配線とも書く）と透明電極材料の境界部分を図
２０（ｂ）に示す。配線は下の層より、Ｔｉ膜、窒化チ
タン（ＴｉＮ）膜、Ａｌ膜、Ｔｉ膜の順に形成され、透
明電極材料にはＩＴＯ膜が形成されている。ただし、Ａ
ｌは、Ｓｉが２％固溶したターゲットでスパッタ成膜を
しており、膜中にもＳｉを含んでいる。この構造が形成
された基板の光学顕微鏡写真を図２３に示す。図２３は
パターンが明瞭であり、電蝕が起きていない。この構造
で、コンタクトサイズが半径１０μｍで、このコンタク
トを１００個連ねてチェーン状にした回路を製作したと
き、前記回路の両端の電気抵抗は、４．８８〜９．００
×10⁴Ωであった。Ａｌの膜厚を変えることで抵抗値の
改善が期待できるが、この値で実用として十分と考えら
れる。すなわち外観、電気特性ともに良好であることが
示される。

【００１２】この電蝕の起こらない理由を見出すため、
前記構造のＴＥＭ観察を行った。これを図２１に示す。
但しＴＥＭの手法上、図２１ではＩＴＯ膜の上より樹脂
が形成されている。図２１中の２１１、２１２、２１
３、２１４はＡｌ＼ＩＴＯ接触部分、２１５はＴｉ＼Ｉ
ＴＯ接触部分、２１６はＴｉ＼ＴｉＮ界面付近、２１７
はＴｉＮ＼ＩＴＯ接触部分、２１８はＴｉ＼ＩＴＯ接触
部分である。２１０１はＡｌ膜中、２１０２はＩＴＯ膜
中、２１０３は最上層Ｔｉ膜中、２１０４はＴｉＮ膜
中、２１０５は最下層Ｔｉ膜中に位置する。Ａｌ＼ＩＴ
Ｏの界面に関して、図２１中の２１１〜２１８における
ＥＤＸ測定結果を、それぞれ図２４〜図３２に示す。Ａ
はスペクトル全体図、ＢはＡの一部拡大図である。ま
た、２１０１〜２１０５のＥＤＸ測定結果を、それぞれ
図３１〜図３６に示す。Ａはスペクトル全体図、ＢはＡ
の一部拡大図である。

【００１３】ＴＥＭ写真でＡｌ＼ＩＴＯの界面に白濁の
ようなものが見られ、変質層が出来ていることがわか
る。図２４〜図２８では、明らかにＯのピークが現れて
おり、変質層が酸化膜であることを示している。また、
前記Ａｌ＼ＩＴＯの界面にはＣｌが検出されている。こ
れは配線形成のためドライエッチングにＣｌプラズマを
使用し、これが膜中に残ったものと考えられる。

【００１４】図２４〜図２７中に示した各ポイントにお
けるＥＤＸ測定結果を原子濃度比で表した結果を表１に
示す。

【００１５】

【表１】

【００１６】表１において、２１１〜４（Ａｌ＼ＩＴＯ
境界）での酸素濃度に注目すると、２１０１（Ａｌ層）
における濃度より高いことが分かる。測定スポットが小
さいため、濃度に偏りが見られるが、２１１、２１３よ
り、酸素濃度が２５％以上の部分があると判断できる。
２１０２（ＩＴＯ層）では、Ｉｎ濃度が５０％、酸素濃
度が４０％程度ある。すなわち約５：４で固溶している
とみなされる。

【００１７】これに対し２１１〜２１４でも、Ａｌ＼Ｉ
ＴＯ境界に凹凸があるためＩＴＯの情報を拾い、Ｉｎの
濃度が出ているが、Ｉｎ濃度は２％以下であり、前記酸
素濃度はＩＴＯの情報のみからは得られない大きさであ
ることが分かる。酸化層ができる理由としては、Ａｌの
耐酸化性が低いことの他に、ＩＴＯスパッタ成膜時に酸
素を流すことから、酸素プラズマと反応しやすいことが
考えられる。また、配線エッチング後に、レジスト除去
等の目的でＯ₂アッシング、すなわち酸素プラズマを用
いた処理を行えば、やはり酸化層を形成することが予想
される。

【００１８】一方、ＴＥＭの写真から、Ｔｉ＼ＩＴＯ界
面には、Ａｌ＼ＩＴＯ界面ほど明確な酸化層はできてい
ない。図２９のＴｉ＼ＩＴＯ接触部分、図３０のＴｉ＼
ＴｉＮ界面付近、図３１のＴｉＮ＼ＩＴＯの接触部分は
Ｏのピークが現れているが、同時にＩｎのピークもかな
り強く現れるため、このＯはＩＴＯからのものといえ
る。

【００１９】以上より、Ａｌ断面とＩＴＯの界面に酸化
層が形成されるが、ＴｉあるいはＴｉＮとＩＴＯの界面
には酸化層が形成されにくいため、接触抵抗が低いと考
えられる。前記配線＼ＩＴＯ構造における利点として、
Ａｌ＼ＩＴＯ界面の面積の小ささに起因した、電触の起
きにくさが挙げられる。表１の２１４によると、Ｉｎの
濃度は１．６atomic%と、２１１同様Ａｌ＼ＩＴＯ界面
を測定出来ていることがわかるが、酸素濃度は２１１に
比べ低い。

【００２０】酸素濃度の高い部分はアルミナであり、Ａ
ｌより価電子の移動はしにくく、電蝕は起きにくいと考
えられる。ところが、Ａｌ＼ＩＴＯ界面の面積が広がる
につれ、酸素濃度の小さいＡｌ＼ＩＴＯ界面の広い個所
ができやすくなり、そこから電蝕が発生すると考えられ
る。それゆえ前記ＡｌとＩＴＯを積層した基板は、Ａｌ
＼ＩＴＯ界面があまりに広いため、電触が起きたと考え
られる。

【００２１】電蝕を防止する目的で、Ａｌ＼ＩＴＯ境界
の酸化層が充分形成できない場合、配線エッチング後に
酸素プラズマを用いた処理を行い、Ａｌ端部を酸化しＩ
ＴＯ形成することで酸化層をつくることが出来る。

【００２２】また、配線をプラズマでエッチングする
際、エッチングガスにＣｌを使用する場合があるが、エ
ッチング終了後にＡｌ端部にＣｌが吸着しているとＡｌ
の腐食が進むためＣＦ₄プラズマで処理することがあ
る。このとき、Ａｌ端部を酸化させる目的で、Ｏ₂を添
加させる手段も効果がある。

【００２３】また、ＩＴＯ形成時、成膜チャンバーにＯ
₂を流す反応性スパッタ成膜を行う方法が有効である。
普通、スパッタ成膜を行う前には、ターゲットと基板の
間にシャッターを設けプラズマを発生させる、プレスパ
ッタを行う事が多い。このプレスパッタ時間を長めにす
る、あるいはプレスパッタの段階のみＯ₂流量を大きく
することでＡｌ端部に酸化膜を酸化する方法もある。

【００２４】あるいは、配線にヒロックが出ない温度領
域において、酸素が含まれる雰囲気で、Ａｌに熱酸化膜
を形成する方法も考えられる。前記ＴＥＭ写真の構造に
おいて、大気中では、４００℃において４ｈｒｓ加熱し
ても、ヒロックは出ないことが確認されている。このよ
うな手段で前記配線＼ＩＴＯ構造を形成すれば、配線に
Ａｌを使用し抵抗を下げつつ、Ａｌ＼ＩＴＯ界面の小面
積の絶縁層で電蝕を防止し、Ｔｉ（ＴｉＮ）＼ＩＴＯで
電気的接触を取ることができる。

【００２５】このような手段を用い、本発明の構成は、
画素部に設けた画素ＴＦＴと、該画素部の周辺に駆動回
路を同一の基板上に設けた半導体装置において、前記画
素部に設けた画素電極は光透過性を有し、層間絶縁膜上
に形成され、少なくとも、前記画素ＴＦＴのゲート電極
の上方に設けた層間絶縁膜に設けられた開孔を介して形
成された、前記画素ＴＦＴに接続する導電性金属配線と
接続し、前記導電性金属配線は、耐熱性金属からなる薄
膜層と、その上に形成されたアルミニウムもしくはアル
ミニウムを主成分とする薄膜と、その上に形成された耐
熱性金属からなる薄膜層と、から成り、また透明電極材
料に金属酸化物を用い、前記アルミニウムもしくはアル
ミニウムを主成分とする膜と、前記金属酸化物との境界
に、アルミニウム濃度が７０atomic%以下であり、酸素
濃度が２５atomic%以上である領域が形成されているこ
とを特徴としている。

【００２６】また、他の発明の構成は、一対の基板間に
液晶を挟持した半導体装置であって、画素部に設けた画
素ＴＦＴと、該画素部の周辺に駆動回路とを有する一方
の基板において、前記画素部に設けた画素電極は光透過
性を有し、層間絶縁膜上に形成され、少なくとも、前記
画素ＴＦＴのゲート電極の上方に設けた層間絶縁膜に設
けられた開孔を介して形成された、前記画素ＴＦＴに接
続する導電性金属配線と接続していて、前記導電性金属
配線は、耐熱性金属からなる薄膜層と、その上に形成さ
れたアルミニウムもしくはアルミニウムを主成分とする
薄膜と、その上に形成された耐熱性金属からなる薄膜層
と、から成り、また透明電極材料に金属酸化物を用い、
前記アルミニウムもしくはアルミニウムを主成分とする
膜と、前記金属酸化物との境界に、アルミニウム濃度が
７０atomic%以下であり、酸素濃度が２５atomic%以上で
ある領域が形成されており、透明導電膜が形成された他
方の基板と、前記第２の層間絶縁膜とに設けられた開孔
に重ねて形成された少なくとも一つの柱状スペーサを介
して貼合わされていることを特徴としている。

【００２７】本発明の半導体装置の作製方法に関する構
成は、画素部に設けた画素ＴＦＴと、該画素部の周辺に
駆動回路を同一の基板上に設けた半導体装置において、
前記駆動回路のＴＦＴと前記画素ＴＦＴとの上方に、層
間絶縁膜を形成する第１の工程と、前記画素ＴＦＴに接
続する導電性金属配線を形成する第２の工程と、前記導
電性金属配線と接続する、光透過性を有する画素電極
を、前記層間絶縁膜上に形成する第３の工程を有し、第
２と第３の工程の間には、配線エッチング後に酸素プラ
ズマを用いた処理を行い、あるいは配線をプラズマでエ
ッチングする際、終了処理としてＯ₂を添加する、ある
いは金属酸化物から成る透明導電膜形成時、成膜チャン
バー内において基板を酸素プラズマ雰囲気に曝す、ある
いはスパッタ成膜による前記金属酸化物から成る透明導
電膜形成時、プレスパッタの段階のみＯ₂流量を大きく
し基板を酸素プラズマ雰囲気に曝す、あるいは配線にヒ
ロックが出ない温度領域において、酸素雰囲気で、Ａｌ
に熱酸化膜を形成する方法を用いてＡｌ端部を酸化する
ことを特徴としている。

【００２８】また、他の発明の構成は、一対の基板間に
液晶を挟持した半導体装置の作製方法において、画素部
に設けた画素ＴＦＴと、該画素部の周辺に設けた駆動回
路とを一方の基板は、前記駆動回路のＴＦＴと前記画素
ＴＦＴとの上方に、層間絶縁膜を形成する第１の工程
と、前記層間絶縁膜とに設けられた開孔を介して前記画
素ＴＦＴに接続する導電性金属配線を形成する第２の工
程と、前記層間絶縁膜上に該金属配線に接続する透明導
電膜から成る画素電極を形成する第３の工程と、他方の
基板は少なくとも透明導電膜を形成する第４の工程と、
前記開孔に重ねて形成された少なくとも一つの柱状スペ
ーサを介して、前記一方の基板と前記他方の基板を貼合
わせる第５の工程とを有し、第２と第３の工程の間に
は、配線エッチング後に酸素プラズマを用いた処理を行
い、あるいは配線をプラズマでエッチングする際、終了
処理としてＯ₂を添加する、あるいは金属酸化物からな
る透明導電膜形成時、成膜チャンバー内において基板を
酸素プラズマ雰囲気に曝す、あるいはスパッタ成膜によ
る前記金属酸化物からなる透明導電膜形成時、プレスパ
ッタの段階のみＯ₂流量を大きくし基板を酸素プラズマ
雰囲気に曝す、あるいは配線にヒロックが出ない温度領
域において、酸素雰囲気で、Ａｌに熱酸化膜を形成する
方法を用いてＡｌ端部を酸化することを特徴としてい
る。

【００２９】

【発明の実施の形態】本発明の実施の形態について、以
下に示す実施例により詳細な説明を行う。

【００３０】[実施例１]本発明の実施例を、図１〜図４
を用いて説明する。ここでは、画素部の画素ＴＦＴおよ
び保持容量と、画素部の周辺に設けられる駆動回路のＴ
ＦＴを同時に作製する方法について工程に従って詳細に
説明する。

【００３１】図１（Ａ）において、基板１０１にはコー
ニング社の＃７０５９ガラスや＃１７３７ガラスなどに
代表されるバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラスなどのガラス基板の他に、ポリエチレンテレ
フタレート（ＰＥＴ）、ポリエチレンナフタレート（Ｐ
ＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的
異方性を有しないプラスチック基板を用いることができ
る。ガラス基板を用いる場合には、ガラス歪み点よりも
１０〜２０℃程度低い温度であらかじめ熱処理しておい
ても良い。そして、基板１０１のＴＦＴを形成する表面
に、基板１０１からの不純物拡散を防ぐために、酸化シ
リコン膜、窒化シリコン膜または酸化窒化シリコン膜な
どの絶縁膜から成る下地膜１０２を形成する。例えば、
プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから作製さ
れる酸化窒化シリコン膜１０２ａを１０〜２００nm（好
ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから
作製される酸化窒化水素化シリコン膜１０２ｂを５０〜
２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積
層形成する。ここでは下地膜１０２を２層構造として示
したが、前記絶縁膜の単層膜または２層以上積層させて
形成しても良い。

【００３２】酸化窒化シリコン膜は従来の平行平板型の
プラズマＣＶＤ法を用いて形成する。酸化窒化シリコン
膜１０２ａは、ＳｉＨ₄を１０SCCM、ＮＨ₃を１００SCC
M、Ｎ ₂Ｏを２０SCCMとして反応室に導入し、基板温度３
２５℃、反応圧力４０Pa、放電電力密度０．４１W/c
m²、放電周波数６０MHzとした。一方、酸化窒化水素化
シリコン膜１０２ｂは、ＳｉＨ₄を５SCCM、Ｎ₂Ｏを１２
０SCCM、Ｈ₂を１２５SCCMとして反応室に導入し、基板
温度４００℃、反応圧力２０Pa、放電電力密度０．４１
W/cm²、放電周波数６０MHzとした。これらの膜は、基板
温度を変化させ、反応ガスの切り替えのみで連続して形
成することもできる。

【００３３】このようにして作製した酸化窒化シリコン
膜１０２ａは、密度が９．２８×１０²²/cm³であり、フ
ッ化水素アンモニウム（ＮＨ₄ＨＦ₂）を７．１３％とフ
ッ化アンモニウム（ＮＨ₄Ｆ）を１５．４％含む混合溶
液（ステラケミファ社製、商品名ＬＡＬ５００）の２０
℃におけるエッチング速度が約６３nm/minと遅く、緻密
で硬い膜である。このような膜を下地膜に用いると、こ
の上に形成する半導体層にガラス基板からのアルカリ金
属元素が拡散するのを防ぐのに有効である。

【００３４】次に、２５〜８０ｎｍ（好ましくは３０〜
６０ｎｍ）の厚さで非晶質構造を有する半導体層１０３
ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法
で形成する。例えば、プラズマＣＶＤ法で非晶質シリコ
ン膜を５５ｎｍの厚さに形成する。非晶質構造を有する
半導体膜には、非晶質半導体層や微結晶半導体膜があ
り、非晶質シリコンゲルマニウム膜などの非晶質構造を
有する化合物半導体膜を適用しても良い。また、下地膜
１０２と非晶質半導体層１０３ａとは両者を連続形成す
ることも可能である。例えば、前述のように酸化窒化シ
リコン膜１０２ａと酸化窒化水素化シリコン膜１０２ｂ
をプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉ
Ｈ₄、Ｎ₂Ｏ、Ｈ₂からＳｉＨ₄とＨ₂或いはＳｉＨ₄のみに
切り替えれば、一旦大気雰囲気に晒すことなく連続形成
できる。その結果、酸化窒化水素化シリコン膜１０２ｂ
の表面の汚染を防ぐことが可能となり、作製するＴＦＴ
の特性バラツキやしきい値電圧の変動を低減させること
ができる。

【００３５】そして、結晶化の工程を行い非晶質半導体
層１０３ａから結晶質半導体層１０３ｂを作製する。そ
の方法としてレーザーアニール法や熱アニール法（固相
成長法）、またはラピットサーマルアニール法（ＲＴＡ
法）を適用することができる。前述のようなガラス基板
や耐熱性の劣るプラスチック基板を用いる場合には、特
にレーザーアニール法を適用することが好ましい。ＲＴ
Ａ法では、赤外線ランプ、ハロゲンランプ、メタルハラ
イドランプ、キセノンランプなどを光源に用いる。或い
は特開平７−１３０６５２号公報で開示された技術に従
って、触媒元素を用いる結晶化法で結晶質半導体層１０
３ｂを形成することもできる。結晶化の工程ではまず、
非晶質半導体層が含有する水素を放出させておくことが
好ましく、４００〜５００℃で１時間程度の熱処理を行
い含有する水素量を５atomic%以下にしてから結晶化さ
せると膜表面の荒れを防ぐことができるので良い。

【００３６】また、プラズマＣＶＤ法で非晶質シリコン
膜の形成工程において、反応ガスにＳｉＨ4とアルゴン
（Ａｒ）を用い、成膜時の基板温度を４００〜４５０℃
として形成すると、非晶質シリコン膜の含有水素濃度を
５atomic%以下にすることもできる。このような場合に
おいて水素を放出させるための熱処理は不要となる。

【００３７】結晶化をレーザーアニール法にて行う場合
には、パルス発振型または連続発光型のエキシマレーザ
ーやアルゴンレーザーをその光源とする。パルス発振型
のエキシマレーザーを用いる場合には、レーザー光を線
状に加工してレーザーアニールを行う。レーザーアニー
ル条件は実施者が適宣選択するものであるが、例えば、
レーザーパルス発振周波数３０Ｈｚとし、レーザーエネ
ルギー密度を１００〜５００mJ/cm²(代表的には３００
〜４００mJ/cm²)とする。そして線状ビームを基板全面
に渡って照射し、この時の線状ビームの重ね合わせ率
（オーバーラップ率）を８０〜９８％として行う。この
ようにして図１（Ｂ）に示すように結晶質半導体層１０
３ｂを得ることができる。

【００３８】そして、結晶質半導体層１０３ｂ上に第１
のフォトマスク（ＰＭ１）を用い、フォトリソグラフィ
ーの技術を用いてレジストパターンを形成し、ドライエ
ッチングによって結晶質半導体層を島状に分割し、図１
（Ｃ）に示すように島状半導体層１０４〜１０８を形成
する。結晶質シリコン膜のドライエッチングにはＣＦ ₄
とＯ₂の混合ガスを用いる。

【００３９】このような島状半導体層に対し、ＴＦＴの
しきい値電圧（Ｖth）を制御する目的でｐ型を付与する
不純物元素を１×１０¹⁶〜５×１０¹⁷atomic／cm³程度
の濃度で島状半導体層の全面に添加しても良い。半導体
に対してｐ型を付与する不純物元素には、ホウ素
（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など
周期律表第１３族の元素が知られている。その方法とし
て、イオン注入法やイオンドープ法（或いはイオンシャ
ワードーピング法）を用いることができるが、大面積基
板を処理するにはイオンドープ法が適している。イオン
ドープ法ではジボラン（Ｂ₂Ｈ₆）をソースガスとして用
いホウ素（Ｂ）を添加する。このような不純物元素の注
入は必ずしも必要でなく省略しても差し支えないが、特
にｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に
収めるために好適に用いる手法である。

【００４０】ゲート絶縁膜１０９はプラズマＣＶＤ法ま
たはスパッタ法を用い、膜厚を４０〜１５０ｎｍとして
シリコンを含む絶縁膜で形成する。本実施例では、１２
０ｎｍの厚さで酸化窒化シリコン膜から形成する。ま
た、ＳｉＨ₄とＮ₂ＯにＯ₂を添加させて作製された酸化
窒化シリコン膜は、膜中の固定電荷密度が低減されてい
るのでこの用途に対して好ましい材料となる。勿論、ゲ
ート絶縁膜はこのような酸化窒化シリコン膜に限定され
るものでなく、他のシリコンを含む絶縁膜を単層または
積層構造として用いても良い。例えば、酸化シリコン膜
を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸
テトラエチル（Tetraethyl Ortho-silicate：ＴＥＯ
Ｓ）とＯ₂とを混合し、反応圧力４０Pa、基板温度３０
０〜４００℃とし、高周波（１３．５６MHz）電力密度
０．５〜０．８W/cm²で放電させて形成することができ
る。このようにして作製された酸化シリコン膜は、その
後４００〜５００℃の熱アニールによりゲート絶縁膜と
して良好な特性を得ることができる。

【００４１】そして、図１（D）に示す様に、ゲート絶
縁膜１０９上にゲート電極を形成するための第１の導電
膜１１０と第２の導電膜１１１とを形成する。本実施例
では、第１の導電膜１１０をＴａで５０〜１００nmの厚
さに形成し、第２の導電膜をＷで１００〜３００nmの厚
さに形成する。

【００４２】Ｔａ膜はスパッタ法で形成し、Ｔａのター
ゲットをＡｒでスパッタする。この場合、Ａｒに適量の
ＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜
の剥離を防止することができる。また、α相のＴａ膜の
抵抗率は２０μΩcm程度でありゲート電極に使用するこ
とができるが、β相のＴａ膜の抵抗率は１８０μΩcm程
度でありゲート電極とするには不向きである。α相のＴ
ａ膜を形成するために、Ｔａのα相に近い結晶構造をも
つ窒化タンタルを１０〜５０nm程度の厚さでＴａの下地
に形成しておくとα相のＴａ膜を容易に得ることができ
る。

【００４３】Ｗ膜を形成する場合には、Ｗをターゲット
としたスパッタ法で形成する。その他に６フッ化タング
ステン（ＷＦ₆）を用いる熱ＣＶＤ法で形成することも
できる。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μ
Ωｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大き
くすることで低抵抗率化を図ることができるが、Ｗ中に
酸素などの不純物元素が多い場合には結晶化が阻害され
高抵抗化する。このことより、スパッタ法による場合、
純度９９．９９９９％のＷターゲットを用い、さらに成
膜時に気相中からの不純物の混入がないように十分配慮
してＷ膜を形成することにより、抵抗率９〜２０μΩｃ
ｍを実現することができる。

【００４４】次に図６（Ｂ）に示すように、レジストに
よるマスク１１２〜１１７を形成し、ゲート電極を形成
するための第１のエッチング処理を行う。エッチング方
法に限定はないが、好適にはＩＣＰ（Inductively Coup
led Plasma：誘導結合型プラズマ）エッチング法を用
い、エッチング用ガスにＣＦ₄とＣｌ₂を混合し、０．５
〜２Pa、好ましくは１Paの圧力でコイル型の電極に５０
０WのＲＦ（13.56MHz）電力を投入してプラズマを生成
して行う。基板側（試料ステージ）にも１００WのＲＦ
（13.56MHz）電力を投入し、実質的に負の自己バイアス
電圧を印加する。ＣＦ₄とＣｌ₂を混合した場合にはＷ膜
及びＴａ膜とも同程度にエッチングされる。

【００４５】上記エッチング条件では、レジストによる
マスクの形状を適したものとすることにより、基板側に
印加するバイアス電圧の効果により第１の導電層及び第
２の導電層の端部がテーパー形状となる。テーパー部の
角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、１０〜２０％程度
の割合でエッチング時間を増加させると良い。Ｗ膜に対
する酸化窒化シリコン膜の選択比は２〜４（代表的には
３）であるので、オーバーエッチング処理により、酸化
窒化シリコン膜が露出した面は２０〜５０nm程度エッチ
ングされることになる。こうして、第１のエッチング処
理により第１の導電層と第２の導電層から成る第１の形
状の導電層１１８〜１２３（第１の導電層１１８ａ〜１
２３ａと第２の導電層１１８ｂ〜１２３ｂ）を形成す
る。１３０はゲート絶縁膜であり、第１の形状の導電層
１１８〜１２３で覆われない領域は２０〜５０nm程度エ
ッチングされ薄くなった領域が形成される。

【００４６】そして、第１のドーピング処理を行いｎ型
を付与する不純物元素を添加する。ドーピングの方法は
イオンドープ法若しくはイオン注入法で行えば良い。イ
オンドープ法の条件はドーズ量を１×１０¹³〜５×１０
¹⁴atoms/cm²とし、加速電圧を６０〜１００keVとして行
う。ｎ型を付与する不純物元素として１５族に属する元
素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる
が、ここではリン（Ｐ）を用いる。この場合、導電層１
１８〜１２３がｎ型を付与する不純物元素に対するマス
クとなり、自己整合的に第１の不純物領域１２４〜１２
９が形成される。第１の不純物領域１２４〜１２９には
１×１０²⁰〜１×１０²¹atomic/cm³の濃度範囲でｎ型を
付与する不純物元素を添加する。

【００４７】次に図６（Ｃ）に示すように第２のエッチ
ング処理を行う。同様にＩＣＰエッチング法を用い、エ
ッチングガスにＣＦ₄とＣｌ₂とＯ₂を混合して、１Paの
圧力でコイル型の電極に５００ＷのＲＦ電力(13.56MHz)
を供給し、プラズマを生成して行う。基板側（試料ステ
ージ）には５０WのＲＦ（13.56MHz）電力を投入し、第
１のエッチング処理に比べ低い自己バイアス電圧を印加
する。このような条件によりＷ膜を異方性エッチング
し、かつ、それより遅いエッチング速度で第１の導電層
であるＴａを異方性エッチングして第２の形状の導電層
１１１８〜１１２３（第１の導電層１１１８ａ〜１１２
３ａと第２の導電層１１１８ｂ〜１１２３ｂ）を形成す
る。１１３０はゲート絶縁膜であり、第２の形状の導電
層１１１８〜１１２３で覆われない領域はさらに２０〜
５０nm程度エッチングされ薄くなった領域が形成され
る。

【００４８】Ｗ膜やＴａ膜のＣＦ₄とＣｌ₂の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することができる。
ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗ
のフッ化物であるＷＦ₆が極端に高く、その他のＷＣ
ｌ₅、ＴａＦ₅、ＴａＣｌ₅は同程度である。従って、Ｃ
Ｆ₄とＣｌ₂の混合ガスではＷ膜及びＴａ膜共にエッチン
グされる。しかし、この混合ガスに適量のＯ₂を添加す
るとＣＦ4とＯ₂が反応してＣＯとＦになり、Ｆラジカル
またはＦイオンが多量に発生する。その結果、フッ化物
の蒸気圧が高いＷ膜のエッチング速度が増大する。一
方、ＴａはＦが増大しても相対的にエッチング速度の増
加は少ない。また、ＴａはＷに比較して酸化されやすい
ので、Ｏ₂を添加することでＴａの表面が酸化される。
Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴ
ａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ
膜とのエッチング速度に差を作ることが可能となりＷ膜
のエッチング速度をＴａ膜よりも大きくすることが可能
となる。

【００４９】そして、図７（Ａ）に示すように第２のド
ーピング処理を行う。この場合、第１のドーピング処理
よりもドーズ量を下げ高加速電圧の条件でｎ型を付与す
る不純物元素をドーピングする。例えば、加速電圧を７
０〜１２０ｋｅＶとし、１×１０¹³/cm²のドーズ量で行
い、図６（Ｂ）で島状半導体層に形成された第１の不純
物領域の内側に新たな不純物領域を形成する。ドーピン
グは、第２の形状の導電層１１１８〜１１２３を不純物
元素に対するマスクとして用い、第２の導電層１１１８
ａ〜１１２３ａの下側の領域にも不純物元素が添加され
るようにドーピングする。こうして、第２の導電層１１
１８ａ〜１１２３ａと重なる第３の不純物領域１３１〜
１３６と、第１の不純物領域と第３の不純物領域との間
の第２の不純物領域１１３１〜１１３６とを形成する。
ｎ型を付与する不純物元素は、第２の不純物領域で１×
１０¹⁷〜１×１０¹⁹atoms/cm³の濃度となるようにし、
第３の不純物領域で１×１０¹⁶〜１×１０¹⁸atoms/cm³
の濃度となるようにする。このように、第２の不純物領
域と、第３の不純物領域と、を併せてＬＤＤ領域と呼
ぶ。これはボロンを不純物とするＰ型の場合も同様であ
る。

【００５０】そして、ｐチャネル型ＴＦＴを形成する島
状半導体層１０４、１０６にソース領域およびドレイン
領域とする高濃度ｐ型不純物領域１４０、１４１を形成
する。ここでは、ゲート電極１１１８a、１１２３aをマ
スクとしてｐ型を付与する不純物元素を添加し、自己整
合的に高濃度ｐ型不純物領域を形成する。このとき、ｎ
チャネル型ＴＦＴを形成する島状半導体層１０５、１０
７、１０８は、第３のフォトマスク（ＰＭ３）を用いて
レジストマスク１３７〜１３９を形成し全面を被覆して
おく。ここで形成される不純物領域１４０、１４１はジ
ボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で形成する。
そして、ゲート電極と重ならない高濃度ｐ型不純物領域
１４０ａ、１４１ａのボロン（Ｂ）濃度は、３×１０²⁰
〜３×１０²¹atomic／cm³となるようにする。また、第
一のゲート電極と重なる不純物領域１４０ｂ、１４１ｂ
は、ゲート絶縁膜と第一のゲート電極を介して不純物元
素が添加されるので、実質的に低濃度ｐ型不純物領域と
して形成され、少なくとも１．５×１０¹⁹atomic／cm³
以上の濃度とする。この高濃度ｐ型不純物領域１４０
ａ、１４１ａおよび低濃度ｐ型不純物領域１４０ｂ、１
４１ｂには、前工程においてリン（Ｐ）が添加されてい
て、高濃度ｐ型不純物領域１４０ａ、１４１ａには１×
１０²⁰〜１×１０²¹atomic／cm³の濃度で、低濃度ｐ型
不純物領域１４０ｂ、１４１ｂには１×１０¹⁶〜１×１
０¹⁹atomic／cm³の濃度で含有しているが、この工程で
添加するボロン（Ｂ）の濃度をリン（Ｐ）濃度の１．５
から３倍となるようにすることにより、ｐチャネル型Ｔ
ＦＴのソース領域およびドレイン領域として機能するた
めに何ら問題はな生じなかった。

【００５１】その後、図４（Ａ）に示すように、ゲート
電極およびゲート絶縁膜上から第１の層間絶縁膜１４２
を形成する。第１の層間絶縁膜は酸化シリコン膜、酸化
窒化シリコン膜、窒化シリコン膜、またはこれらを組み
合わせた積層膜で形成すれば良い。いずれにしても第１
の層間絶縁膜１４２は無機絶縁物材料から形成する。第
１の層間絶縁膜１４２の膜厚は１００〜２００ｎｍとす
る。ここで、酸化シリコン膜を用いる場合には、プラズ
マＣＶＤ法でＴＥＯＳとＯ₂とを混合し、反応圧力４０P
a、基板温度３００〜４００℃とし、高周波（１３．５
６MHz）電力密度０．５〜０．８W/cm²で放電させて形成
することができる。また、酸化窒化シリコン膜を用いる
場合には、プラズマＣＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃
から作製される酸化窒化シリコン膜、またはＳｉＨ₄、
Ｎ₂Ｏから作製される酸化窒化シリコン膜で形成すれば
良い。この場合の作製条件は反応圧力２０〜２００Pa、
基板温度３００〜４００℃とし、高周波（６０MHz）電
力密度０．１〜１．０W/cm²で形成することができる。
また、ＳｉＨ₄、Ｎ₂Ｏ、Ｈ₂から作製される酸化窒化水
素化シリコン膜を適用しても良い。窒化シリコン膜も同
様にプラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃から作製するこ
とが可能である。

【００５２】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜
７００℃、代表的には５００〜６００℃で行うものであ
り、本実施例では５５０℃で４時間の熱処理を行った。
また、基板１０１に耐熱温度が低いプラスチック基板を
用いる場合にはレーザーアニール法を適用することが好
ましい（図４（Ｂ））。

【００５３】活性化の工程に続いて、雰囲気ガスを変化
させ、３〜１００％の水素を含む雰囲気中で、３００〜
４５０℃で１〜１２時間の熱処理を行い、島状半導体層
を水素化する工程を行う。この工程は熱的に励起された
水素により島状半導体層にある１０¹⁶〜１０¹⁸/cm³のダ
ングリングボンドを終端する工程である。水素化の他の
手段として、プラズマ水素化（プラズマにより励起され
た水素を用いる）を行っても良い。いずれにしても、島
状半導体層１０４〜１０８中の欠陥密度を１０ ¹⁶/cm³以
下とすることが望ましく、そのために水素を０．０１〜
０．１atomic%程度付与すれば良かった。

【００５４】活性化および水素化の工程が終了したら、
有機絶縁物材料からなる第２の層間絶縁膜１４３を１．
０〜２．０μｍの平均厚を有して形成する。有機樹脂材
料としては、ポリイミド、アクリル、ポリアミド、ポリ
イミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用
することができる。例えば、基板に塗布後、熱重合する
タイプのポリイミドを用いる場合には、クリーンオーブ
ンで３００℃で焼成して形成する。また、アクリルを用
いる場合には、２液性のものを用い、主材と硬化剤を混
合した後、スピナーを用いて基板全面に塗布した後、ホ
ットプレートで８０℃で６０秒の予備加熱を行い、さら
にクリーンオーブンで２５０℃で６０分焼成して形成す
ることができる。

【００５５】このように、第２の層間絶縁膜を有機絶縁
物材料で形成することにより、表面を良好に平坦化させ
ることができる。また、有機樹脂材料は一般に誘電率が
低いので、寄生容量を低減することができる。しかし、
吸湿性があり保護膜としては適さないので、本実施例の
ように、第１の層間絶縁膜１４２として形成した酸化シ
リコン膜、酸化窒化シリコン膜、窒化シリコン膜などと
組み合わせて用いると良い。

【００５６】その後、第４のフォトマスク（ＰＭ４）を
用い、所定のパターンのレジストマスクを形成し、それ
ぞれの島状半導体層に形成されたソース領域またはドレ
イン領域に達するコンタクトホールを形成する。コンタ
クトホールの形成はドライエッチング法により行う。こ
の場合、エッチングガスにＣＦ₄、Ｏ₂、Ｈｅの混合ガス
を用い有機樹脂材料から成る第２の層間絶縁膜１４３を
まずエッチングし、その後、続いてエッチングガスをＣ
Ｆ₄、Ｏ₂として第１の層間絶縁膜１４２をエッチングす
る。さらに、島状半導体層との選択比を高めるために、
エッチングガスをＣＨＦ₃に切り替えてゲート絶縁膜１
３０をエッチングすることにより、良好にコンタクトホ
ールを形成することができる。

【００５７】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し第５のフォトマスクでレジストマスク
パターンを形成しエッチングによって、ソース配線とド
レイン配線を形成する。ドレイン配線２５６を例として
この構成を図６（Ｂ）で詳細に説明すると、Ｔｉ膜２５
６ａを５０〜１５０nmの厚さで形成し、島状半導体層の
ソースまたはドレイン領域を形成する半導体膜とコンタ
クトを形成する。そのＴｉ膜２５６ａ上に重ねてＡｌ膜
２５６ｂを３００〜４００nmの厚さで形成し、さらにＴ
ｉ膜２５６ｃまたは窒化チタン（ＴｉＮ）膜を１００〜
２００nmの厚さで形成して３層またはＴｉとＴｉＮを組
み合わせ、３層以上の層を有する構造とする。その後、
第５のフォトマスクによりレジストマスクパターンを形
成し、エッチングによってソース配線とドレイン配線２
５６を形成する。このとき、課題を解決する手段で記し
たように、酸素プラズマを用いた処理、熱酸化処理を行
い、Ａｌ層の端部に酸化膜２５８を形成する。その後、
透明導電膜を全面に形成し、第６のフォトマスクを用い
たパターニング処理およびエッチング処理により画素電
極２５７を形成する。画素電極２５７は、有機樹脂材料
から成る第２の層間絶縁膜上に形成され、画素ＴＦＴ２
０４のドレイン配線２５６と重なる部分を設け電気的な
接続を形成している。透明導電膜の材料は、酸化インジ
ウム（Ｉｎ₂Ｏ₃）や酸化インジウム酸化スズ合金（Ｉｎ
₂Ｏ₃―ＳｎＯ₂；ＩＴＯ）などをスパッタ法や真空蒸着
法などを用いて形成して用いることができる。このよう
な材料のエッチング処理は塩酸系の溶液により行う。

【００５８】こうして６枚のフォトマスクにより、同一
の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴと
を有した基板を完成させることができる。駆動回路には
第１のｐチャネル型ＴＦＴ（Ａ）２００ａ、第１のｎチ
ャネル型ＴＦＴ（Ａ）２０１ａ、第２のｐチャネル型Ｔ
ＦＴ（Ａ）２０２ａ、第２のｎチャネル型ＴＦＴ（Ａ）
２０３ａ、画素部には画素ＴＦＴ２０４、保持容量２０
５が形成されている。本明細書では便宜上このような基
板をアクティブマトリクス基板と呼ぶ。

【００５９】駆動回路の第１のｐチャネル型ＴＦＴ
（Ａ）２００ａには、島状半導体層１０４にチャネル形
成領域２０６、ＬＤＤ領域２０７、高濃度ｐ型不純物領
域から成るソース領域２０８、ドレイン領域２０９を有
した構造となっている。第１のｎチャネル型ＴＦＴ
（Ａ）２０１ａには、島状半導体層１０５にチャネル形
成領域２１０、低濃度ｎ型不純物領域で形成されゲート
電極１１９と重なるＬＤＤ領域２１１、高濃度ｎ型不純
物領域で形成するソース領域２１２、ドレイン領域２１
３を有している。チャネル長３〜７μｍに対して、ゲー
ト電極１１９と重なるＬＤＤ領域をＬovとしてそのチャ
ネル長方向の長さは０．１〜１．５μｍ、好ましくは
０．３〜０．８μｍとする。このＬovの長さはゲート電
極１１９の厚さとテーパー部の角度θ１から制御する。

【００６０】このＬＤＤ領域について図１５を用いて説
明する。図１５（Ａ）に示すのは、図４（Ｃ）の段階の
ＴＦＴの一部であり、ＢはＴＦＴの部分拡大図である。
第一の不純物領域１９０１は第二の形状の第二のゲート
電極１９０２のテーパー部に形成され、第二の不純物領
域１９０３は、第二の形状の第一のゲート電極１９０４
のテーパー部の下に形成される。このとき、ＬＤＤ領域
におけるリン（Ｐ）の濃度分布は１９０５の曲線で示さ
れるようにチャネル形成領域１９０６から遠ざかるにつ
れて増加する。この増加の割合は、イオンドープにおけ
る加速電圧やドーズ量などの条件、第二のゲート電極の
テーパー部の角度θ１及び長さ１９０７、及び第一のゲ
ート電極のテーパー部の角度θ２及び長さ１９０８によ
って異なってくる。このように、ゲート電極の端部をテ
ーパー形状として、そのテーパー部を通して不純物元素
を添加することにより、テーパー部の下に存在する半導
体層中に、徐々に前記不純物元素の濃度が変化するよう
な不純物領域を形成することができる。ｎチャネル型Ｔ
ＦＴにおいてこのようなＬＤＤ領域を形成することによ
り、ドレイン領域近傍に発生する高電界を緩和して、ホ
ットキャリアの発生を防ぎ、ＴＦＴの劣化を防止するこ
とができる。この形成方法は、ｐチャネル型ＴＦＴにお
いても同様である。

【００６１】図４（Ｃ）では、駆動回路のｎチャネル型
ＴＦＴおよびｐチャネル型ＴＦＴを一対のソース・ドレ
イン間に一つのゲート電極を設けたシングルゲートの構
造とし、画素ＴＦＴをダブルゲート構造としたが、これ
らのＴＦＴはいずれもシングルゲート構造としても良い
し、複数のゲート電極を一対のソース・ドレイン間に設
けたマルチゲート構造としても差し支えない。

【００６２】図７は画素部のほぼ一画素分を示す上面図
である。図中に示すＡ−Ａ'断面が図４（Ｃ）に示す画
素部の断面図に対応している。画素ＴＦＴ２０４は、ゲ
ート電極１２２は図示されていないゲート絶縁膜を介し
てその下の島状半導体層１０８と交差し、さらに複数の
島状半導体層に跨って延在してゲート配線を兼ねてい
る。図示はしていないが、島状半導体層には、図４
（Ｃ）で説明したソース領域、ドレイン領域、ＬＤＤ領
域が形成されている。また、２３０はソース配線１４８
とソース領域２２５とのコンタクト部、２３１はドレイ
ン配線１５３とドレイン領域２２７とのコンタクト部で
ある。保持容量２０５は、画素ＴＦＴ２０４のドレイン
領域２２７から延在する半導体層２２８、２２９とゲー
ト絶縁膜を介して容量配線１２３が重なる領域で形成さ
れている。この構成において半導体層２２８には、価電
子制御を目的とした不純物元素は添加されていない。

【００６３】以上の様な構成は、画素ＴＦＴおよび駆動
回路が要求する仕様に応じて各回路を構成するＴＦＴの
構造を最適化し、半導体装置の動作性能と信頼性を向上
させることを可能としている。さらにゲート電極を、耐
熱性を有する導電性材料で形成することによりＬＤＤ領
域やソース領域およびドレイン領域の活性化を容易とし
ている。

【００６４】さらに、ゲート電極にゲート絶縁膜を介し
て重なるＬＤＤ領域を形成する際に、導電型を制御する
目的で添加した不純物元素に濃度勾配を持たせてＬＤＤ
領域を形成することで、特にドレイン領域近傍における
電界緩和効果が高まることが期待できる。

【００６５】アクティブマトリクス型の液晶表示装置の
場合、第１のｐチャネル型ＴＦＴ（Ａ）２００ａと第１
のｎチャネル型ＴＦＴ（Ａ）２０１ａは高速動作を重視
するシフトレジスタ回路、バッファ回路、レベルシフタ
回路などを形成するのに用いる。図４（Ｃ）ではこれら
の回路をロジック回路部として表している。第１のｎチ
ャネル型ＴＦＴ（Ａ）２０１ａのＬＤＤ領域２１１はホ
ットキャリア対策を重視した構造となっている。さら
に、耐圧を高め動作を安定化させるために、図５（Ａ）
で示すようにこのロジック回路部のＴＦＴを第１のｐチ
ャネル型ＴＦＴ（Ｂ）２００ｂと第１のｎチャネル型Ｔ
ＦＴ（Ｂ）２０１ｂで形成しても良い。このＴＦＴは、
一対のソース・ドレイン間に２つのゲート電極を設けた
ダブルゲート構造であり、このようなＴＦＴは本実施例
の工程を用いて同様に作製できる。第１のｐチャネル型
ＴＦＴ（Ｂ）２００ｂには、島状半導体層にチャネル形
成領域２３６ａ、２３６ｂ、低濃度ｐ型不純物領域から
成りゲート電極１１８と重なるＬＤＤ領域２３７ａ、２
３７ｂ、高濃度ｐ型不純物領域から成るソース領域２３
８とドレイン領域２３９、２４０を有した構造となって
いる。第１のｎチャネル型ＴＦＴ（Ｂ）２０１ｂには、
島状半導体層にチャネル形成領域２４１ａ、２４１ｂ、
低濃度ｎ型不純物領域で形成されゲート電極１１９と重
なるＬＤＤ領域２４２ａ、２４２ｂ、高濃度ｎ型不純物
領域で形成するソース領域２４３とドレイン領域２４
４、２４５を有している。チャネル長はいずれも３〜７
μｍとして、ゲート電極と重なるＬＤＤ領域をＬovとし
てそのチャネル長方向の長さは０．１〜１．５μｍ、好
ましくは０．３〜０．８μｍとする。

【００６６】また、アナログスイッチで構成するサンプ
リング回路には、同様な構成とした第２のｐチャネル型
ＴＦＴ（Ａ）２０２ａと第２のｎチャネル型ＴＦＴ
（Ａ）２０３ａを適用することができる。サンプリング
回路はホットキャリア対策と低オフ電流動作が重視され
るので、図５（Ｂ）で示すようにこの回路のＴＦＴを第
２のｐチャネル型ＴＦＴ（Ｂ）２０２ｂと第２のｎチャ
ネル型ＴＦＴ（Ｂ）２０３ｂで形成しても良い。この第
２のｐチャネル型ＴＦＴ（Ｂ）２０２ｂは、一対のソー
ス・ドレイン間に３つのゲート電極を設けたトリプルゲ
ート構造であり、このようなＴＦＴは本実施例の工程を
用いて同様に作製できる。第２のｐチャネル型ＴＦＴ
（Ｂ）２０２ｂには、島状半導体層にチャネル形成領域
２４６ａ、２４６ｂ、２４６ｃ、低濃度ｐ型不純物領域
から成りゲート電極１２０と重なるＬＤＤ領域２４７
ａ、２４７ｂ、２４７ｃ、高濃度ｐ型不純物領域から成
るソース領域２４９とドレイン領域２５０〜２５２を有
した構造となっている。第２のｎチャネル型ＴＦＴ
（Ｂ）２０３ｂには、島状半導体層にチャネル形成領域
２５３ａ、２５３ｂ、低濃度ｎ型不純物領域で形成され
ゲート電極１２１と重なるＬＤＤ領域２５４ａ、２５４
ｂ、高濃度ｎ型不純物領域で形成するソース領域２５５
とドレイン領域２５６、２５７を有している。

【００６７】このように、ＴＦＴのゲート電極の構成を
シングルゲート構造とするか、複数のゲート電極を一対
のソース・ドレイン間に設けたマルチゲート構造とする
かは、回路の特性に応じて実施者が適宣選択すれば良
い。そして、本実施例で完成したアクティブマトリクス
基板を用いることで透過型の液晶表示装置を作製するこ
とができる。

【００６８】［実施例２］本発明におけるアクティブマ
トリクス基板の作製方法は、トップゲート型ＴＦＴのみ
に限定されるものでなく、逆スタガー構造のＴＦＴに適
用しても良い。図２０は公知の技術を用いて逆スタガー
構造のＴＦＴを形成し、本発明の配線とＩＴＯを形成し
たものである。２９１の点線部分に示された配線とＩＴ
Ｏの接触部分を、図２０（ｂ）の様に本発明を適用する
ことにより、電蝕を防ぐことができる。

【００６９】［実施例３］本実施例では、実施例１〜実
施例２で示したアクティブマトリクス基板のＴＦＴの活
性層を形成する結晶質半導体層の他の作製方法について
示す。結晶質半導体層は非晶質半導体層を熱アニール法
やレーザーアニール法、またはＲＴＡ法などで結晶化さ
せて形成するが、その他に特開平７−１３０６５２号公
報で開示されている触媒元素を用いる結晶化法を適用す
ることもできる。その場合の例を図８を用いて説明す
る。

【００７０】図８（Ａ）で示すように、実施例１と同様
にして、ガラス基板１１０１上に下地膜１１０２ａ、１
１０２ｂ、非晶質構造を有する半導体層１１０３を２５
〜８０nmの厚さで形成する。非晶質半導体層は非晶質シ
リコン（ａ−Ｓｉ）膜、非晶質シリコン・ゲルマニウム
（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン（ａ−Ｓｉ
Ｃ）膜，非晶質シリコン・スズ（ａ−ＳｉＳｎ）膜など
が適用できる。これらの非晶質半導体層は水素を０．１
〜４０atomic%程度含有するようにして形成すると良
い。例えば、非晶質シリコン膜を５５nmの厚さで形成す
る。そして、重量換算で１０ｐｐｍの触媒元素を含む水
溶液をスピナーで基板を回転させて塗布するスピンコー
ト法で触媒元素を含有する層１１０４を形成する。触媒
元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄
（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐ
ｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、
金（Ａｕ）などである。この触媒元素を含有する層１１
０４は、スピンコート法の他に印刷法やスプレー法、バ
ーコーター法、或いはスパッタ法や真空蒸着法によって
上記触媒元素の層を１〜５nmの厚さに形成しても良い。

【００７１】そして、図８（Ｂ）に示す結晶化の工程で
は、まず４００〜５００℃で１時間程度の熱処理を行
い、非晶質シリコン膜の含有水素量を５atomic%以下に
する。非晶質シリコン膜の含有水素量が成膜後において
最初からこの値である場合にはこの熱処理は必ずしも必
要でない。そして、ファーネスアニール炉を用い、窒素
雰囲気中で５５０〜６００℃で１〜８時間の熱アニール
を行う。以上の工程により結晶質シリコン膜から成る結
晶質半導体層１１０５を得ることができる（図８
（Ｃ））。しかし、この熱アニールによって作製された
結晶質半導体層１１０５は、光学顕微鏡観察により巨視
的に観察すると局所的に非晶質領域が残存していること
が観察されることがあり、このような場合、同様にラマ
ン分光法では４８０ｃｍ^-1にブロードなピークを持つ非
晶質成分が観測される。そのため、熱アニールの後に実
施例１で説明したレーザーアニール法で結晶質半導体層
１１０５を処理してその結晶性を高めることは有効な手
段として適用できる。

【００７２】図９は同様に触媒元素を用いる結晶化法の
実施例であり、触媒元素を含有する層をスパッタ法によ
り形成するものである。まず、実施例１と同様にして、
ガラス基板１２０１上に下地膜１２０２ａ、１２０２
ｂ、非晶質構造を有する半導体層１２０３を２５〜８０
nmの厚さで形成する。そして、非晶質構造を有する半導
体層１２０３の表面に０．５〜５nm程度の酸化膜（図示
せず）を形成する。このような厚さの酸化膜は、プラズ
マＣＶＤ法やスパッタ法などで積極的に該当する被膜を
形成しても良いが、１００〜３００℃に基板を加熱して
プラズマ化した酸素雰囲気中に非晶質構造を有する半導
体層１２０３の表面を晒しても良いし、過酸化水素水
（Ｈ₂Ｏ₂）を含む溶液に非晶質構造を有する半導体層１
２０３の表面を晒して形成しても良い。或いは、酸素を
含む雰囲気中で紫外線光を照射してオゾンを発生させ、
そのオゾン雰囲気中に非晶質構造を有する半導体層１２
０３を晒すことによっても形成できる。

【００７３】このようにして表面に薄い酸化膜を有する
非晶質構造を有する半導体層１２０３上に前記触媒元素
を含有する層１２０４をスパッタ法で形成する。この層
の厚さに限定はないが、１０〜１００nm程度の厚さに形
成すれば良い。例えば、Ｎｉをターゲットとして、Ｎｉ
膜を形成することは有効な方法である。スパッタ法で
は、電界で加速された前記触媒元素から成る高エネルギ
ー粒子の一部が基板側にも飛来し、非晶質構造を有する
半導体層１２０３の表面近傍、または該半導体層表面に
形成した酸化膜中に打ち込まれる。その割合はプラズマ
生成条件や基板のバイアス状態によって異なるものであ
るが、好適には非晶質構造を有する半導体層１２０３の
表面近傍や該酸化膜中に打ち込まれる触媒元素の量を１
×１０¹¹〜１×１０¹⁴atom/cm²程度となるようにすると
良い。

【００７４】その後、触媒元素を含有する層１２０４を
選択的に除去する。例えば、この層がＮｉ膜で形成され
ている場合には、硝酸などの溶液で除去することが可能
であり、または、フッ酸を含む水溶液で処理すればＮｉ
膜と非晶質構造を有する半導体層１２０３上に形成した
酸化膜を同時に除去できる。いずれにしても、非晶質構
造を有する半導体層１２０３の表面近傍の触媒元素の量
を１×１０¹¹〜１×１０¹⁴atom/cm²程度となるようにし
ておく。そして、図９（Ｂ）で示すように、図８（Ｂ）
と同様にして熱アニールによる結晶化の工程を行い、結
晶質半導体層１２０５を得ることができる（図８
（Ｃ））。

【００７５】図８または図９で作製された結晶質半導体
層１１０５、１２０５から島状半導体層１０４〜１０８
を作製すれば、実施例１と同様にしてアクティブマトリ
クス基板を完成させることができる。しかし、結晶化の
工程においてシリコンの結晶化を助長する触媒元素を使
用した場合、島状半導体層中には微量（１×１０¹⁷〜１
×１０¹⁹atomic／cm³程度）の触媒元素が残留する。勿
論、そのような状態でもＴＦＴを完成させることが可能
であるが、残留する触媒元素を少なくともチャネル形成
領域から除去する方がより好ましかった。この触媒元素
を除去する手段の一つにリン（Ｐ）によるゲッタリング
作用を利用する手段がある。

【００７６】この目的におけるリン（Ｐ）によるゲッタ
リング処理は、図４（Ｂ）で説明した活性化工程で同時
に行うことができる。この様子を図１０で説明する。ゲ
ッタリングに必要なリン（Ｐ）の濃度は高濃度ｎ型不純
物領域の不純物濃度と同程度でよく、活性化工程の熱ア
ニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型
ＴＦＴのチャネル形成領域から触媒元素をその濃度でリ
ン（Ｐ）を含有する不純物領域へ偏析させることができ
る（図１０で示す矢印の方向）。その結果その不純物領
域には１×１０¹⁷〜１×１０¹⁹atomic／cm³程度の触媒
元素が偏析した。このようにして作製したＴＦＴはオフ
電流値が下がり、結晶性が良いことから高い電界効果移
動度が得られ、良好な特性を達成することができる。

【００７７】［実施例４］本実施例では実施例１で作製
したアクティブマトリクス基板から、アクティブマトリ
クス型液晶表示装置を作製する工程を説明する。まず、
図１１（Ａ）に示すように、図４（Ｃ）の状態のアクテ
ィブマトリクス基板に柱状スペーサから成るスペーサを
形成する。スペーサは数μｍの粒子を散布して設ける方
法でも良いが、ここでは基板全面に樹脂膜を形成した後
これをパターニングして形成する方法を採用した。この
ようなスペーサの材料に限定はないが、例えば、ＪＳＲ
社製のＮＮ７００を用い、スピナーで塗布した後、露光
と現像処理によって所定のパターンに形成する。さらに
クリーンオーブンなどで１５０〜２００℃で加熱して硬
化させる。

【００７８】スペーサの配置は任意に決定すれば良い
が、好ましくは、図１１（Ａ）で示すように、画素部に
おいてはドレイン配線１５３（画素電極）のコンタクト
部２３１と重ねてその部分を覆うように柱状スペーサ４
０６を形成すると良い。コンタクト部２３１は平坦性が
損なわれこの部分では液晶がうまく配向しなくなるの
で、このようにしてコンタクト部２３１にスペーサ用の
樹脂を充填する形で柱状スペーサ４０６を形成すること
でディスクリネーションなどを防止することができる。
また、駆動回路のＴＦＴ上にもスペーサ４０５ａ〜４０
５ｅを形成しておく。このスペーサは駆動回路部の全面
に渡って形成しても良いし、図１１で示すようにソース
配線およびドレイン配線を覆うようにして設けても良
い。

【００７９】その後、配向膜４０７を形成する。通常液
晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜
を形成した後、ラビング処理を施して液晶分子がある一
定のプレチルト角を持って配向するようにした。画素部
に設けた柱状スペーサ４０６の端部からラビング方向に
対してラビングされない領域が２μｍ以下となるように
した。また、ラビング処理では静電気の発生がしばしば
問題となるが、駆動回路のＴＦＴ上に形成したスペーサ
４０５ａ〜４０５ｅにより静電気からＴＦＴを保護する
効果を得ることができる。また図では説明しないが、配
向膜４０７を先に形成してから、スペーサ４０６、４０
５ａ〜４０５ｅを形成した構成としても良い。

【００８０】対向側の対向基板４０１には、遮光膜４０
２、透明導電膜４０３および配向膜４０４を形成する。
遮光膜４０２はＴｉ膜、Ｃｒ膜、Ａｌ膜などを１５０〜
３００nmの厚さで形成する。そして、画素部と駆動回路
が形成されたアクティブマトリクス基板と対向基板とを
シール剤４０８で貼り合わせる。シール剤４０８にはフ
ィラー（図示せず）が混入されていて、このフィラーと
スペーサ４０６、４０５ａ〜４０５ｅによって均一な間
隔を持って２枚の基板が貼り合わせられる。その後、両
基板の間に液晶材料４０９を注入する。液晶材料には公
知の液晶材料を用いれば良い。例えば、ＴＮ液晶の他
に、電場に対して透過率が連続的に変化する電気光学応
答性を示す、無しきい値反強誘電性混合液晶を用いるこ
ともできる。この無しきい値反強誘電性混合液晶には、
Ｖ字型の電気光学応答特性を示すものもある。このよう
にして図１１（Ｂ）に示すアクティブマトリクス型液晶
表示装置が完成する。

【００８１】図１２はこのようなアクティブマトリクス
基板の上面図を示し、画素部および駆動回路部とスペー
サおよびシール剤の位置関係を示す上面図である。実施
例１で述べたガラス基板１０１上に画素部６０４の周辺
に駆動回路として走査信号駆動回路６０５と画像信号駆
動回路６０６が設けられている。さらに、その他ＣＰＵ
やメモリなどの信号処理回路６０７も付加されていても
良い。そして、これらの駆動回路は接続配線６０３によ
って外部入出力端子６０２と接続されている。画素部６
０４では走査信号駆動回路６０５から延在するゲート配
線群６０８と画像信号駆動回路６０６から延在するソー
ス配線群６０９がマトリクス状に交差して画素を形成
し、各画素にはそれぞれ画素ＴＦＴ２０４と保持容量２
０５が設けられている。

【００８２】図１１において画素部において設けた柱状
スペーサ４０６は、すべての画素に対して設けても良い
が、図１２で示すようにマトリクス状に配列した画素の
数個から数十個おきに設けても良い。即ち、画素部を構
成する画素の全数に対するスペーサの数の割合は２０〜
１００％とすることが可能である。また、駆動回路部に
設けるスペーサ４０５ａ〜４０５ｅはその全面を覆うよ
うに設けても良いし各ＴＦＴのソースおよびドレイン配
線の位置にあわせて設けても良い。図１２では駆動回路
部に設けるスペーサの配置を６１０〜６１２で示す。そ
して、図１２で示すシール剤６１９は、基板１０１上の
画素部６０４および走査信号駆動回路６０５、画像信号
駆動回路６０６、その他の信号処理回路６０７の外側で
あって、外部入出力端子６０２よりも内側に形成する。

【００８３】このようなアクティブマトリクス型液晶表
示装置の構成を図１３の斜視図を用いて説明する。図１
３においてアクティブマトリクス基板は、ガラス基板１
０１上に形成された、画素部６０４と、走査信号駆動回
路６０５と、画像信号駆動回路６０６とその他の信号処
理回路６０７とで構成される。画素部６０４には画素Ｔ
ＦＴ２０４と保持容量２０５が設けられ、画素部の周辺
に設けられる駆動回路はＣＭＯＳ回路を基本として構成
されている。走査信号駆動回路６０５と画像信号駆動回
路６０６からは、それぞれゲート配線１２２とソース配
線１４８が画素部６０４に延在し、画素ＴＦＴ２０４に
接続している。また、フレキシブルプリント配線板（Fl
exible Printed Circuit：ＦＰＣ）６１３が外部入力端
子６０２に接続していて画像信号などを入力するのに用
いる。ＦＰＣ６１３は補強樹脂６１４によって強固に接
着されている。そして接続配線６０３でそれぞれの駆動
回路に接続している。また、対向基板４０１には図示し
ていない、遮光膜や透明電極が設けられている。

【００８４】このような構成の液晶表示装置は、実施例
１で示したアクティブマトリクス基板を用いて形成する
ことができる。実施例１で示すアクティブマトリクス基
板を用いると透過型の液晶表示装置を得ることができ
る。

【００８５】［実施例５］図１４は実施例１〜２で示し
たアクティブマトリクス基板の回路構成の一例であり、
直視型の表示装置の回路構成を示す図である。このアク
ティブマトリクス基板は、画像信号駆動回路６０６、走
査信号駆動回路（Ａ）（Ｂ）６０５、画素部６０４を有
している。尚、本明細書中において記した駆動回路と
は、画像信号駆動回路６０６、走査信号駆動回路６０５
を含めた総称である。

【００８６】画像信号駆動回路６０６は、シフトレジス
タ回路５０１ａ、レベルシフタ回路５０２ａ、バッファ
回路５０３ａ、サンプリング回路５０４を備えている。
また、走査信号駆動回路（Ａ）（Ｂ）１８５は、シフト
レジスタ回路５０１ｂ、レベルシフタ回路５０２ｂ、バ
ッファ回路５０３ｂを備えている。

【００８７】シフトレジスタ回路５０１ａ、５０１ｂは
駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）であり、こ
の回路を形成するＣＭＯＳ回路のＴＦＴは、図４（Ｃ）
の第１のｐチャネル型ＴＦＴ（Ａ）２００ａと第１のｎ
チャネル型ＴＦＴ（Ａ）２０１ａで形成する。或いは、
図５（Ａ）で示す第１のｐチャネル型ＴＦＴ（Ｂ）２０
０ｂと第１のｎチャネル型ＴＦＴ（Ｂ）２０１ｂで形成
しても良い。また、レベルシフタ回路５０２ａ、５０２
ｂやバッファ回路５０３ａ、５０３ｂは駆動電圧が１４
〜１６Ｖと高くなるので図５（Ａ）で示すようなマルチ
ゲートのＴＦＴ構造とすることが望ましい。マルチゲー
ト構造でＴＦＴを形成すると耐圧が高まり、回路の信頼
性を向上させる上で有効である。

【００８８】サンプリング回路５０４はアナログスイッ
チから成り、駆動電圧が１４〜１６Ｖであるが、極性が
交互に反転して駆動される上、オフ電流値を低減させる
必要があるため、図４（Ｃ）で示す第２のｐチャネル型
ＴＦＴ（Ａ）２０２ａと第２のｎチャネル型ＴＦＴ
（Ａ）２０３ａで形成することが望ましい。或いは、オ
フ電流値を効果的に低減させるために図５（Ｂ）で示す
第２のｐチャネル型ＴＦＴ（Ｂ）２００ｂと第２のｎチ
ャネル型ＴＦＴ（Ｂ）２０１ｂで形成しても良い。

【００８９】また、画素部は駆動電圧が１４〜１６Ｖで
あり、低消費電力化の観点からサンプリング回路よりも
さらにオフ電流値を低減することが要求され、図４
（Ｃ）で示す画素ＴＦＴ２０４のようにマルチゲート構
造を基本とする。

【００９０】尚、本実例の構成は、実施例１〜２に示し
た工程に従ってＴＦＴを作製することによって容易に実
現することができる。本実施例では、画素部と駆動回路
の構成のみを示しているが、実施例１〜２の工程に従え
ば、その他にも信号分割回路、分周波回路、Ｄ／Ａコン
バータ、γ補正回路、オペアンプ回路、さらにメモリ回
路や演算処理回路などの信号処理回路、あるいは論理回
路を同一基板上に形成することが可能である。このよう
に、本発明は同一基板上に画素部とその駆動回路とを含
む半導体装置、例えば信号制御回路および画素部を具備
した液晶表示装置を実現することができる。

【００９１】［実施例６］本発明は、電蝕の起きない、
導電性金属配線とＩＴＯ膜の積層構造を決めるものであ
り、これは導電性金属配線の機械的強度を高める手段と
して応用できる。本実施例では、ガラス基板上の、フレ
キシブルプリント回路基板を接続する端子部分である導
電性金属配線を、ＩＴＯ膜を上に形成することで、機械
的強度を高めている。ＩＴＯを用いる理由は、前記ガラ
ス基板に、液晶表示装置やＥＬ型表示装置を作製される
場合、導電性金属配線形成後に成膜されるため、工程が
増えることがないからである。この工程を図１６を用い
て説明する。

【００９２】図１６（Ａ），（Ｂ）は層間絶縁膜２７０
１、２７０２、２７０３形成工程を説明している。層間
絶縁膜は絶縁性、密着性を持たせる目的で形成するが、
ガラス上でこれが達成されれば無くても差し支えない。
（Ｃ）では、導電性金属配線２７０４を形成している。
導電性金属配線は、実施例１同様、３層以上の構造にな
る様形成する。また、Ａｌ酸化層２７０５が十分形成さ
れない場合、酸素プラズマ、熱酸化を用いてもよい。
（Ｄ）では、導電性金属配線の上にＩＴＯ膜２７０６を
形成している。この例では、導電性金属配線が形成され
ていない部分にもＩＴＯ膜を残している。（Ｅ）では、
端子になる部分以外にスペーサ２７０７を形成してい
る。この状態より、公知の技術でフレキシブルプリント
回路基板を貼合わせることができる。

【００９３】［実施例７］本発明を実施して作製された
アクティブマトリクス基板および液晶表示装置並びにＥ
Ｌ型表示装置は様々な電気光学装置に用いることができ
る。そして、そのような電気光学装置を表示媒体として
組み込んだ電子機器全てに本発明を適用することがでで
きる。電子機器としては、パーソナルコンピュータ、デ
ジタルカメラ、ビデオカメラ、携帯情報端末（モバイル
コンピュータ、携帯電話、電子書籍など）、ナビゲーシ
ョンシステムなどが上げられる。

【００９４】図１７（Ａ）は携帯情報端末であり、本体
２２０１、画像入力部２２０２、受像部２２０３、操作
スイッチ２２０４、表示装置２２０５で構成される。本
発明は表示装置２２０５やその他の信号制御回路に適用
することができる。

【００９５】このような携帯型情報端末は、屋内はもと
より屋外で使用されることも多い。長時間の使用を可能
とするためにはバックライト使用せず、外光を利用する
反射型の液晶表示装置が低消費電力型として適している
が、周囲が暗い場合にはバックライトを設けた透過型の
液晶表示装置が適している。このような背景から反射型
と透過型の両方の特徴を兼ね備えたハイブリット型の液
晶表示装置が開発されているが、本発明はこのようなハ
イブリット型の液晶表示装置にも適用できる。表示装置
２２０５はタッチパネル３００２、液晶表示装置３００
３、ＬＥＤバックライト３００４により構成されてい
る。タッチパネル３００２は携帯型情報端末の操作を簡
便にするために設けている。タッチパネル３００２の構
成は、一端にＬＥＤなどの発光素子３１００を、他の一
端にフォトダイオードなどの受光素子３２００が設けら
れ、その両者の間に光路が形成されている。このタッチ
パネル３００２を押して光路を遮ると受光素子３２００
の出力が変化するので、この原理を用いて発光素子と受
光素子を液晶表示装置上でマトリクス状に配置させるこ
とにより、入力媒体として機能させることができる。

【００９６】図１７（Ｂ）はハイブリット型の液晶表示
装置の画素部の構成であり、画素ＴＦＴ２０４および保
持容量２０５上の第２の層間絶縁膜上にドレイン配線２
６３と画素電極２６２が設けられている。このような構
成は、実施例１を適用すれば形成することができる。こ
のときドレイン配線は実施例1で示したような積層構造
を成し、画素電極を兼ねる構成としている。画素電極２
６２は実施例１で説明した透明導電膜材料を用いて形成
する。液晶表示装置３００３をこのようなアクティブマ
トリクス基板から作製することで携帯型情報端末に好適
に用いることができる。

【００９７】図１８（Ａ）はパーソナルコンピュータで
あり、マイクロプロセッサやメモリーなどを備えた本体
２００１、画像入力部２００２、表示装置２００３、キ
ーボード２００４で構成される。本発明は表示装置２０
０３やその他の信号処理回路を形成することができる。

【００９８】図１８（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本発明は表示装置２１０２やその他
の信号制御回路に適用することができる。

【００９９】図１８（Ｄ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示装置２４０２、スピーカー部２
４０３、記録媒体２４０４、操作スイッチ２４０５で構
成される。尚、記録媒体にはＤＶＤ（Digital Versati
le Disc）やコンパクトディスク（ＣＤ）などを用い、
音楽プログラムの再生や映像表示、ビデオゲームやイン
ターネットを介した情報表示などを行うことができる。
本発明は表示装置２４０２やその他の信号制御回路に好
適に利用することができる。

【０１００】図１８（Ｅ）はデジタルカメラであり、本
体２５０１、表示装置２５０２、接眼部２５０３、操作
スイッチ２５０４、受像部（図示しない）で構成され
る。本発明は表示装置２５０２やその他の信号制御回路
に適用することができる。

【０１０１】図１９（Ａ）はフロント型プロジェクター
であり、光源光学系および表示装置２６０１、スクリー
ン２６０２で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。図１９（Ｂ）は
リア型プロジェクターであり、本体２７０１、光源光学
系および表示装置２７０２、ミラー２７０３、スクリー
ン２７０４で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。

【０１０２】なお、図１９（Ｃ）に、図１９（Ａ）およ
び図１９（Ｂ）における光源光学系および表示装置２６
０１、２７０２の構造の一例を示す。光源光学系および
表示装置２６０１、２７０２は光源光学系２８０１、ミ
ラー２８０２、２８０４〜２８０６、ダイクロイックミ
ラー２８０３、ビームスプリッター２８０７、液晶表示
装置２８０８、位相差板２８０９、投射光学系２８１０
で構成される。投射光学系２８１０は複数の光学レンズ
で構成される。図１９（Ｃ）では液晶表示装置２８０８
を三つ使用する三板式の例を示したが、このような方式
に限定されず、単板式の光学系で構成しても良い。ま
た、図１９（Ｃ）中で矢印で示した光路には適宣光学レ
ンズや偏光機能を有するフィルムや位相を調節するため
のフィルムや、ＩＲフィルムなどを設けても良い。ま
た、図１９（Ｄ）は図１９（Ｃ）における光源光学系２
８０１の構造の一例を示した図である。本実施例では、
光源光学系２８０１はリフレクター２８１１、光源２８
１２、レンズアレイ２８１３、２８１４、偏光変換素子
２８１５、集光レンズ２８１６で構成される。尚、図１
９（Ｄ）に示した光源光学系は一例であって図示した構
成に限定されるものではない。

【０１０３】また、ここでは図示しなかったが、本発明
はその他にも、ナビゲーションシステムやイメージセン
サの読み取り回路などに適用することも可能である。こ
のように本願発明の適用範囲はきわめて広く、あらゆる
分野の電子機器に適用することが可能である。また、本
実施例の電子機器は実施例１〜４の技術を用いて実現す
ることができる。

【０１０４】

【発明の効果】本発明を用いることで、透明導電膜を用
いた半導体装置の製造において、その歩留まりを向上さ
せ、工程を削減することができる。

【０１０５】本発明の半導体装置の作製方法に従えば、
駆動回路部のｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴ
および画素ＴＦＴをゲート電極と重なるＬＤＤ構造とし
たアクティブマトリクス基板を５枚のフォトマスクで製
造することができる。このようなアクティブマトリクス
基板から透過型の液晶表示装置を６枚のフォトマスクで
製造することができる。

【０１０６】

【図面の簡単な説明】

【図１】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図２】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図３】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図４】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図５】駆動回路のＴＦＴの構成を示す断面図。

【図６】画素ＴＦＴの構成を示す断面図。

【図７】画素部の画素を示す上面図。

【図８】結晶質半導体層の作製工程を示す断面図。

【図９】結晶質半導体層の作製工程を示す断面図。

【図１０】画素ＴＦＴ、駆動回路のＴＦＴの作製工程
を示す断面図。

【図１１】アクティブマトリクス型液晶表示装置の作
製工程を示す断面図。

【図１２】液晶表示装置の入出力端子、配線、回路配
置、スペーサ、シール剤の配置を説明する上面図。

【図１３】液晶表示装置の構造を示す斜視図。

【図１４】液晶表示装置の回路構成を説明するブロッ
ク図。

【図１５】ＴＦＴの断面図とＬＤＤ領域の構成を説明
する図。

【図１６】ＦＰＣ接続部において配線/ＩＴＯ積層構
造の作製工程を示す断面図。

【図１７】携帯型情報端末の一例を示す図。

【図１８】半導体装置の一例を示す図。

【図１９】投影型液晶表示装置の構成を示す図。

【図２０】逆スタガー型構造のＴＦＴにおける画素部
の構成を示す断面図。

【図２１】本願発明におけるＩＴＯ/配線積層サンプ
ル構造のＴＥＭ写真。

【図２２】アルミニウム膜とＩＴＯ膜を積層し、パタ
ーニング、エッチングしたときの光学顕微鏡写真。

【図２３】本願発明におけるＩＴＯ/配線積層を形成
したときの光学顕微鏡写真。

【図２４】本願発明における薄膜境界及び界面でのＥ
ＤＸ測定結果。

【図２５】本願発明における薄膜境界及び界面でのＥ
ＤＸ測定結果。

【図２６】本願発明における薄膜境界及び界面でのＥ
ＤＸ測定結果。

【図２７】本願発明における薄膜境界及び界面でのＥ
ＤＸ測定結果。

【図２８】本願発明における薄膜境界及び界面でのＥ
ＤＸ測定結果。

【図２９】本願発明における薄膜境界及び界面でのＥ
ＤＸ測定結果。

【図３０】本願発明における薄膜境界及び界面でのＥ
ＤＸ測定結果。

【図３１】本願発明における薄膜境界及び界面でのＥ
ＤＸ測定結果。

【図３２】本願発明における薄膜中のＥＤＸ測定結
果。

【図３３】本願発明における薄膜中のＥＤＸ測定結
果。

【図３４】本願発明における薄膜中のＥＤＸ測定結
果。

【図３５】本願発明における薄膜中のＥＤＸ測定結
果。

【図３６】本願発明における薄膜中のＥＤＸ測定結
果。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/78 ６１６Ｊ (72)発明者秋元健吾神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内Ｆターム(参考） 2H092 GA50 GA51 HA04 HA06 JA24 JA46 KA03 KA04 KA05 KA12 KB04 KB13 MA08 MA14 MA19 MA30 NA27 NA29 PA03 PA06 5C094 AA42 AA43 BA03 BA43 CA19 CA24 DA14 DA15 EA04 EA07 EB02 FB12 FB14 FB15 HA06 HA08 HA10 5F110 AA01 AA06 AA16 AA26 AA30 BB02 BB04 CC02 DD01 DD02 DD13 DD14 DD15 DD17 EE04 EE14 EE22 EE23 EE28 EE44 FF02 FF04 FF12 FF28 FF30 FF36 GG01 GG02 GG13 GG28 GG32 GG43 GG45 GG51 GG52 HJ01 HJ04 HJ12 HJ23 HL01 HL03 HL04 HL12 HL22 HL23 HL27 HM15 HM18 NN03 NN04 NN22 NN23 NN24 NN27 NN35 NN36 NN72 NN78 PP01 PP02 PP03 PP34 PP35 QQ09 QQ11 QQ24 QQ25 QQ28

Claims

【特許請求の範囲】

【請求項１】画素部を有する半導体装置において、前記
画素部に設けた画素電極は光透過性を有し、絶縁膜上に
形成され、導電性金属配線と接続しており、前記導電性
金属配線は、耐熱性金属からなる第一の導電層と、前記
第一の導電層の上に形成されたアルミニウムもしくはア
ルミニウムを主成分とする第二の導電層と、前記第二の
導電層の上に形成された耐熱性金属からなる第三の導電
層と、から成り、前記耐熱性金属は、Ｔｉ、Ｃｒ、Ｍ
ｏ、Ｗから選ばれた一あるいは複数の元素を主成分と
し、前記画素電極は、前記第三の導電層の表面及び端部
に接触し、前記画素電極は、前記第一の導電層と、前記
第二の導電層の端部に接触し、前記第二の導電層と前記
画素電極との境界における、アルミニウム濃度は７０at
omic%以下であり、かつ、酸素濃度は２５atomic%以上で
ある領域が形成されていることを特徴とする半導体装
置。
【請求項２】一対の基板間に液晶を挟持した半導体装置
であって、一方の基板は、画素部を有し、前記画素部に
設けた画素電極は光透過性を有し、絶縁膜上に形成さ
れ、導電性金属配線と接続しており、前記導電性金属配
線は、耐熱性金属からなる第一の導電層と、前記第一の
導電層の上に形成されたアルミニウムもしくはアルミニ
ウムを主成分とする第二の導電層と、前記第二の導電層
の上に形成された耐熱性金属からなる第三の導電層と、
から成り、前記耐熱性金属は、Ｔｉ、Ｃｒ、Ｍｏ、Ｗか
ら選ばれた一あるいは複数の元素を主成分とし、前記画
素電極は、前記第三の耐熱性金属からなる薄膜層の表面
及び端部に接触し、前記画素電極は、前記第一の耐熱性
金属からなる薄膜層と、前記第二の薄膜の端部に接触
し、前記第二の導電層と前記画素電極との境界におけ
る、アルミニウム濃度は７０atomic%以下であり、か
つ、酸素濃度は２５atomic%以上である領域が形成され
ており、透明導電膜が形成された他方の基板と、前記第
２の層間絶縁膜とに設けられた開孔に重ねて形成された
少なくとも一つの柱状スペーサを介して貼合わされてい
ることを特徴とする半導体装置。
【請求項３】フレキシブルプリント回路基板が接続され
た半導体装置において、導電性金属配線は、耐熱性金属
からなる第一の導電層と、前記第一の導電層の上に形成
されたアルミニウムもしくはアルミニウムを主成分とす
る第二の導電層と、前記第二の導電層の上に形成された
耐熱性金属からなる第三の導電層と、から成り、前記耐
熱性金属は、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一ある
いは複数の元素を主成分とし、前記導電性金属配線の上
に透明導電膜が形成され、前記透明導電膜は、前記第三
の導電層の表面及び端部に接触し、前記透明導電膜は、
前記第一の導電層と、前記第二の導電層の端部に接触
し、前記第二の導電層と前記画素電極との境界におけ
る、アルミニウム濃度は７０atomic%以下であり、か
つ、酸素濃度は２５atomic%以上である領域が形成さ
れ、前記フレキシブルプリント回路基板と、貼合わされ
ていることを特徴とする半導体装置。
【請求項４】請求項１乃至請求項３のいずれか一項にお
いて、前記半導体装置は、パーソナルコンピュータ、ビ
デオカメラ、携帯型情報端末、デジタルカメラ、デジタ
ルビデオディスクプレーヤー、プロジェクターであるこ
とを特徴とする半導体装置。
【請求項５】請求項１乃至請求項４のいずれか一項にお
いて、第一の導電層は、５０〜１５０nmの厚さのＴｉ膜の上
に、重ねてＴｉＮ膜が５０〜１５０nmの厚さで形成さ
れ、第二の導電層はアルミニウムもしくはアルミニウム
を主成分とする膜を３００〜４００nmの厚さで形成さ
れ、第三の導電層はＴｉ膜または窒化チタン膜が１００
〜２００nmの厚さで形成されることを特徴とする半導体
装置。
【請求項６】画素ＴＦＴを有する半導体装置の作製方法
において、駆動回路の上方に、絶縁物材料から成る層間
絶縁膜を形成する第１の工程と、前記層間絶縁膜に設け
られた開孔を介して前記画素ＴＦＴに接続する導電性金
属配線は、耐熱性金属からなる薄膜層を形成する第２の
工程と、前記耐熱性金属からなる薄膜層の上にアルミニ
ウムもしくはアルミニウムを主成分とする薄膜層を形成
する第３の工程と、前記アルミニウムもしくはアルミニ
ウムを主成分とする薄膜層の上に耐熱性金属からなる薄
膜層を形成する第４の工程と、を有し、前記耐熱性金属
は、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数
の元素を主成分とし、前記層間絶縁膜上に前記導電性金
属配線に接続する画素電極を形成する第５の工程とを有
することを特徴とする半導体装置の作製方法。
【請求項７】一対の基板間に液晶を挟持した半導体装置
の作製方法において、画素部に設けた画素ＴＦＴを一方
の基板は、前記一方の基板上において、駆動回路の上方
に、層間絶縁膜を形成する第１の工程と、前記層間絶縁
膜に設けられた開孔を介して前記画素ＴＦＴに接続する
導電性金属配線は、耐熱性金属からなる薄膜層を形成す
る第２の工程と、前記耐熱性金属からなる薄膜層の上に
アルミニウムもしくはアルミニウムを主成分とする薄膜
層を形成する第３の工程と、前記アルミニウムもしくは
アルミニウムを主成分とする薄膜層の上に耐熱性金属か
らなる薄膜層を形成する第４の工程と、を有し、前記層
間絶縁膜上に前記導電性金属配線に接続する画素電極を
形成する第５の工程と、他方の基板に少なくとも透明導
電膜を形成する第６の工程と、前記開孔に重ねて形成さ
れた少なくとも一つの柱状スペーサを介して、前記一方
の基板と前記他方の基板を貼合わせる第７の工程とを有
することを特徴とする半導体装置の作製方法。
【請求項８】フレキシブルプリント回路が接続された半
導体装置の作製方法において、導電性金属配線は、耐熱
性金属からなる薄膜層を形成する第１の工程と、前記耐
熱性金属からなる薄膜層の上にアルミニウムもしくはア
ルミニウムを主成分とする薄膜層を形成する第２の工程
と、前記アルミニウムもしくはアルミニウムを主成分と
する薄膜層の上に耐熱性金属からなる薄膜層を形成する
第３の工程と、を有し、前記導電性金属配線の上に透明
導電膜を形成する第４の工程と、前記フレキシブルプリ
ント回路基板と、前記半導体装置とを貼合わせる第５の
工程とを有することを特徴とする半導体装置の作製方
法。
【請求項９】請求項６乃至請求項８のいずれか一項にお
いて、前記導電性金属配線を形成した後、前記基板を大
気雰囲気に曝した後、酸素プラズマを用いた処理を行
い、前記アルミニウムもしくはアルミニウムを主成分と
する薄膜層の端部に、アルミニウム濃度が７０atomic%
以下であり、酸素濃度が２５atomic%以上である領域を
形成することを特徴とする半導体装置の作製方法。
【請求項１０】請求項６乃至請求項９のいずれか一項に
おいて、前記導電性金属配線を形成した後、前記画素電
極を形成する直前に、前記画素電極を形成するチャンバ
ー内において、前記導電性金属配線を酸素プラズマを用
いた処理することを特徴とする半導体装置の作製方法。
【請求項１１】請求項６乃至請求項１０のいずれか一項
において、前記導電性金属配線をプラズマによるエッチ
ングで形成した後、減圧雰囲気を保ちながら、前記導電
性金属配線を弗素プラズマと酸素プラズマを用いた処理
をすることを特徴とする半導体装置の作製方法。
【請求項１２】請求項６乃至請求項１１のいずれか一項
において、前記導電性金属配線を形成した後、酸素を含
んだ雰囲気で加熱することを特徴とする半導体装置の作
製方法。
【請求項１３】請求項６乃至請求項１２のいずれか一項
において、前記半導体装置は、パーソナルコンピュー
タ、ビデオカメラ、携帯型情報端末、デジタルカメラ、
デジタルビデオディスクプレーヤー、プロジェクターで
あることを特徴とする半導体装置の作製方法。