JP2001274177A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001274177A
JP2001274177A JP2000088579A JP2000088579A JP2001274177A JP 2001274177 A JP2001274177 A JP 2001274177A JP 2000088579 A JP2000088579 A JP 2000088579A JP 2000088579 A JP2000088579 A JP 2000088579A JP 2001274177 A JP2001274177 A JP 2001274177A
Authority
JP
Japan
Prior art keywords
solder
members
semiconductor device
lead
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000088579A
Other languages
English (en)
Other versions
JP3614079B2 (ja
Inventor
Kazuhito Nomura
和仁 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000088579A priority Critical patent/JP3614079B2/ja
Priority to US09/717,227 priority patent/US6703707B1/en
Priority to FR0015130A priority patent/FR2801423B1/fr
Priority to DE10066441A priority patent/DE10066441B4/de
Priority to DE10066446A priority patent/DE10066446B4/de
Priority to DE10066445A priority patent/DE10066445B4/de
Priority to DE10066442A priority patent/DE10066442B4/de
Priority to DE10066443A priority patent/DE10066443B8/de
Priority to DE10058446A priority patent/DE10058446B8/de
Publication of JP2001274177A publication Critical patent/JP2001274177A/ja
Priority to US10/321,365 priority patent/US6693350B2/en
Priority to US10/699,785 priority patent/US6891265B2/en
Priority to US10/699,954 priority patent/US6967404B2/en
Priority to US10/699,784 priority patent/US20040089941A1/en
Priority to US10/699,838 priority patent/US6798062B2/en
Priority to US10/699,828 priority patent/US6992383B2/en
Priority to US10/699,837 priority patent/US6960825B2/en
Priority to US10/699,746 priority patent/US6998707B2/en
Priority to US10/699,744 priority patent/US20040089940A1/en
Application granted granted Critical
Publication of JP3614079B2 publication Critical patent/JP3614079B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 一対のリード部材により半導体素子の両面を
半田部材を介して挟んでなる半導体装置において、両リ
ード部材の平行度を適切に確保できるようにする。 【解決手段】 第１のリード部材３の上に、第１の半田
部材４を介して半導体素子１、２を接合する工程と、半
導体素子１、２の上に、ヒートシンク５を搭載し、その
上に第１の半田部材４よりも融点の低い第２の半田部材
６を介して、第２のリード部材７を接合する。しかる
後、第２の半田部材６のみをリフローさせつつ、第２の
リード部材７の上方から重り１０１にて加圧することに
より、第２の半田部材６を適宜変形させ、両リード部材
３、７間の平行度を調整する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一対の導体部材に
より半導体素子の両面を半田部材を介して挟んでなる半
導体装置及びその製造方法に関する。
【０００２】
【従来の技術】この種の半導体装置としては、例えば、
半導体素子の両面に放熱部材（銅やアルミ等）を半田接
合したものや、半導体素子の両面に電極部材（銅等）を
半田接合したものが、一般に知られている。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな一対の導体部材により半導体素子を挟む構成におい
ては、両導体部材の平行度が出しにくく傾いてしまう
（例えば傾きが０．５〜１ｍｍ程度）ため、半導体素子
と導体部材との間に隙間が発生し、接触面積の不足、接
合性の悪化といった不具合が発生する。また、放熱部材
としての導体部材の外側に更に冷却部材を設ける場合、
導体部材と冷却部材との間に隙間が発生し、放熱性が悪
化する等の不具合も発生する。
【０００４】本発明は上記問題に鑑み、一対の導体部材
により半導体素子の両面を半田部材を介して挟んでなる
半導体装置において、両導体部材の平行度を適切に確保
できるようにすることを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明では、第１の導体部材（３）の
上に、第１の半田部材（４）を介して半導体素子（１、
２）を接合する工程と、半導体素子の上に、第１の半田
部材よりも融点の低い第２の半田部材（６）を介して第
２の導体部材（７）を接合する工程と、しかる後、第２
の半田部材のみをリフローさせた状態で、第２の導体部
材の上方から加圧することにより、第１の導体部材と第
２の導体部材との平行度を調整する工程とを備えること
を特徴としている。
【０００６】本製造方法によれば、半導体素子の両面を
第１及び第２の半田部材を介して第１及び第２の導体部
材により挟んだワークにおいて、第２の半田部材は、第
１の半田部材よりも融点が低いため、第２の半田部材の
みをリフローさせることができる。この状態で、第２の
導体部材の上方から加圧すれば、半導体素子が第１の半
田部材に支持された状態で第２の半田部材が変形するこ
とにより、両導体部材の平行度を調整することができ
る。
【０００７】よって、本発明によれば、両導体部材の平
行度を適切に確保できる半導体装置の製造方法を提供す
ることができる。ここで、請求項２の発明のように、第
２の半田部材（６）としては、Ｓｎ（すず）を９０ｗｔ
％以上含有してなるものを用いることができる。
【０００８】また、請求項３〜請求項６の発明は、一対
の導体部材（３、７）により、半導体素子（１、２）の
両面を半田部材（４、６）を介して挟んでなる半導体装
置において、一対の導体部材のうち一方側に位置する半
田部材（６）を、他方側に位置する半田部材（４）より
も融点が低いものとしたことを特徴としている。
【０００９】本半導体装置によれば、上記した請求項１
の製造方法に述べたように、融点の低い方の半田部材の
みをリフローさせつつ加圧することができ、それによっ
て、リフローされた半田部材側の導体部材の位置を容易
に調整することができる。よって、本発明によれば、両
導体部材の平行度を適切に確保できる半導体装置を提供
することができる。
【００１０】ここで、請求項５の発明のように、融点の
低い方の半田部材（６）が配設される方の導体部材
（７）に、凹部（７ｃ）を形成し、この凹部内に融点の
低い方の半田部材を配設するようにすれば、この低融点
半田部材をリフロー、加圧する際に、半田の這い上がり
を防止することができ、好ましい。
【００１１】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。
【００１２】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１は、本発明の実施形態に係る半
導体装置の概略断面図である。１はＩＧＢＴ（Ｉｎｓｕ
ｌａｔｅｄＧａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓ
ｔｏｒ）素子であり、２はダイオードである。本実施形
態では、これらＩＧＢＴ素子１及びダイオード２が、ペ
アで回路を構成し、本発明でいう半導体素子に相当す
る。
【００１３】これら半導体素子１、２は、例えば銅より
なる板状の第１のリード部材（第１の導体部材）３の一
面３ａ上に、例えばＳｎ１０ｗｔ％、Ｐｂ（鉛）９０ｗ
ｔ％よりなる融点が３２０℃である第１の半田部材４を
介して、それぞれ接合されている。また、各半導体素子
１、２の上には、第１の半田部材４を介して、例えば銅
よりなるブロック状のヒートシンク５が接合されてい
る。
【００１４】各ヒートシンク５の上には、第１の半田部
材４よりも融点が低い第２の半田部材６を介して、例え
ば銅よりなる第２のリード部材（第２の導体部材）７の
一面７ａが接合されている。この第２の半田部材６は、
例えばＳｎが９０ｗｔ％以上含有されてなり融点が２４
０℃のものを採用できる。
【００１５】そして、半導体素子１、２の両面を挟んで
対向する第１のリード部材３と第２のリード部材７にお
いては、互いに対向する各々の一面３ａ、７ａが略平行
（例えば両リード部材３、７の傾きが０．１ｍｍ以下）
となっている。また、この半導体装置においては、外部
の部材と電気的に接続するための外部リード８とＩＧＢ
Ｔ素子１とは、ＡｕやＡｌ等のボンディングワイヤ９に
より結線され、電気的に接続されている。
【００１６】また、上記のように組み付けられた各部材
１〜９は、例えばエポキシ樹脂等よりなるモールド樹脂
１０により、包み込まれるように封止されており、外部
環境から保護されている。また、両リード部材３、７の
他面３ｂ、７ｂは、モールド樹脂１０より露出してお
り、この露出面３ｂ、７ｂが放熱面となっている。
【００１７】こうして、本半導体装置では、両半導体素
子１、２により回路が構成され、また、両リード部材
３、７は電極としての機能も有する。従って、半導体素
子１、２と外部との信号のやり取りは、各リード部材
３、７、ワイヤ９及び外部リード８を介して行われる。
また、両リード部材３、７は、半導体素子１、２の放熱
を図る放熱部材としても機能し、例えば、図示しない
が、両リード部材３、７の他面３ｂ、７ｂに、絶縁部材
を介して冷却部材を配置する等により、放熱を促進する
ようになっている。
【００１８】次に、上記構成に基づき、本実施形態にお
ける半導体装置の製造方法を説明する。図２は、本製造
方法を図１に沿った断面にて示す工程図である。まず、
第１のリード部材３の一面３ａ上に、第１の半田部材４
を介して半導体素子１、２を接合する。次に、各半導体
素子１、２の上に、第１の半田部材４を介してヒートシ
ンク５を接合する。ここまでの状態が図２（ａ）であ
り、このものをワーク５０とする。
【００１９】次に、ヒートシンク５が接合された半導体
素子１、２の上に、低融点の第２の半田部材６を介して
第２のリード部材７の一面７ａを接合する。具体的に
は、図２（ｂ）に示す様に、第２のリード部材７を、そ
の一面７ａを上にして、治具１００上に搭載し、第２の
リード部材７の一面７ａ上の所望の部位に、第２の半田
部材６を配設し、図２（ａ）に示すワーク５０を裏返し
にして、第２のリード部材７の一面７ａ上に搭載する。
【００２０】さらに、第１のリード部材３の他面３ｂ上
に、例えばステンレス等よりなる板状の重り１０１を載
せる。また、治具１００には、両リード部材３、７の間
隔を規定するために一定の所定高さ（例えば１ｍｍ）を
持ったカーボン等よりなるスペーサ１０２が備えられて
いる。この状態が図２（ｂ）に示す状態である。そし
て、この状態で加熱炉等に入れ、第２の半田部材６のみ
をリフローさせる。
【００２１】すると、重り１０１により、ワーク５０が
加圧され、図２（ｃ）に示す様に、第２の半田部材６が
押しつぶされ、スペーサ１０２の高さまで押し下げられ
る。これにより、両リード部材３、７間の平行度が調整
される。ちなみに、例えば、第１の半田部材４、第２の
半田部材６の融点が各々、３２０℃、２４０℃の場合、
リフロー温度は２５０℃、重り１０１によるワーク５０
への荷重は、０．０８ｇ／ｍｍ2とできる。
【００２２】また、低融点である第２の半田部材６の厚
さは、１００μｍ〜３００μｍ程度が好ましい。これ
は、薄すぎると、平行度の調整をするための厚さが不足
することと、厚すぎると、半導体素子とリード部材との
熱伝導性が不足することから、このような範囲が好まし
い。さらに、上記のように第２の半田部材６にＳｎが９
０ｗｔ％以上含有されてなるものを用いることは、熱伝
導率の確保という点でも有利である。なお、この後、外
部リード８とのワイヤボンディング及び樹脂モールド等
を行い、図１に示す半導体装置が完成する。
【００２３】以上のように、本製造方法によれば、半導
体素子１、２の両面を第１及び第２の半田部材４、６を
介して第１及び第２のリード部材（導体部材）３、７に
より挟んだワーク５０において、第２の半田部材６は、
第１の半田部材４よりも融点が低いため、第２の半田部
材６のみをリフローさせることができる。
【００２４】そして、この状態で、第２のリード部材７
の上方から加圧し、半導体素子１、２が第１の半田部材
４に支持された状態で第２の半田部材６を変形させるこ
とにより、両リード部材３、７の平行度を調整すること
ができる。例えば、この平行度の調整によって、両リー
ド部材３、７の平行度は０．１ｍｍ以下にすることがで
きた。
【００２５】このように、本実施形態によれば、両導体
部材３、７の平行度を適切に確保できる半導体装置の製
造方法を提供することができる。また、図１に示す半導
体装置において、モールド樹脂１０が無い状態のもの
は、一対のリード部材（導体部材）３、７により、半導
体素子１、２の両面を半田部材４、６を介して挟んでな
る半導体装置であり、且つ、第２のリード部材７側に位
置する第２の半田部材６を、他方側の第１の半田部材４
よりも融点が低いものとした半導体装置となっている。
【００２６】この半導体装置によれば、上記製造方法に
述べたように、融点の低い方の第２の半田部材６のみを
リフローさせることができ、それによって、リフローさ
れた第２の半田部材６側の第２のリード部材７の位置を
容易に調整することができる。よって、本実施形態によ
れば、両リード部材３、７の平行度を適切に確保できる
半導体装置をも提供することができる。
【００２７】また、本実施形態においては、図３に示す
様に、第２のリード部材７の一面７ａにおける第２の半
田部材６を配設する部位に、凹部７ｃを形成し（例えば
深さ０．１ｍｍ程度）、この凹部７ｃ内に第２の半田部
材６を配設するようにしても良い。
【００２８】この凹部７ｃにより、第２の半田部材６を
リフローして加圧し、第２の半田部材６が押しつぶされ
た際に、該半田部材６がはみ出してきたとき、半田の這
い上がりを防止することができ、好ましい。また、半田
部材６を箔（はんだ箔）として配設する際の位置決めが
容易となる。
【００２９】（他の実施形態）なお、ヒートシンク５を
設けずに、半導体素子１、２と第２のリード部材７とを
直接第２の半田部材６にて接合するようにしても良い。
また、本発明は、一対の導体部材により、半導体素子の
両面を半田部材を介して挟んでなる半導体装置に係るも
のであり、一対の導体部材は、放熱部材のみの機能を有
するものでも、電極のみの機能を有するものであっても
良い。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置の概略断面
図である。
【図２】上記実施形態における半導体装置の製造方法を
示す工程図である。
【図３】第２の導体部材における半田部材の配設部位に
凹部を形成した部分を示す断面図である。
【符号の説明】
１…ＩＧＢＴ素子、２…ダイオード、３…第１のリード
部材、４…第１の半田部材、６…第２の半田部材、７…
第２のリード部材、７ｃ…凹部。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 第１の導体部材（３）の上に、第１の半
    田部材（４）を介して半導体素子（１、２）を接合する
    工程と、 前記半導体素子の上に、前記第１の半田部材よりも融点
    の低い第２の半田部材（６）を介して第２の導体部材
    （７）を接合する工程と、 しかる後、前記第２の半田部材のみをリフローさせた状
    態で、前記第２の導体部材の上方から加圧することによ
    り、前記第１の導体部材と前記第２の導体部材との平行
    度を調整する工程とを備えることを特徴とする半導体装
    置の製造方法。
  2. 【請求項２】 前記第２の半田部材（６）として、Ｓｎ
    を９０ｗｔ％以上含有してなるものを用いることを特徴
    とする請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】 一対の導体部材（３、７）により、半導
    体素子（１、２）の両面を半田部材（４、６）を介して
    挟んでなる半導体装置において、 前記一対の導体部材のうち一方側に位置する半田部材
    （６）は、他方側に位置する半田部材（４）よりも、融
    点が低いことを特徴とする半導体装置。
  4. 【請求項４】 前記融点の低い方の半田部材（６）は、
    Ｓｎを９０ｗｔ％以上含有してなるものであることを特
    徴とする請求項３に記載の半導体装置。
  5. 【請求項５】 前記融点の低い方の半田部材（６）が配
    設される方の前記導体部材（７）には、凹部（７ｃ）が
    形成され、この凹部内に前記融点の低い方の半田部材が
    配設されていることを特徴とする請求項３または４に記
    載の半導体装置。
  6. 【請求項６】 前記一対の導体部材（３、７）は、前記
    半導体素子（１、２）の電極として機能するとともに、
    前記半導体素子の放熱を行う放熱部材の機能を有するも
    のであることを特徴とする請求項３ないし５のいずれか
    １つに記載の半導体装置。
JP2000088579A 1999-11-24 2000-03-24 半導体装置及びその製造方法 Expired - Fee Related JP3614079B2 (ja)

Priority Applications (18)

Application Number Priority Date Filing Date Title
JP2000088579A JP3614079B2 (ja) 2000-03-24 2000-03-24 半導体装置及びその製造方法
US09/717,227 US6703707B1 (en) 1999-11-24 2000-11-22 Semiconductor device having radiation structure
FR0015130A FR2801423B1 (fr) 1999-11-24 2000-11-23 Dispositif semi-conducteur a structure rayonnante, procede de fabrication d'un dispositif semi-conducteur et procede de fabrication d'un instrument electronique
DE10066441A DE10066441B4 (de) 1999-11-24 2000-11-24 Halbleitervorrichtung mit Abstrahlungsbauteilen
DE10066446A DE10066446B4 (de) 1999-11-24 2000-11-24 Verfahren zur Herstellung eines elektronischen Bauteils mit zwei Abstrahlungsbauteilen
DE10066445A DE10066445B4 (de) 1999-11-24 2000-11-24 Halbleitervorrichtung mit Abstrahlungs-Struktur
DE10066442A DE10066442B4 (de) 1999-11-24 2000-11-24 Halbleitervorrichtung mit Abstrahlungs-Struktur
DE10066443A DE10066443B8 (de) 1999-11-24 2000-11-24 Halbleitervorrichtung mit Abstrahlungsbauteilen
DE10058446A DE10058446B8 (de) 1999-11-24 2000-11-24 Halbleitervorrichtung mit Abstrahlungsbauteilen
US10/321,365 US6693350B2 (en) 1999-11-24 2002-12-18 Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
US10/699,785 US6891265B2 (en) 1999-11-24 2003-11-04 Semiconductor device having radiation structure
US10/699,954 US6967404B2 (en) 1999-11-24 2003-11-04 Semiconductor device having radiation structure
US10/699,784 US20040089941A1 (en) 1999-11-24 2003-11-04 Semiconductor device having radiation structure
US10/699,838 US6798062B2 (en) 1999-11-24 2003-11-04 Semiconductor device having radiation structure
US10/699,828 US6992383B2 (en) 1999-11-24 2003-11-04 Semiconductor device having radiation structure
US10/699,837 US6960825B2 (en) 1999-11-24 2003-11-04 Semiconductor device having radiation structure
US10/699,746 US6998707B2 (en) 1999-11-24 2003-11-04 Semiconductor device having radiation structure
US10/699,744 US20040089940A1 (en) 1999-11-24 2003-11-04 Semiconductor device having radiation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000088579A JP3614079B2 (ja) 2000-03-24 2000-03-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001274177A true JP2001274177A (ja) 2001-10-05
JP3614079B2 JP3614079B2 (ja) 2005-01-26

Family

ID=18604439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000088579A Expired - Fee Related JP3614079B2 (ja) 1999-11-24 2000-03-24 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3614079B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188318A (ja) * 2001-12-19 2003-07-04 Denso Corp 半導体装置及びその製造方法
JP2005039242A (ja) * 2003-06-26 2005-02-10 Toshiba Corp 半導体装置及びその製造方法
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置
JP2006140403A (ja) * 2004-11-15 2006-06-01 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および製造装置
JP2007281274A (ja) * 2006-04-10 2007-10-25 Denso Corp 半導体装置
JP2008159878A (ja) * 2006-12-25 2008-07-10 Nippon Mektron Ltd 高さ制御機能を備えたノーフローアンダーフィルによるフリップチップ実装方法
JP2011217546A (ja) * 2010-04-01 2011-10-27 Hitachi Automotive Systems Ltd パワーモジュール及びそれを用いた電力変換装置
EP2403026A2 (en) 2010-06-30 2012-01-04 Kabushiki Kaisha Toyota Jidoshokki Connection structure of elements and connection method
JP2012235010A (ja) * 2011-05-06 2012-11-29 Denso Corp 電子装置
JP2013115175A (ja) * 2011-11-28 2013-06-10 Nissan Motor Co Ltd 半導体装置、半導体装置の製造装置、および半導体装置の製造方法
JP2013149796A (ja) * 2012-01-19 2013-08-01 Denso Corp 半導体装置及びその製造方法
JP2018121037A (ja) * 2017-01-27 2018-08-02 トヨタ自動車株式会社 半導体装置
JP2018148169A (ja) * 2017-03-09 2018-09-20 トヨタ自動車株式会社 半導体装置
JP2019125678A (ja) * 2018-01-16 2019-07-25 三菱電機株式会社 半導体装置および電力変換装置
US11387158B2 (en) 2019-09-04 2022-07-12 Mitsubishi Electric Corporation Semiconductor device and semiconductor element

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188318A (ja) * 2001-12-19 2003-07-04 Denso Corp 半導体装置及びその製造方法
JP2005039242A (ja) * 2003-06-26 2005-02-10 Toshiba Corp 半導体装置及びその製造方法
JP4559777B2 (ja) * 2003-06-26 2010-10-13 株式会社東芝 半導体装置及びその製造方法
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置
JP2006140403A (ja) * 2004-11-15 2006-06-01 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および製造装置
JP2007281274A (ja) * 2006-04-10 2007-10-25 Denso Corp 半導体装置
JP4730181B2 (ja) * 2006-04-10 2011-07-20 株式会社デンソー 半導体装置
JP2008159878A (ja) * 2006-12-25 2008-07-10 Nippon Mektron Ltd 高さ制御機能を備えたノーフローアンダーフィルによるフリップチップ実装方法
JP2011217546A (ja) * 2010-04-01 2011-10-27 Hitachi Automotive Systems Ltd パワーモジュール及びそれを用いた電力変換装置
EP2403026A2 (en) 2010-06-30 2012-01-04 Kabushiki Kaisha Toyota Jidoshokki Connection structure of elements and connection method
JP2012235010A (ja) * 2011-05-06 2012-11-29 Denso Corp 電子装置
JP2013115175A (ja) * 2011-11-28 2013-06-10 Nissan Motor Co Ltd 半導体装置、半導体装置の製造装置、および半導体装置の製造方法
JP2013149796A (ja) * 2012-01-19 2013-08-01 Denso Corp 半導体装置及びその製造方法
JP2018121037A (ja) * 2017-01-27 2018-08-02 トヨタ自動車株式会社 半導体装置
JP2018148169A (ja) * 2017-03-09 2018-09-20 トヨタ自動車株式会社 半導体装置
JP2019125678A (ja) * 2018-01-16 2019-07-25 三菱電機株式会社 半導体装置および電力変換装置
JP7000871B2 (ja) 2018-01-16 2022-01-19 三菱電機株式会社 半導体装置および電力変換装置
US11387158B2 (en) 2019-09-04 2022-07-12 Mitsubishi Electric Corporation Semiconductor device and semiconductor element

Also Published As

Publication number Publication date
JP3614079B2 (ja) 2005-01-26

Similar Documents

Publication Publication Date Title
JP3596388B2 (ja) 半導体装置
US6914325B2 (en) Power semiconductor module
JP2001274177A (ja) 半導体装置及びその製造方法
JP2002110893A (ja) 半導体装置
JP2005136018A (ja) 半導体装置
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP2000223634A (ja) 半導体装置
JP3971568B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP6269458B2 (ja) 半導体装置及びその製造方法
JP2004047883A (ja) 電力半導体装置
JP4526125B2 (ja) 大電力用半導体装置
JP2005167075A (ja) 半導体装置
JP4023032B2 (ja) 半導体装置の実装構造及び実装方法
JP6048238B2 (ja) 電子装置
JP4620566B2 (ja) 半導体装置およびその製造方法
JP4888085B2 (ja) 半導体装置の製造方法
JP2006190728A (ja) 電力用半導体装置
JP4339660B2 (ja) 半導体装置
JP2002329828A (ja) 半導体装置
JP2002329804A (ja) 半導体装置
JP2009231685A (ja) パワー半導体装置
JP2005116963A (ja) 半導体装置
JP2003188318A (ja) 半導体装置及びその製造方法
JP4254487B2 (ja) 半導体装置
JP7322467B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040607

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040607

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041025

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees