JP2001268047A - Digital broadcast receiver - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a digital broadcast receiver that can normally demodulate a received signal. SOLUTION: The digital broadcast receiver 10 includes a 2nd AFC circuit and an input terminal S6 provided to the 2nd AFC circuit receives a pilot signal ERPI extracted from I' and Q' signals subjected to FFT processing. Delay circuits 50a-50d delay the pilot signal ERPI by one point each among -2 to 1 point with respect to a referenced pilot signal PI. The correlation between the delayed pilot signal ERPI and the pilot signal is detected and a carrier position selection circuit 56 selects a head carrier position of data on the basis of the result of correlation. When two head carrier positions or more exist, the carrier position selection circuit 66 selects one head carrier position coincident with the head carrier position of data included in a preceding symbol stored in a 2nd memory 60. Thus, the frequency error can be corrected on the basis of the accurate head carrier position.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】この発明はディジタル放送受信機
に関し、特にたとえばパイロット信号を含む直交周波数
分割多重（ＯＦＤＭ：Orthogonal Frequency Division
Multiplexing) で変調された信号を受信する、ディジタ
ル放送受信機に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital broadcasting receiver, and more particularly to an orthogonal frequency division multiplexing (OFDM) including, for example, a pilot signal.
The present invention relates to a digital broadcast receiver for receiving a signal modulated by multiplexing.

【０００２】[0002]

【従来の技術】従来のこの種のディジタル放送受信機の
一例が、平成６年８月１９日に出願公開された特開平６
−２３２９３１号［Ｈ０４Ｌ ２７／２２］公報に開示
されている。図７に示すように、このディジタル復調装
置１では、ディジタル信号の同相検波軸信号（Ｉ信号）
および直交検波軸信号（Ｑ信号）が遅延検波回路２に入
力される。遅延検波回路２は、１シンボル先行するＩ信
号およびＱ信号との信号点配置の違い、すなわち位相差
を検出し、所定の関係に基づいてＩ信号およびＱ信号の
それぞれを検波信号ＸおよびＹに復号する。この検波信
号ＸおよびＹはデータ識別回路３ａおよび３ｂのそれぞ
れに与えられるとともに、相関検出回路４に与えられ
る。データ識別回路３ａおよび３ｂのそれぞれは、相関
判定回路５から与えられるタイミングクロック信号に基
づいて検波信号ＸおよびＹを復号する。したがって、復
号された検波信号ＸおよびＹは、後段のパラレル／シリ
アル（Ｐ／Ｓ）変換回路６でシリアルデータ（データ
列）に変換され、出力端子Ｐ２から出力される。2. Description of the Related Art An example of a conventional digital broadcast receiver of this type is disclosed in Japanese Unexamined Patent Publication No.
No. 232931 [H04L 27/22]. As shown in FIG. 7, in the digital demodulation device 1, the in-phase detection axis signal (I signal) of the digital signal
The quadrature detection axis signal (Q signal) is input to the delay detection circuit 2. The delay detection circuit 2 detects a difference in signal point arrangement between the I signal and the Q signal preceding by one symbol, that is, a phase difference, and converts the I signal and the Q signal into detection signals X and Y based on a predetermined relationship. Decrypt. These detection signals X and Y are applied to data identification circuits 3a and 3b, respectively, and also applied to correlation detection circuit 4. Each of the data identification circuits 3a and 3b decodes the detection signals X and Y based on the timing clock signal provided from the correlation determination circuit 5. Therefore, the decoded detection signals X and Y are converted into serial data (data string) by the parallel / serial (P / S) conversion circuit 6 at the subsequent stage, and output from the output terminal P2.

【０００３】また、相関検出回路４は、入力された検波
信号ＸおよびＹのレベルを１シンボル周期毎に予め設定
された複数個のサンプリングポイントにおいてそれぞれ
サンプリングする。また、相隣接する２つのサンプリン
グポイントを一組の抽出ポイントとし、サンプリングし
た信号同士の相関を検出し、検出した相関を検波信号Ｘ
およびＹのそれぞれについて対応する抽出ポイント毎に
加算する。そして、複数シンボル分累積した上で、加算
結果（相関結果）が相関判定回路５に出力される。The correlation detection circuit 4 samples the levels of the input detection signals X and Y at a plurality of sampling points set in advance for each symbol period. Further, two adjacent sampling points are set as a set of extraction points, a correlation between the sampled signals is detected, and the detected correlation is detected as a detection signal X.
And Y are added for each corresponding extraction point. Then, after accumulating a plurality of symbols, the addition result (correlation result) is output to the correlation determination circuit 5.

【０００４】つまり、図８に示すようなアイパターンに
おいて、１シンボル期間で８個のサンプリングポイント
Ｐ１〜Ｐ８に対応するレベルを検出し、相隣接するサン
プリング同士のレベルの相関を検出する。具体的には、
Ｐ１とＰ２，Ｐ２とＰ３，…Ｐ６とＰ７，Ｐ７とＰ８の
それぞれについてレベルの相関が複数シンボル分検出さ
れる。この相関結果（相関データ）が相関判定回路５に
与えられ、相関判定回路５は相関データの大小を比較し
て、最も相関の大きくなる抽出ポイントを検出する。That is, in an eye pattern as shown in FIG. 8, levels corresponding to eight sampling points P1 to P8 are detected in one symbol period, and a level correlation between adjacent samplings is detected. In particular,
For each of P1 and P2, P2 and P3,... P6 and P7, and P7 and P8, level correlations are detected for a plurality of symbols. The correlation result (correlation data) is provided to the correlation determination circuit 5, and the correlation determination circuit 5 compares the magnitudes of the correlation data to detect an extraction point having the largest correlation.

【０００５】たとえば、図８においては、Ｐ４およびＰ
５を含む抽出ポイントまたはＰ５およびＰ６を含む抽出
ポイントが検出される。そして、検出した抽出ポイント
に含まれるサンプリングポイントのいずれか一方をタイ
ミングポイントに決定し、そのタイミングポイントに基
づいてタイミングパルスを生成していた。このように、
最も相関が大きくなる抽出ポイントを検出するため、す
なわち直接的にアイパターンのアイが最も開いたポイン
トを直接捕まえるため、ゼロクロス近傍の雑音による影
響（符号間干渉）を受けることがなかった。[0005] For example, in FIG.
An extraction point containing 5 or an extraction point containing P5 and P6 is detected. Then, one of the sampling points included in the detected extraction point is determined as a timing point, and a timing pulse is generated based on the timing point. in this way,
In order to detect the extraction point having the largest correlation, that is, to directly catch the point where the eye of the eye pattern is most open, there is no influence (intersymbol interference) due to noise near the zero cross.

【０００６】また、１シンボル復調する度にタイミング
ポイントを更新するようにすれば、フェージングによる
位相ずれに対して高速に追従することが可能であった。If the timing point is updated each time one symbol is demodulated, it is possible to quickly follow a phase shift due to fading.

【０００７】[0007]

【発明が解決しようとする課題】しかし、この従来技術
はπ／４シフトＱＰＳＫ方式のディジタル放送受信機で
あり、これをＯＦＤＭ方式の受信機にそのまま適用する
と、相関が最も大きい抽出ポイントが２つ以上存在する
場合に問題があった。つまり、２つ以上の抽出ポイント
が存在する場合については何ら示されていないため、誤
った抽出ポイントに含まれるサンプリングポイントをタ
イミングポイント（データの先頭位置）に決定してしま
う恐れがあった。このような場合には、シンボル毎に相
関値が最大となるタイミングポイントが変動し、キャリ
ア周波数間隔の周波数誤差も変動してしまう。このた
め、周波数同期が取れなくなってしまい、受信信号を正
常に復調することができなかった。However, this prior art is a π / 4 shift QPSK digital broadcasting receiver, and if this is applied to an OFDM receiver as it is, two extraction points having the largest correlation are obtained. There was a problem when it was present. That is, since there is no description about the case where there are two or more extraction points, there is a possibility that a sampling point included in an erroneous extraction point may be determined as a timing point (a head position of data). In such a case, the timing point at which the correlation value becomes maximum varies for each symbol, and the frequency error of the carrier frequency interval also varies. For this reason, frequency synchronization cannot be achieved, and the received signal cannot be demodulated normally.

【０００８】それゆえに、この発明の主たる目的は、安
定して受信信号を復調することができる、ディジタル放
送受信機を提供することである。Therefore, a main object of the present invention is to provide a digital broadcast receiver capable of stably demodulating a received signal.

【０００９】[0009]

【課題を解決するための手段】この発明は、パイロット
信号を含む直交周波数分割多重変調信号を受信するディ
ジタル放送受信機であって、検波された変調信号からパ
イロット信号を抽出する抽出手段、基準パイロット信号
を生成する生成手段、パイロット信号を所定クロックず
つ遅延させる複数の遅延手段、遅延手段のそれぞれで遅
延したパイロット信号と基準パイロット信号との相関関
係を検出する検出手段、相関関係から検波された変調信
号に含まれるデータの現先頭位置を決定する決定手段、
決定手段で決定された先頭位置を記憶する記憶手段、記
憶手段に記憶された先頭位置と決定手段で決定された現
先頭位置とを比較する比較手段、および決定手段で決定
された現先頭位置が２つ以上存在するとき、比較手段の
比較結果に基づいて１つの現先頭位置を選択する先頭位
置選択手段を備える、ディジタル放送受信機である。SUMMARY OF THE INVENTION The present invention relates to a digital broadcast receiver for receiving an orthogonal frequency division multiplex modulation signal including a pilot signal, comprising: extraction means for extracting a pilot signal from a detected modulation signal; Generating means for generating a signal, a plurality of delay means for delaying the pilot signal by a predetermined clock, detecting means for detecting a correlation between the pilot signal delayed by each of the delay means and a reference pilot signal, modulation detected from the correlation Determining means for determining the current head position of the data included in the signal,
A storage means for storing the head position determined by the determination means, a comparison means for comparing the head position stored in the storage means with the current head position determined by the determination means, and a current head position determined by the determination means. A digital broadcast receiver comprising a head position selecting means for selecting one current head position based on a comparison result of the comparing means when two or more exist.

【００１０】[0010]

【作用】このディジタル放送受信機は、パイロット信号
を含む直交周波数分割多重変調信号（ＯＦＤＭ信号）を
受信する。たとえば、パイロット抽出手段が検波された
ＯＦＤＭ信号からパイロット信号を抽出する。一方、生
成手段が基準パイロット信号を生成する。また、遅延手
段がパイロット信号を所定クロックずつ遅延させ、遅延
されたパイロット信号のそれぞれとパイロット信号との
相関関係が検出される。決定手段は、検出手段の検出結
果に基づいて検波された変調信号すなわち現シンボルに
含まれるデータの先頭位置（現先頭位置）を決定する。
この先頭位置が記憶手段に記憶される。また、比較手段
は記憶手段に記憶された先頭位置すなわち前シンボルに
含まれるデータの先頭位置と現先頭位置とを比較する。
したがって、決定手段で決定された現先頭位置が２つ以
上ある場合には、先頭位置選択手段が比較手段の比較結
果に基づいて１つの現先頭位置を選択する。このため、
正確な現先頭位置を選択することができる。This digital broadcast receiver receives an orthogonal frequency division multiplex modulation signal (OFDM signal) including a pilot signal. For example, the pilot extracting means extracts a pilot signal from the detected OFDM signal. On the other hand, the generating means generates a reference pilot signal. Further, the delay means delays the pilot signal by a predetermined clock, and a correlation between each of the delayed pilot signals and the pilot signal is detected. The determining means determines the head position (current head position) of the modulated signal detected based on the detection result of the detecting means, that is, the data included in the current symbol.
This head position is stored in the storage means. The comparing means compares the head position stored in the storage means, that is, the head position of the data included in the previous symbol with the current head position.
Therefore, when there are two or more current head positions determined by the determining means, the head position selecting means selects one current head position based on the comparison result of the comparing means. For this reason,
The exact current starting position can be selected.

【００１１】たとえば、最大選択手段が相関関係が最大
となる遅延されたパイロット信号を選択するので、決定
手段は最大選択手段で選択されたパイロット信号に基づ
いて現先頭位置を決定することができる。For example, since the maximum selection means selects the delayed pilot signal having the maximum correlation, the determination means can determine the current head position based on the pilot signal selected by the maximum selection means.

【００１２】また、先頭位置選択手段は、決定手段で決
定された現先頭位置が１つの場合には、その現先頭位置
を選択する。このため、受信機本体の経時的な特性変化
によってシンボルの同期位置がずれた場合であっても、
そのずれを補正することができる。[0012] When there is one current head position determined by the determination means, the head position selection means selects the current head position. Therefore, even if the synchronization position of the symbol is shifted due to a change in the characteristics of the receiver body over time,
The deviation can be corrected.

【００１３】[0013]

【発明の効果】この発明によれば、相関関係が最大とな
るデータの先頭位置が２つ以上存在する場合であって
も、１シンボル手前の先頭位置と比較することにより、
１つの先頭位置に選択することができる。つまり、正確
なデータの先頭位置に基づいて受信信号のずれ量（クロ
ック数）を検出できるので、そのずれ量を補正すること
により、安定して受信信号を復調することができる。According to the present invention, even when there are two or more head positions of data having the maximum correlation, the data is compared with the head position one symbol before.
One start position can be selected. That is, since the amount of deviation (the number of clocks) of the received signal can be detected based on the accurate start position of the data, the received signal can be stably demodulated by correcting the amount of deviation.

【００１４】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。The above objects, other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the drawings.

【００１５】[0015]

【実施例】図１を参照して、この実施例のディジタル放
送受信機１０はチューナ１２を含み、チューナ１２には
アンテナ１４が接続される。アンテナ１４で受信された
受信信号すなわちＯＦＤＭで変調されたテレビジョン信
号（ＯＦＤＭ信号）がチューナ１２に与えられる。チュ
ーナ１２では、ＯＦＤＭ信号（受信信号）をダウンコン
バートする。つまり、中間周波信号（ＩＦ信号）に変換
される。このＩＦ信号がＡ／Ｄ変換器１６に与えられ、
アナログ信号のＩＦ信号がディジタル信号に変換され
る。ディジタル信号に変換されたＩＦ信号はヒルベルト
変換回路１８に与えられ、同相成分から直交成分が導出
される。つまり、ＩＦ信号が検波され、同相検波軸信号
（Ｉ信号）および直交検波軸信号（Ｑ信号）が生成され
る。このＩ信号およびＱ信号が複素乗算回路２０に与え
られる。Referring to FIG. 1, a digital broadcast receiver 10 of this embodiment includes a tuner 12, to which an antenna 14 is connected. A received signal received by the antenna 14, that is, a television signal (OFDM signal) modulated by OFDM is provided to the tuner 12. The tuner 12 down-converts the OFDM signal (received signal). That is, it is converted into an intermediate frequency signal (IF signal). This IF signal is given to the A / D converter 16,
The analog IF signal is converted to a digital signal. The IF signal converted to a digital signal is supplied to a Hilbert transform circuit 18, and a quadrature component is derived from the in-phase component. That is, the IF signal is detected, and an in-phase detection axis signal (I signal) and a quadrature detection axis signal (Q signal) are generated. The I signal and the Q signal are provided to the complex multiplying circuit 20.

【００１６】複素乗算回路２０は、ｓｉｎ／ｃｏｓ変換
回路２６から出力されるｓｉｎデータ（ｓｉｎθ）とｃ
ｏｓデータ（ｃｏｓθ）とを用いて、数１に示す複素演
算処理を実行し、受信信号に含まれる残留キャリア成分
を除去する。The complex multiplication circuit 20 calculates the sin data (sin θ) output from the sin / cos conversion circuit 26 and c
Using the os data (cos θ), a complex operation process shown in Expression 1 is executed to remove a residual carrier component included in the received signal.

【００１７】[0017]

【数１】Ｉ′＝Ｉ×ｃｏｓθ＋Ｑ×ｓｉｎθ Ｑ′＝Ｑ×ｃｏｓθ−Ｉ×ｓｉｎθ このような演算処理によって生成されたＩ′信号および
Ｑ′信号が、高速フーリエ変換（ＦＦＴ）回路２２に与
えられるとともに、第１自動周波数制御（ＡＦＣ）回路
２８に与えられる。I ′ = I × cos θ + Q × sin θ Q ′ = Q × cos θ−I × sin θ The I ′ signal and Q ′ signal generated by such an arithmetic processing are given to a fast Fourier transform (FFT) circuit 22. And at the same time, to a first automatic frequency control (AFC) circuit 28.

【００１８】図２を参照して、第１ＡＦＣ回路２８は入
力端子Ｓ２およびＳ３を含み、入力端子Ｓ２にはＩ′信
号が入力され、入力端子Ｓ３にはＱ′信号が入力され
る。このＩ′信号およびＱ′信号は、周波数誤差検出回
路４０に与えられるとともに、シンボル同期回路４４に
与えられる。周波数誤差検出回路４０は、Ｉ′信号およ
びＱ′信号に基づいて周波数誤差Δｆ１を検出し、検出
した周波数誤差Δｆ１をローパスフィルタ（ＬＰＦ）４
２に与える。ＬＰＦ４２は、周波数誤差Δｆ１に含まれ
る高域成分を除去し、高域成分が除去された周波数誤差
Δｆ１が出力端子Ｓ４を介して図１に示す加算器３４に
与えられる。Referring to FIG. 2, first AFC circuit 28 includes input terminals S2 and S3. Input terminal S2 receives an I 'signal, and input terminal S3 receives a Q' signal. The I ′ signal and the Q ′ signal are supplied to the frequency error detection circuit 40 and to the symbol synchronization circuit 44. The frequency error detection circuit 40 detects a frequency error Δf1 based on the I ′ signal and the Q ′ signal, and outputs the detected frequency error Δf1 to a low-pass filter (LPF) 4.
Give to 2. The LPF 42 removes the high frequency component included in the frequency error Δf1, and the frequency error Δf1 from which the high frequency component has been removed is provided to the adder 34 shown in FIG. 1 via the output terminal S4.

【００１９】また、シンボル同期回路４４はＩ′信号お
よびＱ′信号に基づいて伝送シンボル期間の同期を十分
に確立させ、伝送シンボル期間と同期するシンボルパル
スを発生する。このシンボルパルスが後段のＦＦＴウィ
ンドウ設定回路４６に与えられる。ＦＦＴウィンドウ設
定回路４６は、ＦＦＴ処理のための時間ウィンドウ（Ｆ
ＦＴウィンドウ）を設定する。具体的には、図３（Ａ）
に示すような受信信号がアンテナ１４で受信された場合
には、シンボル同期回路４４で図３（Ｂ）に示すような
伝送シンボル期間に同期するシンボルパルスが生成され
る。したがって、ＦＦＴウィンドウ設定回路４６は、有
効シンボル期間を含むように、シンボルパルスに応じて
所定期間のＦＦＴウィンドウを設定する。Further, the symbol synchronization circuit 44 sufficiently establishes synchronization of the transmission symbol period based on the I 'signal and the Q' signal, and generates a symbol pulse synchronized with the transmission symbol period. This symbol pulse is applied to the FFT window setting circuit 46 at the subsequent stage. The FFT window setting circuit 46 outputs a time window (F
FT window). Specifically, FIG.
When a received signal as shown in FIG. 3 is received by the antenna 14, a symbol pulse synchronized with the transmission symbol period as shown in FIG. Therefore, the FFT window setting circuit 46 sets the FFT window for a predetermined period according to the symbol pulse so as to include the effective symbol period.

【００２０】つまり、ＦＦＴウィンドウは、その終端が
シンボルパルスがハイレベルになる位置に一致するよう
に設定される。このＦＦＴウィンドウは、有効シンボル
期間と同じ長さであり、たとえば日本方式地上ディジタ
ルテレビジョンの場合には、３つの伝送モードのそれぞ
れに従って２０４８ポイント（クロック）期間、４０９
６ポイント期間、８１９２ポイント期間のいずれかに決
定される。なお、この実施例では、２０４８ポイント期
間に決定される。また、伝送シンボル期間では、受信信
号は有効シンボル期間およびその後端部分を巡回的にコ
ピーしたガードインターバルを含む。このように、ＦＦ
Ｔウィンドウ設定回路４６で設定されたＦＦＴウィンド
ウが出力端子Ｓ５を介して図１に示すＦＦＴ回路２２、
パイロット信号抽出回路３０および第２ＡＦＣ回路３６
に与えられる。That is, the FFT window is set so that the end thereof coincides with the position where the symbol pulse becomes high level. The FFT window has the same length as the effective symbol period. For example, in the case of the Japanese terrestrial digital television, the FFT window has a period of 2048 points (clock) and 409 according to each of the three transmission modes.
The period is determined to be either the 6-point period or the 8192-point period. In this embodiment, the period is determined to be 2048 points. In the transmission symbol period, the received signal includes an effective symbol period and a guard interval in which a trailing end portion is cyclically copied. Thus, FF
The FFT window set by the T window setting circuit 46 is connected to the FFT circuit 22 shown in FIG.
Pilot signal extraction circuit 30 and second AFC circuit 36
Given to.

【００２１】図１に戻って、ＦＦＴ回路２２は、第１Ａ
ＦＣ回路２８から与えられるＦＦＴウィンドウに従って
Ｉ′信号およびＱ′信号に対してＦＦＴ処理を施す。し
たがって、パイロット信号と複素シンボル信号列とによ
って構成される信号列が生成される。つまり、図３
（Ｄ）に示すように、有効シンボル期間に有効なデータ
領域と無効な領域とを含む信号列が生成される。この有
効なデータ領域にパイロット信号が含まれる。なお、上
述したように、この実施例では、有効シンボル期間が２
０４８ポイント期間であり、そのうちの１４０５ポイン
トが有効なデータ領域である。また、有効なデータ領域
以外の６４３（３２２＋３２１）ポイントが無効な領域
である。ＦＦＴ処理が施されたＩ′信号およびＱ′信号
は、４相シフトキーイング（ＱＰＳＫ）デコーダ２４に
与えられるとともに、パイロット信号抽出回路３０に与
えられる。Returning to FIG. 1, the FFT circuit 22 includes a first A
The FFT processing is performed on the I ′ signal and the Q ′ signal according to the FFT window provided from the FC circuit 28. Therefore, a signal sequence composed of the pilot signal and the complex symbol signal sequence is generated. That is, FIG.
As shown in (D), a signal sequence including a valid data area and an invalid area during a valid symbol period is generated. This valid data area contains the pilot signal. As described above, in this embodiment, the effective symbol period is 2
This is a 048-point period, of which 1405 points are a valid data area. Further, 643 (322 + 321) points other than the valid data area are invalid areas. The I ′ signal and the Q ′ signal that have been subjected to the FFT processing are applied to a four-phase shift keying (QPSK) decoder 24 and to a pilot signal extracting circuit 30.

【００２２】ＱＰＳＫデコーダ２４は、ＦＦＴ処理が施
されたＩ′信号およびＱ′信号のそれぞれに含まれる複
素シンボル信号列のみを抽出し、これをデコードする。
したがって、１本のトランスポートストリーム（ＴＳ）
信号が生成され、このＴＳ信号が出力端子Ｓ１を介して
後段の図示しないＭＰＥＧデコーダで復調される。した
がって、再生映像信号および再生音声信号が得られる。The QPSK decoder 24 extracts only a complex symbol signal sequence included in each of the I 'signal and the Q' signal subjected to the FFT processing, and decodes this.
Therefore, one transport stream (TS)
A signal is generated, and the TS signal is demodulated by an MPEG decoder (not shown) at a subsequent stage via an output terminal S1. Therefore, a reproduced video signal and a reproduced audio signal are obtained.

【００２３】また、パイロット信号抽出回路３０は、Ｆ
ＦＴ処理が施されたＩ′信号およびＱ′信号からパイロ
ット信号ＥＲＰＩを抽出する。抽出されたパイロット信
号ＥＲＰＩは、ＦＦＴウィンドウの先端でタイミングを
取って、つまりＦＦＴウィンドウの先端に同期して、第
２ＡＦＣ回路３６に与えられる。第２ＡＦＣ回路３６
は、このパイロット信号ＥＲＰＩと後で詳細に示す第２
ＡＦＣ回路３６内で生成されるパイロット信号ＰＩとに
基づいて周波数誤差Δｆ２を検出する。そして、検出し
た周波数誤差Δｆ２が加算器３４に与えられる。なお、
ＦＦＴウィンドウは第２ＡＦＣ回路３６にも与えられて
おり、このＦＦＴウィンドウの先端で同期を取って、パ
イロット信号ＰＩが生成される。Further, the pilot signal extraction circuit 30
A pilot signal ERPI is extracted from the I 'signal and the Q' signal subjected to the FT processing. The extracted pilot signal ERPI is provided to the second AFC circuit 36 at a timing at the tip of the FFT window, that is, in synchronization with the tip of the FFT window. Second AFC circuit 36
Is the pilot signal ERPI and the second
The frequency error Δf2 is detected based on the pilot signal PI generated in the AFC circuit 36. Then, the detected frequency error Δf2 is provided to the adder 34. In addition,
The FFT window is also provided to the second AFC circuit 36, and a pilot signal PI is generated by synchronizing at the tip of the FFT window.

【００２４】図４を参照して、第２ＡＦＣ回路３６は入
力端子Ｓ６を含み、入力端子Ｓ６にはパイロット信号抽
出回路３０で抽出されたパイロット信号ＥＲＰＩ、すな
わち検波した受信信号に含まれるパイロット信号ＥＲＰ
Ｉが入力される。このパイロット信号ＥＲＰＩは、遅延
回路５０ａに与えられる。遅延回路５０ａはパイロット
信号ＥＲＰＩを所定ポイント数（この実施例では、−２
ポイント（クロック））だけ遅延する。遅延回路５０ａ
で遅延されたパイロット信号ＥＲＰＩ（出力信号ａ）
は、相関検出回路５２ａおよび遅延回路５０ｂに与えら
れる。また、相関検出回路５２ａには、パイロット信号
発生回路６４で発生されたパイロット信号ＰＩが与えら
れる。Referring to FIG. 4, second AFC circuit 36 includes an input terminal S6, and pilot signal ERPI extracted by pilot signal extraction circuit 30, that is, pilot signal ERP included in the detected reception signal, is provided at input terminal S6.
I is input. This pilot signal ERPI is provided to delay circuit 50a. The delay circuit 50a converts the pilot signal ERPI to a predetermined number of points (in this embodiment, -2
Point (clock)). Delay circuit 50a
ERPI (output signal a) delayed by
Is applied to the correlation detection circuit 52a and the delay circuit 50b. Further, pilot signal PI generated by pilot signal generation circuit 64 is applied to correlation detection circuit 52a.

【００２５】なお、パイロット信号は郵政省から出版さ
れている“地上デジタルテレビジョン放送暫定方式の原
案（伝送部分）”において詳細に示されているように、
パイロットシンボルのキャリア位置とその振幅が固定的
に決定されている。The pilot signal is described in detail in "Draft (Transmission) of Provisional Digital Terrestrial Television Broadcasting System" published by the Ministry of Posts and Telecommunications.
The carrier position of the pilot symbol and its amplitude are fixedly determined.

【００２６】したがって、パイロット信号発生回路６４
は、パイロットシンボルが存在するキャリア位置で
“１”となり、それ以外のキャリア位置で“０”となる
パイロット信号ＰＩを発生する。同様に、パイロット信
号抽出回路３０で抽出されたパイロット信号ＥＲＰＩも
また、パイロットシンボルが存在するキャリア位置で
“１”となり、それ以外のキャリア位置で“０”とな
る。なお、パイロット信号ＥＲＰＩは、パイロット信号
ＰＩに対しては−２ポイント（クロック）遅延される。
すなわち、２ポイント（クロック）前にずらされる。Therefore, pilot signal generating circuit 64
Generates a pilot signal PI which becomes "1" at a carrier position where a pilot symbol exists and becomes "0" at other carrier positions. Similarly, the pilot signal ERPI extracted by the pilot signal extraction circuit 30 also becomes “1” at a carrier position where a pilot symbol exists, and “0” at other carrier positions. Note that pilot signal ERPI is delayed by -2 points (clock) with respect to pilot signal PI.
That is, it is shifted by two points (clock).

【００２７】相関検出回路５２ａは、出力信号ａとパイ
ロット信号ＰＩとの相関関係を検出する。具体的には、
相関検出回路５２ａは出力信号ａとパイロット信号ＰＩ
との相関関係をキャリア毎に検出する。なお、パイロッ
ト信号ＥＲＰＩとパイロット信号ＰＩとは互いにＦＦＴ
ウィンドウの先端で同期が取られているため、キャリア
毎の相関を検出することができる。また、この実施例で
は、パイロットシンボルの相関性についてのみ検出して
いる。したがって、キャリア間でパイロットシンボルの
相関性が高ければ、つまり両方のキャリアが“１”を示
していれば、相関検出回路５２ａは“１”のデータを出
力し、相関性が低ければ、つまり両方のキャリアが
“０”を示している場合または互いに異なる値を示して
いる場合には、相関検出回路５２ａは“０”のデータを
出力する。たとえば、相関検出回路５２ａは、論理乗算
（ＡＮＤ）回路で構成され、ＡＮＤ回路はパイロット信
号ＥＲＰＩとパイロット信号ＰＩとをキャリア毎に論理
乗算する。したがって、上述のような相関関係を演算
（検出）することができる。The correlation detection circuit 52a detects a correlation between the output signal a and the pilot signal PI. In particular,
The correlation detection circuit 52a outputs the output signal a and the pilot signal PI
Is detected for each carrier. The pilot signal ERPI and the pilot signal PI are mutually FFT
Since synchronization is established at the leading edge of the window, correlation for each carrier can be detected. In this embodiment, only the correlation between the pilot symbols is detected. Therefore, if the correlation of pilot symbols between carriers is high, that is, if both carriers indicate “1”, the correlation detection circuit 52a outputs data of “1”, and if the correlation is low, that is, both When the carriers of “.” Indicate “0” or different values from each other, the correlation detection circuit 52a outputs data of “0”. For example, the correlation detection circuit 52a is configured by a logical multiplication (AND) circuit, and the AND circuit logically multiplies the pilot signal ERPI and the pilot signal PI for each carrier. Therefore, the above-described correlation can be calculated (detected).

【００２８】なお、相関検出回路５２ａを非排他的論理
和演算（ＮＸＯＲ）回路で構成し、両方のキャリアが
“０”または“１”を示す場合に“１”のデータを出力
し、互いに異なる値を示す場合に“０”のデータを出力
するようにすれば、全キャリアについて相関関係を検出
することができる。The correlation detection circuit 52a is constituted by a non-exclusive-OR (NXOR) circuit, and outputs data "1" when both carriers indicate "0" or "1", and is different from each other. If data of "0" is output when the value is indicated, the correlation can be detected for all carriers.

【００２９】相関検出回路５２ａから出力される“１”
または“０”のデータはカウンタ５４ａに与えられる。
カウンタ５４ａは、相関検出回路５２ａから出力された
“１”のデータをカウントする。一方、相関検出回路５
２ａから出力されたデータが“０”である場合には、カ
ウンタ５４ａはカウントしない。"1" output from the correlation detection circuit 52a
Alternatively, data of “0” is provided to the counter 54a.
The counter 54a counts "1" data output from the correlation detection circuit 52a. On the other hand, the correlation detection circuit 5
When the data output from 2a is "0", the counter 54a does not count.

【００３０】また、遅延回路５０ｂは、出力信号ａを所
定ポイント数（この実施例では１ポイント）だけ遅延さ
せる。言い換えると、パイロット信号ＰＩに対してパイ
ロット信号ＥＲＰＩが−１ポイント遅延される。つま
り、１ポイント前にずらされる。遅延回路５０ｂで遅延
された信号（出力信号ｂ）が相関検出回路５２ｂおよび
遅延回路５０ｃに出力される。相関検出回路５２ｂは、
上述の相関検出回路５２ａと同じ構成であり、出力信号
ｂとパイロット信号ＰＩとの相関を検出する。したがっ
て、相関検出回路５２ｂからは１キャリア毎に“１”ま
たは“０”のデータが出力される。そして、カウンタ５
４ｂは“１”のデータをカウントする。The delay circuit 50b delays the output signal a by a predetermined number of points (one point in this embodiment). In other words, pilot signal ERPI is delayed by -1 point with respect to pilot signal PI. That is, it is shifted by one point. The signal (output signal b) delayed by delay circuit 50b is output to correlation detection circuit 52b and delay circuit 50c. The correlation detection circuit 52b
It has the same configuration as the above-described correlation detection circuit 52a, and detects the correlation between the output signal b and the pilot signal PI. Therefore, data "1" or "0" is output from the correlation detection circuit 52b for each carrier. And the counter 5
4b counts "1" data.

【００３１】遅延回路５０ｃは、出力信号ｂを所定ポイ
ント数（この実施例では１ポイント）だけ遅延させる。
言い換えると、入力されたパイロット信号ＥＲＰＩと同
じ信号が得られる。遅延回路５０ｃで遅延された信号
（出力信号ｃ）が相関検出回路５２ｃおよび遅延回路５
０ｄに出力される。相関検出回路５２ｃもまた、上述の
相関検出回路５２ａと同様の構成であり、出力信号ｃと
パイロット信号ＰＩとの相関を検出する。したがって、
相関検出回路５２ｃからは１キャリア毎に“１”または
“０”のデータが出力される。そして、カウンタ５４ｃ
は“１”のデータをカウントする。なお、この実施例で
は、理想的なパイロット信号ＥＲＰＩが入力端子Ｓ６に
入力された場合には、出力信号ｃとパイロット信号ＰＩ
との相関性が一番高くなる。The delay circuit 50c delays the output signal b by a predetermined number of points (one point in this embodiment).
In other words, the same signal as the input pilot signal ERPI is obtained. The signal (output signal c) delayed by delay circuit 50c is applied to correlation detection circuit 52c and delay circuit 5
0d is output. The correlation detection circuit 52c has the same configuration as the above-described correlation detection circuit 52a, and detects the correlation between the output signal c and the pilot signal PI. Therefore,
Data "1" or "0" is output from the correlation detection circuit 52c for each carrier. And the counter 54c
Counts the data of "1". In this embodiment, when the ideal pilot signal ERPI is input to the input terminal S6, the output signal c and the pilot signal PI
Has the highest correlation with

【００３２】また、遅延回路５０ｄは、出力信号ｃを所
定ポイント数（この実施例では１ポイント）だけ遅延さ
せる。言い換えると、パイロット信号ＥＲＰＩはパイロ
ット信号ＰＩに対して１ポイント遅延される。遅延回路
５０ｄで遅延された信号（出力信号ｄ）が相関検出回路
５２ｄに与えられる。相関検出回路５２ｄもまた、上述
の相関検出回路５２ａと同じ構成であり、出力信号ｄと
パイロット信号ＰＩとの相関を検出する。したがって、
相関検出回路５２ｄからは、１キャリア毎に“１”また
は“０”のデータが出力される。そして、カウンタ５４
ｄは“１”のデータをカウントする。The delay circuit 50d delays the output signal c by a predetermined number of points (one point in this embodiment). In other words, pilot signal ERPI is delayed by one point with respect to pilot signal PI. The signal (output signal d) delayed by the delay circuit 50d is provided to the correlation detection circuit 52d. The correlation detection circuit 52d has the same configuration as the above-described correlation detection circuit 52a, and detects a correlation between the output signal d and the pilot signal PI. Therefore,
The correlation detection circuit 52d outputs data "1" or "0" for each carrier. And the counter 54
d counts the data of "1".

【００３３】具体的には、図５（Ａ）に示すようなパイ
ロット信号ＰＩがパイロット発生回路６４で発生され、
図５（Ｂ）に示すような出力信号ａ〜ｄが相関検出回路
５２ａ〜５２ｄのそれぞれに入力され、パイロット信号
ＰＩとパイロット信号ＥＲＰＩとの相関がキャリア毎に
検出される。なお、簡単に示すために、パイロット信号
ＰＩおよびパイロット信号ＥＲＰＩは、受信信号の有効
シンボルに含まれるキャリア数（ポイント数）を１６と
仮定し、有効シンボルに１０キャリア分のデータが含ま
れていると仮定してある。また、上述したように、パイ
ロット信号ＰＩおよびパイロット信号ＥＲＰＩは、パイ
ロットシンボルが存在するキャリア位置で“１”を示
し、それ以外のキャリア位置で“０”を示している。さ
らに、分かり易く示すために、有効シンボル期間以外の
キャリアには“＊”を示しているが、実際には“０”で
ある。さらにまた、有効シンボル期間において、先頭の
（時間的に前の）キャリアから順に０〜１５のキャリア
番号を付してある。したがって、図５（Ａ）に示すパイ
ロット信号ＰＩから分かるように、パイロットシンボル
はキャリア番号４，７，１１および１２に対応するキャ
リア位置に存在する。More specifically, a pilot signal PI as shown in FIG.
Output signals a to d as shown in FIG. 5B are input to correlation detection circuits 52a to 52d, respectively, and the correlation between pilot signal PI and pilot signal ERPI is detected for each carrier. For the sake of simplicity, pilot signal PI and pilot signal ERPI assume that the number of carriers (the number of points) contained in the effective symbol of the received signal is 16, and that the effective symbol contains data for 10 carriers. It is assumed that Further, as described above, pilot signal PI and pilot signal ERPI indicate “1” at a carrier position where a pilot symbol exists, and indicate “0” at other carrier positions. Further, for the sake of simplicity, "*" is shown for carriers other than the effective symbol period, but it is actually "0". Furthermore, in the effective symbol period, carrier numbers from 0 to 15 are assigned in order from the leading (temporally earlier) carrier. Therefore, as can be seen from pilot signal PI shown in FIG. 5A, pilot symbols exist at carrier positions corresponding to carrier numbers 4, 7, 11, and 12.

【００３４】図５（Ｂ）では、理想的なパイロット信号
ＥＲＰＩが入力された場合について示しており、出力信
号ｃとパイロット信号ＰＩとが一致している。なお、出
力信号ａはパイロット信号ＰＩに対して−２ポイントず
れており、出力信号ｂはパイロット信号ＰＩに対して−
１ポイントずれており、出力信号ｄはパイロット信号Ｐ
Ｉに対して１ポイントずれている。また、カウント値Ａ
〜Ｄの時間的な変化から分かるように、１シンボル期間
カウントした結果からカウント値Ｃが最大となってい
る。FIG. 5B shows a case where an ideal pilot signal ERPI is input, and the output signal c matches the pilot signal PI. The output signal a is shifted by −2 points with respect to the pilot signal PI, and the output signal b is shifted by −2 points with respect to the pilot signal PI.
The output signal d is shifted by one point and the pilot signal P
It is shifted by 1 point from I. Also, the count value A
As can be seen from the temporal changes of .about.D, the count value C is maximum from the result of counting for one symbol period.

【００３５】また、図６に示すように、パイロット信号
ＥＲＰＩが−１ポイントずれてしまっている場合には、
出力信号ｂとパイロット信号ＰＩとが一致している。な
お、出力信号ａはパイロット信号ＰＩに対して−１ポイ
ントずれており、出力信号ｃはパイロット信号ＰＩに対
して１ポイントずれており、出力信号ｄはパイロット信
号ＰＩに対して２ポイントずれている。また、カウント
値Ａ〜Ｄの時間的な変化から分かるように、１シンボル
期間カウントした結果からカウント値Ｂが最大となって
いる。As shown in FIG. 6, when the pilot signal ERPI is shifted by -1 point,
The output signal b matches the pilot signal PI. The output signal a is shifted by -1 point with respect to the pilot signal PI, the output signal c is shifted by 1 point with respect to the pilot signal PI, and the output signal d is shifted by 2 points with respect to the pilot signal PI. . Further, as can be seen from the temporal change of the count values A to D, the count value B is the maximum from the result of counting for one symbol period.

【００３６】このように、所定ポイント（１ポイント）
ずつずらしたパイロット信号ＥＲＰＩとパイロット信号
ＰＩとの相関をキャリア毎に検出し、相関性が高いキャ
リアの数がカウンタ５４ａ〜５４ｄでカウントされる。Thus, the predetermined point (one point)
The correlation between the pilot signal ERPI and the pilot signal PI shifted each time is detected for each carrier, and the number of carriers having high correlation is counted by the counters 54a to 54d.

【００３７】上述のような相関検出の処理が１シンボル
期間実行されると、つまりＦＦＴウィンドウの後端に同
期して、カウンタ５４ａ〜５４ｄのカウント値Ａ〜Ｄが
キャリア位置決定回路５６に与えられる。なお、カウン
タ５４ａ〜５４ｄはカウント値Ａ〜Ｄを出力した後、リ
セットされる。キャリア位置決定回路５６は、カウンタ
５４ａ〜５４ｄから与えられたカウント値Ａ〜Ｄをそれ
ぞれ比較し、最大となるカウント値を検出する。つま
り、カウント値が最大であるカウンタに対応するキャリ
ア位置がデータの先頭のキャリア位置（先頭キャリア位
置）であると判定する。そして、その先頭キャリア位置
を第１メモリ５８に記憶する。このとき、最大となるカ
ウント値が２つ以上あれば、全ての先頭キャリア位置を
第１メモリ５８に記憶する。When the above-described correlation detection processing is executed for one symbol period, that is, in synchronization with the rear end of the FFT window, the count values A to D of the counters 54a to 54d are given to the carrier position determination circuit 56. . The counters 54a to 54d are reset after outputting the count values A to D. The carrier position determination circuit 56 compares the count values A to D given from the counters 54a to 54d, respectively, and detects the maximum count value. That is, it is determined that the carrier position corresponding to the counter having the largest count value is the head carrier position (head carrier position) of the data. Then, the first carrier position is stored in the first memory 58. At this time, if there are two or more maximum count values, all the leading carrier positions are stored in the first memory 58.

【００３８】この先頭キャリア位置は、カウント値が最
大となるカウンタに対応して設けられた遅延回路の遅延
量とＦＦＴウィンドウの先端に対応するキャリア位置と
から容易に知ることができる。つまり、図３（Ｄ）で示
した有効シンボルで考えると、データの先頭キャリア位
置は、図３（Ｃ）に示すようなＦＦＴウィンドウの先端
から３２３ポイント（キャリア）目である。このキャリ
ア数（３２３）から遅延量を減算することにより、有効
シンボルに含まれるデータの先頭キャリア位置を算出す
ることができる。The top carrier position can be easily known from the delay amount of the delay circuit provided corresponding to the counter having the maximum count value and the carrier position corresponding to the front end of the FFT window. That is, considering the effective symbols shown in FIG. 3D, the leading carrier position of the data is the 323th point (carrier) from the leading end of the FFT window as shown in FIG. 3C. By subtracting the delay amount from the number of carriers (323), it is possible to calculate the leading carrier position of the data included in the effective symbol.

【００３９】なお、遅延回路５０ａ〜５０ｄの遅延量は
予め設定されているため、カウンタ５４ａ〜５４ｄに対
応する先頭キャリア位置を予めキャリア位置決定回路５
６内に記憶しておき、最大となるカウント値を示すカウ
ンタに対応する先頭キャリア位置を選択するようにして
もよい。Since the delay amounts of the delay circuits 50a to 50d are set in advance, the leading carrier positions corresponding to the counters 54a to 54d are determined in advance by the carrier position determination circuit 5.
6, and the leading carrier position corresponding to the counter indicating the maximum count value may be selected.

【００４０】キャリア位置選択回路６６は、第１メモリ
５８に記憶された先頭キャリア位置を参照し、先頭キャ
リア位置が１つ記憶されているかどうかを判断する。先
頭キャリア位置が１つ記憶されている場合には、キャリ
ア選択回路６６は第１メモリ５８に記憶された先頭キャ
リア位置を選択し、周波数誤差変換回路６２に出力す
る。また、第２メモリ６０に記憶された先頭キャリア位
置（前シンボルに含まれるデータの先頭キャリア位置を
第１メモリ５８に記憶された先頭キャリア位置（現キャ
リア位置）に変更する。つまり、メモリを更新する。The carrier position selection circuit 66 refers to the first carrier position stored in the first memory 58 and determines whether one leading carrier position is stored. When one head carrier position is stored, the carrier selection circuit 66 selects the head carrier position stored in the first memory 58 and outputs it to the frequency error conversion circuit 62. Also, the first carrier position stored in the second memory 60 (the first carrier position of the data included in the previous symbol is changed to the first carrier position (current carrier position) stored in the first memory 58. That is, the memory is updated. I do.

【００４１】一方、第１メモリ５８に２つ以上の先頭キ
ャリア位置が記憶されている場合には、キャリア位置選
択回路６６は第１メモリ５８に記憶されたそれぞれの先
頭キャリア位置と第２メモリ６０内の先頭キャリア位置
とを比較し、比較結果が一致を示す１つの先頭キャリア
位置を選択し、第１メモリ５８から周波数誤差変換回路
６２に与える。また、第１メモリ５８に記憶された先頭
キャリア位置が第２メモリ６０に記憶された先頭キャリ
ア位置と一致しない場合には、優先順位の高いキャリア
位置が選択される。キャリア位置選択回路６６によって
選択された先頭キャリア位置が、キャリア位置選択回路
６６の指示に従って周波数誤差変換回路６２に与えられ
る。On the other hand, when two or more leading carrier positions are stored in the first memory 58, the carrier position selecting circuit 66 determines the respective leading carrier positions stored in the first memory 58 and the second memory 60. Are compared with each other, and one head carrier position whose comparison result indicates a match is selected, and given to the frequency error conversion circuit 62 from the first memory 58. If the leading carrier position stored in the first memory 58 does not match the leading carrier position stored in the second memory 60, a carrier position with a higher priority is selected. The leading carrier position selected by the carrier position selection circuit 66 is provided to the frequency error conversion circuit 62 according to the instruction of the carrier position selection circuit 66.

【００４２】なお、この実施例では、第２メモリ６０に
記憶された先頭キャリア位置に近い方すなわち周波数誤
差が少ない方が優先順位が高い。また、キャリア位置が
時間的に前であるキャリア位置の優先順位を高くするよ
うにしてもよい。In this embodiment, the one closer to the leading carrier position stored in the second memory 60, that is, the one with a smaller frequency error has a higher priority. Further, the priority of a carrier position whose carrier position is earlier in time may be set higher.

【００４３】周波数誤差変換回路６２は、第１メモリ５
８から与えられた先頭キャリア位置に基づいて周波数誤
差Δｆ２を算出する。なお、ＯＦＤＭ信号では、１キャ
リアに相当する周波数の大きさ（周波数幅）Ｘが固定的
に決定されているため、ずれているキャリアの数すなわ
ち遅延回路５０ａ〜５０ｄの遅延量から容易に周波数誤
差を算出することができる。The frequency error conversion circuit 62 includes a first memory 5
8 to calculate the frequency error Δf2 based on the leading carrier position given. In the OFDM signal, since the frequency size (frequency width) X corresponding to one carrier is fixedly determined, the frequency error can be easily determined from the number of shifted carriers, that is, the delay amount of the delay circuits 50a to 50d. Can be calculated.

【００４４】具体的に説明すると、カウント値Ａに対応
する先頭キャリア位置が与えられた場合には、そのカウ
ント値Ａを示すカウンタ５４ａに対応する遅延回路５０
ａの遅延量がパイロット信号ＰＩに対して−２ポイント
であるため、すなわち２キャリア前にずらしてあるた
め、周波数幅Ｘに２を掛けることにより周波数誤差Δｆ
２を算出することができる。また、カウント値Ｂに対応
する先頭キャリア位置が与えられた場合には、そのカウ
ント値Ｂを示すカウンタ５４ｂに対応する遅延回路５０
ｂの遅延量がパイロット信号ＰＩに対して−１ポイント
であるため、すなわち１キャリア前にずらしてあるた
め、周波数幅Ｘに１を掛けることにより周波数誤差Δｆ
２を算出することができる。More specifically, when a leading carrier position corresponding to the count value A is given, a delay circuit 50 corresponding to the counter 54a indicating the count value A is provided.
Since the delay amount of “a” is −2 points with respect to the pilot signal PI, that is, shifted by two carriers, the frequency error Δf is obtained by multiplying the frequency width X by 2.
2 can be calculated. When the leading carrier position corresponding to the count value B is given, the delay circuit 50 corresponding to the counter 54b indicating the count value B
Since the delay amount of “b” is −1 point with respect to the pilot signal PI, that is, shifted by one carrier, the frequency error Δf is obtained by multiplying the frequency width X by 1.
2 can be calculated.

【００４５】さらに、カウント値Ｃに対応する先頭キャ
リア位置が与えられた場合には、そのカウント値Ｃを示
すカウンタ５４ｂに対応する遅延回路５０ｃの遅延量が
パイロット信号ＰＩに対して０ポイントであるため、つ
まりずれ量がないため、周波数誤差Δｆ２も生じない。
さらにまた、カウント値Ｄに対応する先頭キャリア位置
が与えられた場合には、そのカウント値Ｄを示すカウン
タ５４ｄに対応する遅延回路５０ｄの遅延量がパイロッ
ト信号ＰＩに対して１ポイントであるため、すなわち１
キャリア遅延させているため、周波数幅Ｘに−１を掛け
ることにより周波数誤差Δｆ２を算出することができ
る。このように、算出された先頭キャリア位置に対応す
る周波数誤差Δｆ２が出力端子Ｓ７を介して加算器３４
に与えられる。Further, when the leading carrier position corresponding to count value C is given, the delay amount of delay circuit 50c corresponding to counter 54b indicating count value C is 0 point with respect to pilot signal PI. Therefore, that is, since there is no shift amount, the frequency error Δf2 does not occur.
Furthermore, when the leading carrier position corresponding to the count value D is given, the delay amount of the delay circuit 50d corresponding to the counter 54d indicating the count value D is one point with respect to the pilot signal PI. That is, 1
Since the carrier is delayed, the frequency error Δf2 can be calculated by multiplying the frequency width X by −1. As described above, the frequency error Δf2 corresponding to the calculated leading carrier position is added to the adder 34 via the output terminal S7.
Given to.

【００４６】なお、遅延回路５０ａ〜５０ｄの遅延量は
予め決定されているため、その遅延量をキャリア位置選
択回路６６に記憶しておけば、選択した先頭キャリア位
置に対応する遅延量を簡単に知ることができる。Since the delay amounts of the delay circuits 50a to 50d are predetermined, if the delay amounts are stored in the carrier position selection circuit 66, the delay amount corresponding to the selected leading carrier position can be easily determined. You can know.

【００４７】図１に戻って、加算器３４は、２つの周波
数誤差成分Δｆ１およびΔｆ２を加算し、加算した周波
数誤差成分Δｆ３を数値制御発振器（ＮＣＯ）３２に与
える。ＮＣＯ３２は、加算器３４から与えられた周波数
誤差Δｆ３に基づいて、この周波数誤差Δｆ３を除去す
るための制御信号θを生成する。つまり、ｓｉｎデータ
およびｃｏｓデータのパラメータ（θ）を生成し、ｓｉ
ｎ／ｃｏｓ変換回路２６に出力する。したがって、ｓｉ
ｎ／ｃｏｓ変換回路２６では、ＮＣＯ３２から与えられ
る制御信号θに基づいて、ｓｉｎデータ（ｓｉｎθ）お
よびｃｏｓデータ（ｃｏｓθ）を生成し、複素乗算回路
２０に与える。したがって、周波数誤差Δｆ３が補正さ
れる。このため、ＦＦＴ処理の精度を高くすることがで
きる。Returning to FIG. 1, the adder 34 adds the two frequency error components Δf1 and Δf2, and gives the added frequency error component Δf3 to the numerically controlled oscillator (NCO) 32. The NCO 32 generates a control signal θ for removing the frequency error Δf3 based on the frequency error Δf3 given from the adder 34. That is, a parameter (θ) of sin data and cos data is generated, and si
Output to the n / cos conversion circuit 26. Therefore, si
The n / cos conversion circuit 26 generates sin data (sin θ) and cos data (cos θ) based on the control signal θ supplied from the NCO 32 and supplies the data to the complex multiplication circuit 20. Therefore, the frequency error Δf3 is corrected. Therefore, the accuracy of the FFT processing can be increased.

【００４８】この実施例によれば、相関が最大となる先
頭キャリア位置が２つ以上検出された場合であっても、
前回検出した先頭キャリア位置と比較して１つの先頭キ
ャリア位置を選択するので、正確なデータの先頭キャリ
ア位置を検出することができる。したがって、周波数誤
差を正しく補正できるので、有効シンボルを確実に復調
することができる。すなわち、正常に受信信号を再生す
ることができる。According to this embodiment, even when two or more leading carrier positions having the maximum correlation are detected,
Since one head carrier position is selected as compared with the head carrier position detected last time, it is possible to detect the correct head carrier position of the data. Therefore, since the frequency error can be corrected correctly, the effective symbol can be reliably demodulated. That is, the received signal can be normally reproduced.

【００４９】なお、この実施例では、第２メモリに１つ
の先頭キャリア位置を記憶するようにしているが、複数
の先頭キャリア位置の履歴を記憶するようにすれば、よ
り正確な先頭キャリア位置を選択することができる。つ
まり、受信機を長時間使用している場合には、受信機に
設けられたチューナなどのアナログ回路が熱によって特
性変化を生じるため、キャリア位置が経時的に変化する
ことが考えられるからである。In this embodiment, one head carrier position is stored in the second memory. However, if a history of a plurality of head carrier positions is stored, a more accurate head carrier position can be stored. You can choose. That is, when the receiver is used for a long time, the analog circuit such as a tuner provided in the receiver changes its characteristics due to heat, so that the carrier position may change over time. .

【００５０】また、この実施例で示したようなディジタ
ル放送受信機おいては、動作初期では、シンボルの同期
が不安定であるため、受信機本体の電源がオンされてか
ら所定時間（たとえば、３０秒）経過するまでは、第２
ＡＦＣ回路を不能化しておき、シンボルの同期が安定し
てから能動化するようにすれば、上述の効果を最大限に
引き出すことができる。In the digital broadcast receiver as shown in this embodiment, the symbol synchronization is unstable at the beginning of the operation, so that a predetermined time (for example, 30 seconds) until the second
If the AFC circuit is disabled and activated after the symbol synchronization is stabilized, the above-described effects can be obtained to the maximum.

【００５１】さらに、この実施例では、分かり易く説明
するために、第２ＡＦＣ回路３６の構成を簡単に示し、
パイロット信号ＰＩに対して−２ポイント〜１ポイント
ずらした範囲で検索するようにしているが、さらに多く
の遅延回路と対応する相関検出回路およびカウンタとを
設ければ、より広範囲について検索することができる。
したがって、正確なデータの先頭キャリア位置を確実に
検出することができる。Further, in this embodiment, the configuration of the second AFC circuit 36 is simply shown for easy understanding.
The search is performed in a range shifted by -2 points to 1 point with respect to the pilot signal PI. However, if more delay circuits and corresponding correlation detection circuits and counters are provided, it is possible to search over a wider range. it can.
Therefore, it is possible to reliably detect an accurate leading carrier position of data.

【００５２】さらにまた、この実施例では、パイロット
信号ＰＩに対して１ポイント間隔でパイロット信号ＥＲ
ＰＩをずらすようにしているが、２ポイント以上の間隔
でずらすようにしてもよい。ただし、ポイント数をあま
り大きくすると、正確な先頭キャリア位置を検出できな
くなってしまう恐れがある。Furthermore, in this embodiment, the pilot signal ER is provided at one point interval with respect to the pilot signal PI.
Although the PI is shifted, it may be shifted at intervals of two points or more. However, if the number of points is too large, there is a possibility that an accurate start carrier position cannot be detected.

【００５３】また、この実施例では、パイロット信号Ｅ
ＲＰＩを−２〜１ポイント（キャリア）、つまり−ｎ〜
ｍキャリア（ｍおよびｎは正の整数）の範囲で遅延させ
て相関関係を検出するようにしているが、パイロット信
号ＥＲＰＩを相対的に見た場合には、パイロット信号Ｐ
Ｉよりもｎキャリア（クロック）分早くなるような関係
にすれば相関を求めることができる。したがって、遅延
回路５０ａを削除し、パイロット信号ＰＩをｎクロック
遅延して相関検出回路５２ａ〜５２ｄに入力するように
してもよい。In this embodiment, the pilot signal E
RPI is -2 to 1 point (carrier), that is, -n
Although the correlation is detected by delaying in the range of m carriers (m and n are positive integers), when the pilot signal ERPI is relatively viewed, the pilot signal P
A correlation can be obtained by setting the relationship to be n carriers (clocks) earlier than I. Therefore, the delay circuit 50a may be deleted, and the pilot signal PI may be delayed by n clocks and input to the correlation detection circuits 52a to 52d.

【図面の簡単な説明】[Brief description of the drawings]

【図１】この発明の一実施例の構成を示す図解図であ
る。FIG. 1 is an illustrative view showing a configuration of an embodiment of the present invention;

【図２】図１実施例に示す第１ＡＦＣ回路を示す図解図
である。FIG. 2 is an illustrative view showing a first AFC circuit shown in the embodiment in FIG. 1;

【図３】（Ａ）は図１実施例に示すようなディジタル放
送受信機で受信されるＯＦＤＭ信号（受信信号）のタイ
ミングチャートであり、（Ｂ）はシンボル同期回路で発
生されるシンボルパルスのタイミングチャートであり、
（Ｃ）はＦＦＴウィンドウ設定回路で設定されるＦＦＴ
ウィンドウのタイミングチャートであり、（Ｄ）は、Ｆ
ＦＴ処理を施される有効シンボルのタイミングチャート
である。3A is a timing chart of an OFDM signal (received signal) received by a digital broadcast receiver as shown in the embodiment of FIG. 1, and FIG. 3B is a timing chart of a symbol pulse generated by a symbol synchronization circuit; It is a timing chart,
(C) is the FFT set by the FFT window setting circuit
It is a timing chart of a window, (D) is F
5 is a timing chart of effective symbols subjected to FT processing.

【図４】図１実施例に示す第２ＡＦＣ回路を示す図解図
である。FIG. 4 is an illustrative view showing a second AFC circuit shown in the embodiment in FIG. 1;

【図５】（Ａ）パイロット信号ＰＩの構成を示す図解図
であり、（Ｂ）理想的なパイロット信号ＥＲＰＩが入力
された場合の出力信号ａ〜出力信号ｄおよびカウント値
Ａ〜カウント値Ｄを示す図解図である。5A is an illustrative view showing a configuration of a pilot signal PI, and FIG. 5B shows output signals a to d and count values A to D when an ideal pilot signal ERPI is input; FIG.

【図６】（Ａ）パイロット信号ＰＩの構成を示す図解図
であり、（Ｂ）理想的なパイロット信号ＥＲＰＩが入力
された場合の出力信号ａ〜出力信号ｄおよびカウント値
Ａ〜カウント値Ｄを示す図解図である。6A is an illustrative view showing a configuration of a pilot signal PI, and FIG. 6B shows output signals a to d and count values A to D when an ideal pilot signal ERPI is input. FIG.

【図７】従来のディジタル放送受信機の構成を示す図解
図である。FIG. 7 is an illustrative view showing a configuration of a conventional digital broadcast receiver.

【図８】図７に示すディジタル放送受信機で検波された
検波信号のアイパターンを示す図解図である。8 is an illustrative view showing an eye pattern of a detection signal detected by the digital broadcast receiver shown in FIG. 7;

【符号の説明】[Explanation of symbols]

１０ …ディジタル放送受信機 １８ …ヒルベルト変換回路 ２０ …複素乗算回路 ２２ …ＦＦＴ回路 ２４ …ＱＰＳＫデコーダ ２６ …ｓｉｎ／ｃｏｓ変換回路 ２８ …第１ＡＦＣ回路 ３０ …パイロット信号抽出回路 ３２ …ＮＣＯ ３６ …第２ＡＦＣ回路 ４０，６２ …周波数誤差検出回路 ４４ …シンボル同期回路 ４６ …ＦＦＴウィンドウ設定回路 ５０ａ，５０ｂ，５０ｃ，５０ｄ …遅延回路 ５２ａ，５２ｂ，５２ｃ，５２ｄ …相関検出回路 ５４ａ，５４ｂ，５４ｃ，５４ｄ …カウンタ ５６ …キャリア位置決定回路 ６４ …パイロット信号発生回路 ６６ …キャリア位置選択回路 DESCRIPTION OF SYMBOLS 10 ... Digital broadcast receiver 18 ... Hilbert conversion circuit 20 ... Complex multiplication circuit 22 ... FFT circuit 24 ... QPSK decoder 26 ... sin / cos conversion circuit 28 ... First AFC circuit 30 ... Pilot signal extraction circuit 32 ... NCO 36 ... Second AFC circuit 40, 62 ... frequency error detection circuit 44 ... symbol synchronization circuit 46 ... FFT window setting circuit 50a, 50b, 50c, 50d ... delay circuit 52a, 52b, 52c, 52d ... correlation detection circuit 54a, 54b, 54c, 54d ... counter 56 ... Carrier position determination circuit 64 ... Pilot signal generation circuit 66 ... Carrier position selection circuit

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 7/045 Ｆターム(参考） 5C025 AA25 AA27 AA30 BA30 5C063 AB03 AB06 CA09 CA12 CA38 5K022 DD01 DD13 DD18 DD19 DD33 DD42 5K047 AA11 HH12 HH15 HH43 MM12 MM24 MM33 MM62 5K061 BB06 BB07 CC11 CC53 JJ07Continued on the front page (51) Int.Cl. ⁷ Identification code FI Theme coat II (reference) H04N 7/045 F term (reference) 5C025 AA25 AA27 AA30 BA30 5C063 AB03 AB06 CA09 CA12 CA38 5K022 DD01 DD13 DD18 DD19 DD33 DD42 5K047 AA11 HH12 HH15 HH43 MM12 MM24 MM33 MM62 5K061 BB06 BB07 CC11 CC53 JJ07

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】パイロット信号を含む直交周波数分割多重
変調信号を受信するディジタル放送受信機であって、 検波された前記変調信号から前記パイロット信号を抽出
する抽出手段、 基準パイロット信号を生成する生成手段、 前記パイロット信号を所定クロックずつ遅延させる複数
の遅延手段、 前記遅延手段のそれぞれで遅延した前記パイロット信号
と前記基準パイロット信号との相関関係を検出する検出
手段、 前記相関関係から検波された前記変調信号に含まれるデ
ータの現先頭位置を決定する決定手段、 前記決定手段で決定された前記先頭位置を記憶する記憶
手段、 前記記憶手段に記憶された前記先頭位置と前記決定手段
で決定された前記現先頭位置とを比較する比較手段、お
よび前記決定手段で決定された前記現先頭位置が２つ以
上存在するとき、前記比較手段の比較結果に基づいて１
つの前記現先頭位置を選択する先頭位置選択手段を備え
る、ディジタル放送受信機。1. A digital broadcast receiver for receiving an orthogonal frequency division multiplex modulation signal including a pilot signal, comprising: extraction means for extracting the pilot signal from the detected modulation signal; and generation means for generating a reference pilot signal. A plurality of delay units for delaying the pilot signal by a predetermined clock; a detection unit for detecting a correlation between the pilot signal delayed by each of the delay units and the reference pilot signal; the modulation detected from the correlation Determining means for determining a current head position of data included in a signal; storage means for storing the head position determined by the determining means; and the head position stored in the storage means and the head position determined by the determining means. Comparing means for comparing the current head position with the current head position, and two or more current head positions determined by the determining means When present, 1 based on the comparison result of the comparing means
A digital broadcast receiver, comprising: a head position selecting means for selecting the two current head positions. 【請求項２】前記決定手段は、前記検出手段の検出結果
から前記相関関係が最大となる遅延されたパイロット信
号を選択する最大選択手段を含む、請求項１記載のディ
ジタル放送受信機。2. The digital broadcast receiver according to claim 1, wherein said determination means includes maximum selection means for selecting a delayed pilot signal having the maximum correlation from the detection result of said detection means. 【請求項３】前記先頭位置選択手段は、前記検出手段で
検出された前記現先頭位置が１つのとき、前記比較結果
に拘わらず前記現先頭位置を選択する、請求項１または
２記載のディジタル放送受信機。3. The digital head according to claim 1, wherein said head position selecting means selects said current head position irrespective of said comparison result when said current head position detected by said detecting means is one. Broadcast receiver.