JP2001265468A - Reset system for substrate and processor - Google Patents

Abstract

PROBLEM TO BE SOLVED: To efficiently rewrite and execute a program such as firmware on an I/O board without stopping or restarting a host. SOLUTION: When either an I/O bus reset signal 17 of a host computer or a reset signal 18 outputted by a reset circuit 13 on an I/O board is made valid, an I/O processor is reset. The reset circuit 13 outputs the reset signal 18 in a fixed time according to an instruction from the I/O processor. At the time of rewriting firmware, the I/O processor 11 outputs a reset request to the reset circuit 13 after the completion of the rewriting of the firmware, and the reset circuit 13 outputs the reset signal in a certain fixed time. Thus, it is possible to reset the I/O processor 11 without restarting a host, and to execute new firmware after the reset is released by the reset circuit 13.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、電気的書き込みお
よび消去が可能なメモリ内のプログラムデータや機能設
定データ等の書き換えを可能にする電子機器を実装した
基板及び上記基板に備えられたプロセッサのリセット方
式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a board on which electronic equipment capable of rewriting program data and function setting data in an electrically writable and erasable memory is mounted, and a processor provided on the board. Related to the reset method.

【０００２】[0002]

【従来の技術】図４に、従来のハードウエア構成のブロ
ック図を示す。Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）プ
ロセッサ４１がフラッシュメモリ４２などの不揮発性メ
モリ内のファームウェアを読み込んで動作するようなＩ
／Ｏボード４５において、ファームウェアのアップグレ
ードなどプログラムを入れ替える場合、オンライン書き
込みが可能なシステムであってもファームウェアを書き
換えた後、ホストを再起動する必要がある。2. Description of the Related Art FIG. 4 shows a block diagram of a conventional hardware configuration. An I / O (Input / Output) processor 41 that operates by reading firmware in a nonvolatile memory such as a flash memory 42
When replacing a program such as firmware upgrade in the / O board 45, it is necessary to restart the host after rewriting the firmware even in a system where online writing is possible.

【０００３】ホストの電源オン・オフまたはホストのリ
セットによりＩ／Ｏバスリセット信号４７経由でＩ／Ｏ
ボードにもリセットが入りＩ／Ｏプロセッサがリセット
され、新しいファームウェアが読み込まれ動作すること
ができる。また、別の方法として、ファームウェアによ
るリスタート処理を行うことによりリセットを使用せ
ず、書き換えたファームウェアで動作させる方法もあ
る。When the power supply of the host is turned on / off or the host is reset, the I / O bus is reset via an I / O bus reset signal 47.
The board is also reset, the I / O processor is reset, and the new firmware can be read and operated. As another method, there is a method in which a restart process is performed by firmware so that the reset is not used and the firmware is operated with rewritten firmware.

【０００４】[0004]

【発明が解決しようとする課題】上述したように、従来
の方式では、ファームウェアを入れ替えた後、新しいフ
ァームウェアで動作させるためにはホストを再起動する
必要がある。また、リセット端子がなく電源のオン・オ
フのみでリセットされるようなＩ／Ｏプロセッサやその
他のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａ
ｔｅｄ ｃｉｒｃｕｉｔ）がある場合は、ホストの電源
を一旦切らなければならない。そのためには、ホストで
実行しているアプリケーションなどすべてのプログラム
を停止する必要がある。従って、２４時間３６５日連続
運転のシステムに実装しているＩ／Ｏボードでは、ファ
ームウェアの書き換えができなかった。As described above, in the conventional method, after replacing the firmware, it is necessary to restart the host in order to operate with the new firmware. Also, an I / O processor or other LSI (Large Scale Integral) that has no reset terminal and is reset only by turning on / off the power supply
If there is a ted circuit, the host must be powered off once. To do so, it is necessary to stop all programs such as applications running on the host. Therefore, the firmware could not be rewritten on the I / O board mounted on the system that operates continuously for 24 hours and 365 days.

【０００５】また、連続運転のシステムでなくても、フ
ァームウェアの書き換え後、ホストの再起動が必要であ
り、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）、アプ
リケーションの停止、再起動の手間と時間がかかり効率
が悪いという問題があった。In addition, even if the system is not a continuous operation system, it is necessary to restart the host after rewriting the firmware, and it takes time and effort to stop and restart the OS (Operating System) and applications, resulting in low efficiency. There was a problem.

【０００６】一方、ファームウェアによるリスタート処
理では、Ｉ／Ｏプロセッサにリセットが入らないため内
部レジスタなどが完全に初期化できない場合がある。ま
た、リスタートのためのプログラムをファームウェアに
組み込んでおかなければならず、プログラムサイズが大
きくなってしまったり、プログラム開発の手間が多くか
かってしまうなどという問題があった。On the other hand, in the restart processing by the firmware, internal registers and the like may not be completely initialized because the I / O processor is not reset. In addition, a program for restarting must be incorporated in the firmware, which causes problems such as an increase in program size and an increase in program development effort.

【０００７】本発明は、かかる問題点を解決するために
なされたもので、ホストを停止、再起動させることな
く、効率よくＩ／Ｏボード上のファームウェアなどのプ
ログラムを書き換え、実行できることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to efficiently rewrite and execute a program such as firmware on an I / O board without stopping and restarting a host. I do.

【０００８】[0008]

【課題を解決するための手段】この発明に係る基板は、
プログラムを構成する命令を実行するプロセッサを備え
る基板において、上記プロセッサは、プロセッサ自身の
リセットを要求するリセット要求信号を出力し、上記基
板は、上記プロセッサから出力されたリセット要求信号
を入力し、プロセッサのリセットを指示するプロセッサ
リセット信号を出力するリセット回路を備えたことを特
徴とする。A substrate according to the present invention comprises:
In a board including a processor that executes instructions constituting a program, the processor outputs a reset request signal requesting a reset of the processor itself, and the board inputs a reset request signal output from the processor, And a reset circuit for outputting a processor reset signal for instructing resetting.

【０００９】上記リセット回路は、基板のリセットを指
示する基板リセット信号を出力することを特徴とする。The reset circuit outputs a substrate reset signal for instructing a reset of the substrate.

【００１０】上記基板は、さらに、ファームウェアを含
むプログラムを記憶する不揮発性メモリを備え、上記プ
ロセッサは、上記不揮発性メモリからプログラムを読み
込んでプログラムを構成する命令を実行するとともに、
上記不揮発性メモリが書き換えられた場合に、上記リセ
ット要求信号を出力することを特徴とする。[0010] The substrate further includes a non-volatile memory for storing a program including firmware, and the processor reads the program from the non-volatile memory and executes instructions composing the program.
Outputting the reset request signal when the nonvolatile memory is rewritten.

【００１１】上記基板は、計算機へ実装され、上記プロ
セッサリセット信号は、計算機をリセットすることな
く、基板に備えられたプロセッサのリセットを指示する
ことを特徴とする。The board is mounted on a computer, and the processor reset signal instructs a reset of a processor provided on the board without resetting the computer.

【００１２】上記基板は、さらに、プロセッサへ供給す
る電力を制御する電源制御回路を備え、上記リセット回
路は、上記電源制御回路にプロセッサリセット信号を出
力し、電源制御回路は、入力されたプロセッサリセット
信号に基づいて、プロセッサへ供給する電力を中断する
ことによって、プロセッサをリセットすることを特徴と
する。[0012] The substrate further includes a power control circuit for controlling power supplied to the processor, the reset circuit outputs a processor reset signal to the power control circuit, and the power control circuit outputs the input processor reset signal. The processor is reset by interrupting power supplied to the processor based on the signal.

【００１３】この発明に係るプロセッサのリセット方式
は、基板に備えられ、プログラムを構成する命令を実行
するプロセッサを再起動するプロセッサのリセット方式
において、上記プロセッサは、プロセッサ自身のリセッ
トを指示するリセット信号を出力し、上記プロセッサか
ら出力されたリセット信号を入力し、上記プロセッサの
リセットを指示するリセット回路を備えたことを特徴と
する。[0013] A processor reset method according to the present invention is provided in a board, and is a processor reset method for restarting a processor that executes an instruction composing a program, wherein the processor includes a reset signal for instructing reset of the processor itself. And a reset circuit for receiving a reset signal output from the processor and instructing a reset of the processor.

【００１４】[0014]

【発明の実施の形態】実施の形態１．本発明の実施の形
態について図面を参照して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 An embodiment of the present invention will be described with reference to the drawings.

【００１５】図１は、本発明の一実施の形態のハードウ
ェアブロック図である。同図において、Ｉ／Ｏボード
（基板）１５は、ホストのＩ／Ｏバス１６に実装されて
いる。Ｉ／Ｏボード１５上にＩ／Ｏプロセッサ（プロセ
ッサ）１１があり、このＩ／Ｏプロセッサ１１は、フラ
ッシュメモリ１２内のファームウェアを読み込んでプロ
グラムの命令を実行する。Ｉ／Ｏプロセッサ１１は、リ
セット信号によりリセットされ、リセット後は、フラッ
シュメモリ内のある決まったアドレスから実行を開始す
る。FIG. 1 is a hardware block diagram of one embodiment of the present invention. In FIG. 1, an I / O board (substrate) 15 is mounted on an I / O bus 16 of a host. An I / O processor (processor) 11 is provided on the I / O board 15, and the I / O processor 11 reads firmware in the flash memory 12 and executes a program instruction. The I / O processor 11 is reset by a reset signal, and after the reset, starts executing from a certain fixed address in the flash memory.

【００１６】ホストのＩ／Ｏバスリセット信号１７は、
Ｉ／Ｏプロセッサ１１に直接接続せず、論理回路１４を
間に入れる。論理回路１４は、ホストのＩ／Ｏバスリセ
ット信号またはリセット回路１３からのリセット信号１
８のどちらかが有効になったら、リセットを出力する論
理回路である。リセット回路１３は、Ｉ／Ｏプロセッサ
からの命令によりある一定時間、リセット信号１８を出
力する。従って、Ｉ／Ｏプロセッサ１１は、ホストのＩ
／Ｏバスリセット信号１７またはＩ／Ｏボード上のリセ
ット回路１３からのリセット信号のどちらか、または両
方が有効になったらリセットされる。The host I / O bus reset signal 17 is
The logic circuit 14 is interposed without being directly connected to the I / O processor 11. The logic circuit 14 receives the reset signal 1 from the host I / O bus reset signal or the reset circuit 13.
8 is a logic circuit that outputs a reset when either of them becomes valid. The reset circuit 13 outputs a reset signal 18 for a certain period according to an instruction from the I / O processor. Therefore, the I / O processor 11 sends the I / O
The reset is performed when either the / O bus reset signal 17 or the reset signal from the reset circuit 13 on the I / O board or both become valid.

【００１７】この実施の形態では、リセット回路１３
は、プロセッサへリセット信号を出力する。また、リセ
ット信号は、プロセッサのリセットを指示するプロセッ
サリセット信号と、Ｉ／Ｏボード（基板）全体をリセッ
トする基板リセット信号とを含む。以下の説明では、上
記プロセッサリセット信号と基板リセット信号とを区別
することなく、「リセット信号」として説明する。上記
のように、この実施の形態では、基板の一例として、Ｉ
／Ｏボードを使用し、プロセッサの一例として、Ｉ／Ｏ
プロセッサを使用して説明する。また、以下の実施の形
態でも同様に、Ｉ／Ｏボード、Ｉ／Ｏプロセッサを一例
として説明する。In this embodiment, the reset circuit 13
Outputs a reset signal to the processor. The reset signal includes a processor reset signal for instructing a reset of the processor and a board reset signal for resetting the entire I / O board (board). In the following description, the processor reset signal and the substrate reset signal will be described as “reset signals” without distinction. As described above, in this embodiment, as an example of the substrate, I
An I / O board is used as an example of a processor using an I / O board.
A description will be given using a processor. Similarly, in the following embodiments, an I / O board and an I / O processor will be described as examples.

【００１８】次に、ファームウェア書き換え時の動作に
ついて説明する。通常、Ｉ／Ｏプロセッサ１１は、フラ
ッシュメモリ１２内のファームウェアを読み込み実行す
る。ファームウェアの書き換えを行う場合、まず、ホス
トがこのＩ／Ｏボード１５の使用を一時中断する。ホス
トまたはＩ／Ｏボード１５上に用意した外部ポートなど
からフラッシュメモリ１２の内容をオンラインで書き換
える。書き換え完了後、Ｉ／Ｏプロセッサ１１は、リセ
ット回路１３に対してリセット要求（リセット要求信
号）を出す。このリセット要求は、ホストがＩ／Ｏプロ
セッサ１１に命令し要求するか、またはＩ／Ｏプロセッ
サ１１自身がファームウェアの書き換え完了を判断し要
求してもよい。Next, the operation at the time of rewriting the firmware will be described. Normally, the I / O processor 11 reads and executes firmware in the flash memory 12. When rewriting the firmware, the host temporarily suspends the use of the I / O board 15. The contents of the flash memory 12 are rewritten online from a host or an external port prepared on the I / O board 15. After rewriting is completed, the I / O processor 11 issues a reset request (reset request signal) to the reset circuit 13. This reset request may be issued by the host instructing the I / O processor 11 to make a request, or the I / O processor 11 itself may determine and request the completion of rewriting of the firmware.

【００１９】Ｉ／Ｏプロセッサ１１からのリセット要求
によりリセット回路１３は、ある一定時間リセット信号
１８を出力しＩ／Ｏプロセッサ１１がリセットされる。
一定時間後、リセット回路１３によりリセットが解除
（リセット完了）されると、Ｉ／Ｏプロセッサは起動
し、フラッシュメモリ内のファームウェアを新たに読み
込み実行することにより、新しいファームウェアでの動
作になる。In response to a reset request from the I / O processor 11, the reset circuit 13 outputs a reset signal 18 for a certain period of time, and the I / O processor 11 is reset.
After a certain period of time, when the reset is released (reset completed) by the reset circuit 13, the I / O processor is started up, and the firmware in the flash memory is newly read and executed, whereby the operation is performed with the new firmware.

【００２０】このようにして、Ｉ／Ｏボード１５が立ち
上がった後、ホストはこのＩ／Ｏボード１５の使用を再
開する。なお、Ｉ／Ｏボード１５のリセット中、Ｉ／Ｏ
プロセッサ１１の出力ピンをハイインピーダンス状態に
するなどホストのＩ／Ｏバス１６に影響を与えないよう
にする。After the I / O board 15 starts up, the host resumes using the I / O board 15. During the reset of the I / O board 15, the I / O board
The output pin of the processor 11 is set to a high impedance state so as not to affect the I / O bus 16 of the host.

【００２１】以上説明したように、本発明によれば、２
４時間３６５日連続運転のシステムに搭載されるＩ／Ｏ
ボードの場合でも、ホストコンピュータを止めることな
く、ファームウェアなどのアップグレードを行うことが
できる。連続運転のシステムでなくてもホストを立ち上
げ直す必要がないため、費用と時間が節約できファーム
ウェア書き換えの作業効率がよくなる。また、Ｉ／Ｏボ
ードの開発・デバッグ時は、ファームウェアなどの書き
換えが多発するが、従来の方法ではわずかのプログラム
変更でも書き換えた後、ホストを立ち上げ直さなければ
ならず、時間がかかり開発の効率が悪くなるが、本方法
ではホストを立ち上げ直す必要がないため時間が節約で
き、開発が効率よく行える。As described above, according to the present invention, 2
I / O mounted on the system for continuous operation for 4 hours 365 days
Even in the case of a board, it is possible to upgrade firmware and the like without stopping the host computer. Since it is not necessary to restart the host even if the system is not a continuous operation system, cost and time can be saved, and the work efficiency of firmware rewriting can be improved. Also, during the development / debugging of the I / O board, rewriting of firmware and the like frequently occurs. However, in the conventional method, it is necessary to re-start the host after rewriting even a small program change, which takes time. Although the efficiency is reduced, the method saves time because the host does not need to be restarted, thereby enabling efficient development.

【００２２】さらに、従来のファームウェアによるリス
タート処理では、Ｉ／Ｏプロセッサ内のレジスタなどが
初期化されない場合があるが、本方法ではハードウェア
的にリセットを入れるため、Ｉ／Ｏプロセッサの中も完
全に初期状態にすることができる。本方法では、リスタ
ート用のプログラムも必要ないため、ファームウェアの
プログラムも簡素化できる。また、Ｉ／Ｏプロセッサが
直接リセット回路を制御するため、リセット回路以外の
ウォッチドッグ回路など特殊な回路を必要とせず、少な
い部品点数で実装できる。Further, in the conventional restart processing by the firmware, registers and the like in the I / O processor may not be initialized. However, in this method, since a reset is performed by hardware, the I / O processor also needs to be initialized. It can be completely initialized. In this method, since a restart program is not required, the firmware program can be simplified. Further, since the I / O processor directly controls the reset circuit, a special circuit such as a watchdog circuit other than the reset circuit is not required, and mounting can be performed with a small number of components.

【００２３】以上のように、このＩ／Ｏボード（基板）
およびプロセッサのリセット方式は、ホストコンピュー
タに実装されるＩ／Ｏボードにおいて、Ｉ／Ｏプロセッ
サからの命令によりリセットができる装置としてリセッ
ト回路を備え、Ｉ／Ｏボードのリセット中ホストに影響
を与えず、ファームウェアなどを書き換えた後、ホスト
コンピュータを再起動することなしに、Ｉ／Ｏプロセッ
サからの命令のリセットによりＩ／Ｏボードを再起動す
ることができることを特徴とする。As described above, this I / O board (substrate)
And a method of resetting the processor, wherein the I / O board mounted on the host computer includes a reset circuit as a device that can be reset by an instruction from the I / O processor, and does not affect the host during the reset of the I / O board. The I / O board can be restarted by resetting an instruction from the I / O processor without restarting the host computer after rewriting firmware or the like.

【００２４】実施の形態２．図２は、Ｉ／Ｏプロセッサ
２１がリセット端子を持たず電源オンによってのみリセ
ットされるような場合の実施の形態である。同図におい
て、Ｉ／Ｏボード（基板）２５は、ホストのＩ／Ｏバス
２６に実装されている。Ｉ／Ｏボード２５上にＩ／Ｏプ
ロセッサ２１があり、このＩ／Ｏプロセッサ（プロセッ
サ）２１は、フラッシュメモリ２２内のファームウェア
を読み込んで動作する。Ｉ／Ｏプロセッサ２１は、電源
オンによりリセットされ、リセット後は、フラッシュメ
モリ２２内のある決まったアドレスから実行を開始す
る。リセット回路２３は、Ｉ／Ｏプロセッサ２１からの
命令によりある一定時間リセットを出力する。リセット
回路２３のリセット信号２８は、電源制御回路２４に入
力される。Ｉ／Ｏプロセッサ２１の電源は、直接基板上
の電源に接続するのではなく、電源制御回路２４の電源
出力に接続する。Embodiment 2 FIG. FIG. 2 shows an embodiment in which the I / O processor 21 has no reset terminal and is reset only when the power is turned on. In the figure, an I / O board (substrate) 25 is mounted on an I / O bus 26 of a host. An I / O processor 21 is provided on the I / O board 25, and the I / O processor (processor) 21 reads firmware in the flash memory 22 and operates. The I / O processor 21 is reset when the power is turned on. After the reset, the I / O processor 21 starts executing from a certain fixed address in the flash memory 22. The reset circuit 23 outputs a reset for a certain period according to an instruction from the I / O processor 21. The reset signal 28 of the reset circuit 23 is input to the power supply control circuit 24. The power supply of the I / O processor 21 is not directly connected to the power supply on the board, but to the power output of the power control circuit 24.

【００２５】フラッシュメモリ２２、リセット回路２３
など、Ｉ／Ｏプロセッサ２１以外は、基板上の電源２７
に直接接続される。電源制御回路２４は、リセット回路
２３からのリセット信号２８が有効な間は電源を遮断
し、Ｉ／Ｏプロセッサ２１に電源を供給しないようにす
る。従って、Ｉ／Ｏボード２５上のリセット回路２３に
よるリセット中、Ｉ／Ｏプロセッサ２１は、電源オフ状
態になる。Flash memory 22, reset circuit 23
Other than the I / O processor 21, the power supply 27 on the board
Directly connected to The power supply control circuit 24 cuts off the power supply while the reset signal 28 from the reset circuit 23 is valid, and does not supply power to the I / O processor 21. Therefore, during reset by the reset circuit 23 on the I / O board 25, the I / O processor 21 is turned off.

【００２６】次に、ファームウェア書き換え時の動作に
ついて説明する。通常、Ｉ／Ｏプロセッサ２１は、フラ
ッシュメモリ２２内のファームウェアを読み込み実行す
る。ファームウェアの書き換えを行う場合、まず、ホス
トがこのＩ／Ｏボードの使用を一時中断する。ホストま
たはＩ／Ｏボード２５上に用意した外部ポートなどから
フラッシュメモリ２２の内容をオンラインで書き換え
る。Next, the operation at the time of rewriting the firmware will be described. Normally, the I / O processor 21 reads and executes firmware in the flash memory 22. When rewriting firmware, first, the host temporarily suspends use of this I / O board. The contents of the flash memory 22 are rewritten online from a host or an external port prepared on the I / O board 25.

【００２７】書き換え完了後、Ｉ／Ｏプロセッサ２１
は、リセット回路２３に対してリセット要求を出す。こ
の要求は、ホストがＩ／Ｏプロセッサ２１に命令し要求
するか、またはＩ／Ｏプロセッサ２１自身がファームウ
ェアの書き換え完了を判断して要求してもよい。Ｉ／Ｏ
プロセッサ２１からのリセット要求によりリセット回路
２３は、ある一定時間リセット信号を出力し、電源制御
回路がＩ／Ｏプロセッサ２１への電源供給を停止する。After rewriting is completed, the I / O processor 21
Issues a reset request to the reset circuit 23. This request may be made by the host instructing the I / O processor 21 to make a request, or the I / O processor 21 itself may make the request after judging that the rewriting of the firmware has been completed. I / O
In response to a reset request from the processor 21, the reset circuit 23 outputs a reset signal for a certain period of time, and the power supply control circuit stops power supply to the I / O processor 21.

【００２８】一定時間後、リセット回路２３によりリセ
ットが解除されると、電源制御回路がＩ／Ｏプロセッサ
２１に電源を供給し、Ｉ／Ｏプロセッサ２１が起動す
る。Ｉ／Ｏプロセッサ２１は、フラッシュメモリ内のフ
ァームウェアを読み込み実行することにより、新しいフ
ァームウェアでの動作になる。Ｉ／Ｏボード２５が立ち
上がった後、ホストは、このＩ／Ｏボード２５の使用を
再開する。なお、Ｉ／Ｏボード２５のリセット中は、ホ
ストのＩ／Ｏバス２６に影響を与えないようにする。After a predetermined time, when the reset is released by the reset circuit 23, the power supply control circuit supplies power to the I / O processor 21 and the I / O processor 21 is activated. The I / O processor 21 operates by using the new firmware by reading and executing the firmware in the flash memory. After the I / O board 25 starts up, the host resumes using the I / O board 25. During the reset of the I / O board 25, the I / O bus 26 of the host is not affected.

【００２９】このように、Ｉ／Ｏプロセッサの電源をこ
の方式で制御することにより、リセット端子がなく、電
源オンのときのみリセットされるＩ／Ｏプロセッサにも
使用でき、ホストを立ち上げ直す必要がないため費用と
時間が節約できる。As described above, by controlling the power supply of the I / O processor in this manner, it is possible to use the I / O processor which has no reset terminal and is reset only when the power supply is turned on. No cost and time savings.

【００３０】以上のように、この実施の形態の基板及び
プロセッサのリセット方式は、Ｉ／Ｏボード２５は、プ
ロセッサ（Ｉ／Ｏプロセッサ２１）へ供給する電力を制
御する電源制御回路２４を備え、リセット回路２３は、
電源制御回路２４にリセット信号を出力し、電源制御回
路２４は、入力されたリセット信号に基づいて、プロセ
ッサ２１へ供給する電力を中断することによって、プロ
セッサをリセットすることを特徴とする。As described above, in the board and processor reset method of this embodiment, the I / O board 25 includes the power supply control circuit 24 for controlling the power supplied to the processor (I / O processor 21). The reset circuit 23
A reset signal is output to the power supply control circuit 24, and the power supply control circuit 24 resets the processor by interrupting power supplied to the processor 21 based on the input reset signal.

【００３１】実施の形態３．図３は、フラッシュメモリ
内のプログラムデータによりコンフィグレーションを行
うＦＰＧＡ（フィールドプログラマブルゲートアレイ）
を搭載したＩ／Ｏボードに本発明を応用した実施の形態
である。同図において、Ｉ／Ｏボード３５は、ホストの
Ｉ／Ｏバス３６に実装されている。Ｉ／Ｏボード３５上
にＦＰＧＡ３９がある。ＦＰＧＡ３９は、電源オン時に
フラッシュメモリ３２のデータを読み込みコンフィグレ
ーションを行う。Embodiment 3 FIG. 3 shows an FPGA (field programmable gate array) that performs configuration using program data in a flash memory.
This is an embodiment in which the present invention is applied to an I / O board equipped with a. In the figure, an I / O board 35 is mounted on an I / O bus 36 of a host. The FPGA 39 is on the I / O board 35. The FPGA 39 reads data from the flash memory 32 when the power is turned on and performs configuration.

【００３２】また、Ｉ／Ｏボード３５上にＩ／Ｏプロセ
ッサ３１がある。リセット回路３３は、Ｉ／Ｏプロセッ
サ３１からの命令によりある一定時間リセットを出力す
る。リセット回路のリセット信号３８は、電源制御回路
３４に入力される。Further, an I / O processor 31 is provided on the I / O board 35. The reset circuit 33 outputs a reset for a certain period according to an instruction from the I / O processor 31. The reset signal 38 of the reset circuit is input to the power supply control circuit 34.

【００３３】ＦＰＧＡ３９の電源は、直接基板上の電源
３７に接続するのではなく、電源制御回路３４の電源出
力に接続する。Ｉ／Ｏプロセッサ３１、フラッシュメモ
リ３２、リセット回路３３などは、基板上の電源に直接
接続される。電源制御回路３４は、リセット回路３３か
らのリセット信号３８が有効な間は電源を遮断し、ＦＰ
ＧＡ３９に電源を供給しないようにする。従って、Ｉ／
Ｏボード３５上のリセット回路３３によるリセット中、
ＦＰＧＡ３９は、電源オフ状態になる。The power supply of the FPGA 39 is not directly connected to the power supply 37 on the board, but to the power supply output of the power supply control circuit 34. The I / O processor 31, the flash memory 32, the reset circuit 33, and the like are directly connected to a power supply on the board. The power control circuit 34 shuts off the power while the reset signal 38 from the reset circuit 33 is valid,
The power is not supplied to the GA 39. Therefore, I /
During reset by the reset circuit 33 on the O board 35,
The FPGA 39 is turned off.

【００３４】次に、ＦＰＧＡ３９のプログラムデータ書
き換え時の動作について説明する。通常、ＦＰＧＡ３９
は、電源オン時にフラッシュメモリ３２内のプログラム
データを読み込みコンフィグレーションを行う。ＦＰＧ
Ａ３９のプログラムデータを書き換える場合、まず、ホ
ストがこのＩ／Ｏボード３５の使用を一時中断する。ホ
ストまたはＩ／Ｏボード３５上に用意した外部ポートな
どからフラッシュメモリ３２の内容をオンラインで書き
換える。Next, the operation of the FPGA 39 when rewriting the program data will be described. Normally, FPGA39
Reads the program data in the flash memory 32 when the power is turned on and performs the configuration. FPG
When rewriting the program data of A39, first, the host temporarily suspends use of the I / O board 35. The contents of the flash memory 32 are rewritten online from a host or an external port prepared on the I / O board 35.

【００３５】書き換え終了後、Ｉ／Ｏプロセッサ３１
は、リセット回路３３に対してリセット要求を出す。こ
の要求は、ホストがＩ／Ｏプロセッサ３１に命令し要求
するか、またはＩ／Ｏプロセッサ３１自身がプログラム
データの書き換え完了を判断し要求してもよい。リセッ
ト回路３３は、ある一定時間リセット信号を出力し、電
源制御回路３４がＦＰＧＡ３９への電源供給を停止す
る。After rewriting, the I / O processor 31
Issues a reset request to the reset circuit 33. This request may be made by the host instructing and requesting the I / O processor 31, or the I / O processor 31 itself may determine and request the completion of rewriting of the program data. The reset circuit 33 outputs a reset signal for a certain period of time, and the power supply control circuit 34 stops supplying power to the FPGA 39.

【００３６】一定時間後、リセット回路３３によりリセ
ットが解除されると、電源制御回路３４がＦＰＧＡに電
源を供給し、ＦＰＧＡ３９が起動し、フラッシュメモリ
３２内のプログラムデータを読み込みコンフィグレーシ
ョンを行うことにより、新しいプログラムデータでの動
作になる。Ｉ／Ｏボード３５が立ち上がった後、ホスト
は、このＩ／Ｏボード３５の使用を再開する。なお、Ｉ
／Ｏボード３５のリセット中は、ホストのＩ／Ｏバス３
６に影響を与えないようにする。After a predetermined period of time, when the reset is released by the reset circuit 33, the power supply control circuit 34 supplies power to the FPGA, the FPGA 39 is started, and the program data in the flash memory 32 is read to perform the configuration. , Operation with new program data. After the I / O board 35 starts up, the host resumes using the I / O board 35. Note that I
While the I / O board 35 is being reset, the host I / O bus 3
6 is not affected.

【００３７】このように、ＦＰＧＡの電源をこの方式で
制御することにより、ＦＰＧＡのコンフィグレーション
をやり直す場合にも使用でき、ホストを立ち上げ直す必
要がないため費用と時間が節約できる。As described above, by controlling the power supply of the FPGA in this manner, it can be used even when the configuration of the FPGA is redone, and it is not necessary to restart the host, so that cost and time can be saved.

【００３８】[0038]

【発明の効果】この発明に係る基板及びプロセッサのリ
セット方式によれば、基板が実装されるホストコンピュ
ータを停止させることなく、ファームウェアなどのアッ
プグレードを行うことができる。According to the board and processor reset method of the present invention, firmware or the like can be upgraded without stopping the host computer on which the board is mounted.

【００３９】また、この発明によれば、リセット端子が
なく、電源オンのときのみリセットされるプロセッサや
ＦＰＧＡのコンフィグレーションをやり直す場合にも使
用でき、ホストを立ち上げ直す必要がないため費用と時
間を節約することができる。Further, according to the present invention, there is no reset terminal, and the present invention can be used for reconfiguring a processor or an FPGA which is reset only when the power is turned on. Can be saved.

【００４０】この発明によれば、プロセッサまたは基板
をハードウェアとしてリセットするため、プロセッサの
中も完全に初期状態にすることができる。According to the present invention, since the processor or the board is reset as hardware, the inside of the processor can be completely initialized.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 本発明の実施の形態１のＩ／Ｏボードの構成
の一例を表すブロック図である。FIG. 1 is a block diagram illustrating an example of a configuration of an I / O board according to a first embodiment of the present invention.

【図２】 本発明の実施の形態２のＩ／Ｏボードの構成
の一例を表すブロック図である。FIG. 2 is a block diagram illustrating an example of a configuration of an I / O board according to a second embodiment of the present invention.

【図３】 本発明の実施の形態３のＩ／Ｏボードの構成
の一例を表すブロック図である。FIG. 3 is a block diagram illustrating an example of a configuration of an I / O board according to a third embodiment of the present invention.

【図４】 従来のＩ／Ｏボードの構成の一例を表すブロ
ック図である。FIG. 4 is a block diagram illustrating an example of a configuration of a conventional I / O board.

【符号の説明】[Explanation of symbols]

１１，２１，３１，４１ Ｉ／Ｏプロセッサ（プロセッ
サ）、１２，２２，３２，４２ フラッシュメモリ、１
３，２３，３３ リセット回路、１４ 論理回路、１
５，２５，３５，４５ Ｉ／Ｏボード（基板）、１６，
２６，３６，４６ホストＩ／Ｏバス（リセット信号を除
く）、１７，４７ Ｉ／Ｏバスリセット信号、１８，２
８，３８ リセット信号、２４，３４ 電源制御回路、
２７，３７ 電源、３９ ＦＰＧＡ。11, 21, 31, 41 I / O processor (processor), 12, 22, 32, 42 flash memory, 1
3, 23, 33 reset circuit, 14 logic circuit, 1
5, 25, 35, 45 I / O board (substrate), 16,
26, 36, 46 host I / O bus (excluding reset signal), 17, 47 I / O bus reset signal, 18, 2
8, 38 reset signal, 24, 34 power control circuit,
27, 37 power supplies, 39 FPGAs.

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 プログラムを構成する命令を実行するプ
ロセッサを備える基板において、 上記プロセッサは、プロセッサ自身のリセットを要求す
るリセット要求信号を出力し、 上記基板は、上記プロセッサから出力されたリセット要
求信号を入力し、プロセッサのリセットを指示するプロ
セッサリセット信号を出力するリセット回路を備えたこ
とを特徴とする基板。1. A board provided with a processor for executing a command constituting a program, wherein the processor outputs a reset request signal requesting reset of the processor itself, and the board outputs a reset request signal output from the processor. And a reset circuit for outputting a processor reset signal for instructing a reset of the processor. 【請求項２】 上記リセット回路は、基板のリセットを
指示する基板リセット信号を出力することを特徴とする
請求項１記載の基板。2. The substrate according to claim 1, wherein said reset circuit outputs a substrate reset signal for instructing a reset of the substrate. 【請求項３】 上記基板は、さらに、ファームウェアを
含むプログラムを記憶する不揮発性メモリを備え、 上記プロセッサは、上記不揮発性メモリからプログラム
を読み込んでプログラムを構成する命令を実行するとと
もに、上記不揮発性メモリが書き換えられた場合に、上
記リセット要求信号を出力することを特徴とする請求項
１記載の基板。3. The substrate further includes a non-volatile memory for storing a program including firmware, wherein the processor reads a program from the non-volatile memory to execute an instruction forming the program, and executes the non-volatile memory. 2. The substrate according to claim 1, wherein the reset request signal is output when the memory is rewritten. 【請求項４】 上記基板は、計算機へ実装され、 上記プロセッサリセット信号は、計算機をリセットする
ことなく、基板に備えられたプロセッサのリセットを指
示することを特徴とする請求項１または３記載の基板。4. The board according to claim 1, wherein the board is mounted on a computer, and the processor reset signal indicates a reset of a processor provided on the board without resetting the computer. substrate. 【請求項５】 上記基板は、さらに、プロセッサへ供給
する電力を制御する電源制御回路を備え、 上記リセット回路は、上記電源制御回路にプロセッサリ
セット信号を出力し、 電源制御回路は、入力されたプロセッサリセット信号に
基づいて、プロセッサへ供給する電力を中断することに
よって、プロセッサをリセットすることを特徴とする請
求項１または３、４いずれかに記載の基板。5. The power supply control circuit for controlling power supplied to a processor, the reset circuit outputs a processor reset signal to the power supply control circuit, and the power supply control circuit receives the input signal. The substrate according to claim 1, wherein the processor is reset by interrupting power supplied to the processor based on the processor reset signal. 【請求項６】 基板に備えられ、プログラムを構成する
命令を実行するプロセッサを再起動するプロセッサのリ
セット方式において、 上記プロセッサは、プロセッサ自身のリセットを指示す
るリセット信号を出力し、 上記プロセッサから出力されたリセット信号を入力し、
上記プロセッサのリセットを指示するリセット回路を備
えたことを特徴とするプロセッサのリセット方式。6. A reset method of a processor provided on a substrate and restarting a processor executing instructions constituting a program, wherein the processor outputs a reset signal instructing reset of the processor itself, and outputs the reset signal from the processor. Input the reset signal
A processor reset method comprising a reset circuit for instructing a reset of the processor.