JP2001257538A - 直交ミキサ回路及び複素ミキサ回路 - Google Patents
直交ミキサ回路及び複素ミキサ回路Info
- Publication number
- JP2001257538A JP2001257538A JP2000070318A JP2000070318A JP2001257538A JP 2001257538 A JP2001257538 A JP 2001257538A JP 2000070318 A JP2000070318 A JP 2000070318A JP 2000070318 A JP2000070318 A JP 2000070318A JP 2001257538 A JP2001257538 A JP 2001257538A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- circuit
- differential transistor
- pairs
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 ＩＦ信号の位相ずれを悪化させることなくミ
キサの増幅特性ばらつきを除去することで、高精度にイ
メージ波抑圧を行う受信機を提供する。 【解決手段】 差動アンプと、差動トランジスタ対と、
インピーダンス回路と、負荷インピーダンスとを有して
おり、差動アンプの差動出力を、第１の差動トランジス
タ対及び第１のインピーダンス回路の結合点と第２の差
動トランジスタ対及び第２のインピーダンス回路の結合
点とに各々結合し、負荷インピーダンスと第１及び第２
の差動トランジスタ対との結合点から、第１の差動乗算
信号と第２の差動乗算信号との積を出力し、負荷インピ
ーダンスと第３及び第４の差動トランジスタ対との結合
点から、第１の差動乗算信号と第３の差動乗算信号との
積を出力する回路である。
キサの増幅特性ばらつきを除去することで、高精度にイ
メージ波抑圧を行う受信機を提供する。 【解決手段】 差動アンプと、差動トランジスタ対と、
インピーダンス回路と、負荷インピーダンスとを有して
おり、差動アンプの差動出力を、第１の差動トランジス
タ対及び第１のインピーダンス回路の結合点と第２の差
動トランジスタ対及び第２のインピーダンス回路の結合
点とに各々結合し、負荷インピーダンスと第１及び第２
の差動トランジスタ対との結合点から、第１の差動乗算
信号と第２の差動乗算信号との積を出力し、負荷インピ
ーダンスと第３及び第４の差動トランジスタ対との結合
点から、第１の差動乗算信号と第３の差動乗算信号との
積を出力する回路である。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル無線通
信に使用する受信機の高精度・高性能化に関する直交ミ
キサ回路及び複素ミキサ回路である。特にイメージ波抑
圧の高性能化に関する。
信に使用する受信機の高精度・高性能化に関する直交ミ
キサ回路及び複素ミキサ回路である。特にイメージ波抑
圧の高性能化に関する。
【０００２】
【従来の技術】図６は、従来一般的に使用されているイ
メージ抑圧型受信機の構成図である。本構成では、受信
されたＲＦ信号は、９０度位相の異なる内部信号（ＬＯ
信号）と乗算され、ローパスフィルタ(ＬＰＦ)を通るこ
とで、９０度位相の異なるＩＦ信号になる。この後、一
方の信号を９０度位相シフトして加算することでイメー
ジ信号の抑圧を行う。尚、従来技術のイメージ抑圧型受
信機では本図に示したように通常２個の独立した乗算器
（ミキサ）が用いられる。
メージ抑圧型受信機の構成図である。本構成では、受信
されたＲＦ信号は、９０度位相の異なる内部信号（ＬＯ
信号）と乗算され、ローパスフィルタ(ＬＰＦ)を通るこ
とで、９０度位相の異なるＩＦ信号になる。この後、一
方の信号を９０度位相シフトして加算することでイメー
ジ信号の抑圧を行う。尚、従来技術のイメージ抑圧型受
信機では本図に示したように通常２個の独立した乗算器
（ミキサ）が用いられる。
【０００３】図７は、従来一般的に用いられるギルバー
トセルミキサ回路の構成図である。本図からわかるよう
に、ＲＦ信号は下段トランジスタのゲート端子に入力さ
れる。従って本ミキサ回路の出力信号振幅は主に下段ト
ランジスタの信号増幅特性により決定される。
トセルミキサ回路の構成図である。本図からわかるよう
に、ＲＦ信号は下段トランジスタのゲート端子に入力さ
れる。従って本ミキサ回路の出力信号振幅は主に下段ト
ランジスタの信号増幅特性により決定される。
【０００４】
【発明が解決しようとする課題】しかしながら、従来技
術で説明したイメージ抑圧型受信機では、２つのＩＦ信
号間に振幅のずれ(ΔＡＩＦ/ＡＩＦ)、又は位相差の９
０度からのずれ（ΔθＩ Ｆ：ラジアン）が存在するとイ
メージ抑圧比（ＩＲＲ）が劣化し、 ＩＲＲ≒{（ΔＡＩＦ／ＡＩＦ）２＋（ΔθＩＦ）２}／４ （１） となる(RF Microelectronics, Rehzad Razavi, Prentic
e Hall PTR, p143)。
術で説明したイメージ抑圧型受信機では、２つのＩＦ信
号間に振幅のずれ(ΔＡＩＦ/ＡＩＦ)、又は位相差の９
０度からのずれ（ΔθＩ Ｆ：ラジアン）が存在するとイ
メージ抑圧比（ＩＲＲ）が劣化し、 ＩＲＲ≒{（ΔＡＩＦ／ＡＩＦ）２＋（ΔθＩＦ）２}／４ （１） となる(RF Microelectronics, Rehzad Razavi, Prentic
e Hall PTR, p143)。
【０００５】上記のＩＦ信号間のずれを発生させる主要
因の１つに、受信機に用いられているミキサの特性ばら
つきがある。例えば２つのミキサの増幅特性に２％程度
の相対誤差が存在した場合、ＩＲＲは約４０ｄＢに劣化
する。
因の１つに、受信機に用いられているミキサの特性ばら
つきがある。例えば２つのミキサの増幅特性に２％程度
の相対誤差が存在した場合、ＩＲＲは約４０ｄＢに劣化
する。
【０００６】図８は、ミキサの増幅特性ばらつきを軽減
するための従来技術としての直交ミキサ回路（国際会議
ISSCC93-TP9.4）である。この構成は、図７に示した従
来技術のギルバートセルミキサを２個結合し、ＲＦ信号
入力用のトランジスタのソース端子を結合したものであ
る。しかしながら、この構成では、ＲＦ信号入力用トラ
ンジスタの増幅率ばらつきを完全には除去できないため
に、ＩＦ−ＩとＩＦ−Ｑ間に信号振幅のずれが残存す
る。
するための従来技術としての直交ミキサ回路（国際会議
ISSCC93-TP9.4）である。この構成は、図７に示した従
来技術のギルバートセルミキサを２個結合し、ＲＦ信号
入力用のトランジスタのソース端子を結合したものであ
る。しかしながら、この構成では、ＲＦ信号入力用トラ
ンジスタの増幅率ばらつきを完全には除去できないため
に、ＩＦ−ＩとＩＦ−Ｑ間に信号振幅のずれが残存す
る。
【０００７】また、ＩＦ−ＩとＩＦ−Ｑとの間の信号振
幅のずれを完全に除去するために、図９に示すようにＲ
Ｆ信号入力用のトランジスタを共通化することも考えら
れる。しかしながら、この構成では２つの内部信号（Ｌ
Ｏ−ＩとＬＯ−Ｑ）間に位相差の９０度からのずれ（Δ
θＬＯ：ラジアン）が存在すると、内部信号間で干渉を
起こし、ＩＦ信号における位相のずれがＬＯ信号間の位
相のずれよりも悪化するという問題がある。例えば、ゲ
ート長０．２μｍのＣＭＯＳで図９の回路を構成した場
合、回路シミュレータＨＳＰＩＣＥの計算結果では ΔθＩＦ≒１.４ΔθＬＯ となり内部信号間に干渉がない図８の場合（ΔθＩＦ＝
ΔθＬＯ）に比べてＩＦ信号位相ずれが約３ｄＢ悪化す
る。
幅のずれを完全に除去するために、図９に示すようにＲ
Ｆ信号入力用のトランジスタを共通化することも考えら
れる。しかしながら、この構成では２つの内部信号（Ｌ
Ｏ−ＩとＬＯ−Ｑ）間に位相差の９０度からのずれ（Δ
θＬＯ：ラジアン）が存在すると、内部信号間で干渉を
起こし、ＩＦ信号における位相のずれがＬＯ信号間の位
相のずれよりも悪化するという問題がある。例えば、ゲ
ート長０．２μｍのＣＭＯＳで図９の回路を構成した場
合、回路シミュレータＨＳＰＩＣＥの計算結果では ΔθＩＦ≒１.４ΔθＬＯ となり内部信号間に干渉がない図８の場合（ΔθＩＦ＝
ΔθＬＯ）に比べてＩＦ信号位相ずれが約３ｄＢ悪化す
る。
【０００８】本発明は、以上のような点に鑑みて、ＩＦ
信号の位相ずれを悪化させることなくミキサの増幅特性
ばらつきを除去することで、高精度にイメージ波抑圧を
行う受信機を提供することを目的とする。
信号の位相ずれを悪化させることなくミキサの増幅特性
ばらつきを除去することで、高精度にイメージ波抑圧を
行う受信機を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
の第１の発明の直交ミキサ回路は、第１の差動乗算信号
を受容し１対の差動出力を提供する差動アンプと、第２
の差動乗算信号を受容する２対のトランジスタからなる
第１及び第２の差動トランジスタ対と、第２の差動乗算
信号と周波数が等しくかつ９０度位相の異なる第３の差
動乗算信号を受容する２対トランジスタからなる第３及
び第４の差動トランジスタ対と、電流源として動作する
第１及び第２のインピーダンス回路と、インピーダンス
値の相等しい第１及び第２及び第３及び第４の負荷イン
ピーダンスとを有し、第１及び第２の差動トランジスタ
対のドレイン端子がそれぞれ第１及び第２の負荷インピ
ーダンスを介して第１の電源電位に接続され、第３及び
第４の差動トランジスタ対のドレイン端子がそれぞれ第
３及び第４の負荷インピーダンスを介して第１の電源電
位に接続され、第１及び第３の差動トランジスタ対のソ
ース端子間が直結され、第２及び第４の差動トランジス
タ対のソース端子間が直結され、第１及び第３の差動ト
ランジスタ対のソース端子が第１のインピーダンス回路
を介して第２の電源電位に接続され、第２及び第４の差
動トランジスタ対のソース端子が第２のインピーダンス
回路を介して第２の電源電位に接続され、前記差動アン
プの差動出力を、前記第１の差動トランジスタ対と第１
のインピーダンス回路との結合点と前記第２の差動トラ
ンジスタ対と第２のインピーダンス回路との結合点とに
各々結合し、前記第１及び第２の負荷インピーダンスと
前記第１及び第２の差動トランジスタ対との結合点か
ら、前記第１の乗算信号と前記第２の乗算信号との積を
出力し、前記第３及び第４の負荷インピーダンスと前記
第３及び第４の差動トランジスタ対との結合点から、前
記第１の乗算信号と前記第３の乗算信号との積を出力す
るよう構成した。
の第１の発明の直交ミキサ回路は、第１の差動乗算信号
を受容し１対の差動出力を提供する差動アンプと、第２
の差動乗算信号を受容する２対のトランジスタからなる
第１及び第２の差動トランジスタ対と、第２の差動乗算
信号と周波数が等しくかつ９０度位相の異なる第３の差
動乗算信号を受容する２対トランジスタからなる第３及
び第４の差動トランジスタ対と、電流源として動作する
第１及び第２のインピーダンス回路と、インピーダンス
値の相等しい第１及び第２及び第３及び第４の負荷イン
ピーダンスとを有し、第１及び第２の差動トランジスタ
対のドレイン端子がそれぞれ第１及び第２の負荷インピ
ーダンスを介して第１の電源電位に接続され、第３及び
第４の差動トランジスタ対のドレイン端子がそれぞれ第
３及び第４の負荷インピーダンスを介して第１の電源電
位に接続され、第１及び第３の差動トランジスタ対のソ
ース端子間が直結され、第２及び第４の差動トランジス
タ対のソース端子間が直結され、第１及び第３の差動ト
ランジスタ対のソース端子が第１のインピーダンス回路
を介して第２の電源電位に接続され、第２及び第４の差
動トランジスタ対のソース端子が第２のインピーダンス
回路を介して第２の電源電位に接続され、前記差動アン
プの差動出力を、前記第１の差動トランジスタ対と第１
のインピーダンス回路との結合点と前記第２の差動トラ
ンジスタ対と第２のインピーダンス回路との結合点とに
各々結合し、前記第１及び第２の負荷インピーダンスと
前記第１及び第２の差動トランジスタ対との結合点か
ら、前記第１の乗算信号と前記第２の乗算信号との積を
出力し、前記第３及び第４の負荷インピーダンスと前記
第３及び第４の差動トランジスタ対との結合点から、前
記第１の乗算信号と前記第３の乗算信号との積を出力す
るよう構成した。
【００１０】上記目的を達成するための第２の発明の直
交ミキサ回路は、前記差動アンプが、前記第１の電源端
子と前記第２の電源端子の間に、直列挿入される、第１
の差動乗算信号を受容する差動トランジスタ対と電流源
として動作するインピーダンス回路とを有する。
交ミキサ回路は、前記差動アンプが、前記第１の電源端
子と前記第２の電源端子の間に、直列挿入される、第１
の差動乗算信号を受容する差動トランジスタ対と電流源
として動作するインピーダンス回路とを有する。
【００１１】上記目的を達成するための第３の発明の直
交ミキサ回路は、前記インピーダンス回路が第１乗算信
号又は第２乗算信号の周波数にほぼ共振する、容量とイ
ンダクタの並列回路を有する並列共振回路である。
交ミキサ回路は、前記インピーダンス回路が第１乗算信
号又は第２乗算信号の周波数にほぼ共振する、容量とイ
ンダクタの並列回路を有する並列共振回路である。
【００１２】上記目的を達成するための第４の発明の直
交ミキサ回路は、前記インピーダンス回路がインダクタ
により構成される。
交ミキサ回路は、前記インピーダンス回路がインダクタ
により構成される。
【００１３】上記目的を達成するための第５の発明の直
交ミキサ回路は、前記インピーダンス回路がゲート電位
が固定されたトランジスタにより構成される。
交ミキサ回路は、前記インピーダンス回路がゲート電位
が固定されたトランジスタにより構成される。
【００１４】上記目的を達成するための第６の発明の複
素ミキサ回路は、第４の差動乗算信号を受容する４対の
トランジスタからなる第５及び第６及び第７及び第８の
差動トランジスタ対と、第４の差動乗算信号と周波数が
等しくかつ９０度位相の異なる第５の差動乗算信号を受
容する４対トランジスタからなる第９及び第１０及び第
１１及び第１２の差動トランジスタ対と、電流源として
動作する第３及び第４及び第５及び第６のインピーダン
ス回路と、インピーダンス値の相等しい第５及び第６及
び第７及び第８の負荷インピーダンスとを有し、第５及
び第６及び第１１及び第１２の差動トランジスタ対のド
レイン端子がそれぞれ第５及び第６の負荷インピーダン
スを介して第１の電源電位に接続され、第７及び第８及
び第９及び第１０の差動トランジスタ対のドレイン端子
がそれぞれ第７及び第８の負荷インピーダンスを介して
第１の電源電位に接続され、第５及び第７の差動トラン
ジスタ対のソース端子間が直結され、第６及び第８の差
動トランジスタ対のソース端子間が直結され、第９及び
第１１の差動トランジスタ対のソース端子間が直結さ
れ、第１０及び第１２の差動トランジスタ対のソース端
子間が直結され、第５及び第７の差動トランジスタ対の
ソース端子が第３のインピーダンス回路を介して第２の
電源電位に接続され、第６及び第８の差動トランジスタ
対のソース端子が第４のインピーダンス回路を介して第
２の電源電位に接続され、第９及び第１１の差動トラン
ジスタ対のソース端子が第５のインピーダンス回路を介
して第２の電源電位に接続され、第１０及び第１２の差
動トランジスタ対のソース端子が第６のインピーダンス
回路を介して第２の電源電位に接続され、第６の乗算信
号を、前記第５の差動トランジスタ対と第３のインピー
ダンス回路との結合点と前記第６の差動トランジスタ対
と第４のインピーダンス回路との結合点とに各々結合
し、第６の乗算信号と周波数が等しく位相が９０度異な
る第７の乗算信号を、前記第９の差動トランジスタ対と
第５のインピーダンス回路との結合点と前記第１０の差
動トランジスタ対と第６のインピーダンス回路との結合
点とに各々結合し、前記第５及び第６の負荷インピーダ
ンスと前記第５及び第６の差動トランジスタ対との結合
点から、前記第１の直交ミキサ回路出力と前記第４の乗
算信号との積を出力し、前記第７及び第８の負荷インピ
ーダンスと前記第７及び第８の差動トランジスタ対との
結合点から、前記第１の直交ミキサ回路出力と前記第５
の乗算信号との積を出力するよう構成した。
素ミキサ回路は、第４の差動乗算信号を受容する４対の
トランジスタからなる第５及び第６及び第７及び第８の
差動トランジスタ対と、第４の差動乗算信号と周波数が
等しくかつ９０度位相の異なる第５の差動乗算信号を受
容する４対トランジスタからなる第９及び第１０及び第
１１及び第１２の差動トランジスタ対と、電流源として
動作する第３及び第４及び第５及び第６のインピーダン
ス回路と、インピーダンス値の相等しい第５及び第６及
び第７及び第８の負荷インピーダンスとを有し、第５及
び第６及び第１１及び第１２の差動トランジスタ対のド
レイン端子がそれぞれ第５及び第６の負荷インピーダン
スを介して第１の電源電位に接続され、第７及び第８及
び第９及び第１０の差動トランジスタ対のドレイン端子
がそれぞれ第７及び第８の負荷インピーダンスを介して
第１の電源電位に接続され、第５及び第７の差動トラン
ジスタ対のソース端子間が直結され、第６及び第８の差
動トランジスタ対のソース端子間が直結され、第９及び
第１１の差動トランジスタ対のソース端子間が直結さ
れ、第１０及び第１２の差動トランジスタ対のソース端
子間が直結され、第５及び第７の差動トランジスタ対の
ソース端子が第３のインピーダンス回路を介して第２の
電源電位に接続され、第６及び第８の差動トランジスタ
対のソース端子が第４のインピーダンス回路を介して第
２の電源電位に接続され、第９及び第１１の差動トラン
ジスタ対のソース端子が第５のインピーダンス回路を介
して第２の電源電位に接続され、第１０及び第１２の差
動トランジスタ対のソース端子が第６のインピーダンス
回路を介して第２の電源電位に接続され、第６の乗算信
号を、前記第５の差動トランジスタ対と第３のインピー
ダンス回路との結合点と前記第６の差動トランジスタ対
と第４のインピーダンス回路との結合点とに各々結合
し、第６の乗算信号と周波数が等しく位相が９０度異な
る第７の乗算信号を、前記第９の差動トランジスタ対と
第５のインピーダンス回路との結合点と前記第１０の差
動トランジスタ対と第６のインピーダンス回路との結合
点とに各々結合し、前記第５及び第６の負荷インピーダ
ンスと前記第５及び第６の差動トランジスタ対との結合
点から、前記第１の直交ミキサ回路出力と前記第４の乗
算信号との積を出力し、前記第７及び第８の負荷インピ
ーダンスと前記第７及び第８の差動トランジスタ対との
結合点から、前記第１の直交ミキサ回路出力と前記第５
の乗算信号との積を出力するよう構成した。
【００１５】上記目的を達成するための第７の発明の複
素ミキサ回路は、第６の発明に記載のインピーダンス回
路が第４乗算信号又は第６乗算信号の周波数にほぼ共振
する、容量とインダクタの並列回路を有する並列共振回
路である。
素ミキサ回路は、第６の発明に記載のインピーダンス回
路が第４乗算信号又は第６乗算信号の周波数にほぼ共振
する、容量とインダクタの並列回路を有する並列共振回
路である。
【００１６】上記目的を達成するための第８の発明の複
素ミキサ回路は、第６の発明に記載のインピーダンス回
路がインダクタにより構成される。
素ミキサ回路は、第６の発明に記載のインピーダンス回
路がインダクタにより構成される。
【００１７】上記目的を達成するための第９の発明の複
素ミキサ回路は、第６の発明に記載のインピーダンス回
路がゲート電位が固定されたトランジスタにより構成さ
れる。
素ミキサ回路は、第６の発明に記載のインピーダンス回
路がゲート電位が固定されたトランジスタにより構成さ
れる。
【００１８】
【発明の実施の形態】図１は、本発明の第１の実施形態
の直交ミキサ回路である。
の直交ミキサ回路である。
【００１９】本実施形態は、容量及びインダクタを並列
接続した共振回路(タンク回路)を電流源に用いている。
本実施形態は、特願平１１−２３８２７９に提示された
相補型ミキサ回路を２個結合し、かつＲＦ信号入力用の
差動アンプ及び２個のタンク回路を共通にしてＩＦ出力
信号間の振幅のずれを大幅に縮小するものである。
接続した共振回路(タンク回路)を電流源に用いている。
本実施形態は、特願平１１−２３８２７９に提示された
相補型ミキサ回路を２個結合し、かつＲＦ信号入力用の
差動アンプ及び２個のタンク回路を共通にしてＩＦ出力
信号間の振幅のずれを大幅に縮小するものである。
【００２０】タンク回路は、その共振周波数近傍の信号
に対して大きなインピーダンスを示す。従って、交流
（ＡＣ）的にはタンク回路はオープンと考えても良い。
これにより、本実施形態は、図９に示したＲＦ入力トラ
ンジスタを共通にした直交ミキサ回路とＡＣモデル的に
は同一であり、ＲＦ信号の増幅を行うトランジスタが共
通のため、ＩＦ−Ｉ及びＩＦ−Ｑの間の信号振幅のずれ
を除去できる。
に対して大きなインピーダンスを示す。従って、交流
（ＡＣ）的にはタンク回路はオープンと考えても良い。
これにより、本実施形態は、図９に示したＲＦ入力トラ
ンジスタを共通にした直交ミキサ回路とＡＣモデル的に
は同一であり、ＲＦ信号の増幅を行うトランジスタが共
通のため、ＩＦ−Ｉ及びＩＦ−Ｑの間の信号振幅のずれ
を除去できる。
【００２１】また、本実施形態では、ＲＦ信号を入力す
る差動アンプと内部（ＬＯ）信号を入力するトランジス
タ対が直流（ＤＣ）的に切断されており、それぞれのＤ
Ｃバイアスを独立に設定できる。従って、ＩＦ信号にお
ける位相のずれがＬＯ信号間の位相ずれよりもさらに小
さくなるように、ＬＯ信号を入力するトランジスタのＤ
Ｃバイアスを設定することができる。即ち、本実施形態
では、ＬＯ信号間の干渉を利用してＬＯ信号における位
相ずれを補正することができる。例えばゲート長０．２
μｍのＣＭＯＳで図１の回路を構成した場合、ＬＯ信号
を入力するトランジスタのゲートＤＣバイアスとＩＦ信
号の位相ずれの関係は図２のようになる(回路シミュレ
ータＨＳＰＩＣＥの計算結果)。本図からＬＯ信号入力
用トランジスタのゲート／ソース間ＤＣバイアスをトラ
ンジスタの閾値（０．３Ｖ）近傍に設定することで位相
ずれは ΔθＩＦ＜０．８ΔθＬＯ となることがわかる。ＬＯ信号における位相ずれが本実
施形態の直交ミキサ回路により補正され、ＩＦ信号にお
ける位相ずれがＬＯ信号間に干渉が無い場合よりもさら
に２ｄＢ以上改善されることがわかる(図９の直交ミキ
サよりも５ｄＢ以上位相ずれが改善される)。
る差動アンプと内部（ＬＯ）信号を入力するトランジス
タ対が直流（ＤＣ）的に切断されており、それぞれのＤ
Ｃバイアスを独立に設定できる。従って、ＩＦ信号にお
ける位相のずれがＬＯ信号間の位相ずれよりもさらに小
さくなるように、ＬＯ信号を入力するトランジスタのＤ
Ｃバイアスを設定することができる。即ち、本実施形態
では、ＬＯ信号間の干渉を利用してＬＯ信号における位
相ずれを補正することができる。例えばゲート長０．２
μｍのＣＭＯＳで図１の回路を構成した場合、ＬＯ信号
を入力するトランジスタのゲートＤＣバイアスとＩＦ信
号の位相ずれの関係は図２のようになる(回路シミュレ
ータＨＳＰＩＣＥの計算結果)。本図からＬＯ信号入力
用トランジスタのゲート／ソース間ＤＣバイアスをトラ
ンジスタの閾値（０．３Ｖ）近傍に設定することで位相
ずれは ΔθＩＦ＜０．８ΔθＬＯ となることがわかる。ＬＯ信号における位相ずれが本実
施形態の直交ミキサ回路により補正され、ＩＦ信号にお
ける位相ずれがＬＯ信号間に干渉が無い場合よりもさら
に２ｄＢ以上改善されることがわかる(図９の直交ミキ
サよりも５ｄＢ以上位相ずれが改善される)。
【００２２】図８に示した従来技術の直交ミキサ回路で
は、ＬＯ信号間の干渉を起こすことができない。また、
図９に示した直交ミキサ回路では、ＬＯ信号入力用トラ
ンジスタのゲート／ソース間ＤＣバイアスは、ＲＦ信号
入力用トランジスタを流れるＤＣ電流で決定され、トラ
ンジスタの閾値よりも約０．２Ｖ大きい値にバイアスさ
れる。従って、図８又は図９の直交ミキサ回路では、本
実施形態のような効果を発揮することはできない。
は、ＬＯ信号間の干渉を起こすことができない。また、
図９に示した直交ミキサ回路では、ＬＯ信号入力用トラ
ンジスタのゲート／ソース間ＤＣバイアスは、ＲＦ信号
入力用トランジスタを流れるＤＣ電流で決定され、トラ
ンジスタの閾値よりも約０．２Ｖ大きい値にバイアスさ
れる。従って、図８又は図９の直交ミキサ回路では、本
実施形態のような効果を発揮することはできない。
【００２３】図３は、本発明の第２の実施形態の直交ミ
キサ回路である。
キサ回路である。
【００２４】本実施形態は、第１の実施形態の直交ミキ
サ回路におけるＲＦ信号入力用の差動アンプをＰＭＯＳ
を用いて構成し、ＲＦ信号入力用トランジスタのドレイ
ン端子とＬＯ信号入力用トランジスタのソース端子を直
結したものである。本実施形態においても、ＲＦ信号入
力用トランジスタとＬＯ信号入力用トランジスタのＤＣ
バイアスを独立に設定できる。このため第１の実施形態
と同様の効果を持つ直交ミキサ回路を構成できる。
サ回路におけるＲＦ信号入力用の差動アンプをＰＭＯＳ
を用いて構成し、ＲＦ信号入力用トランジスタのドレイ
ン端子とＬＯ信号入力用トランジスタのソース端子を直
結したものである。本実施形態においても、ＲＦ信号入
力用トランジスタとＬＯ信号入力用トランジスタのＤＣ
バイアスを独立に設定できる。このため第１の実施形態
と同様の効果を持つ直交ミキサ回路を構成できる。
【００２５】図４は、本発明の第３の実施形態の複素ミ
キサ回路である。
キサ回路である。
【００２６】本実施形態は、第１の実施形態の直交ミキ
サ回路を２個結合し、内部信号及び負荷インピーダンス
を共通化したものである。２つの直交ミキサ回路は、フ
ィルタ等によって生成された９０度位相の異なる２つの
ＲＦ信号と９０度位相の異なる２つのＬＯ信号との乗算
を行う。その乗算結果を、付加インピーダンスを共通に
することで一方を加算し、他方を減算した形でＩＦ出力
している。
サ回路を２個結合し、内部信号及び負荷インピーダンス
を共通化したものである。２つの直交ミキサ回路は、フ
ィルタ等によって生成された９０度位相の異なる２つの
ＲＦ信号と９０度位相の異なる２つのＬＯ信号との乗算
を行う。その乗算結果を、付加インピーダンスを共通に
することで一方を加算し、他方を減算した形でＩＦ出力
している。
【００２７】複素ミキサでは、ＲＦ信号の誤差成分とＬ
Ｏ信号の誤差成分の乗算分のみがＩＦ信号の誤差成分と
して出力されるため、ＩＦ信号の誤差成分を縮小するこ
とができる(CMOS Wireless Transceiver Design, Jan C
rols and Michiel Steyaert,Kluwer Academic Publishe
rs, p179)。また、本実施形態では、第１の実施形態と
同じ効果により、ＬＯ信号間の干渉を利用してＬＯ信号
における位相ずれを補正することができる。これにより
本実施形態の複素ミキサでは、大幅にＩＦ信号間のずれ
を縮小することができる。
Ｏ信号の誤差成分の乗算分のみがＩＦ信号の誤差成分と
して出力されるため、ＩＦ信号の誤差成分を縮小するこ
とができる(CMOS Wireless Transceiver Design, Jan C
rols and Michiel Steyaert,Kluwer Academic Publishe
rs, p179)。また、本実施形態では、第１の実施形態と
同じ効果により、ＬＯ信号間の干渉を利用してＬＯ信号
における位相ずれを補正することができる。これにより
本実施形態の複素ミキサでは、大幅にＩＦ信号間のずれ
を縮小することができる。
【００２８】本実施の形態では、ＲＦ信号入力用の差動
アンプを除去した構成となっているが、差動アンプを付
加した構成でも同じ効果を発揮できることはいうまでも
ない。
アンプを除去した構成となっているが、差動アンプを付
加した構成でも同じ効果を発揮できることはいうまでも
ない。
【００２９】また、本実施形態では、ＲＦ−Ｑ信号とＬ
Ｏ２−Ｑ信号との乗算結果を減算する構成としたが、図
５に示すようにＲＦ−Ｑ信号とＬＯ２−Ｉ信号との乗算
結果を減算する構成にしてもよい。
Ｏ２−Ｑ信号との乗算結果を減算する構成としたが、図
５に示すようにＲＦ−Ｑ信号とＬＯ２−Ｉ信号との乗算
結果を減算する構成にしてもよい。
【００３０】以上説明した第１及び第２及び第３の実施
形態では、ＬＯ信号入力にＮＭＯＳトランジスタ対を用
いたが、ＰＭＯＳトランジスタ対をＬＯ入力に用いるこ
ともできる。即ち、第１又は第２又は第３の実施形態
の、全てのＮＭＯＳトランジスタをＰＭＯＳトランジス
タに置き換え、全てのＰＭＯＳトランジスタをＮＭＯＳ
トランジスタに置き換え、接地電位と電源電位の接続を
入れ替えれば、同様の直交ミキサ回路及び複素ミキサ回
路を構成できる。
形態では、ＬＯ信号入力にＮＭＯＳトランジスタ対を用
いたが、ＰＭＯＳトランジスタ対をＬＯ入力に用いるこ
ともできる。即ち、第１又は第２又は第３の実施形態
の、全てのＮＭＯＳトランジスタをＰＭＯＳトランジス
タに置き換え、全てのＰＭＯＳトランジスタをＮＭＯＳ
トランジスタに置き換え、接地電位と電源電位の接続を
入れ替えれば、同様の直交ミキサ回路及び複素ミキサ回
路を構成できる。
【００３１】また、以上説明した第１及び第２及び第３
の実施の形態では、タンク回路を定電流源として用いた
が、タンク回路の代わりに高周波信号に対して高いイン
ピーダンスを示すインダクタンス値の大きなインダクタ
(ＲＦチョークコイル)、若しくは電流源として通常用い
られるゲート電位を固定したトランジスタ等を用いても
良い。
の実施の形態では、タンク回路を定電流源として用いた
が、タンク回路の代わりに高周波信号に対して高いイン
ピーダンスを示すインダクタンス値の大きなインダクタ
(ＲＦチョークコイル)、若しくは電流源として通常用い
られるゲート電位を固定したトランジスタ等を用いても
良い。
【００３２】
【発明の効果】従って、本発明による直交ミキサ回路及
び複素ミキサ回路によれば、ＬＯ信号における位相ずれ
を補正することでＩＦ信号の位相ずれを大幅に縮小し、
且つミキサの増幅特性ばらつきを大幅に軽減すること
で、高精度のイメージ抑圧を行う受信機を実現すること
ができる。
び複素ミキサ回路によれば、ＬＯ信号における位相ずれ
を補正することでＩＦ信号の位相ずれを大幅に縮小し、
且つミキサの増幅特性ばらつきを大幅に軽減すること
で、高精度のイメージ抑圧を行う受信機を実現すること
ができる。
【図１】本発明の第１の実施形態の直交ミキサ回路の構
成図である。
成図である。
【図２】本発明の第１の実施形態による、直交ミキサ回
路のＤＣバイアスと位相ずれ補正効果との関係を、回路
シミュレータＨＳＰＩＣＥで計算した結果を示すグラフ
である。
路のＤＣバイアスと位相ずれ補正効果との関係を、回路
シミュレータＨＳＰＩＣＥで計算した結果を示すグラフ
である。
【図３】本発明の第２の実施形態の直交ミキサ回路の構
成図である。
成図である。
【図４】本発明の第３の実施形態の第１の複素ミキサ回
路の構成図である。
路の構成図である。
【図５】本発明の第３の実施形態の第２の複素ミキサ回
路の構成図である。
路の構成図である。
【図６】従来のイメージ抑圧型受信機の構成図である。
【図７】従来用いられていたギルバートセルミキサ回路
の構成図である。
の構成図である。
【図８】従来の直交ミキサ回路の構成図である。
【図９】ＲＦ入力用トランジスタを共通にした直交ミキ
サ回路構成図である。
サ回路構成図である。
１ 差動アンプ ２ 差動トランジスタ対 ３ インピーダンス回路 ４ 負荷インピーダンス
Claims (9)
- 【請求項１】 第１の差動乗算信号を受容し１対の差動
出力を提供する差動アンプと、 第２の差動乗算信号を受容する２対のトランジスタから
なる第１及び第２の差動トランジスタ対と、 第２の差動乗算信号と周波数が等しくかつ９０度位相の
異なる第３の差動乗算信号を受容する２対トランジスタ
からなる第３及び第４の差動トランジスタ対と、 電流源として動作する第１及び第２のインピーダンス回
路と、 インピーダンス値の相等しい第１及び第２及び第３及び
第４の負荷インピーダンスとを有し、 第１及び第２の差動トランジスタ対のドレイン端子がそ
れぞれ第１及び第２の負荷インピーダンスを介して第１
の電源電位に接続され、 第３及び第４の差動トランジスタ対のドレイン端子がそ
れぞれ第３及び第４の負荷インピーダンスを介して第１
の電源電位に接続され、 第１及び第３の差動トランジスタ対のソース端子間が直
結され、 第２及び第４の差動トランジスタ対のソース端子間が直
結され、 第１及び第３の差動トランジスタ対のソース端子が第１
のインピーダンス回路を介して第２の電源電位に接続さ
れ、 第２及び第４の差動トランジスタ対のソース端子が第２
のインピーダンス回路を介して第２の電源電位に接続さ
れ、 前記差動アンプの差動出力を、前記第１の差動トランジ
スタ対と第１のインピーダンス回路との結合点と前記第
２の差動トランジスタ対と第２のインピーダンス回路と
の結合点とに各々結合し、 前記第１及び第２の負荷インピーダンスと前記第１及び
第２の差動トランジスタ対との結合点から、前記第１の
差動乗算信号と前記第２の差動乗算信号との積を出力
し、 前記第３及び第４の負荷インピーダンスと前記第３及び
第４の差動トランジスタ対との結合点から、前記第１の
差動乗算信号と前記第３の差動乗算信号との積を出力す
ることを特徴とする直交ミキサ回路。 - 【請求項２】 前記差動アンプが、前記第１の電源端子
と前記第２の電源端子の間に、直列挿入される、第１の
差動乗算信号を受容する差動トランジスタ対と電流源と
して動作するインピーダンス回路とを有することを特徴
とする請求項１に記載の直交ミサ回路。 - 【請求項３】 前記インピーダンス回路が第１乗算信号
又は第２乗算信号の周波数にほぼ共振する、容量とイン
ダクタの並列回路を有する並列回路であることを特徴と
する請求項１に記載の直交ミキサ回路。 - 【請求項４】 前記インピーダンス回路がインダクタに
より構成されることを特徴とする請求項１に記載の直交
ミキサ回路。 - 【請求項５】 前記インピーダンス回路がゲート電位が
固定されたトランジスタにより構成されることを特徴と
する請求項１に記載の直交ミキサ回路。 - 【請求項６】 第４の差動乗算信号を受容する４対のト
ランジスタからなる第５及び第６及び第７及び第８の差
動トランジスタ対と、 第４の差動乗算信号と周波数が等しくかつ９０度位相の
異なる第５の差動乗算信号を受容する４対トランジスタ
からなる第９及び第１０及び第１１及び第１２の差動ト
ランジスタ対と、 電流源として動作する第３及び第４及び第５及び第６の
インピーダンス回路と、 インピーダンス値の相等しい第５及び第６及び第７及び
第８の負荷インピーダンスとを有し、 第５及び第６及び第１１及び第１２の差動トランジスタ
対のドレイン端子がそれぞれ第５及び第６の負荷インピ
ーダンスを介して第１の電源電位に接続され、 第７及び第８及び第９及び第１０の差動トランジスタ対
のドレイン端子がそれぞれ第７及び第８の負荷インピー
ダンスを介して第１の電源電位に接続され、 第５及び第７の差動トランジスタ対のソース端子間が直
結され、 第６及び第８の差動トランジスタ対のソース端子間が直
結され、 第９及び第１１の差動トランジスタ対のソース端子間が
直結され、 第１０及び第１２の差動トランジスタ対のソース端子間
が直結され、 第５及び第７の差動トランジスタ対のソース端子が第３
のインピーダンス回路を介して第２の電源電位に接続さ
れ、 第６及び第８の差動トランジスタ対のソース端子が第４
のインピーダンス回路を介して第２の電源電位に接続さ
れ、 第９及び第１１の差動トランジスタ対のソース端子が第
５のインピーダンス回路を介して第２の電源電位に接続
され、 第１０及び第１２の差動トランジスタ対のソース端子が
第６のインピーダンス回路を介して第２の電源電位に接
続され、 第６の乗算信号を、前記第５の差動トランジスタ対と第
３のインピーダンス回路との結合点と前記第６の差動ト
ランジスタ対と第４のインピーダンス回路との結合点と
に各々結合し、 第６の乗算信号と周波数が等しく位相が９０度異なる第
７の乗算信号を、前記第９の差動トランジスタ対と第５
のインピーダンス回路との結合点と前記第１０の差動ト
ランジスタ対と第６のインピーダンス回路との結合点と
に各々結合し、 前記第５及び第６の負荷インピーダンスと前記第５及び
第６の差動トランジスタ対との結合点から、前記第１の
直交ミキサ回路出力と前記第４の乗算信号との積を出力
し、 前記第７及び第８の負荷インピーダンスと前記第７及び
第８の差動トランジスタ対との結合点から、前記第１の
直交ミキサ回路出力と前記第５の乗算信号との積を出力
することを特徴とする複素ミキサ回路。 - 【請求項７】 前記インピーダンス回路が第４乗算信号
又は第６乗算信号の周波数にほぼ共振する、容量とイン
ダクタの並列回路を有する並列共振回路であることを特
徴とする請求項６に記載の複素ミキサ回路。 - 【請求項８】 前記インピーダンス回路がインダクタに
より構成されることを特徴とする請求項６に記載の複素
ミキサ回路。 - 【請求項９】 前記インピーダンス回路がゲート電位が
固定されたトランジスタにより構成されることを特徴と
する請求項６に記載の複素ミキサ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000070318A JP2001257538A (ja) | 2000-03-14 | 2000-03-14 | 直交ミキサ回路及び複素ミキサ回路 |
| US09/799,035 US6871057B2 (en) | 2000-03-08 | 2001-03-06 | Mixer circuit |
| DE60120256T DE60120256T2 (de) | 2000-03-08 | 2001-03-07 | Mischerschaltung |
| EP01410024A EP1133051B1 (en) | 2000-03-08 | 2001-03-07 | A mixer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000070318A JP2001257538A (ja) | 2000-03-14 | 2000-03-14 | 直交ミキサ回路及び複素ミキサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001257538A true JP2001257538A (ja) | 2001-09-21 |
Family
ID=18589071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000070318A Pending JP2001257538A (ja) | 2000-03-08 | 2000-03-14 | 直交ミキサ回路及び複素ミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001257538A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007108163A1 (ja) * | 2006-03-22 | 2007-09-27 | Niigata Seimitsu Co., Ltd. | 周波数変換回路 |
| JP2009519643A (ja) * | 2005-12-15 | 2009-05-14 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | ミキサ回路および方法 |
| US7602227B2 (en) | 2004-07-31 | 2009-10-13 | Integrant Technologies Inc. | Differential amplifier circuit and mixer circuit having improved linearity |
| JPWO2008102411A1 (ja) * | 2007-02-20 | 2010-05-27 | 富士通株式会社 | 信号処理装置および方法 |
| US8045650B2 (en) | 2005-06-24 | 2011-10-25 | Panasonic Corporation | Radio receiving apparatus |
-
2000
- 2000-03-14 JP JP2000070318A patent/JP2001257538A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7602227B2 (en) | 2004-07-31 | 2009-10-13 | Integrant Technologies Inc. | Differential amplifier circuit and mixer circuit having improved linearity |
| US8045650B2 (en) | 2005-06-24 | 2011-10-25 | Panasonic Corporation | Radio receiving apparatus |
| JP2009519643A (ja) * | 2005-12-15 | 2009-05-14 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | ミキサ回路および方法 |
| JP2012182817A (ja) * | 2005-12-15 | 2012-09-20 | Telefon Ab L M Ericsson | ミキサ回路を備える受信回路および無線通信装置 |
| WO2007108163A1 (ja) * | 2006-03-22 | 2007-09-27 | Niigata Seimitsu Co., Ltd. | 周波数変換回路 |
| JP2007258861A (ja) * | 2006-03-22 | 2007-10-04 | Niigata Seimitsu Kk | 周波数変換回路 |
| JPWO2008102411A1 (ja) * | 2007-02-20 | 2010-05-27 | 富士通株式会社 | 信号処理装置および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100387249B1 (ko) | 영상제거믹서 | |
| KR101051544B1 (ko) | 혼합기 회로 및 방법 | |
| US20040063419A1 (en) | Subharmonic mixer | |
| US7227392B2 (en) | Frequency multiplier | |
| TWI509981B (zh) | 接收機射頻前端電路及低雜訊放大器 | |
| KR20080074336A (ko) | 신호 변환기, 신호 변환 보상방법, 신호 변환기를 포함하는 rf 수신기, 및 rf신호 수신 방법 | |
| JPH06334440A (ja) | ダブルバランスミキサ回路 | |
| JP4536528B2 (ja) | 差動用低雑音バイアス回路及び差動信号処理装置 | |
| US7627303B2 (en) | Signal downconverter | |
| US7319366B2 (en) | Offset local oscillator without using frequency divider | |
| JPH1070481A (ja) | 中間周波数信号発生装置、周波数変換装置、送信装置、受信装置及び送、受信装置 | |
| JP2004120478A (ja) | ミキサ回路及び差動増幅回路 | |
| JP4478451B2 (ja) | 高調波ミクサ | |
| JPH1168864A (ja) | 二重平衡変調器及び四相移相変調器並びにデジタル通信機 | |
| US6982584B2 (en) | Phase quadrature and slaved working frequency signal generator | |
| JP2001257538A (ja) | 直交ミキサ回路及び複素ミキサ回路 | |
| US6927629B2 (en) | Differential amplifier having improved balanced and linearity | |
| KR100677146B1 (ko) | Ｉ／ｑ 직교 복조기 | |
| US20030128068A1 (en) | Low noise image-reject gm-c filter | |
| TWI392222B (zh) | 可提高信號品質之混頻器 | |
| JP2005159587A (ja) | 偶高調波ミキサ | |
| JP3452782B2 (ja) | 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、送信装置および受信装置 | |
| CN112019192A (zh) | 一种基于变压器的高阶耦合正交信号产生电路及其应用 | |
| US11942906B2 (en) | Transmitter having harmonic impedance adjustment circuit | |
| CN115085744B (zh) | 发射器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061010 |