JP2001256907A - 画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 ホト工程を用いずに上部電極膜を加工でき、
電子放出効率の高い薄膜型電子源を歩留りよく提供し、
高輝度、低消費電力の画像表示装置を提供する。 【解決手段】 上部電極に正極性の電圧を印加した際
に、上部電極表面から電子を放出する複数個の薄膜型電
子源を有する第１の基板と、枠部材と、蛍光体を有する
第２の基板とを備え、前記第１の基板、前記枠部材およ
び前記第２の基板とで囲まれる空間が真空雰囲気とされ
る表示素子を備える画像表示表示装置であって、第１の
基板は、複数個の薄膜型電子源の上部電極に駆動電圧を
印加する複数のバス電極と、少なくとも一つの前記薄膜
型電子源の上部電極と、複数のバス電極のいずれかのバ
ス電極との間に設けられる抵抗素子と、上部電極および
抵抗素子上に設けられ、各薄膜型電子源の電子放出部に
設けられる第１の開口部を有する第１の絶縁層を有す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像表示装置に係
わり、特に、下部電極、電子加速層（絶縁層、または、
半導体層、または、それらの積層膜、あるいは、混合
膜）と、上部電極の３層構造を有し、真空中に電子を放
出する薄膜型電子源を用いた画像表示装置に関する。

【０００２】

【従来の技術】薄膜型電子源とは、上部電極−電子加速
層（絶縁層、または、半導体層、または、それらの積層
膜、あるいは、混合膜）−下部電極の３層薄膜構造を基
本とし、上部電極−下部電極の間に電圧を印加して、上
部電極の表面から真空中に電子を放出させるものであ
る。例えば、加速層として絶縁体を用いる薄膜型電子
源、即ち、金属−絶縁体−金属を積層して構成されるＭ
ＩＭ（Metal-Insulator-Metal）型薄膜型電子源、金属
−絶縁体−半導体を積層して構成されるＭＩＳ（Metal-
Insulator-Semiconductor）型薄膜型電子源等が知られ
ている。なお、ＭＩＭ型薄膜型電子源については、例え
ば、特開平７−６５７１０号公報に記載されている。

【０００３】図２５は、ＭＩＭ型薄膜型電子源の動作原
理を説明するため図である。上部電極１３と下部電極１
１との間に、駆動電圧源から駆動電圧Ｖｄを印加して、
絶縁層１２内の電界を１〜１０ＭＶ／ｃｍ程度にする
と、下部電極１１中のフェルミ準位近傍の電子はトンネ
ル現象により障壁を透過し、絶縁層１２、上部電極１３
の伝導帯へ注入されホットエレクトロンとなる。これら
のホットエレクトロンは絶縁層１２中、上部電極１３中
で散乱されエネルギーを損失するが、上部電極１３の仕
事関数φ以上のエネルギーを有する一部のホットエレク
トロンは、真空２０中に放出される。ここで、複数本の
上部電極１３と、複数本の下部電極１１を直交させて薄
膜型電子源マトリクスを形成すると、任意の場所から電
子線を発生させることができるので、画像表示装置等の
薄膜型電子源に用いることができる。これまで、金（Ａ
ｕ）−酸化アルミニウム（Ａｌ₂Ｏ₃）−アルミニウム
（Ａｌ）構造のＭＩＭ（Metal-Insulator-Metal）構造
などから電子放出が観測されている。

【０００４】

【発明が解決しようとする課題】ＭＩＭ型薄膜型電子源
は、絶縁層１２で加速したホットエレクトロンを、上部
電極１３を透過させて真空中に放出させる。したがっ
て、上部電極１３の膜厚はホットエレクトロンの散乱を
少なくするために数ｎｍ程度と薄くされる。一方、この
ようなＭＩＭ型薄膜型電子源では、上部電極１３の表面
が有機物等で汚染されるとホットエレクトロンが散乱さ
れ電子放出効率が低下してしまう。従来のＭＩＭ型薄膜
型電子源では、ホト工程により上部電極１３を加工する
際、上部電極１３の表面がレジストで汚染され、電子放
出効率が約１桁低下していた。そのため、電子放出効率
の回復のためには、アッシングによるクリーニング工程
が必要であった。この工程は、ＭＩＭ型薄膜型電子源の
絶縁層１２にチャージアップ等によるダメージを与えな
いよう細心の注意が必要であり、製造時の歩留まりが低
下しやすい。

【０００５】また、ＭＩＭ型薄膜型電子源マトリクスを
画像表示装置に使用する場合、ＭＩＭ型薄膜型電子源マ
トリクスを形成した基板と蛍光体を塗布した面板を、枠
部材を介してフリットガラス接合により貼り合わせ、真
空に封じることにより表示パネルを作成するが、対角５
インチ程度以上の大型の表示パネルには、大気圧を支持
するためスペーサを立てる必要がある。通常スペーサ
は、ＭＩＭ型薄膜型電子源へのダメージを与えないよう
に、下部電極１１の間、あるいは上部バス電極の間の間
隙に立てるため、精密な位置制御が必要である。位置制
御が不十分な場合、ＭＩＭ型薄膜型電子源がダメージを
受ける可能性があり、製造歩留りが低下しやすい。

【０００６】さらに、製造工程中の不良などにより下部
電極１３と上部電極１１が短絡する欠陥が生じた場合、
マトリクス駆動すると欠陥部が存在する下部電極１１、
上部電極１３の配線上の他の正常な薄膜型電子源も、十
分な駆動電圧Ｖｄが印加されなくなるため電子放出でき
なくなったり、電子放出量が低下したりして線欠陥が生
じてしまう。このような場合、画像表示装置等への使用
は不可能である。画像表示装置に用いる場合、薄膜型電
子源を数１０万〜数１００万個形成する必要があり、無
欠陥の薄膜型電子源マトリクスを形成することは困難で
ある。したがって、薄膜型電子源に欠陥が生じた場合で
も、点欠陥にとどめ線欠陥を生じさせないようにする必
要がある。

【０００７】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、ホト工
程を用いずに上部電極膜を加工でき、かつ、電子放出効
率の高い薄膜型電子源を歩留りよく提供し、高輝度、低
消費電力の画像表示装置を提供することにある。また、
本発明の他の目的は、スペーサを立ててもダメージを受
け難い薄膜型電子源を提供して、位置制御を容易にし、
画像表示装置の製造歩留りを向上させるとともに、スペ
ーサの配置場所を最適化してスペーサの目立たない高画
質の画像表示装置を提供することにある。さらに、本発
明の他の目的は、線欠陥の生じない薄膜型電子源マトリ
クスを提供し、画像表示装置の製造歩留りを向上するこ
とにある。本発明の前記ならびにその他の目的と新規な
特徴は、本明細書の記述及び添付図面によって明らかに
する。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。即ち、本発明は、下部電極と、上部
電極とを有し、前記上部電極に正極性の電圧を印加した
際に、前記上部電極表面から電子を放出する複数個の薄
膜型電子源を有する第１の基板と、枠部材と、蛍光体を
有する第２の基板とを備え、前記第１の基板、前記枠部
材および前記第２の基板とで囲まれる空間が真空雰囲気
とされる表示素子を備える画像表示表示装置であって、
前記第１の基板は、複数個の薄膜型電子源の上部電極に
駆動電圧を印加する複数のバス電極と、少なくとも一つ
の前記薄膜型電子源の上部電極と、前記複数のバス電極
のいずれかのバス電極との間に設けられる抵抗素子と、
前記上部電極および抵抗素子上に設けられ、前記各薄膜
型電子源の電子放出部に設けられる第１の開口部を有す
る第１の絶縁層を有することを特徴とする。

【０００９】また、本発明は、前記第１の絶縁層上に設
けられるスペーサを有することを特徴とする。また、本
発明は、前記バス電極が、バス電極下層と、前記バス電
極下層の膜厚よりも膜厚が厚いバス電極上層とで構成さ
れ、前記抵抗素子は、前記バス電極下層と同一の材料を
用いて形成されることを特徴とする。また、本発明は、
前記少なくとも一つの薄膜型電子源は、前記第１の開口
部よりも内側に位置するように設けられる第２の開口部
を有する第１の電極と、前記第１の開口部よりも外側に
位置するように設けられる第３の開口部を有するととも
に、前記第１の絶縁層と前記第１の電極との間に設けら
れる第２の電極とを有し、前記少なくとも一つの薄膜型
電子源の上部電極は、前記第２の開口部を覆うように、
前記第１の電極上に設けられていることを特徴とする。

【００１０】また、本発明は、前記少なくとも一つの薄
膜型電子源は、第２の開口部を有する第１の電極と、前
記第１の電極上に設けられ第３の開口部を有する第２の
電極と、第４の開口部を有するとともに、前記第１の絶
縁層と前記第２の電極との間に設けられる第２の絶縁層
とを有し、前記第２の絶縁層は、前記第１の絶縁層とは
異なる材料で構成され、前記第２の開口部は、前記第４
の開口部よりも内側に位置するように設けられ、前記第
３の開口部は、前記第４の開口部よりも外側に位置する
ように設けられ、前記少なくとも一つの薄膜型電子源の
上部電極は、前記第２の開口部を覆うように、前記第１
の電極上に設けられていることを特徴とする。

【００１１】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、実施の形態を説明す
るための全図において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。本発明の実
施の形態の画像表示装置は、薄膜型電子源マトリクスと
蛍光体との組み合わせによって、各ドットの輝度変調素
子を形成した表示パネルを用い、当該表示パネルの行電
極及び列電極に駆動回路を接続して構成される。ここ
で、表示パネルは、薄膜型電子源マトリクスが形成され
た電子源基板と蛍光体パターンが形成された蛍光表示板
とから構成される。

【００１２】初めに、図２ないし図１１を用いて、本実
施の形態の薄膜型電子源マトリクスを構成する薄膜型電
子源の一例の製造方法について説明する。なお、図２な
いし図１１において、同図（ｃ）は平面図、同図（ｂ）
は同図（ｃ）に示すＢ−Ｂ’切断線に沿った断面構造を
示す要部断面図、同（ａ）は同図（ｃ）に示すＡ−Ａ’
切断線に沿った断面構造を示す要部断面図である。先
ず、ガラス等の絶縁性の基板１０上を用意し、この基板
１０上に下部電極用の金属膜を形成する。下部電極用の
材料としては、アルミニウム（Ａｌ；以下、単に、Ａｌ
と称する。）やアルミニウム合金（以下、単に、Ａｌ合
金と称する。）を用いる。ここでは、ネオジム（Ｎｄ；
以下、単に、Ｎｄと称する。）を２原子量％ドープした
Ａｌ−Ｎｄ合金を用いた。また、金属膜の形成には、例
えば、スパッタリング法を用い、その膜厚は３００ｎｍ
とした。

【００１３】金属膜形成後は、ホト工程、エッチング工
程により図２に示すようなストライプ形状の下部電極１
１を形成する。このエッチングには、例えば、燐酸、酢
酸、硝酸の混合水溶液でのウェットエッチングを用い
る。次に、保護絶縁層１４、絶縁層１２の形成方法を図
３、図４を用いて説明する。まず、下部電極１１上の電
子放出部となる部分をレジスト膜２１でマスクし、その
他の部分を選択的に厚く陽極酸化し、保護絶縁層１４と
する。化成電圧を１００Ｖとすれば、厚さ約１３６ｎｍ
の保護絶縁層１４が形成される。次に、レジスト膜２１
を除去し残りの下部電極１１の表面を陽極酸化する。例
えば、化成電圧を６Ｖとすれば、下部電極１１上に厚さ
約１０ｎｍの絶縁層１２が形成される。

【００１４】次に、図５に示すように、上部電極１３へ
の給電線となる上部バス電極膜を、例えば、スパッタリ
ング法等で形成する。ここでは、上部バス電極膜として
積層膜を用い、上部バス電極下層１５の材料として、例
えば、タングステン（Ｗ；以下、単に、Ｗと称する。）
を、上部バス電極上層１６の材料として、例えば、Ａｌ
−Ｎｄ合金を用いた。また、その膜厚は、上部バス電極
下層膜は後で形成する上部電極１３が上部バス電極下層
１５の段差で断線しないように数ｎｍ〜数１０ｎｍ程度
と薄くし、上部バス電極上層膜は給電を十分にするこ
と、および後で形成するパシベーション膜のエッチング
の際のストッパー膜とするため、数１００ｎｍ程度と厚
く成膜した。続いて、図６に示すように、ホト工程、エ
ッチング工程により、上部バス電極上層膜を下部電極１
１とは直交し、電子放出部は含まない配線部の第一の電
極２２と、電子放出部を含む接触部の第二の電極２３に
分離するように加工する。このエッチングには、例え
ば、燐酸、酢酸、硝酸の混合水溶液中のウェットエッチ
ングを用いる。

【００１５】続いて、図７に示すように、上部バス電極
下層膜のＷを上記バス電極上層１６の第一の電極と第二
の電極の間を接続する抵抗２４となるように加工する。
この抵抗２４の役割については後述する。次に、図８に
示すように、基板１０の薄膜型電子源マトリクス形成領
域の全面にパシベーション膜１７となる絶縁膜を形成す
る。パシベーション膜１７としては、例えば、半導体素
子等でパシベーション膜として一般的に用いられている
ものを利用できる。即ち、材料としては、ＳｉＯ、Ｓｉ
Ｏ₂、リン珪酸ガラス、ホウ珪酸ガラス等のガラス類、
Ｓｉ₃Ｎ₄、Ａｌ₂Ｏ₃、ポリイミドなどが利用できる。ま
た、膜形成法としては、スパッタリング法、真空蒸着
法、化学気相成長法、塗布法などを用いることができ
る。例えば、ＳｉＯ₂、Ａｌ₂Ｏ₃、Ｓｉ₃Ｎ₄などの成膜
には、スパッタリング法や化学気相成長法、ＳｉＯの成
膜には真空蒸着法、リン珪酸ガラス、ホウ珪酸ガラス等
のガラス類やポリイミドは塗布法などを用いることがで
きる。ここでは、スパッタ法により成膜したＳｉ₃Ｎ₄膜
を用いた。また、膜厚は、例えば、０．３〜１０μｍ程
度と厚くする。

【００１６】続いて、図９に示すようにホト工程、エッ
チング工程により、パシベーション膜１７に電子放出部
を含む領域を開口する。この加工は、例えば、ＣＦ₄を
用いたドライエッチング法等を用いればよい。ＣＦ₄な
どのフッ化物系エッチングガスを用いたドライエッチン
グ法は、パシベーション膜１７の絶縁体を上部電極上層
１６のＡｌ合金に対し高い選択比でエッチングするの
で、上部電極上層１６をストッパー膜としてパシベーシ
ョン膜１７のみを加工することが可能である。引き続い
て、図１０に示すように、電子放出部の上部バス電極上
層１６を燐酸、酢酸、硝酸の混合水溶液中でウェットエ
ッチングする。このエッチャントは、Ａｌ合金はエッチ
ングするが、パシベーション膜１７に用いる絶縁体、上
部バス電極下層１５のＷはほとんどエッチングしない。
したがって、上部バス電極上層１６のみ高い選択比でエ
ッチングされる。そのため、パシベーション膜１７に対
し、上部バス電極上層１６が内側に後退し、開口部が庇
状のパシベーション膜１７が形成される。

【００１７】次に、図１１に示すようにホト工程、エッ
チング工程により上部バス電極下層１５のＷをエッチン
グし、電子放出部を開口する。この際、上部バス電極下
層１５のＷが上部バス電極上層１６およびパシベーショ
ン膜１７より電子放出部側に延在するように加工するこ
とで、後で形成する上部電極１３と接触をとることがで
きる。エッチングには、例えば、アンモニアと過酸化水
素の混合水溶液を用いればよい。最後に、例えば、スパ
ッタにより、上部電極膜を形成する。また、上部電極１
３としては、例えば、イリジウム（Ｉｒ）、白金（Ｐ
ｔ）、金（Ａｕ）の積層膜を用い、膜厚は数ｎｍ（本実
施の形態では４ｎｍ）である。

【００１８】図１に、上部電極膜を成膜した後の薄膜型
電子源を示す。なお、図１は、本実施の形態の薄膜型電
子源マトリクスを構成する薄膜型電子源の一例の概略構
成を示す図であり、同図（ｃ）は平面図、同図（ｂ）は
同図（ｃ）に示すＡ−Ａ’切断線に沿った要部断面図、
同図（ｂ）は同図（ｃ）に示すＢ−Ｂ’切断線に沿った
要部断面図である。同図に示すように、図１に示す薄膜
型電子源では、形成された薄い上部電極１３は、パシベ
ーション膜１７の開口部の庇状の段差で切断され、各薄
膜型電子源毎に分離されるとともに、上部バス電極上層
１６およびパシベーション膜１７より電子放出部側に延
在する上部バス電極下層１５のＷと接触し、給電される
構造となる。したがって、上部電極１３加工用のホト工
程が不要となり、レジストによる汚染がなくなる。ま
た、本実施の形態の薄膜型電子源は、電子放出部以外の
構成部が厚いパシベーション膜１７により被覆されてお
り、機械的なダメージに強くなり、その上、電子放出部
が厚いパシベーション膜１７の開口部の底に形成される
ため、機械的なダメージは受け難くなる。したがって、
表示装置作製の際にスペーサ等を立ててもダメージを受
け難い薄膜型電子源が得られる。さらに、本実施の形態
の薄膜型電子源は、抵抗２４がパシベーション膜１７に
よって被覆されているため、上部電極１３の膜を基板全
面に一様に形成しても抵抗２４と電気的に接触しない。
したがって、抵抗値を精密に制御することができる。

【００１９】ここで、抵抗２４の役割について説明す
る。抵抗２４は、薄膜型電子源マトリクスの点欠陥が表
示装置において線欠陥となることを防止する目的で設け
られる。図１２は、従来の薄膜型電子源マトリクスの等
価回路を示す回路図である。行電極（下部電極１１）３
１０と列電極（上部バス電極上層１６および上部バス電
極下層）３１１の各交点に薄膜型電子源３０１が形成さ
れている。ここで、各薄膜型電子源３０１は行電極３１
０と列電極３１１と直接結線されている。このため、例
えば、Ｒ２の行電極３１０と、Ｃ２の列電極３１１との
交点（Ｒ２，Ｃ２）にある薄膜型電子源３０１が製造不
良などの原因で短絡した場合、Ｒ２の行電極３１０と、
Ｃ２の列電極３１１とが短絡されるので、行電極駆動回
路４１あるいは列電極駆動回路４２から適正な電圧を両
電極に印加しようとしても電圧がかからなくなってしま
う。このために、Ｒ２の行電極３１０上の全素子、ある
いはＣ２の列電極３１１上の全素子が動作せず、「線欠
陥」となってしまう。

【００２０】図１３は、本実施の形態の薄膜型電子源マ
トリクスの等価回路を示す回路図である。本実施の形態
では、列電極３１１と薄膜型電子源３０１との間に抵抗
２４が挿入される。抵抗２４の抵抗値を列電極駆動回路
４２の出力インピーダンスの１０倍以上に設定しておく
と、（Ｒ２，Ｃ２）にある薄膜型電子源３０１が短絡し
ても、Ｒ２の行電極３１０と、Ｃ２の列電極３１１との
間の抵抗４２は駆動回路の出力インピーダンスより充分
高いため、両電極には十分な電圧が印加され、両電極上
の他の薄膜型電子源３０１は正常に動作する。もちろ
ん、（Ｒ２，Ｃ２）にある薄膜型電子源３０１は動作し
ない。このようにして、「点欠陥」が「線欠陥」になる
ことを防止できる。

【００２１】前述の製造方法では、計６回のホト工程が
必要であった。ホト工程回数はコスト低減のためできる
だけ削減することが好ましい。以下に、図１４ないし図
１９を用いて、上部バス電極膜上層１６をパシベーショ
ン膜１７とは異なる材料から成る絶縁膜で被覆すること
によりホト工程を削減した、本実施の形態の薄膜型電子
源マトリクスを構成する薄膜型電子源の製造方法の他の
例について説明する。なお、図１４ないし図１９におい
て、同図（ｃ）は平面図、同図（ｂ）は同図（ｃ）に示
すＢ−Ｂ’切断線に沿った断面構造を示す要部断面図、
同（ａ）は同図（ｃ）に示すＡ−Ａ’切断線に沿った断
面構造を示す要部断面図である。まず、前述の製造方法
と同様に、下部電極１１、保護絶縁層１４、絶縁層１２
を形成する。次に、図１４に示すように、上部電極１３
への給電線となる上部バス電極膜とそれを被覆する絶縁
膜１８を、例えば、スパッタリング法で成膜する。ここ
では、上部バス電極下層１５の材料としてＷを、上部バ
ス電極上層１６の材料としてＡｌ−Ｎｄ合金を、絶縁膜
１８としてはＳｉＯ₂を用いた。膜厚は、前述の場合と
同様に、上部バス電極下層膜は数ｎｍ〜数１０ｎｍ程度
と薄くし、上部バス電極上層膜は数１００ｎｍ程度と厚
く成膜する。絶縁膜１８の膜厚は任意だが１００ｎｍ程
度あればよい。

【００２２】続いて、図１５に示すように、ホト工程、
エッチング工程により、絶縁膜１８と上部バス電極上層
膜を下部電極１１とは直交し、電子放出部は含まない配
線部の第一の電極２２と、電子放出部が開口した接触部
の第二の電極２３に加工する。エッチングは、ＳｉＯ₂
の絶縁膜はＣＦ₄を用いたドライエッチング、Ａｌ−Ｎ
ｄ合金の上部バス電極上層膜は、燐酸、酢酸、硝酸の混
合水溶液中のウェットエッチングを用いた。続いて、図
１６に示すように、上部バス電極下層膜のＷを、上部バ
ス電極上層１６の配線部と接触部の間を接続する抵抗２
４と、上部バス電極上層１６より電子放出部側に延在し
て、後で形成する上部電極１３との接触部となる部分に
加工する。

【００２３】次に、図１７に示すように、基板１０の薄
膜型電子源マトリクス形成領域の全面にパシベーション
膜１７となる絶縁膜を形成する。パシベーション膜１７
は、例えば、半導体素子等でパシベーション膜として一
般的に用いられているものが利用できる。すなわち、材
料としては、ＳｉＯ、ＳｉＯ₂、リン珪酸ガラス、ホウ
珪酸ガラス等のガラス類、Ｓｉ₃Ｎ₄、Ａｌ₂Ｏ₃、ポリイ
ミドなどが利用できる。また、膜形成法としては、スパ
ッタリング法、真空蒸着法、化学気相成長法、塗布法な
どを用いることができる。例えば、ＳｉＯ₂、Ａｌ
₂Ｏ₃、Ｓｉ₃Ｎ₄などの形成にはスパッタリング法や化学
気相成長法、ＳｉＯの成膜には真空蒸着法、リン珪酸ガ
ラス、ホウ珪酸ガラス等のガラス類やポリイミドは回転
塗布法などを用いることができる。但し、パシベーショ
ン膜１７は、絶縁膜１８とは選択エッチングできる異な
る材料で形成するのが望ましい。ここでは、スパッタ法
により形成したＳｉ₃Ｎ₄膜を用い、膜厚は、例えば、
０．３〜１０μｍ程度と厚く形成する。次に、図１８に
示すように、ホト工程、エッチング工程により、パシベ
ーション膜１７に電子放出部と、後で形成する上部電極
１３が上部バス電極下層１５と接触する電子放出部周囲
を含む領域を開口する。この加工は、例えば、ＣＦ₄、
Ｏ₂、Ｎ₂の混合ガスを用いたドライエッチング法等を用
いればよい。Ｎ₂添加によって、ＳｉＯ₂から成る絶縁膜
１８と、ＳｉＮ₄から成るパシベーション膜１７とを高
い選択比でエッチングすることができ、絶縁膜１８の庇
構造を維持することができる。最後に、例えば、スパッ
タにより、上部電極膜を形成する。また、上部電極１３
としては、例えば、イリジウム（Ｉｒ）、白金（Ｐ
ｔ）、金（Ａｕ）の積層膜を用い、膜厚は数ｎｍ（本実
施の形態では４ｎｍ）である。

【００２４】図１９に、上部電極膜を成膜した後の薄膜
型電子源を示す。なお、図１９は、本実施の形態の薄膜
型電子源マトリクスを構成する薄膜型電子源の概略構成
を示す図であり、同図（ｃ）は平面図、同図（ｂ）は同
図（ｃ）に示すＡ−Ａ’切断線に沿った要部断面図、同
図（ｂ）は同図（ｃ）に示すＢ−Ｂ’切断線に沿った要
部断面図である。同図に示すように、図１９に示す薄膜
型電子源では、薄い上部電極１３は、絶縁膜１８の開口
部の庇状の段差で切断され、各薄膜型電子源毎に分離さ
れるとともに、上部バス電極上層１６、絶縁膜１８、お
よびパシベーション膜１７より電子放出部側に延在する
上部バス電極下層１５のＷと接触し、給電される構造と
なる。したがって、上部電極１３加工用のホト工程が不
要となり、レジストによる汚染がなくなる。

【００２５】また、図１９に示す薄膜型電子源は、上部
電極１３以外の構成部が厚いパシベーション膜１７によ
り被覆されており、機械的なダメージに強くなる。ま
た、電子放出部が厚いパシベーション膜１７の開口部の
底に形成されるため、機械的なダメージは受け難くな
る。したがって、表示装置作製の際にスペーサ等を立て
てもダメージを受け難い薄膜型電子源が得られる。さら
に、図１９に示す薄膜型電子源は、抵抗２４がパシベー
ション膜１７によって被覆されているため、基板全面に
一様に上部電極膜を形成しても抵抗２４と電気的に接触
しない。したがって、抵抗値を精密に制御することがで
きる。図１９に示す薄膜型電子源は、絶縁膜１８が１層
増えているが、上部バス電極膜との連続成膜で形成して
おり工程増加はわずかである。一方、ホト工程を１回減
らすことができるので、全体としてはコスト低減を実現
することができる。

【００２６】以上、本発明を、電子加速層として絶縁層
を使用する、金属−絶縁体−金属型（ＭＩＭ型）薄膜型
電子源に適用した場合について説明したが、本発明はこ
れに限定されるものではなく、電子加速層として、半導
体層、または、それらの積層膜、あるいは、混合膜を使
用する、例えば、ＭＯＳ型（metal-oxide-semiconducto
r）、ＭＩＳ型（metal-insulator-semiconductor）、Ｈ
ＥＥＤ型（high-efficiency-electro-emission device、
Jpn.J.Appl. Phys.、vol 36、pL939などに記載）、ＥＬ型
（Electroluminescence、応用物理 第６３巻、第６
号、５９２頁などに記載）、ポーラスシリコン型（応用
物理 第６６巻、第５号、４３７頁などに記載）などの
薄膜型電子源にも適用可能である。即ち、前述したよう
な薄膜型電子源でも、上部電極１３等の構成は同様なの
で、本発明を当然適用することができる。

【００２７】以下、本実施の形態の画像表示装置につい
て、図２０乃至図２４を用いて説明する。前述の図１、
図１９に示す薄膜型電子源を用いた場合、アッシング工
程が不要で、電子放出効率が高いので、高輝度、低消費
電力の表示装置を提供できる。また、機械的なダメージ
を受け難い薄膜型電子源なので、スペーサを立ててもダ
メージを受け難く、製造歩留りの高い表示装置を提供で
きる。さらに、各薄膜型電子源が抵抗２４を有すること
で線欠陥の生じない薄膜型電子源を実現し、製造歩留り
が高い表示装置を提供できる。ここでは、前述の図１に
示す薄膜型電子源を用いた場合を中心に説明する。な
お、前述の図１９に示す薄膜型電子源を用いた場合も表
示装置の製造方法は同様である。

【００２８】図２０は、本発明の実施の形態の画像表示
装置の電子源基板の概略構成を示す図である。図２０
（ａ）は、本実施の形態の電子源基板の平面図であり、
同図（ｂ）は、同図（ａ）に示すＡ−Ａ’線に沿った断
面構造、および同図（ｃ）は、同図（ａ）に示すＢ−
Ｂ’線に沿った断面構造を示す要部断面図である。本実
施の形態の電子源基板は、前述の手順にしたがって、基
板１０上に、薄膜型電子源がマトリクス状に形成されて
構成される。なお、図２０では、３本の下部電極１１と
３本のバス電極上層１６（またはバス電極下層１５）か
らなる（３×３）ドットの薄膜型電子源マトリクスを図
示しているが、実際には、表示ドット数に対応した数の
薄膜型電子源マトリクスを形成する。

【００２９】図２１は、本発明の実施の形態の画像表示
装置の蛍光表示板の概略構成を示す図である。図２１
（ａ）は、本実施の形態の蛍光表示板の平面図であり、
同図（ｂ）は、同図（ａ）に示すＡ−Ａ’線に沿った断
面構造、および同図（ｃ）は、同図（ａ）に示すＢ−
Ｂ’線に沿った断面構造を示す要部断面図である。本実
施の形態の蛍光表示板は、ガラス等の透光性の基板１１
０に形成されるブラックマトリクス１２０と、このブラ
ックマトリクス１２０の溝内に形成される赤（Ｒ）・緑
（Ｇ）・青（Ｂ）の蛍光体（１１１〜１１３）と、これ
らの上に形成されるメタルバック膜１１４とで構成され
る。以下、本実施の形態の蛍光表示板の作成方法につい
て説明する。まず、表示装置のコントラストを上げる目
的で、基板１１０上に、ブラックマトリクス１２０を形
成する。ブラックマトリクス１２０は、ポリビニルアル
コール（ＰＶＡ；以下、単に、ＰＶＡと称する。）と重
クロム酸アンモニウムとを混合した溶液を基板１１０に
塗布し、ブラックマトリクス１２０を形成したい部分以
外に紫外線を照射して感光させた後、未感光部分を除去
し、そこに黒鉛粉末を溶かした溶液を塗布し、ＰＶＡを
リフトオフすることにより形成する。

【００３０】次に、以下の方法により赤色蛍光体１１１
を形成する。赤色蛍光体粒子にＰＶＡと重クロム酸アン
モニウムとを混合した水溶液を基板１１０上に塗布した
後、蛍光体を形成する部分に紫外線を照射して感光させ
た後、未感光部分を流水で除去する。このようにして、
赤色蛍光体１１１をパターン化する。なお、蛍光体パタ
ーンは、図２１では、ストライプ状のパターンを図示し
ているが、このストライプパターンは一例であって、そ
れ以外にも、ディスプレイの設計に応じて、たとえば、
近接する４ドットで一画素を構成させた「ＲＧＢＧ」パ
ターンでももちろん構わない。同様の方法により、緑色
蛍光体１１２と青色蛍光体１１３を形成する。ここで、
蛍光体として、例えば、赤色蛍光体１１１はＹ₂Ｏ₂Ｓ：
Ｅｕ（Ｐ２２−Ｒ）、緑色蛍光体１１２はＺｎＳ：Ｃ
ｕ，Ａｌ（Ｐ２２−Ｇ）、青色蛍光体１１３はＺｎＳ：
Ａｇ（Ｐ２２−Ｂ）を用いればよい。次いで、ニトロセ
ルロースなどの膜でフィルミングした後、基板１１０全
体にアルミニウム（Ａｌ）を、膜厚７５ｎｍ程度蒸着し
てメタルバック膜１１４とする。このメタルバック膜１
１４が、加速電極として働く。その後、基板１１０を大
気中４００℃程度に加熱してフィルミング膜やＰＶＡな
どの有機物を加熱分解する。このようにして、蛍光表示
板が完成する。

【００３１】図２２は、本発明の実施の形態の画像表示
装置の概略全体構成を示す断面図である。なお、同図
（ａ）は、図２０（ａ）に示すＡ−Ａ’線に沿った断面
構造、および同図（Ｂ）は、図２０（ａ）に示すＢ−
Ｂ’線に沿った断面構造を示す要部断面図である。図２
２に示すように、前記手順により製作された電子源基板
と、蛍光表示板と、枠部材１１６とを、スペーサ３０を
介して組み立て後、枠部材１１６をフリットガラス１１
５を用いて封着する。電子源基板と蛍光表示板との間の
距離は、１〜３ｍｍ程度になるようにスペーサ３０の高
さを設定する。スペーサ３０は、上部電極１３の膜で被
覆されているパシベーション膜１７上に設ける。スペー
サ３０は、例えば、板状のガラス製またはセラミックス
製をバス電極上層１６（またはバス電極下層１５）間に
配置する。

【００３２】本実施の形態では、電子源基板の大部分は
パシベーション膜１７で被覆されているため、スペーサ
３０を立てることによるダメージは生じにくい。ここで
は、説明のため、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に発光
するドット毎、即ち、バス電極上層１６（またはバス電
極下層１５）間に全てスペーサ３０を設けているが、実
際は機械強度が耐える範囲で、スペーサ３０の枚数（密
度）を減らし、大体１ｃｍおきに立てればよい。また下
部電極１１の間に立てても構わない。なお、支柱状のス
ペーサ、格子状のスペーサを使用する場合でもダメージ
を受け難いという本発明の効果は当然得られる。

【００３３】封着したパネルは、１０^-7Ｔｏｒｒ程度の
真空に排気して、封止する。封止した後、ゲッターを活
性化し、表示装置内を真空を維持する。例えば、バリウ
ム（Ｂａ）を主成分とするゲッター材料の場合、高周波
誘導加熱によりゲッター膜を形成することができる。こ
のようにして、本実施の形態の画像表示装置が完成す
る。本実施の形態の画像表示装置では、電子源基板と蛍
光表示板との間の距離が、１〜３ｍｍ程度と長いので、
メタルバック膜１１４に印加する加速電圧を３〜６ＫＶ
と高電圧にできる。したがって、前記したように、蛍光
体には、陰極線管（ＣＲＴ）用の蛍光体を使用すること
ができる。

【００３４】図２３は、本実施の形態の画像表示装置
に、駆動回路を接続した状態を示す模式図である。下部
電極１１は下部電極駆動回路４０で駆動され、バス電極
上層１６（またはバス電極下層１５）は上部電極駆動回
路５０で駆動される。メタルバック膜１１４には、加速
電圧源６０から３〜６ＫＶ程度の加速電圧を常時印加す
る。図２４は、図２３に示す各駆動回路から出力される
駆動電圧の波形の一例を示すタイミングチャートであ
る。ここで、ｍ番目の下部電極１１をＫｍ、ｎ番目のバ
ス電極上層１６をＣｎ、ｍ番目の下部電極１１と、ｎ番
目のバス電極上層１６との交点を（ｍ、ｎ）で表すこと
にする。

【００３５】時刻ｔ０ではいずれの電極も駆動電圧がゼ
ロであるので電子は放出されず、したがって、蛍光体は
発光しない。時刻ｔ１において、Ｋ１の下部電極１１
に、下部電極駆動回路４０から（−Ｖ１）なる駆動電圧
を、（Ｃ１，Ｃ２）のバス電極上層１６に、上部電極駆
動回路５０から（＋Ｖ２）なる駆動電圧を印加する。交
点（１，１）、（１，２）の下部電極１１と上部電極１
３との間には（Ｖ１＋Ｖ２）なる電圧が印加されるの
で、（Ｖ１＋Ｖ２）の電圧を電子放出開始電圧以上に設
定しておけば、この２つの交点の薄膜型電子源からは電
子が真空中に放出される。放出された電子は、メタルバ
ック膜１１４に印加される加速電圧源６０からの加速電
圧により加速された後、蛍光体（１１１〜１１３）に入
射し、発光させる。

【００３６】時刻ｔ２において、Ｋ２の下部電極１１
に、下部電極駆動回路４０から（−Ｖ１）なる駆動電圧
を印加し、Ｃ１のバス電極上層１６に、上部電極駆動回
路５０から（＋Ｖ２）なる駆動電圧を印加すると、同様
に交点（２、１）が点灯する。このようにして、バス電
極上層１６に印加する信号を変えることにより所望の画
像または情報を表示することができる。また、バス電極
上層１６に印加する駆動電圧（＋Ｖ２）の大きさを適宜
変えることにより、階調のある画像を表示することがで
きる。なお、絶縁層１２中に蓄積される電荷を開放する
ための反転電圧の印加は、ここでは下部電極１１の全て
に、下部電極駆動回路４０から（−Ｖ１）の駆動電圧を
印加した後、全下部電極１１に下部電極駆動回路４０か
ら（＋Ｖ３）の駆動電圧を、全上部電極バスライン１５
に、上部電極駆動回路５０から（−Ｖ３’）の駆動電圧
を印加することにより行った。この場合に、（Ｖ３＋Ｖ
３’）の電圧が、（Ｖ１＋Ｖ２）の電圧と同程度になる
ようにする。

【００３７】ここで、例えば、上部電極駆動回路５０の
出力抵抗を、各薄膜型電子源に付加されている抵抗２４
の抵抗値より低くしておく。これにより、薄膜型電子源
が欠陥発生により短絡した場合でも抵抗２４に電圧が印
加されるため、他の正常な薄膜型電子源に電圧が印加さ
れ、線欠陥が生じない。以上、本発明者によってなされ
た発明を、前記実施の形態に基づき具体的に説明した
が、本発明は、前記実施の形態に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。

【００３８】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。 （１）本発明の画像表示装置によれば、輝度を向上さ
せ、低消費電力化を図ることが可能となる。 （２）本発明の画像表示装置によれば、スペーサの配置
が容易となるので、製造歩留りを向上させることが可能
となる。 （３）本発明の画像表示装置によれば、点欠陥が線欠陥
に至るの防止できるので、製造歩留りを向上させること
が可能となる。

【図面の簡単な説明】

【図１】本実施の形態の薄膜型電子源マトリクスを構成
する薄膜型電子源の一例の概略構成を示す図である。

【図２】図１に示す薄膜型電子源の製造方法を説明する
ための図である。

【図３】図１に示す薄膜型電子源の製造方法を説明する
ための図である。

【図４】図１に示す薄膜型電子源の製造方法を説明する
ための図である。

【図５】図１に示す薄膜型電子源の製造方法を説明する
ための図である。

【図６】図１に示す薄膜型電子源の製造方法を説明する
ための図である。

【図７】図１に示す薄膜型電子源の製造方法を説明する
ための図である。

【図８】図１に示す薄膜型電子源の製造方法を説明する
ための図である。

【図９】図１に示す薄膜型電子源の製造方法を説明する
ための図である。

【図１０】図１に示す薄膜型電子源の製造方法を説明す
るための図である。

【図１１】図１に示す薄膜型電子源の製造方法を説明す
るための図である。

【図１２】従来の薄膜型電子源マトリクスの等価回路を
示す回路図である。

【図１３】本実施の形態の薄膜型電子源マトリクスの等
価回路を示す回路図である。

【図１４】図１９に示す薄膜型電子源の製造方法を説明
するための図である。

【図１５】図１９に示す薄膜型電子源の製造方法を説明
するための図である。

【図１６】図１９に示す薄膜型電子源の製造方法を説明
するための図である。

【図１７】図１９に示す薄膜型電子源の製造方法を説明
するための図である。

【図１８】図１９に示す薄膜型電子源の製造方法を説明
するための図である。

【図１９】本実施の形態の薄膜型電子源マトリクスを構
成する薄膜型電子源の他の例の概略構成を示す図であ
る。

【図２０】本発明の実施の形態の画像表示装置の電子源
基板の概略構成を示す図である。

【図２１】本発明の実施の形態の画像表示装置の蛍光表
示板の概略構成を示す図である。

【図２２】本発明の実施の形態の画像表示装置の概略全
体構成を示す断面図である。

【図２３】本実施の形態の画像表示装置に、駆動回路を
接続した状態を示す模式図である。

【図２４】図２３に示す各駆動回路から出力される駆動
電圧の波形の一例を示すタイミングチャートである。

【図２５】ＭＩＭ型薄膜型電子源の動作原理を説明する
ため図である。

【符号の説明】

１０，１１０…基板、１１…下部電極、１２…絶縁層、
１３…上部電極、１４…保護絶縁層、１５…上部バス電
極下層、１６…上部バス電極上層、１７…パシベーショ
ン膜、１８…絶縁膜、２０…真空、２１…レジスト膜、
２２…第一の電極、２３…第二の電極、２４…抵抗、３
０…スペーサ、４０…下部電極駆動回路、４１…行電極
駆動回路、４２…列電極駆動回路、５０…上部電極駆動
回路、６０…加速電圧源、１１１…赤色蛍光体、１１２
…緑色蛍光体、１１３…青色蛍光体、１１４…メタルバ
ック膜、１１５…フリットガラス、１１６…枠、３０１
…薄膜型電子源、３１０…行電極、３１１…列電極

フロントページの続き (72)発明者 佐川 雅一 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 5C031 DD09 DD17 5C036 EE01 EE08 EE14 EF01 EF06 EF09 EG01 EG12 EH06 EH08 5C094 AA10 AA22 BA32 BA34 CA19 CA24 CA25

Claims (5)

【特許請求の範囲】
1. 【請求項１】 下部電極と、上部電極とを有し、前記上
   部電極に正極性の電圧を印加した際に、前記上部電極表
   面から電子を放出する複数個の薄膜型電子源を有する第
   １の基板と、 枠部材と、 蛍光体を有する第２の基板とを備え、前記第１の基板、
   前記枠部材および前記第２の基板とで囲まれる空間が真
   空雰囲気とされる表示素子を備える画像表示表示装置で
   あって、 前記第１の基板は、複数個の薄膜型電子源の上部電極に
   駆動電圧を印加する複数のバス電極と、 少なくとも一つの前記薄膜型電子源の上部電極と、前記
   複数のバス電極のいずれかのバス電極との間に設けられ
   る抵抗素子と、 前記上部電極および抵抗素子上に設けられ、前記各薄膜
   型電子源の電子放出部に設けられる第１の開口部を有す
   る第１の絶縁層を有することを特徴とする画像表示装
   置。
2. 【請求項２】 前記第１の絶縁層上に設けられるスペー
   サを有することを特徴とする請求項１に記載の画像表示
   装置。
3. 【請求項３】 前記バス電極は、バス電極下層と、 前記バス電極下層の膜厚よりも膜厚が厚いバス電極上層
   とで構成され、 前記抵抗素子は、前記バス電極下層と同一の材料を用い
   て形成されることを特徴とする請求項１または請求項２
   に記載の画像表示装置。
4. 【請求項４】 前記少なくとも一つの薄膜型電子源は、
   前記第１の開口部よりも内側に位置するように設けられ
   る第２の開口部を有する第１の電極と、 前記第１の開口部よりも外側に位置するように設けられ
   る第３の開口部を有するとともに、前記第１の絶縁層と
   前記第１の電極との間に設けられる第２の電極とを有
   し、 前記少なくとも一つの薄膜型電子源の上部電極は、前記
   第２の開口部を覆うように、前記第１の電極上に設けら
   れていることを特徴とする請求項１ないし請求項３のい
   ずれか１項に記載の画像表示装置。
5. 【請求項５】 前記少なくとも一つの薄膜型電子源は、
   第２の開口部を有する第１の電極と、 前記第１の電極上に設けられ第３の開口部を有する第２
   の電極と、 第４の開口部を有するとともに、前記第１の絶縁層と前
   記第２の電極との間に設けられる第２の絶縁層とを有
   し、 前記第２の絶縁層は、前記第１の絶縁層とは異なる材料
   で構成され、 前記第２の開口部は、前記第４の開口部よりも内側に位
   置するように設けられ、 前記第３の開口部は、前記第４の開口部よりも外側に位
   置するように設けられ、 前記少なくとも一つの薄膜型電子源の上部電極は、前記
   第２の開口部を覆うように、前記第１の電極上に設けら
   れていることを特徴とする請求項１ないし請求項３のい
   ずれか１項に記載の画像表示装置。