JP2001251370A - Signal transmission system, signal transmitter, signal receiver and laser driver - Google Patents
Signal transmission system, signal transmitter, signal receiver and laser driverInfo
- Publication number
- JP2001251370A JP2001251370A JP2000061287A JP2000061287A JP2001251370A JP 2001251370 A JP2001251370 A JP 2001251370A JP 2000061287 A JP2000061287 A JP 2000061287A JP 2000061287 A JP2000061287 A JP 2000061287A JP 2001251370 A JP2001251370 A JP 2001251370A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- pulse width
- delay
- width modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color, Gradation (AREA)
- Fax Reproducing Arrangements (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、信号伝送装置、信
号送信装置、信号受信装置及びレーザ駆動装置に係り、
より詳しくは、パルス幅変調信号を伝送するための信号
伝送装置、パルス幅変調信号を送信するための信号送信
装置、パルス幅変調信号を受信するための信号受信装
置、及びパルス幅変調信号に基づいてレーザを駆動する
レーザ駆動装置に関する。The present invention relates to a signal transmission device, a signal transmission device, a signal reception device, and a laser driving device.
More specifically, based on a signal transmission device for transmitting a pulse width modulation signal, a signal transmission device for transmitting a pulse width modulation signal, a signal reception device for receiving a pulse width modulation signal, and a pulse width modulation signal And a laser driving device for driving the laser.
【０００２】[0002]
【従来の技術】中間濃度の印刷が可能なレーザビームプ
リンタには、印刷すべき画像の画像データが示す濃度に
対応した階調データを画像処理装置によって生成し、該
階調データをパルス幅変調回路でパルス幅変調信号に変
換してレーザドライバに入力し、該レーザドライバによ
って上記パルス幅変調信号に応じた駆動電流をレーザに
供給することにより、目的とするところの濃度の印刷を
行っているものがある。2. Description of the Related Art In a laser beam printer capable of printing at an intermediate density, tone data corresponding to the density indicated by the image data of an image to be printed is generated by an image processing apparatus, and the tone data is pulse width modulated. The circuit is converted into a pulse width modulation signal and input to a laser driver, and the laser driver supplies a drive current corresponding to the pulse width modulation signal to the laser, thereby printing a target density. There is something.
【０００３】以下、図１６及び図１７を参照して、この
種のレーザビームプリンタの動作を簡単に説明する。な
お、図１６は、この種のレーザビームプリンタの構成例
を示すブロック図であり、図１７は図１６に示される構
成のレーザビームプリンタの各部の信号状態例及び印刷
状態例を示すタイムチャートである。Hereinafter, the operation of this type of laser beam printer will be briefly described with reference to FIGS. FIG. 16 is a block diagram showing a configuration example of this type of laser beam printer, and FIG. 17 is a time chart showing a signal state example and a printing state example of each part of the laser beam printer having the configuration shown in FIG. is there.
【０００４】このレーザビームプリンタでは、まず、画
像処理装置から、画像濃度に対応した階調データと、１
画素内のどの位置にレーザビームを照射するか等を示す
制御データと、ポリゴンミラー等の走査手段による走査
光路中に置かれた同期信号生成用の受光器（図１６上側
の受光器）から入力された同期信号で同期をとったクロ
ック信号と、をパルス幅変調回路に送る。In this laser beam printer, first, from an image processing apparatus, gradation data corresponding to image density and 1
Control data indicating which position in the pixel is to be irradiated with the laser beam, etc., and input from a photodetector (the upper photodetector in FIG. 16) for generating a synchronization signal placed in a scanning optical path by a scanning means such as a polygon mirror. The clock signal synchronized with the synchronized signal is sent to the pulse width modulation circuit.
【０００５】パルス幅変調回路では、クロック信号を基
準として制御データと階調データとに基づいてパルス幅
変調信号を生成し、レーザドライバに供給する。[0005] The pulse width modulation circuit generates a pulse width modulation signal based on control data and gradation data based on a clock signal, and supplies the pulse width modulation signal to a laser driver.
【０００６】レーザドライバでは、半導体レーザに備え
られた当該半導体レーザの光量検出用の受光器（図１６
下側の受光器）から入力された光量信号に基づいて半導
体レーザの光量調整（所謂、ＡＰＣ（Auto Power Contr
ol））が成された状態下で、パルス幅変調信号に従って
半導体レーザに駆動電流を供給する。In a laser driver, a photodetector (FIG. 16) provided in the semiconductor laser for detecting the amount of light of the semiconductor laser is provided.
Adjusting the light amount of the semiconductor laser based on the light amount signal input from the lower light receiver (so-called APC (Auto Power Control)
ol)), a drive current is supplied to the semiconductor laser according to the pulse width modulation signal.
【０００７】半導体レーザは供給された駆動電流に応じ
て点灯し、図１７の印刷状態に示されるような、パルス
幅変調信号のパルス幅に応じた静電潜像を感光体ドラム
等の感光体上に形成する。そして、その静電潜像に対し
てトナーを付着させて可視像化し、該可視像（トナー
像）を記録媒体に転写及び定着させて印刷を行う。The semiconductor laser is turned on according to the supplied drive current, and forms an electrostatic latent image corresponding to the pulse width of the pulse width modulation signal as shown in the printing state of FIG. Form on top. Then, toner is attached to the electrostatic latent image to form a visible image, and the visible image (toner image) is transferred and fixed to a recording medium to perform printing.
【０００８】このように、パルス幅変調回路によってパ
ルス幅変調され、画像濃度がパルス幅で表現されたパル
ス幅変調信号は、クロック信号に同期した状態でレーザ
ドライバに送られ、レーザドライバではパルス幅変調信
号のパルス幅に応じて半導体レーザを駆動（半導体レー
ザの照射時間を制御）して中間濃度印刷を行っている。
すなわち、パルス幅変調信号のパルス幅が長い場合には
濃度が高く、また、短い場合には濃度が低くなる。As described above, the pulse width modulation signal which is pulse width modulated by the pulse width modulation circuit and the image density is expressed by the pulse width is sent to the laser driver in synchronization with the clock signal. Intermediate density printing is performed by driving the semiconductor laser (controlling the irradiation time of the semiconductor laser) according to the pulse width of the modulation signal.
That is, when the pulse width of the pulse width modulation signal is long, the density is high, and when the pulse width is short, the density is low.
【０００９】なお、上記パルス幅変調回路には幾つかの
方式があるが、代表的なものとしては、三角波信号と、
Ｄ／Ａ（デジタル／アナログ）変換された電圧基準値と
を比較することで入力されたデジタル画像データに応じ
たパルス幅のパルス幅変調信号を生成するもの（特開昭
６２−３９９７４号公報等）や、遅延素子を用いてパル
ス幅変調信号を生成するもの（特開昭５６−１５２３７
３号公報、特開平２−２９４１５５号公報等）等が一般
に知られている。There are several types of the pulse width modulation circuit. Typical ones are a triangular wave signal and
Generating a pulse width modulation signal having a pulse width corresponding to input digital image data by comparing a voltage reference value obtained by D / A (digital / analog) conversion (Japanese Patent Laid-Open No. Sho 62-39974) ) Or a device that generates a pulse width modulation signal using a delay element (Japanese Patent Application Laid-Open No. 56-15237).
No. 3, JP-A-2-294155 and the like are generally known.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、上述し
た従来の技術では、次のような問題点があった。 １．短パルスの伝送が困難である。However, the above-mentioned prior art has the following problems. 1. Transmission of short pulses is difficult.
【００１１】例えば、６００ＤＰＩ（１インチ当り６０
０ドットの印刷密度）のプリンタでＡ４サイズの用紙の
印刷が毎分５０枚行えるものでは、ビデオクロック信号
（１周期が１画素に対応するクロック信号）は約４０Ｍ
Ｈｚである。また、これを周期に換算すると２５ｎ秒と
なる。ここで、人間の目に敏感なハイライト（濃度が低
い部分）を正確に再現するには１画素の周期の５％以下
のパルス幅に対応する時間間隔で感光体上にレーザを照
射する必要があり、このためには１ｎ秒近いパルス幅の
パルス幅変調信号をレーザドライバに伝送しなければな
らない。For example, 600 DPI (60 per inch)
In a printer capable of printing 50 sheets of A4 size paper per minute with a printer having a printing density of 0 dots, a video clock signal (a clock signal corresponding to one pixel in one cycle) is about 40M.
Hz. Also, when this is converted into a cycle, it is 25 nsec. Here, in order to accurately reproduce the highlights (low density portions) sensitive to the human eye, it is necessary to irradiate the photoreceptor with a laser at a time interval corresponding to a pulse width of 5% or less of the period of one pixel. For this purpose, a pulse width modulation signal having a pulse width of about 1 ns must be transmitted to the laser driver.
【００１２】ところが、レーザドライバはレーザを高速
に駆動する必要からレーザに近接して配置されるのが一
般的であり、画像処理装置との接続をどのように行うか
が短いパルス幅のパルス幅変調信号を伝送する上で問題
となっていた。However, since the laser driver needs to drive the laser at a high speed, it is generally arranged close to the laser, and how to connect to the image processing apparatus has a short pulse width. This has been a problem in transmitting a modulated signal.
【００１３】すなわち、単純に高速パルスをケーブルに
送出した場合、インピーダンス整合への配慮がケーブ
ル、コネクタ、プリント配線基板上の配線の全てに対し
て為されているとしても、伝送路のロス（抵抗）による
ローパスフィルタ効果によって、伝送された波形の立ち
上がり及び立ち下がりになまりが生じてしまう。That is, when a high-speed pulse is simply transmitted to a cable, even if consideration is given to impedance matching to all of the cables, connectors, and wiring on the printed wiring board, the loss of the transmission path (resistance ) Causes the transmitted waveform to be rounded at the rising and falling edges.
【００１４】図１８には、信号の高速伝送方式の一種で
あるＬＶＤＳ（Low Voltage Differential Signaling）
での伝送波形のシミュレーション結果の一例が示されて
いる。なお、ここでは、駆動信号としてパルス幅が０．
５ｎ秒から４．０ｎ秒まで０．５ｎ秒刻みに生成したも
のを長さが０．５ｍの伝送線路に入力した場合の、伝送
線路の入力端における駆動信号波形と伝送線路の出力端
における駆動信号波形とをシミュレーションしたものを
示している。FIG. 18 shows LVDS (Low Voltage Differential Signaling) which is a kind of high-speed signal transmission system.
3 shows an example of a simulation result of the transmission waveform in FIG. Here, the pulse width of the drive signal is 0.
A drive signal waveform at an input end of a transmission line and a drive at an output end of a transmission line when a signal generated at intervals of 0.5 nsec from 5 nsec to 4.0 nsec is input to a transmission line having a length of 0.5 m. This shows a simulation of a signal waveform.
【００１５】同図に示す例では、伝送線路でのなまりに
起因して、伝送線路出力端の駆動信号のパルス幅が３ｎ
秒以下のものについては立ち上がりきる前に立ち下がり
始めており、従ってパルス幅を３ｎ秒以下とした場合に
は伝送後の駆動信号のパルス幅が伝送前のパルス幅に対
応せず、この結果として正確にハイライトを再現するこ
とができなかった。 ２．短パルス伝送時にＥＭＩ（Electromagnetic Interf
erence、電磁妨害）が発生する。In the example shown in FIG. 1, the pulse width of the drive signal at the output end of the transmission line is 3n due to the rounding of the transmission line.
In the case where the pulse width is less than 2 seconds, the pulse width starts to fall before the rising edge. Therefore, when the pulse width is 3 ns or less, the pulse width of the drive signal after transmission does not correspond to the pulse width before transmission, and as a result, Could not reproduce the highlights. 2. EMI (Electromagnetic Interf
erence, electromagnetic interference).
【００１６】１ｎ秒といった短パルスは高い周波数成分
を有するため、パルス幅変調回路とレーザドライバとの
間等で長いケーブルを引きまわした場合にはＥＭＩの点
で問題となる。 ３．ジッターが発生しやすい。Since a short pulse such as 1 ns has a high frequency component, when a long cable is routed between a pulse width modulation circuit and a laser driver, there is a problem in terms of EMI. 3. Jitter is likely to occur.
【００１７】伝送線路によって送信される信号には、前
の信号によって後の信号の立ち上がり、立ち下がりが影
響を受けるという性質があり、この性質に起因してジッ
ターが生じてしまい、細線を描画した際に該細線が消え
てしまう等の問題が生じる。The signal transmitted by the transmission line has a property that the rise and fall of the subsequent signal are affected by the previous signal, and jitter occurs due to this property, and a thin line is drawn. At this time, a problem such as disappearance of the thin line occurs.
【００１８】例えば孤立した短いパルス信号を伝送した
場合、その前に長時間オフレベル（ローレベル）が続く
と上記パルス信号の立ち上がりが遅くなる。しかしなが
ら、立ち下がりはそれ以前が長時間ローレベルであった
ために遅れが小さく、伝送線路に入力された際のパルス
幅に対して伝送線路から出力された際のパルス幅は短く
なる。For example, when an isolated short pulse signal is transmitted, if the off level (low level) continues for a long time before that, the rise of the pulse signal is delayed. However, the falling edge has a low level for a long time before it has a low level, so that the pulse width when output from the transmission line is shorter than the pulse width when input to the transmission line.
【００１９】この現象は、例えば画像形成装置において
紙送り方向にハーフトーンの細線を描く場合に問題とな
る。すなわち、ハーフトーンでは短いパルスを送る必要
があるため、図３１（Ａ）に示されるような孤立短パル
スが送られるが、孤立しているが故にパルスが更に短く
なって最悪の場合は印刷されなくなる。This phenomenon becomes a problem, for example, when drawing a halftone thin line in the paper feed direction in an image forming apparatus. That is, since a short pulse needs to be sent in the halftone, an isolated short pulse as shown in FIG. 31A is sent. However, the pulse is further shortened due to the isolation, and in the worst case, printing is performed. Disappears.
【００２０】一方、図３１（Ｂ）は細線の描写が周期的
に繰り返される場合のパルスの状態を示したものである
が、この場合は短パルスの前にハイレベルとローレベル
とが繰り返して存在しているため、立ち上がりが遅くな
ることはなく、従ってパルス幅が狭くなることはない。
このように直前に伝送した信号によってパルス幅にばら
つきが生じる。On the other hand, FIG. 31 (B) shows the state of the pulse in the case where the drawing of the fine line is repeated periodically. In this case, the high level and the low level are repeated before the short pulse. Since it is present, the rise is not delayed, and therefore the pulse width is not narrowed.
Thus, the pulse width varies due to the signal transmitted immediately before.
【００２１】以上の問題点を解消するために適用し得る
技術として、特開平３−１７３６６１号公報及び特開平
３−７１７７４号公報の各公報に記載の技術があった。As techniques that can be applied to solve the above-mentioned problems, there are techniques described in JP-A-3-173661 and JP-A-3-71774.
【００２２】特開平３−１７３６６１号公報に記載の技
術では、パルス幅を長い状態として信号を送信し、受信
側で受信した信号を短いパルス幅とするようにパルス幅
を補正していた。In the technique described in Japanese Patent Application Laid-Open No. 3-173661, a signal is transmitted with a long pulse width, and the pulse width is corrected so that the signal received on the receiving side has a short pulse width.
【００２３】パルス幅を補正する上で理想とされるの
は、短パルスのみに着目した場合には、図１９（Ａ）に
示されるように、濃度が低い部分ａでパルス幅が短いと
きには送信する側で長くしておき、逆に受信する側では
図１９（Ｂ）に示すようにパルス幅を短くして、全体と
して図１９（Ｃ）に示すようにデューティが０％から１
００％までリニアに入出力パルス幅を対応づけるもので
ある。In correcting the pulse width, ideally, when attention is paid only to short pulses, as shown in FIG. 19A, transmission is performed when the pulse width is short in the portion a where the density is low. On the receiving side, the pulse width is shortened as shown in FIG. 19 (B), and as a whole, the duty is reduced from 0% to 1 as shown in FIG. 19 (C).
The input / output pulse width is linearly associated with up to 00%.
【００２４】簡易にパルス幅の変換を実現する方法とし
ては、例えば図２０に示すようにダイオード等を用いる
ことで図２１（Ａ）に示すようにパルスの立ち上がりの
時定数のみを遅くし、立ち下がりの時定数を早く設定す
る方法がある。しかしながら、この場合は、図２１
（Ｂ）に示すように濃度の高い部分が逆に濃度が低下す
るという問題点が生じる。このため、パルス幅が短いと
きには短くなるように補正し、長いときには長くなるよ
うに補正しなければならないが、これを実現したものが
上記特開平３−１７３６６１号公報に記載の技術であ
る。この技術のように、パルス幅を長くして伝送する方
式は、パルスの周波数成分が低い側にシフトするので、
電磁妨害（ＥＭＩ）の点からもメリットのある方式であ
る。As a method of easily realizing the conversion of the pulse width, for example, by using a diode or the like as shown in FIG. 20, only the rising time constant of the pulse is delayed as shown in FIG. There is a method to set the falling time constant earlier. However, in this case, FIG.
As shown in (B), there is a problem that the density is reduced in the high density portion. Therefore, when the pulse width is short, it is necessary to correct the pulse width so as to be short, and when the pulse width is long, it is necessary to correct the pulse width so that the pulse width is long. As in this technology, the method of transmitting with a longer pulse width shifts the frequency component of the pulse to the lower side.
This method is also advantageous in terms of electromagnetic interference (EMI).
【００２５】しかしながら、この方式では、パルス幅を
短くする場合と長くする場合とで動作を切り換えてお
り、該切り換えの際にデータに対するパルス幅特性で不
連続が生じ易い、という問題点がある。不連続を生じさ
せないためには連続的にパルス幅を制御する必要がある
が、この点については同公報では触れられておらず、技
術的にも実現が難しい。However, in this method, the operation is switched between the case where the pulse width is shortened and the case where the operation is lengthened, and there is a problem that the pulse width characteristic for data tends to be discontinuous at the time of the switching. In order to prevent discontinuity, it is necessary to continuously control the pulse width. However, this point is not mentioned in the publication, and it is difficult to technically realize the pulse width.
【００２６】一方、特開平３−７１７７４号公報に記載
の技術は、画像処理装置からの階調データを受けてパル
ス幅変調信号を生成している回路を、レーザ駆動手段
（レーザドライバ）に近接して配置することによってパ
ルス幅変調信号の波形の劣化を防止するものである。こ
の技術では、パルス幅変調手段とレーザ駆動手段とを同
一チップ（ＩＣ、Integrated Circuit）として構成して
いる。On the other hand, in the technique described in Japanese Patent Application Laid-Open No. 3-71774, a circuit which receives gradation data from an image processing apparatus and generates a pulse width modulation signal is provided near a laser driving means (laser driver). This arrangement prevents the waveform of the pulse width modulation signal from deteriorating. In this technique, the pulse width modulation means and the laser driving means are configured as the same chip (IC, Integrated Circuit).
【００２７】この技術は波形伝送の点からは理想的な技
術であるが、一般にレーザ駆動回路はアナログ回路とし
て構成されており、このようなアナログ回路をＩＣ化す
る際には高速動作させるためにＩＣレイアウト上の制約
があり、デジタル回路のように他の回路と組み合わせて
簡単にＡＳＩＣ（Application Specific IntegratedCir
cuit）化する等といったことが困難である上に、パルス
幅変調手段には図１６を参照して示したように画像処理
装置から階調を表す所定ビットサイズ（例えば８ビッ
ト）の階調データと、ドット位置等を制御するための制
御データが入力されることが必要であり、このために多
数のデジタル信号線を装置内で引き回さなければならず
コストがかかると共に、多数のデジタル信号線にデジタ
ル信号を供給しなければならず、電磁放射の点でも問題
である。Although this technique is an ideal technique in terms of waveform transmission, the laser drive circuit is generally configured as an analog circuit, and when such an analog circuit is formed into an IC, it is necessary to operate at high speed. There are restrictions on IC layout, and it can be easily combined with other circuits such as digital circuits to easily use ASICs (Application Specific Integrated Circuits).
In addition, it is difficult to convert the grayscale data to a predetermined bit size (for example, 8 bits) representing the grayscale from the image processing apparatus as shown in FIG. And control data for controlling dot positions, etc., must be input. For this reason, a large number of digital signal lines must be routed in the apparatus, which is costly and requires a large number of digital signals. A digital signal must be supplied to the line, which is also a problem in terms of electromagnetic radiation.
【００２８】本発明は上記問題点を解消するために成さ
れたものであり、電磁放射を抑制しつつ広デューティ範
囲にわたって再現性のよいパルス幅変調信号を伝送する
ことができる低コストな信号伝送装置、信号送信装置及
び信号受信装置を提供すると共に、電磁放射を抑制しつ
つ高精度にレーザを駆動することができる低コストなレ
ーザ駆動装置を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an inexpensive signal transmission method capable of transmitting a pulse width modulation signal with good reproducibility over a wide duty range while suppressing electromagnetic radiation. It is an object of the present invention to provide a low-cost laser driving device capable of driving a laser with high accuracy while suppressing electromagnetic radiation, while providing a device, a signal transmitting device, and a signal receiving device.
【００２９】[0029]
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の信号伝送装置は、伝送すべきパルス
幅変調信号のオンタイミングに対応した第１のエッジを
持つ第１のパルス信号とオンタイミングから前記パルス
幅変調信号のパルス幅分経過したオフタイミングに対応
した第２のエッジを持つ第２のパルス信号とを作成する
第１の作成手段と、前記第１のパルス信号及び前記第２
のパルス信号を各々伝送する異なる伝送手段と、前記伝
送手段からの前記第１のパルス信号及び前記第２のパル
ス信号を受信する受信手段と、受信した前記第１のパル
ス信号及び前記第２のパルス信号の第１のエッジ及び第
２のエッジからパルス幅変調信号を作成する第２の作成
手段と、を備えている。According to a first aspect of the present invention, there is provided a signal transmission apparatus comprising: a first pulse having a first edge corresponding to an ON timing of a pulse width modulation signal to be transmitted; First generating means for generating a signal and a second pulse signal having a second edge corresponding to an off-timing that has elapsed from the on-timing by the pulse width of the pulse-width modulated signal; The second
Transmitting means for transmitting each of the pulse signals, receiving means for receiving the first pulse signal and the second pulse signal from the transmitting means, and receiving the first pulse signal and the second pulse signal. Second generating means for generating a pulse width modulation signal from the first edge and the second edge of the pulse signal.
【００３０】請求項１記載の信号伝送装置によれば、伝
送すべきパルス幅変調信号のオンタイミングに対応した
第１のエッジを持つ第１のパルス信号とオンタイミング
から上記パルス幅変調信号のパルス幅分経過したオフタ
イミングに対応した第２のエッジを持つ第２のパルス信
号とが第１の作成手段によって作成され、異なる伝送手
段によって上記第１のパルス信号及び第２のパルス信号
が各々伝送される。According to the signal transmission apparatus of the first aspect, the first pulse signal having the first edge corresponding to the on-timing of the pulse width modulation signal to be transmitted and the pulse of the pulse width modulation signal from the on timing. A second pulse signal having a second edge corresponding to the off-timing that has passed by the width is generated by the first generation unit, and the first pulse signal and the second pulse signal are transmitted by different transmission units, respectively. Is done.
【００３１】ここで、上記伝送手段には上記第１のパル
ス信号及び上記第２のパルス信号の各々の伝送に用いら
れる伝送線路や、伝送距離が長い場合等に応じてドライ
バ回路等を含めることができる。また、上記伝送線路に
は装置内の伝送線路の他、装置外部の伝送線路が含まれ
る。Here, the transmission means includes a transmission line used for transmission of each of the first pulse signal and the second pulse signal, and a driver circuit or the like according to a case where the transmission distance is long. Can be. The transmission line includes a transmission line outside the device in addition to a transmission line inside the device.
【００３２】また、この信号伝送装置では、受信手段に
よって伝送手段からの上記第１のパルス信号及び上記第
２のパルス信号が受信され、受信された第１のパルス信
号及び第２のパルス信号の第１のエッジ及び第２のエッ
ジからパルス幅変調信号が第２の作成手段によって作成
される。なお、第２の作成手段としては、第１のエッジ
に応じてパルス幅変調信号がオンされ、第２のエッジに
応じて当該パルス幅変調信号がオフされるようにパルス
幅変調信号を作成できる手段であれば如何なる手段でも
適用することができる。Further, in this signal transmission device, the first pulse signal and the second pulse signal from the transmission unit are received by the reception unit, and the received first pulse signal and the second pulse signal are received. From the first edge and the second edge, a pulse width modulation signal is created by the second creating means. Note that the second generation unit can generate the pulse width modulation signal such that the pulse width modulation signal is turned on in response to the first edge and the pulse width modulation signal is turned off in response to the second edge. Any means can be applied as long as it is a means.
【００３３】このように、請求項１記載の発明によれ
ば、伝送すべきパルス幅変調信号のオンタイミングに対
応した第１のエッジを持つ第１のパルス信号とオンタイ
ミングから前記パルス幅変調信号のパルス幅分経過した
オフタイミングに対応した第２のエッジを持つ第２のパ
ルス信号とを作成して各々異なる伝送手段で伝送すると
共に、伝送手段からの第１のパルス信号及び第２のパル
ス信号を受信して第１のエッジ及び第２のエッジからパ
ルス幅変調信号を作成しているので、伝送手段を介して
伝送される第１のパルス信号及び第２のパルス信号の各
々のパルス幅を大きなものとすることができ、これによ
って電磁放射を抑制しつつ低コストに広デューティ範囲
にわたって再現性のよいパルス幅変調信号を伝送するこ
とができる。As described above, according to the first aspect of the present invention, the first pulse signal having the first edge corresponding to the on-timing of the pulse width modulation signal to be transmitted and the on-timing are used to determine the pulse width modulation signal. And a second pulse signal having a second edge corresponding to the off-timing that has elapsed by the pulse width of the second pulse signal and transmitted by different transmission means, and the first pulse signal and the second pulse from the transmission means. Since the pulse width modulation signal is generated from the first edge and the second edge by receiving the signal, the pulse width of each of the first pulse signal and the second pulse signal transmitted through the transmission unit Can be increased, whereby a pulse width modulation signal with good reproducibility can be transmitted over a wide duty range at low cost while suppressing electromagnetic radiation.
【００３４】以下、本発明の有効性について、上述した
従来の技術の問題毎に説明する。１．短パルスの伝送が
困難である、という問題に対する有効性。Hereinafter, the effectiveness of the present invention will be described for each problem of the above-described conventional technology. 1. Effective for the problem that transmission of short pulses is difficult.
【００３５】本発明によれば、第１のパルス信号（以
下、「オン信号」という）と第２のパルス信号（以下、
「オフ信号」という）とが別々の伝送手段によって伝送
され、受信側において各信号の遷移のタイミングに基づ
いてパルス幅変調信号を生成しているので、オン信号及
びオフ信号の波形の立ち上がりがなまったとしても、オ
ン信号とオフ信号の遷移タイミングの差をとること等に
よって結果的に短いパルスを容易に伝送することができ
る。According to the present invention, the first pulse signal (hereinafter, referred to as “ON signal”) and the second pulse signal (hereinafter, referred to as “ON signal”)
Since the receiving side generates a pulse width modulation signal based on the transition timing of each signal, the waveforms of the ON signal and the OFF signal are distorted. Even if the difference between the transition timings of the ON signal and the OFF signal is determined, a short pulse can be easily transmitted as a result.
【００３６】図２２には、ＬＶＤＳでの伝送波形のシミ
ュレーション結果の一例が示されている。なお、ここで
は、駆動信号としてオン信号としては単一のタイミング
で状態が遷移し、オフ信号としては状態が遷移するタイ
ミングを０．５ｎ秒刻みにずらしたものを、長さが０．
５ｍの伝送線路に入力した場合の、伝送線路の出力端に
おけるオン信号及びオフ信号の各波形をシミュレーショ
ンしたものを示している。FIG. 22 shows an example of a simulation result of a transmission waveform in LVDS. Here, as the drive signal, the ON signal changes its state at a single timing, and the OFF signal shifts the state change timing by 0.5 nsec.
The figure shows a simulated waveform of each of the ON signal and the OFF signal at the output end of the transmission line when input to a 5 m transmission line.
【００３７】同図に示されるように、オン信号及びオフ
信号の双方において伝送線路で伝送されることにより出
力端での波形はなまっているものの、オン信号について
は全ての信号がほぼ同一遅延時間で伝送され、かつオフ
信号については０．５ｎ秒のずれがほぼ正確に維持され
た状態で伝送されており、パルス幅を正確に維持できる
ことが分かる。２．短パルス伝送時にＥＭＩが発生す
る、という問題に対する有効性。As shown in the figure, although the waveform at the output end is distorted due to the transmission of the ON signal and the OFF signal through the transmission line, all the ON signals have substantially the same delay time. , And the OFF signal is transmitted in a state where the deviation of 0.5 ns is almost accurately maintained, and it can be seen that the pulse width can be maintained accurately. 2. Effective against the problem that EMI occurs during short pulse transmission.
【００３８】本発明を画像形成装置に適用する場合にお
いて、濃度制御を行う際には、１画素内においてレーザ
を点灯させるデューティを制御することが重要であるた
め、通常は１画素内でのレーザのオン、オフ回数は１度
か２度である。When the present invention is applied to an image forming apparatus, when controlling the density, it is important to control the duty to turn on the laser within one pixel. Is turned on or off once or twice.
【００３９】従って、本発明におけるオン信号のオンへ
の遷移から次のオンへの遷移までは１画素分程度の期間
がある。このことはオフ信号についても同様であり、こ
の場合は伝送線路を通るオン信号及びオフ信号の基本周
波数はクロック周波数の１〜１／２と非常に低くなる。Therefore, there is a period of about one pixel from the transition of the ON signal to ON in the present invention to the transition to the next ON signal. The same applies to the OFF signal, in which case the fundamental frequency of the ON signal and the OFF signal passing through the transmission line is very low, ie, 1 to 1/2 of the clock frequency.
【００４０】一方、パルス幅変調信号を直接伝送する場
合には、パルス幅変調信号として例えば１ｎ秒の短パル
スを伝送する場合を考えると、伝送されるパルス幅変調
信号の基本周波数には５００ＭＨｚ以上の非常に高い周
波数成分が含まれることになる。On the other hand, when a pulse width modulation signal is directly transmitted, when a short pulse of, for example, 1 ns is transmitted as the pulse width modulation signal, the basic frequency of the transmitted pulse width modulation signal is 500 MHz or more. Very high frequency components will be included.
【００４１】図２３（Ａ）及び図２３（Ｂ）には、各々
パルス幅が１ｎ秒とされたオン信号及びオフ信号と、こ
れらの信号を用いて復調回路（ＸＯＲ回路）で発生させ
たパルス幅変調信号の電圧波形のＦＦＴ（高速フーリエ
変換）結果が示されている。FIGS. 23A and 23B show an ON signal and an OFF signal each having a pulse width of 1 ns, and a pulse generated by a demodulation circuit (XOR circuit) using these signals. An FFT (Fast Fourier Transform) result of the voltage waveform of the width modulation signal is shown.
【００４２】同図に示されるように、オン信号及びオフ
信号と、パルス幅変調信号とでは電圧レベルに２０ｄＢ
程度の差が出ている。この結果から分かるように、オン
タイミングとオフタイミングとを示す信号を各々別の伝
送線で遷移として伝送した方が、パルス幅変調信号とし
て直接伝送する場合に比較して、伝送路からの電磁放射
を大幅に削減することができる。３．ジッターが発生し
やすい、という問題に対する有効性。As shown in the figure, the voltage level of the ON signal and the OFF signal and the pulse width modulation signal is 20 dB.
There is some difference. As can be seen from the results, the transmission of the signals indicating the on-timing and the off-timing as transitions on separate transmission lines is different from the case where the signals are transmitted directly as a pulse width modulation signal. Can be greatly reduced. 3. Effective against the problem that jitter is likely to occur.
【００４３】本発明によれば、オン信号とオフ信号とが
別々の伝送手段によって伝送され、受信側において各信
号の遷移のタイミングに基づいてパルス幅変調信号を生
成しているので、図２４（Ａ）に示すように、例えば孤
立短パルスをパルス幅変調信号（レーザ駆動信号）とし
て生成するためにオン信号及びオフ信号を各々伝送する
伝送路に、上記孤立短パルスの立ち上がりで遷移するオ
ン信号と上記孤立短パルスの立ち下がりで遷移するオフ
信号とを伝送した場合、ジッターによって各信号の遷移
も遅れるが、オン信号及びオフ信号の双方とも同様に遅
れるため、上記孤立短パルスのパルス幅がジッターによ
る影響を受けることはない。According to the present invention, the ON signal and the OFF signal are transmitted by different transmission means, and the receiving side generates the pulse width modulation signal based on the transition timing of each signal. As shown in A), for example, an ON signal that transits at the rising edge of the isolated short pulse to a transmission line that transmits an ON signal and an OFF signal in order to generate, for example, an isolated short pulse as a pulse width modulation signal (laser drive signal). When an off signal that transitions at the falling edge of the isolated short pulse is transmitted, the transition of each signal is also delayed due to jitter, but since both the on signal and the off signal are similarly delayed, the pulse width of the isolated short pulse is reduced. It is not affected by jitter.
【００４４】また、図２４（Ｂ）に示すように、連続し
た短パルスを生成する場合においても、各伝送路の遷移
時間差で短パルスが生成されるため、パルス幅が変化す
ることはない。As shown in FIG. 24B, even when a continuous short pulse is generated, the pulse width does not change because the short pulse is generated by the transition time difference between the transmission lines.
【００４５】このとき、ジッターによりパルスの位置が
僅かに移動するという問題点はあるが、このことは従来
の技術においても同様であって、例えばＡ４サイズの用
紙を毎分４０枚の印刷速度で印刷する場合、伝送路の長
さを１ｍとした場合であっても上記移動の距離は１μｍ
程度と、ジャギーとして画質を悪化させるレベルではな
い。このパルス位置の移動よりも濃度に対する再現性が
維持できることの方が重要であり、画質への影響は無視
できるレベルである。At this time, there is a problem that the position of the pulse slightly shifts due to the jitter, but this is the same in the prior art. For example, A4 size paper is printed at a printing speed of 40 sheets per minute. When printing, even if the length of the transmission path is 1 m, the distance of the movement is 1 μm.
The degree is not at a level that deteriorates the image quality as a jaggy. It is more important that the reproducibility with respect to the density can be maintained than the movement of the pulse position, and the effect on the image quality is negligible.
【００４６】ところで、本発明の信号伝送装置を、レー
ザ駆動装置に適用する場合は、請求項８記載の発明のよ
うに、本発明の信号伝送装置と、前記信号伝送装置の第
２の作成手段によって作成されたパルス幅変調信号に基
づいてレーザを駆動する駆動手段と、を備えたものとな
る。When the signal transmission device of the present invention is applied to a laser driving device, the signal transmission device of the present invention and the second preparation means of the signal transmission device are provided as in the eighth aspect of the present invention. And a driving unit for driving a laser based on the pulse width modulation signal created by the above.
【００４７】従って、このレーザ駆動装置では、本発明
の信号伝送装置によって得られたパルス幅変調信号に基
づいてレーザが駆動されるので、電磁放射を抑制しつつ
低コストかつ高精度にレーザを駆動することができる。Therefore, in this laser driving device, the laser is driven based on the pulse width modulation signal obtained by the signal transmission device of the present invention, so that the laser can be driven at low cost and with high accuracy while suppressing electromagnetic radiation. can do.
【００４８】図２５には、請求項１記載の信号伝送装置
を備えたレーザ駆動装置の構成例が示されている。同図
に示す例では、パルス幅変調回路において、レーザをオ
ンするタイミングに同期してレベルが遷移するオン信号
と、レーザをオフするタイミングに同期してレベルが遷
移するオフ信号とを生成し、オン信号とオフ信号を各々
異なる伝送路でレーザ駆動回路の近くに設けられた復調
回路に伝送し、復調回路によってオン信号及びオフ信号
に基づいてパルス幅変調信号を生成してレーザ駆動回路
に供給している。すなわち、この例では、パルス幅変調
回路が本発明の第１の作成手段に、復調回路が本発明の
第２の作成手段に、レーザ駆動回路が本発明の駆動手段
に、オン信号が本発明の第１のパルス信号に、オフ信号
が本発明の第２のパルス信号に、各々相当するものとし
て構成されている。FIG. 25 shows an example of the configuration of a laser driving device provided with the signal transmission device according to the first aspect. In the example shown in the figure, in the pulse width modulation circuit, an ON signal whose level changes in synchronization with the timing of turning on the laser and an OFF signal whose level changes in synchronization with the timing of turning off the laser are generated. The on signal and the off signal are transmitted to the demodulation circuit provided near the laser driving circuit through different transmission paths, and the demodulation circuit generates a pulse width modulation signal based on the on signal and the off signal and supplies the pulse width modulation signal to the laser driving circuit. are doing. That is, in this example, the pulse width modulation circuit corresponds to the first generating means of the present invention, the demodulation circuit corresponds to the second generating means of the present invention, the laser driving circuit corresponds to the driving means of the present invention, and the ON signal corresponds to the present invention. And the off signal corresponds to the second pulse signal of the present invention.
【００４９】しかしながら、このような信号伝送装置及
びレーザ駆動装置には、実施するに際して次のような新
たな問題点がある。 １．パルス幅がばらついてしまう。However, such a signal transmission device and a laser driving device have the following new problems when they are implemented. 1. The pulse width varies.
【００５０】単純にオンタイミングとオフタイミングを
各々示す２つの信号（オン信号及びオフ信号）で伝送し
た場合、各信号の遷移の組み合わせは、図２６に示され
る８通りが考えられる。When two signals (ON signal and OFF signal) indicating ON timing and OFF timing are simply transmitted, there are eight possible combinations of transition of each signal as shown in FIG.
【００５１】通常、信号の立ち上がりと立ち下がりとで
は、駆動するために用いられるトランジスタが異なって
いる（通常、Ｐチャネルのトランジスタで立ち上がりを
駆動し、Ｎチャネルのトランジスタで立ち下がりを駆動
する）ため、遷移時間が異なっている。このため、遷移
の組み合わせ毎にパルス開始の遅延時間とパルス幅が微
妙に異なっている。Usually, the transistors used for driving are different between the rise and fall of the signal (normally, the rise is driven by a P-channel transistor and the fall is driven by an N-channel transistor). , Transition times are different. Therefore, the pulse start delay time and the pulse width are slightly different for each combination of transitions.
【００５２】本発明のレーザ駆動装置をレーザビームプ
リンタ等に代表されるレーザビームによって画像を形成
する画像形成装置に適用する場合、上記遅延時間はビー
ムスポット位置に、上記パルス幅は濃度に各々関係する
が、視覚的には濃度の方がビームスポット位置よりも敏
感に感じられるので、各信号の遷移の組み合わせによっ
てパルス幅が変わらないようにしなければならない。When the laser driving apparatus of the present invention is applied to an image forming apparatus for forming an image by a laser beam typified by a laser beam printer or the like, the delay time is related to the beam spot position, and the pulse width is related to the density. However, since the density is visually more sensitive than the beam spot position, the pulse width must be kept unchanged by the combination of transitions of each signal.
【００５３】この方策としては、次の２つが考えられ
る。The following two measures can be considered.
【００５４】１つ目は、立ち上がり遷移時間と立ち下が
り遷移時間とが等しくなるように立ち上がり用のトラン
ジスタと立ち下がり用のトランジスタの各々のＷ／Ｌ
（ＭＯＳトランジスタのゲート幅Ｗ／長さＬ）を調整し
て各トランジスタを製造することである。また、ここ
で、製造プロセスにばらつきが生じる場合には、立ち上
がり遷移時間と立ち下がり遷移時間が等しくなるように
ＭＯＳトランジスタのゲート電圧をフィードバック制御
することも考えられる。First, the W / L of each of the rising transistor and the falling transistor is set so that the rising transition time and the falling transition time are equal.
(Gate width W / length L of MOS transistor) is adjusted to manufacture each transistor. Here, if there is a variation in the manufacturing process, feedback control of the gate voltage of the MOS transistor may be considered so that the rise transition time and the fall transition time are equal.
【００５５】２つ目は、オン信号及びオフ信号の遷移の
組み合わせ数を減らすことである。すなわち、オフ信号
がローレベルである状態でレーザをオンしたければオン
信号をハイレベルにし、オフ信号がハイレベルである状
態でレーザをオンしたければオン信号をローレベルにす
る。また、オン信号がハイレベルである状態でレーザを
オフしたければオフ信号をハイレベルにし、オン信号が
ローレベルである状態でレーザをオフしたければオフ信
号をローレベルにする。このように生成したオン信号及
びオフ信号は、受信後に排他的論理和回路（以下、「Ｘ
ＯＲ回路」という）に入力することによってパルス幅変
調信号に変換（復調）することができる。The second is to reduce the number of combinations of transitions of the ON signal and the OFF signal. That is, if the laser is to be turned on while the off signal is at the low level, the on signal is set to the high level, and if the laser is turned on while the off signal is at the high level, the on signal is set to the low level. If the laser is to be turned off while the on signal is at the high level, the off signal is set to the high level. If the laser is turned off while the on signal is at the low level, the off signal is set to the low level. The ON signal and the OFF signal generated in this manner are transmitted to an exclusive OR circuit (hereinafter, “X”) after reception.
OR circuit ") to convert (demodulate) the signal into a pulse width modulated signal.
【００５６】この場合、遷移の組み合わせは図２６の
１、２、７、８の４種類に限定される。通常はハイライ
トでの短パルスを優先して改善することが要求されるの
で、短パルスでの遷移の組み合わせが図２６の１及び２
に限定されていれば、パルス幅はオン信号及びオフ信号
の立ち上がり同士、又は立ち下がり同士の差に限定され
るため、トランジスタによる遅延差に起因するパルス幅
のばらつきは生じにくく、設計が容易になると共に、復
調回路もＸＯＲ回路のみで実現することができる。In this case, the combinations of transitions are limited to four types of 1, 2, 7, and 8 in FIG. Normally, it is required to improve by giving priority to short pulses in highlights. Therefore, the combination of transitions in short pulses is indicated by 1 and 2 in FIG.
If the pulse width is limited to the above, the pulse width is limited to the difference between the rising and falling edges of the ON signal and the OFF signal. At the same time, the demodulation circuit can be realized only by the XOR circuit.
【００５７】しかしながら、このときは高濃度側でオフ
の短いパルスの遷移の組み合わせが図２６の７及び８と
なるので、パルス幅の精度が低下する。ハイライト側と
高濃度側の双方で高精度なパルス幅を実現するために
は、立ち上がりと立ち下がりを揃えるように設計する
か、遷移の組み合わせを限定するようにオン信号及びオ
フ信号の出力状態が制限される必要がある。 ２．パルス幅変調回路からの信号をそのまま伝送できな
い。In this case, however, the combination of transitions of the short-off pulses on the high-concentration side becomes 7 and 8 in FIG. 26, and the accuracy of the pulse width is reduced. To achieve high-precision pulse widths on both the highlight side and the high-density side, either design the rise and fall to be the same, or output the ON and OFF signals to limit the combination of transitions Need to be restricted. 2. The signal from the pulse width modulation circuit cannot be transmitted as it is.
【００５８】オンタイミング及びオフタイミングを別々
に伝送する際に適用可能なパルス幅変調装置としては、
特開平３−２６６８６１号公報、特開平４−３４２３６
４号公報、米国特許第５１０９２８３号、米国特許第５
７９３７０９号、米国特許第５９０３５２２号等に記載
されている、レーザのオンとオフのタイミングを独立に
制御することができる方式がある。しかしながら、これ
らの技術をそのまま適用するのみでは、各々次のような
問題が発生する。As a pulse width modulation device applicable when transmitting ON timing and OFF timing separately,
JP-A-3-26661, JP-A-4-34236
No. 4, U.S. Pat. No. 5,109,283, U.S. Pat.
There is a method described in US Pat. No. 7,793,709 and US Pat. No. 5,903,522, which can control the on / off timing of the laser independently. However, simply applying these techniques as they are will cause the following problems.
【００５９】特開平３−２６６８６１号公報記載の技術
では、図２７に示すように、クロック信号から微小パル
スを生成し、該微小パルスを遅延させることによって複
数の異なるタイミングの微小パルスを生成して、これら
の中から立ち上がりタイミング及び立ち下がりタイミン
グに対応するものを選択して用いていた。According to the technique described in Japanese Patent Application Laid-Open No. 3-26661, as shown in FIG. 27, a minute pulse is generated from a clock signal, and a plurality of minute pulses at different timings are generated by delaying the minute pulse. Among them, those corresponding to the rising timing and the falling timing are selected and used.
【００６０】この技術では、同公報において何ら言及さ
れていないが、この微小パルスでフリップフロップを駆
動してレーザ駆動パルスを生成する場合では、微小パル
スのパルス幅をレーザ駆動パルスの最小パルス幅よりも
短くしなければならない。しかしながら、そのような微
小パルスは、含まれる周波数成分が高く、波形なまりが
大きいため、そのまま伝送することが困難である。In this technique, although nothing is mentioned in the publication, when a laser drive pulse is generated by driving a flip-flop with this minute pulse, the pulse width of the minute pulse is set to be smaller than the minimum pulse width of the laser drive pulse. Must also be shortened. However, such a small pulse has a high frequency component and a large waveform rounding, so that it is difficult to transmit it as it is.
【００６１】また、この技術では、隣接する遅延ゲート
の出力同士でＸＯＲ回路により排他的論理和をとること
によって短いパルス幅のパルスを生成する方法も提案さ
れているが、ＸＯＲ回路は通常複数のゲートで構成され
ているため動作速度が遅く、隣接する遅延ゲートのゲー
ト出力同士を入力して１ｎ秒程度のパルス幅のパルスを
生成することは困難であり、生成できたとしてもパルス
幅が短いために、各回路間で伝送される間に消えてしま
う可能性もある。In this technique, a method of generating a pulse having a short pulse width by performing an exclusive OR operation between outputs of adjacent delay gates by using an XOR circuit has been proposed. The operation speed is slow because of the gates, and it is difficult to generate a pulse having a pulse width of about 1 ns by inputting gate outputs of adjacent delay gates. Even if the pulse output can be generated, the pulse width is short. Therefore, the data may be lost during transmission between the circuits.
【００６２】このため、隣接しておらず、離れた遅延ゲ
ート同士の出力を用いて、やや長めのパルス幅のパルス
を生成することも考えられるが、クロック信号の周波数
に追従するように遅延ゲートの遅延量を自動制御するシ
ステムでは、クロック信号の周波数を下げた場合に不必
要にパルス幅が広がってしまい、クロック信号の周波数
を下げてゲートの動作速度に余裕ができたにもかかわら
ず最大周波数と同様の制御性しか確保することができな
い。For this reason, it is conceivable to generate a pulse having a slightly longer pulse width by using the outputs of the delay gates that are not adjacent but separated from each other, but it is possible to generate a pulse having a slightly longer pulse width. In a system that automatically controls the delay amount of the clock signal, when the frequency of the clock signal is reduced, the pulse width is unnecessarily widened. Only controllability similar to frequency can be ensured.
【００６３】一方、特開平４−３４２３６４号公報に記
載の技術では上記特開平３−２６６８６１号公報に記載
の技術のようにクロック信号から直ぐには微小パルスを
生成せずに、図２８に示すように、比較的パルス幅の長
い開始トリガ信号Ｓ−ＴＲＩＧ及び終了トリガ信号Ｅ−
ＴＲＩＧを一旦生成した後、これらの信号に基づいてパ
ルス幅の短いパルス信号Ｓ−ＣＬＫ及びパルス信号Ｅ−
ＣＬＫを生成し、次段のフリップフロップを動作させて
レーザ駆動信号Ｌｏｎを生成している。On the other hand, in the technique described in Japanese Patent Application Laid-Open No. 4-342364, a small pulse is not generated immediately from a clock signal as in the technique described in Japanese Patent Application Laid-Open No. 3-26661, but as shown in FIG. In addition, a start trigger signal S-TRIG and an end trigger signal E-
After the TRIG is once generated, a pulse signal S-CLK and a pulse signal E-
CLK is generated, and the next stage flip-flop is operated to generate the laser drive signal Lon.
【００６４】この技術を利用して、パルス幅が長い信号
Ｓ−ＴＲＩＧと信号Ｅ−ＴＲＩＧを伝送し、伝送後に信
号Ｓ−ＣＬＫと信号Ｅ−ＣＬＫを生成してフリップフロ
ップでパルス幅変調信号（レーザ駆動信号）を生成すれ
ば伝送線路で多少のなまりが発生しても問題は生じな
い。Using this technique, the signal S-TRIG and the signal E-TRIG having a long pulse width are transmitted, and after transmission, the signal S-CLK and the signal E-CLK are generated. If a laser drive signal is generated, no problem occurs even if the transmission line is slightly rounded.
【００６５】しかしながら、信号Ｓ−ＴＲＩＧと信号Ｅ
−ＴＲＩＧのパルス幅が長いために、前述の特開平３−
２６６８６１号公報に記載の技術と同様に、図１７の印
刷状態に示されるように短時間内で複数回繰り返してオ
ンしなければならない場合、信号Ｓ−ＴＲＩＧと信号Ｅ
−ＴＲＩＧのパルス幅以下の期間では繰り返し動作がで
きない。この場合、ビームスキャン方向に分割を細かく
行って階調数を増やす場合など１画素内で２回以上オン
できないと制御性が大幅に低下する。However, the signal S-TRIG and the signal E
-Due to the long pulse width of TRIG,
Similarly to the technique described in Japanese Patent Application Publication No. 2668661, when it is necessary to repeatedly turn on a plurality of times within a short time as shown in the printing state of FIG.
The repetitive operation cannot be performed during a period shorter than the pulse width of -TRIG. In this case, if the pixel cannot be turned on twice or more in one pixel, for example, when the number of gray scales is increased by performing fine division in the beam scanning direction, controllability is significantly reduced.
【００６６】また、米国特許第５７９３７０９号及び米
国特許第５９０３５２２号の技術では、レーザのオンタ
イミングとオフタイミングとで各々トグルする信号を用
いて、これらの信号の排他的論理和を取ることによって
パルス幅変調信号を生成している。Further, in the techniques of US Pat. No. 5,793,709 and US Pat. No. 5,903,522, a pulse which is toggled between the ON timing and the OFF timing of the laser is used, and the exclusive OR of these signals is calculated. A width modulation signal is generated.
【００６７】この場合には、レーザのオンタイミング又
はオフタイミングが１つの遷移のみで決定されるため、
オン信号とオフ信号とを伝送して、伝送後にＸＯＲ回路
でパルス幅変調信号を生成する形態としたときには、伝
送線路上の信号の周波数成分が大幅に低下してＥＭＩの
点で好ましいし、必ずしも高速素子を用いなくとも伝送
が可能である。In this case, the on timing or the off timing of the laser is determined by only one transition.
When the ON signal and the OFF signal are transmitted and the pulse width modulation signal is generated by the XOR circuit after the transmission, the frequency component of the signal on the transmission line is significantly reduced, which is preferable in terms of EMI, and is not necessarily required. Transmission is possible without using high-speed elements.
【００６８】一方、図２９には米国特許第５１０９２８
３号の本発明に特に関係する部分の構成が、図３０には
米国特許第５７９３７０９号及び米国特許第５９０３５
２２号の本発明に特に関係する部分の構成が、各々示さ
れている。On the other hand, FIG. 29 shows US Pat.
FIG. 30 shows a configuration of a portion particularly related to the present invention in US Pat. No. 5,793,709 and US Pat.
No. 22 shows a configuration of a part particularly related to the present invention.
【００６９】米国特許第５１０９２８３号、米国特許第
５７９３７０９号及び米国特許第５９０３５２２号の技
術では何れも、比較的少数の遅延回路をカスケード接続
して構成された回路を繰り返し用いることによって、オ
ンタイミング及びオフタイミングを示す信号の基準とな
る遅延パルスを生成しており、動作をシームレス（継ぎ
目のない状態）にするために、図２９及び図３０に示さ
れるように、ＯＤＤ及びＥＶＥＮ等を交互に動作させて
パルス幅変調信号を生成するようにしており、このまま
では４本（米国特許第５１０９２８３号に示されるよう
に１画素中で更に第３の遷移も考慮すると５本）の伝送
線路が必要となり、配線数の増加によってコストが上昇
すると共に、ＯＤＤ側とＥＶＥＮ側の伝送線路の特性ず
れに起因して、出力パルスにジッターやパルス幅のばら
つきが発生してしまう。In each of the techniques of US Pat. No. 5,109,283, US Pat. No. 5,793,709 and US Pat. No. 5,903,522, the on-timing and the timing are improved by repeatedly using a circuit constituted by cascading a relatively small number of delay circuits. A delay pulse serving as a reference of a signal indicating the OFF timing is generated. To make the operation seamless (seamless state), ODD and EVEN are alternately operated as shown in FIGS. In this case, four transmission lines (five in consideration of the third transition in one pixel as shown in US Pat. No. 5,109,283) are required. In addition, the cost increases due to the increase in the number of wirings, and the output due to the characteristic deviation between the transmission lines on the ODD side and the EVEN side. Variations of jitter and pulse width is generated in the pulse.
【００７０】また、米国特許第５１０９２８３号の技術
では、図２９に示されるように、不要なノイズの発生を
抑えるためにＸＯＲ回路に対してオン信号及びオフ信号
と一緒に‘Cell clock’、‘Hlf clock’、‘video kil
l bit’等の制御信号を供給しなければならない。 ３．伝送線路のスキューでパルス幅がばらついてしま
う。In the technique of US Pat. No. 5,109,283, as shown in FIG. 29, in order to suppress the generation of unnecessary noise, the "cell clock", "cell clock", "ON" and "OFF" signals are supplied to the XOR circuit. Hlf clock ',' video kil
A control signal such as l bit 'must be supplied. 3. The pulse width varies due to the skew of the transmission line.
【００７１】本発明では、オン信号とオフ信号とを伝送
する伝送線路間にスキュー（各伝送線路間の送信時間ず
れ）がないことが理想とされるが、ドライバ、レシーバ
のスキューや、伝送線路やコネクタのライン毎の特性が
異なることによるスキューの発生は避けられない。In the present invention, ideally, there is no skew (transmission time lag between the transmission lines) between the transmission lines transmitting the ON signal and the OFF signal. In addition, it is unavoidable that skew occurs due to different characteristics of each connector line.
【００７２】このため、多相クロック信号の伝送用に市
販されているチャンネル間のスキューを抑えたドライ
バ、レシーバ（例えば、National Semiconductor製、商
品名DS90LV047A、DS90LV048A等）等を使用することが重
要であるが、伝送線路やコネクタ等のライン毎の特性の
違いによりチャンネル間でスキューが発生した場合に
は、オン信号及びオフ信号がローレベルからハイレベル
に遷移した際の時間差を用いる場合と、オン信号及びオ
フ信号がハイレベルからローレベルに遷移した際の時間
差を用いる場合とでパルス幅に違いが出て、画質を劣化
させる原因となる。For this reason, it is important to use a driver, a receiver (for example, DS90LV047A, DS90LV048A, etc., manufactured by National Semiconductor, etc.) which suppresses skew between channels, which is commercially available for transmitting a multi-phase clock signal. However, when skew occurs between channels due to differences in characteristics of each line such as a transmission line and a connector, the time difference between when the ON signal and the OFF signal transition from the low level to the high level is used. The pulse width is different between the case where the time difference when the signal and the OFF signal transition from the high level to the low level is used, which causes deterioration of the image quality.
【００７３】以上のような問題点に鑑みて、請求項２記
載の信号伝送装置は、請求項１記載の発明に対して、前
記受信手段によって受信した前記第１のパルス信号及び
前記第２のパルス信号の各々の時間ずれを補正する補正
手段を更に備えたことを特徴とするものである。In view of the above problems, the signal transmission device according to claim 2 is different from the signal transmission device according to claim 1 in that the first pulse signal and the second pulse signal received by the receiving unit are different from each other. It is characterized by further comprising a correcting means for correcting each time lag of the pulse signal.
【００７４】請求項２記載の信号伝送装置によれば、請
求項１記載の発明において、受信手段によって受信され
た第１のパルス信号及び第２のパルス信号の各々の時間
ずれが補正手段によって補正される。According to the signal transmission device of the second aspect, in the invention of the first aspect, the time lag of each of the first pulse signal and the second pulse signal received by the reception unit is corrected by the correction unit. Is done.
【００７５】また、請求項３記載の信号伝送装置は、請
求項２記載の発明における補正手段が、前記第１のパル
ス信号を伝送する伝送手段及び前記第２のパルス信号を
伝送する伝送手段の少なくとも一方に設けられると共
に、入力されたパルス信号を遅延して出力する遅延時間
が変更可能なパルス信号遅延手段と、前記時間ずれが減
少するように前記パルス信号遅延手段による遅延時間を
調整する調整手段と、を備えたことを特徴とするもので
ある。According to a third aspect of the present invention, in the signal transmission device according to the second aspect of the present invention, the correcting means includes a transmitting means for transmitting the first pulse signal and a transmitting means for transmitting the second pulse signal. A pulse signal delay means provided on at least one of them and capable of changing a delay time for delaying and outputting an input pulse signal; and adjusting the delay time by the pulse signal delay means so as to reduce the time lag. And means.
【００７６】請求項３記載の信号伝送装置によれば、請
求項２記載の発明に対して、第１のパルス信号を伝送す
る伝送手段及び第２のパルス信号を伝送する伝送手段の
少なくとも一方に、入力されたパルス信号を遅延して出
力する遅延時間が変更可能なパルス信号遅延手段が備え
られると共に、調整手段によって請求項２記載の発明に
おける時間ずれが減少するようにパルス信号遅延手段に
よる遅延時間が調整される。According to a third aspect of the present invention, in the signal transmission apparatus according to the second aspect, at least one of the transmission means for transmitting the first pulse signal and the transmission means for transmitting the second pulse signal is provided. A pulse signal delay means for changing a delay time for delaying and outputting an inputted pulse signal, and a delay by the pulse signal delay means so as to reduce a time lag in the invention according to claim 2 by adjusting means. The time is adjusted.
【００７７】更に、請求項４記載の信号伝送装置は、請
求項１乃至請求項３の何れか１項記載の発明において、
前記第１の作成手段は、第１のパルス信号に第１のエッ
ジが発生した後に第２のパルス信号に第２のエッジが発
生し、該第２のエッジが発生した後に第１のパルス信号
に前記第１のエッジと反対のエッジが発生し、該反対の
エッジが発生した後に第２のパルス信号に前記第２のエ
ッジと反対のエッジが発生するように前記第１のパルス
信号及び前記第２のパルス信号を作成することを特徴と
するものである。Further, the signal transmission device according to claim 4 is the signal transmission device according to any one of claims 1 to 3,
The first generating means includes: a first edge of the first pulse signal; a second edge of the second pulse signal; and a second edge of the first pulse signal after the second edge. An edge opposite to the first edge occurs, and after the opposite edge occurs, the first pulse signal and the second pulse signal are generated such that an edge opposite to the second edge occurs in a second pulse signal. It is characterized in that a second pulse signal is created.
【００７８】請求項４記載の信号伝送装置によれば、請
求項１乃至請求項３の何れか１項記載の発明における第
１の作成手段によって、第１のパルス信号に第１のエッ
ジが発生した後に第２のパルス信号に第２のエッジが発
生し、該第２のエッジが発生した後に第１のパルス信号
に第１のエッジと反対のエッジが発生し、該反対のエッ
ジが発生した後に第２のパルス信号に第２のエッジと反
対のエッジが発生するように第１のパルス信号及び第２
のパルス信号が作成される。According to a fourth aspect of the present invention, a first edge is generated in a first pulse signal by the first generating means according to any one of the first to third aspects of the present invention. A second edge occurs in the second pulse signal after the second pulse occurs, and an edge opposite to the first edge occurs in the first pulse signal after the second edge occurs, and the opposite edge occurs The first pulse signal and the second pulse signal are generated such that an edge opposite to the second edge occurs later in the second pulse signal.
Is generated.
【００７９】また、請求項５記載の信号伝送装置は、請
求項１乃至請求項４の何れか１項記載の発明において、
前記第１の作成手段が、前記パルス幅変調信号を同期さ
せるクロック信号を、該クロック信号の１周期より短い
時間毎に遅延させて該クロック信号に同期した複数の遅
延パルスを生成する遅延パルス生成手段と、前記遅延パ
ルス生成手段によって生成された複数の遅延パルスから
前記オンタイミングに対応する第１のエッジを備えた遅
延パルス及び前記オフタイミングに対応する第２のエッ
ジを備えた遅延パルスを各々前記第１のパルス信号及び
前記第２のパルス信号として選択する選択手段と、を備
えたことを特徴とするものである。According to a fifth aspect of the present invention, there is provided the signal transmission device according to the first aspect of the present invention.
A first pulse generating means for delaying a clock signal for synchronizing the pulse width modulation signal by a period shorter than one cycle of the clock signal to generate a plurality of delayed pulses synchronized with the clock signal; And a delay pulse having a first edge corresponding to the on-timing and a delay pulse having a second edge corresponding to the off-timing from the plurality of delay pulses generated by the delay pulse generating means. Selecting means for selecting the first pulse signal and the second pulse signal.
【００８０】請求項５記載の信号伝送装置によれば、請
求項１乃至請求項４の何れか１項記載の発明において、
遅延パルス生成手段により、パルス幅変調信号を同期さ
せるクロック信号が該クロック信号の１周期より短い時
間毎に遅延されて該クロック信号に同期した複数の遅延
パルスが生成され、選択手段によって、生成された複数
の遅延パルスから上記オンタイミングに対応する第１の
エッジを備えた遅延パルス及び上記オフタイミングに対
応する第２のエッジを備えた遅延パルスが各々上記第１
のパルス信号及び上記第２のパルス信号として選択され
る。According to the signal transmission device of the fifth aspect, in the invention of any one of the first to fourth aspects,
The clock signal for synchronizing the pulse width modulation signal is delayed by the delay pulse generation means for each time shorter than one cycle of the clock signal, and a plurality of delay pulses synchronized with the clock signal are generated. The delay pulse having a first edge corresponding to the on-timing and the delay pulse having a second edge corresponding to the off-timing are respectively obtained from the plurality of delay pulses.
And the second pulse signal.
【００８１】以下、請求項２〜請求項５記載の発明の有
効性について、上述した問題毎に説明する。 １．パルス幅がばらついてしまう、という問題に対する
有効性。Hereinafter, the effectiveness of the present invention will be described for each of the above-mentioned problems. 1. Effectiveness for the problem that the pulse width varies.
【００８２】請求項４に記載の発明では、オン信号（第
１のパルス信号）の状態が遷移した後にオフ信号（第２
のパルス信号）の状態が遷移し、オフ信号の状態が遷移
した後にオン信号の状態が元に戻り、オン信号の状態が
元に戻った後にオフ信号の状態が元に戻るようにオン信
号及びオフ信号を生成している。According to the fourth aspect of the present invention, after the state of the ON signal (first pulse signal) changes, the OFF signal (second pulse signal) changes.
Pulse signal), the state of the on signal returns to the original state after the state of the off signal transitions, and the state of the on signal and the state of the off signal returns to the original state after the state of the on signal returns. An off signal is being generated.
【００８３】これによって、パルス幅変調信号のパルス
幅は、オン信号及びオフ信号の立ち上がり同士、又は立
ち下がり同士の差に限定されるため、パルス幅のばらつ
きを抑制することができる。 ２．オン信号又はオフ信号の遷移を短時間内に繰り返す
ことができない、という問題（特開平３−２６６８６１
号公報及び特開平４−３４２３６４号公報の各公報に記
載の技術の問題）に対する有効性。Thus, the pulse width of the pulse width modulation signal is limited to the difference between the rising edges or the falling edges of the ON signal and the OFF signal, so that the variation in the pulse width can be suppressed. 2. The problem that the transition of the ON signal or the OFF signal cannot be repeated within a short time (Japanese Unexamined Patent Publication No. 3-266681)
Of the technology described in Japanese Patent Application Laid-Open Publication No. 4-342364 and Japanese Patent Application Laid-Open No. 4-342364.
【００８４】請求項４に記載の発明では、上述したよう
に、オン信号の状態が遷移した後にオフ信号の状態が遷
移し、オフ信号の状態が遷移した後にオン信号の状態が
元に戻り、オン信号の状態が元に戻った後にオフ信号の
状態が元に戻るようにオン信号及びオフ信号を生成して
いる。According to the fourth aspect of the invention, as described above, the state of the off signal transits after the state of the on signal transits, and the state of the on signal returns to the original state after the transition of the off signal. The ON signal and the OFF signal are generated so that the state of the OFF signal returns to the original state after the state of the ON signal returns to the original state.
【００８５】従って、第１の作成手段を回路で構成した
場合、該回路を構成するゲート素子の速度が速ければ結
果的にオン信号及びオフ信号を生成するための駆動パル
ス幅は短くなり、ゲート素子の速度が遅ければそれに応
じてパルス幅が長くなる。このため、ゲート素子の速度
に応じてパルス幅が自動的に決定され、ゲート素子の速
度が許す限りオン信号及びオフ信号の遷移の繰り返しを
行うことができる。 ３．ＯＤＤ及びＥＶＥＮ等に分けて伝送線を増やさない
とシームレスなパルス幅変調信号が生成できない、とい
う問題（米国特許第５１０９２８３号及び米国特許第５
７９３７０９号の技術の問題）に対する有効性。Therefore, in the case where the first producing means is constituted by a circuit, if the speed of the gate element constituting the circuit is high, the driving pulse width for generating the ON signal and the OFF signal is consequently short, and the gate The slower the element, the longer the pulse width. For this reason, the pulse width is automatically determined according to the speed of the gate element, and the transition of the ON signal and the OFF signal can be repeated as long as the speed of the gate element permits. 3. A problem that a seamless pulse width modulation signal cannot be generated unless the number of transmission lines is increased for ODD, EVEN, and the like (US Pat. No. 5,109,283 and US Pat.
793709 problem).
【００８６】請求項５に記載の発明では、オン信号及び
オフ信号を生成する際の基準となる遅延パルスがクロッ
ク信号に同期するように生成される。このため、遅延パ
ルスを生成するための手段は複雑化するが、米国特許第
５７９３７０９号の技術のようにラップカウンタ等のデ
ジタル演算回路を含まないため、全体を統合制御する必
要がない。このためＯＤＤ及びＥＶＥＮを分ける必要が
なく、伝送線数を削減することができる。 ４．伝送線路のスキューでパルス幅がばらついてしま
う、という問題に対する有効性。According to the fifth aspect of the present invention, the reference delay pulse for generating the ON signal and the OFF signal is generated so as to be synchronized with the clock signal. For this reason, the means for generating the delay pulse is complicated. However, unlike the technique of US Pat. No. 5,793,709, a digital arithmetic circuit such as a lap counter is not included, so that there is no need to perform integrated control of the whole. Therefore, there is no need to separate ODD and EVEN, and the number of transmission lines can be reduced. 4. Effective against the problem that pulse width varies due to transmission line skew.
【００８７】伝送線路を構成するケーブルのスキュー
は、一旦形状が固定されると半導体素子のような変動は
ないので、スキューを考慮して装置設計を行うことによ
りスキューの影響を回避することが可能であるが、経時
変化や環境温度の変化等に起因してスキューが変化する
ような場合もある。The skew of the cable constituting the transmission line does not fluctuate like a semiconductor element once the shape is fixed. Therefore, the influence of the skew can be avoided by designing the device in consideration of the skew. However, the skew may change due to a change over time or a change in environmental temperature.
【００８８】このような場合に鑑みて、請求項２及び請
求項３記載の発明では、受信手段によって受信された第
１のパルス信号及び第２のパルス信号の各々の時間ずれ
が補正手段によって補正される。これによって、スキュ
ーが変化した場合であってもスキューがない状態となる
ように補正されるので、伝送線路のスキューに起因する
パルス幅のばらつきを防止することができる。In view of such a case, according to the second and third aspects of the present invention, the time lag of each of the first pulse signal and the second pulse signal received by the receiving means is corrected by the correcting means. Is done. As a result, even if the skew changes, the skew is corrected so that there is no skew, so that it is possible to prevent variations in pulse width due to skew in the transmission line.
【００８９】なお、上記補正手段による具体的な補正方
法としては、補正手段をオン信号及びオフ信号の受信側
に設けておき、事前に既知の基準パルスをオン信号用の
伝送路及びオフ信号用の伝送路の各々を介して送信し、
受信側で受信した基準パルスの時間ずれを遅延回路を使
用して補正する方法、又は補正手段をオン信号及びオフ
信号の送信側に設けておき、上記同様に基準パルスを送
信して、受信側では受信した基準パルスを再び送信側に
送り返して、該送り返された基準パルスの時間ずれに基
づいて送信側で補正を行う方法等が挙げられる。As a specific correction method by the above-mentioned correction means, the correction means is provided on the receiving side of the ON signal and the OFF signal, and a known reference pulse is previously transmitted to the transmission path for the ON signal and the OFF signal. Transmitting over each of the transmission paths of
A method of correcting the time lag of the reference pulse received on the receiving side using a delay circuit, or providing a correcting means on the transmitting side of the ON signal and the OFF signal, transmitting the reference pulse in the same manner as described above, and For example, there is a method in which the received reference pulse is sent back to the transmitting side, and correction is performed on the transmitting side based on the time lag of the returned reference pulse.
【００９０】また、送信側に、上記のような基準パルス
を送信する手段が備えられていない場合には、例えば、
レーザビームの走査光路中に配置された同期信号生成用
の受光器から出力された同期信号を、スキューの有無の
検出に使用することもできる。If the transmitting side is not provided with the means for transmitting the reference pulse as described above, for example,
The synchronization signal output from the synchronization signal generation light receiver disposed in the scanning optical path of the laser beam can also be used for detecting the presence or absence of skew.
【００９１】すなわち、例えば１ラインの走査前に、レ
ーザを発光させる状態とするようにオフ信号の遷移をオ
ン信号の遷移に対して遅らせておき、次第にオフ信号の
遷移を早めていくと、あるタイミングでオン信号の遷移
がオフ信号よりも遅くなって同期信号が検知されなくな
るので、該検出されなくなったタイミングをスキューが
ないタイミングであるとして、該タイミングを基準とす
る方法である。レーザビームを用いて画像を形成する画
像形成装置では、上記のような同期信号は必ず画像処理
装置又はパルス幅変調回路に供給されているため、この
方法はコストの上昇を招くことなく実現することができ
る。That is, for example, before the scanning of one line, the transition of the OFF signal is delayed with respect to the transition of the ON signal so as to make the laser emit light, and the transition of the OFF signal is gradually advanced. Since the transition of the ON signal is later than the OFF signal at the timing and the synchronization signal is no longer detected, the timing at which the detection is stopped is regarded as the timing without skew, and this timing is used as a reference. In an image forming apparatus that forms an image using a laser beam, such a synchronization signal is always supplied to an image processing apparatus or a pulse width modulation circuit, so that this method can be realized without increasing the cost. Can be.
【００９２】この他にも同一伝送線路に別の情報を、例
えば搬送波に乗せる等して重畳する方法も適用可能な方
法である。In addition to this, a method in which different information is superimposed on the same transmission line by, for example, placing it on a carrier wave is also applicable.
【００９３】一方、請求項６記載の信号送信装置は、パ
ルス幅変調信号のオンタイミングに対応した第１のエッ
ジを持つ第１のパルス信号とオンタイミングから前記パ
ルス幅変調信号のパルス幅分経過したオフタイミングに
対応した第２のエッジを持つ第２のパルス信号とを作成
する第１の作成手段と、前記第１のパルス信号及び前記
第２のパルス信号を各々送信する送信手段と、を備えて
いる。On the other hand, according to the signal transmitting apparatus of the present invention, the first pulse signal having the first edge corresponding to the ON timing of the pulse width modulation signal and the pulse width of the pulse width modulation signal from the ON timing. First generating means for generating a second pulse signal having a second edge corresponding to the turned-off timing, and transmitting means for transmitting the first pulse signal and the second pulse signal, respectively. Have.
【００９４】すなわち、請求項６記載の発明は、上記請
求項１記載の発明における第１の作成手段及び送信手段
を備えたものであるので、電磁放射を抑制しつつ広デュ
ーティ範囲にわたって再現性のよいパルス幅変調信号を
伝送することができる。That is, since the invention according to claim 6 includes the first creation means and the transmission means according to the invention according to claim 1, the reproducibility over a wide duty range while suppressing electromagnetic radiation. Good pulse width modulation signals can be transmitted.
【００９５】また、請求項７記載の信号受信装置は、パ
ルス幅変調信号のオンタイミングに対応した第１のエッ
ジを持つ第１のパルス信号とオンタイミングから前記パ
ルス幅変調信号のパルス幅分経過したオフタイミングに
対応した第２のエッジを持つ第２のパルス信号とを受信
する受信手段と、受信した前記第１のパルス信号及び前
記第２のパルス信号の第１のエッジ及び第２のエッジか
らパルス幅変調信号を作成する作成手段と、を備えたも
のである。According to a seventh aspect of the present invention, in the signal receiving apparatus, a first pulse signal having a first edge corresponding to the ON timing of the pulse width modulation signal and a pulse width of the pulse width modulation signal from the ON timing. Receiving means for receiving a second pulse signal having a second edge corresponding to the turned-off timing, and a first edge and a second edge of the received first pulse signal and the received second pulse signal And a creating means for creating a pulse width modulation signal from
【００９６】すなわち、請求項７記載の発明は、上記請
求項１記載の発明における受信手段及び第２の作成手段
に相当する手段を備えたものであるので、電磁放射を抑
制しつつ広デューティ範囲にわたって再現性のよいパル
ス幅変調信号を伝送することができる。That is, since the invention of claim 7 includes the means corresponding to the receiving means and the second creation means of the invention of claim 1, a wide duty range while suppressing electromagnetic radiation. , A pulse width modulation signal with good reproducibility can be transmitted.
【００９７】更に、請求項９記載のレーザ駆動装置は、
請求項７記載の信号受信装置と、前記信号受信装置の作
成手段によって作成されたパルス幅変調信号に基づいて
レーザを駆動する駆動手段と、を備えたものである。Further, the laser driving device according to claim 9 is
A signal receiving apparatus according to claim 7, and driving means for driving a laser based on the pulse width modulation signal created by the creating means of the signal receiving apparatus.
【００９８】従って、本発明によれば、電磁放射を抑制
しつつ低コストかつ高精度にレーザを駆動することがで
きる。Therefore, according to the present invention, it is possible to drive a laser at low cost and with high accuracy while suppressing electromagnetic radiation.
【００９９】[0099]
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【０１００】〔第１実施形態〕まず、図１〜図６を参照
して、本第１実施形態に係るレーザ駆動装置１０の構成
を説明する。[First Embodiment] First, the configuration of the laser driving device 10 according to the first embodiment will be described with reference to FIGS.
【０１０１】図１に示すように、本第１実施形態に係る
レーザ駆動装置１０は画像処理回路１２、パルス幅変調
回路１４、復調回路１６、レーザ駆動回路１８、レーザ
２０、受光器２２、及び受光器２４を含んで構成されて
いる。As shown in FIG. 1, a laser driving device 10 according to the first embodiment includes an image processing circuit 12, a pulse width modulation circuit 14, a demodulation circuit 16, a laser driving circuit 18, a laser 20, a light receiver 22, It is configured to include the light receiver 24.
【０１０２】画像処理回路１２の信号ＯＮｄａｔａ及び
信号ＯＦＦｄａｔａを出力する出力端はパルス幅変調回
路１４に接続されており、パルス幅変調回路１４のオン
信号ＯＮ及びオフ信号ＯＦＦを出力する出力端は各々伝
送線路Ｌ１及び伝送線路Ｌ２を介して復調回路１６に接
続されており、復調回路１６のパルス幅変調信号ＰＷＭ
を出力する出力端はレーザ２０が接続されたレーザ駆動
回路１８に接続されている。The output terminals of the image processing circuit 12 for outputting the signal ONdata and the signal OFFdata are connected to the pulse width modulation circuit 14, and the output terminals for outputting the ON signal ON and the OFF signal OFF of the pulse width modulation circuit 14 are respectively provided. The pulse width modulation signal PWM of the demodulation circuit 16 is connected to the demodulation circuit 16 via the transmission line L1 and the transmission line L2.
Is connected to the laser drive circuit 18 to which the laser 20 is connected.
【０１０３】一方、受光器２２はポリゴンミラー等の走
査手段による走査光路中に置かれた同期信号生成用の受
光器であり、該受光器２２から出力された同期信号ＢＤ
がパルス幅変調回路１４に入力されるように構成されて
いる。また、受光器２４はレーザ２０に備えられた当該
レーザ２０の光量検出用の受光器であり、該受光器２４
から出力された光量信号がレーザ駆動回路１８に入力さ
れるように構成されている。On the other hand, the light receiver 22 is a light receiver for generating a synchronization signal placed in a scanning optical path by a scanning means such as a polygon mirror, and the synchronization signal BD output from the light receiver 22 is provided.
Is input to the pulse width modulation circuit 14. The light receiver 24 is a light receiver provided in the laser 20 for detecting the amount of light of the laser 20.
Is configured to be input to the laser drive circuit 18.
【０１０４】レーザ駆動回路１８は、受光器２４から入
力された光量信号に基づくレーザ２０の光量調整が成さ
れた状態で、復調回路１６から入力されたパルス幅変調
信号ＰＷＭに従ってレーザ２０に駆動電流を供給する。The laser drive circuit 18 drives the laser 20 in accordance with the pulse width modulation signal PWM input from the demodulation circuit 16 in a state where the light intensity of the laser 20 is adjusted based on the light intensity signal input from the light receiver 24. Supply.
【０１０５】図２に示すように、復調回路１６はレシー
バ７２、レシーバ７４及び２入力のＸＯＲ回路７６を含
んで構成されており、レシーバ７２及びレシーバ７４の
各々の入力端は伝送線路Ｌ１及び伝送線路Ｌ２に各々接
続され、出力端はＸＯＲ回路７６の入力端に接続されて
おり、ＸＯＲ回路７６の出力端はレーザ駆動回路１８に
接続されている。As shown in FIG. 2, the demodulation circuit 16 includes a receiver 72, a receiver 74, and a two-input XOR circuit 76. The input terminals of the receiver 72 and the receiver 74 are connected to the transmission line L1 and the transmission line L1, respectively. The output terminals are connected to the input terminals of the XOR circuit 76, respectively, and the output terminals of the XOR circuit 76 are connected to the laser drive circuit 18.
【０１０６】一方、パルス幅変調回路１４はクロック同
期回路３０、遅延回路３２、バッファ３４、制御信号発
生回路３６、遅延パルス生成回路３８、微小遅延制御信
号生成回路４０、位相比較器４２、遅延回路４４、位相
比較器４６、遅延回路４８、遅延回路５０、マルチプレ
クサ５２、ドライバ５４、遅延回路５６、マルチプレク
サ５８、及びドライバ６０を含んで構成されている。On the other hand, the pulse width modulation circuit 14 includes a clock synchronization circuit 30, a delay circuit 32, a buffer 34, a control signal generation circuit 36, a delay pulse generation circuit 38, a minute delay control signal generation circuit 40, a phase comparator 42, and a delay circuit. 44, a phase comparator 46, a delay circuit 48, a delay circuit 50, a multiplexer 52, a driver 54, a delay circuit 56, a multiplexer 58, and a driver 60.
【０１０７】クロック同期回路３０は受光器２２、遅延
回路３２及び制御信号発生回路３６に接続されており、
遅延回路３２は位相比較器４２に接続されると共にバッ
ファ３４を介して遅延パルス生成回路３８に接続されて
いる。The clock synchronization circuit 30 is connected to the light receiver 22, the delay circuit 32, and the control signal generation circuit 36.
The delay circuit 32 is connected to the phase comparator 42 and to the delay pulse generation circuit 38 via the buffer 34.
【０１０８】また、遅延パルス生成回路３８は制御信号
発生回路３６、遅延回路５０及び遅延回路５６に接続さ
れており、位相比較器４２は遅延回路４４に接続されて
おり、遅延回路４４は位相比較器４６を介して遅延回路
４８、遅延回路５０及び遅延回路５６に接続されてい
る。また、遅延回路５０はマルチプレクサ５２に接続さ
れており、マルチプレクサ５２はドライバ５４及び伝送
線路Ｌ１を順に介してレシーバ７２の入力端に接続され
ている。同様に、遅延回路５６はマルチプレクサ５８に
接続されており、マルチプレクサ５８はドライバ６０及
び伝送線路Ｌ２を順に介してレシーバ７４の入力端に接
続されている。The delay pulse generation circuit 38 is connected to the control signal generation circuit 36, the delay circuit 50 and the delay circuit 56, the phase comparator 42 is connected to the delay circuit 44, and the delay circuit 44 The delay circuit 48, the delay circuit 50, and the delay circuit 56 are connected via the device 46. The delay circuit 50 is connected to a multiplexer 52, and the multiplexer 52 is connected to an input terminal of a receiver 72 via a driver 54 and a transmission line L1 in this order. Similarly, the delay circuit 56 is connected to the multiplexer 58, and the multiplexer 58 is connected to the input terminal of the receiver 74 via the driver 60 and the transmission line L2 in this order.
【０１０９】更に、微小遅延制御信号生成回路４０はマ
ルチプレクサ５２及びマルチプレクサ５８に接続されて
いる。Further, the minute delay control signal generation circuit 40 is connected to the multiplexers 52 and 58.
【０１１０】クロック同期回路３０は、レーザ駆動装置
１０の動作周期を示す信号として生成されたクロック信
号ＣＫ（図７も参照）を受光器２２から入力されている
同期信号ＢＤに同期させてクロック信号ＩＣＫとして制
御信号発生回路３６に出力すると共に、クロック信号Ｉ
ＣＫを更にパルス幅変調回路１４の駆動期間のみに有効
とするようにゲートしてクロック信号φとして遅延回路
３２に出力するように構成されている。The clock synchronizing circuit 30 synchronizes the clock signal CK (see also FIG. 7) generated as a signal indicating the operation cycle of the laser driving device 10 with the synchronizing signal BD input from the light receiver 22 to generate a clock signal. The clock signal I is output to the control signal generation circuit 36 as ICK.
CK is further gated so as to be effective only during the driving period of the pulse width modulation circuit 14, and is output to the delay circuit 32 as a clock signal φ.
【０１１１】図３に示すように、遅延回路３２はインバ
ータＩＮＶを１３０段（＝１２８＋２段）カスケード接
続したものとして構成されており、最終段以外の偶数段
目のインバータＩＮＶの出力端子が各々遅延パルスＴ
１、Ｔ２、・・・、Ｔ６４を出力する端子としてバッフ
ァ３４に接続されると共に、最終段のインバータＩＮＶ
の出力端子が遅延パルスＴ６５を出力する端子として位
相比較器４２、遅延回路４４及び遅延回路４８に接続さ
れている。As shown in FIG. 3, the delay circuit 32 is configured as a cascade connection of 130 inverters (= 128 + 2 stages) of inverters INV. Pulse T
1, T2,..., T64 are connected to the buffer 34 as terminals for outputting the final stage inverter INV.
Are connected to the phase comparator 42, the delay circuit 44 and the delay circuit 48 as terminals for outputting the delay pulse T65.
【０１１２】なお、ここで使用しているインバータＩＮ
Ｖは図３に示すようにＰＭＯＳトランジスタＰＴ１及び
ＮＭＯＳトランジスタＮＴ１によって構成されたインバ
ータに対して、各トランジスタのソース側に定電流回路
としてＰＭＯＳトランジスタＰＴ２及びＮＭＯＳトラン
ジスタＮＴ２を接続したものとして構成されている。The inverter IN used here
V is configured such that a PMOS transistor PT2 and an NMOS transistor NT2 are connected as a constant current circuit to a source side of each transistor, with respect to an inverter configured by a PMOS transistor PT1 and an NMOS transistor NT1 as shown in FIG. .
【０１１３】このように構成されたインバータＩＮＶ
は、ＰＭＯＳトランジスタＰＴ２の電圧を下げるほどイ
ンバータＩＮＶの出力の立ち上がりが急峻となり、ＮＭ
ＯＳトランジスタＮＴ２の電圧を上げるほど出力の立ち
下がりが急峻となる。また、ＰＭＯＳトランジスタＰＴ
２のＷ／Ｌを大きくするほど出力の立ち上がりが急峻と
なり、ＮＭＯＳトランジスタＮＴ２のＷ／Ｌを大きくす
るほど出力の立ち下がりが急峻となる。The inverter INV configured as described above
Shows that the lower the voltage of the PMOS transistor PT2, the sharper the rise of the output of the inverter INV,
The higher the voltage of the OS transistor NT2, the steeper the fall of the output. Also, a PMOS transistor PT
2, the output rises sharply as the W / L of the NMOS transistor NT2 increases, and the output fall sharpens as the W / L of the NMOS transistor NT2 increases.
【０１１４】なお、本実施の形態ではインバータを用い
て遅延パルスを生成しているので、インバータが１３０
段必要になったが、インバータ１個でインバータ２段と
同じ遅延時間となるように制御されたインバータが有っ
て、かつ反転出力も利用できるのであれば、インバータ
は６５段（６４＋１段）で済む。In this embodiment, since the delay pulse is generated by using the inverter, the
Although a stage is required, if there is an inverter controlled by one inverter so as to have the same delay time as that of the two inverters, and if an inverted output can be used, the number of inverters is 65 (64 + 1). I'm done.
【０１１５】一方、図４に示すように、制御信号発生回
路３６は、オン信号用としてフリップフロップＦＦ１及
びフリップフロップＦＦ２と、オフ信号用としてフリッ
プフロップＦＦ３及びフリップフロップＦＦ４とを含ん
で構成されている。On the other hand, as shown in FIG. 4, the control signal generating circuit 36 includes flip-flops FF1 and FF2 for the ON signal and flip-flops FF3 and FF4 for the OFF signal. I have.
【０１１６】フリップフロップＦＦ１のクロック端子Ｃ
Ｋにはクロック同期回路３０によって同期信号ＢＤで同
期をとったクロック信号ＩＣＫが直接入力され、フリッ
プフロップＦＦ２のクロック端子ＣＫにはインバータＩ
ＮＶ２を介してクロック信号ＩＣＫが入力されるように
構成されており、フリップフロップＦＦ１の入力端子Ｉ
Ｎには信号ＯＮｄａｔａが入力されるように構成されて
いる。Clock terminal C of flip-flop FF1
The clock signal ICK synchronized with the synchronization signal BD by the clock synchronization circuit 30 is directly input to K, and the inverter I is connected to the clock terminal CK of the flip-flop FF2.
The clock signal ICK is input via the NV2, and the input terminal I of the flip-flop FF1 is
N is configured to receive a signal ONdata.
【０１１７】また、フリップフロップＦＦ１の出力端子
ＯＵＴはフリップフロップＦＦ２の入力端子ＩＮに接続
されると共に、信号ＯＮＤ０−Ｆ〜ＯＮＤ７−Ｆを出力
する端子として遅延パルス生成回路３８に接続されてお
り、フリップフロップＦＦ２の出力端子ＯＵＴは信号Ｏ
ＮＤ０−Ｌ〜ＯＮＤ７−Ｌを出力する端子として遅延パ
ルス生成回路３８に接続されている。The output terminal OUT of the flip-flop FF1 is connected to the input terminal IN of the flip-flop FF2, and is connected to the delay pulse generating circuit 38 as a terminal for outputting the signals OND0-F to OND7-F. The output terminal OUT of the flip-flop FF2 is connected to the signal O
The terminal for outputting ND0-L to OND7-L is connected to the delay pulse generation circuit 38.
【０１１８】同様に、フリップフロップＦＦ３のクロッ
ク端子ＣＫにはクロック信号ＩＣＫが直接入力され、フ
リップフロップＦＦ４のクロック端子ＣＫにはインバー
タＩＮＶ３を介してクロック信号ＩＣＫが入力されるよ
うに構成されており、フリップフロップＦＦ３の入力端
子ＩＮには信号ＯＦＦｄａｔａが入力されるように構成
されている。Similarly, the clock signal ICK is directly input to the clock terminal CK of the flip-flop FF3, and the clock signal ICK is input to the clock terminal CK of the flip-flop FF4 via the inverter INV3. The signal OFFdata is input to the input terminal IN of the flip-flop FF3.
【０１１９】また、フリップフロップＦＦ３の出力端子
ＯＵＴはフリップフロップＦＦ４の入力端子ＩＮに接続
されると共に、信号ＯＦＦＤ０−Ｆ〜ＯＦＦＤ７−Ｆを
出力する端子として遅延パルス生成回路３８に接続され
ており、フリップフロップＦＦ４の出力端子ＯＵＴは信
号ＯＦＦＤ０−Ｌ〜ＯＦＦＤ７−Ｌを出力する端子とし
て遅延パルス生成回路３８に接続されている。The output terminal OUT of the flip-flop FF3 is connected to the input terminal IN of the flip-flop FF4, and is connected to the delay pulse generating circuit 38 as a terminal for outputting the signals OFFD0-F to OFFD7-F. The output terminal OUT of the flip-flop FF4 is connected to the delay pulse generation circuit 38 as a terminal for outputting the signals OFFD0-L to OFFD7-L.
【０１２０】また、図５に示すように、遅延パルス生成
回路３８は、各々オン信号用及びオフ信号用にラッチＬ
Ｔ、データセレクタＤＳ及びＤ型フリップフロップＤＦ
Ｆを２組ずつ備えたブロックをブロック１からブロック
８までの８組分備えている。Further, as shown in FIG. 5, the delay pulse generation circuit 38 has a latch L for an ON signal and a latch L for an OFF signal, respectively.
T, data selector DS and D-type flip-flop DF
Eight blocks each including F are provided for each of blocks 1 to 8.
【０１２１】ブロック１からブロック４までの各ブロッ
クのオン信号用のラッチＬＴには制御信号発生回路３６
によって生成された信号ＯＮＤ０−Ｆ〜信号ＯＮＤ７−
Ｆが入力されるように構成されており、オフ信号用のラ
ッチＬＴには信号ＯＦＦＤ０−Ｆ〜信号ＯＦＦＤ７−Ｆ
が入力されるように構成されている。The control signal generating circuit 36 is provided in the latch LT for the ON signal of each block from block 1 to block 4.
OND0-F to signal OND7-
F is input, and signals OFFD0-F to signals OFFD7-F are input to the off signal latch LT.
Is configured to be input.
【０１２２】一方、ブロック５からブロック８までの各
ブロックのオン信号用のラッチＬＴには信号ＯＮＤ０−
Ｌ〜信号ＯＮＤ７−Ｌが入力されるように構成されてお
り、オフ信号用のラッチＬＴには信号ＯＦＦＤ０−Ｌ〜
信号ＯＦＦＤ７−Ｌが入力されるように構成されてい
る。On the other hand, the signals OND0-ON are supplied to the latches LT for the ON signals of the respective blocks from block 5 to block 8.
L to the signal OND7-L are inputted, and the signal OFFD0-L to
The signal OFFD7-L is configured to be input.
【０１２３】また、各ブロックのデータセレクタＤＳに
は、遅延回路３２によって生成された遅延パルスＴ１〜
Ｔ６４が８本ずつ各ブロック毎にまとめられて入力され
るように構成されている。更に、各ブロック内のラッチ
ＬＴの出力端は各々対応するデータセレクタＤＳに接続
されており、データセレクタＤＳの出力端は各々対応す
るＤ型フリップフロップＤＦＦのクロック端子ＣＫに接
続されている。The data selector DS of each block includes delay pulses T1 to T1 generated by the delay circuit 32.
It is configured such that T64s are grouped for each block and input. Further, the output terminal of the latch LT in each block is connected to the corresponding data selector DS, and the output terminal of the data selector DS is connected to the clock terminal CK of the corresponding D-type flip-flop DFF.
【０１２４】ここで、ラッチＬＴからデータセレクタＤ
Ｓに出力されるのはラッチＬＴによってラッチされた信
号８ビットで、このうちＭＳＢ側の６ビット分の信号
（例えば、オン信号用のブロック１ではＯＮＤ２−Ｆ〜
ＯＮＤ７−Ｆの６ビット）がデータセレクタＤＳで用い
られ、残りのＬＳＢ側の２ビット分の信号（例えば、オ
ン信号用のブロック１ではＯＮＤ０−Ｆ、ＯＮＤ１−Ｆ
の２ビット）は、オン信号用のものとしては出力端ｐ
１、ｐ２、・・・、ｐ８で用いられ、オフ信号用のもの
としては出力端ｑ１、ｑ２、・・・、ｑ８で用いられる
ように構成されている。Here, from the latch LT to the data selector D
The signal output to S is the signal 8 bits latched by the latch LT, of which 6-bit signals on the MSB side (for example, OND2-F to OND2-F in the ON signal block 1).
The 6 bits of OND7-F are used in the data selector DS, and the remaining 2 bits of the LSB side signal (for example, OND0-F and OND1-F in the ON signal block 1).
2 bits) is the output terminal p for the ON signal.
1, p2,..., P8, and for the off signal, the output terminals q1, q2,.
【０１２５】また、オン信号用の各ブロック内のＤ型フ
リップフロップＤＦＦの出力端子Ｑは全てＤ型フリップ
フロップＤＦＦＡのクロック端子ＣＫに接続されてお
り、リセット入力端子Ｒは全てＤ型フリップフロップＤ
ＦＦＡのリセット出力端子Ｒに接続されている。同様
に、オフ信号用の各ブロック内のＤ型フリップフロップ
ＤＦＦの出力端子Ｑは全てＤ型フリップフロップＤＦＦ
Ｂのクロック端子ＣＫに接続されており、リセット入力
端子Ｒは全てＤ型フリップフロップＤＦＦＢのリセット
出力端子Ｒに接続されている。The output terminals Q of the D-type flip-flops DFF in each block for the ON signal are all connected to the clock terminal CK of the D-type flip-flop DFFA, and the reset input terminals R are all connected to the D-type flip-flop D.
It is connected to the reset output terminal R of the FFA. Similarly, the output terminals Q of the D-type flip-flops DFF in each block for the OFF signal are all D-type flip-flops DFF.
The reset input terminals R are all connected to the reset output terminal R of the D-type flip-flop DFFB.
【０１２６】一方、各ブロックのラッチＬＴには半周期
前のタイミングに相当する遅延パルス（例えば、ブロッ
ク１の場合は遅延パルスＴ３３、ブロック５の場合は遅
延パルスＴ１）が各々入力されるように構成されてい
る。On the other hand, a delay pulse (for example, delay pulse T33 in the case of block 1 and delay pulse T1 in the case of block 5) corresponding to the timing one half cycle before is input to the latch LT of each block. It is configured.
【０１２７】また、各ブロックのデータセレクタＤＳに
は所属するブロック番号と等しい定数（例えば、ブロッ
ク１の場合は‘１’、ブロック８の場合は‘８’）がバ
イナリー形式に各々入力されると共に、入力選択信号と
して選択信号ｓｅｌｅｃｔが入力されるように構成され
ている。ここで、データセレクタＤＳは、選択信号ｓｅ
ｌｅｃｔがローレベルであるときにはラッチＬＴから入
力された信号に基づいて選択された遅延パルス（ブロッ
ク１の場合は遅延パルスＴ１〜Ｔ８の何れか）が出力さ
れ、ハイレベルであるときはラッチＬＴに入力されてい
る信号のバイナリー定数が示すビット位置（例えば、バ
イナリー定数が１の場合はビット０、バイナリー定数が
２の場合はビット１）のデータに応じて各ブロックで同
一順位の遅延パルス（ブロック１で遅延パルスＴ１であ
れば、例えば、ブロック４では遅延パルスＴ２５、ブロ
ック５では遅延パルス３３）が出力されるように構成さ
れている。なお、選択信号ｓｅｌｅｃｔがハイレベルの
ときには、レーザ駆動装置１０はビットストリームモー
ドで作動するが、これについては後述する。A constant (for example, “1” for block 1 and “8” for block 8) equal to the number of the block to which it belongs is input to the data selector DS of each block in binary format. , And a selection signal select is input as an input selection signal. Here, the data selector DS selects the selection signal se.
When Lect is at a low level, a delay pulse (one of delay pulses T1 to T8 in the case of block 1) selected based on a signal input from the latch LT is output. Delay pulses of the same order in each block (blocks) according to the data of the bit position indicated by the binary constant of the input signal (for example, bit 0 when the binary constant is 1 and bit 1 when the binary constant is 2) If the delay pulse T1 is 1, the delay pulse T25 is output in the block 4, and the delay pulse 33) is output in the block 5. When the select signal select is at the high level, the laser driving device 10 operates in the bit stream mode, which will be described later.
【０１２８】更に、Ｄ型フリップフロップＤＦＦＡの出
力端子ＱはＤ型フリップフロップＤＦＦＢの入力端子Ｄ
に接続されると共に、基準オン信号ＯＮ１を出力する端
子として遅延回路５０に接続されている。また、Ｄ型フ
リップフロップＤＦＦＢの出力端子Ｑは基準オフ信号Ｏ
ＦＦ１を出力する端子として遅延回路５６に接続されて
おり、出力端子ＱＢ（Ｑバー）はＤ型フリップフロップ
ＤＦＦＡの入力端子Ｄに接続されている。The output terminal Q of the D-type flip-flop DFFA is connected to the input terminal D of the D-type flip-flop DFFB.
And a terminal for outputting the reference ON signal ON1 to the delay circuit 50. The output terminal Q of the D-type flip-flop DFFB is connected to the reference off signal O.
The terminal for outputting the FF1 is connected to the delay circuit 56, and the output terminal QB (Q bar) is connected to the input terminal D of the D-type flip-flop DFFA.
【０１２９】一方、図６に示すように、微小遅延制御信
号生成回路４０は、オン信号用及びオフ信号用の２つの
データセレクタＤＳＡ及びＤＳＢを備えている。On the other hand, as shown in FIG. 6, the minute delay control signal generation circuit 40 includes two data selectors DSA and DSB for an ON signal and an OFF signal.
【０１３０】データセレクタＤＳＡの入力端子には、遅
延パルス生成回路３８のオン信号用の各ブロックにおけ
るラッチＬＴの出力端子ｐ１、ｐ２、・・・、ｐ８及び
データセレクタＤＳの出力端子ｒ１、ｒ２、・・・、ｒ
８が接続されており、データセレクタＤＳＡにはオン信
号用のラッチＬＴによってラッチされた信号のＬＳＢ側
の２ビット分の信号が入力されると共に、オン信号用の
データセレクタＤＳからの出力信号が入力されるように
構成されている。また、データセレクタＤＳＡの入力選
択端子には選択信号ｓｅｌｅｃｔが入力されるように構
成されており、選択信号ｓｅｌｅｃｔがローレベルであ
るときに、対応するデータセレクタＤＳの出力端子から
入力されている信号の立ち上がりに同期して上記２ビッ
トの信号が出力され、選択信号ｓｅｌｅｃｔがハイレベ
ルのときに上記２ビットの信号として強制的に（０、
０）が出力されるように構成されている。更に、データ
セレクタＤＳＡの出力端子はマルチプレクサ５２の入力
選択端子に接続されている。The input terminals of the data selector DSA include the output terminals p1, p2,..., P8 of the latch LT in each block for the ON signal of the delay pulse generation circuit 38 and the output terminals r1, r2, ..., r
8 is connected to the data selector DSA, a 2-bit signal on the LSB side of the signal latched by the on-signal latch LT is input, and an output signal from the on-signal data selector DS is supplied to the data selector DSA. It is configured to be input. Further, the selection signal select is input to the input selection terminal of the data selector DSA. When the selection signal select is at a low level, the signal input from the output terminal of the corresponding data selector DS is selected. The 2-bit signal is output in synchronization with the rising edge of the signal, and when the select signal select is at a high level, the 2-bit signal is forcibly set as (0,
0) is output. Further, the output terminal of the data selector DSA is connected to the input selection terminal of the multiplexer 52.
【０１３１】同様に、データセレクタＤＳＢの入力端子
には、遅延パルス生成回路３８のオフ信号用の各ブロッ
クにおけるラッチＬＴの出力端子ｑ１、ｑ２、・・・、
ｑ８及びデータセレクタＤＳの出力端子ｓ１、ｓ２、・
・・、ｓ８が接続されており、データセレクタＤＳＢに
はオフ信号用のラッチＬＴによってラッチされた信号の
ＬＳＢ側の２ビット分の信号が入力されると共に、オフ
信号用のデータセレクタＤＳからの出力信号が入力され
るように構成されている。また、データセレクタＤＳＢ
の入力選択端子には上記選択信号ｓｅｌｅｃｔが入力さ
れるように構成されており、選択信号ｓｅｌｅｃｔがロ
ーレベルであるときに、対応するデータセレクタＤＳの
出力端子から入力されている信号の立ち上がりに同期し
て上記２ビットの信号が出力され、選択信号ｓｅｌｅｃ
ｔがハイレベルのときに上記２ビットの信号として強制
的に（０、０）が出力されるように構成されている。更
に、データセレクタＤＳＢの出力端子はマルチプレクサ
５８の入力選択端子に接続されている。Similarly, the input terminals of the data selector DSB are connected to the output terminals q1, q2,... Of the latch LT in each block for the OFF signal of the delay pulse generation circuit 38.
q8 and output terminals s1, s2,.
, S8 are connected, and the data selector DSB receives a 2-bit LSB-side signal of the signal latched by the off-signal latch LT, and outputs the signal from the off-signal data selector DS. It is configured to receive an output signal. Also, the data selector DSB
Is configured to receive the selection signal “select” at its input selection terminal. When the selection signal “select” is at a low level, the selection signal is synchronized with the rising edge of the signal input from the output terminal of the corresponding data selector DS. Then, the 2-bit signal is output, and the selection signal select
When t is at a high level, (0, 0) is forcibly output as the 2-bit signal. Further, the output terminal of the data selector DSB is connected to the input selection terminal of the multiplexer 58.
【０１３２】一方、遅延回路５０及び遅延回路５６は、
図３に示すように、インバータＩＮＶを１０段（＝８＋
２段）カスケード接続したものとして構成されており、
最終段以外の偶数段目のインバータＩＮＶの出力端子が
各々遅延パルスＴ’１、Ｔ’２、Ｔ’３、Ｔ’４を出力
する端子として対応するマルチプレクサ５２又はマルチ
プレクサ５８に接続されると共に、最終段のインバータ
ＩＮＶの出力端子が遅延パルスＴ’５を出力する端子と
して位相比較器４６に接続されている。On the other hand, the delay circuits 50 and 56
As shown in FIG. 3, the inverter INV has 10 stages (= 8 +
2) cascade connection
The output terminals of the even-numbered inverters INV other than the last stage are connected to the corresponding multiplexer 52 or multiplexer 58 as terminals for outputting the delay pulses T'1, T'2, T'3, T'4, respectively. An output terminal of the last-stage inverter INV is connected to the phase comparator 46 as a terminal for outputting the delay pulse T'5.
【０１３３】なお、ここで使用しているインバータＩＮ
Ｖは遅延回路３２で用いているものと同様のものであ
り、ＰＭＯＳトランジスタＰＴ１及びＮＭＯＳトランジ
スタＮＴ１によって構成されたインバータに対して、各
トランジスタのソース側に定電流回路としてＰＭＯＳト
ランジスタＰＴ２及びＮＭＯＳトランジスタＮＴ２を接
続したものとして構成されている。The inverter IN used here
V is the same as that used in the delay circuit 32. With respect to the inverter constituted by the PMOS transistor PT1 and the NMOS transistor NT1, a PMOS transistor PT2 and an NMOS transistor NT2 are provided on the source side of each transistor as a constant current circuit. Are connected.
【０１３４】ここで、本実施の形態ではインバータを用
いて遅延パルスを生成しているので、インバータの段数
が８＋２段必要になったが、インバータ１個でインバー
タ２段と同じ遅延時間となるよう制御されたインバータ
が別途設けられ、かつ反転出力も利用できるのであれ
ば、インバータは４＋１段で済むことは言うまでもな
い。Here, in this embodiment, since the delay pulse is generated using the inverter, the number of inverter stages is required to be 8 + 2. However, one inverter has the same delay time as that of two inverters. Needless to say, if a controlled inverter is separately provided and an inverted output can be used, 4 + 1 stages of inverters are sufficient.
【０１３５】一方、遅延回路４８も遅延回路５０及び５
６と同様に構成されているが、遅延回路４８では遅延す
べき信号として遅延パルスＴ６５が入力されており、遅
延パルスＴ’５を出力する端子が位相比較器４６に接続
されている。On the other hand, delay circuit 48 also includes delay circuits 50 and 5
6, except that a delay pulse T65 is input to the delay circuit 48 as a signal to be delayed, and a terminal for outputting the delay pulse T'5 is connected to the phase comparator 46.
【０１３６】位相比較器４６によって、遅延パルスＴ’
５と、遅延回路３２の１段分のインバータＩＮＶで構成
された遅延回路４４の出力との位相を比較して、１周期
遅れのクロックである遅延パルスＴ’５が遅延回路４４
の出力と同期するように遅延回路４８を構成する各イン
バータの定電流値を制御する。The delay pulse T 'is output from the phase comparator 46.
5 is compared with the phase of the output of the delay circuit 44 composed of the inverter INV for one stage of the delay circuit 32, and the delay pulse T'5, which is a clock delayed by one cycle, is
The constant current value of each inverter constituting the delay circuit 48 is controlled so as to synchronize with the output of the inverter.
【０１３７】パルス幅変調回路１４が本発明の第１の作
成手段に、伝送線路Ｌ１及び伝送線路Ｌ２が本発明の伝
送手段に、ドライバ５４及びドライバ６０が本発明の送
信手段に、レシーバ７２及びレシーバ７４が本発明の受
信手段に、ＸＯＲ回路７６が本発明の第２の作成手段及
び作成手段に、遅延回路３２、遅延回路５０及び遅延回
路５６が本発明の遅延パルス生成手段に、遅延パルス生
成回路３８及び微小遅延制御信号生成回路４０が本発明
の選択手段に、レーザ駆動回路１８が本発明の駆動手段
に、各々相当する。The pulse width modulation circuit 14 serves as the first creating means of the present invention, the transmission lines L1 and L2 serve as the transmitting means of the present invention, the driver 54 and the driver 60 serve as the transmitting means of the present invention, and the receiver 72 and The receiver 74 is used as the receiving means of the present invention, the XOR circuit 76 is used as the second creating means and the creating means of the present invention, and the delay circuit 32, the delay circuit 50 and the delay circuit 56 are used as the delay pulse generating means of the present invention. The generation circuit 38 and the minute delay control signal generation circuit 40 correspond to the selection unit of the present invention, and the laser drive circuit 18 corresponds to the drive unit of the present invention.
【０１３８】次に、以上のように構成されたレーザ駆動
装置１０の作用を、図７〜図９を参照しつつ説明する。
なお、図７〜図９は、レーザ駆動装置１０における各部
信号の状態例を示すタイムチャートである。また、ここ
では、８ビット（２５６階調）の画像信号により変調を
行うと共に、１画素の走査時間が２５ｎ秒である場合に
ついて説明する。Next, the operation of the laser driving device 10 configured as described above will be described with reference to FIGS.
7 to 9 are time charts showing an example of the state of each signal in the laser driving device 10. FIG. Here, a case will be described in which modulation is performed using an image signal of 8 bits (256 gradations) and the scanning time of one pixel is 25 nsec.
【０１３９】レーザ駆動装置１０の駆動が開始される
と、クロック同期回路３０は、クロック信号ＣＫを受光
器２２から入力されている同期信号ＢＤに同期させてク
ロック信号ＩＣＫとして制御信号発生回路３６に出力す
ると共に、クロック信号ＩＣＫを更にパルス幅変調回路
１４の駆動期間のみに有効とするようにゲートしてクロ
ック信号φとして遅延回路３２に出力する。When the driving of the laser driving device 10 is started, the clock synchronizing circuit 30 synchronizes the clock signal CK with the synchronizing signal BD input from the light receiver 22 to the control signal generating circuit 36 as the clock signal ICK. At the same time, the clock signal ICK is further gated so as to be effective only during the driving period of the pulse width modulation circuit 14, and is output to the delay circuit 32 as the clock signal φ.
【０１４０】一方、画像処理回路１２は、伝送すべきパ
ルス幅変調信号のオン信号ＯＮの遷移のタイミングを示
す信号ＯＮｄａｔａとオフ信号の遷移のタイミングを示
す信号ＯＦＦｄａｔａを生成してパルス幅変調回路１４
の制御信号発生回路３６に出力する。On the other hand, the image processing circuit 12 generates a signal ONdata indicating the transition timing of the ON signal ON of the pulse width modulation signal to be transmitted and a signal OFFdata indicating the transition timing of the OFF signal to generate the pulse width modulation signal.
To the control signal generating circuit 36 of FIG.
【０１４１】また、遅延回路３２は、クロック同期回路
３０から入力されているクロック信号φと自身で生成し
た遅延パルスＴ６５とを位相比較器４２に出力してお
り、位相比較器４２によって遅延パルスＴ６５とクロッ
ク信号φとの位相を比較して、遅延パルスＴ６５がクロ
ック信号φと同期するように遅延回路３２を構成する各
インバータＩＮＶの定電流値を制御することによって、
最終段の遅延パルスＴ６５が次のクロック信号に同期す
るようにしている。The delay circuit 32 outputs the clock signal φ input from the clock synchronization circuit 30 and the delay pulse T65 generated by itself to the phase comparator 42, and the delay pulse T65 And the phase of the clock signal φ, and controlling the constant current value of each inverter INV constituting the delay circuit 32 so that the delay pulse T65 is synchronized with the clock signal φ.
The delay pulse T65 at the last stage is synchronized with the next clock signal.
【０１４２】なお、このとき、前述のように、反転出力
を利用することにより６５段のインバータで遅延回路３
２を構成する場合には、ＰＭＯＳトランジスタとＮＭＯ
Ｓトランジスタの遅延を独立に制御して立ち上がりと立
ち下がりの各時間を等しくする必要があるため、ＰＭＯ
ＳトランジスタとＮＭＯＳトランジスタの定電流回路の
各々に別々の制御回路を設けなければならない。At this time, as described above, by using the inverted output, the delay circuit 3 is formed by 65 stages of inverters.
2, the PMOS transistor and the NMO
Since it is necessary to independently control the delay of the S transistor and equalize the rising time and the falling time, the PMO
A separate control circuit must be provided for each of the constant current circuits of the S transistor and the NMOS transistor.
【０１４３】遅延回路３２は、以上のような状態下で、
最終段を除く各インバータＩＮＶの出力信号を各々遅延
パルスＴ１、Ｔ２、・・・、Ｔ６４としてバッファ３４
を介して遅延パルス生成回路３８に出力する。The delay circuit 32 operates under the above conditions.
The output signals of the inverters INV except the last stage are output as delay pulses T1, T2,.
To the delay pulse generation circuit 38 via
【０１４４】一方、制御信号発生回路３６は、フリップ
フロップＦＦ１によってクロック信号ＩＣＫの立ち上が
りで信号ＯＮｄａｔａをラッチして信号ＯＮＤ０−Ｆ〜
ＯＮＤ７−Ｆを発生し、更にフリップフロップＦＦ２に
よってクロック信号ＩＣＫの反転信号を用いることによ
って半周期ずれた信号ＯＮＤ０−Ｌ〜ＯＮＤ７−Ｌを発
生する。On the other hand, the control signal generation circuit 36 latches the signal ONdata at the rising edge of the clock signal ICK by the flip-flop FF1, and outputs the signals OND0-F to
OND7-F are generated, and the signals OND0-L to OND7-L shifted by a half cycle are generated by using an inverted signal of the clock signal ICK by the flip-flop FF2.
【０１４５】同様に、フリップフロップＦＦ３によって
クロック信号ＩＣＫの立ち上がりで信号ＯＦＦｄａｔａ
をラッチして信号ＯＦＦＤ０−Ｆ〜ＯＮＤ７−Ｆを発生
し、更にフリップフロップＦＦ４によってクロック信号
ＩＣＫの反転信号を用いることによって半周期ずれた信
号ＯＦＦＤ０−Ｌ〜ＯＦＦＤ７−Ｌを発生する。Similarly, the signal OFFdata is output by the flip-flop FF3 at the rise of the clock signal ICK.
Are latched to generate signals OFFD0-F to OND7-F, and further, flip-flop FF4 uses inverted signals of clock signal ICK to generate signals OFFD0-L to OFFD7-L shifted by a half cycle.
【０１４６】このように、各信号を半周期ずらすことに
よって、遅延パルス生成回路３８のラッチＬＴにおいて
各ブロック毎に順にラッチされる際に、データのセット
アップホールドタイムを十分確保できるようにしてい
る。As described above, by shifting each signal by a half cycle, a sufficient setup and hold time for data can be ensured when each block is sequentially latched by the latch LT of the delay pulse generation circuit 38.
【０１４７】一方、遅延パルス生成回路３８では、前述
したように、ラッチＬＴから入力された信号に基づいて
選択された遅延パルスを出力するか、バイナリー定数に
基づいて遅延パルスを出力するかはデータセレクタＤＳ
に入力されている選択信号ｓｅｌｅｃｔによって制御さ
れるが、ここでは、選択信号Ｓｅｌｅｃｔがローレベル
とされており、ラッチＬＴから入力された信号に対応す
る遅延パルスが次段のＤ型フリップフロップＤＦＦのク
ロック端子ＣＫに出力される。On the other hand, as described above, the delay pulse generation circuit 38 outputs a delay pulse selected based on a signal input from the latch LT or outputs a delay pulse based on a binary constant. Selector DS
Is selected, the selection signal Select is at a low level, and the delay pulse corresponding to the signal input from the latch LT is supplied to the D-type flip-flop DFF of the next stage. Output to clock terminal CK.
【０１４８】オン信号用のブロックのＤ型フリップフロ
ップＤＦＦでは、クロック端子ＣＫに入力された信号の
立ち上がりトリガーで出力端子Ｑがハイレベルとなり、
その信号がＤ型フリップフロップＤＦＦＡのクロック端
子ＣＫに入力され、Ｄ型フリップフロップＤＦＦＡで
は、クロック端子ＣＫの立ち上がりトリガーでＤ型フリ
ップフロップＤＦＦＡの入力端子Ｄの状態が出力端子Ｑ
に出力される。ここで、入力端子Ｄにはオフ信号用のＤ
型フリップフロップＤＦＦＢの出力端子ＱＢが接続され
ているため、基準オフ信号ＯＦＦ１を反転した信号が基
準オン信号ＯＮ１として出力端子Ｑから出力される。In the D-type flip-flop DFF of the ON signal block, the output terminal Q becomes high level by the rising trigger of the signal input to the clock terminal CK,
The signal is input to the clock terminal CK of the D-type flip-flop DFFA. In the D-type flip-flop DFFA, the state of the input terminal D of the D-type flip-flop DFFA is changed to the output terminal Q by the rising trigger of the clock terminal CK.
Is output to Here, the input terminal D has a D signal for an off signal.
Since the output terminal QB of the type flip-flop DFFB is connected, a signal obtained by inverting the reference off signal OFF1 is output from the output terminal Q as the reference on signal ON1.
【０１４９】なお、オフ信号用のＤ型フリップフロップ
ＤＦＦＢの動作も上記Ｄ型フリップフロップＤＦＦＡと
同様であるが、Ｄ型フリップフロップＤＦＦＢの入力端
子ＤにはＤ型フリップフロップＤＦＦＡの出力端子Ｑが
接続されているため、基準オフ信号ＯＦＦ１として基準
オン信号ＯＮ１が出力端子Ｑから出力される。The operation of the D-type flip-flop DFFB for the OFF signal is the same as that of the above-mentioned D-type flip-flop DFFA. Because of the connection, the reference ON signal ON1 is output from the output terminal Q as the reference OFF signal OFF1.
【０１５０】各ブロックのラッチＬＴに入力されている
信号は、実際に遅延パルスを選択する約半周期前のトリ
ガーパルス（遅延パルス）でラッチされ、半周期後の遅
延パルスの選択に利用される。ここで、半周期前のトリ
ガーパルスでラッチするのは、前述したようにラッチＬ
Ｔのセットアップホールドタイムを確保するためであ
る。また、各ブロック毎のラッチ用トリガーパルスとし
て各々８本おきの遅延パルスを利用することによって、
全てのラッチＬＴが実際の遅延パルス選択時のほぼ半周
期前にトリガーされることになり、常に一定のセットア
ップホールドタイムを確保している。The signal input to the latch LT of each block is latched by a trigger pulse (delay pulse) about half a cycle before actually selecting a delay pulse, and is used to select a delay pulse after a half cycle. . Here, the reason for latching with the trigger pulse one half cycle before is the latch L as described above.
This is for securing the setup hold time of T. In addition, by using every eight delay pulses as a latch trigger pulse for each block,
All the latches LT are triggered almost half a cycle before the actual delay pulse is selected, so that a constant setup hold time is always secured.
【０１５１】各ブロック内のＤ型フリップフロップＤＦ
Ｆは、出力端子ＱがワイヤードＯＲとなっているため、
どのブロックからの立ち上がりパルスでもＤ型フリップ
フロップＤＦＦＡ及びＤ型フリップフロップＤＦＦＢが
動作するように構成されている。D-type flip-flop DF in each block
F is because the output terminal Q is a wired OR,
The D-type flip-flop DFFA and the D-type flip-flop DFFB operate so that the rising pulse from any block operates.
【０１５２】Ｄ型フリップフロップＤＦＦＡ及びＤ型フ
リップフロップＤＦＦＢのリセット出力端子Ｒはクロッ
ク端子ＣＫに立ち上がりパルスが入ってから出力端子Ｑ
の状態が確定したことを示す信号であり、確定するとハ
イレベルになる。この信号が各ブロックのＤ型フリップ
フロップＤＦＦのリセット入力端子Ｒに入力されると各
Ｄ型フリップフロップＤＦＦはリセットされて、該Ｄ型
フリップフロップＤＦＦの出力端子Ｑがローレベルに復
帰する。なお、各ブロックのＤ型フリップフロップＤＦ
Ｆのリセット入力端子Ｒは立ち上がりトリガーである。The reset output terminal R of the D-type flip-flop DFFA and the D-type flip-flop DFFB is output from the output terminal Q after the rising pulse is input to the clock terminal CK.
Is a signal indicating that the state has been determined. When the state is determined, it becomes a high level. When this signal is input to the reset input terminal R of the D-type flip-flop DFF of each block, each D-type flip-flop DFF is reset, and the output terminal Q of the D-type flip-flop DFF returns to a low level. The D-type flip-flop DF of each block
The reset input terminal R of F is a rising trigger.
【０１５３】ブロック内、又は隣接ブロック間でオンへ
の遷移を繰り返すことは、画質上無意味なので、本実施
の形態に係るレーザ駆動装置１０では対応していない。Repetition of turning on within a block or between adjacent blocks is meaningless in terms of image quality, and is not supported by the laser driving device 10 according to the present embodiment.
【０１５４】ブロック内、又は隣接ブロック間でオンへ
の遷移が繰り返せないのは、後述する微小遅延制御信号
生成回路４０の制御上の制約からきているものである
が、１ブロックを８チャンネルではなく４チャンネルに
するなど要求によって対応が可能である。The reason why the transition to ON within a block or between adjacent blocks cannot be repeated is due to the control restriction of the minute delay control signal generation circuit 40, which will be described later. It is possible to cope with such a request as four channels.
【０１５５】以上のように構成された遅延パルス生成回
路３８ではオンレベルへの遷移が連続した場合に、オフ
レベルへの遷移がその間になければ基準オン信号ＯＮ１
は反転しない。なぜなら、基準オン信号ＯＮ１は常に基
準オフ信号ＯＦＦ１を反転しているからである。また、
オフレベルへの遷移が発生した場合には、基準オフ信号
ＯＦＦ１は基準オン信号ＯＮ１の値をそのまま出力して
いる。すなわち、オンレベルに遷移させたいときは基準
オフ信号ＯＦＦ１の反転信号を基準オン信号ＯＮ１とし
て送出し、オフレベルに遷移させたいときには基準オン
信号ＯＮ１をそのまま基準オフ信号ＯＦＦ１として送出
するようにしている。これによって、オンレベルへの遷
移及びオフレベルへの遷移の組み合わせが限定されて、
ＸＯＲ回路によってパルス幅変調信号を生成することを
可能にしている。また、この回路では、オンレベルへの
遷移とオフレベルへの遷移とが必ず交互に発生するの
で、不要に伝送信号の周波数帯域が広がるのを防止する
ことができる。In the delay pulse generation circuit 38 configured as described above, when the transition to the on level continues, if the transition to the off level is not in the middle, the reference on signal ON1
Does not flip. This is because the reference ON signal ON1 always inverts the reference OFF signal OFF1. Also,
When the transition to the off level occurs, the reference off signal OFF1 outputs the value of the reference on signal ON1 as it is. That is, when it is desired to make a transition to the on level, an inverted signal of the reference off signal OFF1 is transmitted as the reference on signal ON1, and when it is desired to make a transition to the off level, the reference on signal ON1 is transmitted as it is as the reference off signal OFF1. . This limits the combination of the transition to the on-level and the transition to the off-level,
The pulse width modulation signal can be generated by the XOR circuit. Further, in this circuit, the transition to the on level and the transition to the off level always occur alternately, so that it is possible to prevent the frequency band of the transmission signal from being unnecessarily widened.
【０１５６】遅延パルス生成回路３８の動作をより具体
的に説明すると、図７に示すように、例えばオン信号用
のブロック１について着目した場合、ノード（ｄ）に遅
延パルスＴ３３の立ち上がりトリガーで遅延パルスＴ５
の選択を示す旨の信号ＯＮＤ２−Ｆ〜ＯＮＤ７−Ｆが出
力されたときには、ノード（ｂ）には遅延パルスＴ５の
立ち上がりトリガーでハイレベルが出力され、ノード
（ｃ）にはローレベルが出力される。この結果、基準オ
ン信号ＯＮ１は遅延パルスＴ５の立ち上がりから若干遅
れたタイミングでハイレベルに遷移し、これと共にＤ型
フリップフロップＤＦＦＡのリセット出力端子Ｒがハイ
レベルとなってオン信号用の各ブロック内のＤ型フリッ
プフロップＤＦＦがリセットされ、ノード（ｂ）及びノ
ード（ｃ）の状態が元に戻る。The operation of the delay pulse generation circuit 38 will be described in more detail. As shown in FIG. 7, when attention is paid to, for example, the block 1 for the ON signal, the delay is caused by the rising trigger of the delay pulse T33 at the node (d). Pulse T5
Are output, a high level is output to the node (b) by the rising trigger of the delay pulse T5, and a low level is output to the node (c). You. As a result, the reference ON signal ON1 transitions to the high level at a timing slightly delayed from the rise of the delay pulse T5, and at the same time, the reset output terminal R of the D-type flip-flop DFFA goes to the high level to cause the ON signal in each block for the ON signal. Is reset, and the state of the node (b) and the node (c) returns to the original state.
【０１５７】同様に、例えばオフ信号用のブロック４に
ついて着目した場合、ノード（ｈ）に遅延パルスＴ５７
の立ち上がりトリガーで遅延パルスＴ３０の選択を示す
旨の信号ＯＦＦＤ２−Ｆ〜ＯＦＦＤ７−Ｆが出力された
ときには、ノード（ｆ）には遅延パルスＴ３０の立ち上
がりトリガーでハイレベルが出力され、ノード（ｇ）に
はローレベルが出力される。この結果、基準オフ信号Ｏ
ＦＦ１は遅延パルスＴ３０の立ち上がりより若干遅れた
タイミングでハイレベルに遷移し、これと共にＤ型フリ
ップフロップＤＦＦＢのリセット出力端子Ｒがハイレベ
ルとなってオフ信号用の各ブロック内のＤ型フリップフ
ロップＤＦＦがリセットされ、ノード（ｆ）及びノード
（ｇ）の状態が元に戻る。Similarly, when attention is paid to, for example, the block 4 for the OFF signal, the delay pulse T57 is applied to the node (h).
When the signals OFFD2-F to OFFD7-F indicating the selection of the delay pulse T30 are output at the rising trigger of, the high level is output to the node (f) by the rising trigger of the delay pulse T30, and the node (g) is output. Outputs a low level. As a result, the reference off signal O
The FF1 transitions to the high level at a timing slightly delayed from the rise of the delay pulse T30, and at the same time, the reset output terminal R of the D-type flip-flop DFFB goes to the high level, and the D-type flip-flop DFF in each block for the off signal. Is reset, and the states of the node (f) and the node (g) return to the original state.
【０１５８】図２に示すように、遅延パルス生成回路３
８から出力された基準オン信号ＯＮ１、及び基準オフ信
号ＯＦＦ１は各々遅延回路５０及び遅延回路５６に入力
され、更に遅延の微調整が行われる。本実施の形態で
は、遅延回路５０及び遅延回路５６は、遅延回路３２に
おける遅延素子（インバータＩＮＶ）の１段当りの遅延
時間を更に４分割することに相当するように、各段の遅
延が位相比較器４６によって制御されており、遅延回路
５０及び遅延回路５６の出力、すなわち遅延パルスＴ’
１、Ｔ’２、Ｔ’３、Ｔ’４は各々４入力１出力のマル
チプレクサ５２及びマルチプレクサ５８に出力される。As shown in FIG. 2, the delay pulse generation circuit 3
The reference ON signal ON1 and the reference OFF signal OFF1 output from 8 are input to the delay circuit 50 and the delay circuit 56, respectively, and the delay is finely adjusted. In the present embodiment, the delay circuit 50 and the delay circuit 56 adjust the delay of each stage in phase so that the delay time per stage of the delay element (inverter INV) in the delay circuit 32 is further divided into four. The output of the delay circuit 50 and the delay circuit 56, that is, the delay pulse T ′ is controlled by the comparator 46.
1, T'2, T'3, and T'4 are output to a multiplexer 52 and a multiplexer 58 each having four inputs and one output.
【０１５９】マルチプレクサ５２及びマルチプレクサ５
８には微小遅延制御信号生成回路４０から信号ＯＮＤ０
−７及び信号ＯＦＦＤ０−７のＬＳＢ側の２ビットのデ
ータが入力されており、該入力データに応じて遅延回路
５０及び遅延回路５６によって生成された遅延パルスの
うちの１つを選択することにより、更に遅延を微調整し
ている。Multiplexer 52 and Multiplexer 5
8, the signal OND0 from the minute delay control signal generation circuit 40;
-7 and 2-bit data on the LSB side of the signals OFFD0-7 are input, and one of the delay pulses generated by the delay circuits 50 and 56 is selected according to the input data. , And fine-tune the delay.
【０１６０】次に、図６及び図８を参照して、微小遅延
制御信号生成回路４０の動作について説明する。前述し
たように、微小遅延制御信号生成回路４０のデータセレ
クタＤＳＡには、オン信号用のラッチＬＴによってラッ
チされた信号のＬＳＢ側の２ビット分の信号（信号ＯＮ
Ｄ０、ＯＮＤ１）が入力されると共に、オン信号用のデ
ータセレクタＤＳからの出力信号が入力されており、選
択信号ｓｅｌｅｃｔがローレベルであるときに、対応す
るデータセレクタＤＳの出力端子から入力されている信
号の立ち上がりに同期して上記２ビットの信号がマルチ
プレクサ５２の入力選択端子に入力される。Next, the operation of the minute delay control signal generation circuit 40 will be described with reference to FIGS. As described above, the data selector DSA of the minute delay control signal generation circuit 40 supplies a signal (signal ON) of two bits on the LSB side of the signal latched by the ON signal latch LT.
D0, OND1) and the output signal from the data selector DS for the ON signal, and when the select signal select is at the low level, the signal is input from the output terminal of the corresponding data selector DS. The 2-bit signal is input to the input selection terminal of the multiplexer 52 in synchronization with the rise of the signal.
【０１６１】同様に、データセレクタＤＳＢには、オフ
信号用のラッチＬＴによってラッチされた信号のＬＳＢ
側の２ビット分の信号（信号ＯＦＦＤ０、ＯＦＦＤ１）
が入力されると共に、オフ信号用のデータセレクタＤＳ
からの出力信号が入力されており、選択信号ｓｅｌｅｃ
ｔがローレベルであるときに、対応するデータセレクタ
ＤＳの出力端子から入力されている信号の立ち上がりに
同期して上記２ビットの信号がマルチプレクサ５８の入
力選択端子に入力される。Similarly, the data selector DSB has the LSB of the signal latched by the off-signal latch LT.
2 bit signal (signal OFFD0, OFFD1)
And the data selector DS for the off signal
And the selection signal select
When t is at the low level, the 2-bit signal is input to the input selection terminal of the multiplexer 58 in synchronization with the rise of the signal input from the output terminal of the corresponding data selector DS.
【０１６２】このようにタイミングを合わせて対応する
マルチプレクサに対する入力選択信号を当該マルチプレ
クサに入力しており、更に該入力選択信号がエッジトリ
ガーになっているので、１ブロックおきにオンレベルへ
の遷移を繰り返すことができる。As described above, the input selection signal to the corresponding multiplexer is input to the multiplexer at the same timing, and since the input selection signal is an edge trigger, the transition to the on level is performed every other block. Can be repeated.
【０１６３】微小遅延制御信号生成回路４０の動作をよ
り具体的に説明すると、図８に示すように、例えばオン
信号用のブロック１のノード（ｄ）に遅延パルスＴ３３
の立ち上がりトリガーで遅延パルスＴ１の選択を示す旨
の信号ＯＮＤ０−Ｆ〜ＯＮＤ７−Ｆが出力されたときに
は、遅延パルスＴ１の立ち上がりから若干遅れたタイミ
ングでデータセレクタＤＳＡからマルチプレクサ５２に
対して信号ＯＮＤ０及びＯＮＤ１が出力される。これよ
り若干遅れて基準オン信号ＯＮ１がハイレベルに遷移
し、この基準オン信号ＯＮ１を基準として遅延回路５０
によって遅延パルスＴ’１、Ｔ’２、Ｔ’３、Ｔ’４が
生成され、これらの遅延パルスのうちの１つが上記信号
ＯＮＤ０及びＯＮＤ１に基づいてマルチプレクサ５２に
よって選択されてオン信号ＯＮとしてドライバ５４に出
力される。The operation of the minute delay control signal generation circuit 40 will be described in more detail. As shown in FIG. 8, for example, a delay pulse T33 is applied to the node (d) of the ON signal block 1.
When the signals OND0-F to OND7-F indicating the selection of the delay pulse T1 are output by the rising trigger of the data selector DSA from the data selector DSA to the multiplexer 52 at a timing slightly delayed from the rising of the delay pulse T1. OND1 is output. The reference ON signal ON1 transits to a high level a little later than this, and the delay circuit 50 based on the reference ON signal ON1 is used as a reference.
Generates delay pulses T'1, T'2, T'3, T'4, and one of these delay pulses is selected by the multiplexer 52 based on the signals OND0 and OND1, and is set as the ON signal ON by the driver. It is output to 54.
【０１６４】また、例えばオフ信号用のブロック４のノ
ード（ｈ）に遅延パルスＴ５７の立ち上がりトリガーで
遅延パルスＴ２６の選択を示す旨の信号ＯＦＦＤ０−Ｆ
〜ＯＦＦＤ７−Ｆが出力されたときには、遅延パルスＴ
２６の立ち上がりから若干遅れたタイミングでデータセ
レクタＤＳＢからマルチプレクサ５８に対して信号ＯＦ
ＦＤ０及びＯＦＦＤ１が出力される。これより若干遅れ
て基準オフ信号ＯＦＦ１がハイレベルに遷移し、この基
準オフ信号ＯＦＦ１を基準として遅延回路５６によって
遅延パルスＴ’１、Ｔ’２、Ｔ’３、Ｔ’４が生成さ
れ、これらの遅延パルスのうちの１つが上記信号ＯＦＦ
Ｄ０及びＯＦＦＤ１に基づいてマルチプレクサ５８によ
って選択されてオフ信号ＯＦＦとしてドライバ６０に出
力される。Further, for example, a signal OFFD0-F indicating that the delay pulse T26 is selected by the rising trigger of the delay pulse T57 at the node (h) of the off signal block 4.
~ OFFD7-F is output, the delay pulse T
The signal OFB from the data selector DSB to the multiplexer 58 is slightly delayed from the rise
FD0 and OFFD1 are output. Slightly later than this, the reference off signal OFF1 transitions to the high level, and the delay circuit 56 generates delay pulses T′1, T′2, T′3, and T′4 based on the reference off signal OFF1. One of the delay pulses is OFF
The signal is selected by the multiplexer 58 based on D0 and OFFD1, and is output to the driver 60 as an OFF signal OFF.
【０１６５】このようにして生成されたオン信号ＯＮ及
びオフ信号ＯＦＦは、各々ドライバ５４及びドライバ６
０を経由して伝送線路Ｌ１及び伝送線路Ｌ２に送出され
る。このとき、ドライバ５４及びドライバ６０では、伝
送信号（オン信号ＯＮ、オフ信号ＯＦＦ）の周波数が低
いので、従来のＴＴＬレベルで伝送することもできる
し、ＬＶＤＳを用いた差動によって伝送することもでき
る。The ON signal ON and the OFF signal OFF generated in this manner are supplied to the driver 54 and the driver 6 respectively.
The signal is transmitted to the transmission line L1 and the transmission line L2 via 0. At this time, since the frequency of the transmission signal (ON signal ON, OFF signal OFF) is low in the driver 54 and the driver 60, transmission can be performed at a conventional TTL level, or transmission can be performed by differential using LVDS. it can.
【０１６６】伝送線路Ｌ１及び伝送線路Ｌ２によって伝
送されたオン信号ＯＮ及びオフ信号ＯＦＦは、各々復調
回路１６に設けられたレシーバ７２及びレシーバ７４を
介してＸＯＲ回路７６に入力され、パルス幅変調信号Ｐ
ＷＭが生成されてレーザ駆動回路１８に入力される。The ON signal ON and the OFF signal OFF transmitted by the transmission lines L1 and L2 are input to the XOR circuit 76 via the receiver 72 and the receiver 74 provided in the demodulation circuit 16, respectively. P
WM is generated and input to the laser drive circuit 18.
【０１６７】レーザ駆動回路１８では、レーザ２０に備
えられた受光器２４から入力されている光量信号に基づ
いてレーザ２０のＡＰＣが成された状態下で、入力され
たパルス幅変調信号ＰＷＭに従ってレーザ２０に駆動電
流を供給し、レーザ２０は供給された駆動電流に応じて
点灯する。In the laser drive circuit 18, under the condition that the APC of the laser 20 is performed based on the light amount signal input from the light receiver 24 provided in the laser 20, the laser drive circuit 18 operates in accordance with the input pulse width modulation signal PWM. A driving current is supplied to the laser 20, and the laser 20 is turned on according to the supplied driving current.
【０１６８】次に、図５及び図９を参照して、選択信号
ｓｅｌｅｃｔをハイレベルにすることによって実行され
るビットストリームモードについて説明する。Next, a bit stream mode executed by setting the select signal select to a high level will be described with reference to FIGS.
【０１６９】選択信号Ｓｅｌｅｃｔをハイレベルにする
と、図５のデータセレクタＤＳの出力が固定のバイナリ
ー定数に基づくものとなることは先に説明したが、更に
詳述すると、このバイナリー定数が示すデータラインの
値（例えばバイナリー定数が３であれば信号ＯＮＤ２−
Ｆのビット４のデータラインの値）で制御が行われ、ロ
ーレベルであればＤ型フリップフロップＤＦＦに遅延パ
ルスは伝送されず、ハイレベルであれば伝送される。こ
の結果、８本の伝送線路にある並列データがシリアル変
換されてＤ型フリップフロップＤＦＦの出力端子Ｑから
出力される。As described above, when the selection signal Select is set to the high level, the output of the data selector DS shown in FIG. 5 is based on a fixed binary constant. (For example, if the binary constant is 3, the signal OND2-
The control is performed by the value of the data line of bit 4 of F). If the signal is low, the delay pulse is not transmitted to the D-type flip-flop DFF, and if the signal is high, it is transmitted. As a result, the parallel data in the eight transmission lines is converted into serial data and output from the output terminal Q of the D-type flip-flop DFF.
【０１７０】すなわち、図９に示すように、例えばオン
信号用のブロック１について着目すると、ノード（ｄ）
に遅延パルスＴ３３の立ち上がりトリガーで（１１００
１１００）というデータが出力された場合、ノード
（ｂ）には所定順位の遅延パルス（同図に示す例では遅
延パルスＴ１）の立ち上がりトリガーで‘１’に対して
ハイレベルが、‘０’に対してローレベルが、各々シリ
アルに出力される。この結果、基準オン信号ＯＮ１は
‘１’の連続期間に応じてハイレベルが維持され、
‘０’の連続期間に応じてローレベルが維持されたもの
となる。That is, as shown in FIG. 9, for example, focusing on the ON signal block 1, the node (d)
At the rising trigger of the delay pulse T33 (1100
When the data “1100” is output, the node (b) has a high level with respect to “1” and becomes “0” at the rising trigger of the delay pulse of a predetermined order (the delay pulse T1 in the example shown in the figure). On the other hand, the low level is serially output. As a result, the reference ON signal ON1 is maintained at a high level according to the continuous period of “1”,
The low level is maintained according to the continuous period of “0”.
【０１７１】同様に、オフ信号用のブロック４について
着目すると、ノード（ｈ）に遅延パルスＴ５７の立ち上
がりトリガーで（００１１００１１）というデータが出
力された場合、ノード（ｆ）には上記所定順位の遅延パ
ルス（同図に示す例では遅延パルスＴ２５）の立ち上が
りトリガーで‘１’に対してハイレベルが、‘０’に対
してローレベルが、各々シリアルに出力される。この結
果、基準オフ信号ＯＦＦ１は‘１’の連続期間に応じて
ハイレベルが維持され、‘０’の連続期間に応じてロー
レベルが維持されたものとなる。Similarly, focusing on the block 4 for the OFF signal, when the data (00110011) is output to the node (h) by the rising trigger of the delay pulse T57, the node (f) outputs the delay of the predetermined order to the node (f). A high level for "1" and a low level for "0" are serially output at the rising trigger of the pulse (the delay pulse T25 in the example shown in the figure). As a result, the reference OFF signal OFF1 is maintained at a high level according to the continuous period of “1” and is maintained at a low level according to the continuous period of “0”.
【０１７２】現状のレーザビームを用いた画像形成装置
では、前述のような画像データの示す濃度をパルス幅変
調信号で表現する方式が主流となっているが、この方式
はデータ量が多いため、今後はデータ量を少なくするこ
とができる上記ビットストリームモードで濃度を表現す
るデジタル制御方式が活用されていくことが予測され
る。そこで、本実施の形態に係るレーザ駆動装置１０
は、このビットストリームモードにも対応可能に構成し
ている。In a current image forming apparatus using a laser beam, a method of expressing the density indicated by the image data by a pulse width modulation signal as described above is mainly used. However, since this method has a large amount of data, In the future, it is expected that a digital control method for expressing density in the bit stream mode, which can reduce the amount of data, will be used. Therefore, the laser driving device 10 according to the present embodiment
Is configured to be compatible with this bit stream mode.
【０１７３】以上詳細に説明したように、本第１実施形
態に係るレーザ駆動装置では、伝送すべきパルス幅変調
信号のオンタイミングに対応した第１のエッジを持つオ
ン信号とオンタイミングからパルス幅変調信号のパルス
幅分経過したオフタイミングに対応した第２のエッジを
持つオフ信号とを作成して各々異なる伝送線路で伝送す
ると共に、伝送線路からのオン信号及びオフ信号を受信
して第１のエッジ及び第２のエッジからパルス幅変調信
号を作成しているので、伝送線路を介して伝送されるオ
ン信号及びオフ信号の各々のパルス幅を大きなものとす
ることができ、これによって電磁放射を抑制しつつ低コ
ストに広デューティ範囲にわたって再現性のよいパルス
幅変調信号を伝送することができる。As described above in detail, in the laser driving device according to the first embodiment, the ON signal having the first edge corresponding to the ON timing of the pulse width modulation signal to be transmitted, and the pulse width from the ON timing. An off signal having a second edge corresponding to the off timing after the pulse width of the modulation signal is generated and transmitted on different transmission lines, and the first signal is received by receiving the on signal and the off signal from the transmission line. Since the pulse width modulation signal is generated from the edge and the second edge, the pulse width of each of the ON signal and the OFF signal transmitted through the transmission line can be made large, and as a result, the electromagnetic radiation , A pulse width modulation signal with good reproducibility can be transmitted over a wide duty range at low cost while suppressing noise.
【０１７４】また、本第１実施形態に係るレーザ駆動装
置では、オン信号の状態が遷移した後にオフ信号の状態
が遷移し、オフ信号の状態が遷移した後にオン信号の状
態が元に戻り、オン信号の状態が元に戻った後にオフ信
号の状態が元に戻るようにオン信号及びオフ信号を生成
しているので、パルス幅変調信号のパルス幅がオン信号
及びオフ信号の立ち上がり同士、又は立ち下がり同士の
差に限定されるため、パルス幅のばらつきを抑制するこ
とができる。In the laser driving device according to the first embodiment, the state of the off signal changes after the state of the on signal changes, and the state of the on signal returns to the original state after the change of the off signal. Since the on signal and the off signal are generated so that the state of the off signal returns to the original state after the state of the on signal returns to the original state, the pulse width of the pulse width modulation signal is such that the rising edges of the on signal and the off signal, or Since the pulse width is limited to the difference between the falling edges, variation in the pulse width can be suppressed.
【０１７５】〔第２実施形態〕上記第１実施形態では、
伝送線路Ｌ１及び伝送線路Ｌ２のスキューを考慮しない
でレーザ駆動装置１０を構成した場合の一形態について
説明したが、本第２実施形態では、レーザ駆動装置１０
に上記スキューを補正する機能を備えた場合の一形態に
ついて説明する。[Second Embodiment] In the first embodiment,
Although one embodiment in which the laser driving device 10 is configured without considering the skew of the transmission line L1 and the transmission line L2 has been described, in the second embodiment, the laser driving device 10
An embodiment in which the function of correcting the skew is provided will be described.
【０１７６】伝送線路におけるスキューを補正するため
の機能を備える場合の形態には、図１０に示すように受
信側に備える場合と、図１１に示すように送信側に備え
る場合の２つの形態が考えられる。There are two modes in which a function for correcting skew in the transmission line is provided, that is, a mode provided on the receiving side as shown in FIG. 10 and a mode provided on the transmitting side as shown in FIG. Conceivable.
【０１７７】スキュー補正の容易性から考えると受信側
に設けるのが望ましい。この場合の補正は、パルス幅変
調回路１４からパルス幅変調信号のパルス幅をゼロとし
た場合のオン信号ＯＮ及びオフ信号ＯＦＦを基準パルス
として伝送線路Ｌ１及び伝送線路Ｌ２に各々送信し、受
信側に伝送されたオン信号ＯＮ及びオフ信号ＯＦＦの波
形を不図示の位相比較器に入力して、該位相比較器によ
ってオン信号ＯＮ及びオフ信号ＯＦＦの位相差を検出
し、スキュー補正回路１５Ａ及びスキュー補正回路１５
Ｂの少なくとも一方に入力することにより、スキュー補
正回路１５Ａ及びスキュー補正回路１５Ｂの少なくとも
一方によって行う形態が例示される。Considering the ease of skew correction, it is desirable to provide it on the receiving side. In this case, the correction is performed by transmitting the ON signal ON and the OFF signal OFF when the pulse width of the pulse width modulation signal is zero from the pulse width modulation circuit 14 to the transmission lines L1 and L2 as reference pulses, respectively. The ON signal ON and OFF signal OFF waveforms transmitted to the skew correction circuit 15A and the skew correction circuit 15A detect the phase difference between the ON signal ON and the OFF signal OFF. Correction circuit 15
An example is shown in which a signal is input to at least one of B and is performed by at least one of the skew correction circuit 15A and the skew correction circuit 15B.
【０１７８】一方、送信側にスキュー補正回路を設けた
場合には、送信側から基準パルスを送信し、受信側で基
準パルスを受信し、不図示の位相比較器によって位相差
を検出した後に、何らかの方法で位相差の検出結果を送
信側のスキュー補正回路１５Ａ及びスキュー補正回路１
５Ｂの少なくとも一方にフィードバックする必要があ
る。このため、この場合にはスキュー実行信号に位相差
の検出結果を示す信号を重畳するような手段が必要とな
るが、信号の重畳方式としては既存の様々な技術を適用
することができる。On the other hand, when a skew correction circuit is provided on the transmission side, a reference pulse is transmitted from the transmission side, a reference pulse is received on the reception side, and a phase difference is detected by a phase comparator (not shown). The skew correction circuit 15A and the skew correction circuit 1 on the transmitting side send the detection result of the phase difference by some method
It is necessary to feed back to at least one of 5B. For this reason, in this case, means for superimposing a signal indicating the detection result of the phase difference on the skew execution signal is required, but various existing techniques can be applied as a signal superimposition method.
【０１７９】図１２には、スキュー補正回路１５に適用
し得る具体的な回路構成例が示されている。FIG. 12 shows a specific circuit configuration example applicable to the skew correction circuit 15.
【０１８０】図１２（Ａ）に示す回路は、遅延素子とし
て機能するインバータを複数個カスケードに並べて、そ
のうちスキューが最も小さくなるように位相差の検出結
果に基づいてマルチプレクサＭＰＸでインバータのタッ
プを選択するものである。この回路では補正遅延量が遅
延ゲート一段あたりの遅延時間のｎ倍（ｎは偶数）とな
るので、この回路を適用したスキュー補正回路１５は伝
送線路Ｌ１及び伝送線路Ｌ２の何れか一方のみに設ける
だけでもよい。In the circuit shown in FIG. 12A, a plurality of inverters functioning as delay elements are arranged in a cascade, and a multiplexer MPX selects an inverter tap based on a detection result of a phase difference so that the skew is minimized. Is what you do. In this circuit, the correction delay amount is n times (n is an even number) the delay time per delay gate stage. Therefore, the skew correction circuit 15 to which this circuit is applied is provided in only one of the transmission line L1 and the transmission line L2. Or just
【０１８１】図１２（Ｂ）に示す回路は、各々遅延時間
が異なるインバータを複数並べておき、そのうち最もス
キューが小さくなるものをマルチプレクサＭＰＸで選択
するものである。この場合には制御回路の最小遅延量が
大きくなる傾向があり、伝送線路Ｌ１及び伝送線路Ｌ２
の双方に設置することが望ましいが、伝送線路Ｌ１及び
伝送線路Ｌ２の一方を上記最小遅延量以上に遅延するよ
うに長くしておき、他方についてのみ調整する形態とす
ることも可能である。In the circuit shown in FIG. 12B, a plurality of inverters each having a different delay time are arranged, and one having the smallest skew is selected by the multiplexer MPX. In this case, the minimum delay amount of the control circuit tends to increase, and the transmission line L1 and the transmission line L2
However, it is also possible to adopt a configuration in which one of the transmission line L1 and the transmission line L2 is lengthened so as to be delayed more than the minimum delay amount, and only the other is adjusted.
【０１８２】図１２（Ｂ）に示すスキュー補正回路１５
におけるインバータとしては、図１２（Ｄ）に示すよう
に、ＰＭＯＳトランジスタＰＴ１及びＮＭＯＳトランジ
スタＮＴ１によって構成され、かつ遅延時間に応じてト
ランジスタのゲート幅Ｗを調整したものを適用すること
ができる。A skew correction circuit 15 shown in FIG.
As shown in FIG. 12D, an inverter composed of a PMOS transistor PT1 and an NMOS transistor NT1 and having a gate width W of the transistor adjusted according to the delay time can be applied as the inverter in.
【０１８３】一方、図１２（Ｃ）に示す回路は、各イン
バータの遅延時間を同一にすると共に、各インバータの
出力側に設けたコンデンサによる付加容量を調整するこ
とによって、異なる遅延時間を実現するものである。On the other hand, the circuit shown in FIG. 12C realizes different delay times by making the delay times of the respective inverters the same and adjusting the additional capacitance of the capacitors provided on the output side of each inverter. Things.
【０１８４】更に、図１２（Ｅ）に示すように、図１２
（Ｄ）に示すインバータにおける各トランジスタのソー
ス側に定電流回路を付加したものを、図１２（Ｂ）に示
すように並べる方式もある。このときの制御方式として
は、ＰＭＯＳトランジスタＰＴ１とＮＭＯＳトランジス
タＮＴ１の定電流源制御信号であるｃｏｎＰ及びｃｏｎ
Ｎをインバータ毎に制御して遅延量を調整する方法や、
ゲート幅Ｗの値を調整してインバータ毎に予め遅延量を
調整しておき、全体で遅延時間を調整したいときに信号
ｃｏｎＰ及び信号ｃｏｎＮを制御する方法等がある。こ
のときの制御信号ｃｏｎＰ及び制御信号ｃｏｎＮは図１
２（Ｆ）に示すようなカレントミラー回路で生成するの
が簡易な方法であって好ましい。Further, as shown in FIG.
There is also a method in which a constant current circuit is added to the source side of each transistor in the inverter shown in (D), as shown in FIG. As a control method at this time, conP and con which are constant current source control signals of the PMOS transistor PT1 and the NMOS transistor NT1 are used.
A method of adjusting the amount of delay by controlling N for each inverter,
There is a method in which the delay amount is adjusted in advance for each inverter by adjusting the value of the gate width W, and the signal conP and the signal conN are controlled when it is desired to adjust the delay time as a whole. The control signal conP and the control signal conN at this time are shown in FIG.
It is preferable to use a current mirror circuit as shown in FIG.
【０１８５】図１３には、これらを組み合わせて構成し
たスキュー補正回路１５の構成例が示されている。FIG. 13 shows a configuration example of the skew correction circuit 15 configured by combining these.
【０１８６】このスキュー補正回路１５は図１２（Ｂ）
に示した回路をオン信号用の遅延回路８０Ａ及びオフ信
号用の遅延回路８０Ｂとして適用したものであり、図１
２（Ｆ）に示したカレントミラー回路を各々電流設定回
路８８Ａ及び電流設定回路８８Ｂとして用いている。This skew correction circuit 15 is shown in FIG.
1 is applied as a delay circuit 80A for an ON signal and a delay circuit 80B for an OFF signal.
The current mirror circuit shown in FIG. 2 (F) is used as a current setting circuit 88A and a current setting circuit 88B, respectively.
【０１８７】また、このスキュー補正回路１５には、遅
延回路８０Ａ及び遅延回路８０Ｂの他に、２つの２入力
のＮＡＮＤ１及びＮＡＮＤ２で構成されたフリップフロ
ップＦＦ、オン信号用のアップダウンカウンタ８２Ａ、
オフ信号用のアップダウンカウンタ８２Ｂ等を含んで構
成されている。The skew correction circuit 15 includes, in addition to the delay circuit 80A and the delay circuit 80B, a flip-flop FF composed of two two-input NAND1 and NAND2, an up / down counter 82A for an ON signal,
It is configured to include an up / down counter 82B for an off signal and the like.
【０１８８】このスキュー補正回路１５に入力されるオ
ン信号ＯＮ（ｉｎ）は遅延回路８０Ａに含まれる全ての
インバータの入力端に接続されており、遅延回路８０Ａ
のマルチプレクサＭＰＸの出力端はフリップフロップＦ
ＦのＮＡＮＤ１の一方の入力端に接続されると共に、Ｎ
ＡＮＤ３の一方の入力端に接続されている。なお、遅延
回路８０ＡのマルチプレクサＭＰＸの出力端は、オン信
号ＯＮ（ｏｕｔ）の出力端となっている。The ON signal ON (in) input to the skew correction circuit 15 is connected to the input terminals of all the inverters included in the delay circuit 80A.
The output terminal of the multiplexer MPX is a flip-flop F
F is connected to one input terminal of NAND1 and
It is connected to one input terminal of AND3. The output terminal of the multiplexer MPX of the delay circuit 80A is an output terminal of the ON signal ON (out).
【０１８９】また、このスキュー補正回路１５に入力さ
れるオフ信号ＯＦＦ（ｉｎ）は遅延回路８０Ｂに含まれ
る全てのインバータの入力端に接続されており、遅延回
路８０ＢのマルチプレクサＭＰＸの出力端はフリップフ
ロップＦＦのＮＡＮＤ２の一方の入力端に接続されると
共に、ＮＡＮＤ３の他方の入力端に接続されている。な
お、遅延回路８０ＢのマルチプレクサＭＰＸの出力端
は、オフ信号ＯＦＦ（ｏｕｔ）の出力端となっている。The OFF signal OFF (in) input to the skew correction circuit 15 is connected to the input terminals of all the inverters included in the delay circuit 80B, and the output terminal of the multiplexer MPX of the delay circuit 80B is connected to a flip-flop. The flip-flop FF is connected to one input terminal of NAND2 and to the other input terminal of NAND3. Note that the output terminal of the multiplexer MPX of the delay circuit 80B is an output terminal of the off signal OFF (out).
【０１９０】更に、ＮＡＮＤ１の出力端はＮＡＮＤ２の
他方の入力端に接続されており、ＮＡＮＤ２の出力端は
ＮＡＮＤ１の他方の入力端に接続されると共に、アップ
ダウンカウンタ８２Ａのアップダウン切換端子Ｕ／Ｄに
直接接続され、かつアップダウンカウンタ８２Ｂのアッ
プダウン切換端子Ｕ／ＤにインバータＩＮＶ１を介して
接続されている。Further, the output terminal of NAND1 is connected to the other input terminal of NAND2, the output terminal of NAND2 is connected to the other input terminal of NAND1, and the up / down switching terminal U / of the up / down counter 82A is connected. D and is connected to the up / down switching terminal U / D of the up / down counter 82B via the inverter INV1.
【０１９１】また、ＮＡＮＤ３の出力端は遅延素子８４
を介してアップダウンカウンタ８２Ａ及びアップダウン
カウンタ８２Ｂのクロック端子ＣＫに接続されている。The output terminal of NAND3 is connected to delay element 84.
Are connected to the clock terminals CK of the up / down counters 82A and 82B.
【０１９２】一方、アップダウンカウンタ８２Ａ及びア
ップダウンカウンタ８２Ｂにはカウント値が０（零）で
ある場合にハイレベルとなる出力端子ｚｅｒｏが備えら
れており、アップダウンカウンタ８２Ａの出力端子ｚｅ
ｒｏは一方の入力端にＮＡＮＤ２の出力端が接続された
ＯＲ２の他方の入力端に接続されており、アップダウン
カウンタ８２Ｂの出力端子ｚｅｒｏは一方の入力端にＮ
ＡＮＤ２の出力端がインバータＩＮＶ１を介して接続さ
れたＯＲ１の他方の入力端に接続されている。On the other hand, the up / down counter 82A and the up / down counter 82B are provided with an output terminal zero that goes high when the count value is 0 (zero), and the output terminal ze of the up / down counter 82A.
ro is connected to the other input terminal of OR2 having one input terminal connected to the output terminal of NAND2, and the output terminal zero of the up / down counter 82B is connected to one input terminal of N.
The output terminal of AND2 is connected to the other input terminal of OR1 connected via inverter INV1.
【０１９３】また、ＯＲ１の出力端は、一方の入力端に
スキュー補正を行う際にハイレベルとなる信号ｄｅｓｋ
ｅｗが入力されたＡＮＤ１の他方の入力端に接続されて
おり、ＯＲ２の出力端は、一方の入力端に上記信号ｄｅ
ｓｋｅｗが入力されたＡＮＤ２の他方の入力端に接続さ
れており、ＡＮＤ１の出力端はアップダウンカウンタ８
２Ａのイネーブル端子ＥＮに、ＡＮＤ２の出力端はアッ
プダウンカウンタ８２Ｂのイネーブル端子ＥＮに、各々
接続されている。The output terminal of OR1 has a signal desk which goes high when skew correction is performed on one input terminal.
ew is connected to the other input terminal of AND1 to which the signal de is input, and the output terminal of OR2 is connected to one input terminal of the signal de.
skew is connected to the other input terminal of AND2 to which the skew is input, and the output terminal of AND1 is connected to an up-down counter 8
The output terminal of AND2 is connected to the enable terminal EN of the up-down counter 82B, and the output terminal of AND2 is connected to the enable terminal EN of the up-down counter 82B.
【０１９４】更に、アップダウンカウンタ８２Ａのカウ
ント値を出力する出力端子ＯＵＴは遅延回路８０Ａにお
けるマルチプレクサＭＰＸの入力選択端子に接続されて
おり、アップダウンカウンタ８２Ｂのカウント値を出力
する出力端子ＯＵＴは遅延回路８０Ｂにおけるマルチプ
レクサＭＰＸの入力選択端子に接続されている。Further, the output terminal OUT for outputting the count value of the up / down counter 82A is connected to the input selection terminal of the multiplexer MPX in the delay circuit 80A, and the output terminal OUT for outputting the count value of the up / down counter 82B is connected to the delay terminal. It is connected to the input selection terminal of the multiplexer MPX in the circuit 80B.
【０１９５】以下、図１４に示すタイムチャートを参照
して、このスキュー補正回路１５の動作を説明する。The operation of the skew correction circuit 15 will be described below with reference to a time chart shown in FIG.
【０１９６】図１４に示すように、オン信号ＯＮ（ｉ
ｎ）として立ち上がりがオフ信号ＯＦＦ（ｉｎ）に比較
して若干早いものが入力された場合、オン信号ＯＮは遅
延回路８０Ａを経由してフリップフロップＦＦに入力さ
れ、オフ信号ＯＦＦは遅延回路８０Ｂを経由してフリッ
プフロップＦＦに入力される。As shown in FIG. 14, the ON signal ON (i
When n) is inputted, which rises slightly earlier than the OFF signal OFF (in), the ON signal ON is inputted to the flip-flop FF via the delay circuit 80A, and the OFF signal OFF is outputted to the delay circuit 80B. The signal is input to the flip-flop FF via the FF.
【０１９７】仮に遅延回路８０Ａ及び遅延回路８０Ｂの
各々のマルチプレクサＭＰＸの出力として共にインバー
タｔ１を選択していれば、オン信号ＯＮ及びオフ信号Ｏ
ＦＦはその位相差を保ったままフリップフロップＦＦに
入力され、この場合は後にハイレベルとなったオフ信号
ＯＦＦによってフリップフロップＦＦの状態が決定され
る。すなわち、オン信号ＯＮ及びオフ信号ＯＦＦがハイ
レベルになったときにＮＡＮＤ１の出力信号ＦＦＡがロ
ーレベルで、ＮＡＮＤ２の出力信号ＦＦＢがハイレベル
であるから、オフ信号ＯＦＦ側の位相が遅れていると判
断され、この旨を示す信号ＡＮＤが遅延素子８４を介す
ることによって信号ＡＮＤｄｅｌａｙとなってアップダ
ウンカウンタ８２Ａ及びアップダウンカウンタ８２Ｂの
クロック端子ＣＫに入力される。If the inverter t1 is selected as the output of the multiplexer MPX of each of the delay circuits 80A and 80B, the ON signal ON and the OFF signal O
The FF is input to the flip-flop FF while maintaining the phase difference. In this case, the state of the flip-flop FF is determined by the OFF signal OFF which has become high level later. That is, when the ON signal ON and the OFF signal OFF go to the high level, the output signal FFA of the NAND 1 is at the low level, and the output signal FFB of the NAND 2 is at the high level. The signal AND indicating this is sent to the clock terminal CK of the up-down counter 82A and the up-down counter 82B as a signal ANDdelay via the delay element 84.
【０１９８】ここで、オフ信号ＯＦＦの方がオン信号Ｏ
Ｎより遅いので、オフ信号ＯＦＦが早くなるようにアッ
プダウンカウンタ８２Ｂのカウント値を減少されなけれ
ばならないが、遅延回路８０ＢのマルチプレクサＭＰＸ
では前述したようにインバータｔ１の出力が選択されて
おり、この状態ではアップダウンカウンタ８２Ｂのカウ
ント値はゼロで出力端子ｚｅｒｏはハイレベルとなって
いる。Here, the OFF signal OFF is the ON signal O
N, the count value of the up / down counter 82B must be reduced so that the OFF signal OFF is earlier, but the multiplexer MPX of the delay circuit 80B
As described above, the output of the inverter t1 is selected, and in this state, the count value of the up / down counter 82B is zero and the output terminal zero is at the high level.
【０１９９】従って、アップダウンカウンタ８２Ａがイ
ネーブルとなりアップダウンカウンタ８２Ａのカウント
値が増加して、オン信号ＯＮを遅らせて位相を合わせる
ように動作する。Therefore, the up / down counter 82A is enabled, the count value of the up / down counter 82A increases, and the operation is performed so that the ON signal ON is delayed to adjust the phase.
【０２００】また、仮に遅延回路８０Ｂで選択されてい
るインバータがｔ１以外でアップダウンカウンタ８２Ｂ
が出力信号ｚｅｒｏ信号を出していなければ、アップダ
ウンカウンタ８２Ａはディスエイブルとなり、アップダ
ウンカウンタ８２Ｂだけが減少して、オフ信号ＯＦＦの
遅延量を小さくするように動作する。If the inverter selected by the delay circuit 80B is other than t1, the up / down counter 82B
Does not output the output signal zero signal, the up / down counter 82A is disabled, and only the up / down counter 82B decreases to operate to reduce the delay amount of the off signal OFF.
【０２０１】このように、位相を調整する場合にはなる
べく共通に加える遅延量を小さくする動作を優先するこ
とで、不要に遅延が累積するのを防止することができ、
これによってカラーレーザプリンタのように複数のパル
ス幅変調回路を使用する際に相対誤差を小さくすること
ができる。As described above, when adjusting the phase, priority is given to the operation of reducing the amount of delay added in common as much as possible, thereby preventing unnecessary accumulation of delay.
Thus, a relative error can be reduced when a plurality of pulse width modulation circuits are used as in a color laser printer.
【０２０２】また、ここでの遅延量調整機能を積極的に
活用し、例えば、カラープリンタでの色間のレジストレ
ーションを調整する場合にも使用することができる。Also, the delay amount adjustment function here can be used positively, for example, when adjusting registration between colors in a color printer.
【０２０３】以上、図１３に示したスキュー補正回路１
５では、デジタル的に制御する場合の一形態について示
したが、この方式では遅延量が予め決まっているためス
キューを細かく調整することはできない。As described above, the skew correction circuit 1 shown in FIG.
In FIG. 5, an example of digital control is described. However, in this method, the skew cannot be finely adjusted because the delay amount is predetermined.
【０２０４】これに対して、図１５に示すスキュー補正
回路１５は、より高精度にスキューを調整することがで
きる。On the other hand, the skew correction circuit 15 shown in FIG. 15 can adjust the skew with higher accuracy.
【０２０５】基本的なアルゴリズムは図１３に示したス
キュー補正回路１５と同様であるが、遅延回路８０Ａ及
び遅延回路８０Ｂの代わりに図１２（Ｅ）に示した遅延
量を制御できる可変遅延インバータを用いた遅延回路８
０Ｃ及び遅延回路８０Ｄを適用している点が相違してい
る。そして、遅延回路８０Ｃ及び遅延回路８０Ｄの制御
端子には、電流出力タイプのＤ／Ａコンバータ８６を介
して図１３に示したものと同様のアップダウンカウンタ
８２を接続している。The basic algorithm is the same as that of the skew correction circuit 15 shown in FIG. 13. However, instead of the delay circuits 80A and 80B, a variable delay inverter capable of controlling the delay amount shown in FIG. Delay circuit 8 used
The difference is that the OC and the delay circuit 80D are applied. An up / down counter 82 similar to that shown in FIG. 13 is connected to control terminals of the delay circuits 80C and 80D via a current output type D / A converter 86.
【０２０６】動作は図１３に示したものとほぼ同様であ
り、遅れた側のアップダウンカウンタ８２を増減して、
それに伴い可変遅延インバータの遅延量が変わり、スキ
ューをゼロに近づける。言うまでもなく、このときの精
度はＤ／Ａコンバータ８６の精度で決まるため、アップ
ダウンカウンタ８２と共に要求されるスキュー補正精度
に併せてビット幅を決めなければならない。The operation is almost the same as that shown in FIG. 13, and the value of the up / down counter 82 on the delayed side is increased or decreased.
Accordingly, the delay amount of the variable delay inverter changes, and the skew approaches zero. Needless to say, since the accuracy at this time is determined by the accuracy of the D / A converter 86, the bit width must be determined in accordance with the skew correction accuracy required together with the up / down counter 82.
【０２０７】スキュー補正回路１５が本発明の補正手段
に、遅延回路８０Ａ、８０Ｂ、８０Ｃ、８０Ｄが本発明
のパルス信号遅延手段に、スキュー補正回路１５の遅延
回路以外の部分が本発明の調整手段に、各々相当する。The skew correction circuit 15 is the correction means of the present invention, the delay circuits 80A, 80B, 80C and 80D are the pulse signal delay means of the present invention, and the parts other than the delay circuit of the skew correction circuit 15 are the adjustment means of the present invention. Respectively.
【０２０８】この他、スキューをゼロにする方法として
は、位相比較器とアンプを用いた全てアナログ構成の方
式もあるが、最短でもページ単位でのキャリブレーショ
ンが必要で、サンプル／ホールド回路のドループが問題
となるので、ここでは説明を省略する。最短でもページ
単位でのキャリブレーションが必要となる理由は、レー
ザの１走査毎に制御すると、スキューを完全にゼロにす
ることはできないためにキャリブレーション毎に調整値
が僅かに変動し、これがレーザ走査の１ライン毎に色間
のレジストレーションやパルス幅のばらつきを変動させ
るためである。In addition, as a method of reducing the skew to zero, there is also a system of an all-analog configuration using a phase comparator and an amplifier. However, it is necessary to perform calibration at least in units of pages, and the droop of the sample / hold circuit is required. However, the description is omitted here. The reason that calibration is required at least in units of pages is that if control is performed for each laser scan, the skew cannot be completely reduced to zero, so that the adjustment value slightly fluctuates for each calibration. This is because the registration between colors and the variation in pulse width are changed for each line of scanning.
【０２０９】以上詳細に説明したように、本第２実施形
態に係るレーザ駆動装置では、上記第１実施形態と同様
の効果を奏することができると共に、受信されたオン信
号及びオフ信号の各々の時間ずれがスキュー補正回路に
よって補正されるので、伝送線路のスキューに起因する
パルス幅のばらつきを防止することができる。As described in detail above, the laser driving apparatus according to the second embodiment can provide the same effects as those of the first embodiment, and can also receive the ON signal and the OFF signal, respectively. Since the time shift is corrected by the skew correction circuit, it is possible to prevent variations in pulse width due to skew in the transmission line.
【０２１０】[0210]
【発明の効果】以上詳細に説明したように、本発明に係
る信号伝送装置によれば、伝送すべきパルス幅変調信号
のオンタイミングに対応した第１のエッジを持つ第１の
パルス信号とオンタイミングから前記パルス幅変調信号
のパルス幅分経過したオフタイミングに対応した第２の
エッジを持つ第２のパルス信号とを作成して各々異なる
伝送手段で伝送すると共に、伝送手段からの第１のパル
ス信号及び第２のパルス信号を受信して第１のエッジ及
び第２のエッジからパルス幅変調信号を作成しているの
で、伝送手段を介して伝送される第１のパルス信号及び
第２のパルス信号の各々のパルス幅を大きなものとする
ことができ、これによって電磁放射を抑制しつつ低コス
トに広デューティ範囲にわたって再現性のよいパルス幅
変調信号を伝送することができる、という効果が得られ
る。As described above in detail, according to the signal transmission apparatus of the present invention, the first pulse signal having the first edge corresponding to the on-timing of the pulse width modulation signal to be transmitted and the first pulse signal are turned on. A second pulse signal having a second edge corresponding to an off-timing that has passed by the pulse width of the pulse width modulation signal from the timing is created and transmitted by different transmission means, and the first pulse signal from the transmission means is transmitted. Since the pulse signal and the second pulse signal are received and the pulse width modulation signal is created from the first edge and the second edge, the first pulse signal and the second pulse signal transmitted via the transmission unit are generated. The pulse width of each pulse signal can be made large, thereby transmitting a pulse width modulation signal with good reproducibility over a wide duty range at a low cost while suppressing electromagnetic radiation. Can, effect that.
【０２１１】また、本発明に係る信号送信装置によれ
ば、パルス幅変調信号のオンタイミングに対応した第１
のエッジを持つ第１のパルス信号とオンタイミングから
上記パルス幅変調信号のパルス幅分経過したオフタイミ
ングに対応した第２のエッジを持つ第２のパルス信号と
を作成して各々送信しているので、第１のパルス信号及
び第２のパルス信号の各々のパルス幅を大きなものとす
ることができ、これによって電磁放射を抑制しつつ低コ
ストに広デューティ範囲にわたって再現性のよいパルス
幅変調信号を伝送することができる、という効果が得ら
れる。Further, according to the signal transmitting apparatus of the present invention, the first signal corresponding to the on-timing of the pulse width modulation signal can be obtained.
And a second pulse signal having a second edge corresponding to the off-timing that has elapsed from the on-timing by the pulse width of the pulse width modulation signal, and transmitting each of them. Therefore, the pulse width of each of the first pulse signal and the second pulse signal can be made large, and thereby the pulse width modulation signal having good reproducibility over a wide duty range at low cost while suppressing electromagnetic radiation. Can be transmitted.
【０２１２】また、本発明に係る信号受信装置によれ
ば、パルス幅変調信号のオンタイミングに対応した第１
のエッジを持つ第１のパルス信号とオンタイミングから
上記パルス幅変調信号のパルス幅分経過したオフタイミ
ングに対応した第２のエッジを持つ第２のパルス信号と
を受信して第１のエッジ及び第２のエッジからパルス幅
変調信号を作成しているので、第１のパルス信号及び第
２のパルス信号の各々のパルス幅を大きなものとするこ
とができ、これによって電磁放射を抑制しつつ低コスト
に広デューティ範囲にわたって再現性のよいパルス幅変
調信号を伝送することができる、という効果が得られ
る。Further, according to the signal receiving apparatus of the present invention, the first signal corresponding to the on-timing of the pulse width modulation signal can be obtained.
Receiving a first pulse signal having a second edge and a second pulse signal having a second edge corresponding to an off-timing having elapsed by the pulse width of the pulse width modulation signal from the on-timing, Since the pulse width modulation signal is generated from the second edge, the pulse width of each of the first pulse signal and the second pulse signal can be made large, and thereby, the electromagnetic radiation can be suppressed and the pulse width can be reduced. An effect is obtained that a pulse width modulation signal with good reproducibility can be transmitted over a wide duty range at a low cost.
【０２１３】更に、本発明に係るレーザ駆動装置によれ
ば、本発明の信号伝送装置又は信号受信装置によって得
られたパルス幅変調信号に基づいてレーザが駆動される
ので、電磁放射を抑制しつつ低コストかつ高精度にレー
ザを駆動することができる、という効果が得られる。Further, according to the laser driving device of the present invention, the laser is driven based on the pulse width modulation signal obtained by the signal transmitting device or the signal receiving device of the present invention. The advantage is that the laser can be driven at low cost and with high precision.
【図１】 第１実施形態に係るレーザ駆動装置の概略構
成を示すブロック図である。FIG. 1 is a block diagram illustrating a schematic configuration of a laser driving device according to a first embodiment.
【図２】 第１実施形態に係るレーザ駆動装置のパルス
幅変調回路及び復調回路の詳細構成を示すブロック図で
ある。FIG. 2 is a block diagram illustrating a detailed configuration of a pulse width modulation circuit and a demodulation circuit of the laser driving device according to the first embodiment.
【図３】 実施の形態に係る遅延回路３２、遅延回路５
０及び５６の構成例を示す回路図である。FIG. 3 illustrates a delay circuit 32 and a delay circuit 5 according to the embodiment.
It is a circuit diagram which shows the example of a structure of 0 and 56.
【図４】 実施の形態に係るパルス幅変調回路における
制御信号発生回路の構成例を示す回路図である。FIG. 4 is a circuit diagram showing a configuration example of a control signal generation circuit in the pulse width modulation circuit according to the embodiment.
【図５】 実施の形態に係るパルス幅変調回路における
遅延パルス生成回路の構成例を示す回路図である。FIG. 5 is a circuit diagram illustrating a configuration example of a delay pulse generation circuit in the pulse width modulation circuit according to the embodiment;
【図６】 実施の形態に係るパルス幅変調回路における
微小遅延制御信号生成回路の構成例を示す回路図であ
る。FIG. 6 is a circuit diagram illustrating a configuration example of a minute delay control signal generation circuit in the pulse width modulation circuit according to the embodiment;
【図７】 実施の形態に係るパルス幅変調回路における
遅延パルス生成回路の動作の説明に供するタイムチャー
トである。FIG. 7 is a time chart for explaining the operation of the delay pulse generation circuit in the pulse width modulation circuit according to the embodiment;
【図８】 実施の形態に係るパルス幅変調回路における
微小遅延制御信号生成回路の動作の説明に供するタイム
チャートである。FIG. 8 is a time chart for explaining the operation of the minute delay control signal generation circuit in the pulse width modulation circuit according to the embodiment;
【図９】 実施の形態に係るレーザ駆動装置のビットス
トリームモード時における動作の説明に供するタイムチ
ャートである。FIG. 9 is a time chart for explaining an operation in a bit stream mode of the laser driving device according to the embodiment;
【図１０】 第２実施形態に係るレーザ駆動装置の概略
構成を示すブロック図である。FIG. 10 is a block diagram illustrating a schematic configuration of a laser driving device according to a second embodiment.
【図１１】 第２実施形態に係る他のレーザ駆動装置の
概略構成を示すブロック図である。FIG. 11 is a block diagram illustrating a schematic configuration of another laser driving device according to the second embodiment.
【図１２】 第２実施形態に係るスキュー補正回路に適
用可能な回路の構成例を示す回路図である。FIG. 12 is a circuit diagram illustrating a configuration example of a circuit applicable to a skew correction circuit according to a second embodiment.
【図１３】 第２実施形態に係るスキュー補正回路の構
成例を示す回路図である。FIG. 13 is a circuit diagram illustrating a configuration example of a skew correction circuit according to a second embodiment.
【図１４】 図１３のスキュー補正回路の動作の説明に
供するタイムチャートである。FIG. 14 is a time chart for explaining the operation of the skew correction circuit in FIG. 13;
【図１５】 第２実施形態に係るスキュー補正回路の他
の構成例を示す回路図である。FIG. 15 is a circuit diagram illustrating another configuration example of the skew correction circuit according to the second embodiment.
【図１６】 従来のレーザビームプリンタの構成例を示
すブロック図である。FIG. 16 is a block diagram illustrating a configuration example of a conventional laser beam printer.
【図１７】 図１６の要部信号の状態及び印刷状態を示
すタイムチャートである。FIG. 17 is a time chart showing a state of a main part signal and a printing state in FIG. 16;
【図１８】 従来技術の問題点の説明に供する波形図で
ある。FIG. 18 is a waveform chart for explaining a problem of the related art.
【図１９】 理想的なパルス幅変換の状態を示すグラフ
である。FIG. 19 is a graph showing an ideal pulse width conversion state.
【図２０】 簡易にパルス幅の変換を実現するための回
路構成例を示す回路図である。FIG. 20 is a circuit diagram showing an example of a circuit configuration for simply implementing pulse width conversion.
【図２１】 従来技術において単純にパルス幅を短くし
た場合の問題点の説明に供する概略図である。FIG. 21 is a schematic diagram for explaining a problem when a pulse width is simply shortened in a conventional technique.
【図２２】 本発明の効果の説明に供する波形図であ
る。FIG. 22 is a waveform chart for explaining effects of the present invention.
【図２３】 本発明の効果の説明に供する波形図であ
る。FIG. 23 is a waveform chart for explaining effects of the present invention.
【図２４】 本発明の効果の説明に供する波形図であ
る。FIG. 24 is a waveform chart for explaining effects of the present invention.
【図２５】 本発明のレーザ駆動装置の基本的な構成を
示すブロック図と、要部信号の状態を示す波形図であ
る。FIG. 25 is a block diagram illustrating a basic configuration of a laser driving device according to the present invention, and a waveform diagram illustrating a state of a main part signal.
【図２６】 オン信号とオフ信号の組み合わせ状態を示
す概略図である。FIG. 26 is a schematic diagram showing a combination state of an ON signal and an OFF signal.
【図２７】 従来技術の説明に供するタイムチャートで
ある。FIG. 27 is a time chart for explaining a conventional technique;
【図２８】 従来技術の説明に供するタイムチャートで
ある。FIG. 28 is a time chart for explaining a conventional technique;
【図２９】 従来技術の説明に供する回路図である。FIG. 29 is a circuit diagram for explaining a conventional technique;
【図３０】 従来技術の説明に供するブロック図であ
る。FIG. 30 is a block diagram for explaining a conventional technique.
【図３１】 従来技術の問題点の説明に供するタイムチ
ャートである。FIG. 31 is a time chart for explaining problems of the related art.
１０ レーザ駆動装置 １２ 画像処理回路 １４ パルス幅変調回路（第１の作成手段） １５ スキュー補正回路（補正手段） １６ 復調回路 １８ レーザ駆動回路（駆動手段） ２０ レーザ ３２ 遅延回路（遅延パルス生成手段） ３６ 制御信号発生回路 ３８ 遅延パルス生成回路（選択手段） ４０ 微小遅延制御信号生成回路（選択手段） ５０ 遅延回路（遅延パルス生成手段） ５４、６０ ドライバ（送信手段） ５６ 遅延回路（遅延パルス生成手段） ７２、７４ レシーバ（受信手段） ７６ ＸＯＲ回路（第２の作成手段及び作成手段） ８０Ａ、８０Ｂ、８０Ｃ、８０Ｄ 遅延回路（パルス信
号遅延手段） Ｌ１、Ｌ２ 伝送線路（伝送手段）Reference Signs List 10 laser drive device 12 image processing circuit 14 pulse width modulation circuit (first creation means) 15 skew correction circuit (correction means) 16 demodulation circuit 18 laser drive circuit (drive means) 20 laser 32 delay circuit (delay pulse generation means) 36 control signal generation circuit 38 delay pulse generation circuit (selection means) 40 minute delay control signal generation circuit (selection means) 50 delay circuit (delay pulse generation means) 54, 60 driver (transmission means) 56 delay circuit (delay pulse generation means) 72, 74 Receiver (receiving means) 76 XOR circuit (second creating means and creating means) 80A, 80B, 80C, 80D Delay circuit (pulse signal delay means) L1, L2 Transmission line (transmission means)
Claims (9)
ミングに対応した第１のエッジを持つ第１のパルス信号
とオンタイミングから前記パルス幅変調信号のパルス幅
分経過したオフタイミングに対応した第２のエッジを持
つ第２のパルス信号とを作成する第１の作成手段と、 前記第１のパルス信号及び前記第２のパルス信号を各々
伝送する異なる伝送手段と、 前記伝送手段からの前記第１のパルス信号及び前記第２
のパルス信号を受信する受信手段と、 受信した前記第１のパルス信号及び前記第２のパルス信
号の第１のエッジ及び第２のエッジからパルス幅変調信
号を作成する第２の作成手段と、 を備えた信号伝送装置。1. A first pulse signal having a first edge corresponding to an ON timing of a pulse width modulation signal to be transmitted, and a first pulse signal corresponding to an OFF timing corresponding to a pulse width of the pulse width modulation signal from the ON timing. First generating means for generating a second pulse signal having two edges; different transmitting means for transmitting the first pulse signal and the second pulse signal, respectively; and 1 pulse signal and the second pulse signal
Receiving means for receiving the first pulse signal and second receiving means for generating a pulse width modulation signal from the first edge and the second edge of the received first pulse signal and the second pulse signal; A signal transmission device comprising:
のパルス信号及び前記第２のパルス信号の各々の時間ず
れを補正する補正手段を更に備えたことを特徴とする請
求項１記載の信号伝送装置。2. The method according to claim 1, wherein said first means received by said receiving means.
The signal transmission device according to claim 1, further comprising a correction unit configured to correct a time lag between each of the pulse signal and the second pulse signal.
のパルス信号を伝送する伝送手段の少なくとも一方に設
けられると共に、入力されたパルス信号を遅延して出力
する遅延時間が変更可能なパルス信号遅延手段と、 前記時間ずれが減少するように前記パルス信号遅延手段
による遅延時間を調整する調整手段と、 を備えたことを特徴とする請求項２記載の信号伝送装
置。3. The transmitting device for transmitting the first pulse signal, and the second transmitting device transmits the first pulse signal.
Pulse signal delay means provided in at least one of the transmission means for transmitting the pulse signal, and capable of changing the delay time for delaying and outputting the input pulse signal; and the pulse signal so as to reduce the time lag. 3. The signal transmission device according to claim 2, further comprising adjusting means for adjusting a delay time by the delay means.
号に第１のエッジが発生した後に第２のパルス信号に第
２のエッジが発生し、該第２のエッジが発生した後に第
１のパルス信号に前記第１のエッジと反対のエッジが発
生し、該反対のエッジが発生した後に第２のパルス信号
に前記第２のエッジと反対のエッジが発生するように前
記第１のパルス信号及び前記第２のパルス信号を作成す
ることを特徴とする請求項１乃至請求項３の何れか１項
記載の信号伝送装置。4. The method according to claim 1, wherein the first generating means generates a second edge in the second pulse signal after the first edge has occurred in the first pulse signal, and generates the second edge after the second edge has occurred. The first pulse signal generates an edge opposite to the first edge, and the first pulse signal causes the first pulse signal to generate an edge opposite to the second edge in a second pulse signal. The signal transmission device according to any one of claims 1 to 3, wherein the pulse signal and the second pulse signal are generated.
クロック信号の１周期より短い時間毎に遅延させて該ク
ロック信号に同期した複数の遅延パルスを生成する遅延
パルス生成手段と、 前記遅延パルス生成手段によって生成された複数の遅延
パルスから前記オンタイミングに対応する第１のエッジ
を備えた遅延パルス及び前記オフタイミングに対応する
第２のエッジを備えた遅延パルスを各々前記第１のパル
ス信号及び前記第２のパルス信号として選択する選択手
段と、 を備えたことを特徴とする請求項１乃至請求項４の何れ
か１項記載の信号伝送装置。5. The method according to claim 1, wherein the first generating unit delays a clock signal for synchronizing the pulse width modulation signal at intervals of a time shorter than one cycle of the clock signal, and generates a plurality of delayed pulses synchronized with the clock signal. A delay pulse generating means for generating; a delay pulse having a first edge corresponding to the on-timing from a plurality of delay pulses generated by the delay pulse generating means; and a second edge corresponding to the off-timing. 5. The signal transmission device according to claim 1, further comprising: a selection unit that selects each of the delayed pulses as the first pulse signal and the second pulse signal. 6. .
応した第１のエッジを持つ第１のパルス信号とオンタイ
ミングから前記パルス幅変調信号のパルス幅分経過した
オフタイミングに対応した第２のエッジを持つ第２のパ
ルス信号とを作成する第１の作成手段と、 前記第１のパルス信号及び前記第２のパルス信号を各々
送信する送信手段と、を備えた信号送信装置。6. A first pulse signal having a first edge corresponding to an on-timing of a pulse width modulation signal, and a second edge corresponding to an off-timing having elapsed from the on-timing by a pulse width of the pulse width modulation signal. A signal transmitting device, comprising: first generating means for generating a second pulse signal having: and transmitting means for transmitting each of the first pulse signal and the second pulse signal.
応した第１のエッジを持つ第１のパルス信号とオンタイ
ミングから前記パルス幅変調信号のパルス幅分経過した
オフタイミングに対応した第２のエッジを持つ第２のパ
ルス信号とを受信する受信手段と、 受信した前記第１のパルス信号及び前記第２のパルス信
号の第１のエッジ及び第２のエッジからパルス幅変調信
号を作成する作成手段と、 を備えた信号受信装置。7. A first pulse signal having a first edge corresponding to an on-timing of a pulse width modulation signal, and a second edge corresponding to an off-timing having elapsed from the on-timing by a pulse width of the pulse width modulation signal. Receiving means for receiving a second pulse signal having: and generating means for generating a pulse width modulation signal from a first edge and a second edge of the received first pulse signal and the received second pulse signal. A signal receiving device comprising:
の信号伝送装置と、 前記信号伝送装置の第２の作成手段によって作成された
パルス幅変調信号に基づいてレーザを駆動する駆動手段
と、 を備えたレーザ駆動装置。8. A drive for driving a laser based on the signal transmission device according to claim 1 and a pulse width modulation signal created by a second creation unit of the signal transmission device. Means, and a laser drive device comprising:
幅変調信号に基づいてレーザを駆動する駆動手段と、 を備えたレーザ駆動装置。9. A laser driving apparatus comprising: the signal receiving apparatus according to claim 7; and driving means for driving a laser based on the pulse width modulation signal created by the creating means of the signal receiving apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000061287A JP2001251370A (en) | 2000-03-06 | 2000-03-06 | Signal transmission system, signal transmitter, signal receiver and laser driver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000061287A JP2001251370A (en) | 2000-03-06 | 2000-03-06 | Signal transmission system, signal transmitter, signal receiver and laser driver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001251370A true JP2001251370A (en) | 2001-09-14 |
Family
ID=18581440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000061287A Pending JP2001251370A (en) | 2000-03-06 | 2000-03-06 | Signal transmission system, signal transmitter, signal receiver and laser driver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001251370A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7893744B2 (en) | 2008-01-11 | 2011-02-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN109088621A (en) * | 2018-07-27 | 2018-12-25 | 天津经纬恒润科技有限公司 | A kind of signal filtering method and device |
| JP2020198602A (en) * | 2019-06-05 | 2020-12-10 | キヤノン株式会社 | Pwm output circuit and image forming apparatus having the same |
-
2000
- 2000-03-06 JP JP2000061287A patent/JP2001251370A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7893744B2 (en) | 2008-01-11 | 2011-02-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US7973580B2 (en) | 2008-01-11 | 2011-07-05 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US8248128B2 (en) | 2008-01-11 | 2012-08-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US8497720B2 (en) | 2008-01-11 | 2013-07-30 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US8760206B2 (en) | 2008-01-11 | 2014-06-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US8981826B2 (en) | 2008-01-11 | 2015-03-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN109088621A (en) * | 2018-07-27 | 2018-12-25 | 天津经纬恒润科技有限公司 | A kind of signal filtering method and device |
| CN109088621B (en) * | 2018-07-27 | 2022-07-05 | 天津经纬恒润科技有限公司 | Signal filtering method and device |
| JP2020198602A (en) * | 2019-06-05 | 2020-12-10 | キヤノン株式会社 | Pwm output circuit and image forming apparatus having the same |
| JP7277266B2 (en) | 2019-06-05 | 2023-05-18 | キヤノン株式会社 | PWM output circuit and image forming apparatus having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4874885B2 (en) | Signal transmission control device for semiconductor memory device | |
| JP2005202161A (en) | Beam light scanner and image forming apparatus | |
| JP4245144B2 (en) | Transmission signal correction circuit | |
| US20220059023A1 (en) | Signal generation apparatus, driving chip, display system and led displaying driving method | |
| US5428321A (en) | Pulse width modulator having controlled delay circuit | |
| US6439679B1 (en) | Pulse with modulation signal generating methods and apparatuses | |
| JP2005268659A (en) | Semiconductor laser modulating driving device and image forming apparatus | |
| US8013650B2 (en) | Phase adjustment circuit | |
| US6362898B1 (en) | Pulse width position modulator and clock skew synchronizer | |
| JP2001251370A (en) | Signal transmission system, signal transmitter, signal receiver and laser driver | |
| US8549342B1 (en) | Method and apparatus for fine edge control on integrated circuit outputs | |
| US6166821A (en) | Self calibrating pulse width modulator for use in electrostatic printing applications | |
| JP5168799B2 (en) | Interface circuit | |
| JP2006217488A (en) | Parallel-serial conversion circuit and parallel-serial converting method | |
| US7580053B2 (en) | Laser control circuit and image forming apparatus | |
| JP2005318264A (en) | Noise canceling circuit | |
| JP2003039733A (en) | Optical scanner and imaging apparatus | |
| US20050018778A1 (en) | High-speed serial linking device with de-emphasis function and the method thereof | |
| KR20100078715A (en) | Semiconductor memory device and operation method thereof | |
| JP3049579B2 (en) | Timing adjustment circuit with differential gate | |
| US5272546A (en) | Laser beam controller | |
| CN114420043B (en) | Drive circuit, drive chip and display device | |
| JP2007166059A (en) | Electric signal output device, semiconductor laser modulation driver, and image forming apparatus | |
| JP3298959B2 (en) | Pulse width modulation circuit | |
| JP3326890B2 (en) | Pulse width modulation circuit |