JP2001251216A - Circuit and method for capturing synchronization - Google Patents
Circuit and method for capturing synchronizationInfo
- Publication number
- JP2001251216A JP2001251216A JP2000060963A JP2000060963A JP2001251216A JP 2001251216 A JP2001251216 A JP 2001251216A JP 2000060963 A JP2000060963 A JP 2000060963A JP 2000060963 A JP2000060963 A JP 2000060963A JP 2001251216 A JP2001251216 A JP 2001251216A
- Authority
- JP
- Japan
- Prior art keywords
- value
- signal
- correlation
- correlation power
- multiplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、送信側で用いた拡
散符号と同じ拡散符号を用いて拡散符号の位相を順次変
更しながら相関演算を行い、当該相関演算により得られ
た相関電力としきい値とを比較し、割り当てパス候補を
保持するメモリに蓄積し、当該メモリの内容から復調部
に割り当てるパスを選択するスペクトル拡散技術を用い
た無線通信方式の同期捕捉回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to performing a correlation operation while sequentially changing the phase of a spreading code by using the same spreading code as that used on the transmission side, and calculating a correlation power and a threshold obtained by the correlation operation. The present invention relates to a synchronization acquisition circuit of a wireless communication system using a spread spectrum technique for comparing a value with a value, storing the value in a memory for holding an allocation path candidate, and selecting a path to be allocated to a demodulation unit from the contents of the memory.
【0002】[0002]
【従来の技術】従来、パス選択のためのしきい値決定法
として、例えば『福元他、「W−CDMAにおけるRA
KE合成パスサーチの実験的検討」、電子情報通信学会
信学技報、RCS98−30』に記載されているような
方法がある。上記文献では、マッチトフィルタより出力
された拡散符号の各位相に相当する相関値を複数スロッ
トに渡り平均化することにより平均遅延プロファイルを
求める。求められた遅延プロファイルの中から信号電力
の大きな上位4パスを除外した残りのパスについて平均
化した電力の定数倍をパス選択のしきい値とするもので
ある。2. Description of the Related Art Conventionally, as a threshold value determining method for path selection, for example, “Fukumoto et al.,“ RA in W-CDMA ”
Experimental Study of KE Synthesis Path Search ", IEICE Technical Report, RCS98-30". In the above document, an average delay profile is obtained by averaging correlation values corresponding to each phase of a spread code output from a matched filter over a plurality of slots. A constant multiple of the power averaged over the remaining paths excluding the top four paths with the largest signal power from the obtained delay profile is used as the path selection threshold.
【0003】[0003]
【発明が解決しようとする課題】上記文献で記載されて
いる同期捕捉法では、平均遅延プロファイルを求めるた
め各位相に対する相関値を保持するバッファを必要と
し、バッファに保持されている内容からパス選択のため
のしきい値を決定しているが、遅延プロファイルを求め
る位相範囲が大きくなると回路規模が増大する問題があ
る。The synchronization acquisition method described in the above document requires a buffer for holding a correlation value for each phase in order to obtain an average delay profile, and selects a path based on the contents held in the buffer. Is determined, but there is a problem that the circuit scale increases when the phase range for obtaining the delay profile becomes large.
【0004】[0004]
【課題を解決するための手段】本発明は、前記課題を解
決するために、入力される順次変更された位相値から始
まる第1の信号を出力する第1の信号生成部と、入力さ
れる受信信号と、第1の信号を相関演算をして、相関電
力値を出力する相関演算部と、相関電力値と第2の信号
の値とを比較して、相関電力値が第2の信号の値より大
きいとき、初期位相値の候補として位相値を出力する比
較部と、相関演算部にて過去に演算された相関電力値よ
り得られた遅延プロファイルの値に応じて、第2の信号
を出力する第2の信号生成部とを備えることを特徴とす
る。According to the present invention, in order to solve the above-mentioned problems, a first signal generator for outputting a first signal starting from a sequentially changed phase value to be inputted, and a first signal to be inputted, are provided. A correlation operation unit that performs a correlation operation on the received signal and the first signal to output a correlation power value, and compares the correlation power value with the value of the second signal to determine whether the correlation power value is the second signal When the value is larger than the value of the second signal, a comparison unit that outputs a phase value as a candidate for an initial phase value, and a second signal according to a value of a delay profile obtained from a correlation power value calculated in the past by a correlation calculation unit. And a second signal generator that outputs
【0005】[0005]
【発明の実施の形態】(第1の構成の説明)図1は、第
1の実施の形態を示したブロック図である。図示の同期
捕捉回路は、受信信号入力端子101、拡散符号生成部
102、相関演算部103、平均電力演算部104、忘
却係数入力端子105、加重平均処理部106、定数入
力端子107、乗算部108、比較部109、パス候補
保持部110とを有する。DESCRIPTION OF THE PREFERRED EMBODIMENTS (Explanation of First Configuration) FIG. 1 is a block diagram showing a first embodiment. The illustrated synchronization acquisition circuit includes a reception signal input terminal 101, a spreading code generation unit 102, a correlation calculation unit 103, an average power calculation unit 104, a forgetting coefficient input terminal 105, a weighted average processing unit 106, a constant input terminal 107, and a multiplication unit 108. , A comparison unit 109, and a path candidate holding unit 110.
【0006】受信信号入力端子101は、アンテナから
入力された受信信号に対してキャリア周波数を乗算して
キャリア信号を除去され、キャリア信号を除去された受
信信号を帯城制限フィルタを通してベースバンドの受信
信号に変換され、変換されたベースバンドの受信信号を
A/Dコンバータによりアナログ信号からディジタル信
号に変換された受信信号201が入力される。A reception signal input terminal 101 receives a signal input from an antenna, multiplies the carrier signal by a carrier frequency, removes the carrier signal, and transmits the reception signal from which the carrier signal has been removed to a baseband through a band limiting filter. The received signal 201, which is converted into a signal and the converted baseband received signal is converted from an analog signal to a digital signal by an A / D converter, is input.
【0007】拡散符号生成部102は、同期捕捉回路の
動作を管理するプロセッサ(図示せず)から位相値と相
関演算範囲を示す信号が入力され、この位相値から相関
演算範囲の数だけ拡散符号202を生成する。同時に、
この位相値を位相値203として出力する。拡散符号2
02は、例えば、PN符号、Gold符号などである。The spread code generation unit 102 receives a signal indicating a phase value and a correlation calculation range from a processor (not shown) for managing the operation of the synchronization acquisition circuit, and spreads the spread codes by the number of correlation calculation ranges from the phase value. 202 is generated. at the same time,
This phase value is output as the phase value 203. Spreading code 2
02 is, for example, a PN code, a Gold code, or the like.
【0008】相関演算部103は、受信信号入力端子1
01から入力された受信信号201と、拡散符号発生器
102から出力された拡散符号202とを相関演算し
て、位相値203に対応する相関電力値204とを出力
する。[0008] Correlation operation section 103 receives signal input terminal 1
Correlation operation is performed on the received signal 201 input from 01 and the spread code 202 output from the spread code generator 102, and a correlation power value 204 corresponding to the phase value 203 is output.
【0009】平均電力演算部104は、相関演算部10
3から出力された各位相値203に対応する相関電力値
204を平均して、平均相関電力値205を出力する。[0009] The average power calculation unit 104 includes the correlation calculation unit 10.
The average of the correlation power values 204 corresponding to the respective phase values 203 output from No. 3 is output as an average correlation power value 205.
【0010】忘却係数入力端子105には、同期捕捉回
路の動作を管理するプロセッサ(図示せず)から加重平
均処理時に用いる忘却係数λ(0≦λ≦1)なる忘却係
数信号206が入力される。A forgetting coefficient input terminal 105 receives a forgetting coefficient signal 206 as a forgetting coefficient λ (0 ≦ λ ≦ 1) used in the weighted averaging process from a processor (not shown) for managing the operation of the synchronization acquisition circuit. .
【0011】加重平均処理部106は、平均電力演算部
104から出力された平均相関電力値205と、忘却係
数入力端子105より入力された忘却係数信号206と
を加重平均して、加重平均値207を出力する。The weighted average processing section 106 performs a weighted average of the average correlation power value 205 output from the average power calculation section 104 and the forgetting coefficient signal 206 input from the forgetting coefficient input terminal 105 to obtain a weighted average value 207. Is output.
【0012】定数入力端子107には、同期捕捉回路の
動作を管理するプロセッサ(図示せず)から予め定めら
れた定数K(0<K)なる定数信号208が入力され
る。A constant signal 208 having a predetermined constant K (0 <K) is input to a constant input terminal 107 from a processor (not shown) for managing the operation of the synchronization acquisition circuit.
【0013】乗算部108は、加重平均処理部106か
ら出力された加重平均値207と、定数入力端子107
より入力された定数信号208とを乗算して、乗算値を
しきい値209として出力する。The multiplying unit 108 includes a weighted average value 207 output from the weighted average processing unit 106 and a constant input terminal 107
Is multiplied by a constant signal 208 input thereto, and the multiplied value is output as a threshold value 209.
【0014】比較部109は、相関演算部103から出
力された相関電力値204と、乗算部108から出力さ
れたしきい値209とを比較する。比較部109は、比
較された結果、相関電力値204がしきい値209以上
のときに、拡散符号生成部102から出力された位相値
203と、位相値203に対応する相関電力値204と
を、そのまま位相値210と、相関電力値211として
出力する。The comparing section 109 compares the correlation power value 204 output from the correlation calculating section 103 with the threshold value 209 output from the multiplying section 108. Comparing section 109 compares phase value 203 output from spreading code generating section 102 with correlation power value 204 corresponding to phase value 203 when correlation power value 204 is equal to or greater than threshold value 209 as a result of the comparison. Are output as the phase value 210 and the correlation power value 211 as they are.
【0015】パス候補保持部110は、比較部109か
ら出力された位相値210と、相関電力値211とを対
のデータとしたパス候補データ212を保持する。The path candidate holding section 110 holds path candidate data 212 in which the phase value 210 output from the comparing section 109 and the correlation power value 211 are paired data.
【0016】(第1の動作の説明)上記構成において、
本発明の動作について説明する。本発明の動作は、図2
に示すように、前処理S-1、同期捕捉処理S−2、後
処理S−3からなる。(Description of First Operation) In the above configuration,
The operation of the present invention will be described. The operation of the present invention is shown in FIG.
As shown in (1), it comprises a pre-process S-1, a synchronization acquisition process S-2, and a post-process S-3.
【0017】S-1. 前処理(図2) 図2に示すように、前処理S-1は、加重平均処理S-1
aと乗算処理S-1bとからなる処理を行う。各々の処
理は、図1を用いて説明する。S-1. Pre-processing (FIG. 2) As shown in FIG. 2, the pre-processing S-1 is a weighted average processing S-1.
a and a multiplication process S-1b. Each process will be described with reference to FIG.
【0018】S-1a. 加重平均処理(図2) 加重平均処理部106では、次のような加重平均処理を
行う。平均電力演算部104から出力された平均相関電
力値205において、前回の同期捕捉処理(後述記載の
処理)によって得られた平均相関電力値を平均相関電力
値αとする。加重平均値207として出力された前回の
加重平均処理結果を加重平均処理結果βとする。同期捕
捉回路の動作を管理するプロセッサ(図示せず)より忘
却係数入力端子105から入力された忘却係数を忘却係
数λとする。このとき、今回の加重平均処理結果β’
は、式(1)のように、これら平均相関電力値α、前回
の加重平均処理結果β、忘却係数λとから、忘却係数を
用いた加重平均処理により求められる。 β’=(α+λβ)/(1+λ) … 式(1) 得られた今回の加重平均処理結果β’は、加重平均値2
07として出力される。S-1a. Weighted Average Processing (FIG. 2) The weighted average processing section 106 performs the following weighted average processing. In the average correlation power value 205 output from the average power calculation unit 104, the average correlation power value obtained by the previous synchronization acquisition process (the process described later) is set as the average correlation power value α. The previous weighted average processing result output as the weighted average value 207 is defined as the weighted average processing result β. The forgetting coefficient input from the forgetting coefficient input terminal 105 by a processor (not shown) that manages the operation of the synchronization acquisition circuit is defined as a forgetting coefficient λ. At this time, the weighted average processing result β ′
Is obtained from the average correlation power value α, the previous weighted average processing result β, and the forgetting coefficient λ by the weighted averaging processing using the forgetting coefficient, as in Expression (1). β ′ = (α + λβ) / (1 + λ) Expression (1) The obtained weighted average processing result β ′ is the weighted average value 2
07 is output.
【0019】S-1b. 乗算処理(図2) 乗算部109では、加重平均処理部106から出力され
た加重平均値207と、同期捕捉回路の動作を管理する
プロセッサ(図示せず)より定数入力端子109から入
力された定数Kとを乗算する。乗算部109では、この
乗算した値を、今回の同期捕捉処理で用いるしきい値K
β’なるしきい値209として出力する。S-1b. Multiplication process (FIG. 2) In the multiplication unit 109, a weighted average value 207 output from the weighted average processing unit 106 and a constant input from a processor (not shown) for managing the operation of the synchronization acquisition circuit. Multiply by the constant K input from the terminal 109. The multiplication unit 109 uses the multiplied value as a threshold value K used in the current synchronization acquisition process.
It is output as a threshold value 209 of β ′.
【0020】S-2. 同期捕捉処理(図2) 上記前処理において、しきい値209が得られた後、同
期捕捉処理が開始される。図2に示すように、同期捕捉
処理S-2は、拡散符号生成処理S-2a、相関演算処理
S-2b、比較処理S-2c、パス候補保持処理S-2
d、平均電力演算処理S-2eの5つの処理から成り立
つ。同期捕捉処理は、同期捕捉回路の動作を管理するプ
ロセッサ(図示せず)より出力される位相値の数だけ、
上記5つの処理を巡回して行う。各々の処理は、図1を
用いて説明する。S-2. Synchronization Acquisition Processing (FIG. 2) In the above preprocessing, after the threshold value 209 is obtained, the synchronization acquisition processing is started. As shown in FIG. 2, the synchronization acquisition process S-2 includes a spread code generation process S-2a, a correlation operation process S-2b, a comparison process S-2c, and a path candidate holding process S-2.
d, the average power calculation processing S-2e. The synchronization acquisition process is performed by the number of phase values output from a processor (not shown) that manages the operation of the synchronization acquisition circuit.
The above five processes are performed in a cyclic manner. Each process will be described with reference to FIG.
【0021】S-2a. 拡散符号生成処理(図2) 拡散符号生成部102は、位相値と相関演算範囲とを入
力して、この位相値から始まる相関演算範囲の数だけ拡
散符号202を生成する。また、この位相値を位相値2
03として出力する。ここで、入力される位相値と相関
演算範囲とは、同期捕捉回路の動作を管理するプロセッ
サ(図示せず)より出力され、この位相値は、拡散符号
生成処理が行われる毎に、予め定められた値ずつ変更さ
れた位相値とする。ここで、拡散符号202は、例え
ば、PN符号、Gold符号などである。S-2a. Spreading Code Generation Processing (FIG. 2) The spreading code generator 102 receives the phase value and the correlation calculation range, and generates the spreading codes 202 by the number of correlation calculation ranges starting from the phase value. I do. Also, this phase value is referred to as phase value 2
03 is output. Here, the input phase value and the correlation calculation range are output from a processor (not shown) that manages the operation of the synchronization acquisition circuit, and this phase value is determined in advance every time the spreading code generation processing is performed. The phase value is changed by the set value. Here, the spreading code 202 is, for example, a PN code, a Gold code, or the like.
【0022】S-2b. 相関演算処理(図2) 相関演算部103では、拡散符号生成部102から出力
された拡散符号202と、受信信号入力端子101から
入力される受信信号201との相関演算して、位相値2
03に対応する相関電力値204を出力する。S-2b. Correlation Calculation Processing (FIG. 2) The correlation calculation section 103 calculates a correlation between the spread code 202 output from the spread code generation section 102 and the reception signal 201 input from the reception signal input terminal 101. And the phase value 2
And outputs a correlation power value 204 corresponding to “03”.
【0023】S-2c. 比較処理(図2) 比較部109では、相関演算部103から出力された位
相値203に対応する相関電力値204と、上記前処理
にて求めたしきい値209とを比較する。比較部109
では、相関電力値204がしきい値209以上の場合、
拡散符号生成部102から出力された位相値203と相
関電力値204とを、位相値210と相関電力値211
としてパス候補保持部109に出力する。S-2c. Comparison Processing (FIG. 2) In the comparison section 109, the correlation power value 204 corresponding to the phase value 203 output from the correlation calculation section 103, the threshold value 209 obtained in the above preprocessing, and Compare. Comparison section 109
Then, when the correlation power value 204 is equal to or larger than the threshold value 209,
The phase value 203 and the correlation power value 204 output from the spreading code generator 102 are compared with the phase value 210 and the correlation power value 211.
Is output to the path candidate holding unit 109.
【0024】S-2d. パス候補保持処理(図2) パス候補保持部110では、比較部109において、相
関電力値204がしきい値209以上となり、比較部1
09が位相値210と相関電力値211とを出力したと
き、以下に説明する3つの処理が行われる。これら処理
により、パス候補保持部110は、位相値210と相関
電力値211とを対のデータとしたパス候補データ21
2を保持する。ここで、パス候補データ212は複数の
パス候補値からなり、相関電力値が大きい順に予め定め
たバッファ数だけのパス候補値を保持する。S-2d. Path candidate holding processing (FIG. 2) In the path candidate holding section 110, the comparing section 109 sets the correlation power value 204 to be equal to or more than the threshold value 209, and
When 09 outputs the phase value 210 and the correlation power value 211, the following three processes are performed. By these processes, the path candidate holding unit 110 stores the path candidate data 21 in which the phase value 210 and the correlation power value 211 are paired data.
Hold 2. Here, the path candidate data 212 is composed of a plurality of path candidate values, and holds path candidate values for a predetermined number of buffers in descending order of the correlation power value.
【0025】第1の処理は、位相値210と相関電力値
211とを、対のデータとしたパス候補データ212を
バッファに保持する。保持の仕方は、複数のパス候補値
からなるパス候補データ212をそれぞれのパス候補値
が有する相関電力値の大きい順に並び替えて、バッファ
に保持する。In the first process, path candidate data 212 in which a phase value 210 and a correlation power value 211 are paired is held in a buffer. As a holding method, the path candidate data 212 including a plurality of path candidate values is rearranged in descending order of the correlation power value of each path candidate value and stored in the buffer.
【0026】第2の処理は、複数のパス候補値からなる
パス候補値212においてそれぞれのパス候補値が有す
る位相値に等しいものがある場合、これらのパス候補値
のうち相関電力値が最も大きな値を有するパス候補値の
みを残したパス候補値212を、バッファに保持する。In the second process, when there is a path candidate value 212 composed of a plurality of path candidate values that is equal to the phase value of each path candidate value, the correlation power value is the largest among these path candidate values. The path candidate value 212 leaving only the path candidate value having a value is held in the buffer.
【0027】第3の処理は、複数のパス候補値からなる
パス候補値212が予め定めたバッファ数を越えた場
合、パス候補値212から相関電力値が最も小さな値を
有するパス候補値を破棄して、バッファに保持する。In the third process, when the path candidate value 212 including a plurality of path candidate values exceeds a predetermined number of buffers, the path candidate value having the smallest correlation power value from the path candidate value 212 is discarded. And hold it in the buffer.
【0028】S-2e. 平均電力演算処理(図2) 平均電力演算部104では、位相値203に対応する先
に加算されて保持された値と、相関演算部103から出
力された位相値203に対応する相関電力値204との
加算を行い、保持する。ここで、相関電力値204は、
遅延プロファイルの一部である。S-2e. Average Power Calculation Processing (FIG. 2) In the average power calculation section 104, the previously added and held value corresponding to the phase value 203 and the phase value 203 output from the correlation calculation section 103 are calculated. Is added to the correlation power value 204 corresponding to. Here, the correlation power value 204 is
Part of the delay profile.
【0029】S-3. 後処理(図2) 図2に示すように、後処理S-3は、平均電力演算処理
S-3aとパス候補選択処理S-3bとからなる処理を行
う。各々の処理は、図1を用いて説明する。S-3. Post-Process (FIG. 2) As shown in FIG. 2, post-process S-3 is a process including an average power calculation process S-3a and a path candidate selection process S-3b. Each process will be described with reference to FIG.
【0030】S-3a. 平均電力演算処理(図2) 平均電力演算部104では、同期捕捉処理が終了したと
きに、各々の位相値に対応する先に加算されて保持され
た値を平均演算をする。演算された平均値を平均相関電
力値205として加重平均処理部106に出力し、次回
の同期捕捉処理におけるしきい値209の演算に備え
る。S-3a. Average Power Calculation Processing (FIG. 2) In the average power calculation section 104, when the synchronization acquisition processing is completed, the average value calculated by adding the values previously held corresponding to the respective phase values and holding the values is calculated. do. The calculated average value is output to the weighted average processing unit 106 as the average correlation power value 205 to prepare for the calculation of the threshold value 209 in the next synchronization acquisition processing.
【0031】S-3b. パス候補選択処理(図2) 同期捕捉回路の動作を管理するプロセッサ(図示せず)
より、パス候補保持部110にて保持されているパス候
補データ212を、同期捕捉したパス候補として選択す
る。ここで、必要とされるパス候補の数が1つの場合、
相関電力値が最も大きい値を有するパス候補値から位相
値を選択する。また、必要とされるパス候補の数が複数
の場合、相関電力値が大きい値を有するパス候補値から
順々に位相値を選択する。この位相値は、復調時の受信
信号との相関演算に用いられる拡散符号の初期位相値と
して用いられる。S-3b. Path candidate selection processing (FIG. 2) Processor (not shown) for managing the operation of the synchronization acquisition circuit
Thus, the path candidate data 212 held in the path candidate holding unit 110 is selected as a path candidate that has been synchronously captured. Here, when the number of required path candidates is one,
The phase value is selected from the path candidate values having the largest correlation power value. When the number of required path candidates is plural, the phase value is sequentially selected from the path candidate values having a large correlation power value. This phase value is used as an initial phase value of a spread code used for correlation calculation with a received signal at the time of demodulation.
【0032】(第1の効果の説明)以上詳述した第1の
実施の形態によれば、(1)同期捕捉処理の前にしきい
値を決定できる。(2)同期捕捉処理に用いるしきい値
を通信環境に応じて適応的に決定できる。(3)同期捕
捉処理に用いるしきい値を、過去の遅延プロファイルよ
り求めた平均電力の忘却係数を用いた加重平均処理によ
り適応的に決定しているため、精度の高い通信環境を推
定できる。(4)加重平均処理に用いる値を、過去の遅
延プロファイルより求めた平均電力を用いることによ
り、希望信号電力が大きい場合には、しきい値を高く設
定でき干渉波をパス候補選択する確率を減らし、希望信
号電力が小さい場合には聞値を低く設定できるため希望
信号電力をパス候補に選択する確率を高くできる。(Explanation of First Effect) According to the first embodiment described in detail above, (1) the threshold value can be determined before the synchronization acquisition processing. (2) The threshold value used for the synchronization acquisition process can be determined adaptively according to the communication environment. (3) Since the threshold value used for the synchronization acquisition processing is adaptively determined by the weighted average processing using the forgetting coefficient of the average power obtained from the past delay profile, a highly accurate communication environment can be estimated. (4) By using the average power obtained from the past delay profile as the value used for the weighted averaging process, if the desired signal power is large, the threshold value can be set high and the probability of selecting an interference wave as a path candidate is increased. If the desired signal power is small, the listening value can be set low, so that the probability of selecting the desired signal power as a path candidate can be increased.
【0033】(第2の構成の説明)図3は、第2の実施
の形態を示したブロック図である。先の実施の形態と共
通する部分に関しては、同じ参照符号を付して説明を省
略する。図示の同期捕捉回路のパス選択決定回路は、受
信信号入力端子101と、拡散符号生成部102と、相
関演算部103と、干渉電力入力端子111と、平均処
理部112と、第1の定数入力端子113と、第1の乗
算部114と、比較部109と、パス候補保持部110
とを有する。(Explanation of Second Configuration) FIG. 3 is a block diagram showing a second embodiment. Portions common to the previous embodiment are denoted by the same reference numerals and description thereof is omitted. The path selection determination circuit of the illustrated synchronization acquisition circuit includes a reception signal input terminal 101, a spread code generation unit 102, a correlation calculation unit 103, an interference power input terminal 111, an average processing unit 112, a first constant input A terminal 113, a first multiplication unit 114, a comparison unit 109, and a path candidate holding unit 110
And
【0034】干渉電力入力端子111には、受信信号の
各パスに対応するそれぞれのフィンガ回路(図示せず)
より得られた干渉電力x(x=0〜X)なる干渉電力2
13が入力される。ここで、フィンガ回路とは、拡散符
号を用いて受信信号を復調する際に相関演算を行う回路
のことである。Each of the interference power input terminals 111 has a finger circuit (not shown) corresponding to each path of the received signal.
Interference power 2 that is obtained as interference power x (x = 0 to X)
13 is input. Here, the finger circuit is a circuit that performs a correlation operation when demodulating a received signal using a spreading code.
【0035】平均処理部112では、干渉電力入力端子
111に入力される干渉電力213の干渉電力x(x=
0〜X)の平均干渉電力を計算して、平均干渉電力21
4を出力する。In the averaging unit 112, the interference power x (x = x) of the interference power 213 input to the interference power input terminal 111
0 to X) to calculate the average interference power 21
4 is output.
【0036】第1の定数入力端子113には、同期捕捉
回路の動作を管理するプロセッサ(図示せず)から予め
定められた係数L(0<L)からなる定数信号215が
入力される。The first constant input terminal 113 receives a constant signal 215 having a predetermined coefficient L (0 <L) from a processor (not shown) for managing the operation of the synchronization acquisition circuit.
【0037】第1の乗算部114では、平均処理部11
2から出力された平均干渉電力214と、定数入力端子
113より入力された第1の定数信号215とを乗算し
て、第1の乗算値をしきい値209として出力する。In the first multiplication section 114, the averaging section 11
2 is multiplied by the first constant signal 215 input from the constant input terminal 113, and the first multiplied value is output as the threshold 209.
【0038】比較部109は、相関演算部103から出
力された相関電力値204と、乗算部108の代わりに
第1の乗算部114から出力されたしきい値209とを
比較する。比較部109は、比較された結果、相関電力
値204がしきい値209以上のときに、拡散符号生成
部102から出力された位相値203と、位相値203
に対応する相関電力値204とを、そのまま位相値21
0と、相関電力値211として出力する。処理の内容
は、先の実施の形態の同様である。The comparator 109 compares the correlation power value 204 output from the correlation calculator 103 with the threshold 209 output from the first multiplier 114 instead of the multiplier 108. When the correlation power value 204 is equal to or larger than the threshold value 209 as a result of the comparison, the comparing unit 109 compares the phase value 203 output from the spreading code generation unit 102 with the phase value 203.
And the correlation power value 204 corresponding to
0 and output as the correlation power value 211. The contents of the processing are the same as in the previous embodiment.
【0039】(第2の動作の説明)上記構成において、
本発明の動作について説明する。本発明の動作は、図4
に示すように、前処理S-1、同期捕捉処理S−2、後
処理S−3からなる。先の実施の形態と共通する部分に
関しては、同じ参照符号を付して説明を省略する。(Description of Second Operation) In the above configuration,
The operation of the present invention will be described. The operation of the present invention is shown in FIG.
As shown in (1), it comprises a pre-process S-1, a synchronization acquisition process S-2, and a post-process S-3. Portions common to the previous embodiment are denoted by the same reference numerals and description thereof is omitted.
【0040】S-1. 前処理(図4) 図4に示すように、前処理S-1は、平均処理S-1cと
第1の乗算処理S-1dとからなる処理を行う。各々の
処理は、図3を用いて説明する。S-1. Pre-Processing (FIG. 4) As shown in FIG. 4, the pre-processing S-1 performs a process including an averaging process S-1c and a first multiplication process S-1d. Each process will be described with reference to FIG.
【0041】S-1c. 平均処理(図4) 平均処理部112では、次のような平均処理を行う。平
均処理部112では、干渉電力入力端子111から入力
された干渉電力x(x=0〜X)からなる干渉電力21
3の平均値を演算して、平均干渉電力214を乗算部1
14に出力する。S-1c. Averaging Processing (FIG. 4) The averaging processing section 112 performs the following averaging processing. In the averaging unit 112, the interference power 21 including the interference power x (x = 0 to X) input from the interference power input terminal 111
3 and multiplies the average interference power 214 by the multiplication unit 1
14 is output.
【0042】ここで干渉電力213は、例えば、受信信
号の各パス毎に相関演算動作をするフィンガ回路(図示
せず)にて相関値を演算し、相関値の平均値と、相関値
の平均値における位相値と等しくなるように遅延された
相関値との差分をとり、この差分値を電力値へ変換した
値とする。Here, the interference power 213 is calculated, for example, by a finger circuit (not shown) that performs a correlation operation for each path of the received signal, and calculates an average of the correlation values and an average of the correlation values. The difference from the correlation value delayed so as to be equal to the phase value in the value is taken, and this difference value is set to a value converted into a power value.
【0043】S-1d. 第1の乗算処理(図4) 第1の乗算部114では、平均処理部112から出力さ
れた平均干渉電力214と、同期捕捉回路の動作を管理
するプロセッサ(図示せず)より定数入力端子113か
ら入力された定数Lなる定数215とを乗算して、今回
の同期捕捉処理にて用いるしきい値209を出力する。S-1d. First Multiplication Process (FIG. 4) The first multiplication unit 114 manages the average interference power 214 output from the average processing unit 112 and the operation of the synchronization acquisition circuit (not shown). 3) multiplies by a constant 215, which is a constant L input from the constant input terminal 113, and outputs a threshold value 209 used in the current synchronization acquisition processing.
【0044】S-2. 同期捕捉処理(図4) 上記前処理において、しきい値209が得られた後、同
期捕捉処理が開始される。図4に示すように、同期捕捉
処理S-2は、拡散符号生成処理S-2a、相関演算処理
S-2b、比較処理S-2c、パス候補保持処理S-2d
の4つの処理から成り立つ。同期捕捉処理は、同期捕捉
回路の動作を管理するプロセッサ(図示せず)より出力
される位相値の数だけ、上記4つの処理を巡回して行
う。これらの処理は、先の実施の形態と同様なので説明
を省略する。S-2. Synchronization Acquisition Processing (FIG. 4) In the above preprocessing, after the threshold value 209 is obtained, the synchronization acquisition processing is started. As shown in FIG. 4, the synchronization acquisition process S-2 includes a spread code generation process S-2a, a correlation operation process S-2b, a comparison process S-2c, and a path candidate holding process S-2d.
The above four processes are performed. The synchronization acquisition process is performed by circulating the above four processes by the number of phase values output from a processor (not shown) that manages the operation of the synchronization acquisition circuit. These processes are the same as those in the previous embodiment, and a description thereof will be omitted.
【0045】S-3. 後処理(図4) 図4に示すように、後処理S-3は、パス候補選択処理
S-3bとからなる処理を行う。これらの処理は、先の
実施の形態と同様なので説明を省略する。S-3. Post-Process (FIG. 4) As shown in FIG. 4, post-process S-3 performs a process including a path candidate selection process S-3b. These processes are the same as those in the previous embodiment, and a description thereof will be omitted.
【0046】(第2の効果の説明)以上詳述した第2の
実施の形態によれば、(1)同期捕捉処理の前にしきい
値を決定できる。(2)同期捕捉処理に用いるしきい値
を通信環境に応じて適応的に決定できる。(3)同期捕
捉処理に用いるしきい値を現在受信しているパスの干渉
電力から求めることができるため精度の高い干渉電力を
推定できる。さらに各フインガの干渉電力の平均化によ
り各フインガでの推定誤差を平均化することできる。(Explanation of Second Effect) According to the second embodiment described in detail above, (1) the threshold value can be determined before the synchronization acquisition processing. (2) The threshold value used for the synchronization acquisition process can be determined adaptively according to the communication environment. (3) Since the threshold value used for the synchronization acquisition process can be obtained from the interference power of the currently received path, highly accurate interference power can be estimated. Further, by averaging the interference power of each finger, the estimation error of each finger can be averaged.
【0047】(第3の構成の説明)図5は、第3の実施
の形態を示したブロック図である。先の実施の形態と共
通する部分に関しては、同じ参照符号を付して説明を省
略する。図示の同期捕捉回路のパス選択決定回路は、受
信信号入力端子101と、拡散符号生成部102と、相
関演算部103と、干渉電力入力端子111と、平均処
理部112と、第1の定数入力端子113と、第1の乗
算部114と、希望電力入力端子115と、最大電力検
出部116と、第2の定数入力端子117と、第2の乗
算部118と、しきい値選択部119と、比較部109
と、パス候補保持部110とを有する。(Explanation of Third Configuration) FIG. 5 is a block diagram showing a third embodiment. Portions common to the previous embodiment are denoted by the same reference numerals and description thereof is omitted. The path selection determination circuit of the illustrated synchronization acquisition circuit includes a reception signal input terminal 101, a spread code generation unit 102, a correlation calculation unit 103, an interference power input terminal 111, an average processing unit 112, a first constant input A terminal 113, a first multiplier 114, a desired power input terminal 115, a maximum power detector 116, a second constant input terminal 117, a second multiplier 118, and a threshold selector 119. , The comparison unit 109
And a path candidate holding unit 110.
【0048】第1の乗算部114では、平均処理部11
2から出力された平均干渉電力214と、定数入力端子
113より入力された第1の定数信号215とを乗算し
て、第1の乗算値をしきい値209の代わりに第1の乗
算値216として出力する。処理の内容は、先の実施の
形態の同様である。In the first multiplication unit 114, the averaging unit 11
2 is multiplied by the first constant signal 215 input from the constant input terminal 113, and the first multiplied value is replaced with the first multiplied value 216 instead of the threshold 209. Output as The contents of the processing are the same as in the previous embodiment.
【0049】希望電力入力端子115には、受信信号の
各パスに対応するそれぞれのフィンガ回路(図示せず)
より得られた希望電力x(x=0〜X)なる希望電力2
17が入力される。Each desired power input terminal 115 has a finger circuit (not shown) corresponding to each path of the received signal.
Desired power x obtained as desired power x (x = 0 to X)
17 is input.
【0050】最大電力検出部116では、希望電力入力
端子115から入力される希望電力217の希望電力x
(x=0〜X)の最大電力を検出して、最大電力218
を出力する。The maximum power detector 116 calculates the desired power x of the desired power 217 input from the desired power input terminal 115.
(X = 0 to X), and the maximum power 218
Is output.
【0051】第2の定数入力端子117には、同期捕捉
回路の動作を管理するプロセッサ(図示せず)から予め
定められた係数N(0<N)からなる第2の定数信号2
19が入力される。A second constant input terminal 117 receives a second constant signal 2 having a predetermined coefficient N (0 <N) from a processor (not shown) for managing the operation of the synchronization acquisition circuit.
19 is input.
【0052】第2の乗算部118では、最大電力検出部
116から出力された最大電力218と、第2の定数入
力端子117より入力される第2の定数信号219とを
乗算して、第2の乗算値220を出力する。The second multiplier 118 multiplies the maximum power 218 output from the maximum power detector 116 by a second constant signal 219 input from a second constant input terminal 117 to obtain a second constant. Is output.
【0053】しきい値選択部119では、第1の乗算部
114から出力された第1の乗算値216と、第2の乗
算部118から出力された第2の乗算値220とから選
択して、選択した値をしきい値209として出力する。In the threshold value selecting section 119, the first multiplied value 216 output from the first multiplying section 114 and the second multiplied value 220 output from the second multiplying section 118 are selected and selected. , And outputs the selected value as the threshold value 209.
【0054】比較部109は、相関演算部103から出
力された相関電力値204と、乗算部108の代わりに
しきい値選択部119から出力されたしきい値209と
を比較する。比較部109は、比較された結果、相関電
力値204がしきい値209以上のときに、拡散符号生
成部102から出力された位相値203と、位相値20
3に対応する相関電力値204とを、そのまま位相値2
10と、相関電力値211として出力する。処理の内容
は、先の実施の形態の同様である。Comparison section 109 compares correlation power value 204 output from correlation operation section 103 with threshold value 209 output from threshold value selection section 119 instead of multiplication section 108. When the correlation power value 204 is equal to or larger than the threshold value 209 as a result of the comparison, the comparing unit 109 compares the phase value 203 output from the spreading code generation unit 102 with the phase value 20.
3 and the correlation power value 204 corresponding to the phase value 2
10 and output as a correlation power value 211. The contents of the processing are the same as in the previous embodiment.
【0055】(第3の動作の説明)上記構成において、
本発明の動作について説明する。本発明の動作は、図6
に示すように、前処理S-1、同期捕捉処理S−2、後
処理S−3からなる。先の実施の形態と共通する部分に
関しては、同じ参照符号を付して説明を省略する。(Description of Third Operation) In the above configuration,
The operation of the present invention will be described. The operation of the present invention is shown in FIG.
As shown in (1), it comprises a pre-process S-1, a synchronization acquisition process S-2, and a post-process S-3. Portions common to the previous embodiment are denoted by the same reference numerals and description thereof is omitted.
【0056】S-1. 前処理(図6) 図4に示すように、前処理S-1は、平均処理S-1cと
第1の乗算処理S-1d、最大電力検出処理S-1e、第
2の乗算処理S-1fとしきい値選択処理S-1gとから
なる処理を行う。各々の処理は、図3を用いて説明す
る。S-1. Pre-processing (FIG. 6) As shown in FIG. 4, the pre-processing S-1 includes an averaging process S-1c and a first multiplication process S-1d, a maximum power detection process S-1e, A process including a second multiplication process S-1f and a threshold value selection process S-1g is performed. Each process will be described with reference to FIG.
【0057】S-1d. 第1の乗算処理(図4) 第1の乗算部114では、先の実施の形態の同様に、平
均処理部112から出力された平均干渉電力214と、
同期捕捉回路の動作を管理するプロセッサ(図示せず)
より定数入力端子113から入力された定数Lなる定数
215とを乗算する。ただし、ここでは、乗算した値を
今回の同期捕捉処理にて用いるしきい値209を出力す
る代わりに、第1の乗算値216を出力する。S-1d. First Multiplication Process (FIG. 4) In the first multiplication unit 114, the average interference power 214 output from the average processing unit 112 and the
A processor (not shown) for managing the operation of the synchronization acquisition circuit
The value is multiplied by a constant 215, which is a constant L input from the constant input terminal 113. However, here, instead of outputting the threshold value 209 used in the current synchronization acquisition process using the multiplied value, the first multiplied value 216 is output.
【0058】S-1e. 最大電力検出処理(図6) 最大電力検出部116では、次のような最大電力検出処
理を行う。最大電力検出部116では、希望電力入力端
子115から入力された希望電力x(x=0〜X)から
なる希望電力217の中で最も電力が大きいものを検出
して、最大希望電力218を第2の乗算部118に出力
する。S-1e. Maximum Power Detection Processing (FIG. 6) The maximum power detection unit 116 performs the following maximum power detection processing. The maximum power detection unit 116 detects the highest power among the desired powers 217 including the desired powers x (x = 0 to X) input from the desired power input terminal 115, and determines the maximum desired power 218 as a second power. The result is output to the multiplication unit 118 of 2.
【0059】ここで最大希望電力218は、例えば、受
信信号の各パス毎に相関演算動作をするフィンガ回路
(図示せず)にて相関値を演算し、これらの相関値の平
均値を演算し、この平均値から電力値へ変換した値とす
る。Here, the maximum desired power 218 is calculated, for example, by a finger circuit (not shown) which performs a correlation operation for each path of the received signal, and an average of these correlation values is calculated. , A value converted from the average value to a power value.
【0060】S-1f. 第2の乗算処理(図6) 第2の乗算部118では、最大電力検出部116から出
力された最大希望電力218と、同期捕捉回路の動作を
管理するプロセッサ(図示せず)より第2定数入力端子
117を通して入力された定数Lなる定数219とを乗
算して、第2の乗算値220をしきい値選択部119に
出力する。S-1f. Second Multiplication Process (FIG. 6) The second multiplication unit 118 manages the maximum desired power 218 output from the maximum power detection unit 116 and the operation of the synchronization acquisition circuit (FIG. 6). (Not shown) through a second constant input terminal 117 and multiplied by a constant 219 which is a constant L, and outputs a second multiplied value 220 to the threshold value selection unit 119.
【0061】S-1g. しきい値選択処理(図6) しきい値選択部119では、第1の乗算部114から出
力される第1の乗算値216と、第2の乗算部118か
ら出力される第2の乗算値220とを比較し、第1の乗
算値216が第2の乗算値220よりも小さな場合に第
2の乗算値220をしきい値209とし、第1の乗算値
216が第2の乗算値220よりも大きな場合に第1の
乗算値216をしきい値209として比較部109に出
力する。S-1g. Threshold Value Selection Process (FIG. 6) In the threshold value selection unit 119, the first multiplication value 216 output from the first multiplication unit 114 and the output value from the second multiplication unit 118 are output. The second multiplied value 220 is compared with the second multiplied value 220. If the first multiplied value 216 is smaller than the second multiplied value 220, the second multiplied value 220 is set to the threshold 209, and the first multiplied value 216 is set. Is larger than the second multiplied value 220, the first multiplied value 216 is output to the comparing unit 109 as the threshold 209.
【0062】S-2. 同期捕捉処理(図6) 上記前処理において、しきい値209が得られた後、同
期捕捉処理が開始される。図6に示すように、同期捕捉
処理S-2は、拡散符号生成処理S-2a、相関演算処理
S-2b、比較処理S-2c、パス候補保持処理S-2d
の4つの処理から成り立つ。同期捕捉処理は、同期捕捉
回路の動作を管理するプロセッサ(図示せず)より出力
される位相値の数だけ、上記4つの処理を巡回して行
う。これらの処理は、先の実施の形態と同様なので説明
を省略する。S-2. Synchronization Acquisition Processing (FIG. 6) In the above preprocessing, after the threshold value 209 is obtained, the synchronization acquisition processing is started. As shown in FIG. 6, the synchronization acquisition process S-2 includes a spread code generation process S-2a, a correlation operation process S-2b, a comparison process S-2c, and a path candidate holding process S-2d.
The above four processes are performed. The synchronization acquisition process is performed by circulating the above four processes by the number of phase values output from a processor (not shown) that manages the operation of the synchronization acquisition circuit. These processes are the same as those in the previous embodiment, and a description thereof will be omitted.
【0063】S-3. 後処理(図6) 図6に示すように、後処理S-3は、パス候補選択処理
S-3bとからなる処理を行う。これらの処理は、先の
実施の形態と同様なので説明を省略する。S-3. Post-Process (FIG. 6) As shown in FIG. 6, post-process S-3 performs a process including a path candidate selection process S-3b. These processes are the same as those in the previous embodiment, and a description thereof will be omitted.
【0064】(第3の効果の説明)以上詳述した第3の
実施の形態によれば、(1)同期捕捉処理の前にしきい
値を決定できる。(2)同期捕捉処理に用いるしきい値
を通信環境に応じて適応的に決定できる。(3)同期捕
捉処理に用いるしきい値を現在受信しているパスの希望
電力から有効パスの電力の下限値を決定し、現在受信し
ているパスの干渉電力から干渉電力の上限値を決定する
ことにより、希望波の電力が大きい場合には干渉波をパ
ス候補選択する確率を減らし、希望信号電力が小さい場
合にはしきい値を小さく設定できるため電力の小さなパ
スをパス候補に選択する確率を高くするとともに、希望
信号電力があまりにも小さい場合には、干渉電力の上限
値以上に設定でさるため干渉波をパス候補に選択する確
率を減らすことができる。(Explanation of Third Effect) According to the third embodiment described in detail above, (1) the threshold value can be determined before the synchronization acquisition processing. (2) The threshold value used for the synchronization acquisition process can be determined adaptively according to the communication environment. (3) Determine the lower limit of the power of the effective path from the desired power of the path currently receiving the threshold used for the synchronization acquisition processing, and determine the upper limit of the interference power from the interference power of the currently received path. By doing so, when the power of the desired signal is high, the probability of selecting an interference wave as a path candidate is reduced, and when the desired signal power is low, the threshold value can be set to a small value. In addition to increasing the probability, if the desired signal power is too small, the probability of selecting an interference wave as a path candidate can be reduced because the interference power is set to be equal to or higher than the upper limit value of the interference power.
【0065】[0065]
【発明の効果】以上詳述した本発明によれば、(1)同
期捕捉処理の前にしきい値を決定できる。(2)同期捕
捉処理に用いるしきい値を通信環境に応じて適応的に決
定できる。According to the present invention described in detail above, (1) the threshold value can be determined before the synchronization acquisition processing. (2) The threshold value used for the synchronization acquisition process can be determined adaptively according to the communication environment.
【図1】第1の実施形態の同期捕捉回路の構成を示すブ
ロック図である。FIG. 1 is a block diagram illustrating a configuration of a synchronization acquisition circuit according to a first embodiment.
【図2】第1の実施形態の同期捕捉回路のフローチャー
ト図である。FIG. 2 is a flowchart of a synchronization acquisition circuit according to the first embodiment;
【図3】第2の実施形態の同期捕捉回路の構成を示すブ
ロック図である。FIG. 3 is a block diagram illustrating a configuration of a synchronization acquisition circuit according to a second embodiment.
【図4】第2の実施形態の同期捕捉回路のフローチャー
ト図である。FIG. 4 is a flowchart of a synchronization acquisition circuit according to a second embodiment.
【図5】第3の実施形態の同期捕捉回路の構成を示すブ
ロック図である。FIG. 5 is a block diagram illustrating a configuration of a synchronization acquisition circuit according to a third embodiment.
【図6】第3の実施形態の同期捕捉回路のフローチャー
ト図である。FIG. 6 is a flowchart of a synchronization acquisition circuit according to a third embodiment.
101…受信信号入力端子、102…拡散符号生成部、
103…相関演算部、104…平均電力演算部、105
…忘却係数入力端子、106…加重平均処理部、107
…定数入力端子、108…乗算部、109…比較部、1
10…パス候補保持部、201…受信信号、202…拡
散符号、203…位相値、204…相関電力値、205
…平均相関電力値、206…忘却係数信号、207…加
重平均値、208…定数信号、209…しきい値、21
0…位相値、211…相関電力値、212…パス候補デ
ータ。101: reception signal input terminal, 102: spread code generation unit,
103: correlation operation unit, 104: average power operation unit, 105
... Forgetting coefficient input terminal, 106.
... constant input terminal, 108 ... multiplication unit, 109 ... comparison unit, 1
10: path candidate holding unit, 201: received signal, 202: spreading code, 203: phase value, 204: correlation power value, 205
... average correlation power value, 206 ... forgetting coefficient signal, 207 ... weighted average value, 208 ... constant signal, 209 ... threshold value, 21
0: phase value, 211: correlation power value, 212: path candidate data.
Claims (14)
まる第1の信号を出力する第1の信号生成部と、 入力される受信信号と前記第1の信号とを相関演算をし
て、相関電力値を出力する相関演算部と、 前記相関電力値と第2の信号の値とを比較して、前記相
関電力値が第2の信号の値より大きいとき、前記位相値
をパス候補として出力する比較部と、 前記相関演算部にて過去に演算された前記相関電力値よ
り得られた遅延プロファイルの値に応じて、前記第2の
信号を出力する第2の信号生成部とを備えることを特徴
とする同期捕捉回路。A first signal generator for outputting a first signal starting from an input sequentially changed phase value; and a correlation operation between an input received signal and the first signal, A correlation operation unit that outputs a correlation power value, and compares the correlation power value with a value of a second signal, and when the correlation power value is greater than a value of the second signal, uses the phase value as a path candidate. A comparing unit that outputs the second signal in accordance with a value of a delay profile obtained from the correlation power value calculated in the past by the correlation calculating unit. A synchronization acquisition circuit characterized in that:
記第2の信号生成部は、 前記相関演算部にて過去に演算された各々の位相値に対
応する前記相関電力値を平均して、前記第2の信号を出
力することを特徴とする同期捕捉回路。2. The synchronous signal acquisition circuit according to claim 1, wherein the second signal generator averages the correlation power values corresponding to the respective phase values calculated in the past by the correlation calculator, A synchronization acquisition circuit for outputting the second signal.
前記比較部は、 前記相関電力値と第2の信号の値とを比較して、前記相
関電力値が第2の信号の値より大きいとき、前記位相値
と前記位相値に対応する前記相関電力値とを出力し、 さらに、前記位相値と前記相関電力値とを、第1のデー
タとして記憶する記憶部と、 前記第1のデータにおける前記相関電力値が大きい値を
有する前記位相値をパス候補として選択する選択部とを
備えることを特徴とする同期捕捉回路。3. The synchronization acquisition circuit according to claim 1, wherein
The comparison unit compares the correlation power value with a value of a second signal, and when the correlation power value is larger than a value of a second signal, the phase value and the correlation power corresponding to the phase value. And a storage unit for storing the phase value and the correlation power value as first data, and passing the phase value having a larger value of the correlation power value in the first data. And a selector for selecting as a candidate.
におけるそれぞれの干渉信号電力と希望信号電力とが抽
出されている同期捕捉回路において、 入力される順次変更された位相値から始まる第1の信号
とを出力する第1の信号生成部と、 入力される前記受信信号と前記第1の信号とを相関演算
をして、相関電力値を出力する相関演算部と、 前記相関電力値と第2の信号の値とを比較して、前記相
関電力値が第2の信号の値より大きいとき、前記位相値
をパス候補として出力する比較部と、 前記干渉信号電力、または前記希望信号電力に応じて、
前記第2の信号を出力する第2の信号生成部とを備える
ことを特徴とする同期捕捉回路。4. A synchronous acquisition circuit in which respective interference signal powers and desired signal powers in a plurality of paths of a received signal input in the past are extracted. A first signal generation unit that outputs a correlation signal between the received signal and the first signal, and a correlation operation unit that outputs a correlation power value; A comparing unit that compares the value of the second signal and outputs the phase value as a path candidate when the correlation power value is larger than the value of the second signal; and the interference signal power or the desired signal power. In response to the,
And a second signal generator for outputting the second signal.
記第2の信号生成部は、 複数の前記干渉信号電力の平均を演算し、演算した平均
値と所定の値とを乗算して、乗算した値を前記第3の信
号として出力することを特徴とする同期捕捉回路。5. The synchronous signal acquisition circuit according to claim 4, wherein the second signal generator calculates an average of the plurality of interference signal powers, multiplies the calculated average by a predetermined value, and multiplies the average. A synchronization acquisition circuit for outputting the calculated value as the third signal.
記第2の信号生成部は、 複数の前記干渉信号電力の中から平均値を演算して、演
算した平均値を出力する平均処理部と、 前記平均値と所定の値とを乗算して、乗算した第1の乗
算値を出力する第1の乗算部と、 複数の前記希望信号電力の中から最大値を検出して、検
出した最大値を出力する最大値検出部と、 前記最大値と所定の値とを乗算して、乗算した第2の乗
算値を出力する第2の乗算部と、 前記第1の乗算値が前記第2の乗算値よりも大きいとき
は、前記第1の乗算値を前記第3の信号として出力し、
前記第1の乗算値が前記第2の乗算値よりも小さいとき
は、前記第2の乗算値を前記第3の信号として出力する
第1の選択部とを備えることを特徴とする同期捕捉回
路。6. The average acquisition unit according to claim 4, wherein the second signal generation unit calculates an average value from the plurality of interference signal powers, and outputs the calculated average value. A first multiplier for multiplying the average value by a predetermined value and outputting a multiplied first multiplied value; detecting a maximum value from a plurality of the desired signal powers; A maximum value detector that outputs a value, a second multiplier that multiplies the maximum value by a predetermined value, and outputs a multiplied second multiplied value, and the first multiplied value is the second multiplied value. Is larger than the multiplied value, the first multiplied value is output as the third signal,
And a first selector for outputting the second multiplied value as the third signal when the first multiplied value is smaller than the second multiplied value. .
前記比較部は、 前記相関電力値と第2の信号の値とを比較して、前記相
関電力値が第2の信号の値より大きいとき、前記位相値
と前記位相値に対応する前記相関電力値とを出力し、 さらに、前記位相値と前記相関電力値とを、第1のデー
タとして記憶する記憶部と、 前記第1のデータにおける前記相関電力値が大きい値を
有する前記位相値をパス候補として選択する第1の選択
部とを備えることを特徴とする同期捕捉回路。7. The synchronization acquisition circuit according to claim 4,
The comparison unit compares the correlation power value with a value of a second signal, and when the correlation power value is larger than a value of a second signal, the phase value and the correlation power corresponding to the phase value. And a storage unit for storing the phase value and the correlation power value as first data, and passing the phase value having a larger value of the correlation power value in the first data. A first selection unit for selecting a candidate as a candidate.
まる第1の信号を出力する第1の信号生成ステップと、 入力される受信信号と前記第1の信号とを相関演算をし
て、相関電力値を出力する相関演算ステップと、 前記相関電力値と第2の信号の値とを比較して、前記相
関電力値が第2の信号の値より大きいとき、前記位相値
をパス候補として出力する比較ステップと、 前記相関演算ステップにて過去に演算された前記相関電
力値より得られた遅延プロファイルの値に応じて、前記
第2の信号を出力する第2の信号生成ステップとを備え
ることを特徴とする同期捕捉方法。8. A first signal generating step of outputting a first signal starting from an input sequentially changed phase value, and a correlation operation between an input received signal and the first signal is performed, A correlation operation step of outputting a correlation power value, and comparing the correlation power value with a value of a second signal, and when the correlation power value is larger than a value of the second signal, using the phase value as a path candidate And a second signal generating step of outputting the second signal in accordance with a value of the delay profile obtained from the correlation power value calculated in the past in the correlation calculating step. A synchronization acquisition method characterized by the above-mentioned.
記第2の信号生成ステップは、 前記相関演算ステップにて過去に演算された各々の位相
値に対応する前記相関電力値を平均して、前記第2の信
号を出力することを特徴とする同期捕捉方法。9. The synchronous signal acquisition method according to claim 8, wherein the second signal generation step averages the correlation power values corresponding to the respective phase values calculated in the past in the correlation calculation step, Outputting the second signal.
て、前記比較ステップは、 前記相関電力値と第2の信号の値とを比較して、前記相
関電力値が第2の信号の値より大きいとき、前記位相値
と前記位相値に対応する前記相関電力値とを出力し、 さらに、前記位相値と前記相関電力値とを、第1のデー
タとして記憶する記憶ステップと、 前記第1のデータにおける前記相関電力値が大きい値を
有する前記位相値をパス候補として選択する選択ステッ
プとを備えることを特徴とする同期捕捉方法。10. The synchronization acquisition method according to claim 8, wherein the comparing step compares the correlation power value with a value of a second signal, and the correlation power value is larger than a value of the second signal. A step of outputting the phase value and the correlation power value corresponding to the phase value; and further storing the phase value and the correlation power value as first data; and Selecting the phase value having a large value of the correlation power value as a path candidate.
スにおけるそれぞれの干渉信号電力と希望信号電力とが
抽出されている同期捕捉方法において、 入力される順次変更された位相値から始まる第1の信号
とを出力する第1の信号生成ステップと、 入力される前記受信信号と前記第1の信号とを相関演算
をして、相関電力値を出力する相関演算ステップと、 前記相関電力値と第2の信号の値とを比較して、前記相
関電力値が第2の信号の値より大きいとき、前記位相値
をパス候補として出力する比較ステップと、 前記干渉信号電力、または前記希望信号電力に応じて、
前記第2の信号を出力する第2の信号生成ステップとを
備えることを特徴とする同期捕捉方法。11. A synchronization acquisition method in which respective interference signal powers and desired signal powers in a plurality of paths of a received signal input in the past are extracted, wherein the first signal starting from the sequentially changed phase value input is used. A first signal generating step of outputting a correlation signal between the received signal and the first signal, and a correlation operation step of outputting a correlation power value; Comparing the value of the second signal, and when the correlation power value is greater than the value of the second signal, outputting the phase value as a path candidate; and comparing the interference signal power or the desired signal power. In response to the,
A second signal generation step of outputting the second signal.
る前記第2の信号生成ステップは、 複数の前記干渉信号電力の平均を演算し、演算した平均
値と所定の値とを乗算して、乗算した値を前記第3の信
号として出力することを特徴とする同期捕捉方法。12. The method according to claim 11, wherein the second signal generation step calculates an average of a plurality of the interference signal powers, multiplies the calculated average by a predetermined value, and performs multiplication. Outputting the calculated value as the third signal.
る前記第2の信号生成ステップは、 複数の前記干渉信号電力の中から平均値を演算して、演
算した平均値を出力する平均処理ステップと、 前記平均値と所定の値とを乗算して、乗算した第1の乗
算値を出力する第1の乗算ステップと、 複数の前記希望信号電力の中から最大値を検出して、検
出した最大値を出力する最大値検出ステップと、 前記最大値と所定の値とを乗算して、乗算した第2の乗
算値を出力する第2の乗算ステップと、 前記第1の乗算値が前記第2の乗算値よりも大きいとき
は、前記第1の乗算値を前記第3の信号として出力し、
前記第1の乗算値が前記第2の乗算値よりも小さいとき
は、前記第2の乗算値を前記第3の信号として出力する
第1の選択ステップとを備えることを特徴とする同期捕
捉方法。13. The synchronizing acquisition method according to claim 11, wherein the second signal generating step includes an average processing step of calculating an average value from the plurality of interference signal powers and outputting the calculated average value. A first multiplication step of multiplying the average value by a predetermined value and outputting a multiplied first multiplication value; detecting a maximum value from a plurality of the desired signal powers; A maximum value detecting step of outputting a value, a second multiplying step of multiplying the maximum value by a predetermined value and outputting a multiplied second multiplied value, and wherein the first multiplied value is the second multiplied value. Is larger than the multiplied value, the first multiplied value is output as the third signal,
A first selecting step of outputting the second multiplied value as the third signal when the first multiplied value is smaller than the second multiplied value. .
て、前記比較ステップは、 前記相関電力値と第2の信号の値とを比較して、前記相
関電力値が第2の信号の値より大きいとき、前記位相値
と前記位相値に対応する前記相関電力値とを出力し、 さらに、前記位相値と前記相関電力値とを、第1のデー
タとして記憶する記憶ステップと、 前記第1のデータにおける前記相関電力値が大きい値を
有する前記位相値をパス候補として選択する第1の選択
ステップとを備えることを特徴とする同期捕捉方法。14. The synchronization acquisition method according to claim 11, wherein the comparing step compares the correlation power value with a value of a second signal, and the correlation power value is larger than a value of the second signal. A step of outputting the phase value and the correlation power value corresponding to the phase value; and further storing the phase value and the correlation power value as first data; and Selecting the phase value having a large correlation power value as a path candidate in the first step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000060963A JP2001251216A (en) | 2000-03-06 | 2000-03-06 | Circuit and method for capturing synchronization |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000060963A JP2001251216A (en) | 2000-03-06 | 2000-03-06 | Circuit and method for capturing synchronization |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001251216A true JP2001251216A (en) | 2001-09-14 |
Family
ID=18581191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000060963A Withdrawn JP2001251216A (en) | 2000-03-06 | 2000-03-06 | Circuit and method for capturing synchronization |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001251216A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8005172B2 (en) | 2006-09-29 | 2011-08-23 | Kabushiki Kaisha Toshiba | Acquisition apparatus and method |
JP2012004737A (en) * | 2010-06-15 | 2012-01-05 | Nec Corp | Radio base station device, mobile communication system, communication method thereof and program |
JP2013192107A (en) * | 2012-03-14 | 2013-09-26 | Mitsubishi Electric Corp | Equalization device, receiving device and equalization method |
-
2000
- 2000-03-06 JP JP2000060963A patent/JP2001251216A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8005172B2 (en) | 2006-09-29 | 2011-08-23 | Kabushiki Kaisha Toshiba | Acquisition apparatus and method |
JP2012004737A (en) * | 2010-06-15 | 2012-01-05 | Nec Corp | Radio base station device, mobile communication system, communication method thereof and program |
JP2013192107A (en) * | 2012-03-14 | 2013-09-26 | Mitsubishi Electric Corp | Equalization device, receiving device and equalization method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4350271B2 (en) | Method and apparatus for acquiring spreading code synchronization in receiver of CDMA communication system | |
US8345714B2 (en) | Cell search method and apparatus for asynchronous mobile communication system | |
JPH1056404A (en) | Cdma synchronization acquisition circuit | |
JP2003152600A (en) | Apparatus and method for detecting fixed pattern, and radio base station and radio mobile station | |
US7042862B1 (en) | Path searching method and device | |
US20010038667A1 (en) | Matched filter and receiver for mobile radio communication system | |
JP4772635B2 (en) | Synchronization acquisition device and synchronization acquisition method | |
US20040106421A1 (en) | Communication device | |
JP2001251216A (en) | Circuit and method for capturing synchronization | |
JPH08111653A (en) | Cdma receiver | |
JPH11317694A (en) | Code synchronous acquisition circuit for spread spectrum signal | |
KR100337389B1 (en) | Apparatus for acquisition of synchronization of PN signal using matching filter in digital communication system and method therefor | |
JP3369498B2 (en) | CDMA synchronizer | |
JP3992459B2 (en) | Receiving device, receiving method, and semiconductor device | |
JP2000115025A (en) | Device and method for detecting spread code and timing | |
JPH10112672A (en) | Receiver for spread spectrum communication | |
US6751278B2 (en) | Loop error detector for use in a PN code timing tracking loop | |
JP2003348044A (en) | Receiver in orthogonal frequency division multiplexing- code division multiple access transmission system | |
JP2001244847A (en) | Device and method for reverse-spread code dividion multiple access signal | |
JPH09107310A (en) | Rake receiver and demodulated data synthesizer | |
JP4022732B2 (en) | Delay profile determination method and apparatus | |
JP2002141830A (en) | Matched filter | |
JP2003158472A (en) | Radio receiver | |
JP2000299649A (en) | Device and method for acquiring synchronization | |
JP2003244110A (en) | Frame synchronizing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060728 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |