JP2001249646A

JP2001249646A - 液晶表示装置

Info

Publication number: JP2001249646A
Application number: JP2000060166A
Authority: JP
Inventors: Yoshiaki Aoki; 木良朗青
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-03-06
Filing date: 2000-03-06
Publication date: 2001-09-14

Abstract

(57)【要約】【課題】液晶表示装置の画素アレイと同一ガラス基板
上に、信号線や走査線の駆動回路を配置した構成におい
て、走査線駆動回路の出力部を構成するＣ−ＭＯＳイン
バータ回路と、電源を供給する配線との間に、スイッチ
回路を設けることにより、電源投入時の不安定な状態を
回避する。【解決手段】走査線２７、２８と信号線により駆動さ
れる液晶表示領域５と、走査線２７、２８に走査信号を
与える出力インバータ回路９、１０と、これらの出力イ
ンバータ回路９、１０に走査信号を与えるタイミング制
御回路３、４を備える液晶表示装置において、出力イン
バータ回路９、１０のロウレベル電源１５、１６側に介
挿されたｎチャンネル薄膜トランジスタ１１、１２を、
電源立ち上げ後の一定の時間、外部制御回路１９から外
部制御信号線１７を介して強制的にオフすることによ
り、出力インバータ回路９、１０から走査信号線２７、
２８に出力される走査信号のレベルをハイレベルに安定
化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に係
り、特に、透明絶縁基板上に駆動回路を一体に形成した
構造において、駆動回路の特性を安定化する回路構成に
関する。

【０００２】

【従来の技術】一般に、液晶表示装置は、透明絶縁基板
間に液晶を封入し、この透明絶縁基板上に信号線と走査
線を直交するように複数本づつ配置し、それぞれの交点
付近にマトリクス状に形成される画素アレイ部を、薄膜
トランジスタで駆動して画像を形成させるような構造に
なっていることは良く知られて入る。

【０００３】これらの信号線および走査線は、駆動回路
により駆動されるが、従来は、この駆動回路は、画素ア
レイとは別の基板に構成するのが一般的であった。

【０００４】しかしながら、近年、液晶表示装置のコス
トダウンに対する要求が強く、そのためには、基板数は
極力低減する必要がある。そのために、信号線および走
査線の駆動回路を、画素アレイと同一基板上に形成する
ことが検討されてきた。

【０００５】しかし、その一方で、液晶表示装置の外形
寸法に対する、実画面サイズの比率を高めることに対す
る要求も強く、単純に、駆動回路を画素アレイと同一基
板上に形成できないという問題もあった。

【０００６】しかし、近年、ガラス基板上にポリシリコ
ンを材料として、薄膜トランジスタを形成する製造技術
が進歩してきており、この技術を利用することにより、
画素アレイ部と駆動回路を、同一のガラス基板上に形成
するという試みが盛んになされている。

【０００７】しかしながら、ガラス基板上に形成される
薄膜トランジスタには、多結晶状態のシリコンを用いる
のが一般的であるのに対して、ガラス基板上に均一で特
性の良好な多結晶シリコンを形成することは、現状で
は、困難である。このため、ガラス基板上に構成された
駆動回路の各出力特性は、ばらつきを生じ易かった。

【０００８】図５は、従来の液晶表示装置の部分回路図
であり、特に、走査線を駆動する走査信号線２７への駆
動信号の送出回路を示すものである。

【０００９】図にも示すように、走査線駆動回路２０に
は、タイミング制御回路３と、タイミング制御回路３の
出力をバッファする出力インバータ回路９が含まれる。
出力インバータ回路９は、ハイレベル電源１３とロウレ
ベル電源１５の間に配置されたＣ−ＭＯＳインバータで
ある。

【００１０】図において示すように、走査線駆動回路２
０から走査信号線２７への駆動信号は、タイミング制御
回路３から出力インバータ回路９を介して送り出されて
おり、ハイレベル信号はハイレベル電源１３から供給さ
れ、ロウレベル信号はロウレベル電源１５から供給され
る。

【００１１】

【発明が解決しようとする課題】以上述べたように、駆
動回路を画素アレイと同一の透明絶縁基板上に形成した
従来の液晶表示装置は、以上述べたように構成されるの
で、出力インバータ回路９を構成するｎチャンネルトラ
ンジスタやｐチャンネルトランジスタの出力特性にばら
つきを生じ易く、タイミング制御回路３から出力インバ
ータ回路９を介して走査信号線２７に送り出される信号
のレベルが不安定になるという問題点があった。

【００１２】特に、電源非投入時の停止状態から電源を
投入した瞬間の、出力インバータ回路９の出力制御が困
難とされている。

【００１３】このため、電源投入時には出力インバータ
回路９の出力ばらつきにより、液晶表示装置の表示状態
が均一にならないという問題点があった。

【００１４】また、同一の走査線を、走査線の両端か
ら、２つの出力インバータ回路９で、共通に駆動するよ
うな構成では、電源投入時の２つの出力インバータ回路
９の出力不一致が、出力インバータ回路９を経由しての
電源系の短絡を招くこともあり、この短絡電流が外部電
源の許容電流値を超えてしまうと、電源供給にも支障を
およぼすという問題点もあった。

【００１５】本発明は、上記のような従来技術の問題点
を解消し、液晶表示装置の画素アレイと同一ガラス基板
上に、信号線や走査線の駆動回路を配置した構成におい
て、走査線駆動回路の出力部を構成するＣ−ＭＯＳイン
バータ回路と、電源を供給する配線との間に、スイッチ
回路を設けることにより、電源投入時の不安定な状態を
回避することを可能にした液晶表示装置を得ることを目
的とする。

【００１６】

【課題を解決するための手段】本発明は、絶縁基板上に
形成された液晶表示装置の走査線駆動回路を、走査線を
駆動する出力部がＣ−ＭＯＳインバータ回路で構成さ
れ、このインバータ回路と、ロウレベルとハイレベルの
いずれかを供給する電源配線との間に薄膜トランジスタ
によるスイッチが挿入され、前記薄膜トランジスタのゲ
ート電極を外部から制御される共通配線に接続したもの
として構成したことを特徴とする、液晶表示装置を提供
しようとするものである。

【００１７】さらに、本発明は、絶縁基板上に形成され
た液晶表示装置の走査線駆動回路を、走査線を駆動する
出力部が複数段のカスケード状に接続されたＣ−ＭＯＳ
インバータ回路で構成され、前記複数段のインバータ回
路は、一段おきにロウレベルを供給する電源配線との間
に薄膜トランジスタによるスイッチが挿入され、前記薄
膜トランジスタのゲート電極を外部から制御される共通
配線に接続したものとして構成したことを特徴とする、
液晶表示装置を提供しようとするものである。

【００１８】さらに、本発明は、絶縁基板上に形成され
た液晶表示装置の走査線駆動回路を、走査線を駆動する
出力部がＣ−ＭＯＳインバータ回路で構成され、走査線
を駆動する最終段の出力インバータ回路とロウレベルを
供給する電源配線との間に第１薄膜トランジスタによる
第１スイッチが挿入され、このインバータ回路とハイレ
ベルを供給する電源配線との間に第２薄膜トランジスタ
による第２スイッチが挿入され、前記第１薄膜トランジ
スタのゲート電極が外部から制御された共通配線に接続
され、前記第２薄膜トランジスタのゲート配線は、前記
第１薄膜トランジスタを制御する共通配線から、一段以
上、奇数段のインバータ回路経由して制御されるものと
して構成したことを特徴とする液晶表示装置を提供する
ものである。

【００１９】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施形を説明する。

【００２０】実施形１．図１は、本発明の実施形１の液
晶表示装置の概略回路図である。図において示すよう
に、駆動回路一体型液晶表装置１は、画素トランジスタ
６、画素部７、補助容量８をマトリクス状に配置した表
示領域５と同一の基板上に、信号線を駆動するための信
号線駆動回路２と、走査線を駆動するための走査線駆動
回路２０、２１を配置して構成される。

【００２１】画素トランジスタ６のゲートに走査信号を
与えるための走査線駆動回路２０、２１と、表示領域５
の両側に２つが設けられ、走査信号線２７および走査信
号線２８を通じて、タンデムで走査線の駆動が行われ
る。これは、表示領域５の中で、駆動回路から離れた部
分で、画素トランジスタ６、補助容量８、走査線の配線
容量などのために、走査信号の波形が、なまってしまう
のを補うためである。

【００２２】走査線駆動回路２０は、タイミング制御回
路３と、タイミング制御回路３の出力を走査信号線２７
に送出するための出力インバータ回路９で構成される。
出力インバータ回路９には、ハイレベル電源１３からハ
イレベル電源が、ロウレベル電源１５からロウレベル電
源が供給される。出力インバータ回路９のロウレベル電
源１５側には、ｎチャンネル薄膜トランジスタ１１が直
列に挿入されており、そのゲートは外部制御信号線１７
を通じて、外部制御回路１９により制御されるようにな
っている。

【００２３】一方、走査線駆動回路２１は、タイミング
制御回路４と、タイミング制御回路４の出力を走査信号
線２８に送出するための出力インバータ回路１０で構成
される。出力インバータ回路１０には、ハイレベル電源
１４からハイレベル電源が、ロウレベル電源１６よりロ
ウレベル電源が供給される。出力インバータ回路１０の
ロウレベル電源１６側には、ｎチャンネル薄膜トランジ
スタ１２が直列に挿入されており、そのゲートは外部制
御信号線１８を通じて、外部制御回路１９により制御さ
れるようになっている。

【００２４】外部制御回路１９は、この液晶表示装置へ
の電源投入時に、一定の時間、外部制御信号線１７、１
８に制御信号を送出し、ｎチャンネル薄膜トランジスタ
１１、１２をオフにする作用を持っている。

【００２５】つまり、電源投入時点において、ｎチャン
ネル薄膜トランジスタ１１、１２のゲート電位に駆動電
位を与える外部制御信号線１７、１８は、ロウレベル電
源１５、１６と、略同一レベルにあり、従って、ｎチャ
ンネル薄膜トランジスタ１１、１２はオフ状態にある。
この状態を積極的に作り出しているのが、外部制御回路
１９であり、電源投入時点からこのような状態が一定の
時間継続するように制御する。

【００２６】以上述べたような構成において、次に、そ
の動作を詳細に説明する。

【００２７】電源投入以前の時点において、駆動回路一
体型液晶表装置１、外部制御回路１９の両方共に電源が
投入されていないので、ハイレベル電源１３、１４およ
び、ロウレベル電源１５、１６は、共に略同一の電圧レ
ベルにある。

【００２８】このような状態から、電源が投入される
と、ロウレベル電源１５、１６の電位を基準とすると、
これに対して、ハイレベル電源１３、１４の電位が、あ
る一定の時間をかけて、立ち上がる。この立ち上がり時
間は、電源のインピーダンスおよび電源を供給される負
荷のインピーダンスによって決定される。

【００２９】さて、この電源立ち上げ時において、外部
制御回路１９から、外部制御信号線１７、１８を通じ
て、ｎチャンネル薄膜トランジスタ１１、１２のゲート
に対して、ある一定の時間、ロウレベルの電位が与えら
れる。その結果、ｎチャンネル薄膜トランジスタ１１、
１２は、電源立ち上げ時の一定時間、強制的にオフ状態
に保たれる。

【００３０】一方、先にも述べたように、駆動回路一体
型液晶表装置１の上に形成される出力インバータ回路
９、１０はタイミング制御回路３、４からの信号を走査
信号線２７、２８に供給する機能を有するが、この出力
インバータ回路９、１０は、電源投入時の一定時間、ロ
ウレベル電源１５、１６から切り離されることになり、
接続される電源は、ハイレベル電源１３、１４のみとな
る。その結果、出力インバータ回路９、１０により駆動
される、走査信号線２７、２８のレベルは、ハイレベル
電源１３、１４の立ち上がりに伴い、これに追従するこ
とになる。

【００３１】その結果、タイミング制御回路３、４や、
出力インバータ回路９、１０が動作不安定にならざるを
得ないような電源投入直後の状況にあっても、走査信号
線２７、２８のレベルが、不安定なレベルをとったり、
ハイレベル電源１３、１４と、ロウレベル電源１５、１
６の間に貫通電流が流れたりといった、不都合を防止す
ることができる。

【００３２】電源投入後、一定の時間が経過して、タイ
ミング制御回路３、４や出力インバータ回路９、１０の
動作が安定してきた段階で、外部制御回路１９により、
ｎチャンネル薄膜トランジスタ１１、１２のゲートに対
して、外部制御信号線１７、１８を通じて、ハイレベル
の信号を供給する。その結果、ｎチャンネル薄膜トラン
ジスタ１１、１２が共にオンして、出力インバータ回路
９、１０に対して、ロウレベル電源１５、１６が供給さ
れ始める。

【００３３】以上のような動作を通じて、出力インバー
タ回路９、１０の出力は、それぞれタイミング制御回路
３、４からの信号レベルに応じて、ハイレベル電源１
３、１４のレベルまたはロウレベル電源１５、１６のレ
ベルをとるようになり、これを走査信号線２７、２８を
通じて、表示領域５に供給するという通常の動作状態に
移行する。

【００３４】以上述べたように、駆動回路一体型液晶表
装置１の電源の投入時点において、タイミング制御回路
３、４や出力インバータ回路９、１０の動作が不安定な
状態の時には、出力インバータ回路９、１０の出力をハ
イレベル電源１３、１４によってのみ決定される電位に
追従させるので、走査信号線２７、２８の電位の不安定
を防止することが可能となり、表示領域５における表示
むらなどの、表示不良を除去し、均一で安定した表示状
態を確保することが可能となる。一方、出力インバータ
回路９、１０の動作不安定に伴う、ハイレベル電源１
３、１４と、ロウレベル電源１５、１６の間の短絡事故
を回避できるので、装置の信頼性を高められる。

【００３５】なお、本実施形１では、出力インバータ回
路９、１０のロウレベル電源１５、１６側に、ｎチャン
ネル薄膜トランジスタ１１、１２を介在させ、これを電
源投入後、一定の時間、強制的にオフすることにより、
走査信号線２７、２８のレベルを、ハイレベルに安定化
する構成を例示したが、出力インバータ回路９、１０の
ハイレベル電源１３、１４側に、ｐチャンネル薄膜トラ
ンジスタを介在させ、これを電源投入後、一定の時間、
強制的にオフすることにより、走査信号線２７、２８の
レベルを、ロウレベルに安定化するようにしても良いこ
とはもちろんである。

【００３６】実施形２．図２は、本発明の実施形２の液
晶表示装置の概略部分回路図であり、特に、図１に示す
ような基本構成における、走査線駆動回路２０のみを抜
き出して示したものである。

【００３７】図において示すように、出力インバータ回
路９は、ＣＭＯＳの多段カスケード構造となっている。
なお本例では、図示のように、第１段、第２段、第３
段、第４段の、合計４個のＣＭＯＳインバータが例示さ
れる。そして、その中の第１段目と、第４段目の２段の
ＣＭＯＳに対して、実施形１と同様に、ロウレベル電源
１５側に、それぞれｎチャンネル薄膜トランジスタ２
２、２３が介挿される。これらのｎチャンネル薄膜トラ
ンジスタ２２、２３のゲートは、外部制御信号線１７を
通じて、外部制御回路１９から制御される。

【００３８】以上述べたような構成において、次に、そ
の動作を詳細に説明する。

【００３９】電源投入以前の時点において、外部制御回
路１９には電源が投入されていないので、ハイレベル電
源１３およびロウレベル電源１５共に、略同一の電圧レ
ベルにある。

【００４０】このような状態から、電源が投入される
と、ロウレベル電源１５の電位を基準とすると、これに
対して、ハイレベル電源１３の電位が、ある一定の時間
をかけて、立ち上がる。この立ち上がり時間は、電源の
インピーダンスおよび電源を供給される負荷のインピー
ダンスによって決定される。

【００４１】さて、この電源立ち上げ時において、外部
制御回路１９から、外部制御信号線１７を通じて、ｎチ
ャンネル薄膜トランジスタ２２、２３のゲートに対し
て、ある一定の時間、ロウレベルの電位が与えられる。
その結果、ｎチャンネル薄膜トランジスタ２２、２３
は、電源立ち上げ時の一定時間、強制的にオフ状態に保
たれる。

【００４２】つまり、タイミング制御回路３からの出力
を与えられる第１段目のＣＭＯＳおよび、この出力を第
２段のＣＭＯＳを介して入力される第３段目のＣＭＯＳ
に接続される、ｎチャンネル薄膜トランジスタ２２、２
３の作用により、電源投入時の一定時間、これらのＣＭ
ＯＳはロウレベル電源１５から切り離されることにな
り、接続される電源は、ハイレベル電源１３のみとな
る。

【００４３】その結果、第１段のＣＭＯＳの出力電位
は、タイミング制御回路３の出力に関係なく、確実にハ
イレベルに引き上げられることになり、第２段目のＣＭ
ＯＳの出力をロウレベルにするように作用する。

【００４４】つまり、第３段目のＣＯＭＳは、ｎチャン
ネル薄膜トランジスタ２３がオフであるため、完全にロ
ウレベル電源１５と切り離された状態で、第２段目のＣ
ＭＯＳからロウレベルの駆動信号を与えられることにな
り、その出力をハイレベルに引き上げられることにな
る。

【００４５】その結果、出力インバータ回路９の第４段
目のＣＭＯＳの出力レベルは確実にロウレベルとなり、
これが走査信号線２７に供給される。

【００４６】その結果、タイミング制御回路３や出力イ
ンバータ回路９が動作不安定にならざるを得ないような
電源投入直後の状況にあっても、走査信号線２７のレベ
ルを確実にロウレベルに保持できるので、走査信号線２
７が不安定なレベルをとったり、ハイレベル電源１３
と、ロウレベル電源１５の間に貫通電流が流れたりとい
った、不都合を防止することができるだけでなく、電流
投入時の電流を抑制できるので、電源立ち上げ時間を短
縮でき、不安定な状態にある時間を短くできるという効
果がある。

【００４７】電源投入後、一定の時間が経過して、タイ
ミング制御回路３や出力インバータ回路９の動作が安定
してきた段階で、外部制御回路１９により、ｎチャンネ
ル薄膜トランジスタ２２、２３のゲートに対して、外部
制御信号線１７を通じて、ハイレベルの信号を供給す
る。その結果、ｎチャンネル薄膜トランジスタ２２、２
３が共にオンして、出力インバータ回路９の第１段目、
第３段目のＣＭＯＳに対して、ロウレベル電源１５が供
給され始める。

【００４８】以上のような動作を通じて、出力インバー
タ回路９の出力は、それぞれタイミング制御回路３から
の信号レベルに応じて、ハイレベル電源１３のレベルま
たはロウレベル電源１５のレベルをとるようになり、こ
れを走査信号線２７に供給する通常の動作状態に移行す
る。

【００４９】以上述べたように、電源の投入時点におい
て、タイミング制御回路３や出力インバータ回路９の動
作が不安定な状態の時には、出力インバータ回路９の出
力をロウレベルに固定させるので、走査信号線２７の電
位の不安定を防止するだけでなく、表示領域に流れる電
流を抑制でき、結果として電源立ち上げ後の安定するま
での時間を短縮できる。その結果、電源立ち上げ時の表
示むらなどの、表示不良を除去し、均一で安定した表示
状態を確保することが可能となる。一方、出力インバー
タ回路９の動作不安定に伴う、ハイレベル電源１３と、
ロウレベル電源１５の間の短絡事故を回避できるので、
装置の信頼性を高められる。

【００５０】実施形３．図３は、本発明の実施形２の液
晶表示装置の概略部分回路図であり、特に、図１に示す
ような基本構成における、走査線駆動回路２０のみを抜
き出して示したものである。

【００５１】図において示すように、出力インバータ回
路９は、ＣＭＯＳ構造となっており、ハイレベル電源１
３側には、ｐチャンネル薄膜トランジスタ２４が介挿さ
れ、ロウレベル電源１５側には、ｎチャンネル薄膜トラ
ンジスタ１１が介挿される。なお、ｐチャンネル薄膜ト
ランジスタ２４のゲートには、外部制御回路１９から外
部制御信号線１７、インバータ回路２５を介して、制御
信号が与えられ、ｎチャンネル薄膜トランジスタ１１の
ゲートには、外部制御回路１９から外部制御信号線１７
を介して、制御信号が与えられる。

【００５２】以上述べたような構成において、次に、そ
の動作を詳細に説明する。

【００５３】電源投入以前の時点において、外部制御回
路１９には電源が投入されていないので、ハイレベル電
源１３およびロウレベル電源１５共に、略同一の電圧レ
ベルにある。

【００５４】このような状態から、電源が投入される
と、ロウレベル電源１５の電位を基準とすると、これに
対して、ハイレベル電源１３の電位が、ある一定の時間
をかけて、立ち上がる。この立ち上がり時間は、電源の
インピーダンスおよび電源を供給される負荷のインピー
ダンスによって決定される。

【００５５】さて、この電源立ち上げ時において、外部
制御回路１９から、外部制御信号線１７を通じて、ｎチ
ャンネル薄膜トランジスタ１１のゲートに対して、ある
一定の時間、ロウレベルの電位が与えられる。併せて、
外部制御回路１９から、外部制御信号線１７およびイン
バータ回路２５を通じて、ｐチャンネル薄膜トランジス
タ２４のゲートに対して、ある一定の時間、ハイレベル
電源１３と共に立ち上がるハイレベルの電位が与えられ
る。

【００５６】その結果、ｎチャンネル薄膜トランジスタ
１１は、電源立ち上げ時の一定時間、強制的にオフ状態
に保たれる。

【００５７】一方、ｐチャンネル薄膜トランジスタ２４
も、電源立ち上げ時の一定時間、強制的にオフ状態に保
たれることになる。

【００５８】つまり、電源立ち上げ後の一定時間の間
は、出力インバータ回路９は、ハイレベル電源１３から
もロウレベル電源１５からも切り離されることになる。
その結果、タイミング制御回路３の出力によらず、走査
信号線２７に対しては、ハイレベル、ロウレベルのいず
れのレベルの信号も供給されない。

【００５９】その結果、タイミング制御回路３や出力イ
ンバータ回路９が動作不安定ならざるを得ないような
電源投入直後の状況下では、出力インバータ回路９がハ
イレベル電源１３、ロウレベル電源１５から切り離さ
れ、走査信号線２７にも特定のレベルの信号が出力され
ないので、走査信号線２７が不安定なレベルをとった
り、ハイレベル電源１３と、ロウレベル電源１５の間に
貫通電流が流れたりといった、不都合を防止することが
できるだけでなく、電流投入時に走査信号線２７に流れ
る電流を抑制できるので、電源立ち上げ時間を短縮で
き、不安定な状態にある時間を短くできるという効果が
ある。

【００６０】電源投入後、一定の時間が経過して、タイ
ミング制御回路３や出力インバータ回路９の動作が安定
してきた段階で、外部制御回路１９により、ｎチャンネ
ル薄膜トランジスタ１１のゲートに対しては、ハイレベ
ルの信号、ｐチャンネル薄膜トランジスタ２４のゲート
に対しては、ロウレベル信号を供給する。その結果、ｎ
チャンネル薄膜トランジスタ１１、ｐチャンネル薄膜ト
ランジスタ２４が共にオンして、出力インバータ回路９
に対して、ハイレベル電源１３およびロウレベル電源１
５が供給され始める。

【００６１】以上のような動作を通じて、出力インバー
タ回路９の出力は、それぞれタイミング制御回路３から
の信号レベルに応じて、ハイレベル電源１３のレベルま
たはロウレベル電源１５のレベルをとるようになり、こ
れを走査信号線２７に供給する通常の動作状態に移行す
る。

【００６２】以上述べたように、電源の投入時点におい
て、タイミング制御回路３や出力インバータ回路９の動
作が不安定な状態の時には、出力インバータ回路９から
走査信号線２７に特定のレベルの信号が出力されるのを
抑制するので、走査信号線２７の電位の不安定を防止す
るだけでなく、表示領域に流れる電流を抑制でき、結果
として電源立ち上げ後の安定するまでの時間を短縮でき
る。その結果、電源立ち上げ時の表示むらなどの、表示
不良を除去し、均一で安定した表示状態を確保すること
が可能となる。一方、出力インバータ回路９の動作不安
定に伴う、ハイレベル電源１３と、ロウレベル電源１５
の間の短絡事故を回避できるので、装置の信頼性を高め
られる。

【００６３】実施形４．図４は、本発明の実施形３の液
晶表示装置の概略部分回路図であり、特に、図１に示す
ような基本構成における、走査線駆動回路２０のみを抜
き出して示したものである。

【００６４】図において示すように、出力インバータ回
路９は、ＣＭＯＳ構造となっており、実施形１と同様
に、ロウレベル電源１５側に、ｎチャンネル薄膜トラン
ジスタ１１が介挿される。このｎチャンネル薄膜トラン
ジスタ１１のゲートは、外部制御信号線１７を通じて、
外部制御回路１９から制御される。

【００６５】一方、タイミング制御回路３の出力信号
は、レベルシフト回路２６を介して、出力インバータ回
路９に与えられる。このレベルシフト回路２６の働き
は、タイミング制御回路３の出力振幅を増幅して、出力
インバータ回路９から走査信号線２７に出力される駆動
信号が、負荷である液晶が要求するレベルに変換する作
用を有する。このレベルシフト回路２６も、電源立ち上
げ時には、その出力状態が不安定になる。

【００６６】以上述べたような構成において、次に、そ
の動作を詳細に説明する。

【００６７】本実施形の基本的な動作は、図１の場合と
同様であり、異なる点は、タイミング制御回路３と出力
インバータ回路９の間にレベルシフト回路２６が介在し
ているという点だけである。

【００６８】このような構成であっても、電源投入時に
は、外部制御回路１９から、外部制御信号線１７を通じ
て、ｎチャンネル薄膜トランジスタ１１のゲートに対し
て、ある一定の時間、ロウレベルの電位が与えられるの
で、ｎチャンネル薄膜トランジスタ１１は、電源立ち上
げ時の一定時間、強制的にオフ状態ないしはハイインピ
ーダンスの状態に保たれる。

【００６９】つまり、レベルシフト回路２６からの振幅
増幅された駆動信号出力を与えられる出力インバータ回
路９は、ロウレベル電源１５から切り離されることにな
り、接続される電源は、ハイレベル電源１３のみとな
る。

【００７０】その結果、出力インバータ回路９の出力レ
ベルは、ハイレベル電源１３のみに依存することにな
り、これが走査信号線２７に供給される。

【００７１】その結果、レベルシフト回路２６を用いる
回路構成において、タイミング制御回路３や出力インバ
ータ回路９が動作不安定にならざるを得ないような電源
投入直後の状況にあっても、走査信号線２７のレベルを
確実にハイレベルに保持できるので、走査信号線２７が
不安定なレベルをとったり、ハイレベル電源１３と、ロ
ウレベル電源１５の間に貫通電流が流れたりといった、
不都合を防止することができる。

【００７２】電源投入後、一定の時間が経過して、タイ
ミング制御回路３や出力インバータ回路９の動作が安定
してきた段階で、外部制御回路１９により、ｎチャンネ
ル薄膜トランジスタ１１対して外部制御信号線１７を通
じて、ハイレベルの信号を供給する。その結果、ｎチャ
ンネル薄膜トランジスタ１１がオンして、出力インバー
タ回路９に対して、ロウレベル電源１５が供給され始め
る。

【００７３】以上のような動作を通じて、出力インバー
タ回路９の出力は、それぞれタイミング制御回路３から
の信号レベルに応じて、ハイレベル電源１３のレベルま
たはロウレベル電源１５のレベルをとるようになり、こ
れを走査信号線２７に供給する通常の動作状態に移行す
る。

【００７４】以上述べたように、レベルシフト回路２６
を介して出力インバータ回路９に走査線信号を与えるよ
うな構成において、電源の投入時点において、タイミン
グ制御回路３、レベルシフト回路２６、出力インバータ
回路９の動作が不安定な状態の時には、出力インバータ
回路９の出力をハイレベル側に安定させるので、走査信
号線２７の電位の不安定を防止できる。その結果、電源
立ち上げ時の表示むらなどの、表示不良を除去し、均一
で安定した表示状態を確保することが可能となる。更
に、出力インバータ回路９の動作不安定に伴う、ハイレ
ベル電源１３と、ロウレベル電源１５の間の短絡事故を
回避できるので、装置の信頼性を高められる。

【００７５】なお、上記各実施例において、スイッチ１
１、２２、２３を、出力インバータ回路９とロウレベル
電源１５との間に接続する例を示したが、出力インバー
タ回路９とハイレベル電源１３との間に接続することも
できる。

【００７６】

【発明の効果】以上述べたように、本発明の液晶表示装
置は、駆動回路一体型液晶表装置１の電源の投入時点に
おいて、タイミング制御回路３、４や出力インバータ回
路９、１０の動作が不安定な状態の時には、出力インバ
ータ回路９、１０の出力を、ハイレベルや、ロウレベル
に固定したり、電源から完全に切り離したりするように
構成したので、表示領域５を走査線駆動する走査信号線
２７、２８の電位の不安定を防止することが可能とな
り、表示領域５における表示むらなどの、表示不良を除
去し、均一で安定した表示状態を確保することが可能と
なり、更に、出力インバータ回路９、１０の動作不安定
に伴う、ハイレベル電源１３、１４と、ロウレベル電源
１５、１６の間の短絡事故を回避できるので、装置の信
頼性を高められる効果がある。

【図面の簡単な説明】

【図１】本発明の実施形１の液晶表示装置の概略回路図
である。

【図２】本発明の実施形２の液晶表示装置の概略部分回
路図である。

【図３】本発明の実施形３の液晶表示装置の概略部分回
路図である。

【図４】本発明の実施形４の液晶表示装置の概略部分回
路図である。

【図５】従来の液晶表示装置の部分回路図である。

【符号の説明】

１駆動回路一体型液晶表装置２信号線駆動回路３、４タイミング制御回路５表示領域６画素トランジスタ７画素部８補助容量９、１０出力インバータ回路１１、１２、２２、２３ｎチャンネル薄膜トランジス
タ１３、１４ハイレベル電源１５、１６ロウレベル電源１７、１８外部制御信号線１９外部制御回路２０、２１走査線駆動回路２４ｐチャンネル薄膜トランジスタ２５インバータ回路２６レベルシフト回路

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H093 NC02 NC09 NC10 NC16 NC34 NC90 ND34 ND40 5C006 AA11 AC22 AF67 BB16 BC03 BF33 BF34 FA21 FA26 5C058 AA09 AB01 BA01 BB25 5C080 AA10 BB05 DD01 DD09 DD30 FF12 JJ02 JJ03

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に形成された液晶表示装置の走
査線駆動回路を、走査線を駆動する出力部がＣ−ＭＯＳインバータ回路で
構成され、このインバータ回路と、ロウレベルとハイレ
ベルのいずれかを供給する電源配線との間に薄膜トラン
ジスタによるスイッチが挿入され、前記薄膜トランジス
タのゲート電極を外部から制御される共通配線に接続し
たものとして構成したことを特徴とする、液晶表示装置。
【請求項２】絶縁基板上に形成された液晶表示装置の走
査線駆動回路を、走査線を駆動する出力部が複数段のカスケード状に接続
されたＣ−ＭＯＳインバータ回路で構成され、前記複数
段のインバータ回路は、一段おきにロウレベルを供給す
る電源配線との間に薄膜トランジスタによるスイッチが
挿入され、前記薄膜トランジスタのゲート電極を外部か
ら制御される共通配線に接続したものとして構成したこ
とを特徴とする、液晶表示装置。
【請求項３】請求項１及び２記載の液晶表示装置におい
て、前記走査線駆動回路が表示領域を挟んで両側に配置さ
れ、共通の走査線をそれぞれ両側の走査線駆動回路から
駆動することを特徴とする、液晶表示装置。
【請求項４】絶縁基板上に形成された液晶表示装置の走
査線駆動回路を、走査線を駆動する出力部がＣ−ＭＯＳインバータ回路で
構成され、走査線を駆動する最終段の出力インバータ回
路とロウレベルを供給する電源配線との間に第１薄膜ト
ランジスタによる第１スイッチが挿入され、このインバ
ータ回路とハイレベルを供給する電源配線との間に第２
薄膜トランジスタによる第２スイッチが挿入され、前記
第１薄膜トランジスタのゲート電極が外部から制御され
た共通配線に接続され、前記第２薄膜トランジスタのゲ
ート配線は、前記第１薄膜トランジスタを制御する共通
配線から、一段以上、奇数段のインバータ回路経由して
制御されるものとして構成したことを特徴とする液晶表
示装置。
【請求項５】請求項４記載の液晶表示装置において、前
記走査線駆動回路が表示領域を挟んで両側に配置され、
共通の走査線をそれぞれ両側の走査線駆動回路から駆動
することを特徴とする、液晶表示装置。
【請求項６】請求項１乃至５に記載の液晶表示装置にお
いて、出力部の一段以上のインバータ回路と、タイミン
グ制御回路との間に、出力振幅を増幅するレベルシフト
回路が挿入されていることを特徴とする、液晶表示装
置。
【請求項７】請求項１乃至６に記載の液晶表示装置にお
いて、絶縁基板上の走査線駆動回路は多結晶Ｓｉによる
薄膜トランジスタによって形成されていることを特徴と
する、液晶表示装置。
【請求項８】走査線と信号線により駆動される液晶表示
領域と、この液晶表示領域を挟んで両側に配置され、共通の前記
走査線にそれぞれ両側から走査信号を与える駆動手段
と、前記駆動手段に走査信号を与える走査制御手段と、電源立ち上げ後の一定の時間、前記駆動手段から前記走
査線に与えられる走査信号のレベルを予め定められた状
態に制御する制御手段と、を備えることを特徴とする液晶表示装置。
【請求項９】請求項８記載の液晶表示装置において、前
記制御手段が、前記駆動手段に電源を供給する回路に介
挿される少なくとも１個のスイッチ手段を制御する、液
晶表示装置。
【請求項１０】請求項８の液晶表示装置において、前記
制御手段が、前記駆動手段の出力レベルを、強制的にロ
ウレベルにするためのレベル制御手段を有する、液晶表
示装置。
【請求項１１】請求項９の液晶表示装置において、前記
制御手段が、前記駆動手段にロウレベル電源を供給する
回路に介挿されるスイッチ手段を制御して、電源投入後
の一定の時間、前記駆動回路の出力信号をハイレベル側
に制御する、液晶表示装置。
【請求項１２】請求項９の液晶表示装置において、前記
制御手段が、前記駆動手段にハイレベル電源を供給する
回路に介挿されるスイッチ手段およびロウレベル電源を
供給する回路に介挿されるスイッチ手段を制御して、電
源投入後の一定の時間、前記駆動回路を、ハイレベル電
源およびロウレベル電源の両方から切り離すようにし
た、液晶表示装置。
【請求項１３】請求項８の液晶表示装置において、前記
駆動手段が、ＣＭＯＳにより構成されるインバータ回路
で、前記制御手段が、前記インバータ回路のロウレベル
電源側に直列に接続されたｎチャンネルＭＯＳトランジ
スタのゲートを制御して、電源投入後の一定時間これを
強制的にオフする、液晶表示装置。
【請求項１４】請求項８の液晶表示装置において、前記
駆動手段が、複数段を直列接続したＣＭＯＳにより構成
される回路で構成され、これらのＣＭＯＳに一段置き
に、ロウレベル電源側に直列にｎチャンネルＭＯＳトラ
ンジスタを接続し、前記制御手段が、電源投入後の一定
時間、ｎチャンネルＭＯＳトランジスタのゲートを制御
して、これらを強制的にオフする、液晶表示装置。
【請求項１５】請求項８の液晶表示装置において、前記
駆動手段が、ＣＭＯＳにより構成されるインバータ回路
で、前記制御手段が、前記インバータ回路のロウレベル
電源側に直列に接続されたｎチャンネルＭＯＳトランジ
スタのゲートおよび前記インバータ回路のハイレベル電
源側に直列に接続されたｐチャンネルＭＯＳトランジス
タの各ゲートを制御して、電源投入後の一定時間これら
を強制的にオフする、液晶表示装置。