JP2001249646A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2001249646A JP2001249646A JP2000060166A JP2000060166A JP2001249646A JP 2001249646 A JP2001249646 A JP 2001249646A JP 2000060166 A JP2000060166 A JP 2000060166A JP 2000060166 A JP2000060166 A JP 2000060166A JP 2001249646 A JP2001249646 A JP 2001249646A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
上に、信号線や走査線の駆動回路を配置した構成におい
て、走査線駆動回路の出力部を構成するC−MOSイン
バータ回路と、電源を供給する配線との間に、スイッチ
回路を設けることにより、電源投入時の不安定な状態を
回避する。 【解決手段】 走査線27、28と信号線により駆動さ
れる液晶表示領域5と、走査線27、28に走査信号を
与える出力インバータ回路9、10と、これらの出力イ
ンバータ回路9、10に走査信号を与えるタイミング制
御回路3、4を備える液晶表示装置において、出力イン
バータ回路9、10のロウレベル電源15、16側に介
挿されたnチャンネル薄膜トランジスタ11、12を、
電源立ち上げ後の一定の時間、外部制御回路19から外
部制御信号線17を介して強制的にオフすることによ
り、出力インバータ回路9、10から走査信号線27、
28に出力される走査信号のレベルをハイレベルに安定
化する。
Description
り、特に、透明絶縁基板上に駆動回路を一体に形成した
構造において、駆動回路の特性を安定化する回路構成に
関する。
間に液晶を封入し、この透明絶縁基板上に信号線と走査
線を直交するように複数本づつ配置し、それぞれの交点
付近にマトリクス状に形成される画素アレイ部を、薄膜
トランジスタで駆動して画像を形成させるような構造に
なっていることは良く知られて入る。
により駆動されるが、従来は、この駆動回路は、画素ア
レイとは別の基板に構成するのが一般的であった。
トダウンに対する要求が強く、そのためには、基板数は
極力低減する必要がある。そのために、信号線および走
査線の駆動回路を、画素アレイと同一基板上に形成する
ことが検討されてきた。
寸法に対する、実画面サイズの比率を高めることに対す
る要求も強く、単純に、駆動回路を画素アレイと同一基
板上に形成できないという問題もあった。
ンを材料として、薄膜トランジスタを形成する製造技術
が進歩してきており、この技術を利用することにより、
画素アレイ部と駆動回路を、同一のガラス基板上に形成
するという試みが盛んになされている。
薄膜トランジスタには、多結晶状態のシリコンを用いる
のが一般的であるのに対して、ガラス基板上に均一で特
性の良好な多結晶シリコンを形成することは、現状で
は、困難である。このため、ガラス基板上に構成された
駆動回路の各出力特性は、ばらつきを生じ易かった。
であり、特に、走査線を駆動する走査信号線27への駆
動信号の送出回路を示すものである。
は、タイミング制御回路3と、タイミング制御回路3の
出力をバッファする出力インバータ回路9が含まれる。
出力インバータ回路9は、ハイレベル電源13とロウレ
ベル電源15の間に配置されたC−MOSインバータで
ある。
0から走査信号線27への駆動信号は、タイミング制御
回路3から出力インバータ回路9を介して送り出されて
おり、ハイレベル信号はハイレベル電源13から供給さ
れ、ロウレベル信号はロウレベル電源15から供給され
る。
動回路を画素アレイと同一の透明絶縁基板上に形成した
従来の液晶表示装置は、以上述べたように構成されるの
で、出力インバータ回路9を構成するnチャンネルトラ
ンジスタやpチャンネルトランジスタの出力特性にばら
つきを生じ易く、タイミング制御回路3から出力インバ
ータ回路9を介して走査信号線27に送り出される信号
のレベルが不安定になるという問題点があった。
投入した瞬間の、出力インバータ回路9の出力制御が困
難とされている。
回路9の出力ばらつきにより、液晶表示装置の表示状態
が均一にならないという問題点があった。
ら、2つの出力インバータ回路9で、共通に駆動するよ
うな構成では、電源投入時の2つの出力インバータ回路
9の出力不一致が、出力インバータ回路9を経由しての
電源系の短絡を招くこともあり、この短絡電流が外部電
源の許容電流値を超えてしまうと、電源供給にも支障を
およぼすという問題点もあった。
を解消し、液晶表示装置の画素アレイと同一ガラス基板
上に、信号線や走査線の駆動回路を配置した構成におい
て、走査線駆動回路の出力部を構成するC−MOSイン
バータ回路と、電源を供給する配線との間に、スイッチ
回路を設けることにより、電源投入時の不安定な状態を
回避することを可能にした液晶表示装置を得ることを目
的とする。
形成された液晶表示装置の走査線駆動回路を、走査線を
駆動する出力部がC−MOSインバータ回路で構成さ
れ、このインバータ回路と、ロウレベルとハイレベルの
いずれかを供給する電源配線との間に薄膜トランジスタ
によるスイッチが挿入され、前記薄膜トランジスタのゲ
ート電極を外部から制御される共通配線に接続したもの
として構成したことを特徴とする、液晶表示装置を提供
しようとするものである。
た液晶表示装置の走査線駆動回路を、走査線を駆動する
出力部が複数段のカスケード状に接続されたC−MOS
インバータ回路で構成され、前記複数段のインバータ回
路は、一段おきにロウレベルを供給する電源配線との間
に薄膜トランジスタによるスイッチが挿入され、前記薄
膜トランジスタのゲート電極を外部から制御される共通
配線に接続したものとして構成したことを特徴とする、
液晶表示装置を提供しようとするものである。
た液晶表示装置の走査線駆動回路を、走査線を駆動する
出力部がC−MOSインバータ回路で構成され、走査線
を駆動する最終段の出力インバータ回路とロウレベルを
供給する電源配線との間に第1薄膜トランジスタによる
第1スイッチが挿入され、このインバータ回路とハイレ
ベルを供給する電源配線との間に第2薄膜トランジスタ
による第2スイッチが挿入され、前記第1薄膜トランジ
スタのゲート電極が外部から制御された共通配線に接続
され、前記第2薄膜トランジスタのゲート配線は、前記
第1薄膜トランジスタを制御する共通配線から、一段以
上、奇数段のインバータ回路経由して制御されるものと
して構成したことを特徴とする液晶表示装置を提供する
ものである。
の実施形を説明する。
晶表示装置の概略回路図である。図において示すよう
に、駆動回路一体型液晶表装置1は、画素トランジスタ
6、画素部7、補助容量8をマトリクス状に配置した表
示領域5と同一の基板上に、信号線を駆動するための信
号線駆動回路2と、走査線を駆動するための走査線駆動
回路20、21を配置して構成される。
与えるための走査線駆動回路20、21と、表示領域5
の両側に2つが設けられ、走査信号線27および走査信
号線28を通じて、タンデムで走査線の駆動が行われ
る。これは、表示領域5の中で、駆動回路から離れた部
分で、画素トランジスタ6、補助容量8、走査線の配線
容量などのために、走査信号の波形が、なまってしまう
のを補うためである。
路3と、タイミング制御回路3の出力を走査信号線27
に送出するための出力インバータ回路9で構成される。
出力インバータ回路9には、ハイレベル電源13からハ
イレベル電源が、ロウレベル電源15からロウレベル電
源が供給される。出力インバータ回路9のロウレベル電
源15側には、nチャンネル薄膜トランジスタ11が直
列に挿入されており、そのゲートは外部制御信号線17
を通じて、外部制御回路19により制御されるようにな
っている。
制御回路4と、タイミング制御回路4の出力を走査信号
線28に送出するための出力インバータ回路10で構成
される。出力インバータ回路10には、ハイレベル電源
14からハイレベル電源が、ロウレベル電源16よりロ
ウレベル電源が供給される。出力インバータ回路10の
ロウレベル電源16側には、nチャンネル薄膜トランジ
スタ12が直列に挿入されており、そのゲートは外部制
御信号線18を通じて、外部制御回路19により制御さ
れるようになっている。
の電源投入時に、一定の時間、外部制御信号線17、1
8に制御信号を送出し、nチャンネル薄膜トランジスタ
11、12をオフにする作用を持っている。
ネル薄膜トランジスタ11、12のゲート電位に駆動電
位を与える外部制御信号線17、18は、ロウレベル電
源15、16と、略同一レベルにあり、従って、nチャ
ンネル薄膜トランジスタ11、12はオフ状態にある。
この状態を積極的に作り出しているのが、外部制御回路
19であり、電源投入時点からこのような状態が一定の
時間継続するように制御する。
の動作を詳細に説明する。
体型液晶表装置1、外部制御回路19の両方共に電源が
投入されていないので、ハイレベル電源13、14およ
び、ロウレベル電源15、16は、共に略同一の電圧レ
ベルにある。
と、ロウレベル電源15、16の電位を基準とすると、
これに対して、ハイレベル電源13、14の電位が、あ
る一定の時間をかけて、立ち上がる。この立ち上がり時
間は、電源のインピーダンスおよび電源を供給される負
荷のインピーダンスによって決定される。
制御回路19から、外部制御信号線17、18を通じ
て、nチャンネル薄膜トランジスタ11、12のゲート
に対して、ある一定の時間、ロウレベルの電位が与えら
れる。その結果、nチャンネル薄膜トランジスタ11、
12は、電源立ち上げ時の一定時間、強制的にオフ状態
に保たれる。
型液晶表装置1の上に形成される出力インバータ回路
9、10はタイミング制御回路3、4からの信号を走査
信号線27、28に供給する機能を有するが、この出力
インバータ回路9、10は、電源投入時の一定時間、ロ
ウレベル電源15、16から切り離されることになり、
接続される電源は、ハイレベル電源13、14のみとな
る。その結果、出力インバータ回路9、10により駆動
される、走査信号線27、28のレベルは、ハイレベル
電源13、14の立ち上がりに伴い、これに追従するこ
とになる。
出力インバータ回路9、10が動作不安定にならざるを
得ないような電源投入直後の状況にあっても、走査信号
線27、28のレベルが、不安定なレベルをとったり、
ハイレベル電源13、14と、ロウレベル電源15、1
6の間に貫通電流が流れたりといった、不都合を防止す
ることができる。
ミング制御回路3、4や出力インバータ回路9、10の
動作が安定してきた段階で、外部制御回路19により、
nチャンネル薄膜トランジスタ11、12のゲートに対
して、外部制御信号線17、18を通じて、ハイレベル
の信号を供給する。その結果、nチャンネル薄膜トラン
ジスタ11、12が共にオンして、出力インバータ回路
9、10に対して、ロウレベル電源15、16が供給さ
れ始める。
タ回路9、10の出力は、それぞれタイミング制御回路
3、4からの信号レベルに応じて、ハイレベル電源1
3、14のレベルまたはロウレベル電源15、16のレ
ベルをとるようになり、これを走査信号線27、28を
通じて、表示領域5に供給するという通常の動作状態に
移行する。
装置1の電源の投入時点において、タイミング制御回路
3、4や出力インバータ回路9、10の動作が不安定な
状態の時には、出力インバータ回路9、10の出力をハ
イレベル電源13、14によってのみ決定される電位に
追従させるので、走査信号線27、28の電位の不安定
を防止することが可能となり、表示領域5における表示
むらなどの、表示不良を除去し、均一で安定した表示状
態を確保することが可能となる。一方、出力インバータ
回路9、10の動作不安定に伴う、ハイレベル電源1
3、14と、ロウレベル電源15、16の間の短絡事故
を回避できるので、装置の信頼性を高められる。
路9、10のロウレベル電源15、16側に、nチャン
ネル薄膜トランジスタ11、12を介在させ、これを電
源投入後、一定の時間、強制的にオフすることにより、
走査信号線27、28のレベルを、ハイレベルに安定化
する構成を例示したが、出力インバータ回路9、10の
ハイレベル電源13、14側に、pチャンネル薄膜トラ
ンジスタを介在させ、これを電源投入後、一定の時間、
強制的にオフすることにより、走査信号線27、28の
レベルを、ロウレベルに安定化するようにしても良いこ
とはもちろんである。
晶表示装置の概略部分回路図であり、特に、図1に示す
ような基本構成における、走査線駆動回路20のみを抜
き出して示したものである。
路9は、CMOSの多段カスケード構造となっている。
なお本例では、図示のように、第1段、第2段、第3
段、第4段の、合計4個のCMOSインバータが例示さ
れる。そして、その中の第1段目と、第4段目の2段の
CMOSに対して、実施形1と同様に、ロウレベル電源
15側に、それぞれnチャンネル薄膜トランジスタ2
2、23が介挿される。これらのnチャンネル薄膜トラ
ンジスタ22、23のゲートは、外部制御信号線17を
通じて、外部制御回路19から制御される。
の動作を詳細に説明する。
路19には電源が投入されていないので、ハイレベル電
源13およびロウレベル電源15共に、略同一の電圧レ
ベルにある。
と、ロウレベル電源15の電位を基準とすると、これに
対して、ハイレベル電源13の電位が、ある一定の時間
をかけて、立ち上がる。この立ち上がり時間は、電源の
インピーダンスおよび電源を供給される負荷のインピー
ダンスによって決定される。
制御回路19から、外部制御信号線17を通じて、nチ
ャンネル薄膜トランジスタ22、23のゲートに対し
て、ある一定の時間、ロウレベルの電位が与えられる。
その結果、nチャンネル薄膜トランジスタ22、23
は、電源立ち上げ時の一定時間、強制的にオフ状態に保
たれる。
を与えられる第1段目のCMOSおよび、この出力を第
2段のCMOSを介して入力される第3段目のCMOS
に接続される、nチャンネル薄膜トランジスタ22、2
3の作用により、電源投入時の一定時間、これらのCM
OSはロウレベル電源15から切り離されることにな
り、接続される電源は、ハイレベル電源13のみとな
る。
は、タイミング制御回路3の出力に関係なく、確実にハ
イレベルに引き上げられることになり、第2段目のCM
OSの出力をロウレベルにするように作用する。
ネル薄膜トランジスタ23がオフであるため、完全にロ
ウレベル電源15と切り離された状態で、第2段目のC
MOSからロウレベルの駆動信号を与えられることにな
り、その出力をハイレベルに引き上げられることにな
る。
目のCMOSの出力レベルは確実にロウレベルとなり、
これが走査信号線27に供給される。
ンバータ回路9が動作不安定にならざるを得ないような
電源投入直後の状況にあっても、走査信号線27のレベ
ルを確実にロウレベルに保持できるので、走査信号線2
7が不安定なレベルをとったり、ハイレベル電源13
と、ロウレベル電源15の間に貫通電流が流れたりとい
った、不都合を防止することができるだけでなく、電流
投入時の電流を抑制できるので、電源立ち上げ時間を短
縮でき、不安定な状態にある時間を短くできるという効
果がある。
ミング制御回路3や出力インバータ回路9の動作が安定
してきた段階で、外部制御回路19により、nチャンネ
ル薄膜トランジスタ22、23のゲートに対して、外部
制御信号線17を通じて、ハイレベルの信号を供給す
る。その結果、nチャンネル薄膜トランジスタ22、2
3が共にオンして、出力インバータ回路9の第1段目、
第3段目のCMOSに対して、ロウレベル電源15が供
給され始める。
タ回路9の出力は、それぞれタイミング制御回路3から
の信号レベルに応じて、ハイレベル電源13のレベルま
たはロウレベル電源15のレベルをとるようになり、こ
れを走査信号線27に供給する通常の動作状態に移行す
る。
て、タイミング制御回路3や出力インバータ回路9の動
作が不安定な状態の時には、出力インバータ回路9の出
力をロウレベルに固定させるので、走査信号線27の電
位の不安定を防止するだけでなく、表示領域に流れる電
流を抑制でき、結果として電源立ち上げ後の安定するま
での時間を短縮できる。その結果、電源立ち上げ時の表
示むらなどの、表示不良を除去し、均一で安定した表示
状態を確保することが可能となる。一方、出力インバー
タ回路9の動作不安定に伴う、ハイレベル電源13と、
ロウレベル電源15の間の短絡事故を回避できるので、
装置の信頼性を高められる。
晶表示装置の概略部分回路図であり、特に、図1に示す
ような基本構成における、走査線駆動回路20のみを抜
き出して示したものである。
路9は、CMOS構造となっており、ハイレベル電源1
3側には、pチャンネル薄膜トランジスタ24が介挿さ
れ、ロウレベル電源15側には、nチャンネル薄膜トラ
ンジスタ11が介挿される。なお、pチャンネル薄膜ト
ランジスタ24のゲートには、外部制御回路19から外
部制御信号線17、インバータ回路25を介して、制御
信号が与えられ、nチャンネル薄膜トランジスタ11の
ゲートには、外部制御回路19から外部制御信号線17
を介して、制御信号が与えられる。
の動作を詳細に説明する。
路19には電源が投入されていないので、ハイレベル電
源13およびロウレベル電源15共に、略同一の電圧レ
ベルにある。
と、ロウレベル電源15の電位を基準とすると、これに
対して、ハイレベル電源13の電位が、ある一定の時間
をかけて、立ち上がる。この立ち上がり時間は、電源の
インピーダンスおよび電源を供給される負荷のインピー
ダンスによって決定される。
制御回路19から、外部制御信号線17を通じて、nチ
ャンネル薄膜トランジスタ11のゲートに対して、ある
一定の時間、ロウレベルの電位が与えられる。併せて、
外部制御回路19から、外部制御信号線17およびイン
バータ回路25を通じて、pチャンネル薄膜トランジス
タ24のゲートに対して、ある一定の時間、ハイレベル
電源13と共に立ち上がるハイレベルの電位が与えられ
る。
11は、電源立ち上げ時の一定時間、強制的にオフ状態
に保たれる。
も、電源立ち上げ時の一定時間、強制的にオフ状態に保
たれることになる。
は、出力インバータ回路9は、ハイレベル電源13から
もロウレベル電源15からも切り離されることになる。
その結果、タイミング制御回路3の出力によらず、走査
信号線27に対しては、ハイレベル、ロウレベルのいず
れのレベルの信号も供給されない。
ンバータ回路9が動作不安定 ならざるを得ないような
電源投入直後の状況下では、出力インバータ回路9がハ
イレベル電源13、ロウレベル電源15から切り離さ
れ、走査信号線27にも特定のレベルの信号が出力され
ないので、走査信号線27が不安定なレベルをとった
り、ハイレベル電源13と、ロウレベル電源15の間に
貫通電流が流れたりといった、不都合を防止することが
できるだけでなく、電流投入時に走査信号線27に流れ
る電流を抑制できるので、電源立ち上げ時間を短縮で
き、不安定な状態にある時間を短くできるという効果が
ある。
ミング制御回路3や出力インバータ回路9の動作が安定
してきた段階で、外部制御回路19により、nチャンネ
ル薄膜トランジスタ11のゲートに対しては、ハイレベ
ルの信号、pチャンネル薄膜トランジスタ24のゲート
に対しては、ロウレベル信号を供給する。その結果、n
チャンネル薄膜トランジスタ11、pチャンネル薄膜ト
ランジスタ24が共にオンして、出力インバータ回路9
に対して、ハイレベル電源13およびロウレベル電源1
5が供給され始める。
タ回路9の出力は、それぞれタイミング制御回路3から
の信号レベルに応じて、ハイレベル電源13のレベルま
たはロウレベル電源15のレベルをとるようになり、こ
れを走査信号線27に供給する通常の動作状態に移行す
る。
て、タイミング制御回路3や出力インバータ回路9の動
作が不安定な状態の時には、出力インバータ回路9から
走査信号線27に特定のレベルの信号が出力されるのを
抑制するので、走査信号線27の電位の不安定を防止す
るだけでなく、表示領域に流れる電流を抑制でき、結果
として電源立ち上げ後の安定するまでの時間を短縮でき
る。その結果、電源立ち上げ時の表示むらなどの、表示
不良を除去し、均一で安定した表示状態を確保すること
が可能となる。一方、出力インバータ回路9の動作不安
定に伴う、ハイレベル電源13と、ロウレベル電源15
の間の短絡事故を回避できるので、装置の信頼性を高め
られる。
晶表示装置の概略部分回路図であり、特に、図1に示す
ような基本構成における、走査線駆動回路20のみを抜
き出して示したものである。
路9は、CMOS構造となっており、実施形1と同様
に、ロウレベル電源15側に、nチャンネル薄膜トラン
ジスタ11が介挿される。このnチャンネル薄膜トラン
ジスタ11のゲートは、外部制御信号線17を通じて、
外部制御回路19から制御される。
は、レベルシフト回路26を介して、出力インバータ回
路9に与えられる。このレベルシフト回路26の働き
は、タイミング制御回路3の出力振幅を増幅して、出力
インバータ回路9から走査信号線27に出力される駆動
信号が、負荷である液晶が要求するレベルに変換する作
用を有する。このレベルシフト回路26も、電源立ち上
げ時には、その出力状態が不安定になる。
の動作を詳細に説明する。
同様であり、異なる点は、タイミング制御回路3と出力
インバータ回路9の間にレベルシフト回路26が介在し
ているという点だけである。
は、外部制御回路19から、外部制御信号線17を通じ
て、nチャンネル薄膜トランジスタ11のゲートに対し
て、ある一定の時間、ロウレベルの電位が与えられるの
で、nチャンネル薄膜トランジスタ11は、電源立ち上
げ時の一定時間、強制的にオフ状態ないしはハイインピ
ーダンスの状態に保たれる。
増幅された駆動信号出力を与えられる出力インバータ回
路9は、ロウレベル電源15から切り離されることにな
り、接続される電源は、ハイレベル電源13のみとな
る。
ベルは、ハイレベル電源13のみに依存することにな
り、これが走査信号線27に供給される。
回路構成において、タイミング制御回路3や出力インバ
ータ回路9が動作不安定にならざるを得ないような電源
投入直後の状況にあっても、走査信号線27のレベルを
確実にハイレベルに保持できるので、走査信号線27が
不安定なレベルをとったり、ハイレベル電源13と、ロ
ウレベル電源15の間に貫通電流が流れたりといった、
不都合を防止することができる。
ミング制御回路3や出力インバータ回路9の動作が安定
してきた段階で、外部制御回路19により、nチャンネ
ル薄膜トランジスタ11対して外部制御信号線17を通
じて、ハイレベルの信号を供給する。その結果、nチャ
ンネル薄膜トランジスタ11がオンして、出力インバー
タ回路9に対して、ロウレベル電源15が供給され始め
る。
タ回路9の出力は、それぞれタイミング制御回路3から
の信号レベルに応じて、ハイレベル電源13のレベルま
たはロウレベル電源15のレベルをとるようになり、こ
れを走査信号線27に供給する通常の動作状態に移行す
る。
を介して出力インバータ回路9に走査線信号を与えるよ
うな構成において、電源の投入時点において、タイミン
グ制御回路3、レベルシフト回路26、出力インバータ
回路9の動作が不安定な状態の時には、出力インバータ
回路9の出力をハイレベル側に安定させるので、走査信
号線27の電位の不安定を防止できる。その結果、電源
立ち上げ時の表示むらなどの、表示不良を除去し、均一
で安定した表示状態を確保することが可能となる。更
に、出力インバータ回路9の動作不安定に伴う、ハイレ
ベル電源13と、ロウレベル電源15の間の短絡事故を
回避できるので、装置の信頼性を高められる。
1、22、23を、出力インバータ回路9とロウレベル
電源15との間に接続する例を示したが、出力インバー
タ回路9とハイレベル電源13との間に接続することも
できる。
置は、駆動回路一体型液晶表装置1の電源の投入時点に
おいて、タイミング制御回路3、4や出力インバータ回
路9、10の動作が不安定な状態の時には、出力インバ
ータ回路9、10の出力を、ハイレベルや、ロウレベル
に固定したり、電源から完全に切り離したりするように
構成したので、表示領域5を走査線駆動する走査信号線
27、28の電位の不安定を防止することが可能とな
り、表示領域5における表示むらなどの、表示不良を除
去し、均一で安定した表示状態を確保することが可能と
なり、更に、出力インバータ回路9、10の動作不安定
に伴う、ハイレベル電源13、14と、ロウレベル電源
15、16の間の短絡事故を回避できるので、装置の信
頼性を高められる効果がある。
である。
路図である。
路図である。
路図である。
タ 13、14 ハイレベル電源 15、16 ロウレベル電源 17、18 外部制御信号線 19 外部制御回路 20、21 走査線駆動回路 24 pチャンネル薄膜トランジスタ 25 インバータ回路 26 レベルシフト回路
Claims (15)
- 【請求項1】絶縁基板上に形成された液晶表示装置の走
査線駆動回路を、 走査線を駆動する出力部がC−MOSインバータ回路で
構成され、このインバータ回路と、ロウレベルとハイレ
ベルのいずれかを供給する電源配線との間に薄膜トラン
ジスタによるスイッチが挿入され、前記薄膜トランジス
タのゲート電極を外部から制御される共通配線に接続し
たものとして構成したことを特徴とする、 液晶表示装置。 - 【請求項2】絶縁基板上に形成された液晶表示装置の走
査線駆動回路を、 走査線を駆動する出力部が複数段のカスケード状に接続
されたC−MOSインバータ回路で構成され、前記複数
段のインバータ回路は、一段おきにロウレベルを供給す
る電源配線との間に薄膜トランジスタによるスイッチが
挿入され、前記薄膜トランジスタのゲート電極を外部か
ら制御される共通配線に接続したものとして構成したこ
とを特徴とする、液晶表示装置。 - 【請求項3】請求項1及び2記載の液晶表示装置におい
て、 前記走査線駆動回路が表示領域を挟んで両側に配置さ
れ、共通の走査線をそれぞれ両側の走査線駆動回路から
駆動することを特徴とする、液晶表示装置。 - 【請求項4】絶縁基板上に形成された液晶表示装置の走
査線駆動回路を、 走査線を駆動する出力部がC−MOSインバータ回路で
構成され、走査線を駆動する最終段の出力インバータ回
路とロウレベルを供給する電源配線との間に第1薄膜ト
ランジスタによる第1スイッチが挿入され、このインバ
ータ回路とハイレベルを供給する電源配線との間に第2
薄膜トランジスタによる第2スイッチが挿入され、前記
第1薄膜トランジスタのゲート電極が外部から制御され
た共通配線に接続され、前記第2薄膜トランジスタのゲ
ート配線は、前記第1薄膜トランジスタを制御する共通
配線から、一段以上、奇数段のインバータ回路経由して
制御されるものとして構成したことを特徴とする液晶表
示装置。 - 【請求項5】請求項4記載の液晶表示装置において、前
記走査線駆動回路が表示領域を挟んで両側に配置され、
共通の走査線をそれぞれ両側の走査線駆動回路から駆動
することを特徴とする、液晶表示装置。 - 【請求項6】請求項1乃至5に記載の液晶表示装置にお
いて、出力部の一段以上のインバータ回路と、タイミン
グ制御回路との間に、出力振幅を増幅するレベルシフト
回路が挿入されていることを特徴とする、液晶表示装
置。 - 【請求項7】請求項1乃至6に記載の液晶表示装置にお
いて、絶縁基板上の走査線駆動回路は多結晶Siによる
薄膜トランジスタによって形成されていることを特徴と
する、液晶表示装置。 - 【請求項8】走査線と信号線により駆動される液晶表示
領域と、 この液晶表示領域を挟んで両側に配置され、共通の前記
走査線にそれぞれ両側から走査信号を与える駆動手段
と、 前記駆動手段に走査信号を与える走査制御手段と、 電源立ち上げ後の一定の時間、前記駆動手段から前記走
査線に与えられる走査信号のレベルを予め定められた状
態に制御する制御手段と、 を備えることを特徴とする液晶表示装置。 - 【請求項9】請求項8記載の液晶表示装置において、前
記制御手段が、前記駆動手段に電源を供給する回路に介
挿される少なくとも1個のスイッチ手段を制御する、液
晶表示装置。 - 【請求項10】請求項8の液晶表示装置において、前記
制御手段が、前記駆動手段の出力レベルを、強制的にロ
ウレベルにするためのレベル制御手段を有する、液晶表
示装置。 - 【請求項11】請求項9の液晶表示装置において、前記
制御手段が、前記駆動手段にロウレベル電源を供給する
回路に介挿されるスイッチ手段を制御して、電源投入後
の一定の時間、前記駆動回路の出力信号をハイレベル側
に制御する、液晶表示装置。 - 【請求項12】請求項9の液晶表示装置において、前記
制御手段が、前記駆動手段にハイレベル電源を供給する
回路に介挿されるスイッチ手段およびロウレベル電源を
供給する回路に介挿されるスイッチ手段を制御して、電
源投入後の一定の時間、前記駆動回路を、ハイレベル電
源およびロウレベル電源の両方から切り離すようにし
た、液晶表示装置。 - 【請求項13】請求項8の液晶表示装置において、前記
駆動手段が、CMOSにより構成されるインバータ回路
で、前記制御手段が、前記インバータ回路のロウレベル
電源側に直列に接続されたnチャンネルMOSトランジ
スタのゲートを制御して、電源投入後の一定時間これを
強制的にオフする、液晶表示装置。 - 【請求項14】請求項8の液晶表示装置において、前記
駆動手段が、複数段を直列接続したCMOSにより構成
される回路で構成され、これらのCMOSに一段置き
に、ロウレベル電源側に直列にnチャンネルMOSトラ
ンジスタを接続し、前記制御手段が、電源投入後の一定
時間、nチャンネルMOSトランジスタのゲートを制御
して、これらを強制的にオフする、液晶表示装置。 - 【請求項15】請求項8の液晶表示装置において、前記
駆動手段が、CMOSにより構成されるインバータ回路
で、前記制御手段が、前記インバータ回路のロウレベル
電源側に直列に接続されたnチャンネルMOSトランジ
スタのゲートおよび前記インバータ回路のハイレベル電
源側に直列に接続されたpチャンネルMOSトランジス
タの各ゲートを制御して、電源投入後の一定時間これら
を強制的にオフする、液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000060166A JP2001249646A (ja) | 2000-03-06 | 2000-03-06 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000060166A JP2001249646A (ja) | 2000-03-06 | 2000-03-06 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001249646A true JP2001249646A (ja) | 2001-09-14 |
Family
ID=18580517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000060166A Pending JP2001249646A (ja) | 2000-03-06 | 2000-03-06 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001249646A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100465833B1 (ko) * | 2001-12-21 | 2005-01-13 | 매그나칩 반도체 유한회사 | 에스티엔 엘시디 구동장치 |
KR100476390B1 (ko) * | 2002-04-10 | 2005-03-16 | 매그나칩 반도체 유한회사 | 저전압 소자용 에스티엔 엘시디 구동 회로 |
KR100483046B1 (ko) * | 2002-11-26 | 2005-04-15 | 삼성전기주식회사 | 셧다운 안정화 기능을 개선한 백라이트 인버터 |
JP2005227629A (ja) * | 2004-02-13 | 2005-08-25 | Sharp Corp | アクティブマトリクス型表示装置およびその駆動方法、電子情報機器 |
US7027028B2 (en) | 2002-03-22 | 2006-04-11 | Seiko Epson Corporation | Electrooptic device, driver circuit for electrooptic device, and electronic equipment |
JP2006171162A (ja) * | 2004-12-14 | 2006-06-29 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP2007241027A (ja) * | 2006-03-10 | 2007-09-20 | Casio Comput Co Ltd | マトリックス表示装置の駆動回路及びそれを備えたマトリックス表示装置 |
JP2007241028A (ja) * | 2006-03-10 | 2007-09-20 | Casio Comput Co Ltd | マトリックス表示装置の駆動回路及びそれを備えたマトリックス表示装置 |
CN100410988C (zh) * | 2003-03-26 | 2008-08-13 | 株式会社半导体能源研究所 | 显示装置及其驱动方法 |
JPWO2015008424A1 (ja) * | 2013-07-18 | 2017-03-02 | 株式会社Joled | El表示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08130461A (ja) * | 1994-11-02 | 1996-05-21 | Sharp Corp | 論理回路の駆動方法及び画像表示装置 |
JPH1078592A (ja) * | 1996-09-03 | 1998-03-24 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス表示装置 |
JPH11249100A (ja) * | 1998-03-02 | 1999-09-17 | Sharp Corp | 表示装置の駆動回路 |
JP2001306041A (ja) * | 2000-02-01 | 2001-11-02 | Semiconductor Energy Lab Co Ltd | 半導体表示装置およびその駆動方法 |
-
2000
- 2000-03-06 JP JP2000060166A patent/JP2001249646A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08130461A (ja) * | 1994-11-02 | 1996-05-21 | Sharp Corp | 論理回路の駆動方法及び画像表示装置 |
JPH1078592A (ja) * | 1996-09-03 | 1998-03-24 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス表示装置 |
JPH11249100A (ja) * | 1998-03-02 | 1999-09-17 | Sharp Corp | 表示装置の駆動回路 |
JP2001306041A (ja) * | 2000-02-01 | 2001-11-02 | Semiconductor Energy Lab Co Ltd | 半導体表示装置およびその駆動方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100465833B1 (ko) * | 2001-12-21 | 2005-01-13 | 매그나칩 반도체 유한회사 | 에스티엔 엘시디 구동장치 |
US7027028B2 (en) | 2002-03-22 | 2006-04-11 | Seiko Epson Corporation | Electrooptic device, driver circuit for electrooptic device, and electronic equipment |
KR100476390B1 (ko) * | 2002-04-10 | 2005-03-16 | 매그나칩 반도체 유한회사 | 저전압 소자용 에스티엔 엘시디 구동 회로 |
KR100483046B1 (ko) * | 2002-11-26 | 2005-04-15 | 삼성전기주식회사 | 셧다운 안정화 기능을 개선한 백라이트 인버터 |
CN100410988C (zh) * | 2003-03-26 | 2008-08-13 | 株式会社半导体能源研究所 | 显示装置及其驱动方法 |
JP2005227629A (ja) * | 2004-02-13 | 2005-08-25 | Sharp Corp | アクティブマトリクス型表示装置およびその駆動方法、電子情報機器 |
JP4484137B2 (ja) * | 2004-02-13 | 2010-06-16 | シャープ株式会社 | アクティブマトリクス型表示装置およびその駆動方法、電子情報機器 |
JP2006171162A (ja) * | 2004-12-14 | 2006-06-29 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP4534743B2 (ja) * | 2004-12-14 | 2010-09-01 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP2007241027A (ja) * | 2006-03-10 | 2007-09-20 | Casio Comput Co Ltd | マトリックス表示装置の駆動回路及びそれを備えたマトリックス表示装置 |
JP2007241028A (ja) * | 2006-03-10 | 2007-09-20 | Casio Comput Co Ltd | マトリックス表示装置の駆動回路及びそれを備えたマトリックス表示装置 |
JPWO2015008424A1 (ja) * | 2013-07-18 | 2017-03-02 | 株式会社Joled | El表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7903078B2 (en) | Data driver and display device | |
EP1052617B1 (en) | Image display device including a two-way shift register and | |
US7872629B2 (en) | Shift register circuit and display apparatus using the same | |
EP1128356B1 (en) | Precharge circuit and image display device using the same | |
KR100375259B1 (ko) | 출력 회로 | |
US7738623B2 (en) | Shift register circuit and image display apparatus containing the same | |
JP3359844B2 (ja) | マトリクス型画像表示装置 | |
JP3442449B2 (ja) | 表示装置及びその駆動回路 | |
US7405716B2 (en) | Liquid crystal display device | |
US20190355432A1 (en) | Shift register unit and driving method thereof, gate driving circuit | |
US20070013641A1 (en) | Source driver and driving method thereof | |
WO2010018706A1 (ja) | 容量負荷駆動回路およびこれを備えた表示装置 | |
US11232762B2 (en) | Semiconductor device and data driver | |
JP3514002B2 (ja) | 表示駆動装置 | |
US7602368B2 (en) | Reset device and method for a scan driver | |
JP2001249646A (ja) | 液晶表示装置 | |
US7116171B2 (en) | Operational amplifier and driver circuit using the same | |
KR100941843B1 (ko) | 인버터 및 이를 구비한 표시장치 | |
KR20070065797A (ko) | 디스플레이 장치에서의 잔상 제거 방법 | |
US7821340B2 (en) | Output stage circuit and operational amplifier | |
US8558779B2 (en) | Display device | |
JP4145988B2 (ja) | アナログバッファおよび表示装置 | |
JPH07235844A (ja) | アナログドライバicの出力バッファ回路 | |
US20090167666A1 (en) | LCD Driver IC and Method for Operating the Same | |
US20210398478A1 (en) | Shift register unit and method for driving the same, gate driving circuit and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070227 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100806 |