JP2001244801A - Two-wire timer - Google Patents
Two-wire timerInfo
- Publication number
- JP2001244801A JP2001244801A JP2000056679A JP2000056679A JP2001244801A JP 2001244801 A JP2001244801 A JP 2001244801A JP 2000056679 A JP2000056679 A JP 2000056679A JP 2000056679 A JP2000056679 A JP 2000056679A JP 2001244801 A JP2001244801 A JP 2001244801A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- power supply
- output
- control unit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、二線式タイマに関
する。The present invention relates to a two-wire timer.
【０００２】[0002]
【従来の技術】図１１を参照して従来の二線式タイマに
ついて説明する。図１１においてＡは従来の二線式タイ
マである。この二線式タイマＡは、交流電源ＡＣとリレ
ーＲＹ（交流負荷）との直列回路が接続される一対の負
荷接続端子Ｔ，Ｔと、両負荷接続端子Ｔ，Ｔ間に一対の
入力部が接続された全波整流回路ＲＣと、この全波整流
回路ＲＣの一対の出力部間に並列に接続された出力素子
としてのサイリスタＳＣＲと、全波整流回路ＲＣの両出
力部間に接続されかつ全波整流回路ＲＣ出力側から所定
の作動電圧が供給されて作動可能とされかつ設定タイマ
時刻の到来時にタイマ信号を出力するタイマ制御部ＴＭ
とを有している。タイマ制御部ＴＭは、設定時間を計時
し、ハイレベルのタイマ信号を出力するようになってい
る。2. Description of the Related Art A conventional two-wire timer will be described with reference to FIG. In FIG. 11, A is a conventional two-wire timer. This two-wire timer A has a pair of load connection terminals T, T to which a series circuit of an AC power supply AC and a relay RY (AC load) is connected, and a pair of input sections between both load connection terminals T, T. A connected full-wave rectifier circuit RC, a thyristor SCR as an output element connected in parallel between a pair of output units of the full-wave rectifier circuit RC, and a thyristor SCR connected between both output units of the full-wave rectifier circuit RC; A timer control unit TM which is made operable by supplying a predetermined operating voltage from the output side of the full-wave rectifier circuit RC and outputs a timer signal when a set timer time comes.
And The timer control unit TM measures a set time and outputs a high-level timer signal.
【０００３】この二線式タイマＡは、さらに全波整流回
路ＲＣの一方の出力部とタイマ制御部ＴＭとの間に接続
されて全波整流回路ＲＣ出力をタイマ制御部ＴＭに対し
て作動電圧に調整したうえで供給する電源回路Ｐとを有
している。この電源回路Ｐは、タイマ制御部ＴＭからタ
イマ信号が出力されていない間でサイリスタＳＣＲが非
導通のときは、リレーＲＹが交流電源ＡＣからの通電で
動作しないように電流を制限している。The two-wire timer A is further connected between one output of the full-wave rectifier circuit RC and the timer control unit TM to output an output of the full-wave rectifier circuit RC to the timer control unit TM with an operating voltage. And a power supply circuit P that supplies the power after the adjustment. When the thyristor SCR is non-conductive while the timer signal is not being output from the timer control unit TM, the power supply circuit P limits the current so that the relay RY does not operate when energized from the AC power supply AC.
【０００４】上記二線式タイマＡにおいては、タイマ制
御部ＴＭからタイマ信号が出力されず、サイリスタＳＣ
Ｒが非導通となっている期間は、交流電源ＡＣ、リレー
ＲＹ、全波整流回路ＲＣ、電源回路Ｐ、タイマ制御部Ｔ
Ｍで構成される回路を介する電流でリレーＲＹは通電さ
れる。この通電電流は、電源回路Ｐ内の電流制限抵抗で
制限されているために小さい。したがって、リレーＲＹ
は、サイリスタＳＣＲが非導通の間の通電電流によって
は駆動されない。In the two-wire timer A, the timer signal is not output from the timer control unit TM, and the thyristor SC
During the period when R is non-conductive, the AC power supply AC, relay RY, full-wave rectifier circuit RC, power supply circuit P, timer control unit T
The relay RY is energized by a current through a circuit composed of M. This current is small because it is limited by the current limiting resistor in the power supply circuit P. Therefore, the relay RY
Are not driven by the current flowing while the thyristor SCR is off.
【０００５】そして、図１２に示されるように設定され
た時間ｔが経過してタイマ時刻が到来すると、タイマ制
御部ＴＭからハイレベルのタイマ信号Ｓ１が出力され、
サイリスタＳＣＲが導通する。サイリスタＳＣＲが導通
すると、交流電源ＡＣ、リレーＲＹ、全波整流回路Ｒ
Ｃ、サイリスタＳＣＲで構成される回路が形成されるか
ら、リレーＲＹにはこれを駆動するのに十分な大きさを
有する通電電流が流れて通電される結果、リレーＲＹは
駆動される。When the set time t has elapsed and the timer time has come as shown in FIG. 12, a high-level timer signal S1 is output from the timer control unit TM,
The thyristor SCR conducts. When the thyristor SCR is turned on, the AC power supply AC, the relay RY, the full-wave rectifier circuit R
Since a circuit composed of C and the thyristor SCR is formed, the relay RY is driven as a result of passing a current having a magnitude sufficient to drive the relay RY.
【０００６】このようにして従来の二線式タイマＡにお
いては、図１２で示されるタイマ信号Ｓ１のみでしかリ
レーＲＹを駆動することができない。このタイマ信号Ｓ
１によるリレーＲＹの駆動モードはオンディレーモード
と称されるものである。As described above, in the conventional two-wire timer A, the relay RY can be driven only by the timer signal S1 shown in FIG. This timer signal S
The driving mode of the relay RY according to No. 1 is called an on-delay mode.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、従来の
二線式タイマＡでは、リレーＲＹ等の負荷をオンディレ
ーモードで駆動した後は、サイリスタＳＣＲが導通して
いるために、タイマ制御部ＴＭには作動電圧が供給され
なくなり、したがって、このオンディレーモード以降に
おいては、タイマ制御部ＴＭはタイマ信号を出力するこ
とができなくなる。したがって、従来の二線式タイマで
は、負荷をオンディレーモードでしか駆動できないので
その汎用性は、各種モードで負荷を駆動できる一般のタ
イマなどと比較すると、きわめて乏しいものとなってい
た。そして、二線式タイマでは、タイマ制御部ＴＭから
の各種モードによるタイマ信号で負荷を駆動できるよう
にすることがその汎用性のために望まれる。However, in the conventional two-wire timer A, after the load such as the relay RY is driven in the on-delay mode, the thyristor SCR is conducting, so that the timer control unit TM Is not supplied with the operating voltage, and therefore, after the on-delay mode, the timer control unit TM cannot output the timer signal. Therefore, the conventional two-wire timer can drive the load only in the on-delay mode, so that its versatility is extremely poor as compared with a general timer capable of driving the load in various modes. In the two-wire timer, it is desired that the load can be driven by timer signals in various modes from the timer control unit TM for its versatility.
【０００８】そこで、本件出願人は、平成１０年１０月
２０日提出の特願平１０−２９８１０９号「二線式タイ
マ」において、図１３の簡易化等価回路図に示されるよ
うに、サイリスタＳＣＲに直列にツェナーダイオードＺ
Ｄを接続し、サイリスタＳＣＲの導通時に一定の残留電
圧（例えば、５Ｖ程度）を発生させ、この残留電圧を、
タイマ信号の出力時のオンするスイッチＳＷを介して第
２の電源回路Ｐ’に供給し、この第２の電源回路Ｐ’で
作動電圧に調整してタイマ制御部ＴＭに供給してタイマ
制御部ＴＭの作動状態を確保できるようにし、これによ
って、オンディレイモードのみならず他のモードでも負
荷を駆動できるようにした二線式タイマを提案してい
る。Accordingly, the applicant of the present application has disclosed in Japanese Patent Application No. 10-298109 “Two-wire timer” filed on October 20, 1998, as shown in a simplified equivalent circuit diagram of FIG. Zener diode Z in series with
D to generate a constant residual voltage (for example, about 5 V) when the thyristor SCR is turned on.
The power is supplied to a second power supply circuit P ′ via a switch SW that is turned on when the timer signal is output, and is adjusted to an operating voltage by the second power supply circuit P ′ and is supplied to a timer control unit TM. A two-wire timer has been proposed in which the operation state of the TM can be ensured, so that the load can be driven not only in the on-delay mode but also in other modes.
【０００９】この先に提案している二線式タイマでは、
サイリスタＳＣＲの導通時には、図１４（ｂ）に示され
るように、ツェナー電圧に対応する残留電圧分ΔＶ（例
えば、５Ｖ程度）実線で示される負荷電圧が、破線で示
される電源電圧よりも低下することになり、このため、
低電圧動作の負荷、例えば、２４Ｖ仕様のリレーでは、
動作が困難となる。In the two-wire timer proposed earlier,
When the thyristor SCR is turned on, as shown in FIG. 14B, the residual voltage ΔV (for example, about 5 V) corresponding to the Zener voltage becomes lower than the power supply voltage shown by the dashed line. So for this,
For a low-voltage operation load, for example, a 24V relay,
Operation becomes difficult.
【００１０】また、ツェナー電圧は、５Ｖ程度は必要で
あり、出力電流を１Ａとすると、ツェナーダイオードＺ
Ｄでの消費電力は約５Ｗとなってしまい、損失を少なく
するためには、出力電流の定格を大きくできないといっ
た難点もある。Further, the Zener voltage needs to be about 5 V, and if the output current is 1 A, the Zener diode Z
The power consumption at D is about 5 W, and there is also a disadvantage that the output current rating cannot be increased in order to reduce the loss.
【００１１】なお、直流電源ＤＣの場合も図１４（ａ）
に示されるように、同様の課題がある。In the case of a DC power supply DC, FIG.
As described above, there is a similar problem.
【００１２】本発明は、上述の点に鑑みて為されたもの
であって、各種モードにも対応できるとともに、低電圧
動作の負荷でも駆動可能な二線式タイマを提供すること
を目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has as its object to provide a two-wire timer which can cope with various modes and can be driven even with a low-voltage operation load. .
【００１３】[0013]
【課題を解決するための手段】本発明では、上述の目的
を達成するために、次のように構成している。In order to achieve the above-mentioned object, the present invention is configured as follows.
【００１４】すなわち、本発明は、電源と負荷との直列
回路が接続される一対の負荷接続端子と、前記両負荷接
続端子を介して電源が供給されてタイマ信号を出力する
タイマ制御部と、前記両負荷接続端子間に接続されてそ
の間を導通遮断する出力素子とを備える二線式タイマに
おいて、前記タイマ信号が出力されているときに、前記
出力素子を制御することにより、前記両負荷接続端子間
を導通させて前記電源によって前記負荷を駆動可能とす
る一方、前記両負荷接続端子間を遮断して前記タイマ制
御部の作動状態を確保するための所要の残留電圧を発生
させる出力素子制御部を設けている。That is, the present invention provides a pair of load connection terminals to which a series circuit of a power supply and a load are connected, a timer control unit to which power is supplied via the two load connection terminals and outputs a timer signal, A two-wire timer including an output element connected between the two load connection terminals and interrupting conduction between the two load connection terminals, by controlling the output element when the timer signal is being output, thereby controlling the two load connection. An output element control that generates a required residual voltage for ensuring the operation state of the timer control unit by shutting off the connection between the two load connection terminals while allowing the load to be driven by the power supply by conducting between the terminals. Part is provided.
【００１５】本発明によると、タイマ信号が出力されて
いる期間においては、出力素子をオンオフ制御して前記
両負荷接続端子間を導通あるいは遮断して負荷を駆動可
能とする一方、前記タイマ制御部の作動状態を確保する
ための所要の残留電圧を発生させることができる。しか
も、上述の先行出願のように、タイマ信号が出力されて
いる全期間に亘って残留電圧を発生させるのではなく、
低電圧動作の負荷の駆動の障害とならない程度に発生さ
せることができる。According to the present invention, during the period when the timer signal is being output, the output element is turned on / off to conduct or cut off the connection between the two load connection terminals so that the load can be driven. The required residual voltage for ensuring the operation state of the above can be generated. Moreover, instead of generating the residual voltage over the entire period during which the timer signal is output as in the above-mentioned prior application,
It can be generated to such an extent that it does not hinder the driving of the load operating at a low voltage.
【００１６】本発明の一実施態様においては、前記タイ
マ信号が出力されていないときに、前記両負荷接続端子
側からの前記電源電圧を調整して前記タイマ制御部に供
給する第１の電源回路と、前記タイマ信号が出力されて
いるときに、前記残留電圧を調整して前記タイマ制御部
に供給する第２の電源回路とを備えている。In one embodiment of the present invention, when the timer signal is not output, a first power supply circuit that adjusts the power supply voltage from the two load connection terminals and supplies the adjusted power supply voltage to the timer control unit. And a second power supply circuit that adjusts the residual voltage and supplies the residual voltage to the timer control unit when the timer signal is being output.
【００１７】本発明によると、タイマ信号が出力されて
いない期間においては、第１の電源回路によってタイマ
制御部を作動状態とする一方、タイマ信号が出力されて
いる期間においては、低インピーダンスの第２の電源回
路によって残留電圧を調整してタイマ制御部に供給する
ことにより、タイマ制御部の作動状態を確保できること
になる。According to the present invention, the timer control section is activated by the first power supply circuit during the period in which the timer signal is not output, and the low-impedance state is output during the period in which the timer signal is output. By adjusting the residual voltage by the second power supply circuit and supplying it to the timer control unit, the operation state of the timer control unit can be ensured.
【００１８】本発明の好ましい実施態様においては、前
記両負荷接続端子と前記出力素子との間に全波整流回路
を接続し、該全波整流回路の一対の入力部それぞれを、
前記両負荷接続端子それぞれに接続する一方、前記全波
整流回路の一対の出力部それぞれを、前記出力素子の両
端に接続してなり、前記出力素子制御部は、パルス状の
前記残留電圧を発生させるものである。In a preferred embodiment of the present invention, a full-wave rectifier circuit is connected between the load connection terminals and the output element, and a pair of input portions of the full-wave rectifier circuit is connected to each other.
Each of the pair of output sections of the full-wave rectifier circuit is connected to both ends of the output element while being connected to each of the load connection terminals, and the output element control section generates the pulse-shaped residual voltage. It is to let.
【００１９】本発明によると、交流負荷を駆動できると
ともに、残留電圧をパルス状としているので、負荷電圧
の電源電圧に比べた低下がほとんどなく、また、出力損
失もほんどなくすことができる。According to the present invention, the AC load can be driven, and the residual voltage is pulsed, so that the load voltage is hardly reduced compared to the power supply voltage, and the output loss can be almost eliminated.
【００２０】また、本発明は、交流電源と負荷との直列
回路が接続される一対の負荷接続端子と、前記負荷接続
端子にそれぞれ接続されて前記交流電源をそれぞれ半波
整流する第１，第２の半波整流回路と、第１，第２の半
波整流回路の出力部間にそれぞれ接続されてその間を導
通遮断する第１，第２の出力素子と、タイマ信号を出力
するタイマ制御部と、前記第１の半波整流回路の出力を
調整して前記タイマ制御部に供給する第１の電源回路
と、前記タイマ信号が出力されているときに、前記第２
の半波整流回路と前記タイマ制御部との間に接続される
第２の電源回路と、前記第２の出力素子の導通時に残留
電圧を発生する残留電圧発生手段とを備え、前記第１，
第２の出力素子は、前記タイマ信号に応答して導通して
前記交流電源によって前記負荷を駆動可能とする一方、
前記第２の電源回路は、前記残留電圧を調整して前記タ
イマ制御部に供給して前記タイマ制御部の作動状態を確
保するものである。The present invention also provides a pair of load connection terminals to which a series circuit of an AC power supply and a load are connected, and a first and a second connection terminals respectively connected to the load connection terminals for half-wave rectification of the AC power supply. A second half-wave rectifier circuit, first and second output elements respectively connected between the output units of the first and second half-wave rectifier circuits to interrupt conduction therebetween, and a timer control unit for outputting a timer signal A first power supply circuit that adjusts an output of the first half-wave rectifier circuit and supplies the adjusted power to the timer control unit;
A second power supply circuit connected between the half-wave rectifier circuit and the timer control unit, and a residual voltage generating means for generating a residual voltage when the second output element is turned on.
The second output element conducts in response to the timer signal to enable the AC power supply to drive the load,
The second power supply circuit adjusts the residual voltage and supplies the adjusted residual voltage to the timer control unit to secure an operation state of the timer control unit.
【００２１】本発明によると、タイマ信号が出力されて
いない期間は、第１の半波整流回路の出力を調整する第
１の電源回路の出力によってタイマ制御部が作動状態と
され、タイマ信号が出力されている期間においては、第
１，第２の出力素子を導通させて交流電源によって負荷
を駆動可能とする一方、第２の出力素子の導通時に残留
電圧を発生する残留電圧発生手段の残留電圧を、第２の
電源回路で調整してタイマ制御部に供給してタイマ制御
部の作動状態を確保できることになる。しかも、上述の
先行出願のように、タイマ信号が出力されている全期間
に亘って残留電圧を発生させるのではなく、交流電源の
半サイクルの期間毎に発生させるので、低電圧動作の負
荷の駆動を妨げることもない。According to the present invention, during the period when the timer signal is not output, the timer control section is activated by the output of the first power supply circuit for adjusting the output of the first half-wave rectifier circuit, and the timer signal is output. During the output period, the first and second output elements are turned on to allow the load to be driven by the AC power supply, while the residual voltage generation means for generating a residual voltage when the second output element is turned on is used. The voltage is adjusted by the second power supply circuit and supplied to the timer control unit, so that the operation state of the timer control unit can be ensured. Moreover, the residual voltage is not generated over the entire period during which the timer signal is output as in the above-mentioned prior application, but is generated every half cycle of the AC power supply. There is no hindrance to driving.
【００２２】本発明の好ましい実施態様においては、前
記タイマ制御部は、複数のモードに応じたタイマ信号を
出力するものである。In a preferred embodiment of the present invention, the timer control section outputs a timer signal according to a plurality of modes.
【００２３】本発明によると、オンディレーモード、フ
リッカモード、ワンショットモード、インターバルモー
ドなどの複数のモードで駆動することができ、二線式タ
イマとしての汎用性が広がることになる。According to the present invention, driving can be performed in a plurality of modes such as an on-delay mode, a flicker mode, a one-shot mode, and an interval mode, and the versatility as a two-wire timer is expanded.
【００２４】[0024]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【００２５】（実施の形態１）図１および図２を参照し
て本発明の実施の形態１に係る二線式タイマについて説
明する。(Embodiment 1) A two-wire timer according to Embodiment 1 of the present invention will be described with reference to FIGS.
【００２６】ここで、図１はその二線式タイマＡ１の詳
細回路図であり、図２は図１の回路の理解に供するため
の簡易化等価回路図である。これらの図においてＡ１は
本実施の形態に従う二線式タイマである。FIG. 1 is a detailed circuit diagram of the two-wire timer A1, and FIG. 2 is a simplified equivalent circuit diagram for understanding the circuit of FIG. In these figures, A1 is a two-wire timer according to the present embodiment.
【００２７】この二線式タイマＡ１は、交流電源ＡＣと
リレーＲＹ（交流負荷）との直列回路が接続される一対
の負荷接続端子Ｔ，Ｔと、両負荷接続端子Ｔ，Ｔ間に一
対の入力部が接続された全波整流回路ＲＣと、全波整流
回路ＲＣの両出力部間に接続されかつ全波整流回路ＲＣ
出力側から所定の作動電圧が供給されて作動可能とされ
かつ設定タイマ時刻の到来時に後述のタイマ信号Ｓｉ
（ｉ＝１〜４）を出力する、タイマＩＣからなるタイマ
制御部ＴＭとを有している。This two-wire timer A1 has a pair of load connection terminals T, T to which a series circuit of an AC power supply AC and a relay RY (AC load) is connected, and a pair of load connection terminals T, T between the two load connection terminals T, T. A full-wave rectifier circuit RC having an input connected thereto, and a full-wave rectifier circuit RC connected between both output portions of the full-wave rectifier circuit RC.
A predetermined operating voltage is supplied from the output side to enable operation, and when a set timer time comes, a timer signal
(I = 1 to 4) and a timer control unit TM including a timer IC.
【００２８】ここで、図３を参照してタイマ制御部ＴＭ
から出力されるタイマ信号Ｓｉについて説明する。同図
（ａ）は電源、同図（ｂ）はオンディレーモード、同図
（ｃ）はフリッカモード、同図（ｄ）はインターバルモ
ード、同図（ｅ）はワンショットモードをそれぞれ示し
ている。Here, referring to FIG. 3, timer control unit TM
Will be described. 2A shows the power supply, FIG. 2B shows the on-delay mode, FIG. 2C shows the flicker mode, FIG. 2D shows the interval mode, and FIG. 2E shows the one-shot mode. .
【００２９】オンディレーモードでは、電源の投入から
設定時間Ｔの到来でハイレベルのタイマ信号Ｓ１を出力
し、フリッカモードでは、設定時間Ｔ毎に時間幅Ｔのハ
イレベルのタイマ信号Ｓ２を周期的に出力し、インター
バルモードでは、電源の投入に応答して設定時間Ｔのハ
イレベルのタイマ信号Ｓ３を出力し、ワンショットモー
ドでは、設定時間Ｔの到来でハイレベルの短いタイマ信
号Ｓ３を出力する。In the on-delay mode, a high-level timer signal S1 is output when a set time T has arrived since the power was turned on. In the flicker mode, a high-level timer signal S2 having a time width T is periodically transmitted every set time T. In the interval mode, a high-level timer signal S3 for a set time T is output in response to power-on, and in the one-shot mode, a high-level short timer signal S3 is output when the set time T arrives. .
【００３０】タイマ制御部ＴＭは、それぞれのモードに
対応したタイマ信号Ｓ１〜Ｓ４を出力可能となってい
る。The timer control unit TM can output timer signals S1 to S4 corresponding to each mode.
【００３１】図１および図２に戻って、本実施の形態の
二線式タイマＡ１はさらに、全波整流回路ＲＣの両出力
部間に並列に接続された出力素子としてのサイリスタＳ
ＣＲと、このサイリスタＳＣＲにゲート電圧を与えるこ
とで該サイリスタＳＣＲの導通・遮断を制御する出力素
子制御部としてのゲートトリガ回路ＧＴと、タイマ制御
部ＴＭからのタイマ信号の出力に応答して前記ゲートト
リガ回路ＧＴを動作可能とする第１のスイッチ手段ＳＷ
１とを備えている。Returning to FIGS. 1 and 2, the two-wire timer A1 of the present embodiment further includes a thyristor S as an output element connected in parallel between both output portions of the full-wave rectifier circuit RC.
CR, a gate trigger circuit GT as an output element control unit for controlling conduction and interruption of the thyristor SCR by applying a gate voltage to the thyristor SCR, and First switch means SW for enabling gate trigger circuit GT
1 is provided.
【００３２】ゲートトリガ回路ＧＴは、ツェナーダイオ
ードＺＤ２、トランジスタＴＲ１および抵抗Ｒ１〜Ｒ４
を有している。また、第１のスイッチ手段ＳＷ１は、ト
ランジスタＴＲ２および抵抗Ｒ５，Ｒ６を有しており、
タイマ制御部ＴＭからのタイマ信号の入力に応答してト
ランジスタＴＲ２が導通し、これによって、ゲートトリ
ガ回路ＧＴのツェナーダイオードＺＤ２を接続してゲー
トトリガ回路ＧＴを動作可能とするものである。The gate trigger circuit GT includes a Zener diode ZD2, a transistor TR1, and resistors R1 to R4.
have. The first switch means SW1 has a transistor TR2 and resistors R5 and R6,
The transistor TR2 becomes conductive in response to the input of the timer signal from the timer control unit TM, thereby connecting the zener diode ZD2 of the gate trigger circuit GT to enable the gate trigger circuit GT to operate.
【００３３】また、この実施の形態の二線式タイマＡ１
は、全波整流回路ＲＣの一方の出力部とタイマ制御部Ｔ
Ｍとの間に接続されて全波整流回路ＲＣ出力をタイマ制
御部ＴＭに対して作動電圧に調整したうえで供給する第
１の電源回路Ｐ１を有しており、この第１の電源回路Ｐ
１は、タイマ制御部ＴＭからタイマ信号が出力されてい
ない期間において、入力電圧に拘わらず、リレーＲＹが
交流電源ＡＣからの通電で動作しない一定電流に制限す
る定電流電源回路であり、トランジスタＴＲ３，ＴＲ４
および抵抗Ｒ７〜Ｒ９を備えている。Also, the two-wire timer A1 of this embodiment
Is one output unit of the full-wave rectifier circuit RC and the timer control unit T
And a first power supply circuit P1 connected between the first power supply circuit P1 and the first power supply circuit P1 for adjusting the output of the full-wave rectifier circuit RC to an operation voltage and supplying the operation voltage to the timer control unit TM.
Reference numeral 1 denotes a constant current power supply circuit that limits the relay RY to a constant current that does not operate when energized from the AC power supply AC irrespective of the input voltage during a period in which the timer signal is not output from the timer control unit TM. , TR4
And resistors R7 to R9.
【００３４】さらに、この実施の形態の二線式タイマＡ
１は、低インピーダンスの第２の電源回路Ｐ２と、タイ
マ制御部ＴＭからのタイマ信号の出力に応答して第２の
電源回路Ｐ２を接続する第２のスイッチ手段ＳＷ２とを
有している。第２の電源回路Ｐ２は、トランジスタＴＲ
５および抵抗Ｒ１０〜Ｒ１２を有している。第２のスイ
ッチ手段ＳＷ２は、トランジスタＴＲ６と抵抗Ｒ１３，
Ｒ１４とコンデンサＣ２を有している。Further, the two-wire timer A of this embodiment
1 includes a low impedance second power supply circuit P2 and second switch means SW2 for connecting the second power supply circuit P2 in response to the output of the timer signal from the timer control unit TM. The second power supply circuit P2 includes a transistor TR
5 and resistors R10 to R12. The second switch means SW2 includes a transistor TR6 and a resistor R13,
R14 and a capacitor C2 are provided.
【００３５】この第２のスイッチ手段ＳＷ２は、タイマ
制御部ＴＭからのタイマ信号の入力に応答してトランジ
スタＴＲ６が導通し、これによって、第２の電源回路Ｐ
２を全波整流回路ＲＣとタイマ制御部ＴＭとの間に接続
するものである。したがって、タイマ制御部ＴＭからタ
イマ信号が出力されていない間は、全波整流回路ＲＣと
タイマ制御部ＴＭとの間には第１の電源回路Ｐ１が接続
され、タイマ信号が出力されると全波整流回路ＲＣとタ
イマ制御部ＴＭとの間に第２の電源回路Ｐ２が接続され
ることになり、これによって、全波整流回路ＲＣの出力
はそれぞれの電源回路Ｐ１，Ｐ２で調整されて平滑コン
デンサＣ１で直流電圧にされたうえでタイマ制御部ＴＭ
に対する作動電圧として供給されることになる。In the second switch means SW2, the transistor TR6 is turned on in response to the input of the timer signal from the timer control section TM, whereby the second power supply circuit P
2 is connected between the full-wave rectifier circuit RC and the timer control unit TM. Therefore, while the timer signal is not output from the timer control unit TM, the first power supply circuit P1 is connected between the full-wave rectifier circuit RC and the timer control unit TM. The second power supply circuit P2 is connected between the wave rectification circuit RC and the timer control unit TM, whereby the output of the full-wave rectification circuit RC is adjusted and smoothed by the respective power supply circuits P1 and P2. Timer control unit TM after being converted to DC voltage by capacitor C1
Will be supplied as the operating voltage for.
【００３６】なお、タイマ制御部ＴＭに並列に定電圧用
のツェナーダイオードＺＤ１が設けられており、図２の
定電圧回路に対応している。A constant voltage Zener diode ZD1 is provided in parallel with the timer control unit TM, and corresponds to the constant voltage circuit of FIG.
【００３７】次に、上記構成を有する二線式タイマの動
作を、図４のタイムチャートを参照しながら説明する。
この図４において、（ａ）は電源電圧、（ｂ）はタイマ
制御部ＴＭのタイマ信号、したがって、このタイマ信号
に応答してオンする上述の第１，第２のスイッチ手段Ｓ
Ｗ１，ＳＷ２、（ｃ）は全波整流回路ＲＣの一方の出力
部とサイリスタのアノードとの接続点の電圧Ｖ１、
（ｄ）は平滑コンデンサＣ１の平滑出力、すなわち、タ
イマ制御部ＴＭへ供給される作動電圧ＶＤＤ’、（ｅ）
は負荷（リレー）電圧をそれぞれ示している。Next, the operation of the two-wire timer having the above configuration will be described with reference to the time chart of FIG.
In FIG. 4, (a) is the power supply voltage, (b) is the timer signal of the timer control unit TM, and therefore the first and second switch means S which are turned on in response to the timer signal.
W1, SW2, (c) are the voltages V1, V2 at the connection point between one output of the full-wave rectifier circuit RC and the anode of the thyristor.
(D) is the smoothed output of the smoothing capacitor C1, that is, the operating voltage VDD 'supplied to the timer control unit TM, (e).
Indicates a load (relay) voltage.
【００３８】先ず、タイマ制御部ＴＭから図３（ｂ）〜
（ｅ）で示される各タイマ信号Ｓ１〜Ｓ４が出力されて
いないと、サイリスタＳＣＲは非導通であるとともに、
第１，第２のスイッチ手段ＳＷ１，ＳＷ２も非導通であ
り、第２の電源回路Ｐ２およびゲートトリガ回路ＧＴの
ツェナーダイオードＺＤ２は、接続されていない状態で
ある。First, from the timer control unit TM, FIG.
If the timer signals S1 to S4 shown in (e) are not output, the thyristor SCR is non-conductive,
The first and second switch means SW1 and SW2 are also non-conductive, and the second power supply circuit P2 and the Zener diode ZD2 of the gate trigger circuit GT are not connected.
【００３９】この状態では、交流電源ＡＣの出力は、図
４（ｃ）に示されるように全波整流回路ＲＣで全波整流
されたうえで、第１の電源回路Ｐ１に与えられる。第１
の電源回路Ｐ１では、全波整流出力を電圧調整して平滑
コンデンサＣ１で平滑してタイマ制御部ＴＭに、図４
（ｄ）で示されるように作動電圧を印加する一方、リレ
ーＲＹに対する通電電流を小さく制御してリレーＲＹを
非駆動状態としている。タイマ制御部ＴＭは、作動電圧
の印加によって作動状態にあってタイマ時間を計時可能
となる。In this state, the output of the AC power supply AC is full-wave rectified by the full-wave rectifier circuit RC as shown in FIG. First
In the power supply circuit P1, the full-wave rectified output is voltage-adjusted, smoothed by the smoothing capacitor C1, and sent to the timer control unit TM.
As shown in (d), while the operating voltage is applied, the current supplied to the relay RY is controlled to be small, so that the relay RY is not driven. The timer control unit TM is in an operating state by applying an operating voltage, and can measure a timer time.
【００４０】そして、図３（ｂ）〜（ｅ）で示されるよ
うなタイマ信号Ｓ１〜Ｓ４がタイマ制御部ＴＭから出力
されると、第２のスイッチ手段ＳＷ２がオンして第１の
電源回路Ｐ１から低インピーダンスの第２の電源回路Ｐ
２に切り換えられるとともに、第１のスイッチ手段ＳＷ
１がオンしてツェナーダイオードＺＤ２が接続されてゲ
ートトリガ回路ＧＴが動作可能な状態となる。これによ
って、第２の電源回路Ｐ２の出力電圧が、ゲートトリガ
回路ＧＴのツェナー電圧に達すると、サイリスタＳＣＲ
がオンし、これによって、交流電源ＡＣ、リレーＲＹ、
全波整流回路ＲＣ、サイリスタＳＣＲで構成される回路
が形成されるから、リレーＲＹにはこれを駆動するのに
十分な大きさを有する通電電流が流れて通電される結
果、リレーＲＹは駆動されることになる。When the timer signals S1 to S4 as shown in FIGS. 3B to 3E are output from the timer control unit TM, the second switch means SW2 is turned on to turn on the first power supply circuit. The second power supply circuit P having a low impedance from P1
2 and the first switch means SW
1 turns on, the Zener diode ZD2 is connected, and the gate trigger circuit GT becomes operable. Thereby, when the output voltage of the second power supply circuit P2 reaches the Zener voltage of the gate trigger circuit GT, the thyristor SCR
Is turned on, whereby the AC power supply AC, the relay RY,
Since a circuit composed of the full-wave rectifier circuit RC and the thyristor SCR is formed, a current having a magnitude sufficient to drive the relay RY flows, and the relay RY is driven. Will be.
【００４１】しかも、電源電圧の低下によって電源電圧
がほぼ０ＶとなってサイリスタＳＣＲがオフした後は、
ツェナー電圧に達するまでは、サイリスタＳＣＲはオフ
状態を継続するので、図４（ｃ）に示されるように、ピ
ークが１０Ｖ程度のパルス状の残留電圧を、全波整流に
同期して発生させることができ、この残留電圧を、低イ
ンピーダンスの第２の電源回路Ｐ２を介して高速に平滑
コンデンサＣ１に充電してタイマ制御部ＴＭに、図４
（ｄ）に示される作動電圧ＶＤＤ’として印加するの
で、タイマ制御部ＴＭには、タイマ信号の出力前も出力
後も、いずれにおいても作動電圧が供給されることにな
るから、タイマ制御部ＴＭは、図３（ｂ）〜（ｅ）のい
ずれのモードでも負荷であるリレーＲＹを駆動できるこ
とになる。Further, after the power supply voltage becomes almost 0 V due to the decrease of the power supply voltage and the thyristor SCR is turned off,
Until the Zener voltage is reached, the thyristor SCR continues to be in the OFF state, so that a pulse-like residual voltage having a peak of about 10 V is generated in synchronization with the full-wave rectification, as shown in FIG. This residual voltage is charged to the smoothing capacitor C1 at high speed via the low-impedance second power supply circuit P2 and transmitted to the timer control unit TM.
Since the operation voltage is applied as the operation voltage VDD ′ shown in (d), the operation voltage is supplied to the timer control unit TM before and after the timer signal is output. Can drive the relay RY, which is a load, in any of the modes shown in FIGS.
【００４２】この残留電圧は、図１３の上述の先行出願
とは異なり、第２の電源回路Ｐ２の出力電圧が、ゲート
トリガ回路ＧＴのツェナー電圧に達してサイリスタＳＣ
Ｒがオンする迄の期間に亘ってパルス状にしか発生させ
ないので、図４（ｅ）に示されるように、負荷電圧の電
源電圧（破線）に比べた低下、特にピークにおける低下
がほとんどなく、低電圧動作のリレーも駆動することが
可能となる。This residual voltage differs from the above-mentioned prior application of FIG. 13 in that the output voltage of the second power supply circuit P2 reaches the Zener voltage of the gate trigger circuit GT and the thyristor SC
Since the pulse is generated only in the form of a pulse over the period until R is turned on, as shown in FIG. 4 (e), there is almost no decrease in the load voltage as compared with the power supply voltage (broken line), It is also possible to drive a low-voltage relay.
【００４３】また、パルス状の残留電圧を発生させてい
るので、出力損失もほんどなく、負荷への影響も小さい
ものである。Further, since the pulse-like residual voltage is generated, there is almost no output loss and the influence on the load is small.
【００４４】なお、パルスの幅は、ツェナー電圧によっ
て設定することができるのは勿論である。It is needless to say that the pulse width can be set by the Zener voltage.
【００４５】（実施の形態２）図５および図６は、本発
明の実施の形態２に係る二線式タイマＡ２の上述の図１
および図２に対応する図であり、上述の実施の形態１に
対応する部分には、同一の参照符号を付してその説明を
省略する。(Embodiment 2) FIGS. 5 and 6 show a two-wire timer A2 according to Embodiment 2 of the present invention as shown in FIG.
FIG. 3 corresponds to FIG. 2 and a part corresponding to Embodiment 1 described above is denoted by the same reference numeral, and description thereof is omitted.
【００４６】この実施の形態の二線式タイマＡ２は、電
源電圧の正側および負側をそれぞれ半波整流する第１，
第２の半波整流回路Ｂ１，Ｂ２を有し、ダイオードＤ
１，Ｄ２からなる第１の半波整流回路Ｂ１の出力が、第
１の電源回路Ｐ１に与えられる一方、ダイオードＤ３，
Ｄ４からなる第２の半波整流回路Ｂ２の出力が、タイマ
制御部ＴＭからのタイマ信号に応答してオンするスイッ
チ手段ＳＷ１を介して低インピーダンスの第２の電源回
路Ｐ２に与えられるように構成されている。The two-wire timer A2 of this embodiment includes first and second half-wave rectifiers for the positive and negative sides of the power supply voltage, respectively.
Having a second half-wave rectifier circuit B1, B2 and a diode D
The output of the first half-wave rectifier circuit B1 including the first and second power supply circuits D1, D2 is supplied to the first power supply circuit P1, while the diode D3
The output of the second half-wave rectifier circuit B2 comprising D4 is supplied to the low impedance second power supply circuit P2 via the switch means SW1 which is turned on in response to a timer signal from the timer control unit TM. Have been.
【００４７】さらに、第１の半波整流回路Ｂ１の両出力
部間には出力素子としての第１のサイリスタＳＣＲ１が
接続され、第２の半波整流回路Ｂ２の両出力部間に互い
に直列に、出力素子としての第２のサイリスタＳＣＲ２
と残留電圧発生手段としてのツェナーダイオードＺＤ２
とが接続されている。各サイリスタＳＣＲ１，２は、タ
イマ制御部ＴＭからのタイマ信号のゲートへの印加によ
って導通する。ツェナーダイオードＺＤ２は、第２のサ
イリスタＳＣＲの導通時に半波整流回路Ｂ２から電源電
圧が印加されて導通応答し、その導通に際して一定の定
電圧を前記残留電圧として発生するものであり、上述の
先行出願の構成と類似する。Further, a first thyristor SCR1 as an output element is connected between both output sections of the first half-wave rectifier circuit B1, and is connected in series between both output sections of the second half-wave rectifier circuit B2. , A second thyristor SCR2 as an output element
And Zener diode ZD2 as residual voltage generating means
And are connected. Each of the thyristors SCR1 and SCR2 is turned on by applying a timer signal from the timer control unit TM to the gate. The Zener diode ZD2 receives a power supply voltage from the half-wave rectifier circuit B2 when the second thyristor SCR is turned on, makes a turn-on response, and generates a constant voltage as the residual voltage when the second thyristor SCR turns on. Similar to the structure of the application.
【００４８】次に、上記構成を有する二線式タイマの動
作を、図７のタイムチャートを参照しながら説明する。
この図７において、（ａ）は電源電圧、（ｂ）はタイマ
制御部ＴＭのタイマ信号、したがって、このタイマ信号
に応答してオンするスイッチ手段ＳＷ１、（ｃ）は第１
の半波整流回路Ｂ１の出力部と第１のサイリスタＳＣＲ
１のアノードとの接続点の電圧Ｖ１、（ｄ）は第２の半
波整流回路Ｂ２の出力部とツェナーダイオードＺＤ２と
の接続点の電圧Ｖ２、（ｅ）は平滑コンデンサＣ１の平
滑出力、すなわち、タイマ制御部ＴＭへ供給される作動
電圧ＶＤＤ’、（ｅ）は負荷（リレー）電圧をそれぞれ
示している。Next, the operation of the two-wire timer having the above configuration will be described with reference to the time chart of FIG.
In FIG. 7, (a) is the power supply voltage, (b) is the timer signal of the timer control unit TM, and accordingly, the switch means SW1 that turns on in response to the timer signal is the first switch.
Of the half-wave rectifier circuit B1 and the first thyristor SCR
1 is a voltage V1 at a connection point with the anode, (d) is a voltage V2 at a connection point between the output of the second half-wave rectifier circuit B2 and the Zener diode ZD2, and (e) is a smoothed output of the smoothing capacitor C1, that is, , The operating voltage VDD ′ supplied to the timer control unit TM, and (e) indicate the load (relay) voltage, respectively.
【００４９】先ず、タイマ制御部ＴＭからタイマ信号が
出力されていないと、両サイリスタＳＣＲ１，２は非導
通であるとともに、スイッチ手段ＳＷ１も非導通であ
り、第２の電源回路Ｐ２は、接続されていない状態であ
る。First, when the timer signal is not output from the timer control unit TM, the thyristors SCR1 and SCR2 are non-conductive, the switch means SW1 is also non-conductive, and the second power supply circuit P2 is connected. Not in a state.
【００５０】この状態では、交流電源ＡＣの出力は、第
１の半波整流回路Ｂ１で図７（ｃ）に示されるように半
波整流され、第１の電源回路Ｐ１に与えられる。第１の
電源回路Ｐ１では、半波整流出力を電圧調整して平滑コ
ンデンサＣ１で平滑してタイマ制御部ＴＭに図７（ｅ）
に示される作動電圧ＶＤＤ’を印加する一方、リレーＲ
Ｙに対する通電電流を小さく制御してリレーＲＹを非駆
動状態としている。タイマ制御部ＴＭは、作動状態にあ
ってタイマ時間を計時可能となる。すなわち、第１の電
源回路Ｐ１によってタイマ制御部ＴＭを半波駆動する。In this state, the output of the AC power supply AC is half-wave rectified by the first half-wave rectifier circuit B1 as shown in FIG. 7C, and is supplied to the first power supply circuit P1. In the first power supply circuit P1, the half-wave rectified output is voltage-adjusted and smoothed by the smoothing capacitor C1, and the timer control unit TM sends it to FIG.
While applying the operating voltage VDD ′ shown in FIG.
The energizing current to Y is controlled to be small, and the relay RY is in the non-drive state. The timer control unit TM is in an operating state, and can measure a timer time. That is, the first power supply circuit P1 drives the timer control unit TM by half-wave driving.
【００５１】そして、タイマ信号がタイマ制御部ＴＭか
ら出力されると、第１，第２のサイリスタＳＣＲ１，２
が導通すると同時に、スイッチ手段ＳＷ１がオンして第
２のの半波整流回路Ｂ２に低インピーダンスの第２の電
源回路Ｐ２が接続される。サイリスタＳＣＲ１，２が導
通することで、リレーＲＹを駆動することができる。When the timer signal is output from the timer control unit TM, the first and second thyristors SCR 1 and 2
Simultaneously, the switch means SW1 is turned on, and the low impedance second power supply circuit P2 is connected to the second half-wave rectifier circuit B2. The relay RY can be driven by the conduction of the thyristors SCR1 and SCR2.
【００５２】しかも、第２のサイリスタＳＣＲ２が導通
すると、ツェナーダイオードＺＤ２も導通するが、この
際、図７（ｄ）に示されるように、ツェナーダイオード
ＺＤ２の両端間電圧は一定電圧（残留電圧）に保持され
る。このとき、スイッチ手段ＳＷ１であるトランジスタ
ＴＲ２の導通によって第２の電源回路Ｐ２が接続されて
いるので、ツェナーダイオードＺＤ２が有する残留電圧
は、低インピーダンスの第２の電源回路Ｐ２を介して高
速に平滑コンデンサＣ１に充電されてタイマ制御部ＴＭ
に、図７（ｅ）に示されるように、印加される。When the second thyristor SCR2 conducts, the Zener diode ZD2 also conducts. At this time, as shown in FIG. 7D, the voltage between both ends of the Zener diode ZD2 is a constant voltage (residual voltage). Is held. At this time, since the second power supply circuit P2 is connected by the conduction of the transistor TR2 which is the switch means SW1, the residual voltage of the Zener diode ZD2 is quickly smoothed through the low impedance second power supply circuit P2. Timer control unit TM charged in capacitor C1
Is applied as shown in FIG. 7 (e).
【００５３】したがって、タイマ制御部ＴＭにはタイマ
信号の出力前も出力後も、いずれにおいても図７（ｅ）
に示されるように作動電圧ＶＤＤ’が供給されることに
なるから、タイマ制御部ＴＭは、サイリスタＳＣＲ１，
２が導通しても動作できることになる。Therefore, before and after the timer signal is output to the timer control unit TM, in either case, FIG.
Since the operating voltage VDD ′ is supplied as shown in FIG.
Even if 2 becomes conductive, it can operate.
【００５４】しかも、ツェナーダイオードＺＤ２による
残留電圧を半波の期間のみ発生させるので、上述の先行
出願に比べて、図７（ｆ）に示されるように残留電圧の
負荷への影響が半減することになり、低電圧動作の負荷
も駆動できることになる。Further, since the residual voltage generated by the Zener diode ZD2 is generated only during the half-wave period, the effect of the residual voltage on the load is reduced by half as shown in FIG. Thus, a low-voltage operation load can be driven.
【００５５】（実施の形態３）図８および図９は、本発
明の実施の形態３に係る二線式タイマの上述の図１およ
び図２に対応する図であり、上述の実施の形態１に対応
する部分には、同一の参照符号を付してその説明を省略
する。(Third Embodiment) FIGS. 8 and 9 are views corresponding to FIGS. 1 and 2 of the two-wire timer according to the third embodiment of the present invention, and show the first embodiment. Are denoted by the same reference numerals, and the description thereof will be omitted.
【００５６】この二線式タイマＡ３は、交流電源ＡＣあ
るいは直流電源ＤＣが接続されるものであり、ここで
は、直流電源ＤＣを接続した場合に適用して説明する。The two-wire timer A3 is connected to an AC power supply AC or a DC power supply DC. Here, the description will be made by applying the case where the DC power supply DC is connected.
【００５７】この実施の形態の二線式タイマＡ３は、全
波整流回路ＲＣの両出力部間に並列に接続された出力素
子としてのＦＥＴと、このＦＥＴのオンオフを制御する
出力素子制御部ＦＣと、タイマ制御部ＴＭからのタイマ
信号の出力に応答して出力素子制御部ＦＣを動作可能と
する第１のスイッチ手段ＳＷ１とを備えている。The two-wire timer A3 of this embodiment includes an FET as an output element connected in parallel between both output sections of the full-wave rectifier circuit RC, and an output element control section FC for controlling ON / OFF of the FET. And a first switch means SW1 that enables the output element control unit FC in response to the output of the timer signal from the timer control unit TM.
【００５８】出力素子制御部ＦＣは、図９に示されるよ
うにタイマ制御部ＴＭへの作動電圧が、検出電圧以上に
なったときに、ハイレベルの検出出力を与える検出回路
ＤＴと、この検出出力のタイミングを遅延させてＦＥＴ
に与える遅延回路ＤＹとを備えており、検出回路ＤＴ
は、図８に示されるようにツェナーダイオードＺＤ２、
トランジスタＴＲ１および抵抗Ｒ３を有しており、遅延
回路ＤＹは、コンデンサＣ３，Ｃ４および抵抗Ｒ１５，
Ｒ１６を有している。As shown in FIG. 9, the output element control section FC comprises a detection circuit DT for providing a high-level detection output when the operating voltage to the timer control section TM becomes equal to or higher than the detection voltage. FET with output delay
And a detection circuit DT
Is a Zener diode ZD2, as shown in FIG.
The delay circuit DY includes a transistor TR1 and a resistor R3, and includes capacitors C3 and C4 and resistors R15 and R15.
R16.
【００５９】次に、上記構成を有する二線式タイマの動
作を、図１０のタイムチャートを参照しながら説明す
る。この図１０において、（ａ）はタイマ制御部ＴＭへ
供給される作動電圧ＶＤＤ’、（ｂ）はタイマ制御部Ｔ
Ｍのタイマ信号、したがって、このタイマ信号に応答し
てオンする第１，第２のスイッチ手段、（ｃ）は検出回
路ＤＴの検出出力、（ｄ）はＦＥＴのオンオフ状態、
（ｅ）は全波整流回路ＲＣの一方の出力部とＦＥＴとの
接続点の電圧Ｖ１、（ｆ）は負荷（リレー）電圧をそれ
ぞれ示している。Next, the operation of the two-wire timer having the above configuration will be described with reference to the time chart of FIG. In FIG. 10, (a) shows the operating voltage VDD 'supplied to the timer control unit TM, and (b) shows the timer control unit T.
M, the first and second switch means which are turned on in response to the timer signal, (c) is the detection output of the detection circuit DT, (d) is the on / off state of the FET,
(E) shows the voltage V1 at the connection point between one output part of the full-wave rectifier circuit RC and the FET, and (f) shows the load (relay) voltage.
【００６０】先ず、タイマ制御部ＴＭからタイマ信号が
出力されていないと、ＦＥＴは非導通であるとともに、
第１，第２のスイッチ手段ＳＷ１，ＳＷ２も非導通であ
り、第２の電源回路Ｐ２および検出回路ＤＴは、接続さ
れていない状態である。First, when the timer signal is not output from the timer control unit TM, the FET is non-conductive and
The first and second switch means SW1 and SW2 are also non-conductive, and the second power supply circuit P2 and the detection circuit DT are not connected.
【００６１】この状態では、直流電源ＤＣの出力は全波
整流回路ＲＣを介して第１の電源回路Ｐ１に与えられ
る。第１の電源回路Ｐ１では、電圧調整してタイマ制御
部ＴＭに作動電圧を印加する一方、リレーＲＹに対する
通電電流を小さく制御してリレーＲＹを非駆動状態とし
ている。タイマ制御部ＴＭは作動状態にあってタイマ時
間を計時可能となる。In this state, the output of DC power supply DC is applied to first power supply circuit P1 via full-wave rectifier circuit RC. In the first power supply circuit P1, the voltage is adjusted and the operating voltage is applied to the timer control unit TM, while the current supplied to the relay RY is controlled to be small so that the relay RY is not driven. The timer control unit TM is in an operating state and can measure a timer time.
【００６２】そして、タイマ信号がタイマ制御部ＴＭか
ら出力されると、第２のスイッチ手段ＳＷ２がオンして
第１の電源回路Ｐ１から平滑コンデンサＣ１への高速充
電が可能な低インピーダンスの第２の電源回路Ｐ２に切
り換えられるとともに、第１のスイッチ手段ＳＷ１がオ
ンして検出回路ＤＴが動作可能な状態となる。これによ
って、作動電圧ＶＤＤ’が検出電圧以上であるので、Ｆ
ＥＴがオンしてリレーＲＹを駆動することができる。こ
のＦＥＴのオンによって電圧Ｖ１が０Ｖ近くまで低下
し、作動電圧ＶＤＤ’も低下して検出電圧を下回ると、
検出出力がオフとなり、図１０（ｅ）に示されるように
ＦＥＴをオフさせてパルス状の残留電圧を発生させ、こ
れを第２の電源回路Ｐ２を介して平滑コンデンサＣ１に
急速に充電し、図１０（ａ）に示される作動電圧ＶＤ
Ｄ’としてタイマ制御部ＴＭに印加し、この作動電圧Ｖ
ＤＤ’が検出電圧以上になると、再び検出出力がオンし
てＦＥＴをオンさせるという動作を繰り返すものであ
る。When the timer signal is output from the timer control unit TM, the second switch means SW2 is turned on, and the second low-impedance second switch SW1 enables high-speed charging of the smoothing capacitor C1 from the first power supply circuit P1. Is switched to the power supply circuit P2, and the first switch means SW1 is turned on, so that the detection circuit DT becomes operable. As a result, the operating voltage VDD 'is equal to or higher than the detection voltage,
The ET is turned on to drive the relay RY. When the FET V is turned on, the voltage V1 drops to near 0V, and the operating voltage VDD 'also drops and falls below the detection voltage.
The detection output is turned off, and as shown in FIG. 10 (e), the FET is turned off to generate a pulse-like residual voltage, which is rapidly charged to the smoothing capacitor C1 via the second power supply circuit P2. The operating voltage VD shown in FIG.
D 'is applied to the timer control unit TM, and the operating voltage V
When DD 'becomes equal to or higher than the detection voltage, the operation of turning on the detection output again to turn on the FET is repeated.
【００６３】なお、検出出力がオンまたはオフしてから
一定時間それぞれ遅延させてＦＥＴをオンオフさせてい
るが、これは、作動電圧ＶＤＤ’が、検出レベルを跨が
って変化するようにして安定な動作を可能にするためで
ある。The FET is turned on and off with a certain delay after the detection output is turned on or off, however, this is because the operating voltage VDD ′ changes over the detection level and is stable. This is to enable a simple operation.
【００６４】この実施の形態でも図１０（ｅ）に示され
るようにパルス状の残留電圧を発生させるので、この残
留電圧を、第２の電源回路Ｐ２を介して平滑コンデンサ
Ｃ１に急速に充電してタイマ制御部ＴＭに、図１０
（ａ）に示される作動電圧ＶＤＤ’として印加するの
で、タイマ制御部ＴＭにはタイマ信号の出力前も出力後
も、いずれにおいても作動電圧が供給されることになる
から、タイマ制御部ＴＭは、いずれのモードでも負荷で
あるリレーＲＹを駆動できることになる。In this embodiment, a pulse-like residual voltage is generated as shown in FIG. 10 (e). This residual voltage is rapidly charged to the smoothing capacitor C1 via the second power supply circuit P2. 10 in the timer control unit TM.
Since the operation voltage is applied as the operation voltage VDD ′ shown in (a), the operation voltage is supplied to the timer control unit TM before and after the timer signal is output. In any of the modes, the relay RY as a load can be driven.
【００６５】このように残留電圧を、パルス状の発生さ
せているので、図１０（ｆ）に示されるように、負荷電
圧の電源電圧に比べた低下がほとんどなく、低電圧動作
のリレーも駆動することが可能となる。As described above, since the residual voltage is generated in a pulse form, as shown in FIG. 10 (f), the load voltage hardly decreases compared to the power supply voltage, and the low voltage operation relay is also driven. It is possible to do.
【００６６】この実施の形態では、交流電源ＡＣにも適
用できるものである。This embodiment can be applied to an AC power supply AC.
【００６７】（その他の実施の形態）なお、上述の実施
の形態２においては、残留電圧を付与するものとしてツ
ェナーダイオードＺＤ２を設けたが、これに限定される
ものではなく、単なる抵抗あるいはこれに類する素子を
接続して構成したものとしても構わない。(Other Embodiments) In the above-described second embodiment, the Zener diode ZD2 is provided for applying the residual voltage. However, the present invention is not limited to this. It may be configured by connecting similar elements.
【００６８】上述の実施の形態では、出力素子としてサ
イリスタあるいはＦＥＴを用いたけれども、トライアッ
クやその他の素子を用いてもよい。In the above-described embodiment, a thyristor or an FET is used as an output element, but a triac or another element may be used.
【００６９】[0069]
【発明の効果】以上のように本発明によれば、二線式タ
イマにおいて、負荷をオンディレーモード、フリッカモ
ード、ワンショットモード、インターバルモードなどの
複数のモードで駆動することができ、汎用性が一般のタ
イマ等に匹敵するように大きく広がるものとなり、しか
も、低電圧動作の負荷も駆動できることになる。As described above, according to the present invention, in a two-wire timer, the load can be driven in a plurality of modes such as an on-delay mode, a flicker mode, a one-shot mode, and an interval mode. Can be widely expanded to be comparable to a general timer or the like, and can also drive a low-voltage operation load.
【図１】本発明の実施形態に係る二線式タイマの回路図
である。FIG. 1 is a circuit diagram of a two-wire timer according to an embodiment of the present invention.
【図２】図１の等価回路図である。FIG. 2 is an equivalent circuit diagram of FIG.
【図３】各動作モードにおけるタイマ信号の波形図であ
る。FIG. 3 is a waveform diagram of a timer signal in each operation mode.
【図４】図１の実施の形態の動作説明に供するタイムチ
ャートである。FIG. 4 is a time chart for explaining the operation of the embodiment of FIG. 1;
【図５】本発明の他の実施の形態に係る二線式タイマの
回路図である。FIG. 5 is a circuit diagram of a two-wire timer according to another embodiment of the present invention.
【図６】図５の等価回路図である。6 is an equivalent circuit diagram of FIG.
【図７】図５の実施の形態の動作説明に供するタイムチ
ャートである。FIG. 7 is a time chart for explaining the operation of the embodiment in FIG. 5;
【図８】本発明のさらに他の実施の形態に係る二線式タ
イマの回路図である。FIG. 8 is a circuit diagram of a two-wire timer according to still another embodiment of the present invention.
【図９】図８の等価回路図である。9 is an equivalent circuit diagram of FIG.
【図１０】図８の実施の形態の動作説明に供するタイム
チャートである。FIG. 10 is a time chart for explaining the operation of the embodiment in FIG. 8;
【図１１】従来の二線式タイマの回路構成図である。FIG. 11 is a circuit configuration diagram of a conventional two-wire timer.
【図１２】図１１の二線式タイマの動作説明に供するオ
ンディレーモードにおけるタイマ信号の波形図である。FIG. 12 is a waveform diagram of a timer signal in an on-delay mode for explaining the operation of the two-wire timer of FIG. 11;
【図１３】本件出願人が先に提案している二線式タイマ
の回路構成図である。FIG. 13 is a circuit configuration diagram of a two-wire timer previously proposed by the present applicant.
【図１４】タイマ出力時の負荷電圧を示す図である。FIG. 14 is a diagram showing a load voltage at the time of timer output.
Ａ，Ａ１〜Ａ３ 二線式タイマ Ｔ，Ｔ 負荷接続端子 ＲＣ 全波整流回路 ＧＴ ゲートトリガ回路 ＳＣＲ サイリスタ ＺＤ２ ツェナーダイオード Ｐ１ 第１の電源回路 Ｐ２ 第２の電源回路 ＴＭ タイマ制御部 ＳＷ１ 第１のスイッチ手段 ＳＷ２ 第２のスイッチ手段 ＦＣ 出力素子制御部 A, A1 to A3 Two-wire timer T, T Load connection terminal RC Full-wave rectifier circuit GT Gate trigger circuit SCR thyristor ZD2 Zener diode P1 First power supply circuit P2 Second power supply circuit TM Timer control unit SW1 First switch Means SW2 Second switch means FC output element control unit
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H420 BB12 CC04 DD03 EA03 EA39 EB01 EB38 FF03 FF04 FF21 5J055 AX08 AX66 BX24 CX23 DX04 DX55 DX83 EX06 EX12 EX22 EY01 EY10 EY12 EY13 EY17 EY26 EZ01 EZ59 FX12 FX17 FX28 FX36 GX00 GX01 GX04 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5H420 BB12 CC04 DD03 EA03 EA39 EB01 EB38 FF03 FF04 FF21 5J055 AX08 AX66 BX24 CX23 DX04 DX55 DX83 EX06 EX12 EX22 EY01 EY10 EY12 EY13 EY17 EY26 G12 EZ01 FX28 FX12
Claims (5)
対の負荷接続端子と、前記両負荷接続端子を介して電源
が供給されてタイマ信号を出力するタイマ制御部と、前
記両負荷接続端子間に接続されてその間を導通遮断する
出力素子とを備える二線式タイマにおいて、 前記タイマ信号が出力されているときに、前記出力素子
を制御することにより、前記両負荷接続端子間を導通さ
せて前記電源によって前記負荷を駆動可能とする一方、
前記両負荷接続端子間を遮断して前記タイマ制御部の作
動状態を確保するための所要の残留電圧を発生させる出
力素子制御部を設けたことを特徴とする二線式タイマ。A pair of load connection terminals to which a series circuit of a power supply and a load are connected; a timer control unit supplied with power via the both load connection terminals to output a timer signal; A two-wire timer including an output element connected between the terminals and interrupting conduction between the two terminals, wherein when the timer signal is being output, the output element is controlled so that the two load connection terminals are electrically connected. To allow the power supply to drive the load,
A two-wire timer, comprising: an output element control unit that generates a required residual voltage for interrupting a connection between the two load connection terminals and ensuring an operation state of the timer control unit.
に、前記両負荷接続端子側からの前記電源電圧を調整し
て前記タイマ制御部に供給する第１の電源回路と、前記
タイマ信号が出力されているときに、前記残留電圧を調
整して前記タイマ制御部に供給する第２の電源回路とを
備える請求項１記載の二線式タイマ。2. A first power supply circuit that adjusts the power supply voltage from the two load connection terminals and supplies the adjusted power supply voltage to the timer control unit when the timer signal is not output, and the timer signal is output. 2. The two-wire timer according to claim 1, further comprising: a second power supply circuit that adjusts the residual voltage and supplies the adjusted residual voltage to the timer control unit when the operation is performed.
間に全波整流回路を接続し、該全波整流回路の一対の入
力部それぞれを、前記両負荷接続端子それぞれに接続す
る一方、前記全波整流回路の一対の出力部それぞれを、
前記出力素子の両端に接続してなり、 前記出力素子制御部は、パルス状の前記残留電圧を発生
させる請求項１または２記載の二線式タイマ。3. A full-wave rectifier circuit is connected between the load connection terminals and the output element, and a pair of input portions of the full-wave rectification circuit are connected to the load connection terminals, respectively. Each of a pair of output units of the full-wave rectifier circuit,
3. The two-wire timer according to claim 1, wherein the timer is connected to both ends of the output element, and wherein the output element control unit generates the pulse-shaped residual voltage. 4.
る一対の負荷接続端子と、前記負荷接続端子にそれぞれ
接続されて前記交流電源をそれぞれ半波整流する第１，
第２の半波整流回路と、第１，第２の半波整流回路の出
力部間にそれぞれ接続されてその間を導通遮断する第
１，第２の出力素子と、タイマ信号を出力するタイマ制
御部と、前記第１の半波整流回路の出力を調整して前記
タイマ制御部に供給する第１の電源回路と、前記タイマ
信号が出力されているときに、前記第２の半波整流回路
と前記タイマ制御部との間に接続される第２の電源回路
と、前記第２の出力素子の導通時に残留電圧を発生する
残留電圧発生手段とを備え、前記第１，第２の出力素子
は、前記タイマ信号に応答して導通して前記交流電源に
よって前記負荷を駆動可能とする一方、前記第２の電源
回路は、前記残留電圧を調整して前記タイマ制御部に供
給して前記タイマ制御部の作動状態を確保することをを
特徴とする二線式タイマ。4. A pair of load connection terminals to which a series circuit of an AC power supply and a load are connected, and first and second connection terminals respectively connected to the load connection terminals for half-wave rectification of the AC power supply.
A second half-wave rectifier circuit, first and second output elements respectively connected between the output units of the first and second half-wave rectifier circuits to interrupt conduction therebetween, and a timer control for outputting a timer signal Unit, a first power supply circuit for adjusting the output of the first half-wave rectifier circuit and supplying the adjusted power to the timer control unit, and the second half-wave rectifier circuit when the timer signal is being output. A second power supply circuit connected between the first output element and the timer control unit; and a residual voltage generating means for generating a residual voltage when the second output element is turned on. While the second power supply circuit adjusts the residual voltage and supplies the residual voltage to the timer control unit, thereby conducting the timer in response to the timer signal to enable the load to be driven by the AC power supply. A two-wire system characterized by ensuring the operation of the control unit Ma.
じたタイマ信号を出力する請求項１ないし４のいずれか
に記載の二線式タイマ。5. The two-wire timer according to claim 1, wherein the timer control unit outputs a timer signal according to a plurality of modes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000056679A JP2001244801A (en) | 2000-03-02 | 2000-03-02 | Two-wire timer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000056679A JP2001244801A (en) | 2000-03-02 | 2000-03-02 | Two-wire timer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001244801A true JP2001244801A (en) | 2001-09-07 |
Family
ID=18577581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000056679A Pending JP2001244801A (en) | 2000-03-02 | 2000-03-02 | Two-wire timer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001244801A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007174409A (en) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | Two-wire electronic switch |
| JP2008097535A (en) * | 2006-10-16 | 2008-04-24 | Matsushita Electric Works Ltd | Two-wire switching device |
| JP2008228373A (en) * | 2007-03-08 | 2008-09-25 | Matsushita Electric Works Ltd | Two-wire switching device |
| CN104753513A (en) * | 2015-04-16 | 2015-07-01 | 成都互触科技有限公司 | Single-live wire electronic switch |
| CN104753510A (en) * | 2015-04-16 | 2015-07-01 | 成都互触科技有限公司 | Single-live wire access switch |
| CN104753509A (en) * | 2015-04-16 | 2015-07-01 | 成都互触科技有限公司 | Low-power single-live wire switch |
| CN104779940A (en) * | 2015-04-16 | 2015-07-15 | 成都互触科技有限公司 | Single-firewire electrifying switch |
| CN104796125A (en) * | 2015-04-16 | 2015-07-22 | 成都互触科技有限公司 | Single-live-wire switch |
| CN104811175A (en) * | 2015-04-16 | 2015-07-29 | 成都互触科技有限公司 | Low-power consumption single-firing line electronic switch |
-
2000
- 2000-03-02 JP JP2000056679A patent/JP2001244801A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007174409A (en) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | Two-wire electronic switch |
| JP4552847B2 (en) * | 2005-12-22 | 2010-09-29 | パナソニック電工株式会社 | 2-wire electronic switch |
| JP2008097535A (en) * | 2006-10-16 | 2008-04-24 | Matsushita Electric Works Ltd | Two-wire switching device |
| JP2008228373A (en) * | 2007-03-08 | 2008-09-25 | Matsushita Electric Works Ltd | Two-wire switching device |
| JP4706649B2 (en) * | 2007-03-08 | 2011-06-22 | パナソニック電工株式会社 | 2-wire switch device |
| CN104753513A (en) * | 2015-04-16 | 2015-07-01 | 成都互触科技有限公司 | Single-live wire electronic switch |
| CN104753510A (en) * | 2015-04-16 | 2015-07-01 | 成都互触科技有限公司 | Single-live wire access switch |
| CN104753509A (en) * | 2015-04-16 | 2015-07-01 | 成都互触科技有限公司 | Low-power single-live wire switch |
| CN104779940A (en) * | 2015-04-16 | 2015-07-15 | 成都互触科技有限公司 | Single-firewire electrifying switch |
| CN104796125A (en) * | 2015-04-16 | 2015-07-22 | 成都互触科技有限公司 | Single-live-wire switch |
| CN104811175A (en) * | 2015-04-16 | 2015-07-29 | 成都互触科技有限公司 | Low-power consumption single-firing line electronic switch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07284274A (en) | Power supply circuit | |
| JP2807579B2 (en) | Rectifier operable in at least two different AC supply voltage ranges | |
| JP2003319649A (en) | Power circuit for image forming device, and power control method for image forming device | |
| JPH02228298A (en) | Power circuit for voltage regulator of generator and method of generating field current | |
| JP2001244801A (en) | Two-wire timer | |
| JP3219145B2 (en) | Switching power supply | |
| US4697930A (en) | Transformerless clock circuit with duplex optoelectronic display | |
| JPH07326513A (en) | Electromagnet driving apparatus | |
| JPH1063351A (en) | Power unit | |
| JP2000123698A (en) | Two-wire timer | |
| JPH0574297A (en) | Relay driving apparatus | |
| SU1735833A1 (en) | Power-factor regulator | |
| JPS62152372A (en) | Power source device | |
| KR19980085723A (en) | Power supply circuit of ultra low power monitor | |
| KR0162572B1 (en) | Power saving circuit of a monitor | |
| JPH1023750A (en) | Power supply apparatus | |
| KR100370057B1 (en) | Stand-by control circuit for power supplies switching | |
| JP2000195648A (en) | Heater controller | |
| JPH11161086A (en) | Fixation heater temp. controlling device for electrophotographic device | |
| KR20010038874A (en) | A Power supply for a display device | |
| KR960039920A (en) | Soft starting circuit of monitor | |
| JPH10283041A (en) | Power supply voltage detection type controller | |
| JP2001258262A (en) | Constant-voltage power supply unit | |
| JP2000032742A (en) | Electric power unit | |
| JPH1141928A (en) | Power supply unit |