JP2001244747A - 物理乱数発生装置用増幅回路及びそれを用いた物理乱数発生装置 - Google Patents
物理乱数発生装置用増幅回路及びそれを用いた物理乱数発生装置Info
- Publication number
- JP2001244747A JP2001244747A JP2000054611A JP2000054611A JP2001244747A JP 2001244747 A JP2001244747 A JP 2001244747A JP 2000054611 A JP2000054611 A JP 2000054611A JP 2000054611 A JP2000054611 A JP 2000054611A JP 2001244747 A JP2001244747 A JP 2001244747A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- random number
- physical random
- input terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45574—Indexing scheme relating to differential amplifiers the IC comprising four or more input leads connected to four or more AAC-transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45658—Indexing scheme relating to differential amplifiers the LC comprising two diodes of current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
せる。 【解決手段】 微弱信号を増幅して物理乱数信号を発生
させるための物理乱数発生装置用増幅回路であって、第
1の非反転入力端子TVin1+と第1の反転入力端子
TVin1−とを含む第1差動入力端子対と、第2の非
反転入力端子Tvin2+と第2の反転入力端子Tvi
n2−とを含む第2差動入力端子対と、第1及び第2差
動入力端子対から入力される信号の線形結合として差動
出力信号を出力する差動増幅部と、前記差動出力信号を
出力する第1の反転出力端子TVO−と第1の非反転出
力端子TVO+とを含む第1差動出力端子対とを含む。
Description
いられる微小信号用増幅回路及びそれを用いた物理乱数
発生装置に関する。
ェナーダイオードやアバランシェダイオード等が有する
白色雑音を利用して物理乱数を発生する方法がある。
を有する微小な信号である。白色雑音を用いると、物理
的にほぼ完全にランダムな信号を発生するため純度の高
い乱数を得ることができる。但し、白色雑音の電圧振幅
は小さいため、実際に利用可能な程度の振幅を有する乱
数を取り出すためには、数100倍程度の増幅率を有す
る増幅回路を用いて白色雑音を増幅する必要がある。
を示す。MOS型トランジスタを用いた例を示す。
2つのMOS型のトランジスタ101a、101bのソ
ース端子S1とソース端子S2とが接続されている。ソ
ース端子S1、S2は、電流源2を介して接地されてい
る。
bのドレイン端子D1、D2は、例えば、負荷抵抗10
3a、103bを介して電源電圧VDDに接続されてい
る。ドレイン端子D1と負荷抵抗103aとの相互接続
点が反転出力端子TVout−に接続され、ドレイン端
子D2と負荷抵抗103bとの間の相互接続点が非反転
出力端子TVout+に接続されている。
bのゲート端子G1とG2とは、それぞれ、非反転入力
端子TVin+と反転入力端子TVin−とに接続され
ている。
ドの回路である。デュアルエンドの回路は、シングルエ
ンドの増幅器とは異なり回路構成が対称となるため、例
えば電源電圧VDDの変動があった場合に、その影響は反
転出力端子TVout−及び非反転出力TVout+の
両方に現れる。差動出力としては電源電圧の変動の影響
が打ち消されるため、微小信号の増幅に適している。
入出力特性を示す。横軸は入力電圧Vin(Vin+−
Vin-)、縦軸は出力電圧Vout(Vout+、V
out−)である。
して利用する場合のように非常に微小な振幅を増幅する
場合には、トランジスタ101aとトランジスタ101
bとの間に、わずかでも特性のバラツキ、例えば、しき
い値電圧(Vth)のバラツキが存在するだけでも以下
のような問題が生じる。
トランジスタ101aと101bとが全く同一の特性で
入力オフセットがゼロであれば増幅回路は図8のAで示
される領域内で動作するために入出力特性は線形で歪み
も少ないが、2つのトランジスタ101aと101bと
の間にわずか数mV程度の入力オフセットが存在するだ
けでも、増幅回路の動作範囲は、図8のBで表される範
囲までずれてしまう。
線形になっており、出力波形に歪みが生じる。
0倍の増幅率で増幅されて出力に現れるため、出力のオ
フセットとしては数100mVから1V程度という非常
に大きな値となってしまう。
態が非対称になるため、反転出力と非反転出力との対称
性がなくなる。電源の変動の影響を打ち消す作用が弱ま
り、出力信号のノイズの低減という観点からも好ましく
ない。
に信号波形の振幅幅が微小な素子の出力電圧を増幅する
のに適した物理乱数発生装置用増幅回路及びそれを用い
た物理乱数発生装置を提供することである。
ば、微弱信号を増幅して物理乱数信号を発生させるため
の物理乱数発生装置用増幅回路であって、第1の非反転
入力端子と第1の反転入力端子とを含む第1差動入力端
子対と、第2の非反転入力端子と第2の反転入力端子と
を含む第2差動入力端子対と、該第1及び第2差動入力
端子対から入力される信号の線形結合として差動出力信
号を出力する差動増幅部と、前記差動出力信号を出力す
る第1の反転出力端子と第1の非反転出力端子とを含む
物理乱数発生装置用増幅回路が提供される。
明の一実施の形態による物理乱数発生装置用増幅回路に
ついて説明する。
回路ブロック図である。物理乱数発生装置用増幅回路B
は、差動型のアンプ部AP(差動増幅器)と差動型低域
通過フィルター(Low Pass Filter)回
路LPFとを有している。
図を示す。
を示す回路図であり、図3はアンプ部APの負荷回路部
LS(図2の点線で囲んだ部分)の回路図を示す。
DA1、DA2と、出力回路OCとを含む。
つのnチャネルMOSトランジスタM1a、M1bのソ
ース端子S1a、S1bとが相互に接続され、その相互
接続点から例えば100μAの定電流源C1を介して接
地されている。
ゲート端子G1aとG1bは、それぞれ、第1の非反転
入力端子TVin1+と第1の反転入力端子TVin1
−とに接続されている。
イン端子D1a、D1bは、例えば、それぞれ100μ
Aの定電流源3a、3bを介して電源電圧VDDに接続さ
れている。
互接続点をA−と称する。ドレイン端子D1bと定電流
源3bとの相互接続点をA+と称する。
つのnチャネルMOSトランジスタM2a、M2bのソ
ース端子S2a、S2bとが相互に接続され、その相互
接続点から、例えば100μAの定電流源C2を介して
接地されている。
ゲート端子G2aとG2bは、それぞれ、第2の非反転
入力端子TVin2+と第2の反転入力端子TVin2
−とに接続されている。
イン端子D2a、D2bは、定電流源3c、3dを介し
て電源電圧VDDに接続されている。ドレイン端子D2a
と定電流源3cとの間の相互接続点をB−と、ドレイン
端子D2bと定電流源3dとの相互接続点をB+と称す
る。
転出力OC+に接続されている。相互接続点A+と相互
接続点B+とが反転出力OC-に接続されている。
ジスタM3a、M3bと、負荷回路LSとを含む。負荷
回路LSは、負荷Zaと負荷Zbとを含む。
線OC-、非反転出力配線OC+は、2つの出力信号は、
それぞれ2つのMOSトランジスタM3a、M3bのソ
ース端子S3a、S3bに接続される。
とトランジスタM3bのドレイン端子D3bとが負荷回
路部LSの負荷Zaと負荷Zbとに接続される。ドレイ
ン端子D3aと負荷Zaとの相互接続点が、第1の反転
出力端子TV0−に接続されている。ドレイン端子D3
bと負荷Zbとの間の相互接続点が、第1の非反転出力
端子TV0+に接続されている。
る。増幅回路DA1の差動入力電圧に応じて得られる差
動出力電流が、相互接続点A+、A−から出力される。
増幅回路DA2の差動入力電圧に応じて得られる差動出
力電流が、相互接続点B+、B−から出力される。これ
らの差動出力電流が、非反転出力OC+、OC−のノー
ドで加算され、出力回路中の負荷によって電圧に変換さ
れて出力される。
ようになる。
力電圧が等しい状態においては、n型のMOSトランジ
スタM1a、M1bに流れるドレイン電流が等しい。電
流保存則により、n型のMOSトランジスタM1a、M
1bに流れるドレイン電流は、それぞれ50μAとな
る。相互接続点(節点)A−と相互接続点(節点)A+
とから、それぞれ50μAずつの電流が流れる。
相互接続点(節点)B−と相互接続点(節点)B+とか
ら、それぞれ50μAずつの電流が流れる。
力端子TVO−と第1の非反転出力端子TVO+とか
ら、トランジスタM3a及びトランジスタM3bを通し
て100μAずつの電流が、負荷Za及びZbに流れ
る。
>=(Vin1+)−(Vin1−)が入力されると、
第1の非反転出力端子TVout1−と第1の反転出力
端子TVout1+からの差動出力電流<i1>は、<
i1>=gm1・<v1>で表される。
互コンダクタンスである。
圧<v2>=(Vin2+)−(Vin2−)が入力さ
れると、節点B−と節点B+とから流れる差動出力電流
<i2>は、<i2>=gm2・<v2>で表される。
互コンダクタンスである。
とがそれぞれ加算された電流は、ゲート接地(BIAS
端子が接地されている。)されたカスコードトランジス
タM3a、M3bを通って負荷Za、Zbを流れる。
{<i1>+<i2>}=gm1・Rout・<v1>
+gm2・Rout・<v2>が得られる。
・Rout=Bdとおくと、<VO>=Ad・<v1>
+Bd・<v2>が成り立つ。
る。gm1≒gm2=1mMhoと仮定すると、40d
Bの差動増幅率を得るためには、Routとして100
kΩの値が必要となる。バイアス電流を100μAとす
ると、出力の動作点は10Vと非常に高い値になるた
め、単純な抵抗を負荷として用いると、電源電圧の制約
が大きくなる。
つのn型MOSトランジスタM4a、M4b、M4c、
M4dを含む。4つのトランジスタM4a、M4b、M
4c、M4dのソース端子S4a、S4b、S4c、S
4dが全て共通に接続され、電流源C1、C2(図2)
の一端と共通に接地されている。
ジスタM4aとトランジスタM4bとのゲート端子G4
aとG4bとが接続されるとともに、トランジスタM4
a、M4cのドレイン端子D4a、D4cと接続され
る。これらの端子は、トランジスタM3aのドレイン端
子D3aと接続される。
とのゲート端子G4cとG4dとが接続されるととも
に、トランジスタM4b、M4dのドレイン端子D4
b、D4dと接続される。
レイン端子D3dに接続される。
ジスタM4a、M4cに分流する。非反転出力配線OC
+の電流i+は、トランジスタM4b、M4dに分流す
る。
全て同じ特性をもつと仮定する。コンダクタンスをgm
4とし、ドレイン抵抗をrds4とする。
ho、rdsの値としては数100kΩ程度に設定す
る。このような条件下で、以下に小信号解析にて動作を
説明する。
になる。
・(v+)+(v+/rds4) i−=ia+icの関係から、 i−=gm4・(v−)+(v−/rds4)+gm4
・(v+)+(v−/rds4) 従って、(i+)−(i−)={gm4・(v−)+
(v+/rds4)+gm4・(v+)+(v+/rd
s4)}−{gm4・(v−)+(v−/rds4)+
gm4・(v+)+(v−/rds4)}=2{(v
+)−(v−)}/rds4となる。
ち数100kΩという高い等価抵抗値を示すことにな
る。Active Loadを用いることにより、小信
号的に高い抵抗値が得られる。
回路図を示す。
の差動入力端子TX+,TX−と、1対の差動出力端子
TY+,TY−とを有している。
との間に第1の抵抗R1が接続され、同様に、差動入力
端子TX−と差動出力端子TY−との間に第2の抵抗R
2が接続されている。差動出力端子TY+,TY−の間
には第1の容量C1が接続されている。第1の容量C1
は、抵抗R1、R2と共にRC回路を構成する。
プ部APの第1の非反転出力端子TVO−と第1の反転
出力端子TVO+は、増幅器の最終的な反転出力端子T
O−と非反転出力端子TO+とに接続されている。
反転出力端子TVO+から出力された信号は、低域通過
フィルターLPFを通してアンプ部APの第1の非反転
入力端子TVin1+、第1の反転入力端子TVin1
−にフィードバックされる。ネガティブフィードバック
回路が形成される。
る。
VO+>−<VO−>、<V1>=<Vin1+>−<
Vin1−>、<V2>=<Vin2+>−<Vin2
−>である。
されるものとする。
(s)・<V2> ここで、差動出力端子TV0(+、−)から第1の差動
入力端子TVin1(+、−)に対してf(s)の帰還
係数f(s)(Feedback factor)で帰
還をかけると、閉回路における伝達関数は以下のように
表される。
O>−Bd(s)・<V2> 従って、{1+Ad(s)・f(s)}・<VO>=−
Bd(s)・<V2>である。
>/{1+Ad(s)・f(s)} 以上の関係から、差動入力<V2>に対する差動出力<
V0>の伝達関数Xd(s)は次式のように書ける。 Xd(s)=<VO>/<V2>=−Bd(s)/{1
+Ad(s)・f(s)}
1/{1+s・τf}で表される1次の低域通過フィル
ター特性を示すものとする。さらに、Ad(s)=A
d、Bd(s)=Bdの関係が成立する。すなわちf
(s)の遅れ時間に対して、Ad(s)、Bd(s)の
遅れ時間が無視できると仮定し、Ad≒Bd>>1と仮
定すると、伝達関数は以下のようになる。
域)でBd/Ad≒1(Ad≒Bdの関係より)であ
る。
τf)から周波数fz=Ad/(2πτf)まで単調に増
加し、fz=Ad/(2πτf)でBdの値をもつ。周
波数fz=Ad/(2πτf)以降は、増幅率αは、周
波数によらずほぼ一定の値Bdを有する。
Bは、高周波領域では増幅率α=Bdの大きな値を有
し、低周波領域では増幅率がほぼ1となるHFP(Hi
ghPass Filter)特性を有する。
反転入力端子TVin2+及び第2の反転入力端子TV
in2−に印加される入力信号に入力オフセットなどに
起因するDCを含む低周波成分が重畳されていた場合に
は、その低周波入力に対しては増幅率がほぼ1になる。
高周波の信号入力に対しては増幅率はBd(約100程
度)となる。
対する増幅率はほぼ1であり、出力オフセットは数mV
の低い値を維持する。一方、数10μVの信号入力に対
する増幅率は100程度と高く、最終的な出力電圧<V
O−>及び<VO+>として、数mVから数10mVの
出力を得ることができる。
イオードADを接続した物理乱数発生装置Cのブロック
図を示す。
乱数発生部Dとを含む。
Dとの間に接続されたアバランシェダイオードADと負
荷抵抗Rとの直列接続を有する配線を含む。アバランシ
ェダイオードADと負荷抵抗Rとの相互接続点が第2の
容量C2を介して増幅回路Bの第2の非反転入力端子T
Vin2+に接続されている。
の第2の反転入力端子TVin2−と接地端子GNDと
の間に接続された第3の容量C3を含む。第3の容量C
3は第2の容量C2とのバランスをとるために設けられ
ている。
白色雑音による微小振幅を有する電圧波形が、増幅回路
Bの第2の非反転入力端子TVin2+に入力される。
n2+に入力される電圧と、増幅回路Bの第2の反転入
力端子TVin2−に入力される電圧との差を、増幅回
路Bによって増幅し、Vout{(VO+)−(VO
−)}として増幅された出力波形を得る。
DC成分がカットされるため、入力電圧のオフセットの
影響を受けない。波形の歪みが少ない物理乱数を発生さ
せることが可能となる。
うに接続することで、入力オフセットの影響をほとんど
受けず、かつ信号に対して高い増幅率をもつ増幅回路が
構成できる。
の増幅回路を例にとって説明したが、さらに高い増幅率
を得るときには、この増幅回路を複数段カスケード接続
すればよい。
路の増幅率を乗じた値になるが、出力オフセットにそれ
ぞれの増幅回路の入力オフセットをΔVoffとする
と、N段のカスケード接続でも、オフセット電圧は、
(N)0.5ΔVoffにしかならないため、オフセット
の影響は小さい。
の増幅回路およびそれを用いた物理乱数発生装置につい
て例示的に説明したが、その他、種々の変更、改良、組
み合わせ等が可能なことは当業者には自明あろう。
成分は十分高い増幅率で増幅しつつオフセットなどのD
C成分を含めた低周波成分に関しては増幅率を下げるこ
とができる物理乱数発生装置用の増幅回路及びそれを用
いた物理乱数発生装置を得ることができる。
用増幅回路のブロック図である。
回路図である。
ある。
ターの回路図である。
図である。
素子を接続した状態のブロック図である。
を示す図である。
端子 A+、A−、B+、B− 節点 TVO− 第1の反転出力端子 TVO+ 第1の非反転出力端子 TY+,TY− 差動型低域通過フィルターの差動出力
端子 TO+ 非反転出力端子 TO− 反転出力端子 D 物理乱数発生部 AD アバランシェダイオード
Claims (5)
- 【請求項1】 微弱信号を増幅して物理乱数信号を発生
させるための物理乱数発生装置用増幅回路であって、 第1の非反転入力端子と第1の反転入力端子とを含む第
1差動入力端子対と、 第2の非反転入力端子と第2の反転入力端子とを含む第
2差動入力端子対と、 該第1及び第2差動入力端子対から入力される信号の線
形結合として差動出力信号を出力する差動増幅部と、 前記差動出力信号を出力する第1の反転出力端子と第1
の非反転出力端子とを含む物理乱数発生装置用増幅回
路。 - 【請求項2】 さらに、1対の差動入力端子と1対の差
動出力端子を有し、 入力された差動信号に対してその低周波成分を通過させ
て差動出力する、差動型低域通過フィルター回路を含
み、 前記第1の差動出力端子対と前記第1の差動入力端子対
との間に該差動型低域通過フィルター回路を配置してフ
ィードバックループを形成する請求項1に記載の物理乱
数発生装置用増幅回路。 - 【請求項3】 請求項1又は2のいずれかに記載の物理
乱数発生装置用増幅回路と、 該物理乱数発生装置用増幅回路の前記第2の非反転入力
端子、および前記第2の反転入力端子の一方、あるいは
両方に接続される物理乱数発生手段とを含む物理乱数発
生装置。 - 【請求項4】 前記物理乱数発生手段は、白色雑音を発
生する素子である請求項3記載の物理乱数発生装置。 - 【請求項5】 前記物理乱数発生手段は、アバランシェ
フォトダイオード又はツェナーダイオードである請求項
3記載の物理乱数発生装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000054611A JP4544683B2 (ja) | 2000-02-29 | 2000-02-29 | 物理乱数発生装置 |
US09/791,749 US6469576B2 (en) | 2000-02-29 | 2001-02-26 | Amplifier circuit for a physical random number generator and a random number generator using the same |
EP01104826A EP1130771B1 (en) | 2000-02-29 | 2001-02-27 | Amplifier circuit for a physical random number generator and a random number generator using the same |
KR10-2001-0010043A KR100519562B1 (ko) | 2000-02-29 | 2001-02-27 | 물리 난수 발생 장치용 증폭 회로 및 그것을 이용한 물리난수 발생 장치 |
DE60119010T DE60119010T2 (de) | 2000-02-29 | 2001-02-27 | Verstärkerschaltung für einen physikalen Zufallszahlengenerator und Zufallszahlengenerator mit einem solchen Verstärker |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000054611A JP4544683B2 (ja) | 2000-02-29 | 2000-02-29 | 物理乱数発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001244747A true JP2001244747A (ja) | 2001-09-07 |
JP4544683B2 JP4544683B2 (ja) | 2010-09-15 |
Family
ID=18575842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000054611A Expired - Fee Related JP4544683B2 (ja) | 2000-02-29 | 2000-02-29 | 物理乱数発生装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6469576B2 (ja) |
EP (1) | EP1130771B1 (ja) |
JP (1) | JP4544683B2 (ja) |
KR (1) | KR100519562B1 (ja) |
DE (1) | DE60119010T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009510902A (ja) * | 2005-09-30 | 2009-03-12 | ソニー エリクソン モバイル コミュニケーションズ, エービー | 長いキーパッドを用いた共用鍵暗号化 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7126423B1 (en) * | 2000-11-20 | 2006-10-24 | Sitel Semiconductor B.V. | Differential difference amplifier for amplifying small signals close to zero volts |
US6624688B2 (en) * | 2002-01-07 | 2003-09-23 | Intel Corporation | Filtering variable offset amplifer |
US6650184B2 (en) | 2002-03-15 | 2003-11-18 | Intel Corporation | High gain amplifier circuits and their applications |
US6756841B2 (en) * | 2002-03-15 | 2004-06-29 | Intel Corporation | Variable offset amplifier circuits and their applications |
US7290154B2 (en) | 2004-04-27 | 2007-10-30 | Georgia Tech Research Corporation | Probabilistic and introverted switching to conserve energy in a digital system |
WO2007014031A1 (en) * | 2005-07-22 | 2007-02-01 | Psigenics Corporation | Device and method for responding to influences of the mind |
WO2007102132A1 (en) * | 2006-03-09 | 2007-09-13 | Nxp B.V. | Amplification stage |
US7668522B2 (en) | 2006-06-29 | 2010-02-23 | Itt Manufacturing Enterprises, Inc. | Ultra wide band, differential input/output, high frequency active combiner in an integrated circuit |
KR100871810B1 (ko) | 2007-03-23 | 2008-12-03 | 삼성전자주식회사 | 랜덤 신호 발생기, 이를 포함하는 난수 발생기 및 난수발생 방법 |
US20140197865A1 (en) | 2013-01-11 | 2014-07-17 | International Business Machines Corporation | On-chip randomness generation |
US9547476B2 (en) | 2014-10-15 | 2017-01-17 | The United States Of America, As Represented By The Secretary Of The Army | Semiconductor-junction-derived random number generation with triggering mechanism |
RU2624565C1 (ru) * | 2016-02-11 | 2017-07-04 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Инструментальный усилитель для работы при низких температурах |
EP3680825A1 (en) * | 2019-01-08 | 2020-07-15 | Universität Zürich | Random weight generating circuit |
US10840865B1 (en) * | 2019-07-16 | 2020-11-17 | Analog Devices International Unlimited Company | Differential reference buffer for analog-to-digital converters |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50157144U (ja) * | 1974-06-12 | 1975-12-26 | ||
US4175258A (en) * | 1978-07-28 | 1979-11-20 | The United States Of America As Represented By The United States Department Of Energy | High level white noise generator |
JPH02145010A (ja) * | 1988-11-25 | 1990-06-04 | Ricoh Co Ltd | 乱数雑音発生方式 |
JPH0955632A (ja) * | 1995-08-14 | 1997-02-25 | Nec Corp | 高利得増幅回路 |
US5736899A (en) * | 1996-05-15 | 1998-04-07 | Bowers; Derek F. | Fully differential voltage controlled operational transconductance amplifier |
US5892609A (en) * | 1996-05-24 | 1999-04-06 | Kabushiki Kaisha Toshiba | Digital signal receiver circuit |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03293806A (ja) * | 1990-04-11 | 1991-12-25 | Fujitsu Ltd | 出力オフセット補償回路 |
JPH0637556A (ja) * | 1992-07-14 | 1994-02-10 | Sony Corp | 差動型フォトダイオード出力装置 |
JP2715883B2 (ja) * | 1993-12-28 | 1998-02-18 | 日本電気株式会社 | 光増幅装置 |
JPH08279718A (ja) * | 1995-04-07 | 1996-10-22 | Nec Corp | オフセット除去増幅回路 |
KR0147489B1 (ko) * | 1995-06-02 | 1998-12-01 | 김주용 | 단일 입력을 차동 출력으로 변환시키는 전압이득 증폭기 |
JP3601890B2 (ja) * | 1995-10-30 | 2004-12-15 | 株式会社東芝 | オフセット除去回路 |
US5706218A (en) | 1996-05-15 | 1998-01-06 | Intel Corporation | Random number generator |
JPH10190385A (ja) * | 1996-12-27 | 1998-07-21 | Matsushita Electric Ind Co Ltd | 増幅回路ユニットおよび増幅回路 |
US5880634A (en) * | 1997-03-21 | 1999-03-09 | Plato Labs, Inc. | Wide band-width operational amplifier |
JP2000031759A (ja) * | 1998-07-10 | 2000-01-28 | Fujitsu Ltd | 差動増幅回路 |
-
2000
- 2000-02-29 JP JP2000054611A patent/JP4544683B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-26 US US09/791,749 patent/US6469576B2/en not_active Expired - Fee Related
- 2001-02-27 EP EP01104826A patent/EP1130771B1/en not_active Expired - Lifetime
- 2001-02-27 KR KR10-2001-0010043A patent/KR100519562B1/ko not_active IP Right Cessation
- 2001-02-27 DE DE60119010T patent/DE60119010T2/de not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50157144U (ja) * | 1974-06-12 | 1975-12-26 | ||
US4175258A (en) * | 1978-07-28 | 1979-11-20 | The United States Of America As Represented By The United States Department Of Energy | High level white noise generator |
JPH02145010A (ja) * | 1988-11-25 | 1990-06-04 | Ricoh Co Ltd | 乱数雑音発生方式 |
JPH0955632A (ja) * | 1995-08-14 | 1997-02-25 | Nec Corp | 高利得増幅回路 |
US5736899A (en) * | 1996-05-15 | 1998-04-07 | Bowers; Derek F. | Fully differential voltage controlled operational transconductance amplifier |
US5892609A (en) * | 1996-05-24 | 1999-04-06 | Kabushiki Kaisha Toshiba | Digital signal receiver circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009510902A (ja) * | 2005-09-30 | 2009-03-12 | ソニー エリクソン モバイル コミュニケーションズ, エービー | 長いキーパッドを用いた共用鍵暗号化 |
JP4866909B2 (ja) * | 2005-09-30 | 2012-02-01 | ソニー エリクソン モバイル コミュニケーションズ, エービー | 長いキーパッドを用いた共用鍵暗号化 |
Also Published As
Publication number | Publication date |
---|---|
DE60119010D1 (de) | 2006-06-01 |
US6469576B2 (en) | 2002-10-22 |
EP1130771B1 (en) | 2006-04-26 |
US20010017569A1 (en) | 2001-08-30 |
EP1130771A1 (en) | 2001-09-05 |
KR20010085673A (ko) | 2001-09-07 |
DE60119010T2 (de) | 2006-09-14 |
JP4544683B2 (ja) | 2010-09-15 |
KR100519562B1 (ko) | 2005-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6717474B2 (en) | High-speed differential to single-ended converter | |
US4829266A (en) | CMOS power operational amplifier | |
JP4544683B2 (ja) | 物理乱数発生装置 | |
US7042291B2 (en) | Balanced amplifier and filter using the same | |
JPH0786850A (ja) | 完全差動演算増幅器、および差動演算増幅器における同相再構築の方法 | |
JP4515241B2 (ja) | 出力増幅回路及びそれを用いたセンサ装置 | |
KR0134178B1 (ko) | 개량된 선형성을 갖는 트랜스콘덕턴스 셀 | |
US4742308A (en) | Balanced output analog differential amplifier circuit | |
JPH08250941A (ja) | 低歪差動増幅回路 | |
US8169263B2 (en) | Differential gm-boosting circuit and applications | |
US6525608B2 (en) | High gain, high bandwidth, fully differential amplifier | |
US7532069B2 (en) | Differential amplifying circuit | |
US8570099B2 (en) | Single-ended-to-differential filter using common mode feedback | |
US7098736B2 (en) | Amplifier circuit | |
US8823450B2 (en) | Multiple-output transconductance amplifier based instrumentation amplifier | |
JP2004222238A (ja) | 可変時定数回路及びこれを用いたフィルタ回路 | |
US5977818A (en) | Multi-input transistor circuit and multi-input transconductance circuit | |
US20140159813A1 (en) | Enhanced transconductance circuit | |
CN113572458B (zh) | 电压比较单元及电压比较器 | |
JP3262887B2 (ja) | リミッタ増幅器 | |
Lopez-Martin et al. | ±1.5 V 3 mW CMOS V–I converter with 75 dB SFDR for 6 Vpp input swings | |
JP2008011051A (ja) | 差動演算増幅器 | |
JP2018014547A (ja) | 増幅回路 | |
JP6227143B2 (ja) | オペアンプ回路 | |
JP2006166076A (ja) | 演算増幅回路および積分器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100629 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |