JP2001242820A - Video image processing device and method - Google Patents
Video image processing device and methodInfo
- Publication number
- JP2001242820A JP2001242820A JP2000054247A JP2000054247A JP2001242820A JP 2001242820 A JP2001242820 A JP 2001242820A JP 2000054247 A JP2000054247 A JP 2000054247A JP 2000054247 A JP2000054247 A JP 2000054247A JP 2001242820 A JP2001242820 A JP 2001242820A
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- pixel
- video signal
- display device
- horizontal direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、液晶ディスプレ
イのような固定画素表示装置に、アナログ映像信号の画
像を表示させる際に用いて好適な映像処理装置及び方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video processing apparatus and method suitable for displaying an image of an analog video signal on a fixed pixel display device such as a liquid crystal display.
【０００２】[0002]
【従来の技術】液晶ディスプレイのような画像表示装置
では、水平方向及び垂直方向の画素が固定されている。
このような固定画素の表示装置でアナログ映像信号を入
力して表示させる場合、従来、表示装置の画素配列に対
応するように、画素変換を行う必要がある。画素変換を
行う変換回路は、補間フィルタの構成となっており、水
平方向及び垂直方向の画素変換を行うとすると、二次元
の補間フィルタが必要になる。このため、このような画
素変換を行う変換回路を設けると、回路規模が増大す
る。また、画素変換は補間フィルタを通すため、画素変
換を行うことにより、画質劣化を招く。2. Description of the Related Art In an image display device such as a liquid crystal display, horizontal and vertical pixels are fixed.
When an analog video signal is input and displayed on such a fixed pixel display device, conventionally, it is necessary to perform pixel conversion so as to correspond to the pixel arrangement of the display device. The conversion circuit that performs pixel conversion has an interpolation filter configuration. If pixel conversion in the horizontal direction and vertical direction is performed, a two-dimensional interpolation filter is required. Therefore, if a conversion circuit for performing such pixel conversion is provided, the circuit scale increases. Further, since the pixel conversion passes through an interpolation filter, the image conversion is deteriorated by performing the pixel conversion.
【０００３】図４は、従来の固定画素の表示装置でアナ
ログ映像信号を表示させる場合の構成を示すものであ
る。図４において、固定画素表示装置１１７は、液晶デ
ィスプレイのように画素配列が固定されている表示装置
である。この固定画素表示装置１１７の画素配列として
は、例えば、水平方向が１０２４画素、垂直方向が７６
８画素とされている。FIG. 4 shows a configuration for displaying an analog video signal on a conventional fixed pixel display device. In FIG. 4, a fixed pixel display device 117 is a display device in which the pixel arrangement is fixed, such as a liquid crystal display. The pixel array of the fixed pixel display device 117 is, for example, 1024 pixels in the horizontal direction and 76 pixels in the vertical direction.
The number of pixels is eight.
【０００４】入力端子１０１にアナログ映像信号が供給
される。このアナログ映像信号は、例えば、走査線数５
２５本のプログレッシブル信号とし、この映像信号は、
ＮＴＳＣ信号をクロマデコードし、インターレス／プロ
グレッシブル変換を行い、ＲＧＢ信号に変換したもので
ある。[0004] An analog video signal is supplied to an input terminal 101. This analog video signal has, for example, five scanning lines.
25 progressive signals, and this video signal is
The NTSC signal is chroma-decoded, interlaced / progressive converted, and converted to an RGB signal.
【０００５】入力端子１０１からのアナログ映像信号
は、Ａ／Ｄコンバータ１０２に供給される。Ａ／Ｄコン
バータ１０２には、クロック発生回路１０３からサンプ
リングクロックＣＫ１０１が供給される。入力端子１０
１に入力された映像信号は、このクロック発生回路１０
３からのサンプリングクロックＣＫ１０１によりディジ
タル化される。[0005] An analog video signal from an input terminal 101 is supplied to an A / D converter 102. The sampling clock CK101 is supplied from the clock generation circuit 103 to the A / D converter 102. Input terminal 10
1 is supplied to the clock generation circuit 10.
3 is digitized by the sampling clock CK101.
【０００６】サンプリングクロックＣＫ１０１として
は、ＮＴＳＣカラーサブキャリア周波数の整数倍（４ｆ
scや８ｆsc）や、１３．５ＭＨｚの整数倍、正方格子状
に画素をサンプルする周波数が選ばれる。ここでは、サ
ンプリングクロックＣＫ１０１は、正方格子状に画素を
サンプルする周波数である２５．１７５ＭＨｚが使用さ
れる。The sampling clock CK101 is an integer multiple (4f) of the NTSC color subcarrier frequency.
sc or 8fsc), or an integer multiple of 13.5 MHz, or a frequency at which pixels are sampled in a square lattice. Here, 25.175 MHz, which is a frequency for sampling pixels in a square lattice, is used as the sampling clock CK101.
【０００７】Ａ／Ｄコンバータ１０２の出力は、破線で
囲んで示す２次元画素変換回路１２０に供給される。２
次元画素変換回路１２０は、固定画素表示装置１１７の
水平方向及び垂直方向の画素配列に応じて、水平方向及
び垂直方向の画素変換を行うものである。[0007] The output of the A / D converter 102 is supplied to a two-dimensional pixel conversion circuit 120 indicated by a broken line. 2
The two-dimensional pixel conversion circuit 120 performs horizontal and vertical pixel conversion according to the horizontal and vertical pixel arrangement of the fixed pixel display device 117.
【０００８】Ａ／Ｄコンバータ１０２からのディジタル
映像信号の画素配列は、２次元画素変換回路１２０で、
（１０２４×７６８）画素の固定画素表示装置１１７の
画素配列に対応するように変換される。この画素変換さ
れたディジタル映像信号が２次元画素変換装置１２０か
ら固定画素表示装置１１７に供給される。The pixel arrangement of the digital video signal from the A / D converter 102 is determined by a two-dimensional pixel conversion circuit 120.
The conversion is performed so as to correspond to the pixel array of the fixed pixel display device 117 having (1024 × 768) pixels. The pixel-converted digital video signal is supplied from the two-dimensional pixel converter 120 to the fixed pixel display 117.
【０００９】固定画素表示装置１１７には、クロック発
生回路１０４からクロックＣＫ１０２が供給される。こ
のクロックＣＫ１０２は、固定画素表示装置１１７を駆
動させるためのクロックである。固定画素表示装置１１
７の画素配列は、水平方向が１０２４画素、垂直方向が
７６８画素であり、水平ブランキング期間を加えると、
水平方向が１２８０画素、垂直方向が８４０画素であ
る。そして、ＮＴＳＣ方式の信号から形成されたプログ
レッシブル信号の場合には、フレーム周波数は、５９．
９４Ｈｚである。したがって、クロックＣＫ１０２の周
波数は、 １２８０×８４０×５９．９４＝６４．４４７ＭＨｚ となっている。A clock CK 102 is supplied from the clock generation circuit 104 to the fixed pixel display device 117. The clock CK102 is a clock for driving the fixed pixel display device 117. Fixed pixel display device 11
7 is 1024 pixels in the horizontal direction and 768 pixels in the vertical direction, and when a horizontal blanking period is added,
The horizontal direction is 1280 pixels, and the vertical direction is 840 pixels. In the case of the progressive signal formed from the signal of the NTSC system, the frame frequency is 59.
94 Hz. Therefore, the frequency of the clock CK102 is 1280 × 840 × 59.94 = 64.447 MHz.
【００１０】固定画素表示装置１１７には、このよう
に、（１０２４×７６８）の画素配列に変換されたディ
ジタル映像信号が供給されると共に、６４．４４７ＭＨ
ｚのクロックＣＫ１０２が供給される。これにより、固
定画素表示装置１１７に、入力アナログ映像信号に基づ
く画像が表示される。The fixed pixel display device 117 is supplied with the digital video signal converted into the (1024 × 768) pixel array as described above, and has 64.447 MH.
The clock CK102 of z is supplied. As a result, an image based on the input analog video signal is displayed on the fixed pixel display device 117.
【００１１】上述のように、２次元画素変換回路１２０
は、固定画素表示装置１１７の画素配列に対応するよう
に、Ａ／Ｄコンバータ１０２からの映像信号の画素配列
を変換するものである。この２次元画素変換回路１２０
は、例えば、周辺４画素の画素データから、直線補間に
より画素データを求める構成とされている。As described above, the two-dimensional pixel conversion circuit 120
Converts the pixel array of the video signal from the A / D converter 102 so as to correspond to the pixel array of the fixed pixel display device 117. This two-dimensional pixel conversion circuit 120
Is configured to obtain pixel data by linear interpolation from pixel data of four peripheral pixels, for example.
【００１２】すなわち、図５は、このような画素変換を
説明するものである。いま、図５Ａに示す画素配列のデ
ータを、図５Ｂに示す画素配列になるように画素変換を
行うとする。FIG. 5 illustrates such pixel conversion. Now, it is assumed that the pixel conversion is performed so that the data of the pixel array shown in FIG. 5A becomes the pixel array shown in FIG. 5B.
【００１３】例えば、図５Ｂにおける出力画素データＳ
２２を求めることを考える。この場合、画素データＳ２
２は、その周辺の例えば４つの画素データＰ１１、Ｐ１
２、Ｐ２１、Ｐ２２（図５Ａ）から直線補間演算により
求めるとができる。つまり、係数をＫ11〜Ｋ14とする
と、画素データＳ２２は、 Ｓ２２＝Ｋ11×Ｐ１１＋Ｋ12×Ｐ１２＋Ｋ13×Ｐ２１＋
Ｋ14×Ｐ２２ として求められる。係数Ｋ11〜Ｋ14は、画素データＳ２
２と、各画素Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２の距離に
応じて決定される。For example, the output pixel data S in FIG.
Consider finding 22. In this case, the pixel data S2
2 is, for example, four pixel data P11 and P1 around the
2, P21 and P22 (FIG. 5A) can be obtained by linear interpolation calculation. That is, when the coefficient K 11 ~K 14, the pixel data S22,, S22 = K 11 × P11 + K 12 × P12 + K 13 × P21 +
K 14 × P22. Coefficient K 11 ~K 14, the pixel data S2
2 and the distance between the pixels P11, P12, P21, and P22.
【００１４】図４における２次元画素変換回路１２０
は、このように周辺４画素からその近傍にある画素を補
間演算により求めるようにして、入力映像信号の画素配
列を、固定画素表示装置１１７の画素配列に応じて変換
するものである。The two-dimensional pixel conversion circuit 120 in FIG.
Is to convert the pixel array of the input video signal according to the pixel array of the fixed pixel display device 117 in such a manner that the pixels in the vicinity thereof are obtained from the four peripheral pixels by interpolation.
【００１５】この画素変換回路１２０は、隣接ラインの
画素のデータを取り出すためのライン遅延回路１０５
と、各ラインにおいて連続する２画素のデータを取り出
すための１画素遅延回路１０６及び１０７と、各ライン
毎に取り出された連続する２画素のデータに対して係数
を乗算する乗算回路１０８〜１１１と、係数を発生させ
るための水平カウンタ１１２及び垂直カウンタ１１３
と、各乗算回路１０８〜１１１のの出力を加算する加算
回路１１４〜１１６とにより構成できる。The pixel conversion circuit 120 is a line delay circuit 105 for extracting data of a pixel on an adjacent line.
And one-pixel delay circuits 106 and 107 for extracting data of two consecutive pixels in each line, and multiplication circuits 108 to 111 for multiplying data of two consecutive pixels extracted for each line by a coefficient. , Horizontal counter 112 and vertical counter 113 for generating coefficients
And addition circuits 114 to 116 for adding the outputs of the multiplication circuits 108 to 111.
【００１６】つまり、図４において、Ａ／Ｄコンバータ
１０２の出力は、１ライン遅延回路１０５に供給される
と共に、１画素遅延回路１０６、乗算回路１０８に供給
される。１画素遅延回路１０６の出力が乗算回路１０９
に供給される。１ライン遅延回路１０５の出力が乗算回
路１１０に供給されると共に、１画素遅延回路１０７を
介して、乗算回路１１１に供給される。That is, in FIG. 4, the output of the A / D converter 102 is supplied to a one-line delay circuit 105, and also to a one-pixel delay circuit 106 and a multiplication circuit 108. The output of the one-pixel delay circuit 106 is a multiplication circuit 109
Supplied to The output of the one-line delay circuit 105 is supplied to the multiplication circuit 110 and is also supplied to the multiplication circuit 111 via the one-pixel delay circuit 107.
【００１７】乗算回路１０８〜１１１には、水平カウン
タ１１２及び垂直カウンタ１１３の出力が供給される。
乗算回路１０８〜１１１の係数は、水平カウンタ１１２
及び垂直カウンタ１１３により生成される。The outputs of the horizontal counter 112 and the vertical counter 113 are supplied to the multiplying circuits 108 to 111.
The coefficients of the multiplication circuits 108 to 111 are
And a vertical counter 113.
【００１８】乗算回路１０８の出力と乗算回路１０９の
出力とが加算回路１１４に供給される。乗算回路１１０
の出力と乗算回路１１１の出力とが加算回路１１５に供
給される。加算回路１１４の出力と加算回路１１５の出
力とが加算回路１１６に供給される。これら、加算回路
１１４、１１５、１１６により、乗算回路１０８〜乗算
回路１１１の出力が加算される。The output of the multiplication circuit 108 and the output of the multiplication circuit 109 are supplied to the addition circuit 114. Multiplication circuit 110
And the output of the multiplication circuit 111 are supplied to the addition circuit 115. The output of the addition circuit 114 and the output of the addition circuit 115 are supplied to the addition circuit 116. The outputs of the multiplication circuits 108 to 111 are added by the addition circuits 114, 115, and 116.
【００１９】１ライン遅延回路１０５の前段及び後段か
ら、連続する２ラインの画素データが取り出される。そ
して、１画素遅延回路１０６及び１０７の夫々の前段及
び後段から、連続する画素の画素データが取り出され
る。Two consecutive lines of pixel data are extracted from the preceding and succeeding stages of the one-line delay circuit 105. Then, pixel data of a continuous pixel is extracted from the first and second stages of the one-pixel delay circuits 106 and 107, respectively.
【００２０】例えば、Ａ／Ｄコンバータ１０２から図５
Ａにおける画素データＰ１１が出力されているとする
と、１画素遅延回路１０６からは、画素データＰ１２が
出力されている。また、１ライン遅延回路１０５から
は、画素データＰ２１が出力されており、１サンプル遅
延回路１０７からは、画素データＰ２２が出力されてい
る。For example, from the A / D converter 102 to FIG.
Assuming that the pixel data P11 in A is output, the one-pixel delay circuit 106 outputs pixel data P12. The one-line delay circuit 105 outputs pixel data P21, and the one-sample delay circuit 107 outputs pixel data P22.
【００２１】この場合、乗算回路１０８で画素データＰ
１１と係数Ｋ11とが乗算され、乗算回路１０９で画素デ
ータＰ１２と係数Ｋ12とが乗算され、乗算回路１１０で
画素データＰ２１と係数Ｋ13とが乗算され、乗算回路１
１１で画素データＰ２２と係数Ｋ14とが乗算される。In this case, the pixel data P
It is multiplied 11 and the coefficient K 11 is, the pixel data P12 and the coefficient K 12 are multiplied by the multiplication circuit 109, and the pixel data P21 and the coefficient K 13 are multiplied by the multiplication circuit 110, multiplication circuit 1
And pixel data P22 and the coefficient K 14 is multiplied by 11.
【００２２】加算回路１１４により、乗算回路１０８の
出力（Ｋ11×Ｐ１１）と、乗算回路１０９の出力（Ｋ12
×Ｐ１２）とが加算され、（Ｋ11×Ｐ１１＋Ｋ12×Ｐ１
２）が求められる。The output of the multiplication circuit 108 (K 11 × P 11) and the output of the multiplication circuit 109 (K 12
× P12) and (K 11 × P11 + K 12 × P1)
2) is required.
【００２３】加算回路１１５により、乗算回路１１０の
出力（Ｋ13×Ｐ２１）と、乗算回路１１１の出力（Ｋ14
×Ｐ２２）とが加算され、（Ｋ13×Ｐ２１＋Ｋ14×Ｐ２
２）が求められる。The output of the multiplication circuit 110 (K 13 × P 21) and the output of the multiplication circuit 111 (K 14
× P22) and (K 13 × P21 + K 14 × P2)
2) is required.
【００２４】加算回路１１６で、加算回路１１４の出力
（Ｋ11×Ｐ１１＋Ｋ12×Ｐ１２）と、加算回路１１５の
出力（Ｋ13×Ｐ２１＋Ｋ14×Ｐ２２）とが加算され、加
算回路１１６により、補間画素データＳ２２（Ｓ２２＝
Ｋ11×Ｐ１１＋Ｋ12×Ｐ１２＋Ｋ13×Ｐ２１＋Ｋ14×Ｐ
２２）が求められる。このようにして求められた補間画
素データＳ２２が加算回路１１６から出力され、固定画
素表示装置１１７に供給される。The output (K 11 × P 11 + K 12 × P 12 ) of the addition circuit 114 and the output (K 13 × P 21 + K 14 × P 22) of the addition circuit 115 are added by the addition circuit 116. Data S22 (S22 =
K 11 × P11 + K 12 × P12 + K 13 × P21 + K 14 × P
22) is required. The interpolation pixel data S22 determined in this way is output from the addition circuit 116 and supplied to the fixed pixel display device 117.
【００２５】[0025]
【発明が解決しようとする課題】上述のように、従来、
固定画素の表示装置でアナログ映像信号を入力して表示
させる場合、表示装置の画素配列に対応するように、画
素変換を行う２次元画素変換回路１２０が設けられる。
このため、回路規模が増大するという問題がある。特
に、ディジタルフィルタは、タップ数を増やすことによ
り、より理想的なフィルタを実現できるが、現実の装置
では回路規模の増大によりコストアップを避けるため
に、タップ数は有限のものとなり、多くの場合、上述の
ように、２タップ程度の単純な直線補間が使用されてい
る。このため、補間フィルタ処理により周波数特性の劣
化や歪みが生じるという問題がある。As described above, conventionally,
When an analog video signal is input and displayed on a fixed pixel display device, a two-dimensional pixel conversion circuit 120 that performs pixel conversion is provided so as to correspond to the pixel arrangement of the display device.
Therefore, there is a problem that the circuit scale increases. In particular, a digital filter can realize a more ideal filter by increasing the number of taps.However, in an actual device, the number of taps becomes finite in order to avoid a cost increase due to an increase in circuit size, and in many cases, As described above, simple linear interpolation of about two taps is used. Therefore, there is a problem that the frequency characteristic is deteriorated or distorted due to the interpolation filter processing.
【００２６】したがって、この発明の目的は、液晶ディ
スプレイのような固定画素表示装置にアナログ映像信号
の画像を表示させる際に、回路構成を簡略化でき、コス
トダウンが図れるようにした映像処理装置及び方法を提
供することにある。Accordingly, an object of the present invention is to provide a video processing apparatus and a video processing apparatus capable of simplifying a circuit configuration and reducing costs when displaying an image of an analog video signal on a fixed pixel display device such as a liquid crystal display. It is to provide a method.
【００２７】この発明の他の目的は、液晶ディスプレイ
のような固定画素表示装置にアナログ映像信号の画像を
表示させる際に、画質劣化を防止するようにした映像処
理装置及び方法を提供することにある。Another object of the present invention is to provide an image processing apparatus and method for preventing image quality deterioration when displaying an image of an analog image signal on a fixed pixel display device such as a liquid crystal display. is there.
【００２８】[0028]
【課題を解決するための手段】この発明は、入力アナロ
グ映像信号の画像を、画素が固定されている固定画素表
示装置で表示させる際の映像処理装置において、入力ア
ナログ映像信号を、水平方向の画素数が固定画素表示装
置の水平方向の画素数に対応する画素数となり、垂直方
向の画素数が入力アナログ映像信号のライン数となるよ
うにディジタル化するＡ／Ｄ変換手段と、Ａ／Ｄ変換手
段により、水平方向の画素数が固定画素表示装置の水平
方向の画素数に対応する画素数となり、垂直方向の画素
数が入力アナログ映像信号のライン数となるようにディ
ジタル化された入力映像信号の垂直方向の画素数を、固
定画素表示装置の垂直方向の画素数に対応するように変
換する垂直画素変換手段とを有し、Ａ／Ｄ変換手段によ
り、水平方向の画素数が固定画素表示装置の水平方向の
画素数に対応する画素数となるようにディジタルされ、
垂直画素変換手段により、垂直方向の画素数が固定画素
表示装置の垂直方向の画素数に対応するように変換され
た映像信号を固定画素表装置で表示させるようにしたこ
とを特徴とする映像処理装置である。SUMMARY OF THE INVENTION The present invention relates to a video processing apparatus for displaying an image of an input analog video signal on a fixed pixel display device having fixed pixels. A / D conversion means for digitizing the number of pixels so that the number of pixels corresponds to the number of pixels in the horizontal direction of the fixed pixel display device, and the number of pixels in the vertical direction corresponds to the number of lines of the input analog video signal; The input image digitized by the conversion means so that the number of pixels in the horizontal direction becomes the number of pixels corresponding to the number of pixels in the horizontal direction of the fixed pixel display device, and the number of pixels in the vertical direction becomes the number of lines of the input analog video signal. Vertical pixel conversion means for converting the number of pixels in the vertical direction of the signal so as to correspond to the number of pixels in the vertical direction of the fixed pixel display device. The number is digitally so that the number of pixels corresponding to the number of pixels in the horizontal direction of the fixed-pixel display device,
Video processing characterized in that the video signal converted by the vertical pixel conversion means so that the number of pixels in the vertical direction corresponds to the number of pixels in the vertical direction of the fixed pixel display device is displayed on the fixed pixel table device. Device.
【００２９】入力アナログ映像信号をサンプリングする
際のクロックが、固定画素表示装置の水平方向の画素数
と、入力映像信号の走査線数と、入力映像信号のフレー
ム周波数とを乗算した周波数に設定される。このため、
水平方向の画素が固定画素表示装置の水平方向の画素と
一致するようになり、Ａ／Ｄ変換により、水平方向の画
素変換が行われたことになる。Ａ／Ｄ変換により水平方
向の画素変換が行われているので、垂直方向の画素変換
のみ補間フィルタで行えば良い。The clock for sampling the input analog video signal is set to a frequency obtained by multiplying the number of pixels in the horizontal direction of the fixed pixel display device, the number of scanning lines of the input video signal, and the frame frequency of the input video signal. You. For this reason,
The pixels in the horizontal direction coincide with the pixels in the horizontal direction of the fixed pixel display device, which means that the pixel conversion in the horizontal direction has been performed by the A / D conversion. Since pixel conversion in the horizontal direction is performed by A / D conversion, only pixel conversion in the vertical direction may be performed by an interpolation filter.
【００３０】このように、水平方向の画素変換をＡ／Ｄ
変換でのクロック周波数を設定することにより行ってい
るので、水平方向の画素変換のフィルタが不要となり、
部品点数の削減、消費電力の低減、コストダウンが図れ
ると共に、水平方向の画素変換が補間フィルタで行われ
ていないため、原信号に忠実になり、画質劣化が少なく
なる。As described above, the pixel conversion in the horizontal direction is performed by A / D conversion.
Since the conversion is performed by setting the clock frequency, a filter for horizontal pixel conversion is not required,
The number of components can be reduced, the power consumption can be reduced, and the cost can be reduced. In addition, since the pixel conversion in the horizontal direction is not performed by the interpolation filter, the original signal is faithful and the image quality is reduced.
【００３１】[0031]
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、この発明の実施
の形態を示すものである。図１において、固定画素表示
装置１１は、液晶ディスプレイのように画素配列が固定
されている表示装置である。この固定画素表示装置１１
の画素配列としては、例えば、水平方向が１０２４画
素、垂直方向が７６８画素とされている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an embodiment of the present invention. In FIG. 1, a fixed pixel display device 11 is a display device having a fixed pixel arrangement such as a liquid crystal display. This fixed pixel display device 11
Is 1024 pixels in the horizontal direction and 768 pixels in the vertical direction.
【００３２】入力端子１にアナログ映像信号が供給され
る。このアナログ映像信号は、例えば、走査線数５２５
本のプログレッシブル信号とし、この映像信号は、ＮＴ
ＳＣ信号をクロマデコードし、インターレス／プログレ
ッシブル変換を行い、ＲＧＢ信号に変換したものであ
る。An analog video signal is supplied to the input terminal 1. This analog video signal has, for example, 525 scanning lines.
And the video signal is NT
The SC signal is chroma-decoded, subjected to interlace / progressive conversion, and converted to an RGB signal.
【００３３】入力端子１からのアナログ映像信号は、ロ
ーパスフィルタ２を介して、Ａ／Ｄコンバータ３に供給
される。ローパスフィルタ２は、折り返し歪みが発生し
ないように、入力アナログ映像信号の帯域を制限するも
のである。Ａ／Ｄコンバータ３には、クロック発生回路
４からサンプリングクロックＣＫ１が供給される。入力
端子１に入力されたアナログ映像信号は、このクロック
発生回路４からのサンプリングクロックＣＫ１によりデ
ィジタル化される。An analog video signal from an input terminal 1 is supplied to an A / D converter 3 via a low-pass filter 2. The low-pass filter 2 limits the band of the input analog video signal so that aliasing does not occur. The sampling clock CK1 is supplied from the clock generation circuit 4 to the A / D converter 3. The analog video signal input to the input terminal 1 is digitized by the sampling clock CK1 from the clock generation circuit 4.
【００３４】このサンプリングクロックＣＫ１は、水平
方向の画素変換を必要としないように、固定画素表示装
置１１の水平方向の画素数と、入力映像信号の走査線数
と、入力映像信号のフレーム周波数とを乗算した周波数
に設定される。The sampling clock CK1 is used to determine the number of pixels in the horizontal direction of the fixed pixel display device 11, the number of scanning lines of the input video signal, the frame frequency of the input video signal, and the like so that horizontal pixel conversion is not required. Is set to the frequency multiplied by.
【００３５】すなわち、固定画素表示装置１１の画素配
列としては、例えば、水平方向が１０２４画素、垂直方
向が７６８画素とされており、ブランキング期間を含め
ると、水平方向の画素数が１２８０画素、垂直方向の画
素数が８４０画素とされている。ＮＴＳＣ信号をプログ
レッシブル変換した場合には、走査線数が５２５本、フ
レーム周波数が５９．９４Ｈｚとされている。That is, the pixel array of the fixed pixel display device 11 is, for example, 1024 pixels in the horizontal direction and 768 pixels in the vertical direction. When the blanking period is included, the number of pixels in the horizontal direction is 1280 pixels. The number of pixels in the vertical direction is 840. When the NTSC signal is progressively converted, the number of scanning lines is 525 and the frame frequency is 59.94 Hz.
【００３６】この場合、サンプリングクロックＣＫ１
は、 １２８０×５２５×５９．９４＝４０．２７９６８ＭＨ
ｚ に設定される。In this case, the sampling clock CK1
Is 1280 × 525 × 59.94 = 40.27968MH
is set to z.
【００３７】Ａ／Ｄコンバータ３の出力は、破線で囲ん
で示す垂直画素変換回路２０に供給される。垂直画素変
換回路２０は、固定画素表示装置１１の垂直方向の画素
数に応じて、垂直方向の画素変換を行うものである。す
なわち、垂直画素変換回路２０で、ＮＴＳＣ方式のプロ
グレッシブル場合には５２５本の走査線数が、固定画素
変換装置１１の垂直方向の画素数（ブランキング期間を
含めて８４０画素）になるように変換される。The output of the A / D converter 3 is supplied to a vertical pixel conversion circuit 20 surrounded by a broken line. The vertical pixel conversion circuit 20 performs vertical pixel conversion according to the number of pixels in the vertical direction of the fixed pixel display device 11. In other words, in the vertical pixel conversion circuit 20, in the case of the NTSC progressive, the number of 525 scanning lines becomes the number of pixels in the vertical direction of the fixed pixel conversion device 11 (840 pixels including the blanking period). Is converted.
【００３８】なお、この発明の実施の形態では、サンプ
リングクロックＣＫ１が、固定画素表示装置１１の水平
方向の画素数と、入力映像信号の走査線数と、入力映像
信号のフレーム周波数とを乗算した周波数とされてい
る。このため、Ａ／Ｄ変換したときに水平方向の画素変
換が行われたことになるため、水平方向の画素変換のた
めの補間フィルタは不要である。In the embodiment of the present invention, the sampling clock CK1 is obtained by multiplying the number of horizontal pixels of the fixed pixel display device 11, the number of scanning lines of the input video signal, and the frame frequency of the input video signal. Frequency. For this reason, when the A / D conversion is performed, the pixel conversion in the horizontal direction is performed, so that an interpolation filter for pixel conversion in the horizontal direction is unnecessary.
【００３９】垂直画素変換回路２０で画素変換されたデ
ィジタル映像信号は、固定画素表示装置１１に供給され
る。固定画素表示装置１１には、クロック発生回路５か
らクロックＣＫ２が供給される。このクロックＣＫ２
は、固定画素表示装置１１を駆動させるためのクロック
である。The digital video signal whose pixel has been converted by the vertical pixel conversion circuit 20 is supplied to the fixed pixel display device 11. The clock CK2 is supplied from the clock generation circuit 5 to the fixed pixel display device 11. This clock CK2
Is a clock for driving the fixed pixel display device 11.
【００４０】固定画素表示装置１１の画素配列は、水平
ブランキング期間を加えると、水平方向が１２８０画
素、垂直方向が８４０画素である。そして、ＮＴＳＣ方
式の信号から形成されたプログレッシブル信号の場合に
は、フレーム周波数は、５９．９４Ｈｚである。したが
って、クロックＣＫ２の周波数は、１２８０×８４０×
５９．９４＝６４．４４５ＭＨｚとなっている。The pixel array of the fixed pixel display device 11 has 1280 pixels in the horizontal direction and 840 pixels in the vertical direction when a horizontal blanking period is added. In the case of a progressive signal formed from an NTSC signal, the frame frequency is 59.94 Hz. Therefore, the frequency of the clock CK2 is 1280 × 840 ×
59.94 = 64.445 MHz.
【００４１】固定画素表示装置１１には、垂直画素変化
回路２０からの画素変換されたディジタル映像信号が供
給されると共に、６４．４４５ＭＨｚのクロックＣＫ２
が供給される。これにより、固定画素表示装置１１に、
入力アナログ映像信号に基づく画像が表示される。The pixel-converted digital video signal from the vertical pixel changing circuit 20 is supplied to the fixed pixel display device 11, and the clock CK2 of 64.445 MHz is supplied to the fixed pixel display device 11.
Is supplied. Thereby, the fixed pixel display device 11
An image based on the input analog video signal is displayed.
【００４２】このように、この発明の実施の形態では、
入力アナログ映像信号をサンプリングする際のクロック
ＣＫ１が、固定画素表示装置１１の水平方向の画素数
と、入力映像信号の走査線数と、入力映像信号のフレー
ム周波数とを乗算した周波数に設定される。このため、
水平方向の画素変換が不要となり、画素変換回路の構成
が簡単になると共に、水平方向の画素変換のフィルタを
通らないため、画質の劣化が少なくなる。As described above, in the embodiment of the present invention,
The clock CK1 when sampling the input analog video signal is set to a frequency obtained by multiplying the number of pixels of the fixed pixel display device 11 in the horizontal direction, the number of scanning lines of the input video signal, and the frame frequency of the input video signal. . For this reason,
The pixel conversion in the horizontal direction is not required, the configuration of the pixel conversion circuit is simplified, and the deterioration of the image quality is reduced because the image does not pass through the filter for the pixel conversion in the horizontal direction.
【００４３】つまり、図２Ａに示すように、入力された
アナログの映像信号は、１水平期間が３１．７８μ秒
（表示する期間は２５．４２μ秒）で、水平方向のライ
ン数が５２５ライン（有効ライン数は４８０）である。
この５２５ラインのアナログ映像信号を、図２Ｂに示す
ように、垂直ライン数は５２５本のまま、水平方向の画
素数が固定画素表示装置１１の水平方向の画素数（ブラ
ンキング期間を含めて１２８０画素）となるようにサン
プリングし、それから、図２Ｃに示すように、５２５本
のライン数を、固定画素表示装置１１の垂直方向の画素
数（ブランキング期間を含めて８４０画素）となるよう
に、画素変換を行うことを考える。このようにすると、
画素変換が垂直方向だけになるため、画素変換回路の構
成を簡単化できると共に、水平方向の画素変換のフィル
タを通らないため、画質の劣化が少なくなる。That is, as shown in FIG. 2A, in the input analog video signal, one horizontal period is 31.78 μsec (display period is 25.42 μsec), and the number of horizontal lines is 525 ( The number of effective lines is 480).
As shown in FIG. 2B, the number of pixels in the horizontal direction of the 525-line analog video signal is 525, while the number of pixels in the horizontal direction is 525 (1280 including the blanking period). 2C). Then, as shown in FIG. 2C, the number of 525 lines is set to be the number of pixels in the vertical direction of the fixed pixel display device 11 (840 pixels including the blanking period). Consider performing pixel conversion. This way,
Since the pixel conversion is performed only in the vertical direction, the configuration of the pixel conversion circuit can be simplified. In addition, since the pixel conversion does not pass through a filter for horizontal pixel conversion, deterioration in image quality is reduced.
【００４４】図２Ｂに示すように、５２５ラインのアナ
ログ映像信号を、垂直ライン数は５２５本のまま、水平
方向の画素数が固定画素表示装置１１の水平方向の画素
数（１２８０画素）となるようにサンプリングするため
のサンプリング周波数は、以下のように求められる。As shown in FIG. 2B, the number of pixels in the horizontal direction is equal to the number of pixels in the horizontal direction of the fixed pixel display device 11 (1280 pixels) while the number of vertical lines remains 525 and the number of analog video signals is 525. The sampling frequency for such sampling is determined as follows.
【００４５】１フレームの画素は、ブランキング期間を
含めて、垂直方向が５２５画素、水平方向が１２８０画
素であるから、１フレーム当たりのサンプル数は、（５
２５×１２８０）画素である。プログレッシブル変換さ
れたＮＴＳＣ方式のフレーム周波数は５９．９４Ｈｚで
あるから、１フレームの周期は（１／５９．９４）秒で
ある。よって、（１／５９．９４）秒の間に、（５２５
×１２８０）画素がサンプリングされることになるの
で、サンプリング周波数は、 ５２５×１２８０×５９．９４＝４０．２７９６８ＭＨ
ｚ となる。Since the number of pixels in one frame is 525 in the vertical direction and 1280 in the horizontal direction, including the blanking period, the number of samples per frame is (5
25 × 1280) pixels. Since the frame frequency of the progressively converted NTSC system is 59.94 Hz, the period of one frame is (1 / 59.94) seconds. Therefore, during (1 / 59.94) seconds, (525
× 1280) Since the pixels are sampled, the sampling frequency is 525 × 1280 × 59.94 = 40.27968 MH
z.
【００４６】このように、入力アナログ映像信号を、固
定画素表示装置１１の水平方向の画素数（１２８０画
素）と、入力映像信号の走査線数（５２５本）と、入力
映像信号のフレーム周波数（５９．９４Ｈｚ）とを乗算
した周波数に設定すると、Ａ／Ｄ変換の際に水平方向の
画素変換が行われたことになり、垂直方向の画素変換の
み行えば良くなる。As described above, the input analog video signal is divided into the number of horizontal pixels (1280 pixels) of the fixed pixel display device 11, the number of scanning lines of the input video signal (525), and the frame frequency of the input video signal (525). If the frequency is set to a frequency multiplied by 59.94 Hz, it means that horizontal pixel conversion has been performed at the time of A / D conversion, and only vertical pixel conversion needs to be performed.
【００４７】図１における垂直画素変換回路２０は、固
定画素表示装置１１の垂直方向の画素配列に応じて、画
素変換を行うものである。The vertical pixel conversion circuit 20 in FIG. 1 performs pixel conversion according to the vertical pixel arrangement of the fixed pixel display device 11.
【００４８】つまり、Ａ／Ｄコンバータ１からは、図３
Ａに示すような入力映像信号の画素データが出力され
る。この画素データを、図３Ｂに示すように、固定画素
表示装置１１の画素配列に対応させて画素変換を行う。
図３Ａ及び図３Ｂに示すように、水平方向の画素配列は
揃っており、垂直方向の画素変換のみ行えば良い。That is, from the A / D converter 1, FIG.
The pixel data of the input video signal as shown in FIG. As shown in FIG. 3B, the pixel data is subjected to pixel conversion in correspondence with the pixel array of the fixed pixel display device 11.
As shown in FIGS. 3A and 3B, the pixel arrangement in the horizontal direction is uniform, and only the pixel conversion in the vertical direction needs to be performed.
【００４９】垂直方向の画素変換は、隣接ラインの画素
データから、直線補間により求められる。すなわち、例
えば、図３Ｂにおいて、画素データＳ２２は、図３Ａに
おける隣接する２つの画素データＰ１２とＰ２２とから
求めることができる。つまり、係数をＫ1 及びＫ2 とす
ると、画素データＳ２２は、 Ｓ２２＝Ｋ1 ×Ｐ１２＋Ｋ2 ×Ｐ２２ として求められる。係数Ｋ1 及びＫ2 は、画素データＳ
２２と、画素データＰ１２及びＰ２２との間の距離に応
じて設定される。The pixel conversion in the vertical direction is obtained by linear interpolation from the pixel data of the adjacent line. That is, for example, in FIG. 3B, the pixel data S22 can be obtained from two adjacent pixel data P12 and P22 in FIG. 3A. That is, when the coefficient K 1 and K 2, the pixel data S22, is calculated as S22 = K 1 × P12 + K 2 × P22. The coefficients K 1 and K 2 are calculated based on the pixel data S
22 is set according to the distance between the pixel data P12 and the pixel data P22.
【００５０】図１における垂直画素変換回路２０は、こ
のように隣接するラインの２画素からその近傍にある画
素を補間演算により求めるようにして、垂直画素変換を
行うものである。この垂直方向の画素変換は、図１に示
すように、隣接ラインの画素のデータを取り出すための
ライン遅延回路６と、隣接するラインのデータに対して
係数を乗算する乗算回路８及び９と、係数を発生させる
ための垂直カウンタ７と、各乗算回路８及び９の出力を
加算する加算回路１０とにより構成できる。The vertical pixel conversion circuit 20 in FIG. 1 performs vertical pixel conversion in such a manner that two neighboring pixels are obtained from two adjacent pixels by interpolation. As shown in FIG. 1, the vertical pixel conversion includes a line delay circuit 6 for extracting data of pixels on an adjacent line, multiplication circuits 8 and 9 for multiplying data of an adjacent line by a coefficient, It can be constituted by a vertical counter 7 for generating a coefficient and an adding circuit 10 for adding the outputs of the multiplying circuits 8 and 9.
【００５１】つまり、図１において、Ａ／Ｄコンバータ
３の出力は、１ライン遅延回路６に供給されると共に、
乗算回路８に供給される。１ライン遅延回路６の出力が
乗算回路９に供給される。That is, in FIG. 1, the output of the A / D converter 3 is supplied to a one-line delay circuit 6 and
The signal is supplied to the multiplication circuit 8. The output of the one-line delay circuit 6 is supplied to the multiplication circuit 9.
【００５２】乗算回路８及び９には、垂直カウンタ７の
出力が供給される。乗算回路８及び９の係数は、垂直カ
ウンタ７により、画素のデータに対する距離に応じて生
成される。The outputs of the vertical counter 7 are supplied to the multiplication circuits 8 and 9. The coefficients of the multiplication circuits 8 and 9 are generated by the vertical counter 7 in accordance with the distance from the pixel data.
【００５３】乗算回路８の出力と乗算回路９の出力とが
加算回路１０に供給される。加算回路１０により、乗算
回路８及び９出力が加算され、加算回路１０から、補間
画素データが出力される。The output of the multiplication circuit 8 and the output of the multiplication circuit 9 are supplied to the addition circuit 10. The outputs of the multiplication circuits 8 and 9 are added by the addition circuit 10, and interpolation pixel data is output from the addition circuit 10.
【００５４】例えば、Ａ／Ｄコンバータ３から画素デー
タＰ１２（図３Ａ）が出力されているとすると、１ライ
ン遅延回路６からは、画素データＰ２２が出力されてい
る。この場合、乗算回路８で画素データＰ１２と係数Ｋ
1 とが乗算され、乗算回路９で画素データＰ２２と係数
Ｋ2 とが乗算される。加算回路１０により、乗算回路８
の出力（Ｋ1 ×Ｐ１２）と、乗算回路９の出力（Ｋ2 ×
Ｐ２２）とが加算され、（Ｋ1 ×Ｐ２１＋Ｋ2 ×Ｐ２
２）が求められる。For example, assuming that the pixel data P12 (FIG. 3A) is output from the A / D converter 3, the pixel data P22 is output from the one-line delay circuit 6. In this case, the pixel data P12 and the coefficient K
1 and is multiplied by the pixel data P22 and the coefficient K 2 is multiplied by the multiplier circuit 9. The addition circuit 10 allows the multiplication circuit 8
(K 1 × P12) and the output of the multiplication circuit 9 (K 2 × P 12).
P22) and (K 1 × P 21 + K 2 × P 2)
2) is required.
【００５５】この加算回路１０により、補間画素データ
Ｓ２２（Ｓ２２＝Ｋ1 ×Ｐ２１＋Ｋ 2 ×Ｐ２２）が求め
られる。このようにして求められた補間画素データＳ２
２が加算回路１０から出力され、固定画素表示装置１１
に供給される。The addition circuit 10 calculates the interpolation pixel data
S22 (S22 = K1× P21 + K Two× P22)
Can be The interpolated pixel data S2 thus obtained
2 is output from the addition circuit 10 and the fixed pixel display device 11
Supplied to
【００５６】以上のように、この発明の実施の形態で
は、入力アナログ映像信号をサンプリングする際のクロ
ックが、固定画素表示装置の水平方向の画素数と、入力
映像信号の走査線数と、入力映像信号のフレーム周波数
とを乗算した周波数に設定されるため、水平方向の画素
が固定画素表示装置の水平方向の画素と一致するように
なり、フィルタによる水平方向の画素変換が不要とな
り、垂直方向の画素変換のみ行えば良くなる。これによ
り、画素変換回路の構成が簡単になると共に、水平方向
の画素変換のフィルタを通らないため、画質の劣化が少
なくなる。As described above, in the embodiment of the present invention, the clock at the time of sampling the input analog video signal includes the number of pixels in the horizontal direction of the fixed pixel display device, the number of scanning lines of the input video signal, and the number of input lines. Since the frequency is set to the frequency multiplied by the frame frequency of the video signal, the horizontal pixels match the horizontal pixels of the fixed pixel display device, so that the horizontal pixel conversion by the filter becomes unnecessary and the vertical Only the pixel conversion of This simplifies the configuration of the pixel conversion circuit and reduces the deterioration of image quality because the pixel conversion circuit does not pass through a filter for horizontal pixel conversion.
【００５７】なお、上述の例では、プレグレッシブル変
換されたＮＴＳＣ方式の映像信号を処理する場合につい
て説明したが、この発明は、インターレス方式のＮＴＳ
Ｃ方式の映像信号や、ＰＡＬ方式の映像信号、ノンイン
ターレスの７２０ラインや１０８０ラインのディジタル
テレビジョン放送の信号を扱う場合にも同様に適用でき
る。また、上述の例では、固定画素表示装置は（１０２
４画素×７６８画素）とされているが、（６４０画素×
４８０画素）のものや、（８５３画素×４８０画素）の
ものでも同様に適用できる。In the above-described example, a case has been described in which a video signal of the NTSC system subjected to pregressive conversion is processed.
The present invention can be similarly applied to a case where a video signal of the C system, a video signal of the PAL system, and a non-interlace 720-line or 1080-line digital television broadcast signal are handled. In the above example, the fixed pixel display device is (102)
4 pixels × 768 pixels), but (640 pixels × 768 pixels)
480 pixels) or (853 pixels × 480 pixels).
【００５８】また、テレビジョン放送やＶＴＲの映像で
は、途中で編集や機械の内部処理での信号の欠落等を画
面に出さないように、オーバースキャン表示を行うこと
がある。このような場合にも、オーバースキャン量を含
んだクロック周波数でＡ／Ｄ変換を行うことで、水平方
向の画質を向上できる。Also, in the case of television broadcast or VTR video, overscan display may be performed so as to prevent a loss of a signal due to editing or internal processing of a machine from being displayed on the screen. Even in such a case, image quality in the horizontal direction can be improved by performing A / D conversion at a clock frequency including the overscan amount.
【００５９】ブランキング期間を含めて、水平方向の画
素数が１２８０画素、垂直方向の画素数が８４０画素
で、入力映像信号がプログレッシブル変換されたＮＴＳ
Ｃ信号を場合には、オーバースキャンを含んでいないと
きには、サンプリングクロックＣＫ１は、 １２８０×５２５×５９．９４＝４０．２７９６８ＭＨ
ｚ である。ここで、例えば７％のオーバースキャンを行う
場合には、サンプリングクロックＣＫ１を７％高くし、 １２８０×５２５×５９．９４×１．０７＝４３．０９
９２５７ＭＨｚ する。これにより、オーバースキャン量を含んだ変換が
できる。なお、この場合には、垂直方向の画素変換も、
７％のオーバースキャン量を含んで処理が行われる。The number of pixels in the horizontal direction is 1280 and the number of pixels in the vertical direction is 840 including the blanking period.
In the case of using the C signal, when the overscan is not included, the sampling clock CK1 is 1280 × 525 × 59.94 = 40.27968MH.
z. Here, for example, when performing overscan of 7%, the sampling clock CK1 is increased by 7%, and 1280 × 525 × 59.94 × 1.07 = 43.09.
9257 MHz. Thereby, conversion including the overscan amount can be performed. In this case, the vertical pixel conversion is also performed in the following manner.
The processing is performed including the overscan amount of 7%.
【００６０】[0060]
【発明の効果】この発明によれば、入力アナログ映像信
号をサンプリングする際のクロックが、固定画素表示装
置の水平方向の画素数と、入力映像信号の走査線数と、
入力映像信号のフレーム周波数とを乗算した周波数に設
定される。このため、水平方向の画素が固定画素表示装
置の水平方向の画素と一致するようになる。According to the present invention, the clock at the time of sampling the input analog video signal is determined by the number of pixels in the horizontal direction of the fixed pixel display device, the number of scanning lines of the input video signal,
The frequency is set to a frequency multiplied by the frame frequency of the input video signal. Therefore, the pixels in the horizontal direction match the pixels in the horizontal direction of the fixed pixel display device.
【００６１】このように、水平方向の画素変換をアナロ
グ−ディジタル変換でのクロック周波数を設定すること
により行っているので、水平方向の画素変換のフィルタ
が不要となり、部品点数の削減、消費電力の低減、コス
トダウンが図れる。As described above, since the horizontal pixel conversion is performed by setting the clock frequency in the analog-to-digital conversion, a filter for the horizontal pixel conversion is unnecessary, the number of components is reduced, and the power consumption is reduced. Reduction and cost reduction can be achieved.
【００６２】また、水平方向の画素変換が補間フィルタ
で行われていないため、原信号に忠実になり、画質劣化
が少ない。特に、垂直方向には従来と同様に補間フィル
タにより補間処理を行うが、人間の視覚特性として垂直
方向より水平方向の感度が高いため、画質向上の効果は
大きい。Further, since the pixel conversion in the horizontal direction is not performed by the interpolation filter, the pixel becomes faithful to the original signal and the image quality is less deteriorated. In particular, interpolation processing is performed in the vertical direction using an interpolation filter as in the conventional case. However, the sensitivity of the human visual characteristic is higher in the horizontal direction than in the vertical direction.
【図１】この発明の一実施の形態のブロック図である。FIG. 1 is a block diagram of an embodiment of the present invention.
【図２】この発明の一実施の形態の説明に用いる略線図
である。FIG. 2 is a schematic diagram used for describing an embodiment of the present invention.
【図３】この発明の一実施の形態における垂直画素変換
の説明に用いる略線図である。FIG. 3 is a schematic diagram used for describing vertical pixel conversion in one embodiment of the present invention.
【図４】従来の固定画素表示装置にアナログ映像信号を
表示させるための画像処理装置の一例のブロック図であ
る。FIG. 4 is a block diagram of an example of an image processing device for displaying an analog video signal on a conventional fixed pixel display device.
【図５】従来の２次元画素変換の説明に用いる略線図で
ある。FIG. 5 is a schematic diagram used for explaining conventional two-dimensional pixel conversion.
１・・・入力端子，３・・・Ａ／Ｄコンバータ，４，５
・・・クロック発生回路 １１・・・固定画素表示装置，２０・・・垂直画素変換
回路1 ... input terminal, 3 ... A / D converter, 4, 5
... Clock generation circuit 11 ... Fixed pixel display device 20 ... Vertical pixel conversion circuit
フロントページの続き Ｆターム(参考） 2H093 NA06 NA51 NC09 NC11 NC13 NC24 NC27 ND42 ND54 5C006 AA01 AA02 AA11 AB01 AC24 AF47 AF81 BB11 BC12 BF22 FA07 FA41 FA51 5C058 AA06 AB02 BB04 BB10 BB21 5C080 AA10 BB05 DD22 DD27 EE26 EE29 FF09 GG02 GG08 GG10 JJ01 JJ02 Continued on the front page F-term (reference) 2H093 NA06 NA51 NC09 NC11 NC13 NC24 NC27 ND42 ND54 5C006 AA01 AA02 AA11 AB01 AC24 AF47 AF81 BB11 BC12 BF22 FA07 FA41 FA51 5C058 AA06 AB02 BB04 BB10 BB21 5C080 AA10 GG05 DD02 GG05 DD02 JJ01 JJ02
Claims (6)
固定されている固定画素表示装置で表示させる際の映像
処理装置において、 上記入力アナログ映像信号を、水平方向の画素数が上記
固定画素表示装置の水平方向の画素数に対応する画素数
となり、垂直方向の画素数が上記入力アナログ映像信号
のライン数となるようにディジタル化するＡ／Ｄ変換手
段と、 上記Ａ／Ｄ変換手段により、上記水平方向の画素数が上
記固定画素表示装置の水平方向の画素数に対応する画素
数となり、垂直方向の画素数が上記入力アナログ映像信
号のライン数となるようにディジタル化された入力映像
信号の垂直方向の画素数を、上記固定画素表示装置の垂
直方向の画素数に対応するように変換する垂直画素変換
手段とを有し、 上記Ａ／Ｄ変換手段により、上記水平方向の画素数が上
記固定画素表示装置の水平方向の画素数に対応する画素
数となるようにディジタルされ、上記垂直画素変換手段
により、垂直方向の画素数が上記固定画素表示装置の垂
直方向の画素数に対応するように変換された映像信号を
上記固定画素表装置で表示させるようにしたことを特徴
とする映像処理装置。1. A video processing apparatus for displaying an image of an input analog video signal on a fixed pixel display device having fixed pixels, wherein the input analog video signal has a horizontal pixel count of the fixed pixel display. A / D conversion means for digitizing the number of pixels corresponding to the number of pixels in the horizontal direction of the device and the number of pixels in the vertical direction to be the number of lines of the input analog video signal; The input video signal digitized so that the number of pixels in the horizontal direction becomes the number of pixels corresponding to the number of pixels in the horizontal direction of the fixed pixel display device, and the number of pixels in the vertical direction becomes the number of lines of the input analog video signal. And vertical pixel conversion means for converting the number of pixels in the vertical direction to correspond to the number of pixels in the vertical direction of the fixed pixel display device. The number of pixels in the horizontal direction is digitized so as to be the number of pixels corresponding to the number of pixels in the horizontal direction of the fixed pixel display device. An image processing apparatus characterized in that an image signal converted so as to correspond to the number of pixels in a direction is displayed on the fixed pixel table device.
示装置の水平方向の画素数と、入力映像信号の走査線数
と、入力映像信号のフレーム又はフィールド周波数とを
乗算した周波数で、上記入力アナログ映像信号をディジ
タル化するようにした請求項１に記載の映像処理装置。2. The method according to claim 1, wherein the A / D conversion means is a frequency obtained by multiplying the number of pixels in the horizontal direction of the fixed pixel display device, the number of scanning lines of the input video signal, and the frame or field frequency of the input video signal. 2. The video processing device according to claim 1, wherein said input analog video signal is digitized.
ンの画素データを直線補間して垂直画素変換を行うよう
にした請求項１に記載の映像処理装置。3. The video processing apparatus according to claim 1, wherein said vertical pixel conversion means performs vertical pixel conversion by linearly interpolating pixel data of an adjacent line.
固定されている固定画素表示装置で表示させる際の映像
処理方法において、 上記入力アナログ映像信号を、水平方向の画素数が上記
固定画素表示装置の水平方向の画素数に対応する画素数
となり、垂直方向の画素数が上記入力アナログ映像信号
のライン数となるようにディジタル化し、 上記水平方向の画素数が上記固定画素表示装置の水平方
向の画素数に対応する画素数となり、垂直方向の画素数
が上記入力アナログ映像信号のライン数となるようにデ
ィジタル化された入力映像信号の垂直方向の画素数を、
上記固定画素表示装置の垂直方向の画素数に対応するよ
うに垂直画素変換をし、 上記水平方向の画素数が上記固定画素表示装置の水平方
向の画素数に対応する画素数となるようにディジタル化
され、上記垂直方向の画素数が上記固定画素表示装置の
垂直方向の画素数に対応するように変換された映像信号
を上記固定画素表装置で表示させるようにしたことを特
徴とする映像処理方法。4. A video processing method for displaying an image of an input analog video signal on a fixed pixel display device in which pixels are fixed, wherein the input analog video signal has a horizontal pixel count of the fixed pixel display. The number of pixels corresponding to the number of pixels in the horizontal direction of the device is digitized so that the number of pixels in the vertical direction is the number of lines of the input analog video signal, and the number of pixels in the horizontal direction is the horizontal direction of the fixed pixel display device. The number of pixels in the vertical direction of the input video signal digitized so that the number of pixels in the vertical direction becomes the number of lines of the input analog video signal,
Vertical pixel conversion is performed so as to correspond to the number of pixels in the vertical direction of the fixed pixel display device, and digital conversion is performed so that the number of pixels in the horizontal direction corresponds to the number of pixels in the horizontal direction of the fixed pixel display device. Video processing, wherein the fixed pixel display device displays a video signal that has been converted so that the number of pixels in the vertical direction corresponds to the number of pixels in the vertical direction of the fixed pixel display device. Method.
数と、入力映像信号の走査線数と、入力映像信号のフレ
ーム又はフィールド周波数とを乗算した周波数で、上記
入力アナログ映像信号をディジタル化するようにした請
求項４に記載の映像処理方法。5. The input analog video signal is digitized at a frequency obtained by multiplying the number of horizontal pixels of the fixed pixel display device, the number of scanning lines of the input video signal, and the frame or field frequency of the input video signal. 5. The video processing method according to claim 4, wherein the video processing is performed.
して垂直画素変換を行うようにした請求項４に記載の映
像処理方法。6. The video processing method according to claim 4, wherein vertical pixel conversion is performed by linearly interpolating pixel data of adjacent lines.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000054247A JP2001242820A (en) | 2000-02-29 | 2000-02-29 | Video image processing device and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000054247A JP2001242820A (en) | 2000-02-29 | 2000-02-29 | Video image processing device and method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001242820A true JP2001242820A (en) | 2001-09-07 |
Family
ID=18575528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000054247A Pending JP2001242820A (en) | 2000-02-29 | 2000-02-29 | Video image processing device and method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001242820A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016189030A (en) * | 2016-07-27 | 2016-11-04 | 三菱電機株式会社 | Image display device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07199855A (en) * | 1993-12-28 | 1995-08-04 | Mitsubishi Electric Corp | Dot matrix type display device |
| JPH07336593A (en) * | 1994-06-10 | 1995-12-22 | Fujitsu General Ltd | Image processing unit |
| JPH08297478A (en) * | 1995-04-27 | 1996-11-12 | Canon Inc | Device and method for display control and display device |
| JPH11341351A (en) * | 1998-05-28 | 1999-12-10 | Nippon Avionics Co Ltd | Video magnification and reduction circuit |
-
2000
- 2000-02-29 JP JP2000054247A patent/JP2001242820A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07199855A (en) * | 1993-12-28 | 1995-08-04 | Mitsubishi Electric Corp | Dot matrix type display device |
| JPH07336593A (en) * | 1994-06-10 | 1995-12-22 | Fujitsu General Ltd | Image processing unit |
| JPH08297478A (en) * | 1995-04-27 | 1996-11-12 | Canon Inc | Device and method for display control and display device |
| JPH11341351A (en) * | 1998-05-28 | 1999-12-10 | Nippon Avionics Co Ltd | Video magnification and reduction circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016189030A (en) * | 2016-07-27 | 2016-11-04 | 三菱電機株式会社 | Image display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281873B1 (en) | Video line rate vertical scaler | |
| US4733300A (en) | Contour signal correction circuit for television receiver | |
| US4789893A (en) | Interpolating lines of video signals | |
| US6320619B1 (en) | Flicker filter circuit | |
| JP3257728B2 (en) | High quality TV picture-in-picture signal processing method and apparatus | |
| JPH06502748A (en) | wide screen television | |
| KR950701793A (en) | DIGITAL VIDEO SIGNAL PROCESSOR APPARATUS | |
| JPH06217330A (en) | Luminance signal generator | |
| JPH11220701A (en) | Scanning line conversion device and flicker removing device | |
| KR100332329B1 (en) | Image signal converting apparatus | |
| US7119845B2 (en) | Image resizing system and method | |
| US4598314A (en) | Method and apparatus for converting a video signal to a corresponding signal of lower line count | |
| JP2001242820A (en) | Video image processing device and method | |
| KR100480569B1 (en) | Video decoder having multi-function | |
| WO1997001929A1 (en) | Circuit for interpolating scan lines of a video signal and method of using same | |
| JPH08171364A (en) | Liquid crystal driving device | |
| JP3545577B2 (en) | Scanning line converter | |
| JP2642464B2 (en) | Television signal converter | |
| JP3106759B2 (en) | Imaging device | |
| JP3449950B2 (en) | Video signal standard converter | |
| JP3061158B2 (en) | Video signal conversion method | |
| JP3292233B2 (en) | Interpolation processing circuit | |
| JP2809738B2 (en) | Video signal converter | |
| EP0926888A2 (en) | Imaging apparatus | |
| JPH1042311A (en) | Image signal processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061012 |
|
| A977 | Report on retrieval |
Effective date: 20100112 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A02 | Decision of refusal |
Effective date: 20101005 Free format text: JAPANESE INTERMEDIATE CODE: A02 |