JP2001237531A - 電子部品および電子部品の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 従来の表面張力を利用した部品実装の場合、
高密度実装や薄型化や小型化や軽量化に限界があった。
また、部品の下面に接続する導電層と基板の表面の導電
層との間を接続するためのコンタクトホール形成プロセ
スが必要となり、実装後での接続の信頼性低下があっ
た。 【解決手段】 基板の部品の実装部に溝部を形成し、か
つ基板に対し部品を表面張力を用いてセルフアライメン
トして、基板に部品を実装することにより実装基板の薄
型化と小型化と軽量化を図る。また、上記の実装方法
は、部品の下面に接続する導電層と、基板の表面の導電
層との間を接続するためのコンタクトホール形成が不要
であるために、実装後での接続の信頼性が向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばコンピュー
タやテレビジョン受像機などのディスプレイに利用さ
れ、アドレス素子として薄膜トランジスタ（以下、「Ｔ
ＦＴ」という）などのスイッチング素子を備えた透過型
あるいは反射型等の液晶表示装置、より詳しくは、ゲー
ト配線と、ソース配線と、ゲート配線とソース配線との
交差部の近傍に設けられたスイッチング素子とを有し、
このスイッチング素子は前記ゲート配線に接続されたゲ
ート電極と、前記ソース配線に接続されたソース電極
と、液晶層に電圧を印加するための画素電極に接続され
たドレイン電極とを有する液晶表示装置や、そのように
多数の配線やスイッチング素子やセンサ部、など繰り返
しパターンを備えて複数の膜のパターンを形成した半導
体素子や、液晶以外の表示装置（例えばＤＭＤ）や、イ
メージセンサなどの能動素子や受動素子、あるいはそれ
ら能動素子や受動素子を駆動したり制御する為、抵抗や
コンデンサーや半導体素子や集積回路回路などの部品を
実装した基板などを含む各種電子部品と電子部品の製造
方法に関する。

【０００２】尚、ここで、電子部品とは電卓、デジタル
カメラ、ハンディースキャナ、携帯ラジオ、MDプレー
ヤ、電子辞書、電子情報端末手帳などの一体部品として
小型あるいは携帯用の電子機器を含める。

【０００３】

【従来の技術】ＴＦＴ型の液晶表示装置を例に説明す
る。図８はアクティブマトリクス基板を備えた透過型の
液晶表示装置の一般的な構成を示す回路図である。図８
に示すように、アクティブマトリクス基板１０１には、
数万から数十万個以上と多くの複数の画素電極１０２が
マトリクス状に形成されており、この画素電極１０２に
は、スイッチング素子であるＴＦＴ１０３が接続されて
設けられている。このＴＦＴ１０３のゲート電極には走
査信号を供給するためのゲート配線１０４が接続され、
ゲート電極に入力されるゲート信号によってＴＦＴ１０
３が駆動制御される。また、ＴＦＴ１０３のソース電極
には表示信号（データ信号）を供給するためのソース配
線１０５が接続され、ＴＦＴ１０３の駆動時に、ＴＦＴ
１０３を介してデータ（表示）信号が画素電極１０２に
入力される。各ゲート配線１０４とソース配線１０５と
は、マトリクス状に配列された画素電極１０２の周囲を
通り、絶縁膜を介した状態で互いに直交差するように設
けられている。さらに、ＴＦＴ１０３のドレイン電極は
画素電極１０２および付加容量１０６に接続されてお
り、この付加容量１０６の対向電極はそれぞれ共通配線
１０７に接続されている。

【０００４】図９は従来の技術に係る液晶表示装置にお
けるアクティブマトリクス基板のＴＦＴ部分の断面図で
ある。図９に示すように、透明絶縁性基板１０７上に、
図１０１のゲート配線１０４に接続されたゲート電極１
０８が形成されているとともに、その上を覆ってゲート
絶縁膜１０９が形成されている。さらにその上にはゲー
ト電極１０８と重畳するように半導体層１１０が形成さ
れ、その中央部上にチャネル保護層１１１が形成されて
いる。このチャネル保護層１１１の両端部および半導体
層１１０の一部を覆い、チャネル保護層１１１上で分断
された状態で、ソース電極１１２ａおよびドレイン電極
１１２ｂとなるｎ+Ｓｉ層が形成されている。一方のｎ+
Ｓｉ層であるソース電極１１２ａ上には図１０１のソー
ス配線１０５と同一の膜で金属層１１３ａが形成され、
他方のｎ+Ｓｉ層であるドレイン電極１１２ｂ上には、
ドレイン電極１１２ｂと画素電極１１４とを接続する金
属層１１３ｂが形成されてスイッチング素子であるＴＦ
Ｔ１１５およびその周辺構造を形成している。さらに、
ＴＦＴ１１５、ゲート配線およびソース配線の上部を覆
って層間絶縁膜１１６が形成されている。

【０００５】この層間絶縁膜１１６の上には、画素電極
１１４となる透明導電膜が形成され、この透明導電膜
は、層間絶縁膜１１６を貫くコンタクトホール１１６ａ
を介して、ＴＦＴ１１１のドレイン電極１１２ｂと接続
した金属層１１３ｂに接続されている。このように、ゲ
ート配線およびソース配線と画素電極１となる透明導電
膜１１４との間に層間絶縁膜１１６が形成されているの
で、ゲート配線とソース配線とに対して画素電極１をオ
ーバーラップさせることができる。このような構造は、
例えば特開昭５８−１７２６８５号公報に開示されてお
り、これによって液晶表示装置の開口率を向上させるこ
とができるとともに、ゲート配線およびソース配線に起
因する電界をシールドすることにより、液晶分子の配向
が崩れるディスクリネーションを抑制することができ
る。

【０００６】上記絶縁膜１０９あるいは層間絶縁膜１１
６としては、従来、窒化シリコン（ＳｉＮ）などの無機
膜をＣＶＤ法（プラズマ励起化学気相成長）を用いて膜
厚３００〜５００ｎｍ程度に形成していた。これ以上の
膜厚を形成しないのはデポジションに時間がかかり生産
効率が悪くなったり、残留応力で基板がそったりクラッ
ク等の不良が増すためである。あるいは層間絶縁膜１１
６だけは、有機膜を膜厚1〜５μｍ程度形成する場合も
ある。あるいは、開口率が落ちるが層間絶縁間１１６を
形成しない場合などもある。また、電卓、デジタルカメ
ラ、ハンディースキャナ、携帯ラジオ、MDプレーヤ、電
子辞書、電子情報端末手帳などの様々な携帯用などの電
子機器も、前述の液晶表示装置と同様に軽薄短小化が進
んでおり、各種民間企業や大学などが高効率製造方式を
を含めた実装技術の開発を競っている。例えば、抵抗や
コンデンサーや半導体素子や集積回路回路などのチップ
部品をサーフェスマウンタで基板に高速で基板上に粗い
位置で供給し、複数の部品を一括して接続材料としての
半田によりセルフアライメントを行いながら実装する技
術は既に開発され、量産化、実用化されているが、マウ
ンタの高速化や、異形状部品や微小ピッチ多端子部品の
接続技術などの更なる開発が進められている。簡単な工
程説明を、図１１（ａ）〜（ｂ）を用い、高密度多端子
の集積回路１２０の実装プロセスを略図で示す。まず、
図１０（ａ）に示すように、半田バンプ（突起電極をバ
ンプと呼ぶ）１２１を形成した集積回路１２０を基板１
２２上にマウンタにより供給する。この時点では、マウ
ンタの機械精度などにより、搭載位置にはバラツキ誤差
ｄが生じている。次に、図１０（ａ）に示すように、リ
フロ炉内などで半田１２１ａが溶融され、その際、半田
の表面張力により、集積化回路１２０の位置は、補正さ
れる。また、セルフアライメントを利用した位置決めの
研究例が、精密工学学会誌Ｖｏｌ．６６．Ｎｏ．２．２
０００の２８２ページから記載されている。ここでは、
液体の表面張力を利用して、微小部品をアライメントす
る技術が紹介されている。

【０００７】

【発明が解決しようとする課題】前述の液晶表示装置の
場合、半導体層あるいは導電膜層が０〜２層と比較的少
ない領域と、２〜５層程度と比較的多い領域が、繰り返
しパターンの中で混在し、すなわち、生産タクトおよび
不良率の異なる領域を同一基板に同時、同一工程で形成
することになり、基本的に非効率である。また、図１０
の場合において、ＴＦＴ１１１上に、ＳｉＮx ，ＳｉＯ
2 ，ＴａＯx （Ｔａ：タンタル）などを用いてＣＶＤ法
またはスパッタ法により絶縁膜１０９あるいは層間絶縁
膜１１６を成膜した場合、成膜された絶縁膜１０９ある
いは層間絶縁膜１１６はその下地膜の膜厚による凹凸を
反映する。このような多層のＴＦＴやソース配線とゲー
ト配線のクロス部などの凹凸部では残留応力（大型基板
ほど面内でバラツク）の影響などでクラックＡ、Ｂが入
りやすかったり、残留応力その他の影響でエッチング液
がしみこんで短絡や断線の不良が生じやすく、大型基板
ほど残留応力や温度やエッチング液あるいは不純物の濃
度分布等のバラツキが増す影響で不良率が低下したり、
これらの要因の均一化のため、装置や条件をより厳密に
制御する必要が増し、処理時間が増したり、特殊な装置
改良を要したりする。一方、液晶表示装置などでは、全
体の生産効率を向上するため部品の取れ数が多いように
益々大きい基板寸法を採用する動きがあるが、例えば、
量産開始時に思う程のスピードでラインが立ち上がら
ず、需給バランスのうねりの中、収益が十分確保されな
かったり、ユーザーにタイムリーに商品が納入出来ない
場合も多々ある。あるいは、同様の要因で信頼性が低下
す場合もある。あるいは、基板サイズの大型化で製造装
置が大型化して、組立てや搬送に（搬送手段や経路や時
間が制限され）苦労する場合や、工場全体が大きくな
り、用地確保が困難であったり、工場内のラインのクリ
ーン度を均一に制御することが困難となる。また、装置
各々の外形寸法のバラツキも増し、ライン設計が困難と
なる。また、前述の2件の表面張力を利用した部品実装
の場合、今まで、端子や配線や絶縁膜程度の突起や溝部
を除いては、ほぼ平坦な基板の表面に、部品が実装され
ていた。従って、これらの部品や機器では、高密度実装
や薄型化や小型化や軽量化には限界があった。また、従
来の実装構造で無理に部品を基板に埋込ませようとする
と、部品の下面に接続する導電層と基板の表面の導電層
との間を接続するためのコンタクトホール形成などプロ
セスが増し、接続の信頼性低下を招く場合があった。本
発明の目的は、液晶表示装置以外も含む各種電子部品の
製造方法および電子部品において、特に製造用の元基板
の寸法が大きくなっている、液晶表示装置や半導体装置
などの電子部品において、高信頼性で生産効率を向上
し、装置の大型化を低減して上記の不具合を低減した電
子部品の製造方法および電子部品を提供することを目的
とする。あるいは、表面張力を利用して各種部品が実装
された電子部品あるいは電子機器において、大したプロ
セス増加や信頼性の低下を招く事無く、より高密度実装
を行い、薄型化、小型化あるいは軽量化を達成する電子
部品の製造方法および電子部品を提供することを目的と
する。

【０００８】

【課題を解決するための手段】本発明の請求項１記載の
電子部品の製造方法は、単数または複数の部品を実装し
た基板から成る電子部品の製造方法において、該基板の
該部品の実装部に溝部が形成され、かつ、該基板に対し
該部品を表面張力を用いてセルフアライメントして該基
板に該部品の実装したことを特徴としている。

【０００９】本発明の請求項２記載の電子部品の製造方
法は、第１基板上に配線などの同一パターンが多数個形
成されて成り、第１基板上に少なくとも1層の第1の膜層
を形成した第1領域部と、第１の膜層が第１の膜層と異
なる他の第２膜層に積層される第２領域部を有する電子
部品の製造方法において、複数の該第２領域部は第１基
板と異なる第２基板上に第２膜層を形成して複数の第２
領域部を形成して単数または少数の第２領域毎に分割し
て微小な部品を形成し、該第1基板には該部品を実装す
る領域に溝部が形成され、該第1基板に対し該部品を表
面張力を用いてセルフアライメントし、複数の部品を第
１基板上に実装したことを特徴としている。

【００１０】本発明の請求項３記載の電子部品の製造方
法は、該基板に該部品の本体部の幅と奥行き方向の外形
寸法より僅かに大きい溝部を形成し、該部品または該基
板の中の少なくとも一方には室温では固体で、室温より
高温で溶融するアライメント用材料を形成し、該部品を
該基板の溝部に粗い位置合せで仮位置に挿入した後、該
材料を溶融した時の表面張力を利用してセルフアライメ
ントにより、該部品の該基板に対する位置合せを完了す
る事を特徴としている。

【００１１】本発明の請求項４記載の電子部品の製造方
法は、該材料は、導電性材料である事を特徴としてい
る。

【００１２】本発明の請求項５記載の電子部品の製造方
法は、該部品を該基板の溝部に粗い位置合せで仮位置に
挿入した時、該部品の底面と該基板の溝部の底面に間隙
部を設けた事を特徴としている。

【００１３】本発明の請求項６記載の電子部品の製造方
法は、該部品の本体部より突出した該材料を該部品に形
成し、該部品を該基板の溝部に粗い位置合せで仮位置に
挿入した時、該部品の底面と該基板の溝部の底面に間隙
部を設けた事を特徴としている。

【００１４】本発明の請求項７記載の電子部品の製造方
法は、該基板に該部品の幅と奥行き方向の外形寸法より
僅かに大きい溝部を形成し、該部品または該基板の中の
少なくとも一方には室温では液体のアライメント用材料
を形成し、該部品を該基板の溝部に粗い位置合せで仮位
置に供給して、該材料の表面張力を利用してセルフアラ
イメントにより、該部品の該基板に対する位置合せを行
う事を特徴としている。

【００１５】本発明の請求項８記載の電子部品の製造方
法は、該部品の該基板に対する位置合せの後、該部品と
該基板との間に介在する該材料を取除く事を特徴として
いる。

【００１６】本発明の請求項９記載の電子部品の製造方
法は、該部品の該基板に対する位置合せの後、該基板上
に該部品の埋込み材料を供給して実質的に基板上に該部
品の位置する溝部を形成した事を特徴としている。

【００１７】本発明の請求項１０記載の電子部品の製造
方法は、該部品の上面に突起電極を形成し、該部品全体
を埋込む表面が平坦な埋込み材料を供給した後、該埋込
み材料の表面を除去して該突起電極を露出する工程を含
む事を特徴としている。

【００１８】本発明の請求項１１記載の電子部品の製造
方法は、該基板に該部品の本体部の幅と奥行き方向の外
形寸法より僅かに大きい溝部を形成し、該部品を該基板
の溝部に粗い位置合せで仮位置に配置した後、該部品ま
たは該基板の中の少なくとも一方に形成したアライメン
ト用材料の表面張力を利用してセルフアライメント時又
は後に、該部品を該基板の溝部に挿入したを特徴として
いる。

【００１９】本発明の請求項１２記載の電子部品の製造
方法は、熱圧着ツールで加圧して、固着する事を特徴と
する。

【００２０】本発明の請求項１３記載の電子部品は、単
数または複数の部品を実装した基板から成る電子部品に
おいて、該基板の該部品の実装部として溝部を具備し、
かつ、該基板に対し該部品を表面張力を用いてセルフア
ライメント行う材料を該基板と該部品の中に介在したこ
とを特徴としている。

【００２１】本発明の請求項１４記載の電子部品は、第
１基板上に配線などの同一パターンが多数個形成されて
成り、第１基板上に少なくとも1層の第1の膜層を形成し
た第1領域部と、第１の膜層が第１の膜層と異なる他の
第２膜層に積層される第２領域部を有する電子部品にお
いて、複数の該第２領域部は第１基板と異なる微小部品
としての第１基板と異なる第２基板に第２膜層を具備し
たものであって、該第1基板には該部品を実装する領域
に溝部を具備し、かつ、該基板に対し該部品を表面張力
を用いてセルフアライメント行う材料を該基板と該部品
の中の介在したことを特徴としている。以下、上記構成
による作用を各請求項毎に説明する。

【００２２】請求項１では、基板の溝部に部品が実装さ
れるので、電子部品の薄型化、小型化あるいは軽量化を
達成する。また、表面張力を利用したセルフアライメン
トにより、機械的精度などの影響を受けずに微小部品で
あっても、あるいは複数の部品であってもほぼ同時に効
率良く位置合せが可能である。更に上層が平坦化される
場合、その上に形成される配線の断線や多層配線の短絡
不良を低減したり、液晶表示装置の場合は画素電極の寸
法を最大限にして開口率を向上したり、配向処理の均一
性を改善できる。また、溝部の底と部品の底面に間隙を
設けて、セルフアライメント中の静電気力や異物や突起
などがあっても摩擦力を低減し、部品をより高精度に位
置決めすることができる。また、溝部の側面などを端子
部配置に利用して、更に高密度に実装したり、あるいは
他の配線や（画素）電極を広げたりすることもできる。
請求項２では、従来は同一基板内に形成していた、多層
領域と少層領域を別々に作る。これにより、ＴＦＴスイ
ッチング部などの多層領域は、他の少層領域と別に製造
でき、より高密度に配置して、小基板上で作れる。信頼
性や品質も、歩留りも容易に向上し効率良く製造でき
る。また、その部分で装置も小型化が可能で、搬送装置
や経路を小さく出来、クリーン度も工程内で均一化が容
易であるので、ライン設計や装置の搬入が容易である。
また、基板の溝部に部品が実装されるので、電子部品の
薄型化、小型化あるいは軽量化を達成する。また、表面
張力を利用したセルフアライメントにより、機械的精度
などの影響を受けずに微小部品であっても、あるいは複
数の部品であってもほぼ同時に効率良く位置合せが可能
である。更に上層が平坦化される場合、その上に形成さ
れる配線の断線や多層配線の短絡不良を低減したり、液
晶表示装置の場合は画素電極の寸法を最大限にして開口
率を向上したり、配向処理の均一性を改善できる。請求
項３では、本体部の寸法より大きい溝部を基板に形成し
たので、少なくとも機械的に部品本体部（下方）を溝部
に挿入できる。また、アライメント材料の固体と液体の
相変化を利用して、最終の位置合せ以前に、一旦予備位
置に配置することができる。請求項４では、アライメン
ト材料が電気接続材料を兼ねるので、材料数を低減し、
製造プロセスおよび装置なども低減できる。請求項５で
は、最終の位置合せ以前の予備位置として、部品の底部
と溝部の底部との間に間隙部を設けているので、アライ
メント中の摩擦力や静電気力や分子間力などを低減して
表面張力による位置制御の妨げとなる力を低減する。特
に、数十μｍオーダー以下の微小部品の場合、これらの
不要な力が支配的となって部品が基板に固着することが
あるので有効である。請求項６では、上記アライメント
材料に、上記の一時的な間隙部を設ける機能を付加でき
る。従って、一時的な位置決め用専用の材料を無くし
て、材料数を低減し、製造プロセスおよび装置なども低
減できる。請求項７では、アライメント材料として液体
状のものを使用するので、部品供給時に、瞬時に位置合
せができ、アライメント材料が不要な場合は、除去が容
易である。請求項８では、アライメント材料を除去する
事により、より正確に位置決めされ、例えば、ＴＦＴ型
液晶表示装置や集積回路のように、水分などで配線腐食
や半導体素子の特性劣化や液晶などの品質低下などを招
き易い場合でも、表示品位や他の機能低下を抑制して、
信頼性を向上できる。請求項９では、部品の大半を保護
するので信頼性が向上し、平坦化処理が容易である。請
求項１０では、上層が平坦化されるので、その上に形成
される配線の断線や多層配線の短絡不良を低減したり、
液晶表示装置の場合は画素電極の寸法を最大限にして開
口率を向上したり、配向処理の均一性を改善できる。請
求項１１では、部品が溝部に挿入される際もセルフアラ
イメントできるので、溝の寸法を部品寸法に対して最小
にでき高密度実装が可能。かつ、部品の下面と溝部の底
面の間隙部を部品が溝部に落ち込むまで形成することが
できる。請求項１２では、熱圧着ツールでアライメント
材料を溶融しながら部品を溝部に押し込むので確実かつ
効率的に部品を下降端に落とす事ができる。また、部品
の浮き防止の熱硬化などの接着剤などがある場合、アラ
イメントと一連で熱硬化と固着ができ効率的である。ま
た、熱圧着ツールがパルスヒート（一時加熱型ツール）
であれば、短時間に冷却してアライメント材が固体化後
に加圧力を解除できるので、部品をより確実に押し込
み、タクトも小さくできる。請求項１３では、請求項１
と同様である。請求項１４では、請求項２と同様であ
る。

【００２３】

【発明の実施の形態】本発明の実施の形態について以下
に説明する。

【００２４】（実施の形態１）本発明に係る本発明の実
施の形態１について、ＴＦＴ型の液晶表示装置を例に、
以下の図面に基づいて詳細に説明する。図１は本発明の
実施の形態に係る液晶表示装置におけるアクティブマト
リクス側基板１の画素近傍の構成を示す平面図と断面図
である。図１に示すように、第１基板としてのアクティ
ブマトリクス側基板１には、複数の透明導電材料からな
る画素電極２がマトリクス状に数万個以上設けられてお
り（図では３個に略）、これらの画素電極２の周囲を通
り、互いに交差するように、走査信号を供給するための
各ゲート配線３と表示信号（データ信号）を供給するた
めのソース配線４が設けられている。また、これらのゲ
ート配線４とソース配線３の絶縁クロス（交差部）分５
の近傍において、画素電極１に接続されるスイッチング
素子としてのＴＦＴ６（薄膜トランジスタ）が設けられ
ている。

【００２５】このＴＦＴ６のゲート電極にはゲート配線
３が接続され、ゲート電極に入力される信号によってＴ
ＦＴ６が駆動制御される。また、ＴＦＴ６のソース電極
にはソース配線４が接続され、そのソース電極にデータ
信号（表示信号）が入力される。さらに、ＴＦＴ６のド
レイン電極は、画素電極２と接続されている。更に例え
ば、第２基板としてのチップ７が、アクティブマトリク
ス側基板１に溝部に挿入されており、チップ７上には、
図示しない複数個のチップ７を作る第１基板の製造中の
元基板（通常、液晶表示装置基板が複数個取れ、数１０
０ｍｍ角以上の面積のガラス基板）より一般的に小さい
元基板（例えば、数インチ径のシリコン基板）の段階
で、あらかじめＴＦＴ６よびゲート配線３ａとソース配
線４ａとそのクロス部５を作りこんでおき、個々のチッ
プ７に分離しておく。図２（ａ）〜（ｂ）はチップ７近
傍の実装構造および実装方法を示す断面図である。図２
（ａ）は、チップ７の断面構造を示す、チップ７の側面
には電気接続用の端子８が形成され、更に、端子８上は
半田ボール（突起電極）９を形成しておく。次に図２
（ｂ）に示すように、第1基板１の溝部１ａにチップ７
を挿入する。ここでチップ７の下面７ａが溝部１ａの底
面１ｂに接するか、あるいは僅かに（例えば設計上数μ
ｍ）の間隙ｇを設けるように、半田ボール９の形成位置
や寸法を設計して第1基板１の端子１０に当接するよう
にしておく。これにより、多端子であっても確実に電気
接続導通が得られ、かつ、特にチップ７が微小で静電気
や他の分子間力などによりチップ７と第1基板が固着し
てセルフアライメントが妨げられることを低減して、次
工程のセルフアライメントが容易に行われる。更に、図
２（ｃ）に示すように、半田ボール９ａを溶融し、紙面
のＸ方向のセルフアライメントが溶融状態の半田ボール
９ａの表面張力で行われる。尚、チップ７が微小で軽い
場合には浮きが生じる恐れがあり、浮きを抑える必要が
あれば、図2（ｃ）に示すように、セルフアライメント
が完了した後一旦冷却し、パルスヒート（一時加熱）型
などの加圧ツール１１で加圧、加熱、加熱解除、加圧解
除の順に処理しても良い。その際、微小なずれが発生す
る場合もあるが、一例でも０〜５μｍ程度であり、問題
はない。尚、アライメント用材料として半田の例を示し
たが、これに限るものでは無く、他の導電材料やあるい
は絶縁材料であっても良い。ただし、導電材料の方が、
端子間の接続を同時に処理でき効率的である。以上、液
晶表示装置の例を示したが、本発明の適用はＴＦＴ型の
液晶表示装置に限るものでは無く、例えば、プリント基
板に抵抗やコンデンサや半導体集積回路等の部品を搭載
する場合など、各種電子機器および部品に応用できる。

【００２６】（実施の形態２）他の実施例を、図３に示
す。本例は、実施の形態１と、ほぼ同様の構造である
が、基板１２の溝部１２ａの側面１２ｂに端子１３を設
け、半田１４などを介して部品チップ１５を接続する。
このような構造では、チップ１５全体を基板１２に埋込
む事ができ、より薄型化を図ったり、上面の層の平坦化
が容易で、上部に形成する配線などの信頼性を高めた
り、製品によっては品質などを向上できる。液晶表示装
置の場合、輝度を向上したり、消費電力を低減したりで
きる。また、複数チップ間のピッチを小さくしたり、あ
るいは他の配線領域を広く取って、配線幅などを広く取
る事もできる。

【００２７】（実施の形態３）本発明の他の実施例を図
４（ａ）〜（ｃ）に示す。図４（ａ）のように、基板１
６には溝部１６ａが形成され、溝の底部１６ｂには半田
や水などのアライメント用材料１７がぬれ性良好な基板
側ぬれ性部材１８（水の場合ガラスなどで周辺が撥水材
料または撥水処理がされている）の表面におさまり、ぬ
れ性良好な部材１８と同様な材料からなる部品側ぬれ性
部材１９を備えた部品２０をマウンターなどで供給す
る。尚、溝部の側面１６ｃには傾斜を設けることによ
り、部品供給位置の誤差許容値を大きくできる。次に図
４（ｂ）のように、部品２０はセルフアライメントされ
ており、アライメント材が半田などの場合、次の図４
（ｃ）に進める必要は無い。尚、部品２０と基板１６の
平行度が必要な場合、図示しない突起状の部品受部また
は足部を、各々基板１６側または部品２０側に形成して
も良い。更に、部品２０の強固な固定を行うため、図示
しない光硬化あるいは熱硬化などの接着材を基板１６と
部品２０の間に介在すれば良く、スペーサ部材の表面に
接着層を形成した構造の固定材などを用いて接続と平行
度および配置高さ制御を兼ねても良い。また図４（ｃ）
のように、水などように、回路部などの信頼性低下など
不具合を発生させる場合や平行度あるいは位置精度を向
上させるため、アライメント用材料は除去する。水など
の場合、蒸発させても良い、あるいは基板側ぬれ性部材
１８の中央などに図示しない穴部などを設け、真空や低
圧で引き込んでも良い。尚、アライメント用材料が半田
など場合、複数の端子を設け、端子の電気接続と平行度
制御を兼ねても良い。また、アライメント用材料が水な
どの場合、平行度と配置高さの制御とを兼ねた電気接続
端子としての半田や金属バンプなどを部品の下面に形成
しても良いし、部品の上部を平坦化処理をして信号配線
接続処理をしても良いし、ワイヤーボンド接続で端子接
続を行っても良い。

【００２８】（実施の形態４）更に本発明の他の実施例
を図５（ａ）〜（ｄ）に、および変形例の構造を図６に
示す。図５（ａ）のように、基板２１の表面はほぼ平坦
なままで溝部形成などの加工はなされていない。更に半
田などのアライメント用材料２２がぬれ性良好な基板側
ぬれ性部材２３の表面におさまり、ぬれ性良好な部材２
３と同様な材料からなる部品側ぬれ性部材２４を備えた
部品２５をマウンターなどで供給する。

【００２９】尚、部品２５には突起電極２６が形成され
ている。次に、図５（ｂ）のように、部品２５はセルフ
アライメントにより高精度に配置される。更に、図５
（ｃ）のように、部品２５の全体を覆って平坦化膜２７
を形成する。そして、図５（ｄ）のように、基板２1の
上面から平坦化膜２７ａを、突起電極２６ａが露出する
までエッチングする。以下上層の各種配線や電極や絶縁
層を形成して部品が作られる。また、アライメント用材
料が水などの場合蒸発させたり、図6の構造のように、
基板側ぬれ性部材２８の中央などにアライメント用材料
の吸引用の穴部２９を設けても良い。

【００３０】（実施の形態５）更に本発明の他の実施例
を図７（ａ）〜（ｃ）に示す。本実施例では、溝部に落
とし込む以前の位置合せにセルフアライメントを利用す
る例を示す。これにより溝の寸法をより小さくして、更
に高密度の実装などが可能となる。まず図７（ａ）に示
すように、あらかじめ部品３０の側部両端などに端子３
１および半田３２か場合によっては半田ペーストなどを
形成供給し、基板３３の溝部３３ａの側面にも端子３４
を形成しておき、部品３０をマウンターなどでやや位置
が粗くても高速で供給する。尚、必ずしも必要では無い
が、溝の底部に部品固定補強用の接着材３５を供給して
いても良い。また、アライメントの力を増すため半田３
２などを多く供給する場合、上面への半田の突出を抑え
たり、微小ピッチ接続時の短絡不良を低減するため、半
田の逃げ部として溝の底の隅部に更なる第２の溝３６を
形成しても良い。図７（ｂ）に示されるように、部品３
０が基板３３に置かれ時点では、部品３０は溝部３３ａ
には収まっていない。次に、図示省略するが、一時また
は次工程と連続でリフロー炉で半田を溶融しセルフアラ
イメントにより部品３０を溝３３の中央に高精度に位置
合せして後、図７（ｃ）に示すようにパルスヒートツー
ル３７などで、加熱・加圧して、半田３２ａを溶融し、
接着剤がある場合は、接着材の硬化を促進し、部品３０
を確実に押込み、加熱解除してから、ツール３７の加圧
を解除する。

【００３１】

【発明の効果】以上説明したように、本発明の電子部品
および電子部品の製造方法によれば、部品実装の場合に
凹部の部品を溝部に挿入しアライメントできるために、
電子部品実装基板の薄型化と小型化、軽量化を図ること
ができる効果を奏する。また、部品の下面に接続する導
電層と基板の表面の導電層との間を接続するためのコン
タクトホール形成などプロセスが不要となり、接続の信
頼性を向上させる効果を奏する。また、部品を最終の位
置合せに先だって、溝部に挿入し一旦予備位置に配置す
る予備アライメントできるために、一時的な位置決め専
用の材料を無くすることができる。そのために、材料費
を削減できる他に、一時的な位置決め専用設備も不要と
なる。綜合的に電子部品のコスト低減を図る効果を奏す
る。液晶表示装置の例の様に、アクティブマトリクス基
板にゲート配線とソース配線とそのクロス部を作りこん
でおき、ＴＦＴ型の液晶表示装置を個々ＴＦＴのチップ
を実装する実装構造においては、基板の溝部に部品が実
装されるので、製品の薄型化、小型化あるいは軽量化を
達成する。また、表面張力を利用したセルフアライメン
トにより、機械的精度などの影響を受けずに微小部品で
あっても、あるいは複数の部品であってもほぼ同時に効
率良く位置合せが可能である。更に上層が平坦化される
場合、その上に形成される配線の断線や多層配線の短絡
不良を低減したり、液晶表示装置等の場合は画素電極の
寸法を最大限にして開口率を向上したり、配向処理の均
一性を改善できる効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の形態１に示す液晶表示装置にお
けるアクティブマトリクス側基板１の画素近傍の構成を
示す平面図と断面図である。

【図２】チップ７近傍の実装構造および実装方法を示す
断面図である。図２（ａ）は、チップ７の断面構造であ
る。

【図３】本発明の他の実施の形態を示す図である。

【図４】本発明の他の実施の形態示す図である。

【図５】本発明の他の実施の形態を示す図である。

【図６】本発明の他の実施の形態を示す図である。

【図７】本発明の他の実施の形態を示す図である。

【図８】アクティブマトリクス基板を備えた透過型の液
晶表示装置の一般的な構成を示す回路図である。

【図９】従来の技術に関する液晶表示装置におけるアク
ティブマトリクス基板のＴＦＴ部分の断面図である。

【図１０】簡単に工程説明をおこなうための高密度多端
子集積回路の実装プロセスに関する概略図である。

【符号の説明】

１ アクティブマトリクス基板 ２ 画素電極 ３ ゲート配線 ４ ソース配線 ５ ゲート配線とソース配線とのクロス部 ６ ＴＦＴ ７ チップ ８ 電気接続用の端子 ９ 半田ボール（突起電極） １０ 第1基板１の端子 １１ 加圧ツール １２、１６、２１、３３、１２２ 基板 １２ａ、１６ａ 基板の溝部 １２ｂ 基板の側面 １３ 端子 １４、３２、３２ａ 半田 １５ 部品チップ １６ｂ 基板溝の底部 １６ｃ 溝部の側面 １７ アライメント用材料 １８ 基板側ぬれ性部材 １９ 部品側ぬれ性部材 ２０、２５、３０ 部品 ２２ アライメント用材料 ２３、２８ 基板側ぬれ性部材 ２４ 部品側ぬれ性部材 ２６、２６ａ 突起電極 ２７、２７ａ 平坦化膜 ２９ アライメント用材料の吸引用の穴部 ３１、３４ 端子 ３３ａ 基板の溝部 ３６ 第２の溝 ３７ パルスヒートツール １０１ アクティブマトリクス基板 １０２ 画素電極 １０３、１１５ ＴＦＴ １０４ ゲート配線 １０５ ソース配線 １０６ 付加容量 １０７ 共通配線 １０８ ゲート電極 １０９ ゲート絶縁膜 １１０ 半導体層 １１１ チャネル保護層 １１２ａ ソース電極 １１２ｂ ドレイン電極 １１３ａ、１１３ｂ 金属層 １１４ 画素電極 １１６ 層間絶縁膜 １１６ａ コンタクトホール １２０ 集積回路 １２１、１２１ａ 半田バンプ（突起電極をバンプ
と呼ぶ）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田草 康伸 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 2H090 JA03 JC02 JC03 LA04 2H092 GA57 GA60 JA24 MA34 NA19 NA25 PA01 PA06 5E319 AA03 AA07 AB06 AC20 BB04 CC36 CD04 GG09 5E336 AA04 AA08 CC32 CC51 EE01 GG09

Claims (14)

【特許請求の範囲】
1. 【請求項１】 単数または複数の部品を実装した基板か
   ら成る電子部品の製造方法において、 該基板の該部品の実装部に溝部が形成され、かつ、該基
   板に対し該部品を表面張力を用いてセルフアライメント
   して、該基板に該部品を実装したことを特徴とする電子
   部品の製造方法。
2. 【請求項２】 第１基板上に配線などの同一パターンが
   多数個形成されて成り、第１基板上に少なくとも1層の
   第1の膜層を形成した第1領域部と、第１の膜層が第１の
   膜層と異なる他の第２膜層に積層される第２領域部を有
   する電子部品の製造方法において、 複数の該第２領域部は第１基板と異なる第２基板上に第
   ２膜層を形成して複数の第２領域部を形成して単数また
   は少数の第２領域毎に分割して微小な部品を形成し、該
   第1基板には該部品を実装する領域に溝部が形成され、
   該第1基板に対し該部品を表面張力を用いてセルフアラ
   イメントし、複数の部品を第１基板上に実装したことを
   特徴とする電子部品の製造方法。
3. 【請求項３】 該基板に該部品の本体部の幅と奥行き方
   向の外形寸法より僅かに大きい溝部を形成し、該部品ま
   たは該基板の中の少なくとも一方には室温では固体で、
   室温より高温で溶融するアライメント用材料を形成し、
   該部品を該基板の溝部に粗い位置合せで仮位置に挿入し
   た後、該材料を溶融した時の表面張力を利用してセルフ
   アライメントにより、該部品の該基板に対する位置合せ
   を完了することを特徴とする請求項１乃至２記載の電子
   部品の製造方法。
4. 【請求項４】 該材料は、導電性材料であることを特徴
   とする請求項３記載の電子部品の製造方法。
5. 【請求項５】 該部品を該基板の溝部に粗い位置合せで
   仮位置に挿入した時、該部品の底面と該基板の溝部の底
   面に間隙部を設けたことを特徴とする請求項３乃至４記
   載の電子部品の製造方法。
6. 【請求項６】 該部品の本体部より突出した該材料を該
   部品に形成し、該部品を該基板の溝部に粗い位置合せで
   仮位置に挿入した時、該部品の底面と該基板の溝部の底
   面に間隙部を設けたことを特徴とする請求項５記載の電
   子部品の製造方法。
7. 【請求項７】 該基板に該部品の幅と奥行き方向の外形
   寸法より僅かに大きい溝部を形成し、該部品または該基
   板の中の少なくとも一方には室温では液体のアライメン
   ト用材料を形成し、該部品を該基板の溝部に粗い位置合
   せで仮位置に供給して、該材料の表面張力を利用してセ
   ルフアライメントにより、該部品の該基板に対する位置
   合せを行うことを特徴とする請求項１乃至２記載の電子
   部品の製造方法。
8. 【請求項８】 該部品の該基板に対する位置合せの後、
   該部品と該基板との間に介在する該材料を取除くことを
   特徴とする請求項７記載の電子部品の製造方法。
9. 【請求項９】 該部品の該基板に対する位置合せの後、
   該基板上に該部品の埋込み材料を供給して実質的に基板
   上に該部品の位置する溝部を形成したことを特徴とする
   請求項１乃至２記載の電子部品の製造方法。
10. 【請求項１０】 該部品の上面に突起電極を形成し、該
    部品全体を埋込む表面が平坦な埋込み材料を供給した
    後、該埋込み材料の表面を除去して該突起電極を露出す
    る工程を含むことを特徴とする請求項９記載の電子部品
    の製造方法。
11. 【請求項１１】 該基板に該部品の本体部の幅と奥行き
    方向の外形寸法より僅かに大きい溝部を形成し、該部品
    を該基板の溝部に粗い位置合せで仮位置に配置した後、
    該部品または該基板の中の少なくとも一方に形成したア
    ライメント用材料の表面張力を利用してセルフアライメ
    ント時又は後に、該部品を該基板の溝部に挿入したこと
    を特徴とする請求項１乃至２記載の電子部品の製造方
    法。
12. 【請求項１２】 熱圧着ツールで加圧した後、部品を固
    着する事を特徴とする請求項１１記載の電子部品の製造
    方法。
13. 【請求項１３】 単数または複数の部品を実装した基板
    から成る電子部品において、 該基板の該部品の実装部として溝部を具備し、かつ、該
    基板に対し該部品を表面張力を用いてセルフアライメン
    トを行う材料を該基板と該部品の中に介在したことを特
    徴とする電子部品。
14. 【請求項１４】 第１基板上に配線などの同一パターン
    が多数個形成されて成り、第１基板上に少なくとも1層
    の第1の膜層を形成した第1領域部と、第１の膜層が第１
    の膜層と異なる他の第２膜層に積層される第２領域部を
    有する電子部品において、 複数の該第２領域部は第１基板と異なる微小部品として
    の第１基板と異なる第２基板に第２膜層を具備したもの
    であって、該第1基板には該部品を実装する領域に溝部
    を具備し、かつ、該基板に対し該部品を表面張力を用い
    てセルフアライメントを行う材料を該基板と該部品の中
    に介在したことを特徴とする電子部品。