JP2001223545A - Pwm amplifier - Google Patents

Abstract

PROBLEM TO BE SOLVED: To omit a DC cut capacitor without using the resistance potential dividing of a power source and a liner amplification circuit. SOLUTION: A control circuit 1 modulating pulse width, switching circuits 2-1, 2-2 and 3 controlled by the same period by an offset pulse system with the control circuit exist. The switching circuits 2-1 and 2-2 have the same characteristics. A low pass filter 4 making the output of the switching circuit 2-1 into an analog signal, a low pass filter 6 making the output of the switching circuit 2-2 into the analog signal and a low pass filter 5 making the output of the switching circuit 3 into the analog signal are installed. A load 20 is connected between the output terminal 7 of the low pass filter 4 and the output terminal 8 of the low pas filter 5 and a load 21 is connected between the output terminal 9 of the low pass filter 6 and the output terminal 8 of the low pass filter 5. Thus, DC levels between the power output terminals 7 and 8 and the power output terminals 8 and 9 can always be set to almost zero.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、ＰＷＭ（パルス幅
変調）アンプのスイッチング回路に係り、特に出力側の
直流オフセット電圧をキャンセルする直流電圧キャンセ
ル回路に関する。The present invention relates to a switching circuit of a PWM (pulse width modulation) amplifier, and more particularly to a DC voltage canceling circuit for canceling a DC offset voltage on an output side.

【従来の技術】単一電源方式のＰＷＭアンプの出力電圧
は、一般的に１／２電源電圧を基準とした振幅を示す。
これは、不必要な直流オフセット電圧を伴う事を意味す
る。これに対し、通常オーディオアンプの負荷となるへ
ッドホンやスピーカでは、入力される信号に直流オフセ
ット電圧があっては動作できない。このため、負荷の基
準線をグランド電圧に接続する構成をとった場合、図６
に示すように、直流カットキャパシタＣ０等で直流成分
を阻止する必要がある。この直流カットキャパシタＣ０
は大容量が必要とされ、スペースファクタが悪いと云っ
た欠点がある。2. Description of the Related Art The output voltage of a single power supply type PWM amplifier generally shows an amplitude based on a 1/2 power supply voltage.
This implies an unnecessary DC offset voltage. On the other hand, a headphone or a speaker that normally loads an audio amplifier cannot operate if an input signal has a DC offset voltage. For this reason, when the configuration in which the reference line of the load is connected to the ground voltage is adopted, FIG.
As shown in (1), it is necessary to block a DC component by a DC cut capacitor C0 or the like. This DC cut capacitor C0
Has the disadvantage that a large capacity is required and the space factor is poor.

【０００２】一方、任意のオフセット電圧を用意した上
で負荷の基準線をこれに接続する方法では、直流カット
キャパシタを使用せずとも直流成分の阻止が可能であ
り、スペースファクタは悪化しない。しかしながら、図
７に示すように一般的とされる電源電圧を抵抗（Ｒ１，
Ｒ２）分圧によって任意のオフセット電圧を得る構成で
は、リニアアンプ回路４０が必要になり、このリニアア
ンプ回路４０の出力側からオフセット電圧を取り出すこ
とになる。更にこの場合、ＰＷＭアンプのオフセット電
圧値との相関性が得られない為、高精度なオフセット電
圧キャンセルはできなかった。On the other hand, in a method in which an arbitrary offset voltage is prepared and a reference line of a load is connected thereto, a DC component can be blocked without using a DC cut capacitor, and the space factor does not deteriorate. However, as shown in FIG. 7, a general power supply voltage is changed by a resistor (R1,
R2) In a configuration in which an arbitrary offset voltage is obtained by voltage division, a linear amplifier circuit 40 is required, and the offset voltage is extracted from the output side of the linear amplifier circuit 40. Further, in this case, since the correlation with the offset voltage value of the PWM amplifier cannot be obtained, the offset voltage cannot be canceled with high accuracy.

【０００３】[0003]

【発明が解決しようとする課題】上記のように、従来の
単一電源方式のＰＷＭアンプでは、その出力側に直流カ
ットキャパシタが必要であったり、或いは、直流カット
キャパシタを省略するために、電源電圧を抵抗分割し、
リニアアンプ回路を通すことで、任意のオフセット電圧
を得なければならなかった。As described above, in the conventional single power supply type PWM amplifier, a DC cut capacitor is required on the output side or the DC cut capacitor is omitted in order to omit the DC cut capacitor. Divide the voltage by resistance,
Arbitrary offset voltage had to be obtained by passing through a linear amplifier circuit.

【０００４】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、電源の抵抗分圧
回路やリニアアンプ回路を用いることなく直流カットキ
ャパシタを省略することが出来るＰＷＭアンプを提供す
ることである。The present invention has been made to solve the above-mentioned conventional problems, and has as its object to omit a DC cut capacitor without using a resistor voltage dividing circuit or a linear amplifier circuit of a power supply. It is to provide a PWM amplifier.

【０００５】[0005]

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の特徴は、パルス幅変調を行うコン
トロール回路と、前記コントロール回路により同一周期
の制御を受ける第１のスイッチング回路と、前記コント
ロール回路により同一周期の制御を受け、前記第１のス
イッチング回路と同一特性を有する第２のスイッチング
回路と、前記コントロール回路により同一周期の制御を
受ける第３のスイッチング回路と、前記第１のスイッチ
ング回路の出力をアナログ信号化する第１のローパスフ
ィルタと、前記第２のスイッチング回路の出力をアナロ
グ信号化する第２のローパスフィルタと、前記第３のス
イッチング回路の出力をアナログ信号化する第３のロー
パスフィルタとを具備し、第１のローパスフィルタの出
力端子と第３のローパスフィルタの出力端子間にに第１
の負荷を接続し、第２のローパスフィルタの出力端子と
第３のローパスフィルタの出力端子間に第２の負荷を接
続することにある。To achieve the above object, the present invention is characterized in that a control circuit for performing pulse width modulation and a first switching circuit which is controlled by the control circuit in the same cycle. A second switching circuit controlled by the control circuit in the same cycle and having the same characteristics as the first switching circuit; a third switching circuit controlled by the control circuit in the same cycle; A first low-pass filter for converting the output of the first switching circuit into an analog signal, a second low-pass filter for converting the output of the second switching circuit into an analog signal, and converting the output of the third switching circuit into an analog signal A third low-pass filter, and an output terminal of the first low-pass filter and a third low-pass filter. The in between the output terminal of the pass filter 1
And connecting the second load between the output terminal of the second low-pass filter and the output terminal of the third low-pass filter.

【０００６】請求項２の発明の前記コントロール回路は
オフセットパルス方式のＰＷＭ制御を行う。The control circuit according to the second aspect of the present invention performs PWM control of an offset pulse method.

【０００７】請求項３の発明の前記第１のスイッチング
回路は１個のバッファを有し、前記第２のスイッチング
回路は前記バッファと同一の１個のバッファを有し、前
記第３のスイッチング回路は前記バッファと同一のバッ
ファを２個並列接続した回路を有する。According to a third aspect of the present invention, the first switching circuit has one buffer, the second switching circuit has one buffer identical to the buffer, and the third switching circuit. Has a circuit in which two identical buffers are connected in parallel.

【０００８】請求項４の発明の前記ＰＷＭアンプはデジ
タルオーディオ信号を増幅する。According to a fourth aspect of the present invention, the PWM amplifier amplifies a digital audio signal.

【０００９】[0009]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明のＰＷＭアンプの
一実施形態を示した回路図である。ＰＷＭアンプは、１
周期当たり１パルスを守るオフセットパルス方式のＰＷ
ＭをコントロールするＰＷＭコントロール回路１、ＰＷ
Ｍコントロール回路１によりスイッチングされるスイッ
チング回路２−１、２−２、基準電圧スイッチング回路
３、デジタルオーディオ信号をアナログ化するインダク
タ１０及びキャパシタ１１から成るローパスフィルタ
４、５、６を有し、電力出力端子７、８には負荷２０が
接続され、電力出力端子８、９には負荷２１が接続され
ている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing one embodiment of the PWM amplifier of the present invention. The PWM amplifier is 1
Offset pulse type PW that protects one pulse per cycle
PWM control circuit 1 for controlling M, PWM
M control circuit 1 includes switching circuits 2-1 and 2-2, reference voltage switching circuit 3, low-pass filters 4, 5 and 6 including an inductor 10 and a capacitor 11 for converting a digital audio signal into an analog signal. A load 20 is connected to the output terminals 7 and 8, and a load 21 is connected to the power output terminals 8 and 9.

【００１０】図２はスイッチング回路２−１（又は２−
２）の構成を示した回路図であり、１個のスイッチング
動作をするバッファ３１から成っている。FIG. 2 shows a switching circuit 2-1 (or 2-
FIG. 2 is a circuit diagram showing the configuration of 2), which is composed of a buffer 31 that performs one switching operation.

【００１１】図３は基準電圧スイッチング回路３の構成
を示した回路図であり、１個のスイッチング動作する２
個のバッファ３１が並列接続されている。FIG. 3 is a circuit diagram showing the configuration of the reference voltage switching circuit 3, in which one switching operation is performed.
Buffers 31 are connected in parallel.

【００１２】次に、本実施形態の動作について説明す
る。スイッチング回路２−１、２−２と、スイッチング
基準電圧発生回路３は、ＰＷＭコントロール回路１によ
り全て同一周期のスイッチング制御を受けており、スイ
ッチング回路２−１、２−２のパルスデューティーの動
作基準値に、スイッチング基準電圧発生回路３のパルス
デューティー値を合致させることで、無信号時における
出力電圧値は、電力出力端子７，８，９全て同一の電圧
値を示す。Next, the operation of this embodiment will be described. The switching circuits 2-1 and 2-2 and the switching reference voltage generating circuit 3 are all under the switching control of the same cycle by the PWM control circuit 1, and the operation standards of the pulse duty of the switching circuits 2-1 and 2-2 are used. By making the pulse duty value of the switching reference voltage generation circuit 3 match the value, the output voltage value at the time of no signal shows the same voltage value at all of the power output terminals 7, 8, and 9.

【００１３】ここで、電力出力端子７に図４（ａ）に示
すような信号出力があるとした場合、図４（ｂ）に示し
た電力出力端子８の基準電圧が電力出力端子７のオフセ
ット電圧に等しい為、電力出力端子７，８，９に接続さ
れる負荷に供給されることになる。Here, when it is assumed that the power output terminal 7 has a signal output as shown in FIG. 4A, the reference voltage of the power output terminal 8 shown in FIG. Since the voltage is equal to the voltage, the voltage is supplied to the loads connected to the power output terminals 7, 8, and 9.

【００１４】ここで、ＰＷＭコントロール回路１はオフ
セットパルス方式のＰＷＭ制御を行っているが、このオ
フセットパルス方式は、図５（ａ）、（ｂ）に示すよう
に、１周期に必ず１パルスを守る制御を行うものであ
る。Here, the PWM control circuit 1 performs the PWM control of the offset pulse method. In the offset pulse method, as shown in FIGS. 5A and 5B, one pulse is always generated in one cycle. This is the control to protect.

【００１５】ところで、スイッチング回路２−１，２−
２及びスイッチング基準電圧発生回路３のパルス波形の
立上がり、立下りの遷移時間が異なる場合、理論的オフ
セット電圧に誤差電圧（図５（ａ）、（ｂ）に示したパ
ルスの立上がり、立下りが寝てくることに起因する）が
発生する。しかしながら、ＰＷＭコントロール回路１は
１周期あたり１パルスを必ず含むオフセットパルス方式
を採るため、再び各誤差電圧は同一値となる。By the way, the switching circuits 2-1 and 2-
2 and the switching reference voltage generating circuit 3 have different rising and falling transition times, the theoretical offset voltage has an error voltage (the rising and falling of the pulse shown in FIGS. 5A and 5B). Asleep). However, since the PWM control circuit 1 employs the offset pulse method that always includes one pulse per cycle, the error voltages have the same value again.

【００１６】これは、オフセット誤差電圧の発生がパル
ス波形の立上がりと、立下りの遷移時間が異なる事に起
因するものであり、本回路においてはいかなる一周期に
おいても、立上がりと、立下りを必ず一つずつ含むオフ
セットパルスを各動作信号に与える事及び回路条件に高
度な相似を持たせる事で、スイッチング回路２−１，２
−２及びスイッチング基準電圧発生回路３それぞれのオ
フセット誤差電圧を高度に相似させて、両者間の電圧差
を相殺（キャンセル）させている。This is because the generation of the offset error voltage is caused by the difference between the rise and fall transition times of the pulse waveform. In this circuit, the rise and fall always occur in any one cycle. By giving each operation signal an offset pulse including one by one and giving a high degree of similarity to the circuit conditions, the switching circuits 2-1 and 2-2
-2 and the offset reference voltage of the switching reference voltage generating circuit 3 are made highly similar to each other to cancel (cancel) the voltage difference between them.

【００１７】本実施形態によれば、ＰＷＭコントロール
回路１により同一周期のＰＷＭ制御を受けるスイッチン
グ回路２−１、２−２及び基準電圧スイッチング回路３
を設けることにより、電力出力端子７、８間及び電力出
力端子８、９間のＤＣレベルを常にほぼゼロにすること
ができるため、出力回路から直流カットキャパシタを省
略することができ、スペースファクタを良好とすると共
に、直流カットキャパシタによる音声信号の劣化を防止
して、音質を向上させることができる。又、電源電圧の
抵抗分圧やリニアアンプを必要とせず、上記効果を得る
ことができる。According to this embodiment, the switching circuits 2-1 and 2-2 and the reference voltage switching circuit 3 which are subjected to PWM control of the same cycle by the PWM control circuit 1
, The DC level between the power output terminals 7 and 8 and between the power output terminals 8 and 9 can always be almost zero, so that a DC cut capacitor can be omitted from the output circuit, and the space factor can be reduced. In addition to improving the sound quality, the sound quality can be improved by preventing deterioration of the audio signal due to the DC cut capacitor. Further, the above effects can be obtained without the need for a resistor voltage divider of a power supply voltage or a linear amplifier.

【００１８】更に、抵抗分圧とリニアアンプを用いる方
法に比べて、スイッチング回路２−１、スイッチング回
路３間とスイッチング回路２−２、スイッチング回路３
間の出力の相似性が高く、温度、負荷電流、電源電圧の
全ての変動に対して、これをキャンセルすることができ
る。Furthermore, as compared with the method using the resistor voltage divider and the linear amplifier, the switching circuit 2-1 and the switching circuit 3 and the switching circuits 2-2 and 3
The output has high similarity, and can cancel all fluctuations in temperature, load current, and power supply voltage.

【００１９】尚、スイッチング回路２−１，２−２とス
イッチング基準電圧発生回路３の位相関係は同位相、逆
位相どちらでも良い。本回路では、スイッチング回路２
−１，２−２とスイッチング基準電圧発生回路３の各動
作パルスの位相を同位相とする事で電力出力端子７，８
間及び，９，８間のコモンモードノイズを減少させてい
る。The phase relationship between the switching circuits 2-1 and 2-2 and the switching reference voltage generating circuit 3 may be either the same or opposite. In this circuit, the switching circuit 2
Power output terminals 7 and 8
And common mode noise between 9, 8 are reduced.

【００２０】又、スイッチング回路２−１，２−２とス
イッチング基準電圧発生回路３の動作周波数は同一でな
くても良い。但し、この場合はオフセット電圧誤差がキ
ャンセル出来ないことになる。The operating frequencies of the switching circuits 2-1 and 2-2 and the switching reference voltage generating circuit 3 need not be the same. However, in this case, the offset voltage error cannot be canceled.

【００２１】更に、ＰＷＭコントロール回路がオフセッ
トパルス方式を採らない場合は、理論的オフセット電圧
に誤差電圧が発生して、電力出力端子７、８、９間にＤ
Ｃレベル差が発生するが、これは必ずしも致命的なもの
では無く、消費電力が多くなって、負荷２０、２１が発
熱したりする程度であり、これが許容できるものであれ
ば、ＰＷＭコントロール回路はオフセットパルス方式を
採らなくとも、直流カットキャパシタを省略することが
できる。Further, when the PWM control circuit does not employ the offset pulse method, an error voltage is generated in the theoretical offset voltage, and D is applied between the power output terminals 7, 8, and 9.
The C level difference is generated, but this is not necessarily fatal. The power consumption increases and the loads 20 and 21 generate heat. If this is acceptable, the PWM control circuit Even if the offset pulse method is not used, the DC cut capacitor can be omitted.

【００２２】ところで、本発明は基準線を共有しない負
荷にも適用できるが、この場合は基準電圧スイッチング
回路を２個用意する。４個のスイッチング回路で構成さ
れることに成るが、同様の効果を得ることができる。こ
の際、４個のスイッチング回路は全て同一の電気回路条
件を持たせると最良の効果が得られる。By the way, the present invention can be applied to a load that does not share a reference line. In this case, two reference voltage switching circuits are prepared. Although four switching circuits are used, similar effects can be obtained. At this time, the best effect can be obtained if all four switching circuits have the same electric circuit condition.

【００２３】[0023]

【発明の効果】以上詳細に説明したように、本発明のＰ
ＷＭアンプによれば、電源の抵抗分圧回路やリニアアン
プ回路を用いることなく、直流カットキャパシタを省略
することが出来る。As described in detail above, the P of the present invention
According to the WM amplifier, the DC cut capacitor can be omitted without using a resistance voltage dividing circuit or a linear amplifier circuit of a power supply.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明のＰＷＭアンプの一実施形態を示した回
路図である。FIG. 1 is a circuit diagram illustrating a PWM amplifier according to an embodiment of the present invention.

【図２】図１に示したスイッチング回路の構成を示した
回路図である。FIG. 2 is a circuit diagram showing a configuration of a switching circuit shown in FIG.

【図３】図１に示した基準電圧スイッチング回路の構成
を示した回路図である。FIG. 3 is a circuit diagram showing a configuration of a reference voltage switching circuit shown in FIG.

【図４】図１に示したＰＷＭアンプのオフセット電圧の
キャンセル動作を説明する図である。FIG. 4 is a diagram illustrating an offset voltage canceling operation of the PWM amplifier shown in FIG. 1;

【図５】図１に示したスイッチング回路又は基準電圧ス
イッチング回路から出力されるＰＷＭ変調出力を示した
波形図である。FIG. 5 is a waveform diagram showing a PWM modulation output output from the switching circuit or the reference voltage switching circuit shown in FIG.

【図６】従来のＰＷＭアンプの出力回路例を示した回路
図である。FIG. 6 is a circuit diagram showing an example of an output circuit of a conventional PWM amplifier.

【図７】従来の抵抗分圧回路とリニアアンプ回路の構成
例を示した回路図である。FIG. 7 is a circuit diagram showing a configuration example of a conventional resistive voltage dividing circuit and a linear amplifier circuit.

【符号の説明】[Explanation of symbols]

１ ＰＷＭコントロール回路 ２−１、２−２ スイッチング回路 ３ 基準電圧スイッチング回路 ４、５、６ ローパスフィルタ ７、８、９ 電力出力端子 １０ インダクタ １１ キャパシタ ２０、２１ 負荷 ３１ バッファ REFERENCE SIGNS LIST 1 PWM control circuit 2-1 2-2 Switching circuit 3 Reference voltage switching circuit 4, 5, 6 Low-pass filter 7, 8, 9 Power output terminal 10 Inductor 11 Capacitor 20, 21 Load 31 Buffer

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 パルス幅変調を行うコントロール回路
と、 前記コントロール回路により同一周期の制御を受ける第
１のスイッチング回路と、 前記コントロール回路により同一周期の制御を受け、前
記第１のスイッチング回路と同一特性を有する第２のス
イッチング回路と、 前記コントロール回路により同一周期の制御を受ける第
３のスイッチング回路と、 前記第１のスイッチング回路の出力をアナログ信号化す
る第１のローパスフィルタと、 前記第２のスイッチング回路の出力をアナログ信号化す
る第２のローパスフィルタと、 前記第３のスイッチング回路の出力をアナログ信号化す
る第３のローパスフィルタとを具備し、 第１のローパスフィルタの出力端子と第３のローパスフ
ィルタの出力端子間にに第１の負荷を接続し、第２のロ
ーパスフィルタの出力端子と第３のローパスフィルタの
出力端子間に第２の負荷を接続することを特徴とするＰ
ＷＭアンプ。A control circuit that performs pulse width modulation; a first switching circuit that is controlled by the control circuit at the same cycle; and a control circuit that is controlled by the control circuit at the same cycle and is the same as the first switching circuit. A second switching circuit having characteristics; a third switching circuit controlled by the control circuit in the same cycle; a first low-pass filter for converting an output of the first switching circuit into an analog signal; A second low-pass filter that converts the output of the switching circuit into an analog signal; and a third low-pass filter that converts the output of the third switching circuit into an analog signal. The first load is connected between the output terminals of the low-pass filter 3 and the second low-pass filter. P, characterized by connecting a second load between the output terminals of pass filter and the output terminal of the third low-pass filter
WM amplifier. 【請求項２】 前記コントロール回路はオフセットパル
ス方式のＰＷＭ制御を行うことを特徴とする請求項１記
載のＰＷＭアンプ。2. The PWM amplifier according to claim 1, wherein the control circuit performs PWM control based on an offset pulse method. 【請求項３】 前記第１のスイッチング回路は１個のバ
ッファを有し、前記第２のスイッチング回路は前記バッ
ファと同一の１個のバッファを有し、前記第３のスイッ
チング回路は前記バッファと同一のバッファを２個並列
接続した回路を有することを特徴とする請求項１又は２
記載のＰＷＭアンプ。3. The first switching circuit has one buffer, the second switching circuit has one buffer identical to the buffer, and the third switching circuit has one buffer. 3. The circuit according to claim 1, further comprising a circuit in which two identical buffers are connected in parallel.
The described PWM amplifier. 【請求項４】 前記ＰＷＭアンプはデジタルオーディオ
信号を増幅することを特徴とする請求項１乃至３いずれ
かに記載のＰＷＭアンプ。4. The PWM amplifier according to claim 1, wherein the PWM amplifier amplifies a digital audio signal.