JP2001217345A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JP2001217345A JP2001217345A JP2000027403A JP2000027403A JP2001217345A JP 2001217345 A JP2001217345 A JP 2001217345A JP 2000027403 A JP2000027403 A JP 2000027403A JP 2000027403 A JP2000027403 A JP 2000027403A JP 2001217345 A JP2001217345 A JP 2001217345A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- parallel
- signal
- wirings
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 直交させた平行配線群を有する多層配線基板
において、クロストークノイズの発生しない差動回路を
構成できるペア配線を設ける。 【解決手段】 第1の平行配線群L1を有する第1の絶
縁層I1上に、第1の平行配線群L1と直交する第2の
平行配線群L2を有する第2の絶縁層I3と、第2の平
行配線群L2と直交する第3の平行配線群L3を有する
第3の絶縁層I3とを積層して貫通導体群Tで接続した
積層配線体を具備して成り、第1・第2の平行配線群L
1・L2は互いに隣接する2本の信号配線から成り、貫
通導体で接続された信号配線対SP1・SP2とこれに
隣接する電源配線P1・P2または接地配線G1・G2
とを有し、第3の平行配線群L3は信号配線対SP1に
対向する2本の電源配線P3および/または接地配線P
3を有する多層配線基板である。ペア配線による良好な
特性の差動回路を構成できる。
において、クロストークノイズの発生しない差動回路を
構成できるペア配線を設ける。 【解決手段】 第1の平行配線群L1を有する第1の絶
縁層I1上に、第1の平行配線群L1と直交する第2の
平行配線群L2を有する第2の絶縁層I3と、第2の平
行配線群L2と直交する第3の平行配線群L3を有する
第3の絶縁層I3とを積層して貫通導体群Tで接続した
積層配線体を具備して成り、第1・第2の平行配線群L
1・L2は互いに隣接する2本の信号配線から成り、貫
通導体で接続された信号配線対SP1・SP2とこれに
隣接する電源配線P1・P2または接地配線G1・G2
とを有し、第3の平行配線群L3は信号配線対SP1に
対向する2本の電源配線P3および/または接地配線P
3を有する多層配線基板である。ペア配線による良好な
特性の差動回路を構成できる。
Description
【0001】
【発明の属する技術分野】本発明は電子回路基板等に使
用される多層配線基板に関し、より詳細には高速で作動
する半導体素子を搭載する多層配線基板における配線構
造に関するものである。
用される多層配線基板に関し、より詳細には高速で作動
する半導体素子を搭載する多層配線基板における配線構
造に関するものである。
【0002】
【従来の技術】従来、半導体集積回路素子等の半導体素
子が搭載され、電子回路基板等に使用される多層配線基
板においては、内部配線用の配線導体の形成にあたっ
て、アルミナ等のセラミックスから成る絶縁層とタング
ステン(W)等の高融点金属から成る配線導体とを交互
に積層して多層配線基板を形成していた。
子が搭載され、電子回路基板等に使用される多層配線基
板においては、内部配線用の配線導体の形成にあたっ
て、アルミナ等のセラミックスから成る絶縁層とタング
ステン(W)等の高融点金属から成る配線導体とを交互
に積層して多層配線基板を形成していた。
【0003】従来の多層配線基板においては、内部配線
用配線導体のうち信号配線は通常はストリップ線路構造
とされており、信号配線として形成された配線導体の上
下に絶縁層を介していわゆるベタパターン形状の広面積
の接地(グランド)層または電源層が形成されていた。
用配線導体のうち信号配線は通常はストリップ線路構造
とされており、信号配線として形成された配線導体の上
下に絶縁層を介していわゆるベタパターン形状の広面積
の接地(グランド)層または電源層が形成されていた。
【0004】また、多層配線基板が取り扱う電気信号の
高速化に伴い、絶縁層を比誘電率が10程度であるアルミ
ナセラミックスに代えて比誘電率が3.5 〜5と比較的小
さいポリイミド樹脂やエポキシ樹脂を用いて形成し、こ
の絶縁層上に蒸着法やスパッタリング法等の気相成長法
による薄膜形成技術を用いて銅(Cu)から成る内部配
線用導体層を形成し、フォトリソグラフィ法により微細
なパターンの配線導体を形成して、この絶縁層と配線導
体とを多層化することにより高密度・高機能でかつ半導
体素子の高速作動が可能となる多層配線基板を得ること
も行なわれていた。
高速化に伴い、絶縁層を比誘電率が10程度であるアルミ
ナセラミックスに代えて比誘電率が3.5 〜5と比較的小
さいポリイミド樹脂やエポキシ樹脂を用いて形成し、こ
の絶縁層上に蒸着法やスパッタリング法等の気相成長法
による薄膜形成技術を用いて銅(Cu)から成る内部配
線用導体層を形成し、フォトリソグラフィ法により微細
なパターンの配線導体を形成して、この絶縁層と配線導
体とを多層化することにより高密度・高機能でかつ半導
体素子の高速作動が可能となる多層配線基板を得ること
も行なわれていた。
【0005】一方、多層配線基板の内部配線の配線構造
として、配線のインピーダンスの整合によるリンギング
ノイズの低減や信号配線間のクロストークの低減等を図
り、しかも高密度配線を実現するために、各絶縁層の上
面に平行配線群を形成し、これを多層化して各層の配線
群のうち所定の配線同士をビア導体やスルーホール導体
等の貫通導体を介して電気的に接続する構造が提案され
ている。
として、配線のインピーダンスの整合によるリンギング
ノイズの低減や信号配線間のクロストークの低減等を図
り、しかも高密度配線を実現するために、各絶縁層の上
面に平行配線群を形成し、これを多層化して各層の配線
群のうち所定の配線同士をビア導体やスルーホール導体
等の貫通導体を介して電気的に接続する構造が提案され
ている。
【0006】このような平行配線群を有する多層配線基
板においては、この多層配線基板に搭載される半導体素
子等の電子部品とこの多層配線基板が実装される実装ボ
ードとを電気的に接続するために、多層配線基板内で各
平行配線群のうちから適当な配線を選択し、異なる配線
層間における配線同士の接続はビア導体等の貫通導体を
介して行なわれる。
板においては、この多層配線基板に搭載される半導体素
子等の電子部品とこの多層配線基板が実装される実装ボ
ードとを電気的に接続するために、多層配線基板内で各
平行配線群のうちから適当な配線を選択し、異なる配線
層間における配線同士の接続はビア導体等の貫通導体を
介して行なわれる。
【0007】
【発明が解決しようとする課題】平行配線群を有する多
層配線基板に搭載される半導体素子については、その低
消費電力化に伴い、動作電圧が低く設定される傾向にあ
る。そして、動作電圧が低くなると、半導体素子内の論
理回路でオン/オフ判定を行なうための基準電圧(スレ
ショルド電圧)も低くなり、電圧低下によりノイズも同
様に小さくなる。しかし、他方でスイッチング数の増加
や高速化等の電圧以外の要因によりノイズが大きくなる
傾向にあり、結果として総合的にはノイズは大きくなる
傾向にある。その結果、スレショルド電圧の低下とノイ
ズの増大とにより、多層配線基板に搭載された半導体素
子の誤動作が生じやすくなるという問題点があった。
層配線基板に搭載される半導体素子については、その低
消費電力化に伴い、動作電圧が低く設定される傾向にあ
る。そして、動作電圧が低くなると、半導体素子内の論
理回路でオン/オフ判定を行なうための基準電圧(スレ
ショルド電圧)も低くなり、電圧低下によりノイズも同
様に小さくなる。しかし、他方でスイッチング数の増加
や高速化等の電圧以外の要因によりノイズが大きくなる
傾向にあり、結果として総合的にはノイズは大きくなる
傾向にある。その結果、スレショルド電圧の低下とノイ
ズの増大とにより、多層配線基板に搭載された半導体素
子の誤動作が生じやすくなるという問題点があった。
【0008】この問題点を解決する一つの方法として、
2本の信号配線を隣接配置して信号配線対、いわゆるペ
ア配線として使用する差動回路を構成する方法がある。
これは、配線基板内で2本の信号配線を隣接させてそれ
ぞれに逆位相の信号を入力することで、それぞれの信号
配線における入力電圧を低くし、ノイズを小さく抑えつ
つ所望の出力信号を得るものである。
2本の信号配線を隣接配置して信号配線対、いわゆるペ
ア配線として使用する差動回路を構成する方法がある。
これは、配線基板内で2本の信号配線を隣接させてそれ
ぞれに逆位相の信号を入力することで、それぞれの信号
配線における入力電圧を低くし、ノイズを小さく抑えつ
つ所望の出力信号を得るものである。
【0009】しかしながら、上記のような従来の平行配
線群を有する多層配線基板においては、その平行配線群
内にペア配線を設けた場合、このペア配線同士が隣接す
るようになるとペア配線同士でクロストークノイズが発
生することがあり、そうなると直交させて積層した平行
配線群同士でのクロストークノイズの発生が抑えられる
という特長が活かせなくなってしまうという問題点があ
った。
線群を有する多層配線基板においては、その平行配線群
内にペア配線を設けた場合、このペア配線同士が隣接す
るようになるとペア配線同士でクロストークノイズが発
生することがあり、そうなると直交させて積層した平行
配線群同士でのクロストークノイズの発生が抑えられる
という特長が活かせなくなってしまうという問題点があ
った。
【0010】本発明は上記問題点に鑑み案出されたもの
であり、その目的は、直交させて積層した平行配線群で
構成され、同一層内および上下層間における配線間のク
ロストークノイズを低減させることができる配線構造を
有しつつクロストークノイズ・リンギングノイズ・EM
Iノイズ等の発生を抑えた信号配線対を設け、配線間の
クロストークノイズを低減させることができる配線構造
を有しつつクロストークノイズの発生を抑えた信号配線
対を設け、それにより多層配線基板の特長を持ちながら
差動回路を実現することができる、高速で作動する半導
体素子等の電子部品を搭載する電子回路基板や半導体素
子収納用パッケージ・マルチチップパッケージ等に好適
な多層配線基板を提供することにある。
であり、その目的は、直交させて積層した平行配線群で
構成され、同一層内および上下層間における配線間のク
ロストークノイズを低減させることができる配線構造を
有しつつクロストークノイズ・リンギングノイズ・EM
Iノイズ等の発生を抑えた信号配線対を設け、配線間の
クロストークノイズを低減させることができる配線構造
を有しつつクロストークノイズの発生を抑えた信号配線
対を設け、それにより多層配線基板の特長を持ちながら
差動回路を実現することができる、高速で作動する半導
体素子等の電子部品を搭載する電子回路基板や半導体素
子収納用パッケージ・マルチチップパッケージ等に好適
な多層配線基板を提供することにある。
【0011】
【課題を解決するための手段】本発明の多層配線基板
は、信号配線を含む第1の平行配線群を有する第1の絶
縁層上に、信号配線を含み前記第1の平行配線群と直交
する第2の平行配線群を有する第2の絶縁層と、信号配
線を含み前記第2の平行配線群と直交する第3の平行配
線群を有する第3の絶縁層とを積層し、前記第1乃至第
3の少なくとも2つの平行配線群を貫通導体群で電気的
に接続して成る積層配線体を具備して成り、前記第1お
よび第2の平行配線群は、互いに隣接する2本の前記信
号配線から成り、かつ貫通導体で電気的に接続された第
1および第2の信号配線対と、該第1および第2の信号
配線対に隣接する電源配線または接地配線とを有すると
ともに、前記第3の平行配線群は、互いに隣接しかつ前
記第1の信号配線対に対向する2本の電源配線および/
または接地配線を有することを特徴とするものである。
は、信号配線を含む第1の平行配線群を有する第1の絶
縁層上に、信号配線を含み前記第1の平行配線群と直交
する第2の平行配線群を有する第2の絶縁層と、信号配
線を含み前記第2の平行配線群と直交する第3の平行配
線群を有する第3の絶縁層とを積層し、前記第1乃至第
3の少なくとも2つの平行配線群を貫通導体群で電気的
に接続して成る積層配線体を具備して成り、前記第1お
よび第2の平行配線群は、互いに隣接する2本の前記信
号配線から成り、かつ貫通導体で電気的に接続された第
1および第2の信号配線対と、該第1および第2の信号
配線対に隣接する電源配線または接地配線とを有すると
ともに、前記第3の平行配線群は、互いに隣接しかつ前
記第1の信号配線対に対向する2本の電源配線および/
または接地配線を有することを特徴とするものである。
【0012】また、本発明の多層配線基板は、上記構成
において、前記第1乃至第3の平行配線群は、それぞれ
前記信号配線対以外の信号配線と、各信号配線に隣接す
る電源配線または接地配線とを有することを特徴とする
ものである。
において、前記第1乃至第3の平行配線群は、それぞれ
前記信号配線対以外の信号配線と、各信号配線に隣接す
る電源配線または接地配線とを有することを特徴とする
ものである。
【0013】本発明の多層回路基板によれば、平行配線
群同士を互いに直交配置して貫通導体群で接続して成る
積層配線体において、第1の平行配線群および第2の平
行配線群をそれぞれ互いに隣接する2本の信号配線から
成り、かつ貫通導体で電気的に接続された信号配線対
と、これら信号配線対に隣接する電源配線または接地配
線とを有するものとするとともに、第3の平行配線群を
互いに隣接しかつ第1の平行配線群の信号配線対と対向
する2本の電源配線および/または接地配線を有するも
のとしたことから、積層された平行配線群同士での信号
配線対間のクロストークノイズとともに、同じ平行配線
群内での信号配線対間のクロストークノイズも大幅に低
減させることができ、さらに信号配線対と対向すること
となる平行配線を電源配線および/または接地配線とし
たことから、対向する平行配線同士でのクロストークノ
イズも大幅に低減させることができるので、多層の積層
配線体における特長を活かしつつ良好な特性の差動回路
を構成することができる。
群同士を互いに直交配置して貫通導体群で接続して成る
積層配線体において、第1の平行配線群および第2の平
行配線群をそれぞれ互いに隣接する2本の信号配線から
成り、かつ貫通導体で電気的に接続された信号配線対
と、これら信号配線対に隣接する電源配線または接地配
線とを有するものとするとともに、第3の平行配線群を
互いに隣接しかつ第1の平行配線群の信号配線対と対向
する2本の電源配線および/または接地配線を有するも
のとしたことから、積層された平行配線群同士での信号
配線対間のクロストークノイズとともに、同じ平行配線
群内での信号配線対間のクロストークノイズも大幅に低
減させることができ、さらに信号配線対と対向すること
となる平行配線を電源配線および/または接地配線とし
たことから、対向する平行配線同士でのクロストークノ
イズも大幅に低減させることができるので、多層の積層
配線体における特長を活かしつつ良好な特性の差動回路
を構成することができる。
【0014】また、信号配線対以外の信号配線に対して
も、それぞれに電源配線または接地配線を隣接させて配
置することにより、それら信号配線についても同じ平行
配線群内でのクロストークノイズの発生を大幅に低減さ
せることができる。
も、それぞれに電源配線または接地配線を隣接させて配
置することにより、それら信号配線についても同じ平行
配線群内でのクロストークノイズの発生を大幅に低減さ
せることができる。
【0015】これにより、本発明の多層配線基板によれ
ば、平行配線群同士を直交配置して成る多層配線基板に
おいてその優れた電気的特性を劣化させることなくクロ
ストークノイズの発生を抑えた信号配線対を設けること
ができ、それにより良好な特性の差動回路を実現するこ
とができる、高速で作動する半導体素子等の電子部品を
搭載する電子回路基板や各種パッケージ等に好適な多層
配線基板となる。
ば、平行配線群同士を直交配置して成る多層配線基板に
おいてその優れた電気的特性を劣化させることなくクロ
ストークノイズの発生を抑えた信号配線対を設けること
ができ、それにより良好な特性の差動回路を実現するこ
とができる、高速で作動する半導体素子等の電子部品を
搭載する電子回路基板や各種パッケージ等に好適な多層
配線基板となる。
【0016】
【発明の実施の形態】以下、本発明の多層配線基板につ
いて添付図面に示す実施例に基づき詳細に説明する。
いて添付図面に示す実施例に基づき詳細に説明する。
【0017】図1は本発明の多層配線基板に係る積層配
線体の実施の形態の一例を示す分解平面図であり、同図
(a)は第1の絶縁層の、(b)は第2の絶縁層の、
(c)は第3の絶縁層の平面図をそれぞれ示している。
また、図2はこれらを積層して成る積層配線体から成る
本発明の多層配線基板の実施の形態の一例を示す透視平
面図であり、図3はそのA−B線断面図である。
線体の実施の形態の一例を示す分解平面図であり、同図
(a)は第1の絶縁層の、(b)は第2の絶縁層の、
(c)は第3の絶縁層の平面図をそれぞれ示している。
また、図2はこれらを積層して成る積層配線体から成る
本発明の多層配線基板の実施の形態の一例を示す透視平
面図であり、図3はそのA−B線断面図である。
【0018】これらの図において、I1〜I4はそれぞ
れ第1〜第4の絶縁層であり、L1〜L3はそれぞれ第
1〜第3の絶縁層I1〜I3の上面に略平行に配設され
た第1〜第3の平行配線群、S1〜S3はそれぞれ第1
〜第3の平行配線群L1〜L3中の信号配線、SP1お
よびSP2はそれぞれ互いに隣接する2本の信号配線S
1から成る第1の平行配線群L1中の信号配線対および
2本の信号配線S2から成る第2の平行配線群L2中の
信号配線対、G1〜G3はそれぞれ第1〜第3の平行配
線群L1〜L3中の接地配線、P1〜P3はそれぞれ第
1〜第3の平行配線群L1〜L3中の電源配線、Tは第
1〜第3の平行配線群L1〜L3の少なくとも2つの平
行配線群を所定の箇所で電気的に接続する貫通導体群で
ある。これらにより本発明の多層配線基板に係る積層配
線体が構成されている。
れ第1〜第4の絶縁層であり、L1〜L3はそれぞれ第
1〜第3の絶縁層I1〜I3の上面に略平行に配設され
た第1〜第3の平行配線群、S1〜S3はそれぞれ第1
〜第3の平行配線群L1〜L3中の信号配線、SP1お
よびSP2はそれぞれ互いに隣接する2本の信号配線S
1から成る第1の平行配線群L1中の信号配線対および
2本の信号配線S2から成る第2の平行配線群L2中の
信号配線対、G1〜G3はそれぞれ第1〜第3の平行配
線群L1〜L3中の接地配線、P1〜P3はそれぞれ第
1〜第3の平行配線群L1〜L3中の電源配線、Tは第
1〜第3の平行配線群L1〜L3の少なくとも2つの平
行配線群を所定の箇所で電気的に接続する貫通導体群で
ある。これらにより本発明の多層配線基板に係る積層配
線体が構成されている。
【0019】なお、同じ平面に配設された複数の信号配
線S1〜S3はそれぞれ異なる信号を伝送するものとし
てもよく、同じ平面に配設された複数の電源配線P1〜
P3はそれぞれ異なる電源を供給するものとしてもよ
い。また、互いに電気的に接続されている信号配線対S
P1およびSP2は、2本の信号配線によって差動回路
を構成するようにすることが好ましいが、2本の信号配
線で同じ信号を伝送するようにしてもよい。また、信号
配線対SP1・SP2はそれぞれ複数設けてもよく、第
3の平行配線群L3中にも同様の信号配線対を設けても
よい。
線S1〜S3はそれぞれ異なる信号を伝送するものとし
てもよく、同じ平面に配設された複数の電源配線P1〜
P3はそれぞれ異なる電源を供給するものとしてもよ
い。また、互いに電気的に接続されている信号配線対S
P1およびSP2は、2本の信号配線によって差動回路
を構成するようにすることが好ましいが、2本の信号配
線で同じ信号を伝送するようにしてもよい。また、信号
配線対SP1・SP2はそれぞれ複数設けてもよく、第
3の平行配線群L3中にも同様の信号配線対を設けても
よい。
【0020】このような本発明の多層配線基板には、例
えばその表面にMPU(Micro Processing Unit)・A
SIC(Application Specific Integrated Circuit)
・DSP(Digital Signal Processor)のような半導体
素子等の電子部品が搭載される。そして、半導体素子収
納用パッケージ等の電子部品収納用パッケージや電子部
品搭載用基板、多数の半導体集積回路素子が搭載される
いわゆるマルチチップモジュールやマルチチップパッケ
ージ、あるいはマザーボード等として使用される。これ
らの電子部品は、例えばいわゆるバンプ電極によりこの
多層配線基板の表面に実装されて、あるいは接着剤・ろ
う材等により搭載部に取着されるとともにボンディング
ワイヤ等を介して、貫通導体等により例えば第2の平行
配線群L2と電気的に接続される。なお、外部電気回路
との接続部ならびに搭載される半導体素子等の電子部品
との接続部は図示していない。
えばその表面にMPU(Micro Processing Unit)・A
SIC(Application Specific Integrated Circuit)
・DSP(Digital Signal Processor)のような半導体
素子等の電子部品が搭載される。そして、半導体素子収
納用パッケージ等の電子部品収納用パッケージや電子部
品搭載用基板、多数の半導体集積回路素子が搭載される
いわゆるマルチチップモジュールやマルチチップパッケ
ージ、あるいはマザーボード等として使用される。これ
らの電子部品は、例えばいわゆるバンプ電極によりこの
多層配線基板の表面に実装されて、あるいは接着剤・ろ
う材等により搭載部に取着されるとともにボンディング
ワイヤ等を介して、貫通導体等により例えば第2の平行
配線群L2と電気的に接続される。なお、外部電気回路
との接続部ならびに搭載される半導体素子等の電子部品
との接続部は図示していない。
【0021】貫通導体群Tは、ここでは絶縁層I2およ
び/または絶縁層I3を貫通して上下の配線同士を、あ
るいは配線と半導体素子または多層配線基板の表面に形
成される外部接続端子等とを電気的に接続するものであ
り、通常はスルーホール導体やビア導体等が用いられ、
接続に必要な箇所に形成される。
び/または絶縁層I3を貫通して上下の配線同士を、あ
るいは配線と半導体素子または多層配線基板の表面に形
成される外部接続端子等とを電気的に接続するものであ
り、通常はスルーホール導体やビア導体等が用いられ、
接続に必要な箇所に形成される。
【0022】本発明の多層配線基板の積層配線体におい
ては、信号配線S1および信号配線対SP1を有する第
1の平行配線群L1は第1の方向に略平行に配線され、
この上に積層される同じく信号配線S2および信号配線
対SP2を有する第2の平行配線群L2は第1の方向と
直交する第2の方向に略平行に配設されており、さらに
この上に積層される同じく信号配線S3および信号配線
対を有する第3の平行配線群L3は第2の方向と直交す
る方向、すなわち第1の方向に略平行に配設されてお
り、これらの各配線が第2の絶縁層I2および/または
第3の絶縁層I3を貫通する貫通導体群Tで電気的に接
続されて、積層配線体を構成している。
ては、信号配線S1および信号配線対SP1を有する第
1の平行配線群L1は第1の方向に略平行に配線され、
この上に積層される同じく信号配線S2および信号配線
対SP2を有する第2の平行配線群L2は第1の方向と
直交する第2の方向に略平行に配設されており、さらに
この上に積層される同じく信号配線S3および信号配線
対を有する第3の平行配線群L3は第2の方向と直交す
る方向、すなわち第1の方向に略平行に配設されてお
り、これらの各配線が第2の絶縁層I2および/または
第3の絶縁層I3を貫通する貫通導体群Tで電気的に接
続されて、積層配線体を構成している。
【0023】このような積層配線体によれば、第1の平
行配線群L1と第2の平行配線群L2とが、および第2
の平行配線群L2と第3の平行配線群L3とがそれぞれ
直交するように積層されていることから、それら平行配
線群L1・L2の配線間および平行配線群L2・L3の
配線間における電磁界の結合が殆どなく、クロストーク
ノイズを最小とすることができる。
行配線群L1と第2の平行配線群L2とが、および第2
の平行配線群L2と第3の平行配線群L3とがそれぞれ
直交するように積層されていることから、それら平行配
線群L1・L2の配線間および平行配線群L2・L3の
配線間における電磁界の結合が殆どなく、クロストーク
ノイズを最小とすることができる。
【0024】そして、本発明の多層配線基板において
は、第1の平行配線群L1に互いに隣接する2本の信号
配線S1から成る信号配線対SP1を設けるとともに、
これに隣接させて電源配線P1または接地配線G1を配
設し、同様に第2の平行配線群L2に互いに隣接する2
本の信号配線S2から成り、第1の信号配線対SP1と
貫通導体で電気的に接続された信号配線対SP2を設け
るとともに、これに隣接させて電源配線P2または接地
配線G2を配設し、さらに、第3の平行配線群L3にお
いて、互いに隣接しかつ信号配線対SP1に対向する配
線として、2本の電源配線および/または接地配線を配
設している。これにより、信号配線対SP1・SP2間
の電磁界の拡散を抑え、複数の信号配線対SP1を設け
た場合であっても、同じ平行配線群L1内でのこれら信
号配線対SP1・SP2間のクロストークノイズの発生
を大幅に低減させることができるとともに、この信号配
線対SP1に対向する配線となる第3の平行配線群L3
との間でのクロストークノイズの発生も大幅に低減させ
ることができ、良好な特性の差動回路を構成することが
できるものとなる。
は、第1の平行配線群L1に互いに隣接する2本の信号
配線S1から成る信号配線対SP1を設けるとともに、
これに隣接させて電源配線P1または接地配線G1を配
設し、同様に第2の平行配線群L2に互いに隣接する2
本の信号配線S2から成り、第1の信号配線対SP1と
貫通導体で電気的に接続された信号配線対SP2を設け
るとともに、これに隣接させて電源配線P2または接地
配線G2を配設し、さらに、第3の平行配線群L3にお
いて、互いに隣接しかつ信号配線対SP1に対向する配
線として、2本の電源配線および/または接地配線を配
設している。これにより、信号配線対SP1・SP2間
の電磁界の拡散を抑え、複数の信号配線対SP1を設け
た場合であっても、同じ平行配線群L1内でのこれら信
号配線対SP1・SP2間のクロストークノイズの発生
を大幅に低減させることができるとともに、この信号配
線対SP1に対向する配線となる第3の平行配線群L3
との間でのクロストークノイズの発生も大幅に低減させ
ることができ、良好な特性の差動回路を構成することが
できるものとなる。
【0025】なお、このような信号配線対SP1・SP
2の2本の信号配線S1・S2の間隔やそれらの幅・厚
み等は、平行配線群L1・L2の他の配線の構成を基本
としながら、差動回路等に必要な特性や仕様に応じて適
宜設定すればよい。
2の2本の信号配線S1・S2の間隔やそれらの幅・厚
み等は、平行配線群L1・L2の他の配線の構成を基本
としながら、差動回路等に必要な特性や仕様に応じて適
宜設定すればよい。
【0026】また、図1および図2に示す例では、積層
配線体を構成する第1〜第3の平行配線群L1〜L3
は、信号配線対SP1・SP2以外の信号配線S1・S
2やS3に対しても電源配線P1〜P3または接地配線
G1〜G3をそれぞれ隣接するように配設している。こ
れにより、同じ絶縁層I1〜I3上の信号配線S1〜S
3間または信号配線対SP1・SP2との間を電磁気的
に遮断して、同じ平面上の左右の配線間のクロストーク
ノイズを大幅に低減することができる。
配線体を構成する第1〜第3の平行配線群L1〜L3
は、信号配線対SP1・SP2以外の信号配線S1・S
2やS3に対しても電源配線P1〜P3または接地配線
G1〜G3をそれぞれ隣接するように配設している。こ
れにより、同じ絶縁層I1〜I3上の信号配線S1〜S
3間または信号配線対SP1・SP2との間を電磁気的
に遮断して、同じ平面上の左右の配線間のクロストーク
ノイズを大幅に低減することができる。
【0027】さらに、信号配線S1〜S3ならびに信号
配線対SP1・SP2に必ず電源配線P1〜P3または
接地配線G1〜G3を隣接させることで、同じ平面上の
電源配線P1〜P3または接地配線G1〜G3と信号配
線S1〜S3ならびに信号配線対SP1・SP2との相
互結合が最大となり、信号配線対SP1・SP2および
信号配線S1〜S3の電流経路を最短にできる。このた
め、信号配線対SP1・SP2および信号配線S1〜S
3から、電源配線P1〜P3および接地配線G1〜G3
へのインダクタンス値を減少させることができ、デバイ
スのスイッチング時の電源ノイズおよび接地ノイズを効
果的に低減することができる。
配線対SP1・SP2に必ず電源配線P1〜P3または
接地配線G1〜G3を隣接させることで、同じ平面上の
電源配線P1〜P3または接地配線G1〜G3と信号配
線S1〜S3ならびに信号配線対SP1・SP2との相
互結合が最大となり、信号配線対SP1・SP2および
信号配線S1〜S3の電流経路を最短にできる。このた
め、信号配線対SP1・SP2および信号配線S1〜S
3から、電源配線P1〜P3および接地配線G1〜G3
へのインダクタンス値を減少させることができ、デバイ
スのスイッチング時の電源ノイズおよび接地ノイズを効
果的に低減することができる。
【0028】なお、このことは、第3の平行配線群L3
に同様の信号配線対を配設した場合についても同様に適
用することができる。また、第1の平行配線群L1の下
方または第3の平行配線群L3の上方の配線層として同
様に直交する平行配線群を用いて多層化した場合には、
これらの配線層についても同様に適用することができ
る。
に同様の信号配線対を配設した場合についても同様に適
用することができる。また、第1の平行配線群L1の下
方または第3の平行配線群L3の上方の配線層として同
様に直交する平行配線群を用いて多層化した場合には、
これらの配線層についても同様に適用することができ
る。
【0029】また、本発明の多層配線基板においては、
積層配線体の上下には種々の配線構造の多層配線部を積
層して多層配線基板を構成することができる。例えば、
積層配線体と同様に平行配線群を直交させて積層した構
成の配線構造、あるいはストリップ線路構造の配線構
造、その他、マイクロストリップ線路構造・コプレーナ
線路構造等を多層配線基板に要求される仕様等に応じて
適宜選択して用いることができる。
積層配線体の上下には種々の配線構造の多層配線部を積
層して多層配線基板を構成することができる。例えば、
積層配線体と同様に平行配線群を直交させて積層した構
成の配線構造、あるいはストリップ線路構造の配線構
造、その他、マイクロストリップ線路構造・コプレーナ
線路構造等を多層配線基板に要求される仕様等に応じて
適宜選択して用いることができる。
【0030】また、例えば、ポリイミド絶縁層と銅蒸着
による導体層といったものを積層して、電子回路を構成
してもよい。また、チップ抵抗・薄膜抵抗・コイルイン
ダクタ・クロスコンデンサ・チップコンデンサ・電解コ
ンデンサといったものを取着して半導体素子収納用パッ
ケージを構成してもよい。
による導体層といったものを積層して、電子回路を構成
してもよい。また、チップ抵抗・薄膜抵抗・コイルイン
ダクタ・クロスコンデンサ・チップコンデンサ・電解コ
ンデンサといったものを取着して半導体素子収納用パッ
ケージを構成してもよい。
【0031】また、第1〜第3の絶縁層I1〜I3を始
めとする各絶縁層の形状は、図示したような略正方形状
のものに限られるものではなく、長方形状や菱形状・多
角形状等の形状であってもよい。
めとする各絶縁層の形状は、図示したような略正方形状
のものに限られるものではなく、長方形状や菱形状・多
角形状等の形状であってもよい。
【0032】なお、第1〜第3の平行配線群L1〜L3
は、第1〜第3の絶縁層I1〜I3の表面に形成するも
のに限られず、それぞれの絶縁層I1〜I3の内部に形
成したものであってもよい。
は、第1〜第3の絶縁層I1〜I3の表面に形成するも
のに限られず、それぞれの絶縁層I1〜I3の内部に形
成したものであってもよい。
【0033】また、図3に示す例に対して、第3の平行
配線群L3を第3の絶縁層I3の内部に形成した場合に
は、第3の平行配線群L3は表面に露出しないため、第
4の絶縁層I4は必ずしも必要ではない。
配線群L3を第3の絶縁層I3の内部に形成した場合に
は、第3の平行配線群L3は表面に露出しないため、第
4の絶縁層I4は必ずしも必要ではない。
【0034】本発明の多層配線基板において、第1〜第
3の絶縁層I1〜I3を始めとする各絶縁層は、例えば
セラミックグリーンシート積層法によって、酸化アルミ
ニウム質焼結体や窒化アルミニウム質焼結体・炭化珪素
質焼結体・窒化珪素質焼結体・ムライト質焼結体・ガラ
スセラミックス等の無機絶縁材料を使用して、あるいは
ポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボル
ネン・ベンゾシクロブテン等の有機絶縁材料を使用し
て、あるいはセラミックス粉末等の無機絶縁物粉末をエ
ポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶縁
材料等の電気絶縁材料を使用して形成される。
3の絶縁層I1〜I3を始めとする各絶縁層は、例えば
セラミックグリーンシート積層法によって、酸化アルミ
ニウム質焼結体や窒化アルミニウム質焼結体・炭化珪素
質焼結体・窒化珪素質焼結体・ムライト質焼結体・ガラ
スセラミックス等の無機絶縁材料を使用して、あるいは
ポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボル
ネン・ベンゾシクロブテン等の有機絶縁材料を使用し
て、あるいはセラミックス粉末等の無機絶縁物粉末をエ
ポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶縁
材料等の電気絶縁材料を使用して形成される。
【0035】これら絶縁層は、それぞれの絶縁層の特性
に応じて、グリーンシート積層法やビルドアップ法等の
方法により所望の多層配線基板を構成するように形成す
ればよい。これら絶縁層の厚みとしては、使用する材料
の特性に応じて、また要求される仕様に対応する機械的
強度や電気的特性・貫通導体群の形成の容易さ等の条件
を満たすように適宜設定される。
に応じて、グリーンシート積層法やビルドアップ法等の
方法により所望の多層配線基板を構成するように形成す
ればよい。これら絶縁層の厚みとしては、使用する材料
の特性に応じて、また要求される仕様に対応する機械的
強度や電気的特性・貫通導体群の形成の容易さ等の条件
を満たすように適宜設定される。
【0036】第1〜第3の平行配線群L1〜L3やその
他の配線層ならびに貫通導体群T等は、例えばタングス
テンやモリブデン・モリブデン−マンガン・銅・銀・銀
−パラジウム等の金属粉末メタライズ、あるいは銅・銀
・ニッケル・クロム・チタン・金・ニオブやそれらの合
金等の金属材料の薄膜等から成る。
他の配線層ならびに貫通導体群T等は、例えばタングス
テンやモリブデン・モリブデン−マンガン・銅・銀・銀
−パラジウム等の金属粉末メタライズ、あるいは銅・銀
・ニッケル・クロム・チタン・金・ニオブやそれらの合
金等の金属材料の薄膜等から成る。
【0037】これら配線導体および貫通導体は、それぞ
れの材料の特性や絶縁層への形成方法に従って、例えば
厚膜印刷法により、あるいはスパッタリング法・真空蒸
着法またはメッキ法により金属層を形成した後フォトリ
ソグラフィ法により、所定のパターン形状・大きさに設
定されて形成され、各絶縁層に配設される。
れの材料の特性や絶縁層への形成方法に従って、例えば
厚膜印刷法により、あるいはスパッタリング法・真空蒸
着法またはメッキ法により金属層を形成した後フォトリ
ソグラフィ法により、所定のパターン形状・大きさに設
定されて形成され、各絶縁層に配設される。
【0038】第1〜第3の平行配線群L1〜L3の各配
線の幅および配線間の間隔は、使用する材料の特性に応
じて、要求される仕様に対応する電気的特性や絶縁層I
1〜I3への配設の容易さ等の条件を満たすように適宜
設定される。
線の幅および配線間の間隔は、使用する材料の特性に応
じて、要求される仕様に対応する電気的特性や絶縁層I
1〜I3への配設の容易さ等の条件を満たすように適宜
設定される。
【0039】なお、各平行配線群L1〜L3の厚みは1
〜20μm程度とすることが好ましい。この厚みが1μm
未満となると配線の抵抗が大きくなるため、配線群によ
る半導体素子への良好な電源供給や安定したグランドの
確保・良好な信号の伝搬が困難となる傾向が見られる。
他方、20μmを超えるとその上に積層される絶縁層によ
る被覆が不十分となって絶縁不良となる場合がある。
〜20μm程度とすることが好ましい。この厚みが1μm
未満となると配線の抵抗が大きくなるため、配線群によ
る半導体素子への良好な電源供給や安定したグランドの
確保・良好な信号の伝搬が困難となる傾向が見られる。
他方、20μmを超えるとその上に積層される絶縁層によ
る被覆が不十分となって絶縁不良となる場合がある。
【0040】貫通導体群Tの各貫通導体は、横断面形状
が円形のものの他にも楕円形や正方形・長方形等の矩
形、その他の異形状のものを用いてもよい。その位置や
大きさは、使用する材料の特性に応じて、要求される仕
様に対応する電気的特性や絶縁層への形成・配設の容易
さ等の条件を満たすように適宜設定される。
が円形のものの他にも楕円形や正方形・長方形等の矩
形、その他の異形状のものを用いてもよい。その位置や
大きさは、使用する材料の特性に応じて、要求される仕
様に対応する電気的特性や絶縁層への形成・配設の容易
さ等の条件を満たすように適宜設定される。
【0041】例えば、絶縁層にガラスセラミックスを用
い、平行配線群に銅(Cu)を主成分とする導体材料を
用いた場合であれば、絶縁層の厚みを100μmとし、配
線の線幅を100μm、配線間の間隔を100μm、貫通導体
の径を100μmとすることによって、信号配線のインピ
ーダンスを50Ωとし、上下の平行配線群間を高周波信号
の反射を抑えた接続をすることができる。
い、平行配線群に銅(Cu)を主成分とする導体材料を
用いた場合であれば、絶縁層の厚みを100μmとし、配
線の線幅を100μm、配線間の間隔を100μm、貫通導体
の径を100μmとすることによって、信号配線のインピ
ーダンスを50Ωとし、上下の平行配線群間を高周波信号
の反射を抑えた接続をすることができる。
【0042】次に、本発明の多層配線基板の実施の形態
の他の例を図4〜図9に示す。図4〜図9はそれぞれ本
発明の多層配線基板の実施の形態の他の例における各絶
縁層毎の平面図であり、図4は上面に集積回路素子が搭
載される第1層目の絶縁層の上面図、図5はその下の第
2層目の絶縁層の上面図、図6は第3層目の絶縁層の上
面図、図7は第4層目の絶縁層の上面図、図8は第5層
目の絶縁層の上面図、図9は第5層目の絶縁層の下面図
を示している。
の他の例を図4〜図9に示す。図4〜図9はそれぞれ本
発明の多層配線基板の実施の形態の他の例における各絶
縁層毎の平面図であり、図4は上面に集積回路素子が搭
載される第1層目の絶縁層の上面図、図5はその下の第
2層目の絶縁層の上面図、図6は第3層目の絶縁層の上
面図、図7は第4層目の絶縁層の上面図、図8は第5層
目の絶縁層の上面図、図9は第5層目の絶縁層の下面図
を示している。
【0043】これらの図において、I11〜I15はそれぞ
れ第1層目〜第5層目の絶縁層であり、この例では、第
1層目の絶縁層I11は多層配線基板の最上層となり、第
5層目の絶縁層I15は最下層となっている。また、Mは
第1層目の絶縁層I11の上面、すなわちこの多層配線基
板の上面側の表面の中央部に設けられた集積回路素子等
の半導体素子の搭載領域である。
れ第1層目〜第5層目の絶縁層であり、この例では、第
1層目の絶縁層I11は多層配線基板の最上層となり、第
5層目の絶縁層I15は最下層となっている。また、Mは
第1層目の絶縁層I11の上面、すなわちこの多層配線基
板の上面側の表面の中央部に設けられた集積回路素子等
の半導体素子の搭載領域である。
【0044】C1は搭載領域Mの下部で第3層目の絶縁
層I13の上面に配設されたストリップ線路部の第1の線
路導体であり、この例では、第2層目の絶縁層I12の表
面に形成された接地導体層GLと、第4層目の絶縁層I
14の表面に形成された電源導体層PLとによりストリッ
プ線路部が形成されている。また、C2は同じく第5層
目の絶縁層I15の上面に配設されたストリップ線路部の
第2の線路導体である。そして、複数の線路導体C1・
C2はそれぞれ接続用の貫通導体群TCを介して多層配
線基板表面の搭載領域Mに導出され、搭載される半導体
素子の各端子電極に電気的に接続される。なお、図4〜
図9中において、接続用の貫通導体群TCを始めとする
各貫通導体はいずれも丸印で示している。
層I13の上面に配設されたストリップ線路部の第1の線
路導体であり、この例では、第2層目の絶縁層I12の表
面に形成された接地導体層GLと、第4層目の絶縁層I
14の表面に形成された電源導体層PLとによりストリッ
プ線路部が形成されている。また、C2は同じく第5層
目の絶縁層I15の上面に配設されたストリップ線路部の
第2の線路導体である。そして、複数の線路導体C1・
C2はそれぞれ接続用の貫通導体群TCを介して多層配
線基板表面の搭載領域Mに導出され、搭載される半導体
素子の各端子電極に電気的に接続される。なお、図4〜
図9中において、接続用の貫通導体群TCを始めとする
各貫通導体はいずれも丸印で示している。
【0045】GLは第2の絶縁層I12の表面に形成され
た接地導体層である。この接地導体層GLは、半導体素
子を第1の平行配線群L1に第1の線路導体C1を介し
て、また第3の平行配線群L3に第2の線路導体C2を
介して、効率よく電気的に接続するための再配列を可能
にするとともに、搭載されるデバイスの周波数に応じた
接地導体層の面積を最適化し、デバイスへの電位の供給
を安定化させることにより電磁ノイズに対するシールド
効果を有するものである。この接地導体層GLは、多層
配線基板において第2層目の導体層I12の上面に、下方
に形成される各線路導体C1・C2および各平行配線群
L1〜L3の仕様に応じて適宜形成される。このような
接地導体層GLを形成することにより、半導体素子と第
1の平行配線群L1との間で接地配線を効率的に接続で
きるように再配列させることができ、また電磁ノイズに
対して良好なシールド効果を有する多層配線基板を得る
ことができる。
た接地導体層である。この接地導体層GLは、半導体素
子を第1の平行配線群L1に第1の線路導体C1を介し
て、また第3の平行配線群L3に第2の線路導体C2を
介して、効率よく電気的に接続するための再配列を可能
にするとともに、搭載されるデバイスの周波数に応じた
接地導体層の面積を最適化し、デバイスへの電位の供給
を安定化させることにより電磁ノイズに対するシールド
効果を有するものである。この接地導体層GLは、多層
配線基板において第2層目の導体層I12の上面に、下方
に形成される各線路導体C1・C2および各平行配線群
L1〜L3の仕様に応じて適宜形成される。このような
接地導体層GLを形成することにより、半導体素子と第
1の平行配線群L1との間で接地配線を効率的に接続で
きるように再配列させることができ、また電磁ノイズに
対して良好なシールド効果を有する多層配線基板を得る
ことができる。
【0046】また、PLは第4層目の絶縁層I14の表面
に形成された電源導体層である。この電源導体層PL
は、接地導体層GLと同様に、電源配線を半導体素子か
ら第1および第3の平行配線群L1・L3に効率よく電
気的に接続するための再配列を可能とするものである。
この電源配線層PLは、接地導体層GLと同様に、多層
配線基板の仕様に応じて適宜形成されるものであり、こ
のような電源導体層PLを形成することにより、半導体
素子と第1の平行配線群L1との間で電源配線を効率的
に接続できるように再配列させることができる。
に形成された電源導体層である。この電源導体層PL
は、接地導体層GLと同様に、電源配線を半導体素子か
ら第1および第3の平行配線群L1・L3に効率よく電
気的に接続するための再配列を可能とするものである。
この電源配線層PLは、接地導体層GLと同様に、多層
配線基板の仕様に応じて適宜形成されるものであり、こ
のような電源導体層PLを形成することにより、半導体
素子と第1の平行配線群L1との間で電源配線を効率的
に接続できるように再配列させることができる。
【0047】これら接地導体層GLおよび電源導体層P
Lは、必要に応じて格子状としてもよく、また電源と接
地とを入れ替えて用いてもよいものである。これら各層
を接地または電源のいずれに設定するかは多層配線基板
の仕様に応じて適宜選択すればよい。
Lは、必要に応じて格子状としてもよく、また電源と接
地とを入れ替えて用いてもよいものである。これら各層
を接地または電源のいずれに設定するかは多層配線基板
の仕様に応じて適宜選択すればよい。
【0048】なお、接続用の貫通導体群TCはこの接地
導体層GLとは電気的に絶縁されてこれらの層を貫通し
ている。
導体層GLとは電気的に絶縁されてこれらの層を貫通し
ている。
【0049】次に、L1〜L3はそれぞれ第3〜第5の
絶縁層I13〜I15の上面に形成された第1〜第3の平行
配線群である。また、P1〜P3はそれぞれ第1〜第3
の平行配線群L1〜L3中の電源配線、G1〜G3はそ
れぞれ第1〜第3の平行配線群L1〜L3中の接地配
線、S1〜S3はそれぞれ第1〜第3の平行配線群L1
〜L3中の信号配線、SP1〜SP3はそれぞれ第1〜
第3の平行配線群L1〜L3中の2本の信号配線を隣接
させて成る信号配線対を示している。
絶縁層I13〜I15の上面に形成された第1〜第3の平行
配線群である。また、P1〜P3はそれぞれ第1〜第3
の平行配線群L1〜L3中の電源配線、G1〜G3はそ
れぞれ第1〜第3の平行配線群L1〜L3中の接地配
線、S1〜S3はそれぞれ第1〜第3の平行配線群L1
〜L3中の信号配線、SP1〜SP3はそれぞれ第1〜
第3の平行配線群L1〜L3中の2本の信号配線を隣接
させて成る信号配線対を示している。
【0050】なお、同じ平面に配設された複数の信号配
線S1〜S3はそれぞれ異なる信号を伝送するものとし
てもよく、同じ平面に配設された複数の電源配線P1〜
P3はそれぞれ異なる電源を供給するものとしてもよ
い。また、信号配線対SP1とこれに対応する信号配線
対SP2とは貫通導体で電気的に接続されており、多層
にわたるペア配線として配設されている。これら信号配
線対SP1〜SP3は差動回路を構成する信号配線とす
ることが好ましいが、同じ信号を伝送する信号配線とし
てもよい。
線S1〜S3はそれぞれ異なる信号を伝送するものとし
てもよく、同じ平面に配設された複数の電源配線P1〜
P3はそれぞれ異なる電源を供給するものとしてもよ
い。また、信号配線対SP1とこれに対応する信号配線
対SP2とは貫通導体で電気的に接続されており、多層
にわたるペア配線として配設されている。これら信号配
線対SP1〜SP3は差動回路を構成する信号配線とす
ることが好ましいが、同じ信号を伝送する信号配線とし
てもよい。
【0051】また、外部電気回路との接続は、第3の平
行配線群L3乃至第1の平行配線群L1の各配線から外
部接続用の貫通導体群TCLを介してそれぞれ電気的に
接続された、第5層目の絶縁層I15の下面に配設された
接続ランドCLに、それぞれ半田バンプ等の接続導体を
取着し、これらを外部電気回路の接続電極に電気的に接
続することによって行なわれる。なお、これら多数の接
続ランドCLのうちCLPは電源配線P1〜P3が接続
された電源用接続ランドを、CLGは接地配線G1〜G
3が接続された接地用接続ランドを、CLSは信号配線
S1〜S3が接続された信号用接続ランドを、CLSP
は信号配線対SP1〜SP3が接続された信号対用ラン
ドを示している。また、接続ランドCLには必要に応じ
て接地導体層GL・電源導体層PL・第1および第2の
線路導体C1・C2等もそれぞれ貫通導体を介して電気
的に接続される。
行配線群L3乃至第1の平行配線群L1の各配線から外
部接続用の貫通導体群TCLを介してそれぞれ電気的に
接続された、第5層目の絶縁層I15の下面に配設された
接続ランドCLに、それぞれ半田バンプ等の接続導体を
取着し、これらを外部電気回路の接続電極に電気的に接
続することによって行なわれる。なお、これら多数の接
続ランドCLのうちCLPは電源配線P1〜P3が接続
された電源用接続ランドを、CLGは接地配線G1〜G
3が接続された接地用接続ランドを、CLSは信号配線
S1〜S3が接続された信号用接続ランドを、CLSP
は信号配線対SP1〜SP3が接続された信号対用ラン
ドを示している。また、接続ランドCLには必要に応じ
て接地導体層GL・電源導体層PL・第1および第2の
線路導体C1・C2等もそれぞれ貫通導体を介して電気
的に接続される。
【0052】第3層目の絶縁層I13上の第1の平行配線
群L1は、第3層目の絶縁層I13の中央部に対応する搭
載領域M内に交点を有する、図6中に一点鎖線で示した
2本の直線で中心角が略等しくなるように区分された各
区分領域において、それぞれ交点側すなわち第3の絶縁
層I13の中央部の搭載領域M側に向かう平行配線群で構
成されている。ここでは、略正方形状の第3の絶縁層I
13の対角線に沿った、交点が搭載領域M内に位置する2
本の直線で中心角が約90度になるように区分された4つ
の区分領域を設定した場合の例を示している。なお、こ
のことは、図8に示す第5層目の絶縁層I15上の第3の
平行配線群L3についても同様である。
群L1は、第3層目の絶縁層I13の中央部に対応する搭
載領域M内に交点を有する、図6中に一点鎖線で示した
2本の直線で中心角が略等しくなるように区分された各
区分領域において、それぞれ交点側すなわち第3の絶縁
層I13の中央部の搭載領域M側に向かう平行配線群で構
成されている。ここでは、略正方形状の第3の絶縁層I
13の対角線に沿った、交点が搭載領域M内に位置する2
本の直線で中心角が約90度になるように区分された4つ
の区分領域を設定した場合の例を示している。なお、こ
のことは、図8に示す第5層目の絶縁層I15上の第3の
平行配線群L3についても同様である。
【0053】また、第4層目の絶縁層I14上に形成され
た第2の平行配線群L2は、この各区分領域(図7中に
も一点鎖線で示す)においてそれぞれ第1の平行配線群
L1の平行配線群と直交する平行配線群で構成されてい
る。そして、ここでは、第2の平行配線群L2のうち各
区分領域の平行配線群の電源配線P2および接地配線G
2が接続されて、略正方形状の第4層目の絶縁層I14の
各辺に平行な配線を有する略正方形状の環状配線を形成
している場合の例を示している。
た第2の平行配線群L2は、この各区分領域(図7中に
も一点鎖線で示す)においてそれぞれ第1の平行配線群
L1の平行配線群と直交する平行配線群で構成されてい
る。そして、ここでは、第2の平行配線群L2のうち各
区分領域の平行配線群の電源配線P2および接地配線G
2が接続されて、略正方形状の第4層目の絶縁層I14の
各辺に平行な配線を有する略正方形状の環状配線を形成
している場合の例を示している。
【0054】そして、これら第1〜第3の平行配線群L
1〜L3の少なくとも2つの平行配線群は、第3層目お
よび/または第4層目の絶縁層I13・I14に形成された
貫通導体群Tにより対応する配線同士が適当な箇所にお
いて電気的に接続されており、これにより各区分領域毎
に直交する平行配線群が形成された積層配線体である平
行配線部を構成している。
1〜L3の少なくとも2つの平行配線群は、第3層目お
よび/または第4層目の絶縁層I13・I14に形成された
貫通導体群Tにより対応する配線同士が適当な箇所にお
いて電気的に接続されており、これにより各区分領域毎
に直交する平行配線群が形成された積層配線体である平
行配線部を構成している。
【0055】また、この例では第1〜第3の平行配線群
L1〜L3は、信号配線対SP1〜SP3および信号配
線S1〜S3に電源配線P1〜P3または接地配線G1
〜G3がそれぞれ隣接するように配設されている。これ
により、同じ絶縁層I13〜I15上の信号配線対SP1〜
SP3および信号配線S1〜S3間を電磁気的に遮断し
て、同じ平面上の左右の信号配線対SP1〜SP3およ
び信号配線S1〜S3間のクロストークノイズを良好に
低減することができる。
L1〜L3は、信号配線対SP1〜SP3および信号配
線S1〜S3に電源配線P1〜P3または接地配線G1
〜G3がそれぞれ隣接するように配設されている。これ
により、同じ絶縁層I13〜I15上の信号配線対SP1〜
SP3および信号配線S1〜S3間を電磁気的に遮断し
て、同じ平面上の左右の信号配線対SP1〜SP3およ
び信号配線S1〜S3間のクロストークノイズを良好に
低減することができる。
【0056】さらに、本発明の多層配線基板において
は、第1の平行配線群L1の信号配線対SP1に対向す
ることとなる第3の平行配線群L3の配線を、隣接する
電源配線P3および/または接地配線G3としているこ
とから、間に直交する平行配線群L2と絶縁層I13・I
14を介して対向する平行配線同士におけるクロストーク
ノイズも大幅に低減させることができ、これによってク
ロストークノイズをさらに良好に低減することができ
る。
は、第1の平行配線群L1の信号配線対SP1に対向す
ることとなる第3の平行配線群L3の配線を、隣接する
電源配線P3および/または接地配線G3としているこ
とから、間に直交する平行配線群L2と絶縁層I13・I
14を介して対向する平行配線同士におけるクロストーク
ノイズも大幅に低減させることができ、これによってク
ロストークノイズをさらに良好に低減することができ
る。
【0057】そして、信号配線対SP1〜SP3の配置
は、この平行配線群L1〜L3内に所望の差動回路を構
成するように、あるいは多層配線基板の仕様に応じて、
適宜設定される。また、第1および第3の平行配線群L
1・L3中の信号配線対SP1・SP3に対しては、適
当な箇所で第1の線路導体C1における線路導体対CP
1および第2の線路導体C2における線路導体対C2が
接続されて所望の回路を構成することとなる。
は、この平行配線群L1〜L3内に所望の差動回路を構
成するように、あるいは多層配線基板の仕様に応じて、
適宜設定される。また、第1および第3の平行配線群L
1・L3中の信号配線対SP1・SP3に対しては、適
当な箇所で第1の線路導体C1における線路導体対CP
1および第2の線路導体C2における線路導体対C2が
接続されて所望の回路を構成することとなる。
【0058】なお、第2の平行配線群L2の信号配線S
2および信号配線対SP2の一部に対しては、それに隣
接する電源配線として電源導体層PLを利用するように
して、ストリップ線路部を利用した形に変形してもよ
い。
2および信号配線対SP2の一部に対しては、それに隣
接する電源配線として電源導体層PLを利用するように
して、ストリップ線路部を利用した形に変形してもよ
い。
【0059】さらに、信号配線対SP1〜SP3および
信号配線S1〜S3に必ず電源配線P1〜P3または接
地配線G1〜G3を隣接させることで、同じ平面上の電
源配線P1〜P3と信号配線対SP1〜SP3および信
号配線S1〜S3、ならびに接地配線G1〜G3と信号
配線対SP1〜SP3および信号配線S1〜S3との相
互結合が最大となり、信号配線対SP1・SP2および
信号配線S1〜S3の電流経路を最短にできる。このた
め、信号配線対SP1・SP2および信号配線S1〜S
3から電源配線P1〜P3および接地配線G1〜G3へ
のインダクタンス値を減少させることができ、デバイス
のスイッチング時の電源ノイズおよび接地ノイズを効果
的に低減することができる。ならびに接地配線G1〜G
3と信号配線対SP1〜SP3および信号配線S1〜S
3との相互作用が最大となり、電源配線P1〜P3およ
び接地配線G1〜G3のインダクタンスを減少させるこ
とができる。このインダクタンスの減少により、電源ノ
イズおよび接地ノイズを効果的に低減することができ
る。
信号配線S1〜S3に必ず電源配線P1〜P3または接
地配線G1〜G3を隣接させることで、同じ平面上の電
源配線P1〜P3と信号配線対SP1〜SP3および信
号配線S1〜S3、ならびに接地配線G1〜G3と信号
配線対SP1〜SP3および信号配線S1〜S3との相
互結合が最大となり、信号配線対SP1・SP2および
信号配線S1〜S3の電流経路を最短にできる。このた
め、信号配線対SP1・SP2および信号配線S1〜S
3から電源配線P1〜P3および接地配線G1〜G3へ
のインダクタンス値を減少させることができ、デバイス
のスイッチング時の電源ノイズおよび接地ノイズを効果
的に低減することができる。ならびに接地配線G1〜G
3と信号配線対SP1〜SP3および信号配線S1〜S
3との相互作用が最大となり、電源配線P1〜P3およ
び接地配線G1〜G3のインダクタンスを減少させるこ
とができる。このインダクタンスの減少により、電源ノ
イズおよび接地ノイズを効果的に低減することができ
る。
【0060】本発明の多層配線基板によれば、このよう
に区分領域を設定し、各区分領域においてそれぞれ互い
に直交する平行配線群が形成された積層配線体を具備す
るものとすることにより、第2の平行配線群L2を構成
する平行配線群の電源配線P2および接地配線G2は第
4層目の絶縁層I14の中央部を取り囲むようにほぼ環状
の配線構造をとることとなり、さらに環状に配置される
電源配線P2および接地配線G2を最適化することによ
り、外部からのEMIノイズの侵入や外部への不要な電
磁波ノイズの放射をシールドする効果を有するものとな
り、信号配線間のクロストークノイズを低減させること
ができるとともに、EMI対策としても効果を有するも
のとなる。
に区分領域を設定し、各区分領域においてそれぞれ互い
に直交する平行配線群が形成された積層配線体を具備す
るものとすることにより、第2の平行配線群L2を構成
する平行配線群の電源配線P2および接地配線G2は第
4層目の絶縁層I14の中央部を取り囲むようにほぼ環状
の配線構造をとることとなり、さらに環状に配置される
電源配線P2および接地配線G2を最適化することによ
り、外部からのEMIノイズの侵入や外部への不要な電
磁波ノイズの放射をシールドする効果を有するものとな
り、信号配線間のクロストークノイズを低減させること
ができるとともに、EMI対策としても効果を有するも
のとなる。
【0061】さらに、この第2の平行配線群L2は、図
7に示すようにその配線層中の最外周側の環状配線が接
地配線G2である場合には、この環状の接地配線G2の
面積や貫通導体群との接続を最適化することにより、よ
り効果的にEMIノイズに対してシールド効果を有する
ものとなり、有効なEMI対策を施すことができる。
7に示すようにその配線層中の最外周側の環状配線が接
地配線G2である場合には、この環状の接地配線G2の
面積や貫通導体群との接続を最適化することにより、よ
り効果的にEMIノイズに対してシールド効果を有する
ものとなり、有効なEMI対策を施すことができる。
【0062】これら第1の平行配線群L1は第3層目の
絶縁層I13上に、すなわちストリップ線路部の複数の第
1の線路導体C1と同一面内に、また第3の平行配線群
L3は第5層目の絶縁層I15A化に、すなわちストリッ
プ線路部の複数の第2の線路導体C2と同一面内にそれ
ぞれ形成されており、例えばそのうちの信号配線S1・
S3ならびに信号配線対SP1・SP3が信号配線であ
る複数の線路導体C1・C2ならびに線路導体対CP1
・CP2のそれぞれとその面内で搭載領域Mの周辺にお
いて接続されている。また、第2の平行配線群L2は第
4層目の絶縁層I14上に形成されており、第1および第
3の平行配線群L1・L3とは貫通導体群Tで電気的に
接続されている。これにより、搭載領域Mに搭載される
半導体素子の各端子電極と第1〜第3の平行配線群L1
〜L3とが、ストリップ線路部を介して電気的に接続さ
れている。
絶縁層I13上に、すなわちストリップ線路部の複数の第
1の線路導体C1と同一面内に、また第3の平行配線群
L3は第5層目の絶縁層I15A化に、すなわちストリッ
プ線路部の複数の第2の線路導体C2と同一面内にそれ
ぞれ形成されており、例えばそのうちの信号配線S1・
S3ならびに信号配線対SP1・SP3が信号配線であ
る複数の線路導体C1・C2ならびに線路導体対CP1
・CP2のそれぞれとその面内で搭載領域Mの周辺にお
いて接続されている。また、第2の平行配線群L2は第
4層目の絶縁層I14上に形成されており、第1および第
3の平行配線群L1・L3とは貫通導体群Tで電気的に
接続されている。これにより、搭載領域Mに搭載される
半導体素子の各端子電極と第1〜第3の平行配線群L1
〜L3とが、ストリップ線路部を介して電気的に接続さ
れている。
【0063】このような配線構造とした本発明の多層配
線基板によれば、狭ピッチで極めて高密度に配設された
半導体素子の入出力電極に接続された配線をストリップ
線路部において線路導体C1・C2の配線ピッチ(配線
間隔)を拡げ、また信号配線・信号配線対・電源配線・
接地配線を再配列して、平行配線群に適した広ピッチの
配線に展開し再配列して接続することができるので、平
行配線群が有する優れた電気的特性を活かしつつ高密度
化された入出力電極を有する半導体素子と効率よく電気
的接続を行なうことができる。しかも、ストリップ線路
部により、さらには信号配線がすべて展開されるまでこ
のストリップ線路部を複数積層して設けてそれぞれに対
応した平行配線群を併設することにより、半導体素子か
らの信号配線・信号配線対・電源配線・接地配線を効率
よく再配列してその周囲の平行配線群との接続に最適な
配線に設定して平行配線群に展開することができるの
で、半導体素子の高密度化に対応して多層化を図る場合
にも、配線設計を最適化してその積層数を低減させるこ
とが可能となる。
線基板によれば、狭ピッチで極めて高密度に配設された
半導体素子の入出力電極に接続された配線をストリップ
線路部において線路導体C1・C2の配線ピッチ(配線
間隔)を拡げ、また信号配線・信号配線対・電源配線・
接地配線を再配列して、平行配線群に適した広ピッチの
配線に展開し再配列して接続することができるので、平
行配線群が有する優れた電気的特性を活かしつつ高密度
化された入出力電極を有する半導体素子と効率よく電気
的接続を行なうことができる。しかも、ストリップ線路
部により、さらには信号配線がすべて展開されるまでこ
のストリップ線路部を複数積層して設けてそれぞれに対
応した平行配線群を併設することにより、半導体素子か
らの信号配線・信号配線対・電源配線・接地配線を効率
よく再配列してその周囲の平行配線群との接続に最適な
配線に設定して平行配線群に展開することができるの
で、半導体素子の高密度化に対応して多層化を図る場合
にも、配線設計を最適化してその積層数を低減させるこ
とが可能となる。
【0064】本発明の多層配線基板においては、平行配
線部を構成する各区分領域の設定として上述の例の他に
も、第3の絶縁層I13の中央部に対応する搭載領域M内
に交点を有する、略正方形状の第3の絶縁層I13の辺の
ほぼ中央を通る辺に平行な直線に沿った2本の直線で中
心角が約90度になるように区分された4つの区分領域を
設定してもよく、3本の直線で中心角が約60度と略等し
くなるように区分された6つの区分領域を設定してもよ
く、さらに、4本の直線で中心角が約45度と略等しくな
るように区分された8つの区分領域を設定してもよい。
線部を構成する各区分領域の設定として上述の例の他に
も、第3の絶縁層I13の中央部に対応する搭載領域M内
に交点を有する、略正方形状の第3の絶縁層I13の辺の
ほぼ中央を通る辺に平行な直線に沿った2本の直線で中
心角が約90度になるように区分された4つの区分領域を
設定してもよく、3本の直線で中心角が約60度と略等し
くなるように区分された6つの区分領域を設定してもよ
く、さらに、4本の直線で中心角が約45度と略等しくな
るように区分された8つの区分領域を設定してもよい。
【0065】これらいずれの場合であっても、上述の例
と同様に、同じ平面上の左右の信号配線S1〜S3間な
らびに信号配線対SP1〜SP3間だけでなく上下層の
平行配線群が直交しているため上下層間のクロストーク
ノイズを良好に低減することができ、信号配線対SP1
・SP2および信号配線S1〜S3の電流経路を最短に
できる。このため、信号配線対SP1・SP2および信
号配線S1〜S3から電源配線P1〜P3および接地配
線G1〜G3へのインダクタンス値を減少させることが
でき、デバイスのスイッチング時電源ノイズおよび接地
ノイズを効果的に低減することができる。また、第2の
平行配線群L2を構成する平行配線群の電源配線P2お
よび接地配線G2がそれらが形成された絶縁層の中央部
を取り囲むように環状の配線構造をとっており、これら
電源配線P2および接地配線G2を最適化することによ
り外部からのEMIノイズの侵入や外部への不要な電磁
波ノイズの放射をシールドする効果を有し、信号配線間
のクロストークノイズを低減させることができるととも
に、EMI対策としても効果を有する。この第2の平行
配線群L2の最外周側の環状配線を接地配線G2とした
ときには、この環状の接地配線G2の面積や貫通導体群
との接続を最適化することによりさらに効果的にEMI
ノイズに対してシールド効果を有するものとなり、有効
なEMI対策を施すことができる。
と同様に、同じ平面上の左右の信号配線S1〜S3間な
らびに信号配線対SP1〜SP3間だけでなく上下層の
平行配線群が直交しているため上下層間のクロストーク
ノイズを良好に低減することができ、信号配線対SP1
・SP2および信号配線S1〜S3の電流経路を最短に
できる。このため、信号配線対SP1・SP2および信
号配線S1〜S3から電源配線P1〜P3および接地配
線G1〜G3へのインダクタンス値を減少させることが
でき、デバイスのスイッチング時電源ノイズおよび接地
ノイズを効果的に低減することができる。また、第2の
平行配線群L2を構成する平行配線群の電源配線P2お
よび接地配線G2がそれらが形成された絶縁層の中央部
を取り囲むように環状の配線構造をとっており、これら
電源配線P2および接地配線G2を最適化することによ
り外部からのEMIノイズの侵入や外部への不要な電磁
波ノイズの放射をシールドする効果を有し、信号配線間
のクロストークノイズを低減させることができるととも
に、EMI対策としても効果を有する。この第2の平行
配線群L2の最外周側の環状配線を接地配線G2とした
ときには、この環状の接地配線G2の面積や貫通導体群
との接続を最適化することによりさらに効果的にEMI
ノイズに対してシールド効果を有するものとなり、有効
なEMI対策を施すことができる。
【0066】なお、本発明は以上の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を加えることは何ら差し支えない。例え
ば、ストリップ線路構造の多層配線部を積層して多層配
線基板を構成し、その広い面積のいわゆるベタ電源プレ
ーンにも磁性体を含有させたものとしてもよい。
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を加えることは何ら差し支えない。例え
ば、ストリップ線路構造の多層配線部を積層して多層配
線基板を構成し、その広い面積のいわゆるベタ電源プレ
ーンにも磁性体を含有させたものとしてもよい。
【0067】また、上述の実施例では本発明を半導体素
子を搭載する多層配線基板として説明したが、これを半
導体素子を収容する半導体素子収納用パッケージや、あ
るいはマルチチップモジュールに適用するものとしても
よい。また、絶縁層として放熱を考慮した窒化アルミニ
ウム質焼結体・炭化珪素質焼結体や、低誘電率を考慮し
たガラスセラミックス質焼結体を用いたものとしてもよ
い。
子を搭載する多層配線基板として説明したが、これを半
導体素子を収容する半導体素子収納用パッケージや、あ
るいはマルチチップモジュールに適用するものとしても
よい。また、絶縁層として放熱を考慮した窒化アルミニ
ウム質焼結体・炭化珪素質焼結体や、低誘電率を考慮し
たガラスセラミックス質焼結体を用いたものとしてもよ
い。
【0068】
【発明の効果】本発明の多層回路基板によれば、平行配
線群同士を互いに直交配置して貫通導体群で接続して成
る積層配線体において、第1の平行配線群および第2の
平行配線群をそれぞれ互いに隣接する2本の信号配線か
ら成り、かつ貫通導体で電気的に接続された信号配線対
と、これら信号配線対に隣接する電源配線または接地配
線とを有するものとするとともに、第3の平行配線群を
互いに隣接しかつ第1の平行配線群の信号配線対と対向
する2本の電源配線および/または接地配線を有するも
のとしたことから、積層された平行配線群同士での信号
配線対間のクロストークノイズとともに、同じ平行配線
群内での信号配線対間のクロストークノイズも大幅に低
減させることができ、さらに信号配線対と対向すること
となる平行配線を電源配線および/または接地配線とし
たことから、対向する平行配線同士でのクロストークノ
イズも大幅に低減させることができるので、多層の積層
配線体における特長を活かしつつ良好な特性の差動回路
を構成することができる。
線群同士を互いに直交配置して貫通導体群で接続して成
る積層配線体において、第1の平行配線群および第2の
平行配線群をそれぞれ互いに隣接する2本の信号配線か
ら成り、かつ貫通導体で電気的に接続された信号配線対
と、これら信号配線対に隣接する電源配線または接地配
線とを有するものとするとともに、第3の平行配線群を
互いに隣接しかつ第1の平行配線群の信号配線対と対向
する2本の電源配線および/または接地配線を有するも
のとしたことから、積層された平行配線群同士での信号
配線対間のクロストークノイズとともに、同じ平行配線
群内での信号配線対間のクロストークノイズも大幅に低
減させることができ、さらに信号配線対と対向すること
となる平行配線を電源配線および/または接地配線とし
たことから、対向する平行配線同士でのクロストークノ
イズも大幅に低減させることができるので、多層の積層
配線体における特長を活かしつつ良好な特性の差動回路
を構成することができる。
【0069】また、信号配線対以外の信号配線に対して
も、それぞれに電源配線または接地配線を隣接させて配
置することにより、それら信号配線についても積層され
た平行配線群同士での信号配線間だけでなく同じ平行配
線群内でのクロストークノイズの発生を大幅に低減させ
ることができる。
も、それぞれに電源配線または接地配線を隣接させて配
置することにより、それら信号配線についても積層され
た平行配線群同士での信号配線間だけでなく同じ平行配
線群内でのクロストークノイズの発生を大幅に低減させ
ることができる。
【0070】以上により、本発明によれば、直交させて
積層した平行配線群で構成され、配線間のクロストーク
ノイズを低減させることができる配線構造を有し、しか
もその電気的特性を劣化させることなくクロストークノ
イズの発生を抑えた信号配線対を設けることができ、そ
れにより良好な特性の差動回路を実現することができ
る、高速で作動する半導体素子等の電子部品を搭載する
電子回路基板や各種パッケージ等に好適な多層配線基板
を提供することができた。
積層した平行配線群で構成され、配線間のクロストーク
ノイズを低減させることができる配線構造を有し、しか
もその電気的特性を劣化させることなくクロストークノ
イズの発生を抑えた信号配線対を設けることができ、そ
れにより良好な特性の差動回路を実現することができ
る、高速で作動する半導体素子等の電子部品を搭載する
電子回路基板や各種パッケージ等に好適な多層配線基板
を提供することができた。
【図1】(a)〜(c)は、それぞれ本発明の多層配線
基板に係る積層配線体の実施の形態の一例を示す第1〜
〜第3の絶縁層の平面図である。
基板に係る積層配線体の実施の形態の一例を示す第1〜
〜第3の絶縁層の平面図である。
【図2】図1に示す積層配線体から成る本発明の多層配
線基板の実施の形態の一例を示す透視平面図である。
線基板の実施の形態の一例を示す透視平面図である。
【図3】図2のA−B線断面図である。
【図4】本発明の多層配線基板の実施の形態の他の例を
示す、第1層目の絶縁層の上面図である。
示す、第1層目の絶縁層の上面図である。
【図5】本発明の多層配線基板の実施の形態の他の例を
示す、第2層目の絶縁層の上面図である。
示す、第2層目の絶縁層の上面図である。
【図6】本発明の多層配線基板の実施の形態の他の例を
示す、第3層目の絶縁層の上面図である。
示す、第3層目の絶縁層の上面図である。
【図7】本発明の多層配線基板の実施の形態の他の例を
示す、第4層目の絶縁層の上面図である。
示す、第4層目の絶縁層の上面図である。
【図8】本発明の多層配線基板の実施の形態の他の例を
示す、第5層目の絶縁層の上面図である。
示す、第5層目の絶縁層の上面図である。
【図9】本発明の多層配線基板の実施の形態の他の例を
示す、第5層目の絶縁層の下面図である。
示す、第5層目の絶縁層の下面図である。
I1、I2、I3・・・・・絶縁層 L1、L2、L3・・・・・平行配線群 P1、P2、P3・・・・・電源配線 G1、G2、G3・・・・・接地配線 S1、S2、S3・・・・・信号配線 SP1、SP2、SP3・・信号配線対 T・・・・・・・・・・・・貫通導体群
Claims (2)
- 【請求項1】 信号配線を含む第1の平行配線群を有す
る第1の絶縁層上に、信号配線を含み前記第1の平行配
線群と直交する第2の平行配線群を有する第2の絶縁層
と、信号配線を含み前記第2の平行配線群と直交する第
3の平行配線群を有する第3の絶縁層とを積層し、前記
第1乃至第3の少なくとも2つの平行配線群を貫通導体
群で電気的に接続して成る積層配線体を具備して成り、
前記第1および第2の平行配線群は、互いに隣接する2
本の前記信号配線から成り、かつ貫通導体で電気的に接
続された第1および第2の信号配線対と、該第1および
第2の信号配線対に隣接する電源配線または接地配線と
を有するとともに、前記第3の平行配線群は、互いに隣
接しかつ前記第1の信号配線対に対向する2本の電源配
線および/または接地配線を有することを特徴とする多
層配線基板。 - 【請求項2】 前記第1乃至第3の平行配線群は、それ
ぞれ前記信号配線対以外の信号配線と、各信号配線に隣
接する電源配線または接地配線とを有することを特徴と
する請求項1記載の多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000027403A JP2001217345A (ja) | 2000-01-31 | 2000-01-31 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000027403A JP2001217345A (ja) | 2000-01-31 | 2000-01-31 | 多層配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001217345A true JP2001217345A (ja) | 2001-08-10 |
Family
ID=18552978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000027403A Pending JP2001217345A (ja) | 2000-01-31 | 2000-01-31 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001217345A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007142307A (ja) * | 2005-11-22 | 2007-06-07 | Hitachi Ltd | 高速差動信号用多層基板、通信装置およびデータ記憶装置 |
JP2008186918A (ja) * | 2007-01-29 | 2008-08-14 | Kyocera Corp | 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置 |
US8064414B2 (en) | 2005-12-13 | 2011-11-22 | Qualcomm, Incorporated | Range extension techniques for a wireless local area network |
WO2013111767A1 (ja) * | 2012-01-27 | 2013-08-01 | 株式会社村田製作所 | 多層配線基板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01278092A (ja) * | 1988-04-30 | 1989-11-08 | Murata Mfg Co Ltd | 多層セラミック基板 |
JPH0653355A (ja) * | 1992-07-30 | 1994-02-25 | Kyocera Corp | 電子部品収納用パッケージ |
JPH06295977A (ja) * | 1992-10-02 | 1994-10-21 | Internatl Business Mach Corp <Ibm> | 電子パッケージにおける電力及び信号の配線 |
JPH0918156A (ja) * | 1995-06-27 | 1997-01-17 | Mitsubishi Electric Corp | 多層プリント配線板 |
-
2000
- 2000-01-31 JP JP2000027403A patent/JP2001217345A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01278092A (ja) * | 1988-04-30 | 1989-11-08 | Murata Mfg Co Ltd | 多層セラミック基板 |
JPH0653355A (ja) * | 1992-07-30 | 1994-02-25 | Kyocera Corp | 電子部品収納用パッケージ |
JPH06295977A (ja) * | 1992-10-02 | 1994-10-21 | Internatl Business Mach Corp <Ibm> | 電子パッケージにおける電力及び信号の配線 |
JPH0918156A (ja) * | 1995-06-27 | 1997-01-17 | Mitsubishi Electric Corp | 多層プリント配線板 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007142307A (ja) * | 2005-11-22 | 2007-06-07 | Hitachi Ltd | 高速差動信号用多層基板、通信装置およびデータ記憶装置 |
US8064414B2 (en) | 2005-12-13 | 2011-11-22 | Qualcomm, Incorporated | Range extension techniques for a wireless local area network |
US8712400B2 (en) | 2005-12-13 | 2014-04-29 | Qualcomm Incorporated | Range extension techniques for a wireless local area network |
US8792877B2 (en) | 2005-12-13 | 2014-07-29 | Qualcomm Incorporated | Range extension techniques for a wireless local area network |
JP2008186918A (ja) * | 2007-01-29 | 2008-08-14 | Kyocera Corp | 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置 |
WO2013111767A1 (ja) * | 2012-01-27 | 2013-08-01 | 株式会社村田製作所 | 多層配線基板 |
US9468100B2 (en) | 2012-01-27 | 2016-10-11 | Murata Manufacturing Co., Ltd. | Multilayer wiring substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3878795B2 (ja) | 多層配線基板 | |
JP3798978B2 (ja) | 多層配線基板 | |
JP2001217345A (ja) | 多層配線基板 | |
JP3792472B2 (ja) | 多層配線基板 | |
JP3796104B2 (ja) | 多層配線基板 | |
JP2001217348A (ja) | 多層配線基板 | |
JP3935638B2 (ja) | 多層配線基板 | |
JP3798919B2 (ja) | 多層配線基板 | |
JP3792483B2 (ja) | 多層配線基板 | |
JP3754863B2 (ja) | 多層配線基板 | |
JP3754865B2 (ja) | 多層配線基板 | |
JP3670515B2 (ja) | 多層配線基板 | |
JP3692254B2 (ja) | 多層配線基板 | |
JP3784244B2 (ja) | 多層配線基板 | |
JP3754866B2 (ja) | 多層配線基板 | |
JP3792482B2 (ja) | 多層配線基板 | |
JP2002043762A (ja) | 多層配線基板 | |
JP2001217347A (ja) | 多層配線基板 | |
JP3754864B2 (ja) | 多層配線基板 | |
JP3940537B2 (ja) | 多層配線基板 | |
JP2000244133A (ja) | 多層配線基板 | |
JP3752409B2 (ja) | 多層配線基板 | |
JP2001007518A (ja) | 多層配線基板 | |
JP2002016362A (ja) | 多層配線基板 | |
JP2001007525A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |