JP2001217143A

JP2001217143A - 薄膜積層コンデンサおよび基板

Info

Publication number: JP2001217143A
Application number: JP2000027386A
Authority: JP
Inventors: Shigeo Atsunushi; 成生厚主
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2000-01-31
Filing date: 2000-01-31
Publication date: 2001-08-10

Abstract

(57)【要約】【課題】誘電体層と電極層の剥離や誘電体層のクラック
を抑制でき、大容量化、低抵抗化を達成できる薄膜積層
コンデンサおよび基板を提供する。【解決手段】支持基板１上に、複数の電極層２ａ、２ｂ
と複数の誘電体層３を交互に積層してなる薄膜積層コン
デンサであって、誘電体層３が、一般式ＭＴｉＯ３
（但し、ＭはＢａ、Ｓｒ、ＣａおよびＰｂのうち少なく
とも１種）で表される複合酸化物を主成分とし、電極層
２ａ、２ｂが、Ａｕを主成分とする低抵抗層５の上面お
よび／または下面にＴｉ含有層７を積層してなるもので
ある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜積層コンデン
サおよび基板に関するものである。

【０００２】

【従来技術】近年においては、電子機器の小型化に伴
い、電子機器内に設置される電子部品にも小型化の要求
が強くなってきている。コンデンサとしては、積層セラ
ミックコンデンサなどを用いて既にハンドリング可能な
大きさ程度まで、小型化が実現されつつある。

【０００３】一方、電子機器の小型化にも使いやすい大
きさという点から、下限に達しつつあり、今後は、軽量
化、薄型化、高機能化の要求が強くなると予想される。

【０００４】積層セラミックコンデンサは、従来、高誘
電率材料であるペロブスカイト型複合酸化物の粉末原料
に有機バインダーなどを添加してスラリーを作製し、こ
れをシート状にしてグリーンシートを作製し、該グリー
ンシートに内部電極パターンを形成し、内部電極パター
ンが形成されたグリーンシートを複数積層して積層成形
体を作製し、これを焼結して作製されていた。このよう
な形成手法では、薄層化にも限界があり、再現良く作製
するには、誘電体層厚み１μｍ程度が限界である。

【０００５】誘電体層や電極層の薄層化に適したコンデ
ンサとして、薄膜コンデンサがあり、誘電体層や電極層
の厚みは数百ｎｍ以下とすることも可能である。

【０００６】

【発明が解決しようとする課題】薄膜コンデンサを積層
し、大容量化を図る技術としては、すでに多く開示され
ており、例えば、大容量で高周波特性の良好な薄膜コン
デンサを得る目的で、特開昭６０−９４７１６号公報に
は誘電体層の厚みを１μｍ以下に薄膜化したものが開示
されている。しかしながら、単に誘電体層厚みを薄く
し、積層するだけでは、実用に耐えうる薄膜コンデンサ
を作製することはできない。特に、誘電体層と電極層と
の間で発生する剥離や誘電体層のクラックなどは、コン
デンサとしての信頼性の観点から重要な問題である。こ
れらの問題に対しても、従来、いくつかの技術が開示さ
れている。

【０００７】例えば、製造時の高温熱処理による誘電体
層のクラックや剥離を避ける目的で、特開平７−４５４
７５号公報には電極層と誘電体層との間に、誘電体層と
同一の金属元素と酸素とを含む中間層を形成したものが
開示されている。これにより、電極層と誘電体層との間
の応力を分散させ、密着性を強化している。しかしなが
ら、この中間層を形成する酸化物層は、比誘電率が低
く、このような低誘電率層が誘電体層と直列に接続され
ると、全体として比誘電率が低下する。

【０００８】また、組成制御性に優れたイオンビームス
パッタ法では、このような層構造を形成しやすいが、一
般的にイオンビームスパッタ法は成膜速度が遅く（１ｎ
ｍ／ｍｉｎ．程度）、生産性が低い。比較的成膜速度が
速く（１０ｎｍ／ｍｉｎ．程度）、生産性に優れるＲＦ
あるいはＤＣスパッタ法では、逆に組成制御性に乏し
く、このような層構成を形成するのが困難である。

【０００９】例えば、特開平８−２６４３８１号公報で
は、ＴｉおよびＺｒのうち少なくとも１種類からなる複
数の金属薄膜の層と、一般式ＡＢＯ₃（但し、ＡはＣ
ａ、Ｓｒ、Ｂａ及びＰｂのうち少なくとも１種類、Ｂは
ＴｉおよびＺｒのうち少なくとも１種類）で表されるペ
ロブスカイト型複合酸化物からなる複数の誘電体薄膜と
で構成された積層コンデンサおよびその製法が開示され
ている。

【００１０】この公報に開示された薄膜積層コンデンサ
では、電極層としてＴｉ層を用いているが、ＴｉやＺｒ
を単体もしくは合金で用いた場合、電極層を薄層化する
につれ、コンデンサのもつ抵抗成分が高くなる。また、
誘電体層の形成方法が水熱処理を利用したものであり、
単層の誘電体層形成に２時間程度要しており、積層コン
デンサを作製するには生産性が悪い。

【００１１】本発明は、誘電体層と電極層の剥離や誘電
体層のクラックを抑制でき、大容量化、低抵抗化を達成
できる薄膜積層コンデンサおよび基板を提供することを
目的とする。

【００１２】

【課題を解決するための手段】本発明の薄膜積層コンデ
ンサは、複数の電極層と複数の誘電体層を交互に積層し
てなる薄膜積層コンデンサであって、前記誘電体層が、
一般式ＭＴｉＯ₃（但し、ＭはＢａ、Ｓｒ、Ｃａおよび
Ｐｂのうち少なくとも１種）で表される複合酸化物を主
成分とし、前記電極層が、Ａｕを主成分とする低抵抗層
の上面および／または下面にＴｉ含有層を積層してなる
ものである。

【００１３】本発明の薄膜積層コンデンサでは、電極層
がＡｕを主成分とする低抵抗層を有するため抵抗成分が
小さくなり、誘電体層と低抵抗層との間に、Ｔｉを含有
するペロブスカイト型複合酸化物からなる誘電体層と密
着性が良好なＴｉ含有層を有するため、電極層と誘電体
層間の応力が分散され、電極層と誘電体層との密着性が
向上し、誘電体層のクラックや剥離を抑制できる。ま
た、Ｔｉ含有層は、本質的に金属層であるので、誘電体
層の比誘電率も低下しない。

【００１４】また、誘電体層が、一般式ＭＴｉＯ₃（但
し、ＭはＢａ、Ｓｒ、ＣａおよびＰｂのうち少なくとも
１種）で表される複合酸化物を主成分とするため、高い
比誘電率を期待できる。

【００１５】また、誘電体層の厚みは２００ｎｍ以下で
あることが望ましい。誘電体層の厚みを２００ｎｍ以下
にし、かつ積層化することにより、静電容量成分を大き
くすることができる。

【００１６】さらに、電極層の厚みは誘電体層の厚みの
２／３以下であることが望ましい。このようにすること
により、電極層の角部における誘電体層による被覆性が
向上するので、電極層間の短絡がなくなり、歩留りを向
上することができる。

【００１７】また、電極層および誘電体層が４００℃以
下で形成されていることが望ましい。このように製造時
の高温熱処理を行うことなく形成できるため、層間剥離
や誘電体層のクラックの発生を抑えることができるとと
もに、低温で電極層、誘電体層を形成できるため、例え
ば、メタルマスク法を用いたスパッタリング法を採用で
き、直接パターニングが可能となり、歩留りが向上し、
安価に製造することができる。

【００１８】本発明の基板は、上記薄膜積層コンデンサ
を基体の表面および／または内部に設けてなるものであ
る。

【００１９】

【発明の実施の形態】図１は、本発明の薄膜積層コンデ
ンサを示すもので、（ａ）は断面図、（ｂ）は平面図で
ある。図１に示す薄膜積層コンデンサは、支持基板１上
に複数の電極層２ａ、２ｂと複数の誘電体層３とが交互
に積層され、誘電体層３は異なる極性の電極層２ａ、２
ｂ間が絶縁できるように形成されている。

【００２０】電極層２ａ、２ｂは、Ａｕを主成分とする
低抵抗層５の下面にＴｉ含有層７を積層して構成されて
いる。Ｔｉ含有層７は、電極層２ａ、２ｂと誘電体層３
とが接する面全て（上面および下面）に形成することが
望ましいが、少なくとも電極層２の基板側の面（下面）
に形成することにより、電極層２ａ、２ｂと誘電体層３
との密着性を改善することができる。

【００２１】低抵抗層５は、低抵抗化と誘電体層３との
反応性の低さの点からＡｕを主成分としているが、その
他の成分としては、Ａｕの低抵抗という利点を損なわな
い物質であれば特に制限されるものではない。特に電極
層の低抵抗化という点からＡｕのみからなることが望ま
しい。

【００２２】また、Ｔｉ含有層７は、本質的に金属Ｔｉ
層であるが、誘電体層との界面付近に一部酸化物が形成
されている可能性がある。低抵抗層５と誘電体層３との
密着性を損なわない物質であれば、他の成分を含んでも
良いが、Ｔｉのみの場合が望ましい。

【００２３】Ｔｉ含有層７の厚みは、５〜３０ｎｍが望
ましい。５ｎｍよりも薄い場合には密着性が低下し易
く、３０ｎｍよりも厚い場合には抵抗が高くなる傾向に
ある。特には、５〜１０ｎｍが望ましい。

【００２４】電極層２ａ、２ｂの形成方法としては、ス
パッタリング法において、高速成膜が可能であるマグネ
トロンスパッタ法や三極または四極式のスパッタ法が望
ましい。

【００２５】電極層２ａ、２ｂの厚みは誘電体層３の厚
みの２／３以下であることが望ましい。これは、電極層
２ａ、２ｂが薄くなることにより、その角部における誘
電体層３の被覆性を向上できるので、電極層２ａ、２ｂ
間の短絡がなくなり、歩留りを向上することができる。

【００２６】本発明で用いられる誘電体層３としては、
特殊な設備、原材料を用いることなく、形成温度４００
℃以下で比誘電率２００程度得られ、かつ一般式ＭＴｉ
Ｏ₃（但し、ＭはＢａ、Ｓｒ、Ｃａ及びＰｂのうち少な
くとも１種類）で表される複合酸化物が含まれていれば
良い。例えば、ＢａＴｉＯ₃、（Ｂａ、Ｓｒ）ＴｉＯ₃、
ＰｂＴｉＯ₃などがある。形成方法としては、スパッタ
リング法において、高速成膜が可能であるマグネトロン
スパッタ法や三極または四極式のスパッタ法が望まし
い。

【００２７】一般式ＭＴｉＯ₃（但し、ＭはＢａ、Ｓ
ｒ、Ｃａ及びＰｂのうち少なくとも１種類）で表される
複合酸化物を主成分とするものを用いたのは、４００℃
以下でスパッタリング法により形成したとしても、比誘
電率が２００以上を期待できるからである。

【００２８】また、誘電体層３の厚みは２００ｎｍ以下
であることが望ましい。これは、誘電体厚みを２００ｎ
ｍ以下にし、かつ積層化することにより、静電容量成分
を大きくすることができるからである。

【００２９】電極層２ａ、２ｂ、誘電体層３は４００℃
以下で形成されていることが望ましい。このように製造
時の高温熱処理を行うことなく形成できるため、層間剥
離や誘電体層３のクラックの発生を抑えることができる
とともに、低温で電極層２ａ、２ｂ、誘電体層３を形成
できるため、例えば、メタルマスク法を用いたスパッタ
リング法を採用でき、直接パターニングが可能となり、
歩留りが向上し、安価に製造することができる。

【００３０】また、同じ極性の電極層２ａ、２ｂ同士を
接続するため、端子電極層９が形成され、さらに端子電
極層９の表面の一部が露出するようにビアホールを形成
した保護膜１１が薄膜積層コンデンサ全体を覆うように
被覆されている。

【００３１】また、外部との接続に用いるはんだバンプ
１３が、露出した端子電極層９の表面に形成されてい
る。尚、図１（ａ）では理解を助けるため誘電体層３を
斜線を付し、Ｔｉ含有層７を太線で示し、端子電極層９
は格子状の斜線を付した。保護膜１１は、図１（ａ）
（ｂ）において破線で示し、はんだバンプ１３は○と●
で示し、○と●とは端子の極性が異なることを示してい
る。

【００３２】また、支持基板１の厚みは０．２５ｍｍ以
下にすることが望ましい。これは、薄膜積層コンデンサ
素子としての厚みを薄くすることができるので、薄型化
が進む電子機器内に配置できるようになるからである。

【００３３】本発明で用いられる支持基板１としては、
アルミナ、ガラス、サファイア、ＭｇＯ単結晶、ＳｒＴ
ｉＯ₃単結晶、ＳｉＯ₂被覆シリコンなどが望ましい。特
に、薄膜との反応性が小さく、安価で強度が大きいとい
う観点から、アルミナやガラスなどが望ましい。

【００３４】以上のように構成された薄膜積層コンデン
サは、電極層２ａ、２ｂが、Ａｕを主成分とする低抵抗
層５と、その下面に形成されたＴｉ含有層７とから構成
され、低抵抗層５と誘電体層３との間にＴｉ含有層７が
形成されているので、電極層２と誘電体層３との密着性
を向上でき、層間剥離をなくすことができる。

【００３５】また、誘電体層３の厚みを２００ｎｍ以下
にすることで、比較的低い比誘電率でも、単位面積あた
りの容量を大きくすることができるので、生産性を向上
することができる。例えば、比誘電率が２３０の場合、
単位面積あたり１０ｎＦ／ｍｍ²以上の容量を得ること
ができ、例えば０．３３μＦは電極面積が３ｍｍ²の大
きさで、１１層積層することにより作製することができ
る。

【００３６】一方、誘電体層３の厚みを２００ｎｍより
大きくすると、誘電体層３の成膜時間が増加し、さらに
積層数が増加するので、生産性が悪くなる。例えば、前
述の例において、誘電体層３の厚みを３００ｎｍで比誘
電率２３０とすると、０．３３μＦは電極面積が３ｍｍ
²の大きさで１７層積層する必要があり、成膜時間の増
加と積層数の増加を考えると、歩留りが変わらないもの
として約２．３倍の作製時間を要する。また、比較的低
い比誘電率は低い形成温度で作製することができるの
で、製造時の熱処理による誘電体層３のクラックの発生
を抑制することができる。

【００３７】図２は、本発明の他の薄膜積層コンデンサ
を示すもので、（ａ）は断面図、（ｂ）は平面図であ
る。そして、図２に示す薄膜積層コンデンサでは、電極
層２ａ、２ｂは、Ａｕを主成分とする低抵抗層５の上面
および下面にＴｉ含有層７を積層して構成されている。
このような薄膜積層コンデンサでは、電極層２ａ、２ｂ
と誘電体層３との密着性をさらに向上することができ
る。

【００３８】尚、上記例では、薄膜積層コンデンサの構
造を詳述するために図１、図２の例を示したが、これに
限定されるものではない。

【００３９】

【実施例】電極層、誘電体層および端子電極層の形成は
全て高周波マグネトロンスパッタ法を用いた。スパッタ
用ガスとしてプロセスチャンバー内にＡｒガスを導入
し、真空排気により圧力は６．７Ｐａに維持した。

【００４０】プロセスチャンバー内には基板ホルダーと
３個のターゲットホルダーが設置され、３種類のターゲ
ット材料からのスパッタが可能である。３個のターゲッ
トとして、Ａｕ、Ｔｉ及び（Ｂａ_0.5Ｓｒ_0.5）ＴｉＯ₃
焼結体ターゲットを設置した。スパッタ時には成膜する
材料種のターゲット位置に基板ホルダーを移動させ、基
板−ターゲット間距離は６０ｍｍに固定した。

【００４１】基板ホルダーとターゲット間には外部の高
周波電源により１３．５６ＭＨｚの高周波電圧を印可
し、ターゲット背面に設置された永久磁石により形成さ
れたマグネトロン磁界により、ターゲット近傍に高密度
のプラズマを生成させてターゲット表面のスパッタを行
った。

【００４２】高周波電圧の印可は３個のターゲットに独
立に可能である。基板ホルダーはヒータによる加熱機構
を有しており、スパッタ成膜中の支持基板温度は一定と
なるよう制御した。

【００４３】また、基板ホルダーに設置された支持基板
のターゲット側には厚さ０．１５ｍｍの金属マスクが４
種類設置でき、成膜パターンに応じて必要なマスクが支
持基板成膜面にセットできる構造とした。スパッタ時の
支持基板温度は全て４００℃とした。

【００４４】厚さ０．２５ｍｍのアルミナ焼結体からな
る支持基板上に、図３（ａ）に示すＴｉ含有層を形成す
るマスクパターンをセットし、Ｔｉターゲットのスパッ
タによりＴｉ含有層を形成し、続いて同じマスクパター
ンを用いてＡｕターゲットのスパッタによりの低抵抗層
を、Ｔｉ含有層の上面に形成し、電極層２ａを形成し
た。

【００４５】次に、（Ｂａ_0.5Ｓｒ_0.5）ＴｉＯ₃焼結体
ターゲットのスパッタにより、図３（ｂ）に示す誘電体
層３を形成するマスクパターンをセットし、誘電体層３
を形成した。誘電体層３の形成時にはスパッタ用ガスと
してＯ₂ガスをＡｒ：Ｏ₂＝８：２となるように導入し
た。

【００４６】次に図３（ｃ）に示すＴｉ含有層を形成す
るマスクパターンをセットし、Ｔｉターゲットのスパッ
タによりＴｉ含有層を形成し、続いて同じマスクパター
ンを用いてＡｕターゲットのスパッタにより低抵抗層
を、Ｔｉ含有層の上面に形成し、電極層２ｂを形成し
た。

【００４７】このようにして、誘電体層３と電極層２
ａ、２ｂを交互に積層し、１１層の誘電体層３と１２層
の電極層２ａ、２ｂの積層体を得た。尚、奇数層の電極
層２ａは図３（ａ）に示す形状で、偶数層の電極層２ｂ
は図３（ｃ）で示す形状で形成した。

【００４８】次に、プロセスチェンバーから取り出し、
蒸着機を用いて、図３（ｄ）に示す端子電極層９を形成
し、奇数層の電極層２ａ同士および偶数層の電極層２ｂ
同士を接続した。

【００４９】この後、光感光性樹脂を用い、端子電極９
にビアホールを有する保護膜１１を形成し、そのビアホ
ール内に、はんだペーストをスクリーン印刷し、リフロ
ー処理を施すことにより、直径０．１ｍｍのはんだバン
プ１３を形成した。最後に、ダイシングを行い所望の大
きさにカットし、図１に示すような薄膜積層コンデンサ
を作製した。

【００５０】作製した薄膜積層コンデンサの１ＭＨｚか
ら１．８ＧＨｚでの初期特性（容量Ｃ、等価直列抵抗Ｅ
ＳＲ、損失）を、インピーダンスアナライザー（ヒュウ
レットパッカード社製ＨＰ４２９１Ａ）とマイクロ波プ
ローブ（ピコプローブ社製）を用いて、測定した。

【００５１】得られた特性値の平均値、並びに測定数１
０００個に対して電極層間の短絡が発生しなかった個数
を歩留りとして、表１の試料Ｎｏ．１に記載した。評価
後の走査電子顕微鏡（ＳＥＭ）による破断面観察から、
電極層の厚みは１００ｎｍ（低抵抗層の厚みは９０ｎ
ｍ、Ｔｉ含有層の厚みは１０ｎｍ）、誘電体層の厚みは
２００ｎｍであった。

【００５２】さらに、本発明者は、他の例として、Ｔｉ
含有層を低抵抗層の両面に形成した場合（試料Ｎｏ．
２）、誘電体ターゲットをＰｂ（Ｚｒ_0.5Ｔｉ_0.5）Ｏ₃
焼結体ターゲットとし、形成温度を３００℃とし、誘電
体層を１２層に変更した場合（試料Ｎｏ．３）、誘電体
層の厚みを１５０ｎｍと薄くし、誘電体層を８層にした
場合（試料Ｎｏ．４）、各変更点以外は上記と同様の方
法、同様の仕様で作製して評価し、結果を表１に記載し
た。

【００５３】さらに、比較例として、Ｔｉ含有層を形成
しない場合（試料Ｎｏ．５）、低抵抗層としてＰｔを形
成した場合（試料Ｎｏ．６）を、低抵抗層としてＴｉを
形成した場合（試料Ｎｏ．７）を、上記例と同様の方
法、同様の仕様で作製し、評価し、結果を表１に記載し
た。

【００５４】

【表１】

【００５５】この表１から、試料Ｎｏ．１では、初期特
性における歩留りが９０％近くあり、大容量（０．３３
μＦ）で低抵抗（ＥＳＲ１７ｍΩ）のコンデンサが得ら
れることが判る。

【００５６】また、Ｔｉ含有層を低抵抗層の両側に形成
した場合（試料Ｎｏ．２）、歩留りが９９％近くまで向
上している。また、誘電体材料を変更した場合（試料Ｎ
ｏ．３）も、歩留り良く、大容量かつ低抵抗のコンデン
サが得られている。誘電体層の厚みを薄くし、電極厚み
と誘電体厚みの比を２／３とした場合（試料Ｎｏ．
４）、所望の容量を得るための誘電体層数を減らすこと
ができるので、歩留りが向上する。しかしながら、等価
直列抵抗ＥＳＲが若干高くなることが判る。

【００５７】これに対して、Ｔｉ含有層を形成しない比
較例（試料Ｎｏ．５）では、作製した薄膜積層コンデン
サの特性は良好なものが得られるが、本発明の薄膜積層
コンデンサに比べて損失がやや大きく、層間剥離が発生
し、歩留りが悪くなり、生産性が低下することが判る。

【００５８】低抵抗層をＡｕ以外のＰｔ、Ｔｉを用いた
場合（試料Ｎｏ．６、７）、等価直列抵抗ＥＳＲが高く
なり、所望の特性が得られないことが判る。

【００５９】

【発明の効果】以上詳述したように、本発明の薄膜積層
コンデンサは、電極層がＡｕを主成分とする低抵抗層を
有するため抵抗成分が小さくなり、誘電体層と低抵抗層
との間に、Ｔｉを含有するペロブスカイト型複合酸化物
からなる誘電体層と密着性が良好なＴｉ含有層を有する
ため、誘電体層の比誘電率を低下させることなく、電極
層と誘電体層間の応力が分散され、電極層と誘電体層と
の密着性が向上し、誘電体層のクラックや剥離を抑制で
きる。

【図面の簡単な説明】

【図１】本発明の薄膜積層コンデンサを示すもので、
（ａ）は断面図、（ｂ）は平面図を示し、（ａ）は
（ｂ）のＡ−Ａ線に沿った断面図である。

【図２】本発明の他の薄膜積層コンデンサを示すもの
で、（ａ）は断面図、（ｂ）は平面図を示し、（ａ）は
（ｂ）のＢ−Ｂ線に沿った断面図である。

【図３】図１の電極層、誘電体層、端子電極層を示す平
面図である。

【符号の説明】

１・・・支持基板２ａ、２ｂ・・・電極層３・・・誘電体層５・・・低抵抗層７・・・Ｔｉ含有層

Claims

【特許請求の範囲】

【請求項１】複数の電極層と複数の誘電体層を交互に積
層してなる薄膜積層コンデンサであって、前記誘電体層
が、一般式ＭＴｉＯ₃（但し、ＭはＢａ、Ｓｒ、Ｃａお
よびＰｂのうち少なくとも１種）で表される複合酸化物
を主成分とし、前記電極層が、Ａｕを主成分とする低抵
抗層の上面および／または下面にＴｉ含有層を積層して
なることを特徴とする薄膜積層コンデンサ。
【請求項２】誘電体層の厚みが２００ｎｍ以下であるこ
とを特徴とする請求項１記載の薄膜積層コンデンサ。
【請求項３】電極層の厚みが誘電体層の厚みの２／３以
下であることを特徴とする請求項１または２記載の薄膜
積層コンデンサ。
【請求項４】電極層および誘電体層が４００℃以下で形
成されていることを特徴とする請求項１乃至３のうちい
ずれか記載の薄膜積層コンデンサ。
【請求項５】電極層および誘電体層がスパッタリング法
により形成されていることを特徴とする請求項１乃至３
のうちいずれか記載の薄膜積層コンデンサ。
【請求項６】請求項１乃至５のうちいずれかに記載の薄
膜積層コンデンサを基体の表面および／または内部に設
けてなることを特徴とする基板。