JP2001210785A - Mounting method of semiconductor integrated circuit and case for mounting - Google Patents
Mounting method of semiconductor integrated circuit and case for mountingInfo
- Publication number
- JP2001210785A JP2001210785A JP2000016056A JP2000016056A JP2001210785A JP 2001210785 A JP2001210785 A JP 2001210785A JP 2000016056 A JP2000016056 A JP 2000016056A JP 2000016056 A JP2000016056 A JP 2000016056A JP 2001210785 A JP2001210785 A JP 2001210785A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- mounting
- mounting case
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、プリント基板への
高密度な実装に適した半導体集積回路の実装方法及びそ
の実装方法に用いる実装用ケースに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for mounting a semiconductor integrated circuit suitable for high-density mounting on a printed circuit board and a mounting case used for the mounting method.
【０００２】[0002]
【従来の技術】近年、半導体パッケージの小型化によ
り、ＢＧＡ（ボールグリッドアレイ）やＣＳＰ（チップ
スケールパッケージ）等の、底面に複数の接続用パッド
を有する半導体集積回路が多く用いられるようになって
いる。2. Description of the Related Art In recent years, due to the miniaturization of semiconductor packages, semiconductor integrated circuits such as BGA (ball grid array) and CSP (chip scale package) having a plurality of connection pads on the bottom surface have been widely used. I have.
【０００３】また、デジタル電子機器の小型化によっ
て、前記半導体集積回路で使用されるパッケージを高密
度に実装する必要が生じている。Further, with the miniaturization of digital electronic devices, it has become necessary to mount packages used in the semiconductor integrated circuit at a high density.
【０００４】そのため、例えば、特開平９−６９５８７
号に代表されるような、ＢＧＡ部品の上面に電気的接続
用のパッドを設けて、垂直方向へ積み重ねて実装できる
形態の半導体集積回路が提案されている。[0004] Therefore, for example, Japanese Patent Application Laid-Open No. 9-69587
A semiconductor integrated circuit is proposed, in which a pad for electrical connection is provided on the upper surface of a BGA component and can be stacked in a vertical direction and mounted.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上述し
た積み重ね可能なＢＧＡパッケージの実装方法につい
て、今まで、効率的な実装方法が提案されていなかっ
た。However, as to the mounting method of the stackable BGA package described above, no efficient mounting method has been proposed so far.
【０００６】従って、前記パッケージを積み重ねてパッ
ケージ同士の半田接合を行った後にプリント基板に実装
する方法や、一段ごとに半田接合する方法では、半導体
集積回路の熱履歴が増加し、信頼性を確保することが困
難であると共に、実装効率が低いという問題点があっ
た。Therefore, in the method of stacking the packages and soldering the packages to each other and then mounting the packages on a printed circuit board, or the method of soldering the packages one by one, the heat history of the semiconductor integrated circuit increases and the reliability is secured. However, there is a problem that the mounting efficiency is low and the mounting efficiency is low.
【０００７】また、マザー基板と半導体集積回路との接
続が、ＢＧＡ様の端子構造であると、接続されるべきマ
ザー基板が、ＢＧＡからの配線引き出しのためのビア、
細いパターン、ＩＶＨ基板（Inner Via Hall：閉塞穴基
板）またはＢＶＨ基板（Blind Via Hall：閉塞穴基板）
といった高精細な仕様を持つ、多層基板やビルドアップ
基板といった非常に高価なものになってしまうという問
題点があった。Further, if the connection between the mother substrate and the semiconductor integrated circuit has a BGA-like terminal structure, the mother substrate to be connected includes vias for drawing out wiring from the BGA,
Thin pattern, IVH substrate (Inner Via Hall: closed hole substrate) or BVH substrate (Blind Via Hall: closed hole substrate)
There is a problem that it becomes very expensive, such as a multilayer substrate or a build-up substrate, having high definition specifications.
【０００８】例えば、ＢＧＡが１個のみ搭載された基板
ユニットを作成する際に、１個しか用いられていないＢ
ＧＡだけのために、マザー基板を２層基板にて作成でき
ず、４層基板、またはビルドアップ基板を採用せざるを
得ないという事態が発生し、大幅なコストアップが発生
するという問題点があった。For example, when manufacturing a board unit on which only one BGA is mounted, only one BGA is used.
Due to the GA alone, a mother board cannot be created with a two-layer board, and a situation occurs in which a four-layer board or a build-up board must be adopted, resulting in a significant increase in cost. there were.
【０００９】本発明は上述した従来の技術の有するこの
ような問題点に鑑みてなされたものであり、その第１の
目的とするところは、信頼性を確保できると共に、実装
効率を高めることができる半導体集積回路の実装方法を
提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and a first object of the present invention is to secure reliability and enhance mounting efficiency. An object of the present invention is to provide a mounting method of a semiconductor integrated circuit which can be performed.
【００１０】また、本発明の第２の目的とするところ
は、信頼性を確保できると共に、実装効率を高めること
ができ、しかもコストダウンを図ることができる半導体
集積回路の実装方法及び実装用ケースを提供することに
ある。A second object of the present invention is to provide a method and a case for mounting a semiconductor integrated circuit capable of ensuring reliability, improving mounting efficiency, and reducing costs. Is to provide.
【００１１】[0011]
【課題を解決するための手段】上記第１の目的を達成す
るために請求項１記載の半導体集積回路の実装方法は、
底面及び上面に複数の接続用パッドを有する複数の半導
体集積回路を電気的接続をとりつつ垂直方向に多段に実
装する半導体集積回路の実装方法であって、前記半導体
集積回路を該半導体集積回路の外形サイズに合わせた実
装用ケースに収納した状態で加熱することで、プリント
基板及び前記半導体集積回路の相互の電気的接続及び積
み重ねられた複数の半導体集積回路相互の電気的接続を
一括して行うことを特徴とする。According to a first aspect of the present invention, there is provided a method for mounting a semiconductor integrated circuit.
A method for mounting a plurality of semiconductor integrated circuits having a plurality of connection pads on a bottom surface and an upper surface in a vertically multi-stage manner while electrically connecting the semiconductor integrated circuits, wherein the semiconductor integrated circuit is mounted on the semiconductor integrated circuit. By heating in a state where the semiconductor integrated circuit is accommodated in a mounting case adapted to the external size, the electric connection between the printed circuit board and the semiconductor integrated circuit and the electric connection between a plurality of stacked semiconductor integrated circuits are collectively performed. It is characterized by the following.
【００１２】また、上記第１の目的を達成するために請
求項２記載の半導体集積回路の実装方法は、請求項１記
載の半導体集積回路の実装方法において、前記実装用ケ
ースは筒状であることを特徴とする。According to a second aspect of the present invention, there is provided a semiconductor integrated circuit mounting method according to the first aspect, wherein the mounting case has a cylindrical shape. It is characterized by the following.
【００１３】また、上記第１の目的を達成するために請
求項３記載の半導体集積回路の実装方法は、請求項１ま
たは２記載の半導体集積回路の実装方法において、前記
実装用ケースは導電性または電磁波吸収性を有する材料
によって構成されており、導電性固定材によって、導電
性または電磁波吸収性を有する材料からなる蓋が被覆固
定されることを特徴とする。According to a third aspect of the present invention, there is provided a semiconductor integrated circuit mounting method according to the first or second aspect, wherein the mounting case is made of a conductive material. Alternatively, the cover is made of a material having electromagnetic wave absorption, and a lid made of a material having conductivity or electromagnetic wave absorption is covered and fixed by the conductive fixing material.
【００１４】また、上記第１の目的を達成するために請
求項４記載の半導体集積回路の実装方法は、請求項３記
載の半導体集積回路の実装方法において、前記導電性固
定材は導電性接着剤であることを特徴とする。In order to achieve the first object, a semiconductor integrated circuit mounting method according to a fourth aspect of the present invention is the semiconductor integrated circuit mounting method according to the third aspect, wherein the conductive fixing material is a conductive adhesive. It is characterized by being an agent.
【００１５】また、上記第１の目的を達成するために請
求項５記載の半導体集積回路の実装方法は、請求項３記
載の半導体集積回路の実装方法において、前記導電性固
定材は半田であることを特徴とする。According to a fifth aspect of the present invention, there is provided a method of mounting a semiconductor integrated circuit, wherein the conductive fixing material is solder. It is characterized by the following.
【００１６】また、上記第１の目的を達成するために請
求項６記載の半導体集積回路の実装方法は、請求項１，
２または３記載の半導体集積回路の実装方法において、
前記実装用ケースは下面に底板が設けられており、該底
板の下面にプリント基板との接続用パッドが設けられて
おり、前記底板の上面には半導体集積回路との接続用パ
ッドが設けられており、前記実装用ケースに１つまたは
複数の半導体集積回路を収納した状態で加熱すること
で、前記プリント基板及び前記半導体集積回路の相互の
電気的接続及び積み重ねられた複数の半導体集積回路相
互の電気的接続を一括して行うことを特徴とする。According to a sixth aspect of the present invention, there is provided a semiconductor integrated circuit mounting method according to the first aspect.
4. The method for mounting a semiconductor integrated circuit according to 2 or 3,
The mounting case is provided with a bottom plate on the lower surface, connection pads with a printed board are provided on the lower surface of the bottom plate, and connection pads with a semiconductor integrated circuit are provided on the upper surface of the bottom plate. Heating one or more semiconductor integrated circuits in the mounting case, thereby electrically connecting the printed circuit board and the semiconductor integrated circuits to each other and connecting the plurality of stacked semiconductor integrated circuits to each other. The electrical connection is performed collectively.
【００１７】また、上記第２の目的を達成するために請
求項７記載の半導体集積回路の実装方法は、底面に複数
の接続用パッドを有する半導体集積回路または底面及び
上面に複数の接続用パッドを有する単数または複数の半
導体集積回路を電気的接続をとりつつ垂直方向に多段に
実装する半導体集積回路の実装方法であって、前記半導
体集積回路を該半導体集積回路の外形サイズに合わせた
実装用ケースに収納した状態で加熱することで、プリン
ト基板及び前記半導体集積回路の相互の電気的接続及び
積み重ねられた複数の半導体集積回路相互の電気的接続
を一括して行い得る、前記半導体集積回路の前記実装用
ケースのマザー基板との接続用端子が、面実装用のリー
ドであることを特徴とする。According to another aspect of the present invention, there is provided a semiconductor integrated circuit having a plurality of connection pads on a bottom surface or a plurality of connection pads on a bottom surface and an upper surface. A method for mounting a semiconductor integrated circuit in which one or a plurality of semiconductor integrated circuits having a vertical direction are mounted in multiple stages while electrically connecting the semiconductor integrated circuit, the semiconductor integrated circuit being mounted on the semiconductor integrated circuit in accordance with an outer size of the semiconductor integrated circuit. By heating in a state housed in a case, the electrical connection between the printed circuit board and the semiconductor integrated circuit and the electrical connection between a plurality of stacked semiconductor integrated circuits can be collectively performed. The terminal for connection with the mother board of the mounting case is a lead for surface mounting.
【００１８】また、上記第２の目的を達成するために請
求項８記載の半導体集積回路の実装方法は、請求項７記
載の半導体集積回路の実装方法において、前記実装用ケ
ースのマザー基板との接続用端子の配列が前記実装用ケ
ースの辺に沿って４方向に配置されていることを特徴と
する。In order to achieve the second object, a method for mounting a semiconductor integrated circuit according to claim 8 is the method for mounting a semiconductor integrated circuit according to claim 7, wherein the mounting case and the mother board are connected to each other. The arrangement of the connection terminals is arranged in four directions along the sides of the mounting case.
【００１９】また、上記第２の目的を達成するために請
求項９記載の半導体集積回路の実装方法は、請求項７記
載の半導体集積回路の実装方法において、前記実装用ケ
ースのマザー基板との接続用端子の配列が前記実装用ケ
ースの平行する２辺に沿って２方向に配置されているこ
とを特徴とする。According to a ninth aspect of the present invention, there is provided a method of mounting a semiconductor integrated circuit according to the seventh aspect, wherein the mounting case is mounted on a mother board. The arrangement of the connection terminals is arranged in two directions along two parallel sides of the mounting case.
【００２０】また、上記第２の目的を達成するために請
求項１０記載の半導体集積回路の実装用ケースは、底面
に複数の接続用パッドを有する半導体集積回路または底
面及び上面に複数の接続用パッドを有する単数または複
数の半導体集積回路を電気的接続をとりつつ垂直方向に
多段に実装する際に用いる半導体集積回路の実装用ケー
スであって、前記半導体集積回路を該半導体集積回路の
外形サイズに合わせた前記実装用ケースに収納した状態
で加熱することで、プリント基板及び前記半導体集積回
路の相互の電気的接続及び積み重ねられた複数の半導体
集積回路相互の電気的接続を一括して行い得る、前記半
導体集積回路の前記実装用ケースのマザー基板との接続
用端子として、面実装用のリードを設けたことを特徴と
する。According to another aspect of the present invention, there is provided a semiconductor integrated circuit mounting case having a plurality of connection pads on a bottom surface or a plurality of connection pads on a bottom surface and an upper surface. A case for mounting a semiconductor integrated circuit, which is used when mounting one or more semiconductor integrated circuits having pads in multiple stages in a vertical direction while maintaining electrical connection, wherein the semiconductor integrated circuit has an outer size of the semiconductor integrated circuit. By heating in a state accommodated in the mounting case, the electrical connection between the printed circuit board and the semiconductor integrated circuit and the electrical connection between a plurality of stacked semiconductor integrated circuits can be collectively performed. A surface mounting lead is provided as a terminal for connecting the mounting case of the semiconductor integrated circuit to a mother board.
【００２１】また、上記第２の目的を達成するために請
求項１１記載の半導体集積回路の実装用ケースは、請求
項１０記載の半導体集積回路の実装用ケースにおいて、
前記実装用ケースのマザー基板との接続用端子の配列が
前記実装用ケースの辺に沿って４方向に配置されている
ことを特徴とする。In order to achieve the second object, a semiconductor integrated circuit mounting case according to claim 11 is a semiconductor integrated circuit mounting case according to claim 10,
An arrangement of terminals for connection of the mounting case to the mother board is arranged in four directions along the sides of the mounting case.
【００２２】更に、上記第２の目的を達成するために請
求項１２記載の半導体集積回路の実装用ケースは、請求
項１０記載の半導体集積回路の実装用ケースにおいて、
前記実装用ケースのマザー基板との接続用端子の配列が
前記実装用ケースの平行する２辺に沿って２方向に配置
されていることを特徴とする。According to a twelfth aspect of the present invention, there is provided a semiconductor integrated circuit mounting case according to the tenth aspect.
An arrangement of terminals for connection of the mounting case to the mother board is arranged in two directions along two parallel sides of the mounting case.
【００２３】[0023]
【発明の実施の形態】以下、本発明の各実施の形態を図
面に基づき説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００２４】（第１の実施の形態）まず、本発明の第１
の実施の形態を図１〜図７に基づき説明する。(First Embodiment) First, the first embodiment of the present invention will be described.
An embodiment will be described with reference to FIGS.
【００２５】図１は、本実施の形態に係る半導体集積回
路の実装方法を説明するための図であり、本実施の形態
に係る半導体集積回路の実装方法により半導体集積回路
を実装するための実装用ケースの斜視図である。同図に
おいて、１は半導体集積回路の外形サイズに合わせた上
下面が開口する四角筒状の実装用ケースで、本実施の形
態においては金属製である。２は後述するプリント基板
への取り付け用の取付脚で、実装用ケース１の下側四隅
部に突設されている。FIG. 1 is a diagram for explaining a method of mounting a semiconductor integrated circuit according to the present embodiment. The mounting method for mounting a semiconductor integrated circuit by the method of mounting a semiconductor integrated circuit according to the present embodiment. FIG. 2 is a perspective view of a use case. In FIG. 1, reference numeral 1 denotes a rectangular cylindrical mounting case having upper and lower surfaces opened according to the external size of the semiconductor integrated circuit, and is made of metal in the present embodiment. Reference numeral 2 denotes mounting legs for mounting to a printed circuit board, which will be described later, and protrudes from the lower four corners of the mounting case 1.
【００２６】図２は、図１に示す実装用ケース１を取り
付けるプリント基板の斜視図である。同図において、３
はプリント基板で、このプリント基板３には半導体集積
回路（ここではＢＧＡと記述する）を実装したときに該
ＢＧＡの接続用パッドと一致する位置に接続用パッド４
が設けられている。また、プリント基板３には、図１に
示す実装用ケース１の取付脚２と対応する位置に取付穴
５が設けられている。これら取付穴５に取付脚２が嵌合
固定される。FIG. 2 is a perspective view of a printed circuit board on which the mounting case 1 shown in FIG. 1 is mounted. In FIG.
Denotes a printed circuit board. When a semiconductor integrated circuit (described as BGA here) is mounted on the printed circuit board 3, the connection pad 4 is located at a position corresponding to the connection pad of the BGA.
Is provided. The printed circuit board 3 is provided with mounting holes 5 at positions corresponding to the mounting legs 2 of the mounting case 1 shown in FIG. The mounting legs 2 are fitted and fixed in these mounting holes 5.
【００２７】図３は、図１に示す実装用ケース１を図２
に示すプリント基板３の上面に取り付けた状態を示す斜
視図である。実装用ケース１の取付脚２は、プリント基
板３の取付穴５に差し込まれて嵌合固定されている。FIG. 3 shows the mounting case 1 shown in FIG.
FIG. 4 is a perspective view showing a state where the display device is attached to the upper surface of a printed circuit board 3 shown in FIG. The mounting leg 2 of the mounting case 1 is inserted and fixed in the mounting hole 5 of the printed circuit board 3.
【００２８】図４は、底面（下面）及び上面に接続用パ
ッドを持つＢＧＡを図３に示す実装用ケース１内に２個
収納（挿入）する状態を示す斜視図である。同図におい
て、６はＢＧＡ、７はＢＧＡ６の底面及び上面に設けら
れた接続用パッド、８はＢＧＡ６の中央部に設けられた
半導体チップである。FIG. 4 is a perspective view showing a state in which two BGAs having connection pads on the bottom surface (lower surface) and the upper surface are housed (inserted) in the mounting case 1 shown in FIG. In the figure, reference numeral 6 denotes a BGA, 7 denotes connection pads provided on the bottom and top surfaces of the BGA 6, and 8 denotes a semiconductor chip provided at the center of the BGA 6.
【００２９】図５は、２個のＢＧＡ６が実装用ケース１
内に収納配置された状態を示す斜視図である。同図に示
すように実装用ケース１内には、ＢＧＡ６が２個積み重
なって収納配置されている。プリント基板３の接続用パ
ッド４と最下部に配置されたＢＧＡ６の底面の接続用パ
ッド７及び最下部に配置されたＢＧＡ６の上面の接続用
パッド７とその上に配置されたＢＧＡ６の底面の接続用
パッド７は、実装用ケース１の上面開口部の寸法によっ
て位置が同軸上に合うようになっている。FIG. 5 shows a case 1 in which two BGAs 6 are mounted.
It is a perspective view showing the state stored and arranged inside. As shown in the figure, two BGAs 6 are stored and arranged in the mounting case 1 in a stacked manner. Connection between the connection pads 4 of the printed circuit board 3 and the connection pads 7 on the bottom surface of the BGA 6 disposed at the bottom and the connection pads 7 on the top surface of the BGA 6 disposed at the bottom and the bottom surface of the BGA 6 disposed thereon The position of the mounting pad 7 is coaxial with the size of the opening on the upper surface of the mounting case 1.
【００３０】図６は、実装用ケース１内にＢＧＡ６を収
納配置した状態を示す断面図である。同図に示すよう
に、実装用ケース１によって２個のＢＧＡ６が位置決め
されていることが分かる。また、プリント基板３の上面
の接続用パッド４と最下部のＢＧＡ６の底面の接続用パ
ッド７とが互いに合致していることも分かる。図６にお
いて、プリント基板３の上面の接続用パッド４と最下部
のＢＧＡ６の底面の接続用パッド７との間及び最下部の
ＢＧＡ６の上面の接続用パッド７とその上のＢＧＡ６の
底面の接続用パッド７との間には、導電性固定材である
半田ボール９が介装されている。FIG. 6 is a sectional view showing a state in which the BGA 6 is housed and arranged in the mounting case 1. As shown in the figure, it can be seen that two BGAs 6 are positioned by the mounting case 1. It can also be seen that the connection pads 4 on the upper surface of the printed circuit board 3 and the connection pads 7 on the bottom surface of the lowermost BGA 6 match each other. In FIG. 6, between the connection pads 4 on the upper surface of the printed circuit board 3 and the connection pads 7 on the bottom surface of the lowermost BGA 6, and between the connection pads 7 on the upper surface of the lower BGA 6 and the bottom surface of the BGA 6 thereon. A solder ball 9, which is a conductive fixing material, is interposed between the pad 7 and the pad 7.
【００３１】図７は、図６の状態のプリント基板３をリ
フロー炉によって加熱した後の状態を示す断面図であ
る。同図に示すように、半田ボール９が溶融した半田１
０にて２個のＢＧＡ６，６相互間及び最下部のＢＧＡ６
とプリント基板３との間を電気的に接続固定しているこ
とが分かる。FIG. 7 is a sectional view showing a state after the printed circuit board 3 in the state of FIG. 6 has been heated by a reflow furnace. As shown in FIG.
0 between the two BGAs 6, 6 and the bottom BGA 6
It can be seen that the printed circuit board 3 and the printed circuit board 3 are electrically connected and fixed.
【００３２】以上のように、本実施の形態に係る実装用
ケースを用いて半導体集積回路（ＢＧＡ）の実装を行う
ことにより、半導体集積回路を積み上げた構造の実装を
簡便且つ正確に行うことができる。また、１回のリフロ
ー炉による加熱にて半導体集積回路の実装が完了するた
め、半導体集積回路への熱履歴が少なくなり、信頼性が
向上する。As described above, by mounting a semiconductor integrated circuit (BGA) using the mounting case according to the present embodiment, it is possible to easily and accurately mount a structure in which semiconductor integrated circuits are stacked. it can. Further, since the mounting of the semiconductor integrated circuit is completed by one heating in the reflow furnace, the heat history of the semiconductor integrated circuit is reduced, and the reliability is improved.
【００３３】（第２の実施の形態）次に、本発明の第２
の実施の形態を図８〜図１０に基づき説明する。尚、図
８〜図１０において、上述した第１の実施の形態の図５
及び図７と同一部分には同一符号が付してある。Second Embodiment Next, a second embodiment of the present invention will be described.
The embodiment will be described with reference to FIGS. In FIGS. 8 to 10, FIG.
The same parts as those in FIG. 7 are denoted by the same reference numerals.
【００３４】図８及び図９は、本実施の形態に係る半導
体集積回路の実装方法において、２個のＢＧＡ６が実装
用ケース１内に収納配置された状態を示す斜視図であ
る。同図において、上述した第１の実施の形態の図５と
異なる点は、図５の構成における実装用ケース１の上面
開口部に蓋１１を被覆してシールド構成としたことであ
る。FIGS. 8 and 9 are perspective views showing a state in which two BGAs 6 are housed and arranged in the mounting case 1 in the semiconductor integrated circuit mounting method according to the present embodiment. 5 differs from FIG. 5 of the first embodiment described above in that a cover 11 is covered on the upper opening of the mounting case 1 in the configuration of FIG. 5 to form a shield configuration.
【００３５】図８は、実装用ケース１の上面に蓋１１を
被覆する状態を示す斜視図である。即ち、導電性または
電磁波吸収性を有する材料よりなる実装用ケース１の上
面に、導電性または電磁波吸収性を有する材料からなる
蓋１１を、導電性接着剤または半田等の導電性固定材に
て被覆固定することで、ＢＧＡ６から発生する不要輻射
をシールドすることができる。FIG. 8 is a perspective view showing a state in which the top surface of the mounting case 1 is covered with the lid 11. That is, a lid 11 made of a conductive or electromagnetic wave absorbing material is covered with a conductive fixing material such as a conductive adhesive or solder on the upper surface of a mounting case 1 made of a conductive or electromagnetic wave absorbing material. By coating and fixing, unnecessary radiation generated from the BGA 6 can be shielded.
【００３６】図９は、図８の状態から実装用ケース１の
上面に蓋１１を被覆固定した状態を示す斜視図である。
同図に示すように、実装用ケース１の上面開口部に蓋１
１が被覆固定されることによりシールド構造が形成され
ており、実装用ケース１の内部に積み重ねて実装された
ＢＧＡ６から発生する不要輻射をシールドすることがで
きる。FIG. 9 is a perspective view showing a state where the lid 11 is fixedly covered on the upper surface of the mounting case 1 from the state of FIG.
As shown in FIG.
The shield structure is formed by covering and fixing the cover 1, and unnecessary radiation generated from the BGA 6 stacked and mounted inside the mounting case 1 can be shielded.
【００３７】図１０は、図８の状態から実装用ケース１
の上面に蓋１１を被覆固定した状態を示す断面図であ
る。同図に示すように、実装用ケース１の上面に被覆固
定された蓋１１によってＢＧＡ６がシールドされている
ことが分かる。FIG. 10 shows the mounting case 1 from the state of FIG.
FIG. 6 is a cross-sectional view showing a state in which a lid 11 is covered and fixed on the upper surface of the device. As shown in the figure, it can be seen that the BGA 6 is shielded by the lid 11 covered and fixed on the upper surface of the mounting case 1.
【００３８】（第３の実施の形態）次に、本発明の第３
の実施の形態を図１１〜図１５に基づき説明する。(Third Embodiment) Next, a third embodiment of the present invention will be described.
An embodiment will be described with reference to FIGS.
【００３９】図１１は、本実施の形態に係る半導体集積
回路の実装方法により半導体集積回路を実装するための
実装用ケースの斜視図である。同図において、１ａは半
導体集積回路の外形サイズに合わせた上下面が開口する
四角筒状の実装用ケースで、本実施の形態においては金
属製である。この実装用ケース１ａの内部には底板１２
が設けられ、この底板１２により実装用ケース１ａの下
面開口部が閉塞されている。底板１２の上面には半導体
集積回路であるＢＧＡ６との接続用パッド１３が設けら
れている。FIG. 11 is a perspective view of a mounting case for mounting a semiconductor integrated circuit by the method for mounting a semiconductor integrated circuit according to the present embodiment. In FIG. 1, reference numeral 1a denotes a rectangular cylindrical mounting case having upper and lower surfaces opened to match the outer size of the semiconductor integrated circuit, and is made of metal in the present embodiment. A bottom plate 12 is provided inside the mounting case 1a.
The bottom plate 12 closes an opening on the lower surface of the mounting case 1a. On the upper surface of the bottom plate 12, a connection pad 13 for connection to the BGA 6 which is a semiconductor integrated circuit is provided.
【００４０】尚、本実施の形態における実装用ケース１
ａには、上述した第１の実施の形態のような取付脚２は
設けられていない。Incidentally, the mounting case 1 according to the present embodiment.
a is not provided with the mounting leg 2 as in the first embodiment described above.
【００４１】図１２は、図１１に示す実装用ケース１ａ
を下面側から見た斜視図である。同図に示すように、実
装用ケース１ａの底板１２の下面にはプリント基板との
接続用パッド１４が設けられており、その上に半田ボー
ル９が配置されている。FIG. 12 shows the mounting case 1a shown in FIG.
FIG. 3 is a perspective view of the device viewed from the lower surface side. As shown in the drawing, pads 14 for connection to a printed board are provided on the lower surface of the bottom plate 12 of the mounting case 1a, and solder balls 9 are arranged thereon.
【００４２】図１３は、図１１に示す実装用ケース１ａ
の断面図である。実装用ケース１ａの底板１２の上面に
設けられた接続用パッド１３と底板１２の下面に設けら
れた接続用パッド１４とは、１対１の関係で電気的に接
続されている。また、底板１２の下面に設けられた接続
用パッド１４には半田ボール９が配置されている。FIG. 13 shows a mounting case 1a shown in FIG.
FIG. The connection pads 13 provided on the upper surface of the bottom plate 12 of the mounting case 1a and the connection pads 14 provided on the lower surface of the bottom plate 12 are electrically connected in a one-to-one relationship. The solder balls 9 are arranged on the connection pads 14 provided on the lower surface of the bottom plate 12.
【００４３】図１４は、図１１に示す実装用ケース１ａ
内に半導体集積回路であるＢＧＡ６を２個配置し、プリ
ント基板３ａ上に載置した状態を示す断面図である。FIG. 14 shows the mounting case 1a shown in FIG.
FIG. 5 is a cross-sectional view showing a state in which two BGAs 6 as semiconductor integrated circuits are arranged therein and mounted on a printed circuit board 3a.
【００４４】尚、本実施の形態におけるプリント基板３
ａには、上述した第１の実施の形態のような取付穴５は
設けられていない。The printed circuit board 3 according to the present embodiment
a is not provided with the mounting hole 5 as in the first embodiment described above.
【００４５】図１５は、図１４の状態でリフロー炉を通
して加熱した後の状態を示す断面図である。同図に示す
ように、半田ボール９が溶融した半田１０にてプリント
基板３ａに設けられた接続用パッド４と実装用ケース１
ａの底板１２の下面に設けられた接続用パッド１４と
が、また、実装用ケース１ａの底板１２の上面に設けら
れた接続用パッド１３と最下部に配置されたＢＧＡ６の
下面に設けられた接続用パッド７とがそれぞれ接続され
且つ２個のＢＧＡ６，６相互の接続が行われていること
が分かる。FIG. 15 is a sectional view showing a state after heating through the reflow furnace in the state of FIG. As shown in FIG. 1, the connection pads 4 provided on the printed circuit board 3a and the mounting case 1 are formed of solder 10 in which solder balls 9 are melted.
The connection pads 14 provided on the lower surface of the bottom plate 12 of FIG. 1A, and the connection pads 13 provided on the upper surface of the bottom plate 12 of the mounting case 1a and the lower surface of the BGA 6 disposed at the lowest position. It can be seen that the connection pads 7 are connected to each other and that the two BGAs 6, 6 are connected to each other.
【００４６】以上のように、本実施の形態に係る実装用
ケース１ａを用いて半導体集積回路（ＢＧＡ）の実装を
行うことにより、１回の加熱工程によって実装が完了し
且つ半導体集積回路を積み上げた構造の実装を簡便に行
うことができる。As described above, by mounting the semiconductor integrated circuit (BGA) using the mounting case 1a according to the present embodiment, the mounting is completed by one heating step and the semiconductor integrated circuits are stacked. The structure can be easily mounted.
【００４７】尚、図１４及び図１５において、８はＢＧ
Ａ６の中央部に設けられた半導体チップである。In FIGS. 14 and 15, reference numeral 8 denotes a BG
A semiconductor chip provided at the center of A6.
【００４８】（第４の実施の形態）次に、本発明の第４
の実施の形態を図１６〜図２０に基づき説明する。(Fourth Embodiment) Next, a fourth embodiment of the present invention will be described.
The embodiment will be described with reference to FIGS.
【００４９】図１６は、本実施の形態に係る半導体集積
回路の実装方法により半導体集積回路を実装するための
実装用ケースの斜視図である。同図において、１ｂは半
導体集積回路の外形サイズに合わせた上面が開口する四
角箱状の実装用ケースで、本実施の形態においては金属
製である。FIG. 16 is a perspective view of a mounting case for mounting a semiconductor integrated circuit by the method for mounting a semiconductor integrated circuit according to the present embodiment. In the figure, reference numeral 1b denotes a rectangular box-shaped mounting case having an upper surface opened to match the outer size of the semiconductor integrated circuit, and is made of metal in the present embodiment.
【００５０】尚、本実施の形態における実装用ケース１
ａには、上述した第１の実施の形態のような取付脚２は
設けられていない。Incidentally, the mounting case 1 in the present embodiment.
a is not provided with the mounting leg 2 as in the first embodiment described above.
【００５１】１５は実装用ケース１ｂの底板であり、こ
こではプリント配線板である。底板１５には半導体集積
回路であるＢＧＡ６実装用のパッド１６が設けられてい
る。また、底板１５の４辺部には面実装用のリード１７
がＱＦＰ様に設けられており、ＢＧＡ６実装用のパッド
（接続用パッド）１６と電気的に接続されている。Reference numeral 15 denotes a bottom plate of the mounting case 1b, here a printed wiring board. Pads 16 for mounting a BGA 6 which is a semiconductor integrated circuit are provided on the bottom plate 15. The four sides of the bottom plate 15 are provided with surface mounting leads 17.
Are provided like QFPs, and are electrically connected to pads (connection pads) 16 for mounting the BGA 6.
【００５２】図１７は、図１６に示す実装用ケース１ｂ
の平面図である。同図に示すように、底板１５の各辺か
ら面実装用のリード１７がＱＦＰ様に四方向に設けられ
ていることが分かる。FIG. 17 shows the mounting case 1b shown in FIG.
FIG. As shown in the figure, it can be seen that surface mounting leads 17 are provided in four directions like QFP from each side of the bottom plate 15.
【００５３】図１８は、図１６に示す実装用ケース１ｂ
をマザー基板に実装する様子を示す斜視図である。同図
において、６は実装される半導体集積回路であり、ここ
ではＢＧＡである。このＢＧＡ６は、垂直方向に２個実
装できるように上面及び下面に接続用パッド７を持って
いる。また、ＢＧＡ６は、中央部に半導体チップ８が設
けられている。FIG. 18 shows the mounting case 1b shown in FIG.
FIG. 4 is a perspective view showing a state in which is mounted on a mother board. In the figure, reference numeral 6 denotes a semiconductor integrated circuit to be mounted, which is a BGA here. The BGA 6 has connection pads 7 on the upper and lower surfaces so that two BGAs 6 can be mounted in the vertical direction. The BGA 6 is provided with a semiconductor chip 8 at the center.
【００５４】実装用ケース１ｂの開口部の寸法はＢＧＡ
６の外形寸法とほぼ同じサイズに設定されており、この
実装用ケース１ｂの中にＢＧＡ６を挿入すると、実装用
ケース１ｂの内面によって、ＢＧＡ６の接続用パッド７
と実装用ケース１ｂの底板１５のＢＧＡ６実装用のパッ
ド１６との位置が同軸上に合うように設定されている。
１８はマザー基板で、実装用ケース１ｂが実装される基
板である。このマザー基板１８の上面には、実装用ケー
ス１ｂの底板１５に設けられた面実装用のリード１７に
それぞれ接続される接続用パッド１９が設けられてい
る。The size of the opening of the mounting case 1b is BGA
When the BGA 6 is inserted into the mounting case 1b, the inner surface of the mounting case 1b causes the connection pads 7 of the BGA 6 to be connected.
And the position of the bottom plate 15 of the mounting case 1b and the pad 16 for mounting the BGA 6 are set to be coaxial.
Reference numeral 18 denotes a mother board on which the mounting case 1b is mounted. On the upper surface of the mother board 18, connection pads 19 connected to the surface mounting leads 17 provided on the bottom plate 15 of the mounting case 1 b are provided.
【００５５】図１９は、２個のＢＧＡ６，６が実装用ケ
ース１ｂ内に挿入され且つ実装用ケース１ｂの底板１５
に設けられた面実装用のリード１７とマザー基板１８の
上面に設けられた接続用パッド１９との位置を合わせて
搭載する状態を示す断面図である。同図に示すように、
実装用ケース１ｂ内にＢＧＡ６が２個積み重なって配置
され且つＢＧＡ６の下面に設けられた接続用パッド７に
は半田ボール９が配置されている。FIG. 19 shows that two BGAs 6, 6 are inserted into the mounting case 1b and the bottom plate 15 of the mounting case 1b is inserted.
FIG. 6 is a cross-sectional view showing a state where the mounting is performed by aligning the position of the surface mounting lead 17 provided on the mother board 18 with the connection pad 19 provided on the upper surface of the motherboard 18. As shown in the figure,
Two BGAs 6 are stacked and arranged in the mounting case 1b, and solder balls 9 are arranged on connection pads 7 provided on the lower surface of the BGA 6.
【００５６】図２０は、図１９の状態のマザー基板１８
をリフロー炉によって加熱した後の状態を示す断面図で
ある。同図に示すように、半田ボール９が溶融した半田
１０にて２個のＢＧＡ６，６相互間及び最下部のＢＧＡ
６の接続用パッド７と実装用ケース１ｂの底板１５に設
けられたＢＧＡ実装用のパッド１６とがそれぞれ接続さ
れていることが分かる。また、これと同時に、実装用ケ
ース１ｂの底板１５に設けられた面実装用のリード１７
とマザー基板１８の上面に設けられた接続用パッド１９
とが、半田を用いた通常の面実装の方法で電気的に接続
されている。FIG. 20 shows the mother substrate 18 in the state shown in FIG.
FIG. 3 is a cross-sectional view illustrating a state after heating by a reflow furnace. As shown in FIG.
It can be seen that the connection pads 7 and the BGA mounting pads 16 provided on the bottom plate 15 of the mounting case 1b are connected to each other. At the same time, the surface mounting leads 17 provided on the bottom plate 15 of the mounting case 1b are provided.
And connection pads 19 provided on the upper surface of the mother substrate 18
Are electrically connected by a normal surface mounting method using solder.
【００５７】以上のように、本実施の形態の実装用ケー
スを用いて半導体集積回路（ＢＧＡ）の実装を行うこと
により、半導体集積回路を積み上げた構造の実装を簡便
且つ正確に行うことができる。また、１回のリフロー炉
による加熱にて実装が完了するために、半導体集積回路
への熱履歴が少なくなり、信頼性の向上が図れる。更
に、実装用ケースとマザー基板との接続が面実装タイプ
のリードを用いて行われることから、配線の引き出しに
ビアや高精細なパターンを用いない、低価格な２層基板
に実装することができる。As described above, by mounting a semiconductor integrated circuit (BGA) using the mounting case of this embodiment, a structure in which semiconductor integrated circuits are stacked can be simply and accurately mounted. . Further, since the mounting is completed by one heating in the reflow furnace, the heat history to the semiconductor integrated circuit is reduced, and the reliability can be improved. Furthermore, since the connection between the mounting case and the motherboard is performed using surface-mount type leads, it is possible to mount on a low-cost two-layer board that does not use vias or high-definition patterns for drawing out wiring. it can.
【００５８】（第５の実施の形態）次に、本発明の第５
の実施の形態を図２１〜図２３に基づき説明する。(Fifth Embodiment) Next, a fifth embodiment of the present invention will be described.
The embodiment will be described with reference to FIGS.
【００５９】尚、図２１〜図２３において、上述した第
４の実施の形態の図１６〜図２０と同一部分には同一符
号が付してある。In FIGS. 21 to 23, the same parts as those in FIGS. 16 to 20 of the fourth embodiment are denoted by the same reference numerals.
【００６０】図２１は、本実施の形態に係る半導体集積
回路の実装方法により半導体集積回路を実装するための
実装用ケースの斜視図である。本実施の形態では、面実
装用のリード１７の配列が実装用ケース１ｂの底板１５
の平行する２辺にＳＯＰ様に設けられており、底板１５
の上面に設けられたＢＧＡ６実装用のパッド１６と電気
的に接続されている。FIG. 21 is a perspective view of a mounting case for mounting a semiconductor integrated circuit by the method for mounting a semiconductor integrated circuit according to the present embodiment. In this embodiment, the arrangement of the surface mounting leads 17 is the same as that of the bottom plate 15 of the mounting case 1b.
Are provided on two parallel sides of the SOP like the bottom plate 15.
Are electrically connected to pads 16 for mounting the BGA 6 provided on the upper surface of the BGA 6.
【００６１】図２２は、図２１に示す実装用ケース１ｂ
の平面図である。同図に示すように、底板１５の平行す
る２辺から面実装用のリード１７がＳＯＰ様に設けられ
ていることが分かる。FIG. 22 shows the mounting case 1b shown in FIG.
FIG. As shown in the figure, it can be seen from the two parallel sides of the bottom plate 15 that the surface mounting leads 17 are provided in an SOP manner.
【００６２】図２３は、図２１に示す実装用ケース１ｂ
をマザー基板に実装する様子を示す斜視図である。同図
において、６は実装される半導体集積回路であり、ここ
ではＢＧＡである。このＢＧＡ６は、垂直方向に２個実
装できるように上面及び下面に接続用パッド７を持って
いる。また、ＢＧＡ６は、中央部に半導体チップ８が設
けられている。FIG. 23 shows a mounting case 1b shown in FIG.
FIG. 4 is a perspective view showing a state in which is mounted on a mother board. In the figure, reference numeral 6 denotes a semiconductor integrated circuit to be mounted, which is a BGA here. The BGA 6 has connection pads 7 on the upper and lower surfaces so that two BGAs 6 can be mounted in the vertical direction. The BGA 6 is provided with a semiconductor chip 8 at the center.
【００６３】図２３に示す状態から２個のＢＧＡ６，６
を実装用ケース１ｂ内に挿入した後、上述した第４の実
施の形態と同様にリフロー炉によりハンダ接続のための
加熱を行うことにより、複数のＢＧＡ６をＳＯＰ様にし
て、低精細な低コストのマザー基板１８に一度の加熱に
より実装することができる。In the state shown in FIG.
Is inserted into the mounting case 1b and then heated for solder connection by a reflow furnace in the same manner as in the above-described fourth embodiment, so that a plurality of BGAs 6 are made SOP-like and low-definition and low-cost. Can be mounted on the mother substrate 18 by heating once.
【００６４】（第６の実施の形態）次に、本発明の第６
の実施の形態を図２４及び図２５に基づき説明する。(Sixth Embodiment) Next, a sixth embodiment of the present invention will be described.
The embodiment will be described with reference to FIGS. 24 and 25.
【００６５】尚、図２４及び図２５において、上述した
第４の実施の形態の図１９及び図２０と同一部分には同
一符号が付してある。In FIGS. 24 and 25, the same parts as those in FIGS. 19 and 20 of the fourth embodiment are denoted by the same reference numerals.
【００６６】図２４及び図２５は、本実施の形態に係る
半導体集積回路の実装方法における上述した第４の実施
の形態の図１９及び図２０と同状図である。FIGS. 24 and 25 are the same as FIGS. 19 and 20 of the above-described fourth embodiment in the method of mounting a semiconductor integrated circuit according to the present embodiment.
【００６７】本実施の形態において第４の実施の形態と
異なる点は、面実装用のリードの形状である。本実施の
形態における面実装用のリード１７ａは、第４の実施の
形態におけるガルウイングタイプの面実装用のリード１
７とは異なり、Ｊリードタイプである。This embodiment differs from the fourth embodiment in the shape of the surface mounting lead. The lead 17a for surface mounting according to the present embodiment is the same as the lead 1 for surface mounting of the gull wing type according to the fourth embodiment.
Unlike the 7 type, it is a J-lead type.
【００６８】図２５に示す様に、１回のリフロー炉によ
る加熱で、ＢＧＡ６及び実装用ケー１ｂ並びにマザー基
板１８の接続用パッド１９が同時に電気的に接続される
ことが分かる。As shown in FIG. 25, it can be seen that the BGA 6, the mounting cage 1b, and the connection pads 19 of the mother board 18 are electrically connected simultaneously by one heating in the reflow furnace.
【００６９】以上のように、本実施の形態に係る実装用
ケー１ｂを用いて半導体集積回路の実装を行うことによ
り、１回の加熱工程によって実装が完了し且つ半導体集
積回路を積み上げた構造の実装を簡便に行うことがで
き、更に、面実装用のリードを用いることで、マザー基
板に高価な高精細な配線板を用いることなく実装するこ
とができる。As described above, by mounting the semiconductor integrated circuit using the mounting cage 1b according to the present embodiment, the mounting is completed by one heating step and the semiconductor integrated circuit is stacked. The mounting can be easily performed, and further, by using the surface mounting leads, the mounting can be performed on the motherboard without using an expensive high-definition wiring board.
【００７０】[0070]
【発明の効果】以上詳述したように本発明の半導体集積
回路の実装方法によれば、信頼性を確保できると共に、
実装効率を高めることができる。As described in detail above, according to the semiconductor integrated circuit mounting method of the present invention, reliability can be ensured, and
Mounting efficiency can be improved.
【００７１】また、本発明の半導体集積回路の実装方法
及び実装用ケースによれば、信頼性を確保できると共
に、実装効率を高めることができ、しかもコストダウン
を図ることができる。According to the semiconductor integrated circuit mounting method and the mounting case of the present invention, reliability can be ensured, mounting efficiency can be increased, and cost can be reduced.
【図１】本発明の第１の実施の形態に係る半導体集積回
路の実装方法に用いる実装用ケースの斜視図である。FIG. 1 is a perspective view of a mounting case used in a method of mounting a semiconductor integrated circuit according to a first embodiment of the present invention.
【図２】図１に示す実装用ケースが取り付けられるプリ
ント基板の斜視図である。FIG. 2 is a perspective view of a printed circuit board to which the mounting case shown in FIG. 1 is attached.
【図３】図１に示す実装用ケースを図２に示すプリント
基板に取り付けた状態を示す斜視図である。FIG. 3 is a perspective view showing a state where the mounting case shown in FIG. 1 is mounted on the printed circuit board shown in FIG. 2;
【図４】図３に示す実装用ケース内に半導体集積回路
（ＢＧＡ）を収納配置する状態を示す斜視図である。FIG. 4 is a perspective view showing a state where a semiconductor integrated circuit (BGA) is housed and arranged in a mounting case shown in FIG. 3;
【図５】図３に示す実装用ケース内に半導体集積回路
（ＢＧＡ）を収納配置した状態を示す斜視図である。5 is a perspective view showing a state in which a semiconductor integrated circuit (BGA) is housed and arranged in the mounting case shown in FIG. 3;
【図６】図３に示す実装用ケース内に半導体集積回路
（ＢＧＡ）を収納配置した状態を示す断面図である。6 is a cross-sectional view showing a state where a semiconductor integrated circuit (BGA) is housed and arranged in the mounting case shown in FIG. 3;
【図７】図３に示す実装用ケース内に半導体集積回路
（ＢＧＡ）を収納配置して加熱した後の状態を示す断面
図である。7 is a cross-sectional view showing a state after a semiconductor integrated circuit (BGA) is housed and arranged in a mounting case shown in FIG. 3 and heated.
【図８】本発明の第２の実施の形態に係る半導体集積回
路の実装方法に用いる実装用ケースに蓋を被覆する状態
を示す斜視図である。FIG. 8 is a perspective view showing a state where a lid is covered on a mounting case used in a method of mounting a semiconductor integrated circuit according to a second embodiment of the present invention.
【図９】本発明の第２の実施の形態に係る半導体集積回
路の実装方法に用いる実装用ケースに蓋を被覆した状態
を示す斜視図である。FIG. 9 is a perspective view showing a state where a lid is covered on a mounting case used in a method of mounting a semiconductor integrated circuit according to a second embodiment of the present invention.
【図１０】本発明の第２の実施の形態に係る半導体集積
回路の実装方法に用いる実装用ケースに蓋を被覆して加
熱した後の状態を示す斜視図である。FIG. 10 is a perspective view showing a state after a lid is covered and heated for a mounting case used in a method of mounting a semiconductor integrated circuit according to a second embodiment of the present invention.
【図１１】本発明の第３の実施の形態に係る半導体集積
回路の実装方法に用いる実装用ケースの斜視図である。FIG. 11 is a perspective view of a mounting case used in a method of mounting a semiconductor integrated circuit according to a third embodiment of the present invention.
【図１２】図１１に示す実装用ケースを下面側から見た
斜視図である。FIG. 12 is a perspective view of the mounting case shown in FIG. 11 as viewed from a lower surface side.
【図１３】図１１に示す実装用ケースの断面図である。FIG. 13 is a sectional view of the mounting case shown in FIG. 11;
【図１４】図１１に示す実装用ケース内にＢＧＡを収納
配置し且つプリント基板上に載置した状態を示す断面図
である。FIG. 14 is a cross-sectional view showing a state where the BGA is housed and arranged in the mounting case shown in FIG. 11 and mounted on a printed circuit board.
【図１５】図１１に示す実装用ケース内にＢＧＡを収納
配置し且つプリント基板上に載置し且つ加熱した後の状
態を示す断面図である。FIG. 15 is a cross-sectional view showing a state after the BGA is housed and placed in the mounting case shown in FIG. 11, placed on a printed circuit board, and heated.
【図１６】本発明の第４の実施の形態に係る半導体集積
回路の実装方法に用いる実装用ケースの斜視図である。FIG. 16 is a perspective view of a mounting case used in a method of mounting a semiconductor integrated circuit according to a fourth embodiment of the present invention.
【図１７】図１６に示す実装用ケースの平面図である。FIG. 17 is a plan view of the mounting case shown in FIG. 16;
【図１８】図１６に示す実装用ケースをマザー基板上に
載置し且つ実装用ケース内にＢＧＡを収納配置する状態
を示す斜視図である。18 is a perspective view showing a state in which the mounting case shown in FIG. 16 is placed on a mother board and a BGA is housed and arranged in the mounting case.
【図１９】図１１に示す実装用ケース内にＢＧＡを収納
配置し且つマザー基板上に実装用ケースを載置する状態
を示す断面図である。19 is a cross-sectional view showing a state where the BGA is housed and arranged in the mounting case shown in FIG. 11 and the mounting case is mounted on the motherboard.
【図２０】図１１に示す実装用ケース内にＢＧＡを収納
配置し且つマザー基板上に実装用ケースを載置して加熱
した後の状態を示す断面図である。20 is a cross-sectional view showing a state after the BGA is housed and arranged in the mounting case shown in FIG. 11, and the mounting case is placed on a mother board and heated.
【図２１】本発明の第５の実施の形態に係る半導体集積
回路の実装方法に用いる実装用ケースの斜視図である。FIG. 21 is a perspective view of a mounting case used in a method of mounting a semiconductor integrated circuit according to a fifth embodiment of the present invention.
【図２２】図２１に示す実装用ケースの平面図である。FIG. 22 is a plan view of the mounting case shown in FIG. 21;
【図２３】図２１に示す実装用ケースをマザー基板上に
載置し且つ実装用ケース内にＢＧＡを収納配置する状態
を示す斜視図である。23 is a perspective view showing a state in which the mounting case shown in FIG. 21 is placed on a motherboard and a BGA is housed and arranged in the mounting case.
【図２４】図２１に示す実装用ケース内にＢＧＡを収納
配置し且つマザー基板上に実装用ケースを載置する状態
を示す断面図である。24 is a cross-sectional view showing a state where the BGA is housed and arranged in the mounting case shown in FIG. 21 and the mounting case is mounted on the motherboard.
【図２５】図２１に示す実装用ケース内にＢＧＡを収納
配置し且つマザー基板上に実装用ケースを載置して加熱
した後の状態を示す断面図である。25 is a cross-sectional view showing a state after the BGA is housed and arranged in the mounting case shown in FIG. 21 and the mounting case is placed on a motherboard and heated.
１ 実装用ケース １ａ 実装用ケース １ｂ 実装用ケース ２ 取付脚 ３ プリント基板 ３ａ プリント基板 ４ 接続用パッド ５ 取付穴 ６ 半導体集積回路（ＢＧＡ） ７ 接続用パッド ８ 半導体チップ ９ 半田ボール １０ 半田 １１ 蓋 １２ 底板 １３ 接続パッド １４ 接続パッド １５ 底板 １６ 実装用のパッド １７ 面実装用のリード １７ａ 面実装用のリード １８ マザー基板 １９ 接続用パッド DESCRIPTION OF SYMBOLS 1 Mounting case 1a Mounting case 1b Mounting case 2 Mounting leg 3 Printed circuit board 3a Printed circuit board 4 Connection pad 5 Mounting hole 6 Semiconductor integrated circuit (BGA) 7 Connection pad 8 Semiconductor chip 9 Solder ball 10 Solder 11 Cover 12 Bottom plate 13 Connection pad 14 Connection pad 15 Bottom plate 16 Mounting pad 17 Lead for surface mounting 17a Lead for surface mounting 18 Mother board 19 Connection pad
Claims (12)
する複数の半導体集積回路を電気的接続をとりつつ垂直
方向に多段に実装する半導体集積回路の実装方法であっ
て、前記半導体集積回路を該半導体集積回路の外形サイ
ズに合わせた実装用ケースに収納した状態で加熱するこ
とで、プリント基板及び前記半導体集積回路の相互の電
気的接続及び積み重ねられた複数の半導体集積回路相互
の電気的接続を一括して行うことを特徴とする半導体集
積回路の実装方法。1. A method for mounting a plurality of semiconductor integrated circuits having a plurality of connection pads on a bottom surface and an upper surface in a vertically multi-stage manner while electrically connecting the plurality of semiconductor integrated circuits. By heating the semiconductor integrated circuit in a mounting case adapted to the external size of the semiconductor integrated circuit, the printed circuit board and the semiconductor integrated circuit are electrically connected to each other and the plurality of stacked semiconductor integrated circuits are electrically connected to each other. A packaged semiconductor integrated circuit.
徴とする請求項１記載の半導体集積回路の実装方法。2. The method according to claim 1, wherein the mounting case has a cylindrical shape.
吸収性を有する材料によって構成されており、導電性固
定材によって、導電性または電磁波吸収性を有する材料
からなる蓋が被覆固定されることを特徴とする請求項１
または２記載の半導体集積回路の実装方法。3. The mounting case is made of a conductive or electromagnetic wave absorbing material, and a cover made of a conductive or electromagnetic wave absorbing material is covered and fixed by a conductive fixing material. Claim 1.
Or the mounting method of the semiconductor integrated circuit according to 2.
ことを特徴とする請求項３記載の半導体集積回路の実装
方法。4. The method according to claim 3, wherein the conductive fixing material is a conductive adhesive.
徴とする請求項３記載の半導体集積回路の実装方法。5. The method according to claim 3, wherein the conductive fixing material is solder.
れており、該底板の下面にプリント基板との接続用パッ
ドが設けられており、前記底板の上面には半導体集積回
路との接続用パッドが設けられており、前記実装用ケー
スに１つまたは複数の半導体集積回路を収納した状態で
加熱することで、前記プリント基板及び前記半導体集積
回路の相互の電気的接続及び積み重ねられた複数の半導
体集積回路相互の電気的接続を一括して行うことを特徴
とする請求項１，２または３記載の半導体集積回路の実
装方法。6. A bottom plate is provided on a lower surface of the mounting case, pads for connection to a printed circuit board are provided on a lower surface of the bottom plate, and an upper surface of the bottom plate is provided for connection with a semiconductor integrated circuit. Pads are provided, and by heating the one or more semiconductor integrated circuits stored in the mounting case, the printed circuit board and the semiconductor integrated circuits are electrically connected to each other and a plurality of stacked semiconductor integrated circuits are stacked. 4. The method of mounting a semiconductor integrated circuit according to claim 1, wherein the electrical connection between the semiconductor integrated circuits is performed collectively.
体集積回路または底面及び上面に複数の接続用パッドを
有する単数または複数の半導体集積回路を電気的接続を
とりつつ垂直方向に多段に実装する半導体集積回路の実
装方法であって、前記半導体集積回路を該半導体集積回
路の外形サイズに合わせた実装用ケースに収納した状態
で加熱することで、プリント基板及び前記半導体集積回
路の相互の電気的接続及び積み重ねられた複数の半導体
集積回路相互の電気的接続を一括して行い得る、前記半
導体集積回路の前記実装用ケースのマザー基板との接続
用端子が、面実装用のリードであることを特徴とする半
導体集積回路の実装方法。7. A semiconductor integrated circuit having a plurality of connection pads on a bottom surface or a single or a plurality of semiconductor integrated circuits having a plurality of connection pads on a bottom surface and an upper surface are mounted in multiple stages in a vertical direction while making electrical connection. A method of mounting a semiconductor integrated circuit, wherein the semiconductor integrated circuit is heated in a state where the semiconductor integrated circuit is housed in a mounting case corresponding to the outer size of the semiconductor integrated circuit, so that a printed board and the semiconductor integrated circuit are electrically connected to each other. The connection and the electrical connection among the plurality of stacked semiconductor integrated circuits can be performed collectively, and the connection terminal of the semiconductor integrated circuit with the mother board of the mounting case is a lead for surface mounting. Characteristic mounting method of a semiconductor integrated circuit.
用端子の配列が前記実装用ケースの辺に沿って４方向に
配置されていることを特徴とする請求項７記載の半導体
集積回路の実装方法。8. The semiconductor integrated circuit according to claim 7, wherein the arrangement of the connection terminals of the mounting case with the mother board is arranged in four directions along the sides of the mounting case. Implementation method.
用端子の配列が前記実装用ケースの平行する２辺に沿っ
て２方向に配置されていることを特徴とする請求項７記
載の半導体集積回路の実装方法。9. The semiconductor according to claim 7, wherein an arrangement of terminals for connection of the mounting case to a mother board is arranged in two directions along two parallel sides of the mounting case. How to mount an integrated circuit.
導体集積回路または底面及び上面に複数の接続用パッド
を有する単数または複数の半導体集積回路を電気的接続
をとりつつ垂直方向に多段に実装する際に用いる半導体
集積回路の実装用ケースであって、前記半導体集積回路
を該半導体集積回路の外形サイズに合わせた前記実装用
ケースに収納した状態で加熱することで、プリント基板
及び前記半導体集積回路の相互の電気的接続及び積み重
ねられた複数の半導体集積回路相互の電気的接続を一括
して行い得る、前記半導体集積回路の前記実装用ケース
のマザー基板との接続用端子として、面実装用のリード
を設けたことを特徴とする半導体集積回路の実装用ケー
ス。10. A semiconductor integrated circuit having a plurality of connection pads on a bottom surface or a single or a plurality of semiconductor integrated circuits having a plurality of connection pads on a bottom surface and an upper surface are mounted in multiple stages in a vertical direction while making electrical connection. A printed circuit board and the semiconductor integrated circuit by heating the semiconductor integrated circuit in a state where the semiconductor integrated circuit is accommodated in the mounting case according to the external size of the semiconductor integrated circuit. The electrical connection of the semiconductor integrated circuit and the electrical connection of a plurality of stacked semiconductor integrated circuits can be collectively performed, and as a terminal for connection with the mother board of the mounting case of the semiconductor integrated circuit, for surface mounting. A case for mounting a semiconductor integrated circuit, wherein leads are provided.
続用端子の配列が前記実装用ケースの辺に沿って４方向
に配置されていることを特徴とする請求項１０記載の半
導体集積回路の実装用ケース。11. The semiconductor integrated circuit according to claim 10, wherein the arrangement of the terminals for connection of the mounting case to the motherboard is arranged in four directions along the sides of the mounting case. Mounting case.
続用端子の配列が前記実装用ケースの平行する２辺に沿
って２方向に配置されていることを特徴とする請求項１
０記載の半導体集積回路の実装用ケース。12. An arrangement of terminals for connection of the mounting case to a mother board in two directions along two parallel sides of the mounting case.
0. A case for mounting the semiconductor integrated circuit according to 0.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000016056A JP2001210785A (en) | 2000-01-25 | 2000-01-25 | Mounting method of semiconductor integrated circuit and case for mounting |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000016056A JP2001210785A (en) | 2000-01-25 | 2000-01-25 | Mounting method of semiconductor integrated circuit and case for mounting |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001210785A true JP2001210785A (en) | 2001-08-03 |
Family
ID=18543261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000016056A Withdrawn JP2001210785A (en) | 2000-01-25 | 2000-01-25 | Mounting method of semiconductor integrated circuit and case for mounting |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001210785A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008085950A1 (en) * | 2007-01-05 | 2008-07-17 | Apple Inc. | Multiple circuit board arrangements in electronic devices |
| JP2009004622A (en) * | 2007-06-22 | 2009-01-08 | Sony Corp | Semiconductor device |
-
2000
- 2000-01-25 JP JP2000016056A patent/JP2001210785A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008085950A1 (en) * | 2007-01-05 | 2008-07-17 | Apple Inc. | Multiple circuit board arrangements in electronic devices |
| US7729131B2 (en) | 2007-01-05 | 2010-06-01 | Apple Inc. | Multiple circuit board arrangements in electronic devices |
| JP2009004622A (en) * | 2007-06-22 | 2009-01-08 | Sony Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10991681B2 (en) | Three-dimensional package structure | |
| US8338928B2 (en) | Three-dimensional package structure | |
| JP3123638B2 (en) | Semiconductor device | |
| US6418030B1 (en) | Multi-chip module | |
| KR100282027B1 (en) | Ball grid array module | |
| US7906835B2 (en) | Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package | |
| US8623753B1 (en) | Stackable protruding via package and method | |
| KR100835061B1 (en) | A semiconductor chip package | |
| US20060091517A1 (en) | Stacked semiconductor multi-chip package | |
| US6320249B1 (en) | Multiple line grids incorporating therein circuit elements | |
| US11581292B2 (en) | IC package with top-side memory module | |
| US20090194872A1 (en) | Depopulating integrated circuit package ball locations to enable improved edge clearance in shipping tray | |
| JPH11243175A (en) | Composite semiconductor device | |
| JPH1167947A (en) | Surface mounting method of hybrid integrated circuit device, hybrid integrated circuit device and hybrid integrated circuit device package | |
| JP2001210785A (en) | Mounting method of semiconductor integrated circuit and case for mounting | |
| JP3450477B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7180171B1 (en) | Single IC packaging solution for multi chip modules | |
| JPH0823047A (en) | Bga type semiconductor device | |
| JPH0917917A (en) | Wiring board and semiconductor device | |
| JPH0821648B2 (en) | Pinless grid array electrode structure formed by thick film technology | |
| JPH11163489A (en) | Mounting structure of electronic component | |
| JP2004172260A (en) | Wiring board | |
| US6256189B1 (en) | Heat slug design which facilitates mounting of discrete components on a package without losing lands or pins in the package | |
| KR20000025382A (en) | Piled semiconductor package | |
| US20020043702A1 (en) | Semiconductor package comprising substrate with mounting leads and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060310 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |