JP2001203642A - Automatic light output control circuit - Google Patents

Abstract

PROBLEM TO BE SOLVED: To enhance the operability and maintainability of an automatic light output control circuit. SOLUTION: The automatic light output control circuit is provided with a mode changeover circuit hat is placed between a storage drive means and a light emission drive means on a data transmission signal line and connects a data input terminal to the data transmission signal line at the side of the storage drive means and connects a data output terminal to the data transmission signal line at the light emission drive means side.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は自動光出力制御回路
に関し、例えばレーザダイオード（ＬＤ）を光伝送用発
光素子として搭載した光送信回路内で直流オフセットを
補正する場合などに適用して好適なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic optical output control circuit, and is suitably applied to, for example, a case where a DC offset is corrected in an optical transmission circuit in which a laser diode (LD) is mounted as a light emitting element for optical transmission. Things.

【０００２】[0002]

【従来の技術】図２は、光伝送用発光素子としてレーザ
ダイオード（ＬＤ）を搭載した光送信回路１０を示すも
のである。2. Description of the Related Art FIG. 2 shows an optical transmission circuit 10 equipped with a laser diode (LD) as a light emitting element for optical transmission.

【０００３】図２において、レーザ・ダイオード１１か
ら出力される光出力信号の光出力パワーと消光比を安定
化するために、変調電流駆動回路１２側では変調電流Ｉ
Ｍを制御し、バイアス電流駆動回路１８側ではバイアス
電流ＩＢを制御している。レーザダイオード１１のカソ
ードから出力される順方向電流ＩＦ１は、これらＩＢの
電流値とＩＭの電流値を加え合わせた電流値を持ってい
る。In FIG. 2, in order to stabilize an optical output power and an extinction ratio of an optical output signal output from a laser diode 11, a modulation current I
M is controlled, and the bias current drive circuit 18 controls the bias current IB. The forward current IF1 output from the cathode of the laser diode 11 has a current value obtained by adding the current value of IB and the current value of IM.

【０００４】フォトダイオード（ＰＤ）２５は、レーザ
ダイオード１１の光出力パワーを監視するためのフォト
ダイオードで、レーザダイオード１１の光出力を受信
し、当該光出力に応じた値の順方向電流ＩＦ２（すなわ
ちモニタ信号ＩＦ２）を発生する。A photodiode (PD) 25 is a photodiode for monitoring the optical output power of the laser diode 11, receives the optical output of the laser diode 11, and has a forward current IF2 ( That is, a monitor signal IF2) is generated.

【０００５】この順方向電流ＩＦ２には、電流を電圧に
変換する電流／電圧変換回路１９、利得可変増幅器２
０、差動増幅器２１、平均値検出回路２２、比較器１７
の一方の入力端子が順次接続されている。平均値検出回
路２２の出力端子からはレーザダイオード１１の光出力
パワーに応じたレベルの電圧を出力する。The forward current IF2 includes a current / voltage conversion circuit 19 for converting a current into a voltage,
0, differential amplifier 21, average value detection circuit 22, comparator 17
Are sequentially connected. The output terminal of the average value detection circuit 22 outputs a voltage having a level corresponding to the optical output power of the laser diode 11.

【０００６】一方、Ｄ−ＦＦ（Ｄタイプフリップフロッ
プ）１３は信号線２６，２７で、Ｑ出力端子およびＱ／
出力端子を前記変調電流駆動回路１２に接続しており、
クロック入力端子Ｃにクロックパルスが供給されるたび
に、入力端子Ｄに供給されている入力データに応じて
Ｑ、Ｑ／出力端子の状態を変化させる。なお、「Ｑ／」
は逆相の端子あるいは逆相のデータを意味する。On the other hand, a D-FF (D-type flip-flop) 13 has Q output terminals and Q /
An output terminal is connected to the modulation current drive circuit 12,
Each time a clock pulse is supplied to the clock input terminal C, the state of the Q and Q / output terminals is changed according to the input data supplied to the input terminal D. In addition, "Q /"
Means terminals of opposite phase or data of opposite phase.

【０００７】これらＱ、Ｑ／出力端子はまた、入力デー
タ信号振幅設定回路１４の入力端子にも接続されてお
り、入力データ信号振幅設定回路１４の出力端子から順
番に、差動増幅器１５（一方の入力端子）、平均値検出
回路１６を経て、比較器１７の他方の入力端子に接続さ
れている。These Q and Q / output terminals are also connected to the input terminals of the input data signal amplitude setting circuit 14, and the differential amplifiers 15 (one side) And an average value detection circuit 16 and the other input terminal of the comparator 17.

【０００８】入力データ信号振幅設定回路１４は２つの
信号線２６と２７の電位差に応じた出力信号を差動増幅
器１５に供給する回路で、この出力信号は、例えば信号
線２６がハイレベルであるとともに信号線２７がローレ
ベルのときに高く、信号線２６がローレベルであるとと
もに信号線２７がハイレベルのときに低くなる。The input data signal amplitude setting circuit 14 is a circuit for supplying an output signal corresponding to the potential difference between the two signal lines 26 and 27 to the differential amplifier 15, and the output signal is, for example, a high level of the signal line 26. At the same time, it is high when the signal line 27 is at a low level, and is low when the signal line 26 is at a low level and the signal line 27 is at a high level.

【０００９】また、前記差動増幅器１５の他方の入力端
子には、検出オフセット補正回路２３が接続されてい
る。この検出オフセット補正回路２３は、可変抵抗Ｒ２
を使用してバイアス電流制御の誤差となる電流／電圧変
換増幅器１９、利得可変増幅器２０の直流オフセットを
補正する機能を備えている。Further, a detection offset correction circuit 23 is connected to the other input terminal of the differential amplifier 15. This detection offset correction circuit 23 includes a variable resistor R2
To correct the DC offset of the current / voltage conversion amplifier 19 and the variable gain amplifier 20 which cause an error in the bias current control.

【００１０】一方、利得可変増幅器２０は、可変抵抗Ｒ
１を用いて光出力パワーを設定することができる。On the other hand, the variable gain amplifier 20 has a variable resistor R
1 can be used to set the optical output power.

【００１１】ここで、差動増幅器１５と２１の利得は等
しいものとし、比較するレベルとして、平均値を用いて
いる。比較するレベルとしては、ピーク値やボトム値等
を使用することも可能である。Here, the gains of the differential amplifiers 15 and 21 are assumed to be equal, and an average value is used as a level to be compared. As the level to be compared, a peak value, a bottom value, or the like can be used.

【００１２】比較器１７からみた場合、平均値検出回路
１６と２２は対応し、差動増幅器１５と２１は対応し、
入力データ信号振幅設定回路１４および検出オフセット
補正回路２３と利得可変増幅器２０は対応しており、対
称な回路構成となっている。When viewed from the comparator 17, the average value detection circuits 16 and 22 correspond, the differential amplifiers 15 and 21 correspond,
The input data signal amplitude setting circuit 14, the detection offset correction circuit 23, and the variable gain amplifier 20 correspond to each other and have a symmetrical circuit configuration.

【００１３】このような光送信回路１０では、信号線２
６，２７を伝送される入力データの振幅（信号線２６と
２７の電位差）の平均値と、モニタ信号ＩＦ２に対応す
る信号の平均値とをもとに、バイアス電流ＩＢを制御す
ることができ、周囲温度の変動などによりレーザダイオ
ード１１の光出力のピーク値やボトム値が変動して受信
側での信号識別能力が低下することを防止することがで
きる。In such an optical transmission circuit 10, the signal line 2
The bias current IB can be controlled based on the average value of the amplitude (potential difference between the signal lines 26 and 27) of the input data transmitted through the signal lines 6 and 27 and the average value of the signal corresponding to the monitor signal IF2. In addition, it is possible to prevent the peak value and the bottom value of the light output of the laser diode 11 from fluctuating due to the fluctuation of the ambient temperature and the like, and prevent the signal discrimination ability on the receiving side from being lowered.

【００１４】[0014]

【発明が解決しようとする課題】ところで、電流／電圧
変換増幅器１９、利得可変増幅器２０の直流オフセット
を補正してバイアス電流ＩＢの制御誤差を無くすために
は、その前提として入力データを所定電圧レベルとし、
信号線２６，２７の電位を所定の基準となるレベルに保
つ必要がある。By the way, in order to eliminate the control error of the bias current IB by correcting the DC offset of the current / voltage conversion amplifier 19 and the variable gain amplifier 20, it is necessary to input data at a predetermined voltage level. age,
It is necessary to keep the potentials of the signal lines 26 and 27 at a predetermined reference level.

【００１５】すなわち、通常は、入力データをローレベ
ルとして信号線２６の電位をローレベル、信号線２７の
レベルをハイレベルとした状態で、直流オフセットを補
正する。入力データをローレベルとするということは、
具体的には、Ｄ−ＦＦ１３の入力インタフェースがＥＣ
Ｌ（Emitter Coupled Logic）である場合、−１．８
ボルト相当を入力端子Ｄに供給することを意味する。That is, normally, the DC offset is corrected while the input data is at the low level, the potential of the signal line 26 is at the low level, and the level of the signal line 27 is at the high level. Making the input data low level means that
Specifically, the input interface of the D-FF 13 is EC
In the case of L (Emitter Coupled Logic), -1.8
This means that a voltage equivalent to volts is supplied to the input terminal D.

【００１６】したがって汎用的な機器等を用いてこの操
作を行う場合、入力端子Ｄに電圧を供給するための電圧
供給回路が必要であり、しかもその電圧供給回路が供給
している電圧が−１．８ボルトであること測定し、確認
するための測定器も必要であった。Therefore, when this operation is performed using a general-purpose device or the like, a voltage supply circuit for supplying a voltage to the input terminal D is required, and the voltage supplied by the voltage supply circuit is -1. A measuring instrument was also required to measure and confirm that the voltage was 0.8 volts.

【００１７】また、このようにして入力端子Ｄに供給し
た電圧を、Ｑ出力端子やＱ／出力端子に取り込むために
は、Ｄ−ＦＦ１３のクロック入力端子Ｃにクロックパル
スを供給する必要があるが、入力端子Ｄに上述した−
１．８ボルトを供給しつづけた状態で、入力端子Ｃにク
ロックを供給することは、光送信回路１０の回路構成に
よっては困難であることも考えられる。Further, in order to take the voltage supplied to the input terminal D into the Q output terminal and the Q / output terminal, it is necessary to supply a clock pulse to the clock input terminal C of the D-FF 13. , Input terminal D as described above.
It may be considered that it is difficult to supply the clock to the input terminal C with the supply of 1.8 volts continued depending on the circuit configuration of the optical transmission circuit 10.

【００１８】一方、このようなクロックを入力しなくて
もオフセット補正を実行できるように、Ｄ−ＦＦ１３を
迂回し、信号線２６、１７に対して直接、必要な電圧を
供給することも考えられる。On the other hand, it is conceivable to bypass the D-FF 13 and directly supply a necessary voltage to the signal lines 26 and 17 so that offset correction can be performed without inputting such a clock. .

【００１９】光送信回路１０はＩＣ（集積回路）内に構
成されるのが普通なので、信号線２６，２７に直接、必
要な電圧を供給するためには、予めそのための切り替え
回路をＩＣの内部に構成しておかなければならず、どの
ような回路構成とするかが問題となる。Since the optical transmission circuit 10 is usually configured in an IC (integrated circuit), in order to directly supply a necessary voltage to the signal lines 26 and 27, a switching circuit for that purpose must be provided in advance in the IC. Therefore, there is a problem in what kind of circuit configuration to use.

【００２０】[0020]

【課題を解決するための手段】かかる課題を解決するた
めに、本発明では、供給される発光電気信号に応じて光
信号を発生するものの、その光電変換特性が周囲の条件
に応じて変動する電気−光変換素子と、この電気−光変
換素子が発生する光信号を受信し、当該光信号に応じて
制御用の帰還電気信号を発生する光−電気変換素子と、
当該帰還電気信号に応じて前記発光電気信号の制御用成
分を変化させて、前記電気−光変換素子の光信号出力の
不要変動を除去する制御手段と、送信しようとする送信
データを一時的に記憶し、クロック入力のタイミングに
従い、当該送信データに応じてデータ伝送用信号線を駆
動することで送信データを伝送する記憶駆動手段と、当
該データ伝送用信号線から当該送信データを受信し、受
信した送信データに応じて前記発光電気信号を変化させ
る発光駆動手段とを備えた自動光出力制御回路におい
て、（１）前記データ伝送用信号線上で、前記記憶駆動
手段と変調手段の中間に配置され、当該記憶駆動手段側
のデータ伝送用信号線にデータ入力端子を接続すると共
に、当該変調手段側のデータ伝送用信号線にデータ出力
端子を接続したモード切り替え回路を備え、当該モード
切り替え回路は、（２）供給されるモード制御信号に応
じて当該モード切り替え回路の内部状態を、オフセット
補正モードとデータ伝送モードの２つモードの内で選択
した１つのモードに切り替えるためのモード制御入力端
子と、（３）当該オフセット補正モードが選択されたと
きに、オフセット補正用の基準データの供給を受ける基
準データ入力端子とを備え、（４）前記データ伝送モー
ドでは前記データ入力端子に供給された送信データを前
記データ出力端子から出力し、前記オフセット補正モー
ドでは前記基準データ入力端子に供給された基準データ
に対応したオフセット補正用データを当該データ出力端
子から出力することを特徴とする。According to the present invention, an optical signal is generated in accordance with a supplied light-emitting electric signal, but the photoelectric conversion characteristics of the optical signal fluctuate in accordance with ambient conditions. An electro-optical conversion element, an optical-electric conversion element that receives an optical signal generated by the electro-optical conversion element and generates a feedback electric signal for control in accordance with the optical signal;
A control unit for changing a control component of the light-emitting electric signal in accordance with the feedback electric signal to remove unnecessary fluctuation of an optical signal output of the electro-optical conversion element; and temporarily transmitting transmission data to be transmitted. A storage driving unit for storing and transmitting transmission data by driving a data transmission signal line in accordance with the transmission data in accordance with a clock input timing; and receiving and transmitting the transmission data from the data transmission signal line. An automatic light output control circuit comprising: a light emission driving means for changing the light emission electric signal in accordance with the transmitted data; (1) disposed between the storage driving means and the modulation means on the data transmission signal line; A mode in which a data input terminal is connected to the data transmission signal line on the storage drive means side and a data output terminal is connected to the data transmission signal line on the modulation means side. A switching circuit, and the mode switching circuit is configured to (2) select one of the internal states of the mode switching circuit from two modes of an offset correction mode and a data transmission mode in accordance with the supplied mode control signal. A mode control input terminal for switching to a mode, and (3) a reference data input terminal for receiving reference data for offset correction when the offset correction mode is selected, and (4) the data transmission mode. Then, the transmission data supplied to the data input terminal is output from the data output terminal, and in the offset correction mode, offset correction data corresponding to the reference data supplied to the reference data input terminal is output from the data output terminal. It is characterized by doing.

【００２１】[0021]

【発明の実施の形態】（Ａ）実施形態 以下、本発明の自動光出力制御回路を、光送信回路のバ
イアス電流駆動回路側に適用した場合を例に、実施形態
について説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS (A) Embodiment Hereinafter, an embodiment will be described with an example in which an automatic optical output control circuit of the present invention is applied to a bias current drive circuit side of an optical transmission circuit.

【００２２】（Ａ−１）実施形態の構成 本実施形態の光送信回路３０を図１に示す。光送信回路
３０は、自動光出力制御（ＡＰＣ：Automatic Power
Control）回路となっている。(A-1) Configuration of the Embodiment FIG. 1 shows an optical transmission circuit 30 of the present embodiment. The optical transmission circuit 30 has an automatic optical power control (APC).
Control) circuit.

【００２３】レーザダイオード（ＬＤ）３１の電流−光
出力特性は、温度によって大きく変動し、この変動を放
置すると、レーザダイオード３１に同じ電流を供給して
も、光出力信号のピーク値やボトム値などが変動し、受
信側での信号識別能力を低下させることになる。The current-light output characteristics of the laser diode (LD) 31 fluctuate greatly depending on the temperature. If this change is left unchecked, the peak value or the bottom value of the light output signal is obtained even if the same current is supplied to the laser diode 31. And the like, and the signal discriminating ability on the receiving side is reduced.

【００２４】そこで、レーザダイオード３１の光出力の
うち、伝送路としての光ファイバ（図示せず）へ結合さ
れる主ビームとは反対側のレーザ光を、モニタビームと
してフォトダイオード（モニタＰＤ）４５で光電変換し
て順方向電流ＩＧ２を得て、このＩＧ２の値を監視する
ことによりレーザダイオード３１の実際の光出力を監視
している。Therefore, of the light output of the laser diode 31, the laser beam on the side opposite to the main beam coupled to an optical fiber (not shown) as a transmission line is used as a monitor beam as a photodiode (monitor PD) 45. To obtain a forward current IG2, and by monitoring the value of IG2, the actual optical output of the laser diode 31 is monitored.

【００２５】これにより、温度などによる閾（閾値）電
流の変動を監視し、発光遅延の防止、受信側での識別能
力の低下防止などをはかるものである。Thus, fluctuation of a threshold (threshold) current due to temperature or the like is monitored to prevent a light emission delay and a reduction in discrimination ability on the receiving side.

【００２６】図１において、光送信回路３０は、レーザ
ダイオード３１と、変調電流駆動回路（スイッチ）３２
と、Ｄ−ＦＦ（Ｄタイプフリップフロップ）３３と、入
力データ信号振幅設定回路３４と、差動増幅器３５と、
平均値検出回路３６と、比較器３７と、バイアス電流駆
動回路３８と、電流／電圧変換回路３９と、利得可変差
動増幅器４０と、差動増幅器４１と、平均値検出回路４
２と、検出オフセット補正回路４３と、温度補償回路４
４と、フォトダイオード４５と、信号線４６，４７と、
可変抵抗Ｒ１１、Ｒ１２と、オフセット補正切り替え回
路５０とを備えている。In FIG. 1, an optical transmission circuit 30 includes a laser diode 31 and a modulation current drive circuit (switch) 32.
A D-FF (D-type flip-flop) 33, an input data signal amplitude setting circuit 34, a differential amplifier 35,
Average value detection circuit 36, comparator 37, bias current drive circuit 38, current / voltage conversion circuit 39, variable gain differential amplifier 40, differential amplifier 41, average value detection circuit 4
2, a detection offset correction circuit 43, and a temperature compensation circuit 4
4, a photodiode 45, signal lines 46 and 47,
It includes variable resistors R11 and R12 and an offset correction switching circuit 50.

【００２７】このうちオフセット補正切り替え回路５０
以外の構成要素は、その機能も含めて、対応する符号を
付した図２の各部と同じである。Of these, the offset correction switching circuit 50
The other components are the same as those of FIG. 2 with the corresponding reference numerals, including their functions.

【００２８】すなわち、レーザダイオード３１は前記レ
ーザダイオード１１に対応し、変調電流駆動回路３２は
前記変調駆動回路１２に対応し、Ｄ−ＦＦ３３は前記Ｄ
−ＦＦ１３に対応し、入力データ信号振幅設定回路３４
は前記入力データ信号振幅設定回路１４に対応し、差動
増幅器３５は前記差動増幅器１５に対応し、平均値検出
回路３６は前記平均値検出回路１６に対応し、比較器３
７は前記比較器１７に対応し、バイアス電流駆動回路３
８は前記バイアス電流駆動回路１８に対応し、電流／電
圧変換回路３９は前記電流／電圧変換回路１９に対応
し、利得可変差動増幅器４０は前記利得可変増幅器２０
に対応し、差動増幅器４１は前記差動増幅器２１に対応
し、平均値検出回路４２は前記平均値検出回路２２に対
応し、検出オフセット補正回路４３は検出オフセット補
正回路２３に対応し、温度補償回路４４は前記温度補償
回路２４に対応し、フォトダイオード４５は前記フォト
ダイオード２５に対応し、信号線４６は前記信号線２６
に対応し、信号線４７は前記信号線２７に対応し、可変
抵抗Ｒ１１は前記可変抵抗Ｒ１に対応し、可変抵抗Ｒ１
２は前記可変抵抗Ｒ２に対応している。これら対応関係
にある各部は、実質的に同じ機能を持っているので、そ
の詳しい説明は省略する。That is, the laser diode 31 corresponds to the laser diode 11, the modulation current drive circuit 32 corresponds to the modulation drive circuit 12, and the D-FF 33 corresponds to the D-FF.
Input data signal amplitude setting circuit 34 corresponding to -FF 13
Corresponds to the input data signal amplitude setting circuit 14, the differential amplifier 35 corresponds to the differential amplifier 15, the average value detection circuit 36 corresponds to the average value detection circuit 16, and the comparator 3
Reference numeral 7 denotes the comparator 17 and the bias current driving circuit 3
8 corresponds to the bias current drive circuit 18, the current / voltage conversion circuit 39 corresponds to the current / voltage conversion circuit 19, and the variable gain differential amplifier 40 corresponds to the variable gain amplifier 20.
, A differential amplifier 41 corresponds to the differential amplifier 21, an average value detection circuit 42 corresponds to the average value detection circuit 22, a detection offset correction circuit 43 corresponds to the detection offset correction circuit 23, The compensation circuit 44 corresponds to the temperature compensation circuit 24, the photodiode 45 corresponds to the photodiode 25, and the signal line 46 corresponds to the signal line 26.
, The signal line 47 corresponds to the signal line 27, the variable resistor R11 corresponds to the variable resistor R1, and the variable resistor R1
Reference numeral 2 corresponds to the variable resistor R2. Since each of the units in the correspondence has substantially the same function, detailed description thereof will be omitted.

【００２９】また、図中の順方向電流ＩＧ１は前記ＩＦ
１に対応し、変調電流ＩＭ１は前記ＩＭに対応し、バイ
アス電流ＩＢ１は前記ＩＢに対応し、順方向電流ＩＧ２
は前記ＩＦ２に対応する。したがってＩＧ１は、これら
ＩＢ１の電流値とＩＭ１の電流値を加え合わせた電流値
を持っている。The forward current IG1 in FIG.
1, the modulation current IM1 corresponds to the IM, the bias current IB1 corresponds to the IB, and the forward current IG2
Corresponds to the IF2. Therefore, IG1 has a current value obtained by adding the current value of IB1 and the current value of IM1.

【００３０】前記信号線４６，４７上に位置するオフセ
ット補正切り替え回路５０は、信号入力系（Ｄ−ＦＦ１
３）の後であって、主信号系と平均値検出系との分岐点
Ｂ１、Ｂ２の前に、配置されている。ここで、主信号系
には、信号線４６，４７および変調電流駆動回路３２等
が該当し、平均値検出系には入力データ信号振幅設定回
路３４、差動増幅器３５、平均値検出回路３６等が含ま
れる。The offset correction switching circuit 50 located on the signal lines 46 and 47 includes a signal input system (D-FF1).
It is arranged after 3) and before branch points B1 and B2 between the main signal system and the average value detection system. Here, the signal lines 46 and 47, the modulation current drive circuit 32, and the like correspond to the main signal system, and the input data signal amplitude setting circuit 34, the differential amplifier 35, the average value detection circuit 36, and the like correspond to the average value detection system. Is included.

【００３１】当該オフセット補正切り替え回路５０は、
オフセット補正状態（オフセット調整状態）またはデー
タ伝送状態の２つの内部状態を取り得るセレクタ（ＳＥ
Ｌ）回路５１と、このセレクタ回路５１の内部状態を変
更させるための切り替えスイッチ回路５２と、前記セレ
クタ回路５１がオフセット補正状態となっているときに
所定のオフセット補正レベル（オフセット調整レベル）
の電圧を供給するオフセット補正レベル出力回路５３と
を備えている。The offset correction switching circuit 50 includes:
A selector (SE) that can take two internal states, an offset correction state (offset adjustment state) or a data transmission state.
L) a circuit 51, a changeover switch circuit 52 for changing the internal state of the selector circuit 51, and a predetermined offset correction level (offset adjustment level) when the selector circuit 51 is in an offset correction state
And an offset correction level output circuit 53 that supplies the voltage of

【００３２】次に、オフセット補正切り替え回路５０の
各構成要素について説明する。各構成要素のうち、セレ
クタ回路５１の内部構成を図３に示し、スイッチ回路５
２の内部構成を図４に示し、オフセット補正レベル出力
回路５３の内部構成を図５に示し、各図を参照しながら
各内部構成について説明する。Next, each component of the offset correction switching circuit 50 will be described. FIG. 3 shows the internal configuration of the selector circuit 51 among the components, and FIG.
2 is shown in FIG. 4, the internal configuration of the offset correction level output circuit 53 is shown in FIG. 5, and each internal configuration will be described with reference to the drawings.

【００３３】（Ａ−１−１）セレクタ回路５１の内部構
成および機能 図３において、セレクタ回路５１は、Ｄ−ＦＦ３３のＱ
出力端子に接続されているデータ入力端子（正相）５１
Ｃと、Ｑ／出力端子に接続されているデータ入力端子
（逆相）５１Ｄと、オフセット調整用レベルの供給を受
けるための入力端子（正相）５１Ａ、入力端子（逆相）
５１Ｂと、セレクタ回路５１の内部状態を切り替えるた
めにスイッチ回路５２からの供給を受ける入力端子（正
相）５１Ｅ、入力端子（逆相）５１Ｆと、通常運用時に
もオフセット補正時にも使用されるデータ出力端子（逆
相）５１Ｇ、出力端子（正相）５１Ｈの各端子を備えて
いる。(A-1-1) Internal Configuration and Function of the Selector Circuit 51 In FIG.
Data input terminal (positive phase) 51 connected to the output terminal
C, a data input terminal (opposite phase) 51D connected to the Q / output terminal, an input terminal (positive phase) 51A for receiving supply of an offset adjustment level, and an input terminal (negative phase)
51B, an input terminal (positive phase) 51E and an input terminal (negative phase) 51F which are supplied from the switch circuit 52 for switching the internal state of the selector circuit 51, and data used both during normal operation and during offset correction. An output terminal (opposite phase) 51G and an output terminal (positive phase) 51H are provided.

【００３４】このセレクタ回路５１はまた、抵抗Ｒ２
１、Ｒ２２と、８つのＮＰＮトランジスタＱ１〜Ｑ８
と、定電流源ＣＣ１〜ＣＣ３とを備えている。The selector circuit 51 also includes a resistor R2
1, R22 and eight NPN transistors Q1 to Q8
And constant current sources CC1 to CC3.

【００３５】セレクタ回路５２はＥＣＬ構造となってお
り、抵抗Ｒ２１と、Ｒ２２と、トランジスタＱ３と、Ｑ
４とによって、１つの差動増幅器ＡＭＰ１が構成されて
おり、もう１つの差動増幅器ＡＭＰ２は、当該抵抗Ｒ２
１、Ｒ２２をＡＭＰ１と共用しながらトランジスタＱ５
と、Ｑ６によって構成されている。The selector circuit 52 has an ECL structure, and includes resistors R21 and R22, a transistor Q3,
4 constitute one differential amplifier AMP1, and the other differential amplifier AMP2 is connected to the resistor R2
1, R22 is shared with AMP1 while transistor Q5
And Q6.

【００３６】ただし差動増幅器とはいっても、ＡＭＰ１
もＡＭＰ２もバランス状態（ＡＭＰ１の場合、Ｑ３とＱ
４がともにエミッタ電流を流す状態）をとることがな
く、飽和を避けながら、エミッタを接続し合っている２
つのトランジスタのうち、どちらか一方だけが導通（オ
ン：ＯＮ）するように構成されている。この点は、トラ
ンジスタＱ１、Ｑ２も同じである。However, even though the differential amplifier is used, the AMP1
And AMP2 are in a balanced state (for AMP1, Q3 and Q3)
4 are in a state in which the emitter current flows), and the emitters are connected to each other while avoiding saturation.
Only one of the transistors is turned on (ON). This is the same for the transistors Q1 and Q2.

【００３７】トランジスタＱ１とＱ２のエミッタ接続点
には、定電流源ＣＣ１が接続され、トランジスタＱ１の
ベースには前記入力端子５１Ｅが接続され、トランジス
タＱ２のベースには前記入力端子５１Ｆが接続されてい
る。The emitter connection point between the transistors Q1 and Q2 is connected to a constant current source CC1, the base of the transistor Q1 is connected to the input terminal 51E, and the base of the transistor Q2 is connected to the input terminal 51F. I have.

【００３８】スイッチ回路５２から入力端子５１Ｅ、５
１Ｆに供給される電圧に応じてトランジスタＱ１または
Ｑ２は、択一的に導通する。トランジスタＱ１が導通し
たときには、定電流源ＣＣ１はＱ３とＱ４のエミッタの
接続点に供給され、トランジスタＱ２が導通したときに
は定電流源ＣＣ１はＱ５とＱ６のエミッタの接続点に供
給される。From the switch circuit 52, the input terminals 51E, 5E
The transistor Q1 or Q2 is alternatively turned on depending on the voltage supplied to 1F. When transistor Q1 conducts, constant current source CC1 is supplied to the connection point of the emitters of Q3 and Q4, and when transistor Q2 conducts, constant current source CC1 is supplied to the connection point of the emitters of Q5 and Q6.

【００３９】Ｑ１が導通するのは、セレクタ回路５１が
Ｄ−ＦＦ３３の出力データＱ、Ｑ／を伝送する通常運用
時のデータ伝送状態であり、Ｑ２が導通するのは、オフ
セット補正状態である。The conduction of Q1 is a data transmission state during normal operation in which the selector circuit 51 transmits the output data Q, Q / of the D-FF 33, and the conduction of Q2 is an offset correction state.

【００４０】したがって、Ｄ−ＦＦ３３のＱ出力端子は
Ｑ３のベースに接続され、Ｄ−ＦＦ３３のＱ／出力端子
はＱ４のベースに接続されている。Ｑ出力端子の状態が
ハイ（High）レベルで、Ｑ／出力端子の状態がロー(Lo
w）レベルのとき、Ｑ３が導通してＱ４は非導通（オ
フ：ＯＦＦ）なので、Ｑ３のコレクタ電位は抵抗Ｒ２２
の電圧降下によって低下し、Ｑ４のコレクタ電位は低下
しない。Therefore, the Q output terminal of the D-FF 33 is connected to the base of Q3, and the Q / output terminal of the D-FF 33 is connected to the base of Q4. The state of the Q output terminal is high, and the state of the Q / output terminal is low.
w) At the level, since Q3 is conducting and Q4 is non-conducting (OFF: OFF), the collector potential of Q3 is equal to the resistance of the resistor R22.
And the collector potential of Q4 does not decrease.

【００４１】一方、出力端子５１Ｇ、５１Ｈ側では、エ
ミッタフォロワを構成しているトランジスタＱ７とＱ８
とが設けられている。この出力段はエミッタフォロワな
ので、十分な電流駆動能力を持っている。On the other hand, on the output terminals 51G and 51H, the transistors Q7 and Q8 forming the emitter follower are connected.
Are provided. Since this output stage is an emitter follower, it has a sufficient current driving capability.

【００４２】当該出力段において、Ｑ７のベースは前記
Ｑ４とＱ６のコレクタに接続され、Ｑ８のベースはＱ３
とＱ５のコレクタに接続されている。また、Ｑ７のエミ
ッタが前記出力端子５１Ｈに接続され、Ｑ８のエミッタ
が前記出力端子５１Ｇに接続されている。In the output stage, the base of Q7 is connected to the collectors of Q4 and Q6, and the base of Q8 is Q3.
And the collector of Q5. The emitter of Q7 is connected to the output terminal 51H, and the emitter of Q8 is connected to the output terminal 51G.

【００４３】Ｑ出力端子がハイレベルで、Ｑ／出力端子
がローレベルの上述した状態では、抵抗Ｒ２２の電圧降
下によってＱ８は非導通で、Ｑ７は導通するため、出力
端子５１Ｈはハイレベルとなり、出力端子５１Ｇはロー
レベルとなる。反対に、Ｑ出力端子がローレベルで、Ｑ
／出力端子がハイレベルのときは、出力端子５１Ｈはロ
ーレベルとなり、出力端子５１Ｇはハイレベルとなる。In the above-described state where the Q output terminal is at a high level and the Q / output terminal is at a low level, Q8 is non-conductive and Q7 is conductive due to the voltage drop of the resistor R22, so that the output terminal 51H is at a high level. The output terminal 51G is at a low level. Conversely, when the Q output terminal is low level,
When the / output terminal is at a high level, the output terminal 51H is at a low level and the output terminal 51G is at a high level.

【００４４】ＡＭＰ１もＡＭＰ２も抵抗Ｒ２１、Ｒ２２
を共用しているため、データ伝送状態でも、オフセット
補正状態でも、ハイレベルの値は同じであり、ローレベ
ルの値も同じである。Both AMP1 and AMP2 have resistors R21 and R22.
Are shared, the high-level value is the same and the low-level value is the same in both the data transmission state and the offset correction state.

【００４５】（Ａ−１−２）切り替えスイッチ回路５２
の内部構成および機能 図４において、切り替えスイッチ回路５２は、抵抗Ｒ２
３〜Ｒ２７と、６つのＮＰＮトランジスタＱ９〜Ｑ１４
と、定電流源ＣＣ４〜ＣＣ８とを備えている。(A-1-2) Changeover switch circuit 52
In FIG. 4, the changeover switch circuit 52 includes a resistor R2
3 to R27 and six NPN transistors Q9 to Q14
And constant current sources CC4 to CC8.

【００４６】このスイッチ回路５２の中央部を構成する
のは、トランジスタＱ１１、Ｑ１２、抵抗Ｒ２６、Ｒ２
７からなるＥＣＬ構造である。The central part of the switch circuit 52 is composed of transistors Q11 and Q12, resistors R26 and R2.
7 is an ECL structure.

【００４７】入力部では、トランジスタＱ９はトランジ
スタＱ１２のベースに供給するバイアス電圧をつくるた
めにダイオード接続されている。トランジスタＱ１０も
ダイオード接続されていて、トランジスタＱ１１のベー
スに供給するバイアス電圧を作り出している。At the input, transistor Q9 is diode-connected to create a bias voltage to supply to the base of transistor Q12. The transistor Q10 is also diode-connected to generate a bias voltage to be supplied to the base of the transistor Q11.

【００４８】エミッタ接続点に定電流源ＣＣ６を接続し
ている２つのトランジスタＱ１１、Ｑ１２は、上述した
Ｑ３、Ｑ４などと同様に、飽和を避けながらどちらか一
方だけが導通するように構成されている。The two transistors Q11 and Q12 that connect the constant current source CC6 to the emitter connection point are configured so that only one of them conducts while avoiding saturation, similarly to the above-described Q3 and Q4. I have.

【００４９】簡単のために、抵抗Ｒ２３、Ｒ２４、Ｒ２
５の抵抗値が同じであるものとし、ダイオードＱ９とＱ
１０の順電圧が同じであるものとすると、セレクタ端子
５２Ａに電圧が供給されていない状態では、抵抗１つの
電圧降下分だけ、Ｑ９のエミッタ電位のほうがＱ１０の
エミッタ電位よりも低い。For simplicity, resistors R23, R24, R2
5 have the same resistance, and diodes Q9 and Q
Assuming that the forward voltages of 10 are the same, when no voltage is supplied to the selector terminal 52A, the emitter potential of Q9 is lower than the emitter potential of Q10 by one resistor drop.

【００５０】セレクタ端子５２Ａに電圧が供給されてい
ない状態とは、通常運用状態もしくはオフセット補正を
行わない状態、すなわち非オフセット操作状態である。
このとき当該端子５２Ａに対応するＩＣパッケージのピ
ンは、オープン（もしくは十分に低い電位）であってよ
い。The state where no voltage is supplied to the selector terminal 52A is a normal operation state or a state where offset correction is not performed, that is, a non-offset operation state.
At this time, the pin of the IC package corresponding to the terminal 52A may be open (or a sufficiently low potential).

【００５１】またこのとき、２つのエミッタフォロワＱ
１３、Ｑ１４で構成された出力段においては、前記Ｑ１
１の導通、Ｑ１２の非導通のために、抵抗Ｒ２６の電圧
降下によってＱ１４は非導通となり、ベースに抵抗Ｒ２
７による電圧降下の影響を受けないＱ１３は導通状態で
ある。したがって出力端子５１Ｅの状態はハイレベルで
あり、出力端子５１Ｆの状態はローレベルである。At this time, the two emitter followers Q
13 and Q14 in the output stage.
1 and non-conduction of Q12, Q14 becomes non-conduction by the voltage drop of the resistor R26, and the resistor R2 is connected to the base.
Q13, which is not affected by the voltage drop due to 7, is in a conductive state. Therefore, the state of the output terminal 51E is at a high level, and the state of the output terminal 51F is at a low level.

【００５２】反対に、オフセット操作時においては、こ
のピン（セレクタ端子５２Ａ）には電源電圧ＶＣＣが短
絡（もしくは十分に高い電圧が供給）されることにな
る。On the other hand, during the offset operation, the power supply voltage VCC is short-circuited (or a sufficiently high voltage is supplied) to this pin (selector terminal 52A).

【００５３】これにより、Ｑ１２が導通、Ｑ１１は非導
通となり、Ｑ１４が導通するとともにＱ１３は非導通と
なって、出力端子５１Ｆの状態はハイレベルとなり、出
力端子５１Ｅの状態はローレベルとなる。As a result, Q12 becomes conductive, Q11 becomes nonconductive, Q14 becomes conductive and Q13 becomes nonconductive, the state of the output terminal 51F becomes high level, and the state of the output terminal 51E becomes low level.

【００５４】（Ａ−２−３）オフセット補正レベル出力
回路５３の内部構成図５（Ａ）において、本実施形態の
切り替え型のオフセット補正レベル出力回路５３は、４
つのＮＰＮトランジスタＱ１６〜Ｑ１９と、６つの抵抗
Ｒ３０〜Ｒ３５と、定電流源ＣＣ９〜ＣＣ１１とを備え
ている。(A-2-3) Internal Configuration of the Offset Correction Level Output Circuit 53 In FIG. 5A, the switching type offset correction level output circuit 53 of
It includes two NPN transistors Q16 to Q19, six resistors R30 to R35, and constant current sources CC9 to CC11.

【００５５】このレベル出力回路５３の構成は、上述し
たスイッチ回路５２からトランジスタＱ１３、Ｑ１４お
よび定電流源ＣＣ７、ＣＣ８を削除した構成と、ほぼ同
じ構成である。The configuration of the level output circuit 53 is substantially the same as the configuration in which the transistors Q13 and Q14 and the constant current sources CC7 and CC8 are eliminated from the switch circuit 52 described above.

【００５６】すなわち、レベル出力回路５３は、ＥＣＬ
を構成するトランジスタＱ１８、Ｑ１９と、抵抗Ｒ３
３、Ｒ３４とを備え、入力部には、３つの抵抗Ｒ３０、
Ｒ３１、Ｒ３２と、ダイオード接続されたトランジスタ
Ｑ１６、Ｑ１７とを備え、ダイオード接続されたＱ１６
のエミッタはＱ１９のベースに接続され、ダイオード接
続されたＱ１７のエミッタはＱ１８のベースに接続され
ている。That is, the level output circuit 53 outputs the ECL
Q18 and Q19 forming a resistor and a resistor R3
3, R34, and three resistors R30,
R31 and R32, and diode-connected transistors Q16 and Q17.
Is connected to the base of Q19, and the emitter of diode-connected Q17 is connected to the base of Q18.

【００５７】ここで、抵抗Ｒ３０は前記Ｒ２３に対応
し、Ｒ３１は前記Ｒ２４に対応し、Ｒ３２は前記Ｒ２５
に対応し、Ｒ３３（Ｒ３３およびＲ３５）は前記Ｒ２６
に対応し、Ｒ３４（Ｒ３４およびＲ３５）は前記Ｒ２７
に対応し、トランジスタＱ１６は前記Ｑ９に対応し、Ｑ
１７は前記Ｑ１０に対応し、Ｑ１８は前記Ｑ１１に対応
し、Ｑ１９は前記Ｑ１２に対応する。Here, the resistor R30 corresponds to the R23, R31 corresponds to the R24, and R32 corresponds to the R25.
R33 (R33 and R35) corresponds to R26
R34 (R34 and R35) corresponds to the aforementioned R27
, And the transistor Q16 corresponds to the aforementioned Q9,
Reference numeral 17 corresponds to Q10, Q18 corresponds to Q11, and Q19 corresponds to Q12.

【００５８】したがって、セレクタ端子５３Ａをオープ
ン（もしくは十分に低い電位）とすると出力端子５１Ｂ
がローレベルになるとともに出力端子５１Ａはハイレベ
ルになり、セレクタ端子５３ＡをＶＣＣに短絡（もしく
は十分に高い電位）とすると出力端子５１Ｂがハイレベ
ルとなるとともに出力端子５１Ａはローレベルとなる。Therefore, when the selector terminal 53A is opened (or has a sufficiently low potential), the output terminal 51B
Goes low and the output terminal 51A goes high. If the selector terminal 53A is short-circuited to VCC (or has a sufficiently high potential), the output terminal 51B goes high and the output terminal 51A goes low.

【００５９】以下、上記のような構成を有する本実施形
態の動作について説明する。The operation of the present embodiment having the above configuration will be described below.

【００６０】（Ａ−２）実施形態の動作 上述した非オフセット操作状態においては、図４のスイ
ッチ回路５２出力の正相側５１Ｅをハイレベル、逆相側
５１Ｆをローレベルにすることにより図３のＱ１のトラ
ンジスタがＯＮ状態となり、Ｄ−ＦＦ３３のＱ、Ｑ／出
力端子とデータ入力端子５１Ｃ、５１Ｄを接続している
差動増幅器ＡＭＰ１が動作することになる。(A-2) Operation of the Embodiment In the above-described non-offset operation state, by setting the positive-phase side 51E of the output of the switch circuit 52 in FIG. Is turned on, and the differential amplifier AMP1 connecting the Q and Q / output terminals of the D-FF 33 and the data input terminals 51C and 51D operates.

【００６１】ＡＭＰ１が動作するこのデータ伝送状態で
は、差動増幅器ＡＭＰ１は、データ入力端子５１Ｃ、５
１Ｄから信号が入力されると、当該信号を出力端子５１
Ｈ、５１Ｇから出力することができ、通常のデータ伝送
を行うことが可能である。In this data transmission state in which AMP1 operates, the differential amplifier AMP1 is connected to the data input terminals 51C,
When a signal is input from 1D, the signal is output to an output terminal 51.
H, 51G, and normal data transmission can be performed.

【００６２】また、このとき、オフセット補正レベル出
力回路５３の出力端子５１Ａ、５１Ｂの状態がハイ、ロ
ーいずれの状態であっても、差動増幅器ＡＭＰ２には定
電流源ＣＣ１が供給されておらず、非動作状態であるた
め、これら出力端子５１Ａ、５１Ｂの状態が出力端子５
１Ｈ、５１Ｇの状態に反映されることはない。At this time, the constant current source CC1 is not supplied to the differential amplifier AMP2 regardless of whether the output terminals 51A and 51B of the offset correction level output circuit 53 are high or low. , The output terminals 51A and 51B are in the non-operating state.
It is not reflected in the states of 1H and 51G.

【００６３】次に、図４のスイッチ回路５２出力の正相
側５１Ｅをローレベル、逆相側５１Ｆをハイレベルにす
ることにより図３のＱ２のトランジスタがＯＮ状態とな
りオフセット補正用レベル出力回路５３と接続している
差動増幅器ＡＭＰ２が動作することになる。Next, by setting the positive-phase side 51E of the output of the switch circuit 52 in FIG. 4 to a low level and the negative-phase side 51F to a high level, the transistor Q2 in FIG. The differential amplifier AMP2 connected to the above operates.

【００６４】ＡＭＰ２が動作するこのオフセット補正状
態において、図５（Ａ）の切り替え型オフセット補正レ
ベル出力回路５３のセレクタ端子５３Ａをオープンにす
ると、出力端子５１Ａはハイレベルに固定され、出力端
子５１Ｂはローレベルに固定されるが、セレクタ端子５
３ＡをＶＣＣに短絡すると、出力端子５１Ａはローレベ
ルに固定され、出力端子５１Ｂはハイレベルに固定され
る。In this offset correction state in which AMP2 operates, when the selector terminal 53A of the switching type offset correction level output circuit 53 in FIG. 5A is opened, the output terminal 51A is fixed at a high level, and the output terminal 51B is Fixed to low level, but selector terminal 5
When 3A is short-circuited to VCC, the output terminal 51A is fixed at a low level, and the output terminal 51B is fixed at a high level.

【００６５】上述したようにオフセット補正時には、出
力端子５１Ａはローレベル、出力端子５１Ｂはハイレベ
ルでよいのであるが、必要に応じて、セレクタ端子５３
Ａをオープンにしたときに得られる出力端子５１Ａのハ
イレベル、および出力端子５１Ｂのローレベルを、オフ
セット補正等に利用するようにしてもよく、自由度が高
い。As described above, at the time of offset correction, the output terminal 51A may be at the low level and the output terminal 51B may be at the high level.
The high level of the output terminal 51A and the low level of the output terminal 51B obtained when A is opened may be used for offset correction or the like, and the degree of freedom is high.

【００６６】なお、当該オフセット補正状態では、ＡＭ
Ｐ１は非動作状態なので、入力端子５１Ｃ、５１Ｄに供
給されている入力データがハイ、ローいずれであって
も、出力端子５１Ｈ、５１Ｇの状態には反映されない。In the offset correction state, AM
Since P1 is in a non-operating state, whether the input data supplied to the input terminals 51C and 51D is high or low is not reflected in the states of the output terminals 51H and 51G.

【００６７】したがってこのとき、Ｄ−ＦＦ３３のデー
タ入力端子Ｄにどのようなデータを入力しても（あるい
は入力しなくても）、クロック入力端子Ｃにどのような
クロックを入力しても（あるいは入力しなくても）、入
力データ信号振幅設定回路３４にはオフセット補正に必
要な基準となる電圧を取り込むことができ、オフセット
補正を正常に実行することが可能である。Therefore, at this time, no matter what data is input (or no input) to the data input terminal D of the D-FF 33, no matter what clock is input to the clock input terminal C (or Even if no input is made), the input data signal amplitude setting circuit 34 can take in a reference voltage required for offset correction, and the offset correction can be performed normally.

【００６８】以上とは反対に、セレクタ回路５１の内部
状態をオフセット補正状態からデータ伝送状態に切り替
える場合にも、単に、スイッチ回路５２のセレクタ端子
５２Ａの状態をＶＣＣ短絡等からオープン等へ変化させ
るだけでよい。Conversely, when the internal state of the selector circuit 51 is switched from the offset correction state to the data transmission state, the state of the selector terminal 52A of the switch circuit 52 is simply changed from VCC short circuit or the like to open or the like. Just need.

【００６９】（Ａ−３）実施形態の効果 本実施形態によれば、汎用的な電圧供給回路や測定器な
どを用いなくても、オフセット補正を行うことが可能で
ある。(A-3) Effects of the Embodiment According to this embodiment, it is possible to perform offset correction without using a general-purpose voltage supply circuit, a measuring instrument, or the like.

【００７０】また、本実施形態では、セレクタ端子（５
２Ａ）に供給する電圧を変更するだけで、セレクタ回路
の内部状態を、データ伝送状態とオフセット補正状態の
あいだで択一的に切り替えることができるため、通常の
データ伝送状態からオフセット補正状態への移行、オフ
セット補正状態から通常のデータ伝送状態への移行を迅
速に行うことができる。In this embodiment, the selector terminal (5
2A), the internal state of the selector circuit can be selectively switched between the data transmission state and the offset correction state by simply changing the voltage supplied to 2A). The transition and the transition from the offset correction state to the normal data transmission state can be quickly performed.

【００７１】さらに、本実施形態のセレクタ回路のオフ
セット補正状態では、Ｄ−ＦＦのＱ、Ｑ／出力端子の状
態が影響しないため、上述したクロックに関する問題な
ども生じず、簡便である。Further, in the offset correction state of the selector circuit according to the present embodiment, since the states of the Q and Q / output terminals of the D-FF do not affect, the above-described problem relating to the clock does not occur, which is simple.

【００７２】（Ｂ）他の実施形態 （Ｂ−１）オフセット補正レベル出力回路に関する変形
例 上記実施形態のオフセット補正レベル出力回路５３はセ
レクタ端子５３Ａの状態に応じて、出力端子５１Ａ、５
１Ｂが２通りの値をとる切り替え型であったが、このオ
フセット補正レベル出力回路５３は、図５（Ｂ）の固定
型のオフセット補正レベル出力回路６３で置換すること
が可能である。ただしこの固定型オフセット補正レベル
出力回路６３は、前記切り替え型５３のようにセレクタ
端子５３Ａを備えておらず、その出力状態は固定されて
いる。(B) Other Embodiments (B-1) Modification Example Regarding Offset Correction Level Output Circuit The offset correction level output circuit 53 of the above-described embodiment changes the output terminals 51A, 51A and 5D according to the state of the selector terminal 53A.
The offset correction level output circuit 53 can be replaced with a fixed type offset correction level output circuit 63 shown in FIG. However, the fixed offset correction level output circuit 63 does not include the selector terminal 53A unlike the switching type 53, and its output state is fixed.

【００７３】図５（Ｂ）において、オフセット補正レベ
ル出力回路６３は、２つのＮＰＮトランジスタＱ２０、
Ｑ２１と、５つの抵抗Ｒ３６〜Ｒ４０と、定電流源ＣＣ
１２、ＣＣ１３とを備え、Ｑ２０とＱ２１でＥＣＬを構
成している。In FIG. 5B, the offset correction level output circuit 63 includes two NPN transistors Q20,
Q21, five resistors R36 to R40, and a constant current source CC
12 and CC13, and ECL is constituted by Q20 and Q21.

【００７４】Ｑ２１のベースに供給される電圧は、Ｑ２
０のベースに供給される電圧に比べて、抵抗Ｒ３７の電
圧降下分だけレベルが低いため、常にＱ２０は導通状態
であり、Ｑ２１は非導通状態である。このため、Ｑ２０
のコレクタに接続された出力端子５１Ａは抵抗Ｒ３８、
Ｒ３９の電圧降下によってローレベルに固定され、Ｑ２
１のコレクタに接続された出力端子５１Ｂはハイレベル
に固定されている。The voltage supplied to the base of Q21 is Q2
Since the level is lower than the voltage supplied to the base of 0 by the voltage drop of the resistor R37, Q20 is always in a conductive state and Q21 is always in a non-conductive state. For this reason, Q20
Output terminal 51A connected to the collector of the resistor R38,
It is fixed to a low level by the voltage drop of R39, and Q2
The output terminal 51B connected to one collector is fixed at a high level.

【００７５】なお、ここで符号５１Ａ、５１Ｂを付した
出力端子はそれぞれ、対応する符号を付した切り替え型
オフセット補正レベル出力回路５３の出力端子に対応す
る。The output terminals denoted by reference numerals 51A and 51B correspond to the output terminals of the switching type offset correction level output circuit 53 denoted by the corresponding reference numerals.

【００７６】この固定型出力回路６３は、前記切り替え
型出力回路５３に比べて回路規模が小さいという利点が
ある。The fixed output circuit 63 has an advantage that the circuit scale is smaller than that of the switching output circuit 53.

【００７７】（Ｂ−２）その他の変形例 なお、上記実施形態では、図３〜図５に具体的な回路図
を示したが、これらに示した各回路構成は一例であっ
て、本発明はこれらに限定されるものではない。(B-2) Other Modifications In the above embodiment, specific circuit diagrams are shown in FIGS. 3 to 5, but each circuit configuration shown in these embodiments is merely an example, and Is not limited to these.

【００７８】例えば、上記実施形態では、オフセット補
正レベル出力回路５３から出力される基準データが正相
側で高く逆相側で低いとき、セレクタ回路５１が（出力
端子５１Ｇ、５１Ｈから）出力するオフセット補正用デ
ータも、正相側で高く、逆相側で低くなったが、この関
係が逆転するような回路構成も可能である。For example, in the above embodiment, when the reference data output from the offset correction level output circuit 53 is high on the positive phase side and low on the negative phase side, the selector circuit 51 outputs the offset (from the output terminals 51G and 51H). The correction data is also high on the positive phase side and low on the negative phase side, but a circuit configuration in which this relationship is reversed is also possible.

【００７９】また、上記実施形態では、光−電気変換素
子（発光素子）としてレーザダイオードを使用したが、
本発明の光−電気変換素子はこれに限定されるものでは
ない。例えば、ＬＥＤ（Light Emitting Diode：発光
ダイオード）などであってもよい。In the above embodiment, the laser diode is used as the light-electric conversion element (light emitting element).
The photoelectric conversion device of the present invention is not limited to this. For example, it may be an LED (Light Emitting Diode).

【００８０】さらに、電気−光変換素子としても、フォ
トダイオードのほか、ＰＩＮフォトダイオードやアバラ
ンシェフォトダイオードなどを使用することができる。Further, a PIN photodiode, an avalanche photodiode, or the like can be used as the electro-optical conversion element in addition to the photodiode.

【００８１】なお、上記実施形態の平均値検出回路３
６、４２をピーク検出回路やボトム検出回路で置換する
ことも可能である。The average value detection circuit 3 of the above embodiment is
It is also possible to replace 6, 42 with a peak detection circuit or a bottom detection circuit.

【００８２】また、上記実施形態では、本発明を、光送
信回路３０のバイアス電流駆動回路側に適用したが、本
発明は、例えば当該光送信回路３０の変調電流駆動回路
側に適用することもできる。これは、温度補償回路４４
に本発明を適用する場合である。In the above embodiment, the present invention is applied to the bias current driving circuit side of the optical transmission circuit 30. However, the present invention may be applied to, for example, the modulation current driving circuit side of the optical transmission circuit 30. it can. This is because the temperature compensation circuit 44
This is a case where the present invention is applied.

【００８３】さらに本発明は、補正・調整時等にある一
定のバイアスを必要とする回路に対し、一般的に適用す
ることが可能である。Further, the present invention can be generally applied to a circuit that requires a certain bias at the time of correction and adjustment.

【００８４】すなわち、本発明は、供給される発光電気
信号に応じて光信号を発生するものの、その光電変換特
性が周囲の条件に応じて変動する電気−光変換素子と、
この電気−光変換素子が発生する光信号を受信し、当該
光信号に応じて制御用の帰還電気信号を発生する光−電
気変換素子と、当該帰還電気信号に応じて前記発光電気
信号の制御用成分を変化させて、前記電気−光変換素子
の光信号出力の不要変動を除去する制御手段と、送信し
ようとする送信データを一時的に記憶し、クロック入力
のタイミングに従い、当該送信データに応じてデータ伝
送用信号線を駆動することで送信データを伝送する記憶
駆動手段と、当該データ伝送用信号線から当該送信デー
タを受信し、受信した送信データに応じた変調を、前記
発光電気信号に施す変調手段とを備えた自動光出力制御
回路について、広く適用することができる。That is, according to the present invention, there is provided an electro-optical conversion element which generates an optical signal in accordance with a supplied light-emitting electric signal, but whose photoelectric conversion characteristics fluctuate in accordance with ambient conditions.
An optical-electrical conversion element that receives an optical signal generated by the electro-optical conversion element and generates a feedback electric signal for control according to the optical signal; and controls the light-emitting electric signal according to the feedback electric signal. Control means for changing unnecessary components of the optical signal output of the electro-optical conversion element by changing the application component, and temporarily storing transmission data to be transmitted, and transmitting the transmission data in accordance with the clock input timing. Storage driving means for transmitting the transmission data by driving the data transmission signal line in response thereto, receiving the transmission data from the data transmission signal line, modulating the received transmission data according to the received electric signal, The present invention can be widely applied to an automatic optical output control circuit provided with a modulation means for performing the above.

【００８５】[0085]

【発明の効果】以上に説明したように、本発明によれ
ば、汎用的な電圧供給回路や測定器等を用いることな
く、記憶駆動手段に供給されるクロックの制約を受ける
こともなく、簡単にオフセット補正を行うことができ、
操作性やメンテナンス性が高い。As described above, according to the present invention, there is no need to use a general-purpose voltage supply circuit, a measuring instrument, or the like, and there is no restriction on the clock supplied to the storage drive means, and the present invention is simple. Offset correction can be performed
Operability and maintainability are high.

【図面の簡単な説明】[Brief description of the drawings]

【図１】実施形態に係る光送信回路の構成を示す概略図
である。FIG. 1 is a schematic diagram illustrating a configuration of an optical transmission circuit according to an embodiment.

【図２】従来の光送信回路の構成を示す概略図である。FIG. 2 is a schematic diagram illustrating a configuration of a conventional optical transmission circuit.

【図３】実施形態の光送信回路に使用するセレクタ回路
の構成の一例を示す回路図である。FIG. 3 is a circuit diagram illustrating an example of a configuration of a selector circuit used in the optical transmission circuit according to the embodiment.

【図４】実施形態の光送信回路に使用するスイッチ回路
の構成の一例を示す回路図である。FIG. 4 is a circuit diagram illustrating an example of a configuration of a switch circuit used in the optical transmission circuit according to the embodiment.

【図５】実施形態の光送信回路に使用するオフセット補
正レベル出力回路の構成例を示す回路図である。FIG. 5 is a circuit diagram illustrating a configuration example of an offset correction level output circuit used in the optical transmission circuit according to the embodiment.

【符号の説明】[Explanation of symbols]

１０、３０…光送信回路、１１，３１…レーザダイオー
ド、１２，３２…変調電流駆動回路、１３，３３…Ｄ−
ＦＦ、１４，３４…入力データ信号振幅設定回路、２
５，４５…フォトダイオード、５０…オフセット補正切
り替え回路、５１…セレクタ回路、５２…スイッチ回
路、５３、６３…オフセット補正レベル出力回路、５１
Ａ〜５１Ｈ、５２Ａ、５３Ａ…端子。10, 30 ... optical transmission circuit, 11, 31 ... laser diode, 12, 32 ... modulation current drive circuit, 13, 33 ... D-
FF, 14, 34 ... input data signal amplitude setting circuit, 2
5, 45: photodiode, 50: offset correction switching circuit, 51: selector circuit, 52: switch circuit, 53, 63 ... offset correction level output circuit, 51
A to 51H, 52A, 53A ... terminals.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｂ 10/28 10/26 Ｆターム(参考） 5F073 BA02 EA29 GA02 GA12 GA15 GA24 GA38 5J091 AA01 AA26 CA13 CA58 FA18 HA02 HA19 HA25 HA26 HA39 HA44 KA00 KA02 KA05 KA12 KA17 KA27 KA36 KA53 MA01 SA14 TA01 5K002 AA01 BA13 BA16 CA09 CA11 CA14 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. ⁷ Identification symbol FI Theme coat ゛ (Reference) H04B 10/28 10/26 F term (Reference) 5F073 BA02 EA29 GA02 GA12 GA15 GA24 GA38 5J091 AA01 AA26 CA13 CA58 FA18 HA02 HA19 HA25 HA26 HA39 HA44 KA00 KA02 KA05 KA12 KA17 KA27 KA36 KA53 MA01 SA14 TA01 5K002 AA01 BA13 BA16 CA09 CA11 CA14

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 供給される発光電気信号に応じて光信号
を発生するものの、その光電変換特性が周囲の条件に応
じて変動する電気−光変換素子と、この電気−光変換素
子が発生する光信号を受信し、当該光信号に応じて制御
用の帰還電気信号を発生する光−電気変換素子と、当該
帰還電気信号に応じて前記発光電気信号の制御用成分を
変化させて、前記電気−光変換素子の光信号出力の不要
変動を除去する制御手段と、送信しようとする送信デー
タを一時的に記憶し、クロック入力のタイミングに従
い、当該送信データに応じてデータ伝送用信号線を駆動
することで送信データを伝送する記憶駆動手段と、当該
データ伝送用信号線から当該送信データを受信し、受信
した送信データに応じて前記発光電気信号を変化させる
発光駆動手段とを備えた自動光出力制御回路において、 前記データ伝送用信号線上で、前記記憶駆動手段と発光
駆動手段の中間に配置され、当該記憶駆動手段側のデー
タ伝送用信号線にデータ入力端子を接続すると共に、当
該発光駆動手段側のデータ伝送用信号線にデータ出力端
子を接続したモード切り替え回路を備え、 当該モード切り替え回路は、 供給されるモード制御信号に応じて当該モード切り替え
回路の内部状態を、オフセット補正モードとデータ伝送
モードの２つモードの内で選択した１つのモードに切り
替えるためのモード制御入力端子と、 当該オフセット補正モードが選択されたときに、オフセ
ット補正用の基準データの供給を受ける基準データ入力
端子とを備え、 前記データ伝送モードでは前記データ入力端子に供給さ
れた送信データを前記データ出力端子から出力し、前記
オフセット補正モードでは前記基準データ入力端子に供
給された基準データに対応したオフセット補正用データ
を当該データ出力端子から出力することを特徴とする自
動光出力制御回路。1. An electro-optical conversion element which generates an optical signal in accordance with a supplied light-emitting electric signal, but whose photoelectric conversion characteristics fluctuate in accordance with ambient conditions, and an electro-optical conversion element. An optical-electrical conversion element that receives an optical signal and generates a feedback electrical signal for control in accordance with the optical signal; and changes a control component of the light-emitting electrical signal in response to the feedback electrical signal, thereby obtaining the electrical signal. Control means for eliminating unnecessary fluctuations in the optical signal output of the optical conversion element, and temporarily storing transmission data to be transmitted, and driving a data transmission signal line according to the transmission data in accordance with a clock input timing; Storage driving means for transmitting transmission data by transmitting the transmission data from the data transmission signal line, and light emission driving means for changing the light emission electric signal according to the received transmission data. In the automatic optical output control circuit, on the data transmission signal line, disposed between the storage drive unit and the light emission drive unit, and connected to a data input terminal to the data transmission signal line on the storage drive unit side, A mode switching circuit in which a data output terminal is connected to a data transmission signal line on the light emission driving means side, wherein the mode switching circuit corrects an internal state of the mode switching circuit in accordance with a supplied mode control signal by offset correction; A mode control input terminal for switching to one of two modes selected from a mode and a data transmission mode, and reference data to be supplied with offset correction reference data when the offset correction mode is selected. An input terminal; and in the data transmission mode, transmitting data supplied to the data input terminal. Over output from the data output terminal, the offset correction in the mode automatic optical output control circuit and outputting an offset correction data corresponding to the reference data supplied to the reference data input terminal from the data output terminal. 【請求項２】 請求項１の自動光出力制御回路におい
て、 前記制御用成分は、直流的なバイアス電気信号であるこ
とを特徴とする自動光出力制御回路。2. The automatic optical output control circuit according to claim 1, wherein the control component is a DC bias electric signal. 【請求項３】 請求項１の自動光出力制御回路におい
て、 前記制御用成分は、前記送信データに応じて変化する変
調電気信号であることを特徴とする自動光出力制御回
路。3. The automatic optical output control circuit according to claim 1, wherein the control component is a modulated electric signal that changes according to the transmission data.