JP2001203175A - Dicing method - Google Patents
Dicing methodInfo
- Publication number
- JP2001203175A JP2001203175A JP2000013099A JP2000013099A JP2001203175A JP 2001203175 A JP2001203175 A JP 2001203175A JP 2000013099 A JP2000013099 A JP 2000013099A JP 2000013099 A JP2000013099 A JP 2000013099A JP 2001203175 A JP2001203175 A JP 2001203175A
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- silicon wafer
- scribe line
- saw
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dicing (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
プロセスにおいて使用されるダイシング方法に関する。The present invention relates to a dicing method used in a semiconductor device manufacturing process.
【０００２】[0002]
【従来の技術】半導体装置の製造プロセスにおいては、
素子形成が完了した半導体ウエハ、例えばシリコンウエ
ハを個々のチップに分離するためにダイシングが行われ
る。このダイシングは、シリコンウエハにダイシングソ
ーを用いて切断することにより行われる。2. Description of the Related Art In a semiconductor device manufacturing process,
Dicing is performed to separate a semiconductor wafer, for example, a silicon wafer, on which element formation has been completed, into individual chips. This dicing is performed by cutting a silicon wafer using a dicing saw.
【０００３】このダイシングは、具体的には、図４に示
すフローチャートにしたがって行われる。まず、シリコ
ンウエハの一方の主面（表面）１０１には、図３（ａ）
に示すように、素子形成において形成された、チップ領
域を区画するためのスクライブライン１０２が形成され
ている。なお、シリコンウエハＷ上には、素子形成が完
了しているが、図３には記載していない。[0003] Specifically, the dicing is performed according to a flowchart shown in FIG. First, FIG. 3 (a)
As shown in FIG. 1, a scribe line 102 for dividing a chip region, which is formed in element formation, is formed. Note that, although the device formation has been completed on the silicon wafer W, it is not shown in FIG.
【０００４】このスクライブライン１０２は、ダイシン
グソーの幅よりも２〜３割程度広く形成することが好ま
しい。例えば、ダイシングソーの幅が１００μｍ程度の
場合には、スクライブライン１０２を１２０μｍ程度に
する。The scribe line 102 is preferably formed to be about 20 to 30% wider than the width of the dicing saw. For example, when the width of the dicing saw is about 100 μm, the scribe line 102 is set to about 120 μm.
【０００５】次いで、このスクライブラインに沿って、
表面側から第１ダイシングを行う（ＳＴ４１）。この第
１ダイシングは、シリコンウエハＷの厚さの半分以上、
例えば８割程度行う。これにより、図３（ｂ）に示すよ
うに、シリコンウエハＷの表面１０１側からダイシング
跡１０３が形成される。Next, along the scribe line,
First dicing is performed from the front side (ST41). This first dicing is performed for at least half the thickness of the silicon wafer W,
For example, about 80% is performed. As a result, dicing marks 103 are formed from the surface 101 side of the silicon wafer W, as shown in FIG.
【０００６】最後に、ダイシング跡１０３に沿って表面
側から第２ダイシングを行う（ＳＴ４２）。この第２ダ
イシングは、シリコンウエハＷの厚さの第１ダイシング
で残した厚さ、例えば２割程度行う。これにより、図３
（ｃ）に示すように、シリコンウエハＷがチップ１０４
に分離される。[0006] Finally, the second dicing is performed from the front side along the dicing mark 103 (ST42). This second dicing is performed for the thickness of the silicon wafer W remaining in the first dicing, for example, about 20%. As a result, FIG.
As shown in (c), the silicon wafer W is
Is separated into
【０００７】なお、この第２ダイシングに用いるダイシ
ングソーには、第１ダイシングソーよりも幅の狭いもの
を用いる。これは、第１ダイシングの際の切断面が凸凹
しているからである。上述したように、第１ダイシング
で使用するダイシングソーの幅が約１００μｍである場
合には、第２ダイシングでは、幅が約６０μｍ程度のダ
イシングソーを用いることが望ましい。また、第２ダイ
シングは、チップ１０４の損傷を抑えるために、７０ｍ
ｍ／ｓｅｃ程度の処理速度で行う。この際のダイシング
ソーは４万回転くらいである。The dicing saw used for the second dicing is narrower than the first dicing saw. This is because the cut surface at the time of the first dicing is uneven. As described above, when the width of the dicing saw used in the first dicing is about 100 μm, it is desirable to use a dicing saw having a width of about 60 μm in the second dicing. In addition, the second dicing is performed for 70 m in order to prevent the chip 104 from being damaged.
This is performed at a processing speed of about m / sec. The dicing saw at this time is about 40,000 rotations.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、上記の
方法によれば、第１ダイシングの際に、シリコンウエハ
表面（スクライブ、ダイシング側の面）が欠けてしまう
ことがあり、この欠けがチップ内部まで侵入してチップ
を不良にしてしまうことがある。However, according to the above-described method, the surface of the silicon wafer (the surface on the scribe and dicing side) may be chipped during the first dicing, and this chip may extend to the inside of the chip. It may penetrate and make the chip defective.
【０００９】本発明はかかる点に鑑みてなされたもので
あり、分離するチップに損傷を与えることなくダイシン
グを行うことができ、チップ不良を減少させるダイシン
グ方法を提供することを目的とする。The present invention has been made in view of the above points, and has as its object to provide a dicing method capable of performing dicing without damaging a chip to be separated and reducing chip defects.
【００１０】[0010]
【課題を解決するための手段】上記課題を解決するため
に、本発明は以下の手段を講じた。Means for Solving the Problems In order to solve the above problems, the present invention has taken the following means.
【００１１】本発明は、半導体ウエハを複数のチップに
ダイシングするダイシング方法であって、スクライブラ
インにしたがって前記半導体ウエハの他方の主面側から
前記半導体ウエハの厚さの半分以上を第１ダイシングソ
ーを用いてダイシングする第１ダイシングを行う工程
と、前記第１ダイシングソーよりも薄い第２ダイシング
ソーを用いて前記第１ダイシングよりも処理速度を遅く
して、第１ダイシング後の半導体ウエハに対してダイシ
ングを行って複数のチップにする第２ダイシング工程
と、を具備することを特徴とするダイシング方法を提供
する。The present invention is a dicing method for dicing a semiconductor wafer into a plurality of chips, wherein a first dicing saw removes at least half the thickness of the semiconductor wafer from the other main surface side of the semiconductor wafer according to a scribe line. Performing a first dicing using a dicing method, and using a second dicing saw that is thinner than the first dicing saw to reduce the processing speed compared to the first dicing. And a second dicing step of performing dicing into a plurality of chips by dicing.
【００１２】この方法によれば、一方の主面に形成され
たスクライブラインにしたがって半導体ウエハの他方の
主面側（反対側）からダイシングを行うので、第１ダイ
シングの際に、シリコンウエハ表面（素子形成面）が欠
けてしまうことがない。このため、素子形成側に損傷を
与えることがなくなり、チップ不良を減少させることが
できる。すなわち、この方法においては、例え第１ダイ
シングにおいて欠けが生じても素子形成の反対側に欠け
が生じることになるので、素子形成側に影響を与えるこ
とがない。According to this method, dicing is performed from the other main surface side (opposite side) of the semiconductor wafer in accordance with the scribe line formed on one main surface. The element formation surface is not chipped. Therefore, damage to the element forming side is not caused, and chip defects can be reduced. That is, in this method, even if chipping occurs in the first dicing, chipping occurs on the side opposite to the element formation, so that the element formation side is not affected.
【００１３】また、第１ダイシングソーよりも薄い第２
ダイシングソーを用いて第１ダイシングよりも処理速度
を遅くして、第１ダイシング後の半導体ウエハに対して
ダイシングを行うので、素子形成部分に損傷を与えるこ
となく、複数のチップに切断することが可能となる。Also, the second dicing saw, which is thinner than the first dicing saw,
Since the processing speed is slower than that of the first dicing using a dicing saw and dicing is performed on the semiconductor wafer after the first dicing, the semiconductor wafer can be cut into a plurality of chips without damaging the element formation portion. It becomes possible.
【００１４】本発明のダイシング方法においては、前記
スクライブラインは前記半導体ウエハの一方の主面側か
ら赤外線を照射して他方の主面で得られた赤外像を用い
て検出することが好ましい。これにより、半導体ウエハ
の反対側の主面に形成されたスクライブラインを確実に
検知することができ、正確にダイシングを行うことがで
きる。In the dicing method according to the present invention, it is preferable that the scribe line is detected by irradiating infrared rays from one main surface side of the semiconductor wafer and using an infrared image obtained on the other main surface. Thus, the scribe line formed on the opposite main surface of the semiconductor wafer can be reliably detected, and dicing can be performed accurately.
【００１５】[0015]
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付図面を参照して詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
【００１６】図１は、本発明の一実施の形態に係るダイ
シング方法を説明するための断面図であり、図２は、本
発明の一実施の形態に係るダイシング方法を説明するた
めのフローチャートである。本実施の形態においては、
半導体ウエハがシリコンウエハである場合について説明
する。FIG. 1 is a sectional view for explaining a dicing method according to one embodiment of the present invention, and FIG. 2 is a flowchart for explaining a dicing method according to one embodiment of the present invention. is there. In the present embodiment,
The case where the semiconductor wafer is a silicon wafer will be described.
【００１７】このダイシングは、具体的には、図２に示
すフローチャートにしたがって行われる。まず、シリコ
ンウエハの一方の主面（表面）１０ａには、図１（ａ）
に示すように、素子形成工程において形成された、チッ
プ領域を区画するためのスクライブライン１１が形成さ
れている。なお、シリコンウエハＷ上には、素子形成が
完了しているが、図１には記載していない。This dicing is specifically performed according to a flowchart shown in FIG. First, one main surface (front surface) 10a of the silicon wafer is provided with the structure shown in FIG.
As shown in FIG. 1, a scribe line 11 formed in the element forming step for partitioning a chip region is formed. Note that, although the device formation has been completed on the silicon wafer W, it is not shown in FIG.
【００１８】このスクライブライン１１は、ダイシング
ソーの幅よりも２〜３割程度広く形成することが好まし
い。例えば、ダイシングソーの幅が１００μｍ程度の場
合には、スクライブライン１１を１２０μｍ程度にす
る。The scribe line 11 is preferably formed to be 20 to 30% wider than the width of the dicing saw. For example, when the width of the dicing saw is about 100 μm, the scribe line 11 is set to about 120 μm.
【００１９】次いで、シリコンウエハＷの裏面１０ｂ側
からスクライブライン１１を赤外像を用いて検知して、
第１ダイシングにおけるアライメントを行う（ＳＴ２
１）。具体的には、シリコンウエハＷの表面側から赤外
線を照射して裏面で検出したスクライブラインの像を用
いて第１ダイシングのアライメントを行う。このように
して、スクライブラインを赤外線像を用いて検出するこ
とにより、シリコンウエハＷの反対側の主面に形成され
たスクライブライン１１を確実に検知することができ、
正確にダイシングを行うことができる。Next, a scribe line 11 is detected from the back surface 10b side of the silicon wafer W using an infrared image,
Perform alignment in first dicing (ST2)
1). Specifically, the first dicing alignment is performed using the image of the scribe line detected on the back side by irradiating infrared rays from the front side of the silicon wafer W. Thus, by detecting the scribe line using the infrared image, the scribe line 11 formed on the opposite main surface of the silicon wafer W can be reliably detected,
Dicing can be performed accurately.
【００２０】次いで、このスクライブラインに沿って、
シリコンウエハの裏面側から第１ダイシングを行う（Ｓ
Ｔ２２）。この第１ダイシングは、シリコンウエハＷの
厚さの半分以上、例えば８割程度行う。これにより、図
１（ｂ）に示すように、シリコンウエハＷの裏面１０ｂ
側からダイシング跡１２が形成される。すなわち、シリ
コンウエハＷの表面１０ａにはスクライブライン１１が
形成され、シリコンウエハＷの裏面１０ｂにはダイシン
グ跡１２が形成される。Next, along the scribe line,
First dicing is performed from the back side of the silicon wafer (S
T22). This first dicing is performed at least half the thickness of the silicon wafer W, for example, about 80%. As a result, as shown in FIG.
A dicing mark 12 is formed from the side. That is, scribe lines 11 are formed on the front surface 10a of the silicon wafer W, and dicing marks 12 are formed on the back surface 10b of the silicon wafer W.
【００２１】最後に、ダイシング跡１２に沿って裏面側
から第２ダイシングを行う（ＳＴ２３）。この第２ダイ
シングは、シリコンウエハＷの厚さの第１ダイシングで
残した厚さ、例えば２割程度行う。これにより、図１
（ｃ）に示すように、シリコンウエハＷがチップ１３に
分離される。Finally, the second dicing is performed from the back side along the dicing trace 12 (ST23). This second dicing is performed for the thickness of the silicon wafer W remaining in the first dicing, for example, about 20%. As a result, FIG.
As shown in (c), the silicon wafer W is separated into chips 13.
【００２２】なお、この第２ダイシングに用いるダイシ
ングソーには、第１ダイシングソーよりも幅の狭いもの
（薄いもの）を用いる。これは、第１ダイシングの際の
切断面が凸凹しているからである。上述したように、第
１ダイシングで使用するダイシングソーの幅が約１００
μｍである場合には、第２ダイシングでは、幅が約６０
μｍ程度のダイシングソーを用いることが望ましい。ま
た、第２ダイシングは、チップ１０４の損傷を抑えるた
めに、第１ダイシングよりも遅い処理速度で行う。The dicing saw used for the second dicing has a smaller width (thinner) than the first dicing saw. This is because the cut surface at the time of the first dicing is uneven. As described above, the width of the dicing saw used in the first dicing is about 100
μm, the width is about 60 in the second dicing.
It is desirable to use a dicing saw of about μm. The second dicing is performed at a lower processing speed than the first dicing in order to suppress damage to the chip 104.
【００２３】上記ダイシングにおいては、シリコンウエ
ハＷの厚さの半分以上をダイシングする第１ダイシング
と、第１ダイシング後のシリコンウエハＷに対してダイ
シングを行って複数のチップにする第２ダイシングとを
行っている。これにより、チップに損傷を与えずにダイ
シングを行うことができる。In the above dicing, a first dicing for dicing at least half of the thickness of the silicon wafer W and a second dicing for dicing the silicon wafer W after the first dicing into a plurality of chips are performed. Is going. Thus, dicing can be performed without damaging the chip.
【００２４】このように、第１ダイシングソーよりも薄
い第２ダイシングソーを用いて第１ダイシングよりも処
理速度を遅くして、第１ダイシング後の半導体ウエハに
対してダイシングを行うので、素子形成部分に損傷を与
えることなく、複数のチップに切断することが可能とな
る。As described above, the processing speed is slower than that of the first dicing using the second dicing saw thinner than the first dicing saw, and dicing is performed on the semiconductor wafer after the first dicing. It is possible to cut into a plurality of chips without damaging the portion.
【００２５】このように、上記実施の形態に係るダイシ
ング方法においては、一方の主面に形成されたスクライ
ブラインにしたがってシリコンウエハＷの他方の主面側
（反対側）からダイシングを行うので、ダイシングの際
に、シリコンウエハ表面（スクライブ面）が欠けてしま
うことがない。このため、チップに損傷を与えることが
なくなり、チップ不良を減少させることができる。すな
わち、この方法においては、例え第１ダイシングにおい
て欠けが生じても素子形成の反対側に欠けが生じること
になるので、素子形成側に影響を与えることがない。As described above, in the dicing method according to the above-described embodiment, dicing is performed from the other main surface side (opposite side) of silicon wafer W according to the scribe line formed on one main surface. In this case, the silicon wafer surface (scribed surface) is not chipped. Therefore, the chip is not damaged, and the chip defect can be reduced. That is, in this method, even if chipping occurs in the first dicing, chipping occurs on the side opposite to the element formation, so that the element formation side is not affected.
【００２６】本発明は上記実施の形態に限定されず、種
々変更して実施することが可能である。例えば、第１及
び第２ダイシングで使用するダイシングソーの幅や第１
ダイシングの際の処理深さなどは、適宜変更して実施す
ることが可能である。また、本発明においては、半導体
ウエハがシリコンウエハ以外のものである場合にも適用
することができる。The present invention is not limited to the above embodiment, but can be implemented with various modifications. For example, the width of the dicing saw used in the first and second dicing and the first
The processing depth and the like at the time of dicing can be appropriately changed and implemented. Further, the present invention can be applied to a case where the semiconductor wafer is other than a silicon wafer.
【００２７】[0027]
【発明の効果】以上説明したように本発明のダイシング
方法は、一方の主面に形成されたスクライブラインにし
たがって半導体ウエハの他方の主面側（反対側）からダ
イシングを行うので、スクライブ後のダイシングの際
に、シリコンウエハ表面（素子形成面）が欠けてしまう
ことがない。このため、チップに損傷を与えることがな
くなり、チップ不良を減少させることができる。As described above, according to the dicing method of the present invention, dicing is performed from the other main surface side (opposite side) of the semiconductor wafer according to the scribe line formed on one main surface. During dicing, the silicon wafer surface (element formation surface) does not chip. Therefore, the chip is not damaged, and the chip defect can be reduced.
【図１】（ａ）〜（ｃ）は、本発明の一実施の形態に係
るダイシング方法を説明するための断面図である。FIGS. 1A to 1C are cross-sectional views illustrating a dicing method according to an embodiment of the present invention.
【図２】本発明の一実施の形態に係るダイシング方法を
説明するためのフローチャート。FIG. 2 is a flowchart illustrating a dicing method according to an embodiment of the present invention.
【図３】（ａ）〜（ｃ）は、従来のダイシング方法を説
明するための断面図である。FIGS. 3A to 3C are cross-sectional views illustrating a conventional dicing method.
【図４】従来のダイシング方法を説明するためのフロー
チャート。FIG. 4 is a flowchart for explaining a conventional dicing method.
１０ａ…表面 １０ｂ…裏面 １１…スクライブライン １２…ダイシング跡 １３…チップ Ｗ…ウエハ 10a: Front surface 10b: Back surface 11: Scribe line 12: Dicing mark 13: Chip W: Wafer
Claims (2)
グするダイシング方法であって、 スクライブラインにしたがって前記半導体ウエハの他方
の主面側から前記半導体ウエハの厚さの半分以上を第１
ダイシングソーを用いてダイシングする第１ダイシング
を行う工程と、 前記第１ダイシングソーよりも薄い第２ダイシングソー
を用いて前記第１ダイシングよりも処理速度を遅くし
て、第１ダイシング後の半導体ウエハに対してダイシン
グを行って複数のチップにする第２ダイシング工程と、
を具備することを特徴とするダイシング方法。1. A dicing method for dicing a semiconductor wafer into a plurality of chips, wherein a first half or more of the thickness of the semiconductor wafer is reduced from a second main surface side of the semiconductor wafer along a scribe line to a first dicing method.
Performing a first dicing using a dicing saw, and using a second dicing saw that is thinner than the first dicing saw to lower a processing speed than the first dicing, thereby obtaining a semiconductor wafer after the first dicing. A second dicing step of dicing the wafer into a plurality of chips;
A dicing method comprising:
ハの一方の主面側から赤外線を照射して他方の主面で得
られた赤外像を用いて検出することを特徴とする請求項
１記載のダイシング方法。2. The semiconductor device according to claim 1, wherein the scribe line is irradiated with infrared light from one main surface of the semiconductor wafer and detected using an infrared image obtained on the other main surface. Dicing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013099A JP2001203175A (en) | 2000-01-21 | 2000-01-21 | Dicing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013099A JP2001203175A (en) | 2000-01-21 | 2000-01-21 | Dicing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001203175A true JP2001203175A (en) | 2001-07-27 |
Family
ID=18540740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000013099A Withdrawn JP2001203175A (en) | 2000-01-21 | 2000-01-21 | Dicing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001203175A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190779A (en) * | 2005-01-05 | 2006-07-20 | Disco Abrasive Syst Ltd | Method of dividing wafer |
| JP2007200917A (en) * | 2006-01-23 | 2007-08-09 | Disco Abrasive Syst Ltd | Dividing method of wafer |
| JP2016096167A (en) * | 2014-11-12 | 2016-05-26 | 富士ゼロックス株式会社 | Semiconductor chip manufacturing method, circuit board and electronic apparatus |
-
2000
- 2000-01-21 JP JP2000013099A patent/JP2001203175A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190779A (en) * | 2005-01-05 | 2006-07-20 | Disco Abrasive Syst Ltd | Method of dividing wafer |
| JP4694845B2 (en) * | 2005-01-05 | 2011-06-08 | 株式会社ディスコ | Wafer division method |
| JP2007200917A (en) * | 2006-01-23 | 2007-08-09 | Disco Abrasive Syst Ltd | Dividing method of wafer |
| JP2016096167A (en) * | 2014-11-12 | 2016-05-26 | 富士ゼロックス株式会社 | Semiconductor chip manufacturing method, circuit board and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786266A (en) | Multi cut wafer saw process | |
| US7494900B2 (en) | Back side wafer dicing | |
| US20050282360A1 (en) | Semiconductor wafer and manufacturing process for semiconductor device | |
| US20050101108A1 (en) | Semiconductor wafer dividing method | |
| CN105405806A (en) | Plasma Etching And Stealth Dicing Laser Process | |
| CN107634032B (en) | Wafer and wafer manufacturing method | |
| US11469141B2 (en) | Laser dicing for singulation | |
| US20160148842A1 (en) | Dicing of low-k wafers | |
| US7211500B2 (en) | Pre-process before cutting a wafer and method of cutting a wafer | |
| EP0776029B1 (en) | Improvements in or relating to semiconductor chip separation | |
| KR20100010841A (en) | Semiconductor chip layout and semiconductor chip with chip seperation region | |
| JP2001203175A (en) | Dicing method | |
| JPS63293939A (en) | Manufacture of semiconductor integrated circuit device | |
| JP2004214359A (en) | Substrate working method and device thereof | |
| JP2644069B2 (en) | Method for manufacturing semiconductor device | |
| JPH0442949A (en) | Semiconductor device with dicing slit | |
| JP2001217210A (en) | Dicing method | |
| TWI241645B (en) | Pre-process of cutting a wafer and method of cutting a wafer | |
| US6281031B1 (en) | Method of severing a semiconductor wafer | |
| JPS60149151A (en) | Dicing method for semiconductor wafer | |
| JP3221394B2 (en) | Dicing method for semiconductor device | |
| JPH04317355A (en) | Separation of semiconductor wafer | |
| CN112536535A (en) | Cutting method of silicon wafer of insulator and chip | |
| JPH04282852A (en) | Manufacture of semiconductor wafer and semiconductor device | |
| JPH0563076A (en) | Cutting method of semiconductor wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |