JP2001197139A - Ａｇｃ回路及びデータ通信装置 - Google Patents
Ａｇｃ回路及びデータ通信装置Info
- Publication number
- JP2001197139A JP2001197139A JP2000002134A JP2000002134A JP2001197139A JP 2001197139 A JP2001197139 A JP 2001197139A JP 2000002134 A JP2000002134 A JP 2000002134A JP 2000002134 A JP2000002134 A JP 2000002134A JP 2001197139 A JP2001197139 A JP 2001197139A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error
- error calculation
- output
- calculation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 10
- 230000010354 integration Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100537098 Mus musculus Alyref gene Proteins 0.000 description 1
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 1
- 101150095908 apex1 gene Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3089—Control of digital or coded signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/08—Amplitude regulation arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】本発明は、自動利得制御を行うＡＧＣ回路に関
し、疑似引込みや入力信号に追従した出力の変動を防止
することを目的としている。 【構成】第一の誤差計算回路のタップ値ａが所定値（＋
／−１ｄＢ）を超えるか否かを判定する。所定値を超え
る場合には第一の誤差計算回路出力（１）を、所定値を
超えない場合には第二の誤差計算回路出力（２）を、そ
れぞれ選択して出力する。
し、疑似引込みや入力信号に追従した出力の変動を防止
することを目的としている。 【構成】第一の誤差計算回路のタップ値ａが所定値（＋
／−１ｄＢ）を超えるか否かを判定する。所定値を超え
る場合には第一の誤差計算回路出力（１）を、所定値を
超えない場合には第二の誤差計算回路出力（２）を、そ
れぞれ選択して出力する。
Description
【０００１】
【発明の属する技術分野】本発明はデータ通信装置に関
し、特に等化器出力の平均レベルを一定にするＡＧＣ回
路を備えたデータ通信装置に関する。
し、特に等化器出力の平均レベルを一定にするＡＧＣ回
路を備えたデータ通信装置に関する。
【０００２】また、本発明はＡＧＣ回路に関する。
【０００３】
【従来の技術】従来より、データ通信装置ではＡＧＣ
（Automatic Gain Control）回路を用いて、入力する信
号（等化器出力）の平均レベルを一定にすることが行わ
れている。
（Automatic Gain Control）回路を用いて、入力する信
号（等化器出力）の平均レベルを一定にすることが行わ
れている。
【０００４】従来のＡＧＣ回路では、大きくわけて２通
りの回路が知られている。
りの回路が知られている。
【０００５】一つ目は、入力信号を二乗し、予め決めら
れたリファレンス（アイパターンの平均パワー）から二
乗された信号を減算、その結果のエラーを積分して、積
分結果を入力信号に対して乗算するというものである。
これにより、出力レベルが一定となる。等化回路は、図
３に図示される。
れたリファレンス（アイパターンの平均パワー）から二
乗された信号を減算、その結果のエラーを積分して、積
分結果を入力信号に対して乗算するというものである。
これにより、出力レベルが一定となる。等化回路は、図
３に図示される。
【０００６】もう一方は、入力信号（アイパターン）の
判定点と乗算した場合に一点となるような信号（正規化
信号）と入力信号とを乗算し、その結果のリアル成分を
一点のリアル成分から減算、その結果のエラーを積分し
て積分結果を入力信号に乗算するというものである。等
化回路は図４に図示される。
判定点と乗算した場合に一点となるような信号（正規化
信号）と入力信号とを乗算し、その結果のリアル成分を
一点のリアル成分から減算、その結果のエラーを積分し
て積分結果を入力信号に乗算するというものである。等
化回路は図４に図示される。
【０００７】図５は、アイパターンと判定面の例を示す
図面である。図５の場合には１６点の信号点が判定面上
に配置された例が図示されている。また、図６は図５に
図示された判定点と、正規化信号との関連を示す図面で
ある。例えば図６のエリア「０」の場合には、判定点は
「−３．０、３．０」であり、正規化信号は「−０．３
３３、−０．３３３」である。この場合、判定点と正規
化信号との乗算結果は「２．０、０．０」となる。
図面である。図５の場合には１６点の信号点が判定面上
に配置された例が図示されている。また、図６は図５に
図示された判定点と、正規化信号との関連を示す図面で
ある。例えば図６のエリア「０」の場合には、判定点は
「−３．０、３．０」であり、正規化信号は「−０．３
３３、−０．３３３」である。この場合、判定点と正規
化信号との乗算結果は「２．０、０．０」となる。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
ＡＧＣ回路では、下記のような問題が生じていた。
ＡＧＣ回路では、下記のような問題が生じていた。
【０００９】第一番目の方法では、入力信号の平均パワ
ーからの誤差を積分する構成を採用している。そのた
め、ＡＧＣ回路に平均パワーに比べて小さい信号や大き
い信号が入力した場合、大きな誤差が積分されてしま
う。従って、積分結果が入力信号に追従して変動してし
まうことになる。これを回避するためには、図３中の積
分時間を決定するパラメータαを小さくする必要があ
る。しかし、このパラメータαを小さくした場合、積分
時間が長くなり、その分ＡＧＣ回路出力が収束するまで
に長い時間を要する。
ーからの誤差を積分する構成を採用している。そのた
め、ＡＧＣ回路に平均パワーに比べて小さい信号や大き
い信号が入力した場合、大きな誤差が積分されてしま
う。従って、積分結果が入力信号に追従して変動してし
まうことになる。これを回避するためには、図３中の積
分時間を決定するパラメータαを小さくする必要があ
る。しかし、このパラメータαを小さくした場合、積分
時間が長くなり、その分ＡＧＣ回路出力が収束するまで
に長い時間を要する。
【００１０】一方、第二番目の方法では、正規間信号と
入力信号との乗算結果のリアル成分の誤差を積分してい
る。このため、例えば図７に図示されるようにアイパタ
ーンが本来のアイパターンの半分の大きさとなった場
合、引込み動作時に本来の大きさのアイパターンには戻
らず、半分の大きさのまま固まってしまう疑似引込みを
起こす可能性が生じてしまう。
入力信号との乗算結果のリアル成分の誤差を積分してい
る。このため、例えば図７に図示されるようにアイパタ
ーンが本来のアイパターンの半分の大きさとなった場
合、引込み動作時に本来の大きさのアイパターンには戻
らず、半分の大きさのまま固まってしまう疑似引込みを
起こす可能性が生じてしまう。
【００１１】本発明は、このような従来のＡＧＣ回路の
問題点を解決するためになされたものである。
問題点を解決するためになされたものである。
【００１２】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、第一の誤差計算回路と第二の誤差計算
回路とを備えるとともに、第一の誤差計算回路出力の値
を判定する判定手段を備え、第一の誤差計算回路の値が
予め定められた値よりも大きい場合には第一の誤差計算
回路出力結果に基づいて利得制御を行い、第一の誤差計
算回路出力の値が予め定められた値よりも小さい場合に
は第二の誤差計算回路出力結果に基づいて利得制御を行
うことを特徴とする。
めに、本発明は、第一の誤差計算回路と第二の誤差計算
回路とを備えるとともに、第一の誤差計算回路出力の値
を判定する判定手段を備え、第一の誤差計算回路の値が
予め定められた値よりも大きい場合には第一の誤差計算
回路出力結果に基づいて利得制御を行い、第一の誤差計
算回路出力の値が予め定められた値よりも小さい場合に
は第二の誤差計算回路出力結果に基づいて利得制御を行
うことを特徴とする。
【００１３】また、本発明は、誤差計算回路の出力経路
にはそれぞれ乗算器が設けられ、判定手段により選択さ
れた誤差計算回路の乗算器では誤差計算回路出力に対し
て１．０が乗算されるとともに、選択されなかった誤差
計算回路の乗算器では誤差計算回路出力に対して０．０
が乗算されることを特徴とする。
にはそれぞれ乗算器が設けられ、判定手段により選択さ
れた誤差計算回路の乗算器では誤差計算回路出力に対し
て１．０が乗算されるとともに、選択されなかった誤差
計算回路の乗算器では誤差計算回路出力に対して０．０
が乗算されることを特徴とする。
【００１４】一方、本発明では、誤差計算回路の出力経
路にはそれぞれＡＮＤ回路が設けられ、判定手段により
選択された誤差計算回路では誤差計算回路出力と１．０
のＡＮＤが取られるとともに、選択されなかった誤差計
算回路では誤差計算回路出力と０．０のＡＮＤが取られ
ることを特徴とする。
路にはそれぞれＡＮＤ回路が設けられ、判定手段により
選択された誤差計算回路では誤差計算回路出力と１．０
のＡＮＤが取られるとともに、選択されなかった誤差計
算回路では誤差計算回路出力と０．０のＡＮＤが取られ
ることを特徴とする。
【００１５】更に、本発明では、等化器と等化器出力の
自動利得制御を行う自動利得制御回路とを備えたデータ
通信装置において、自動利得制御回路はそれぞれ異なる
動作をする第一の誤差計算回路と第二の誤差計算回路
と、第一の誤差計算回路あるいは第二の誤差計算回路の
タップ値を判定する手段とを備え、判定手段により第一
の誤差計算回路あるいは第二の誤差計算回路のタップ値
と所定の値との大小関係を判別し、その結果に基づいて
第一の誤差計算回路と前記第二の誤差計算回路とを切り
替えて自動利得制御を行う。
自動利得制御を行う自動利得制御回路とを備えたデータ
通信装置において、自動利得制御回路はそれぞれ異なる
動作をする第一の誤差計算回路と第二の誤差計算回路
と、第一の誤差計算回路あるいは第二の誤差計算回路の
タップ値を判定する手段とを備え、判定手段により第一
の誤差計算回路あるいは第二の誤差計算回路のタップ値
と所定の値との大小関係を判別し、その結果に基づいて
第一の誤差計算回路と前記第二の誤差計算回路とを切り
替えて自動利得制御を行う。
【００１６】また、本発明は特に、タップ値が＋／−１
ｄＢを超える場合に第一あるいは第二の誤差計算回路の
一方により自動利得制御を行い、タップ値が＋／−１ｄ
Ｂを超えない場合に第一あるいは第二の誤差計算回路の
他方により自動利得制御を行うことを特徴とする。
ｄＢを超える場合に第一あるいは第二の誤差計算回路の
一方により自動利得制御を行い、タップ値が＋／−１ｄ
Ｂを超えない場合に第一あるいは第二の誤差計算回路の
他方により自動利得制御を行うことを特徴とする。
【００１７】
【発明の実施の形態】図１は、本発明の一実施形態が適
用される装置の例を図示する図面であり、モデムの内部
構成が図示されている。
用される装置の例を図示する図面であり、モデムの内部
構成が図示されている。
【００１８】送信データ（ＳＤ）は、モデムに入力した
後、信号点発生部に入力し、入力データに対応する信号
点が発生される。その後、ロールオフフィルタ（ＲＯ
Ｆ）やを介して変調部に転送され、変調された後に送信
信号として通信回線に出力される。
後、信号点発生部に入力し、入力データに対応する信号
点が発生される。その後、ロールオフフィルタ（ＲＯ
Ｆ）やを介して変調部に転送され、変調された後に送信
信号として通信回線に出力される。
【００１９】一方、通信回線から受信した受信信号は、
線路等化器（ＬＥＱ）を介して装置に入力し、復調部で
復調された後ロールオフフィルタ、等化器（ＥＱＬ）を
介してＡＧＣ回路に入力し、判定部で信号点判定がなさ
れた後受信データ（ＲＤ）として外部に出力される。
線路等化器（ＬＥＱ）を介して装置に入力し、復調部で
復調された後ロールオフフィルタ、等化器（ＥＱＬ）を
介してＡＧＣ回路に入力し、判定部で信号点判定がなさ
れた後受信データ（ＲＤ）として外部に出力される。
【００２０】図２は、本実施形態によるＡＧＣ回路の構
成を示す図面である。図において、二重線はベクトル信
号を、直線はスカラー信号をそれぞれ示す。
成を示す図面である。図において、二重線はベクトル信
号を、直線はスカラー信号をそれぞれ示す。
【００２１】ＡＧＣ回路に入力した等化器出力は、二つ
に分岐される。一方は二乗回路に入力し、レファレンス
信号（Ｒｅｆ１）との差分が算出される（１）。そし
て、その誤差が積分され（ａ）、入力信号と乗算され
る。
に分岐される。一方は二乗回路に入力し、レファレンス
信号（Ｒｅｆ１）との差分が算出される（１）。そし
て、その誤差が積分され（ａ）、入力信号と乗算され
る。
【００２２】ＡＧＣ回路に入力した信号の他方は、正規
化信号と乗算され、レファレンス信号（Ｒｅｆ２）との
差分が算出される（２）。
化信号と乗算され、レファレンス信号（Ｒｅｆ２）との
差分が算出される（２）。
【００２３】ここで、信号１、２、ａは判定部に入力す
る。判定部では、信号ａの大小関係を判定する。ここ
で、信号ａが＋／−１ｄＢ以下である場合には、判定部
は信号１を選択して出力する。一方、信号ａが＋／−１
ｄＢ以上である場合、判定部は信号２を選択して出力す
る。このように選択して出力された信号（ｂ）は、積分
された後等化器出力に対して乗算される。
る。判定部では、信号ａの大小関係を判定する。ここ
で、信号ａが＋／−１ｄＢ以下である場合には、判定部
は信号１を選択して出力する。一方、信号ａが＋／−１
ｄＢ以上である場合、判定部は信号２を選択して出力す
る。このように選択して出力された信号（ｂ）は、積分
された後等化器出力に対して乗算される。
【００２４】ここで、引込みの初期段階では、二乗回路
を用いたＡＧＣ回路による制御が実行される。この場合
には、疑似引込みが発生する可能性が極めて低くなる。
また、信号振幅の誤差が＋／−１ｄＢのレンジ内に引き
込んだ場合には、正規化信号との乗算を行うＡＧＣ回路
による制御が行われる。これによって、入力信号に追従
した変動が小さくなり、より正確な利得制御を行うこと
が可能となる。
を用いたＡＧＣ回路による制御が実行される。この場合
には、疑似引込みが発生する可能性が極めて低くなる。
また、信号振幅の誤差が＋／−１ｄＢのレンジ内に引き
込んだ場合には、正規化信号との乗算を行うＡＧＣ回路
による制御が行われる。これによって、入力信号に追従
した変動が小さくなり、より正確な利得制御を行うこと
が可能となる。
【図１】本発明の一実施形態が適用される装置の例。
【図２】一実施形態によるＡＧＣ回路の等価回路を示す
図。
図。
【図３】従来のＡＧＣ回路その１を示す図。
【図４】従来のＡＧＣ回路のその２を示す図。
【図５】アイパターンと判定面の例を示す図。
【図６】判定点と正規化信号との関係を示す図。
【図７】疑似引込みを起こしたアイパターンを示す図。
Claims (5)
- 【請求項１】第一の誤差計算回路と第二の誤差計算回路
とを備えるとともに、 第一の誤差計算回路出力の値を判定する判定手段を備
え、 前記第一の誤差計算回路の値が予め定められた値よりも
大きい場合には、第一の誤差計算回路出力結果に基づい
て利得制御を行い、前記第一の誤差計算回路出力の値が
予め定められた値よりも小さい場合には、第二の誤差計
算回路出力結果に基づいて利得制御を行うことを特徴と
する、ＡＧＣ回路。 - 【請求項２】前記ＡＧＣ回路において、 誤差計算回路の出力経路にはそれぞれ乗算器が設けら
れ、 前記判定手段により選択された誤差計算回路の乗算器で
は、誤差計算回路出力に対して１．０が乗算されるとと
もに、 選択されなかった誤差計算回路の乗算器では、誤差計算
回路出力に対して０．０が乗算されることを特徴とす
る、請求項１記載のＡＧＣ回路。 - 【請求項３】前記ＡＧＣ回路において、 誤差計算回路の出力経路にはそれぞれＡＮＤ回路が設け
られ、 前記判定手段により選択された誤差計算回路では、誤差
計算回路出力と１．０のＡＮＤが取られるとともに、 選択されなかった誤差計算回路では、誤差計算回路出力
と０．０のＡＮＤが取られることを特徴とする、請求項
１記載のＡＧＣ回路。 - 【請求項４】等化器と、前記等化器出力の自動利得制御
を行う自動利得制御回路とを備えたデータ通信装置にお
いて、 前記自動利得制御回路は、それぞれ異なる動作をする第
一の誤差計算回路と第二の誤差計算回路と、前記第一の
誤差計算回路あるいは第二の誤差計算回路のタップ値を
判定する手段とを備え、 前記判定手段により、前記第一の誤差計算回路あるいは
第二の誤差計算回路のタップ値と所定の値との大小関係
を判別し、その結果に基づいて、第一の誤差計算回路と
前記第二の誤差計算回路とを切り替えて自動利得制御を
行うことを特徴とする、データ通信装置。 - 【請求項５】前記ＡＧＣ回路において、前記タップ値が
＋／−１ｄＢを超える場合に第一あるいは第二の誤差計
算回路の一方により自動利得制御を行い、前記タップ値
が＋／−１ｄＢを超えない場合に第一あるいは第二の誤
差計算回路の他方により自動利得制御を行うことを特徴
とする、請求項４記載のデータ通信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002134A JP2001197139A (ja) | 2000-01-11 | 2000-01-11 | Ａｇｃ回路及びデータ通信装置 |
| US09/756,793 US6882684B2 (en) | 2000-01-11 | 2001-01-10 | Automatic gain control circuit, data communication device and automatic gain control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002134A JP2001197139A (ja) | 2000-01-11 | 2000-01-11 | Ａｇｃ回路及びデータ通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001197139A true JP2001197139A (ja) | 2001-07-19 |
Family
ID=18531273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000002134A Pending JP2001197139A (ja) | 2000-01-11 | 2000-01-11 | Ａｇｃ回路及びデータ通信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6882684B2 (ja) |
| JP (1) | JP2001197139A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007097219A1 (ja) * | 2006-02-22 | 2007-08-30 | National Institute Of Advanced Industrial Science And Technology | データ伝送方法およびデータ送信装置 |
| JP2008028647A (ja) * | 2006-07-20 | 2008-02-07 | Hitachi Kokusai Electric Inc | 受信装置 |
| US10571485B2 (en) | 2014-06-06 | 2020-02-25 | Atlantic Inertial Systems, Limited | Accelerometers |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030033463A1 (en) * | 2001-08-10 | 2003-02-13 | Garnett Paul J. | Computer system storage |
| US7640463B2 (en) * | 2006-06-30 | 2009-12-29 | Lsi Corporation | On-chip receiver eye finder circuit for high-speed serial link |
| US8494467B2 (en) * | 2011-07-12 | 2013-07-23 | Renesas Mobile Corporation | Automatic gain control configuration |
| CN110083083A (zh) * | 2019-03-12 | 2019-08-02 | 常州大学 | 一种基于模拟乘法器和积分器的电平自动调节电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4689805A (en) * | 1986-04-29 | 1987-08-25 | Oy Nokia Ab | Method of and a device for correcting signal distortion caused by a cable |
| US5040194A (en) * | 1986-07-15 | 1991-08-13 | Hayes Microcomputer Products, Inc. | Method and apparatus for providing for automatic gain control of incoming signals in a modem |
| US4989074A (en) * | 1988-09-27 | 1991-01-29 | Matsushita Electric Industrial Co., Ltd. | Digital automatic gain control apparatus |
| DE3926272A1 (de) * | 1989-08-09 | 1991-02-14 | Thomson Brandt Gmbh | Schaltungsanordnung zur automatischen verstaerkungsregelung |
| JPH06244889A (ja) * | 1993-02-15 | 1994-09-02 | Fujitsu Ltd | モデム復調部用受信レベル調整回路 |
| US6154503A (en) * | 1996-06-07 | 2000-11-28 | Sharp Kk Corporation | Automatic gain control system that responds to baseband signal distortion |
| CA2201834A1 (en) * | 1997-04-04 | 1998-10-04 | Gennum Corporation | Serial digital data communications receiver with improved automatic cable equalizer, agc system, and dc restorer |
| US6324228B1 (en) * | 1998-12-30 | 2001-11-27 | International Business Machines Corporation | Method and apparatus for robust frequency tracking in strong channel interference using carrier signal relative strength and frequency error |
| US6369857B1 (en) * | 1999-05-13 | 2002-04-09 | Sarnoff Corporation | Receiver for analog and digital television signals |
| US6516183B1 (en) * | 1999-09-10 | 2003-02-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for disturbance compensation of a direct conversion receiver in a full duplex transceiver |
-
2000
- 2000-01-11 JP JP2000002134A patent/JP2001197139A/ja active Pending
-
2001
- 2001-01-10 US US09/756,793 patent/US6882684B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007097219A1 (ja) * | 2006-02-22 | 2007-08-30 | National Institute Of Advanced Industrial Science And Technology | データ伝送方法およびデータ送信装置 |
| JP2007259400A (ja) * | 2006-02-22 | 2007-10-04 | National Institute Of Advanced Industrial & Technology | データ伝送方法およびデータ送信装置 |
| JP4649597B2 (ja) * | 2006-02-22 | 2011-03-09 | 独立行政法人産業技術総合研究所 | データ送信装置 |
| US8284856B2 (en) | 2006-02-22 | 2012-10-09 | National Institute Of Advanced Industrial Science And Technology | Data transmitting method and data transmitting apparatus |
| JP2008028647A (ja) * | 2006-07-20 | 2008-02-07 | Hitachi Kokusai Electric Inc | 受信装置 |
| US10571485B2 (en) | 2014-06-06 | 2020-02-25 | Atlantic Inertial Systems, Limited | Accelerometers |
Also Published As
| Publication number | Publication date |
|---|---|
| US6882684B2 (en) | 2005-04-19 |
| US20010016019A1 (en) | 2001-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003198405A (ja) | 無線受信機 | |
| US10090870B1 (en) | Signal detection and power measurement with multi-band filter to mitigate narrowband interference | |
| CA2037824C (en) | Diversity circuit and frame phase (or sampling timing) estimation circuit using the diversity circuit | |
| JP3099831B2 (ja) | 自動等化器 | |
| JP2001197139A (ja) | Ａｇｃ回路及びデータ通信装置 | |
| EP0674398B1 (en) | Delay spread sensor and detection switching circuit using it | |
| US10091030B2 (en) | Blind channel equaliser | |
| JP3350290B2 (ja) | 受信装置 | |
| CN110460385B (zh) | 相位噪声补偿装置及方法、接收机 | |
| US9191048B2 (en) | Quadrature impulse noise remover | |
| US6282246B1 (en) | Frequency modulation method and modem unit employing such method | |
| US6259750B1 (en) | Digital phase reversal detector | |
| JP3225257B2 (ja) | Ｆｍ受信機 | |
| EP0920161A2 (en) | Equalisation with zeroing of low correlation values | |
| KR19990066518A (ko) | 적응등화기의 모드변환제어장치 | |
| JP2769519B2 (ja) | ディレースプレッドセンサ及びそれを使った検波切り替え回路 | |
| JP2526475B2 (ja) | 交差偏波間干渉除去器付復調装置 | |
| KR100469239B1 (ko) | 디지털 ｔｖ 변조기의 자동 이득 보상 방법 | |
| CN109729027A (zh) | 符号率估计装置与符号率估计方法 | |
| JP4317686B2 (ja) | 自動等化回路 | |
| JPS636935A (ja) | プリアンブル検出回路 | |
| JP2000068901A (ja) | データ伝送装置、自動レベル調整方法及び引込み制御方法 | |
| JP2006005614A (ja) | 通信装置およびｓｉｒ測定方法 | |
| JPH04330839A (ja) | モデム装置 | |
| KR19980085437A (ko) | 협대역 잡음 제거장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061114 |