JP2001189458A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001189458A JP2001189458A JP36118999A JP36118999A JP2001189458A JP 2001189458 A JP2001189458 A JP 2001189458A JP 36118999 A JP36118999 A JP 36118999A JP 36118999 A JP36118999 A JP 36118999A JP 2001189458 A JP2001189458 A JP 2001189458A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- silicon film
- source
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 80
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 147
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000001678 irradiating effect Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 95
- 239000012535 impurity Substances 0.000 claims description 26
- 230000004913 activation Effects 0.000 claims description 18
- 238000002425 crystallisation Methods 0.000 claims description 15
- 230000008025 crystallization Effects 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 abstract description 33
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 32
- 239000011521 glass Substances 0.000 abstract description 5
- 239000003513 alkali Substances 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 239000010408 film Substances 0.000 description 397
- 229910052814 silicon oxide Inorganic materials 0.000 description 30
- 239000010410 layer Substances 0.000 description 25
- 238000001312 dry etching Methods 0.000 description 22
- 238000000206 photolithography Methods 0.000 description 21
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 18
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 18
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 210000002858 crystal cell Anatomy 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 11
- 230000010355 oscillation Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 238000000059 patterning Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910001297 Zn alloy Inorganic materials 0.000 description 5
- QELJHCBNGDEXLD-UHFFFAOYSA-N nickel zinc Chemical compound [Ni].[Zn] QELJHCBNGDEXLD-UHFFFAOYSA-N 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910018999 CoSi2 Inorganic materials 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 229910020968 MoSi2 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
た半導体装置を高い歩留まりで製造することが可能な半
導体装置の製造方法を提供する。 【解決手段】 石英ガラスや無アルカリガラスなどの基
板1上に、非晶質シリコン膜2aを形成する。その非晶
質シリコン膜2a上にWシリサイド膜(導電膜)4bを
形成する。そして、Wシリサイド膜(導電膜)4bに対
し、高周波やYAGレーザービームなどの電磁波を照射
することにより、Wシリサイド膜(導電膜)4bを発熱
させ、この熱を利用して、非晶質シリコン膜2aを多結
晶シリコン膜2に変える。
Description
(Thin Film Transistor)等の半導体装置の製造方法に関
するものである。
液晶ディスプレイ(LCD:Liquid Crystal Display)の
画素駆動素子(画素駆動用トランジスタ)として、透明
絶縁基板上に形成された多結晶シリコン膜を能動層に用
いた薄膜トランジスタ(以下、多結晶シリコンTFTと
いう)が採用されている。
膜を能動層に用いた薄膜トランジスタに比べ、移動度が
大きく駆動能力が高いという利点がある。そのため、多
結晶シリコンTFTを用いれば、高性能なLCDを実現
できる上に、画素部(表示部)だけでなく周辺駆動回路
(ドライバ部)までを同一基板上に一体に形成すること
ができる。
て、能動層としての多結晶シリコン膜の形成方法として
は、基板上に直接多結晶シリコン膜を堆積させる方法や
基板上に非晶質シリコン膜を形成した後に、これを多結
晶化する方法等がある。このうち、多結晶シリコン膜を
直接基板に堆積させる方法は、例えば、CVD法を用
い、高温下で堆積させるという比較的簡単な工程であ
る。
れを多結晶化するには、固相成長法が一般的である。こ
の固相成長法は、非晶質シリコン膜に熱処理を行うこと
により、固体のままで多結晶化させて多結晶シリコン膜
を得る方法である。
に900℃程度の高い温度を使用することから、高温プ
ロセスと呼ばれており、耐熱性の高い基板(例えば、石
英基板)を用いた場合には、処理時間が短く済むという
利点がある。
価であり、比較的安価なガラス基板を用いた場合には、
基板に熱歪みが生じて好ましくなく、近年では、低温プ
ロセスを用いた開発が盛んである。
は、高性能化が必須であり、このために、低温プロセス
を用いたTFTの構成材料の高品質化をはじめとする様
々なアプローチがなされている。
料の高品質化技術として、非晶質シリコン膜を出発材料
とし、エキシマレーザーアニール法によって、多結晶シ
リコン膜を形成する技術が開発されている。
ール法は、アニールする半導体膜の膜厚や膜質により吸
収率が大きく影響され、アニールを均一に行うことがで
きず、素子特性がばらついて歩留まりを低下させる原因
となる。特に、パルス発振のレーザーを用いたものにあ
っては、パルス発振の不安定さに起因したビーム強度の
バラツキにより、素子特性のバラツキが顕著である。
斯かる問題点を解決するものである。
製造方法は、基板上に第1非晶質シリコン膜を形成する
第1の工程と、前記第1非晶質シリコン膜の上に導電膜
を形成する第2の工程と、前記導電膜に電磁波を照射す
ることにより導電膜を発熱させ、この熱を利用して前記
第1非晶質シリコン膜を第1多結晶シリコン膜に変える
第3の工程と、を含むことをその要旨とする。
項1の発明において、前記導電膜が金属膜を含むことを
その要旨とする。
項1の発明において、前記導電膜が金属膜とその下の第
2非晶質シリコン膜との積層構造を含むことをその要旨
とする。
項1乃至3のいずれか1項の発明において、前記電磁波
が高周波を含むことをその要旨とする。
項1乃至3のいずれか1項の発明において、前記電磁波
がYAGレーザー光を含むことをその要旨とする。
項1乃至3のいずれか1項の発明において、前記第2の
工程の前に、前記第1非晶質シリコン膜の上に絶縁膜を
形成する工程を更に備えることをその要旨とする。
項3の発明において、前記第3の工程において、前記第
2非晶質シリコン膜を第2多結晶シリコン膜に変えるこ
とをその要旨とする。
項6の発明において、前記第3の工程の後に、前記導電
膜をゲート電極として加工し、前記第1多結晶シリコン
膜を能動層とするトランジスタを形成することをその要
旨とする。
項1〜8のいずれか1項の発明において、導電膜は、第
3の工程の後にゲート電極として加工される。また、第
3の工程に先だって、第1非晶質シリコン膜に不純物を
導入することによってソース・ドレイン領域を形成す
る。そして、第3の工程において、ゲート電極となる導
電膜に電磁波を照射することにより導電膜を発熱させ、
この熱を利用して、第1非晶質シリコンから第1多結晶
シリコンへの結晶化と、ソース・ドレイン領域の活性化
とを同時に行う。
求項1〜8のいずれか1項の発明において、導電膜は、
第3の工程の後に遮光膜として加工される。また、第3
の工程に先だって、第1非晶質シリコン膜に不純物を導
入することによってソース・ドレイン領域を形成する。
そして、第3の工程において、遮光膜となる導電膜に電
磁波を照射することにより導電膜を発熱させ、この熱を
利用して、第1非晶質シリコンから第1多結晶シリコン
への結晶化と、ソース・ドレイン領域の活性化とを同時
に行う。
求項1〜8のいずれか1項の発明において、導電膜は、
第3の工程の後にソース・ドレイン配線として加工され
る。第3の工程に先だって、第1非晶質シリコン膜に不
純物を導入することによってソース・ドレイン領域を形
成する。そして、第3の工程において、ソース・ドレイ
ン配線となる導電膜に電磁波を照射することにより導電
膜を発熱させ、この熱を利用して、第1非晶質シリコン
から第1多結晶シリコンへの結晶化と、ソース・ドレイ
ン領域の活性化とを同時に行う。
求項1〜3、6〜11のいずれか1項の発明において、
電磁波は、連続発振レーザー光を含む。
した第1実施形態における半導体装置の製造方法を図面
に基づいて説明する。
ロセスを順次説明するための半導体装置の断面図を示し
ている。
どの基板1上に、SiO2やSiNなどの絶縁性薄膜1
aをCVD法やスパッタ法などにより形成する。この絶
縁性薄膜1aは、後述する熱処理の際に、基板1中の不
純物が上層に拡散することを防止する。
に、プラズマCVD法を用いて非晶質シリコン膜2a
(膜厚約55nm)を形成する。尚、この非晶質シリコ
ン膜2aが本発明における「第1非晶質シリコン膜」に
相当する。
間の脱水素処理を行った後、フォトリソグラフィ技術、
RIE法によるドライエッチング技術を用いて、非晶質
シリコン膜2aを所定形状に加工する。
ラズマCVD法により、シリコン酸化膜からなるゲート
絶縁膜3(膜厚約100nm)を形成する。尚、このゲ
ート絶縁膜3が本発明における「絶縁膜」に相当する。
に、減圧CVD法により非晶質シリコン膜(膜厚約10
0nm)4aを堆積する。この非晶質シリコン膜4a
は、その形成時に不純物(N型ならヒ素やリン、P型な
らボロン)がドープされているが、ノンドープ状態で堆
積し、その後に不純物を注入してもよい。尚、この非晶
質シリコン膜4aが本発明における「導電膜および第2
非晶質シリコン膜」に相当する。
膜4aの上にタングステンシリサイド(Wシリサイド:
WSi2)膜4b(膜厚約100nm)を形成する。
尚、このWシリサイド膜4bが本発明における「導電
膜」に相当する。
全体を約350℃に加熱した状態で、基板の長手方向か
ら約2.45GHz,約1GWの高周波を約0.3秒間
照射し、同時に、これに垂直な方向から約1.17GH
z,約1GWの高周波を約0.3秒間照射する(したが
って、図示しない高周波発振装置は、2方向にそれぞれ
1台ずつ設けられている)。これにより、高周波が、W
シリサイド膜4bの自由電子(伝導電子)を運動させ、
Wシリサイド膜4b自身が発熱する。この熱により、非
晶質シリコン膜2aおよび非晶質シリコン膜4aがアニ
ールされて、非晶質シリコン膜2aが多結晶シリコン膜
2に変わると共に非晶質シリコン膜4aが多結晶シリコ
ン膜4cに変わる。また、導電性を有する非晶質シリコ
ン膜4a自身も同様に発熱し、この熱によっても非晶質
シリコン膜2aの多結晶化が促進される。
リサイド膜4bからの放射熱により加熱することによ
り、多結晶シリコン膜4cを形成する。また、非晶質シ
リコン膜2aを、非晶質シリコン膜4aおよびWシリサ
イド膜4bからの放射熱により加熱することにより、多
結晶シリコン膜2を形成する。尚、この多結晶シリコン
膜2が本発明における「第1多結晶シリコン膜」に相当
し、多結晶シリコン膜4cが本発明における「第2多結
晶シリコン膜」に相当する。
り、Wシリサイド膜4bの上にシリコン酸化膜5を堆積
した後、フォトリソグラフィ技術、RIE法によるドラ
イエッチング技術を用いて、多結晶シリコン膜4c、W
シリサイド膜4bおよびシリコン酸化膜5を所定形状に
加工する。多結晶シリコン膜4cは、Wシリサイド膜4
bとともにポリサイド構造のゲート電極4として使用す
る。
り、ゲート電極4およびシリコン酸化膜5をマスクとし
て、多結晶シリコン膜2に不純物を注入し、ソース・ド
レイン領域6を形成する。
びシリコン酸化膜5の上に、常圧CVD法によりシリコ
ン酸化膜を堆積し、これを異方性全面エッチバックする
ことにより、ゲート電極4およびシリコン酸化膜5の側
方にサイドウォール7を形成する。更に、このサイドウ
ォール7およびシリコン酸化膜5をレジスト8で覆い、
再び自己整合技術により、レジスト8をマスクとして多
結晶シリコン膜2に不純物を注入して、LDD(Lightly
Doped Drain)構造を形成する。
aling)法による急速加熱を行う。RTA法による加熱
は、高温を用いるが、きわめて短時間で終えることがで
きるので、基板1が変形する心配はない。
FT:Thin Film Transistor)Aが形成される。
=5/5(μm)のn型薄膜トランジスタ(A)を作製
し、その電気的特性を測定したところ、電気効果移動
度:170cm2/Vs,Vth:0.2V,S値:
0.03V/dec.と良好な数値を得ることができ
た。また、絶縁膜のTZDB(Time Zero Dielectric B
reakdown)は、8.5MV/cmであった。この理由
は、非晶質シリコン膜2aの多結晶化が、Siの融点
(約1414℃)に近い温度で行われたこと、シリコン
酸化膜3を形成してから熱処理して非晶質シリコン膜2
aを多結晶化するので、多結晶化の際、非晶質シリコン
膜2aとシリコン酸化膜3との界面の整合性が高くなる
こと、更には、多結晶化の際にシリコン酸化膜3自身の
緻密化が促進されて、シリコン酸化膜3の膜質が向上す
ること、が考えられる。
bおよび非晶質シリコン膜4aの発熱温度が約1350
〜1400℃にまで上昇するが、加熱に要する時間が
0.3秒と短いため、熱が基板1全体に伝わることが無
く、基板1として変形温度が約750℃以下の安価な基
板を用いても何ら問題は生じない。
デバイスの全面に、プラズマ酸化膜と常圧CVD法によ
るシリコン酸化膜との積層構造から成る層間絶縁膜9を
形成する。
法によるドライエッチング技術を用いて、層間絶縁膜9
に、ソース・ドレイン領域6とコンタクトするコンタク
トホール10を形成する。
パッタ法により、Ti/Al−Si合金/Tiの積層構
造からなる配線層を堆積し、フォトリソグラフィ技術、
RIE法によるドライエッチング技術を用いて、ソース
・ドレイン電極11として加工する。
り、デバイスの全面に保護膜としてのシリコン酸化膜1
2(シリコン窒化膜でもよい)を薄く堆積させる。
に、SOG(Spin On Glass)膜13を3回にわたって
塗布し、デバイス表面の凹凸を平坦化する。
レジストの剥離性が悪く、また水分を吸収しやすいの
で、この保護膜として、CVD法により、SOG膜13
の上に更にシリコン酸化膜14(シリコン窒化膜でもよ
い)を薄く堆積させる。
フィ技術、RIE法によるドライエッチング技術を用い
て、前記シリコン酸化膜12/SOG膜13/シリコン
酸化膜14に、前記ソース・ドレイン電極11に通じる
コンタクトホール15を形成し、デバイスの全面に、画
素電極としてのITO膜16をスパッタ蒸着させる。
膜16を電極形状に加工すべく、ITO膜16の上にレ
ジストパターンを形成した後、まず、臭化水素ガス(H
Br)を用いたRIE法によりITO膜16をエッチン
グし、シリコン酸化膜14が露出しはじめた時点で、ガ
スを塩素ガス(Cl2)に切り替え、そのまま最後まで
エッチングを継続する。
Dの片側TFT基板を形成した後は、表面に共通電極1
7が形成された透明絶縁基板18を相対向させ、各基板
1、18の間に液晶を封入して液晶層19を形成するこ
とにより、LCDの画素部を完成させる。
ブマトリクス方式LCDのブロック構成図である。
・・・Gn,Gn+1・・・Gmと各データ線(ドレイン配線)D1・・・D
n,Dn+1・・・Dmとが配置されている。各ゲート配線と各ド
レイン配線とはそれぞれ直交し、その直交部分に画素2
1が設けられている。そして、各ゲート配線は、ゲート
ドライバ22に接続され、ゲート信号(走査信号)が印
加されるようになっている。また、各ドレイン配線は、
ドレインドライバ(データドライバ)23に接続され、
データ信号(ビデオ信号)が印加されるようになってい
る。これらのドライバ22、23によって周辺駆動回路
24が構成されている。
くともいずれか一方を画素部20と同一基板上に形成し
たLCDは、一般にドライバ一体型(ドライバ内蔵型)
LCDと呼ばれている。尚、ゲートドライバ22が、画
素部20の両端に設けられている場合もある。また、ド
レインドライバ23が、画素部20の両側に設けられて
いる場合もある。
子にも前記多結晶シリコンTFT(A)と同等の製造方
法で作成した多結晶シリコンTFTを用いており、多結
晶シリコンTFT(A)の作製に並行して、同一基板上
に形成される。尚、この周辺駆動回路24用の多結晶シ
リコンTFTは、LDD構造ではなく、通常のシングル
ドレイン構造を採用している(もちろん、LDD構造で
あってもよい)。
コンTFTは、CMOS構造に形成することにより、各
ドライバ22、23としての寸法の縮小化を実現してい
る。
との直交部分に設けられている画素21の等価回路を示
す。
(前記薄膜トランジスタAと同様)、液晶セルLC、補
助容量Csから構成される。ゲート配線GnにはTFTの
ゲートが接続され、ドレイン配線DnにはTFTのドレ
インが接続されている。そして、TFTのソースには、
液晶セルLCの表示電極(画素電極)と補助容量(蓄積
容量又は付加容量)Csとが接続されている。
り、信号蓄積素子が構成される。液晶セルLCの共通電
極(表示電極の反対側の電極)には電圧Vcomが印加さ
れている。一方、補助容量Csにおいて、TFTのソー
スと接続される側の反対側の電極には定電圧VRが印加
されている。この液晶セルLCの共通電極は、文字通り
全ての画素21に対して共通した電極となっている。そ
して、液晶セルLCの表示電極と共通電極との間には静
電容量が形成されている。尚、補助容量Csにおいて、
TFTのソースと接続される側の反対側の電極は、隣の
ゲート配線Gn+1と接続されている場合もある。
ゲート配線Gnを正電圧にしてTFTのゲートに正電圧
を印加すると、TFTがオンとなる。すると、ドレイン
配線Dnに印加されたデータ信号で、液晶セルLCの静
電容量と補助容量Csとが充電される。反対に、ゲート
配線Gnを負電圧にしてTFTのゲートに負電圧を印加
すると、TFTがオフとなり、その時点でドレイン配線
Dnに印加されていた電圧が、液晶セルLCの静電容量
と補助容量Csとによって保持される。このように、画
素21へ書き込みたいデータ信号をドレイン配線に与え
てゲート配線の電圧を制御することにより、画素21に
任意のデータ信号を保持させておくことができる。その
画素21の保持しているデータ信号に応じて液晶セルL
Cの透過率が変化し、画像が表示される。
に、書き込み特性と保持特性とがある。書き込み特性に
対して要求されるのは、画素部20の仕様から定められ
た単位時間内に、信号蓄積素子(液晶セルLCおよび補
助容量Cs)に対して所望のビデオ信号電圧を十分に書
き込むことができるかどうかという点である。また、保
持特性に対して要求されるのは、信号蓄積素子に一旦書
き込んだビデオ信号電圧を必要な時間だけ保持すること
ができるかどうかという点である。
蓄積素子の静電容量を増大させて書き込み特性および保
持特性を向上させるためである。すなわち、液晶セルL
Cは、その構造上、静電容量の増大には限界がある。そ
こで、補助容量Csによって液晶セルLCの静電容量の
不足分を補うわけである。
の作用効果を奏する。
イド膜4bからの放射熱により、加熱することにより、
多結晶シリコン膜4cを形成する。また、非晶質シリコ
ン膜2aを、非晶質シリコン膜4aおよびWシリサイド
膜4bからの放射熱により、加熱することにより、多結
晶シリコン膜2を形成する。その結果、多結晶シリコン
TFTデバイスおよびTFTを使用したLCDデバイス
の特性のバラツキを防止し、歩留まりを向上させること
ができる。
晶化するための熱源としてのWシリサイド膜4bをゲー
ト電極4の一部として利用することにより、一旦Wシリ
コン膜4bを(更には、多結晶シリコン膜4cを)剥離
してから新たにゲート電極を形成することに比べて、工
程数を削減することができる。
ド膜4b(非晶質シリコン膜4a)との間に、シリコン
酸化膜3を介在させている。すなわち、シリコン酸化膜
3を形成してから熱処理して非晶質シリコン膜2aを多
結晶化するので、多結晶化の際、非晶質シリコン膜2a
とシリコン酸化膜3との界面の整合性が高くなる。更に
は、多結晶化の際にシリコン酸化膜3自身の緻密化が促
進されて、シリコン酸化膜3の膜質が向上する。したが
って、このシリコン酸化膜3をゲート絶縁膜として用い
た薄膜トランジスタ(A)の電気的特性が良好になる。
3とWシリサイド膜4bとの間に、非晶質シリコン膜4
aを介在させているので、この非晶質シリコン膜4aが
バッファ層となって、シリコン酸化膜3やWシリサイド
膜4bに加わる熱応力が緩和され、Wシリサイド膜4b
にクラックが発生したり、シリコン酸化膜3の歪みに起
因したトラップ準位の発生および多結晶シリコン膜2の
結晶欠陥の発生が抑制される。
びTFTを、いわゆる低温プロセスで行うことができる
ので、基板1として安価なガラス基板を採用することが
でき、LCDデバイスの低コスト化を実現することがで
きる。
実施形態を以下に説明する。本第2実施形態が第1実施
形態と異なるのは、上記工程5において、高周波の照射
に代えてYAG(Yttrium Alminum Garnet)レーザービ
ームを照射することのみでありその他の工程は同様であ
るので、ここでは工程5に代わる工程5aのみ説明す
る。
AGレーザービームを照射、走査してアニール処理を行
う。これにより、Wシリサイド膜4b自身が発熱し、こ
の熱により、非晶質シリコン膜2aおよび非晶質シリコ
ン膜4aがアニールされて、非晶質シリコン膜2aが多
結晶シリコン膜2に変わると共に非晶質シリコン膜4a
が多結晶シリコン膜4cに変わる。また、導電性を有す
る非晶質シリコン膜4a自身も同様に発熱し、この熱に
よっても非晶質シリコン膜2aの多結晶化が促進され
る。
リサイド膜4bからの放射熱により、加熱することによ
り、多結晶シリコン膜4cを形成する。また、非晶質シ
リコン膜2aを、非晶質シリコン膜4aおよびWシリサ
イド膜4bからの放射熱により、加熱することにより、
多結晶シリコン膜2を形成する。特に、熱源として用い
たYAGレーザーは、連続発振のため安定性が高く、非
晶質シリコン膜2a,4a全体を均一に加熱することが
できるので、多結晶化がバラツクことなく良好に行われ
る。
約5mm,走査速度:約1cm/s,発振エネルギー:
約10kWである。
ーザー等を使用してもよい。
アニールに、高スループットレーザー照射法を用いる。
即ち、図19において、101はYAGレーザー、10
2はこのYAGレーザー101からのレーザービームを
反射する反射鏡、103は反射鏡102からのレーザー
ビームをシート状に加工し、基板1に照射するレーザー
ビーム制御光学系である。
の作用効果に加えて以下のとおりの作用効果を奏する。
ー加熱を行うので、非晶質シリコン膜2a,4a全体を
均一に加熱することができ、多結晶化がバラツクことな
く良好に行われ、多結晶シリコン膜2,4の高品位化を
実現することができる。
明の第3実施形態による製造プロセスを説明するための
断面図である。図20〜図24を参照して、この第3実
施形態では、上記した第1および第2実施形態と異な
り、トップゲート型のTFTの製造プロセスにおいて、
ゲート電極となる導電膜に連続発振のレーザー(エネル
ギー波)を照射することによって、非晶質シリコン膜か
ら多結晶シリコン膜への結晶化と、ソース・ドレイン領
域の活性化とを同時に行う。以下、第3実施形態の製造
プロセスを図20〜図24を参照して詳細に説明する。
に、減圧CVD法またはプラズマCVD法などを用いて
非晶質シリコン膜32aを形成する。この非晶質シリコ
ン膜32aは、本発明の「第1非晶質シリコン膜」を構
成する。また、プラズマCVD法などを用いて非晶質シ
リコン膜32a上にシリコン酸化膜からなるゲート絶縁
膜33を形成する。このゲート絶縁膜33は、本発明の
「絶縁膜」を構成する。フォトリソグラフィ技術とドラ
イエッチング技術とを用いて、ゲート絶縁膜33および
非晶質シリコン膜32aをパターンニングすることによ
って、島(アイランド)を形成する。
膜32aの活性層となる領域を覆うように、ゲート絶縁
膜33上にレジスト35を形成する。このレジスト35
をマスクとして、イオン注入法またはイオンシャワー法
を用いて、非晶質シリコン膜32aに不純物を導入する
ことによって、ソース・ドレイン領域36を形成する。
なお、ソース・ドレイン領域36への不純物の導入は、
不純物を含んだ導電層から拡散させる方法で行ってもよ
い。この後、レジスト35を除去する。
に、減圧CVD法またはプラズマCVD法などを用いて
非晶質シリコン膜34aを形成する。非晶質シリコン膜
34aの膜厚は、1nm〜1μm程度であり、好ましく
は10nm〜500nm、より好ましくは50nm〜2
00nmである。また、非晶質シリコン膜34aは、そ
の形成時に、不純物がドープされているが、ノンドープ
状態で堆積し、その後に不純物を注入してもよい。この
非晶質シリコン膜34aは、本発明の「第2非晶質シリ
コン膜および導電膜」を構成する。非晶質シリコン膜3
4a上に、エネルギー波吸収膜34bを形成する。この
エネルギー波吸収膜34bは、本発明の「導電膜」を構
成する。
は、10Ω/□〜1kΩ/□であり、好ましくは100
Ω/□〜500Ω/□、より好ましくは200Ω/□〜
500Ω/□である。このようなエネルギー波吸収膜3
4bは、スパッタ法や蒸着法、メッキ法などにより形成
する。エネルギー波吸収膜34bとしては、たとえば、
第1実施形態の高周波が照射される導電膜と同様、Wシ
リサイド膜を用いることができる。
収膜34bに対してエネルギー波を照射する。これによ
り、エネルギー波吸収膜34bが加熱され、この熱によ
って、非晶質シリコン膜32aおよび非晶質シリコン膜
34aがアニールされる。その結果、非晶質シリコン膜
32aが多結晶シリコン膜32に変わると共に、非晶質
シリコン膜34aが多結晶シリコン膜34cに変わる。
さらに、エネルギー波吸収膜34bの熱によって、ソー
ス・ドレイン領域36も活性化される。また、導電性を
有する非晶質シリコン膜34a自身も同様に発熱し、こ
の熱によっても非晶質シリコン膜32aの多結晶化とソ
ース・ドレイン領域の活性化とが促進される。なお、多
結晶シリコン膜32が、本発明の「第1多結晶シリコン
膜」を構成し、多結晶シリコン膜34cが、本発明の
「第2多結晶シリコン膜」を構成する。
ー波吸収膜34bに対してエネルギー波を照射すること
によって、ゲート電極となる非晶質シリコン膜34aの
結晶化と、活性層となる非晶質シリコン膜32aの結晶
化と、ソース・ドレイン領域36の活性化とが同時に行
われる。
どの連続発振のレーザーを用いる。連続発振のレーザー
を用いることによって、パルスレーザーと異なり、レー
ザー光線の高速走査を行うことができるので、大きな面
積の領域を均一にかつ短時間で処理することが可能であ
る。この結果、パルス間のエネルギーのバラツキが無く
なり、多結晶化が良好に行われる。
収膜34bと多結晶シリコン膜34cとをフォトリソグ
ラフィ技術とドライエッチング技術とを用いてパターニ
ングすることによって、ゲート電極を形成する。そし
て、層間絶縁膜37を形成した後、フォトリソグラフィ
技術とドライエッチング技術とを用いて、ソース・ドレ
イン領域36に達するコンタクトホールを形成する。さ
らに、そのコンタクトホール内および全面を覆うように
導電性膜を形成し、フォトリソグラフィ技術とドライエ
ッチング技術とを用いてソース・ドレイン配線38を形
成する。これにより、第3実施形態によるトップゲート
型のTFTが完成される。
用効果に加えて以下の作用効果を奏する。
を形成した後に、エネルギー波吸収膜34bに対してエ
ネルギー波を照射することによって、ゲート電極となる
非晶質シリコン膜34aの結晶化と、活性層となる非晶
質シリコン膜32aの結晶化と、ソース・ドレイン領域
36の活性化とを同時に行うことができるので、製造プ
ロセスを簡略化することができる。また、エネルギー波
として連続発振レーザーを用いることによって、パルス
レーザーと異なり、レーザー光線の高速走査を行うこと
ができるので、大きな面積の領域を均一にかつ短時間で
処理することが可能である。その結果、大型基板にも適
用可能となり、生産性を向上させることができる。さら
に、連続発振レーザー装置の稼働費は、パルスレーザー
に比べて安価であるので、製造コストを低減することが
できる。
明の第4実施形態による製造プロセスを説明するための
断面図である。図25〜図31を参照して、この第4実
施形態では、上記した第3実施形態と異なり、ボトムゲ
ート型のTFTの製造プロセスにおいて、遮光膜となる
導電膜に連続発振レーザー(エネルギー波)を照射する
ことによって、非晶質シリコン膜から多結晶シリコン膜
への結晶化と、ソース・ドレイン領域の活性化とを同時
に行う。以下、第4実施形態の製造プロセスを図25〜
図31を参照して詳細に説明する。
に、CVD法を用いて導電性膜を形成した後、フォトリ
ソグラフィ技術とドライエッチング技術とを用いてパタ
ーニングすることによって、ゲート電極42を形成す
る。プラズマCVD法などを用いて、P−SiN膜、P
−SiO膜、または、これらの積層膜からなるゲート絶
縁膜43を形成する。
たはプラズマCVD法などを用いて、非晶質シリコン膜
44aを形成する。この非晶質シリコン膜44aは、本
発明の「第1非晶質シリコン膜」を構成する。プラズマ
CVD法などを用いて、非晶質シリコン膜44a上にS
iO2膜からなる絶縁膜45を形成する。この絶縁膜4
5は、本発明の「絶縁膜」を構成する。フォトリソグラ
フィ技術とドライエッチング技術とを用いて、絶縁膜4
5および非晶質シリコン膜44aをパターンニングする
ことによって、島(アイランド)を形成する。
膜44aの活性層となる領域を覆うように、絶縁膜45
上にレジスト46を形成する。このレジスト46をマス
クとして、イオン注入法またはイオンシャワー法を用い
て、非晶質シリコン膜44aに不純物を導入することに
より、ソース・ドレイン領域47を形成する。なお、不
純物の導入は、不純物を含んだ導電層から拡散させる方
法で行ってもよい。この後、レジスト46を除去する。
に、Wシリサイド膜などからなるエネルギー波吸収膜4
8を形成する。このエネルギー波吸収膜48が、本発明
の「導電膜」を構成する。エネルギー波吸収膜48のシ
ート抵抗および形成方法などは、上記した第3実施形態
と同様である。なお、このエネルギー波吸収膜48は、
後の工程で遮光膜となる。
収膜48に対してエネルギー波(連続発振レーザー)を
照射する。これにより、エネルギー波吸収膜48が加熱
され、この熱によって、非晶質シリコン膜44aがアニ
ールされる。その結果、非晶質シリコン膜44aが多結
晶シリコン膜44に変わると共に、ソース・ドレイン領
域47も活性化される。なお、多結晶シリコン膜44
は、本発明の「第1多結晶シリコン膜」を構成する。
ー波吸収膜48に対してエネルギー波(連続発振レーザ
ー)を照射することによって、活性層となる非晶質シリ
コン膜44aの結晶化と、ソース・ドレイン領域47の
活性化とが同時に行われる。
収膜48をフォトリソグラフィ技術とドライエッチング
技術とを用いてパターニングすることによって、遮光膜
を形成する。
に層間絶縁膜49を形成した後、フォトリソグラフィ技
術とドライエッチング技術とを用いて、ソース・ドレイ
ン領域に達するコンタクトホールを形成する。さらに、
そのコンタクトホール内および全面を覆うように導電性
膜を形成し、フォトリソグラフィ技術とドライエッチン
グ技術とを用いてソース・ドレイン配線50を形成す
る。これにより、第4実施形態によるボトムゲート型の
TFTが完成される。
予めソース・ドレイン領域47を形成した後に、エネル
ギー波吸収膜48に対してエネルギー波(連続発振レー
ザ)を照射することによって、活性層となる非晶質シリ
コン膜44aの結晶化と、ソース・ドレイン領域47の
活性化とを同時に行うことができるので、製造プロセス
を簡略化することができる。また、エネルギー波として
連続発振レーザーを用いることによって、パルスレーザ
ーと異なり、レーザー光線の高速走査を行うことができ
るので、大きな面積の領域を均一にかつ短時間で処理す
ることが可能である。その結果、大型基板にも適用可能
となり、生産性を向上させることができる。さらに、連
続発振レーザー装置の稼働費は、パルスレーザーに比べ
て安価であるので、製造コストを低減することができ
る。
明の第5実施形態による製造プロセスを説明するための
断面図である。図32〜図36を参照して、この第5実
施形態では、トップゲート型のTFTの製造プロセスに
おいて、ソース・ドレイン配線となる導電膜に連続発振
のYAGレーザー(エネルギー波)を照射することによ
って、非晶質シリコン膜から多結晶シリコン膜への結晶
化と、ソース・ドレイン領域の活性化とを同時に行う。
以下、第5実施形態の製造プロセスを図32〜図36を
参照して詳細に説明する。
に、減圧CVD法またはプラズマCVD法などを用いて
非晶質シリコン膜62aを形成する。この非晶質シリコ
ン膜62aは、本発明の「第1非晶質シリコン膜」を構
成する。また、プラズマCVD法などを用いて非晶質シ
リコン膜62a上にシリコン酸化膜からなるゲート絶縁
膜63を形成する。このゲート絶縁膜63は、本発明の
「絶縁膜」を構成する。フォトリソグラフィ技術とドラ
イエッチング技術とを用いて、ゲート絶縁膜63および
非晶質シリコン膜62aをパターンニングすることによ
って、島(アイランド)を形成する。
3上を覆うように導電性膜を形成した後、フォトリソグ
ラフィ技術とドライエッチング技術とを用いて、その導
電性膜をパターニングすることによって、ゲート電極6
4を形成する。ゲート電極64をマスクとして、イオン
注入法を用いて、非晶質シリコン膜62aに不純物を導
入することによって、ソース・ドレイン領域65を形成
する。なお、ソース・ドレイン領域65への不純物の導
入は、不純物を含む導電層から拡散させるようにしても
よい。
に層間絶縁膜66を形成した後、フォトリソグラフィ技
術とドライエッチング技術とを用いて、ソース・ドレイ
ン領域65に達するコンタクトホールを形成する。さら
に、そのコンタクトホール内および全面を覆うように、
Wシリサイド膜などからなるエネルギー波吸収膜67を
形成する。このエネルギー波吸収膜67は、本発明の
「導電膜」を構成する。エネルギー波吸収膜67のシー
ト抵抗および形成方法などは、上記した第3実施形態と
同様である。なお、このエネルギー波吸収膜67は、後
の工程でソース・ドレイン配線となる。
収膜67に対して、連続発振のYAGレーザー(エネル
ギー波)を照射することにより、エネルギー波吸収膜6
7が加熱され、この熱によって、非晶質シリコン膜62
aがアニールされる。これにより、非晶質シリコン膜6
2aが多結晶シリコン膜62に変わると共に、ソース・
ドレイン領域65も活性化される。なお、この多結晶シ
リコン膜62が本発明の「第1多結晶シリコン膜」を構
成する。
ドレイン配線となるエネルギー波吸収膜67に対して連
続発振のYAGレーザー(エネルギー波)を照射するこ
とによって、活性層となる非晶質シリコン膜62aの結
晶化と、ソース・ドレイン領域67の活性化とが同時に
行われる。
ギー波吸収膜67をフォトリソグラフィ技術とドライエ
ッチング技術とを用いてパターニングすることによっ
て、ソース・ドレイン配線67を形成する。これによ
り、第5実施形態によるトップゲート型のTFTが完成
される。
態と同様、予めソース・ドレイン領域65を形成した後
に、エネルギー波吸収膜67に対してYAGレーザー
(エネルギー波)を照射することによって、活性層とな
る非晶質シリコン膜62aの結晶化と、ソース・ドレイ
ン領域65の活性化とを同時に行うことができるので、
製造プロセスを簡略化することができる。また、エネル
ギー波として連続発振のYAGレーザーを用いることに
よって、パルスレーザーと異なり、レーザー光線の高速
走査を行うことができるので、大きな面積の領域を均一
にかつ短時間で処理することが可能である。その結果、
大型基板にも適用可能となり、生産性を向上させること
ができる。さらに、連続発振のYAGレーザー装置の稼
働費は、パルスレーザーに比べて安価であるので、製造
コストを低減することができる。
施形態と異なり、ソース・ドレイン配線となるエネルギ
ー波吸収膜67は、直接ソース・ドレイン領域65に接
触するように形成されている。この状態でエネルギー波
吸収膜67にエネルギー波を照射するので、エネルギー
波吸収膜67の熱が直接ソース・ドレイン領域67を構
成する非晶質シリコン膜62aに伝達される。これによ
り、第1〜第4実施形態と比較して非晶質シリコン膜6
2aに熱がより伝わりやすくなる。その結果、非晶質シ
リコン膜62aの結晶化をより良好に行うことができ、
品質の優れた多結晶シリコン膜62を得ることができ
る。
明の第6実施形態による製造プロセスを説明するための
断面図である。図37〜図41を参照して、この第6実
施形態では、ボトムゲート型のTFTの製造プロセスに
おいて、ソース・ドレイン配線となる導電膜に連続発振
のYAGレーザー(エネルギー波)を照射することによ
って、非晶質シリコン膜から多結晶シリコン膜への結晶
化と、ソース・ドレイン領域の活性化とを同時に行う。
以下、第6実施形態の製造プロセスを図37〜図41を
参照して詳細に説明する。
に、CVD法を用いて導電性膜を形成した後、フォトリ
ソグラフィ技術とドライエッチング技術とを用いてパタ
ーニングすることによって、ゲート電極72を形成す
る。プラズマCVD法などを用いて、P−SiN膜、P
−SiO膜、または、これらの積層膜からなるゲート絶
縁膜73を形成する。
たはプラズマCVD法などを用いて、非晶質シリコン膜
74aを形成する。この非晶質シリコン膜74aは、本
発明の「第1非晶質シリコン膜」を構成する。フォトリ
ソグラフィ技術とドライエッチング技術とを用いて、非
晶質シリコン膜74aをパターンニングすることによっ
て、島(アイランド)を形成する。
膜74aの活性層となる領域を覆うように、レジスト7
5を形成する。このレジスト75をマスクとして、イオ
ン注入法またはイオンシャワー法を用いて、非晶質シリ
コン膜74aに不純物を導入することにより、ソース・
ドレイン領域76を形成する。なお、不純物の導入は、
不純物を含んだ導電層から拡散させる方法で行ってもよ
い。この後、レジスト75を除去する。
に層間絶縁膜77を形成した後、フォトリソグラフィ技
術とドライエッチング技術とを用いて、ソース・ドレイ
ン領域76に達するコンタクトホールを形成する。な
お、この層間絶縁膜77は、本発明の「絶縁膜」を構成
する。さらに、そのコンタクトホール内および全面を覆
うように、、Wシリサイド膜などからなるエネルギー波
吸収膜78を形成する。このエネルギー波吸収膜78
は、本発明の「導電膜」を構成する。エネルギー波吸収
膜78のシート抵抗および形成方法などは、上記した第
3実施形態と同様である。なお、このエネルギー波吸収
膜78は、後の工程でソース・ドレイン配線となる。
振のYAGレーザー(エネルギー波)を照射することに
より、エネルギー波吸収膜78が加熱され、この熱によ
って、非晶質シリコン膜74aがアニールされる。これ
により、非晶質シリコン膜74aが多結晶シリコン膜7
4に変わると共に、ソース・ドレイン領域76も活性化
される。なお、この多結晶シリコン膜74が本発明の
「第1多結晶シリコン膜」を構成する。
ドレイン配線となるエネルギー波吸収膜78に対して連
続発振のYAGレーザー(エネルギー波)を照射するこ
とによって、活性層となる非晶質シリコン膜74aの結
晶化と、ソース・ドレイン領域76の活性化とが同時に
行われる。
ギー波吸収膜78をフォトリソグラフィ技術とドライエ
ッチング技術とを用いてパターニングすることによっ
て、ソース・ドレイン配線78を形成する。これによ
り、第6実施形態によるボトムゲート型のTFTが完成
される。
ソース・ドレイン配線となるエネルギー波吸収膜78
は、直接ソース・ドレイン領域65に接触しているの
で、エネルギー波吸収膜67にエネルギー波を照射する
際、エネルギー波吸収膜67の熱が直接ソース・ドレイ
ン領域76を構成する非晶質シリコン膜74aに伝達さ
れる。これにより、非晶質シリコン膜74aに熱がより
伝わりやすくなるので、非晶質シリコン膜62aの結晶
化をより良好に行うことができ、その結果、結晶性の優
れた多結晶シリコン膜62を得ることができる。
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
変更してもよく、その場合でも同様の作用、効果を得る
ことができる。
イド膜4bに代えて、ニッケル−亜鉛合金(10at%
−Zn/Ni)を形成する。このニッケル−亜鉛合金
は、約1400℃の融点を有し、完全に溶解するまで
は、自己発熱温度(約1400℃)を維持するが、完全
に溶解してしまうと球状の塊に分散し、非晶質シリコン
膜4a(多結晶シリコン膜4c)との接触面積が小さく
なって下層に対する加熱が停止する。
熱の最高温度を自動的に約1400℃に制限することが
でき、熱処理の安定性、安全性、均一性を実現すること
ができる。尚、約1400℃という温度は、合金種や合
金比率を調整することで適宜に設定することができる。
非晶質シリコン膜4aの形成を省略し、シリコン酸化膜
3の上に直接Wシリサイド膜4bや上記(1)のニッケ
ル−亜鉛合金を形成する。この場合、ゲート電極4は、
Wシリコン膜4bやニッケル−亜鉛合金のみから形成さ
れることになる。
て、非晶質シリコン膜2aを所定形状に加工してから、
その後の工程でこれを多結晶化したが、多結晶化してか
ら所定形状に加工しても良い。
ビームによる帯状の加熱部が基板上を移動することによ
り、帯状の加熱部でのみ結晶が成長し、他の部分では結
晶核の発生も起こらないため、結晶が加熱部の移動方向
に長く成長しやすくなる。
鉛合金のみを用いた場合、多結晶シリコン膜2は柱状の
結晶構造となる。本発明者が、この柱状結晶をチャネル
長方向と平行な方向に(すなわち、チャネル長方向に粒
界が存在しないように)配置して、L/W=5/5(μ
m)のn型薄膜トランジスタ(A)を作製し、その電気
的特性を測定したところ、電気効果移動度:215cm
2/Vs,Vth:0.3V,S値:0.03V/de
c.と良好な数値を得ることができた。また、絶縁膜の
TZDB(Time Zero Dielectric Breakdown)は、8.
5MV/cmであった。
リサイド膜4bを省略する。上述したとおり、非晶質シ
リコン膜4aの自己発熱によっても非晶質シリコン膜2
aの多結晶化を促進することができる。
晶シリコン膜2を形成した後、一旦多結晶シリコン膜4
cおよびWシリコン膜4bを剥離する。
プ光を用いる。これら高周波、レーザー光、ランプ光等
を総称して本発明では「電磁波」とする。
法によらず、減圧CVD法、常圧CVD法、光励起CV
D法、蒸着法、EB(Electron Beam)蒸着法、MBE(Mo
lecular Beam Epitaxy)法、スパッタ法からなるグルー
プの内のいずれか一つの方法によって形成する。
ー波吸収膜34b、48,67、78を構成するWシリ
サイド膜に代えて、Cu,MoSi2,TiSi2,Ta
Si2,CoSi2,W,Mo,Co,Cr,Ti,Ta
などを用いる。更には、使用温度が低い場合には(約4
50℃以下)、AlやAuなどのいわゆる低融点金属を
用いても良い。
絶縁ゲート型半導体素子全般に適用する。また、太陽電
池や光センサなどの光電変換素子、バイポーラトランジ
スタ、静電誘導型トランジスタ(SIT:Static Induct
ion Transistor)などの多結晶シリコン膜を用いるあら
ゆる半導体装置に適用する。
Gレーザーを用いたが、本発明はこれに限らず、たとえ
ば、Arガスレーザー、ルビーレーザー、炭酸ガスレー
ザーなどの他の連続発振レーザーを用いてもよい。
効果を奏する。
を使用でき、半導体装置の製造コストを削減できる。
を利用した半導体装置を得ることができ、半導体装置の
製造における歩留まりが向上する。
説明するための断面図である。
説明するための断面図である。
説明するための断面図である。
説明するための断面図である。
態)の製造工程を説明するための断面図である。
説明するための断面図である。
説明するための断面図である。
説明するための断面図である。
説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
構成図である。
る。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
ン膜(第1非晶質シリコン膜) 2,32,44,62,74 多結晶シリコン膜(第1
多結晶シリコン膜) 3,33,43,63,73 ゲート絶縁膜 4a,34a 非晶質シリコン膜(第2非晶質シリコン
膜) 4b Wシリサイド膜(導電膜) 4c,34c 多結晶シリコン膜(第2多結晶シリコン
膜) 4 ゲート電極 6,36,47,65,76 ソース・ドレイン領域 34b,48,67,78 エネルギー波吸収膜(導電
膜) 48 遮光膜 67,78 ソース・ドレイン配線
Claims (12)
- 【請求項1】 基板上に第1非晶質シリコン膜を形成す
る第1の工程と、 前記第1非晶質シリコン膜の上に導電膜を形成する第2
の工程と、 前記導電膜に電磁波を照射することにより導電膜を発熱
させ、この熱を利用して前記第1非晶質シリコン膜を第
1多結晶シリコン膜に変える第3の工程と、を含むこと
を特徴とした半導体装置の製造方法。 - 【請求項2】 前記導電膜が金属膜を含むことを特徴と
した請求項1に記載の半導体装置の製造方法。 - 【請求項3】 前記導電膜が金属膜とその下の第2非晶
質シリコン膜との積層構造を含むことを特徴とした請求
項1に記載の半導体装置の製造方法。 - 【請求項4】 前記電磁波が高周波を含むことを特徴と
した請求項1乃至3のいずれか1項に記載の半導体装置
の製造方法。 - 【請求項5】 前記電磁波がYAGレーザー光を含むこ
とを特徴とした請求項1乃至3のいずれか1項に記載の
半導体装置の製造方法。 - 【請求項6】 前記第2の工程の前に、前記第1非晶質
シリコン膜の上に絶縁膜を形成する工程を更に備えるこ
とを特徴とした請求項1乃至3のいずれか1項に記載の
半導体装置の製造方法。 - 【請求項7】 前記第3の工程において、前記第2非晶
質シリコン膜を第2多結晶シリコン膜に変えることを特
徴とした請求項3に記載の半導体装置の製造方法。 - 【請求項8】 前記第3の工程の後に、前記導電膜をゲ
ート電極として加工し、前記第1多結晶シリコン膜を能
動層とするトランジスタを形成することを特徴とした請
求項6に記載の半導体装置の製造方法。 - 【請求項9】 前記導電膜は、前記第3の工程の後にゲ
ート電極として加工され、 前記第3の工程に先だって、前記第1非晶質シリコン膜
に不純物を導入することによってソース・ドレイン領域
を形成し、 前記第3の工程において、前記ゲート電極となる導電膜
に前記電磁波を照射することにより前記導電膜を発熱さ
せ、この熱を利用して、前記第1非晶質シリコンから前
記第1多結晶シリコンへの結晶化と、前記ソース・ドレ
イン領域の活性化とを同時に行う、請求項1〜8のいず
れか1項に記載の半導体装置の製造方法。 - 【請求項10】 前記導電膜は、前記第3の工程の後に
遮光膜として加工され、 前記第3の工程に先だって、前記第1非晶質シリコン膜
に不純物を導入することによってソース・ドレイン領域
を形成し、 前記第3の工程において、前記遮光膜となる導電膜に前
記電磁波を照射することにより前記導電膜を発熱させ、
この熱を利用して、前記第1非晶質シリコンから前記第
1多結晶シリコンへの結晶化と、前記ソース・ドレイン
領域の活性化とを同時に行う、請求項1〜8のいずれか
1項に記載の半導体装置の製造方法。 - 【請求項11】 前記導電膜は、前記第3の工程の後に
ソース・ドレイン配線として加工され、 前記第3の工程に先だって、前記第1非晶質シリコン膜
に不純物を導入することによってソース・ドレイン領域
を形成し、前記第3の工程において、前記ソース・ドレ
イン配線となる導電膜に前記電磁波を照射することによ
り前記導電膜を発熱させ、この熱を利用して、前記第1
非晶質シリコンから前記第1多結晶シリコンへの結晶化
と、前記ソース・ドレイン領域の活性化とを同時に行
う、請求項1〜8のいずれか1項に記載の半導体装置の
製造方法。 - 【請求項12】 前記電磁波は、連続発振レーザー光を
含む、請求項1〜3、6〜11のいずれか1項に記載の
半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36118999A JP3579316B2 (ja) | 1999-10-19 | 1999-12-20 | 半導体装置の製造方法 |
US09/685,067 US6537864B1 (en) | 1999-10-19 | 2000-10-10 | Method of fabricating a thin film transistor using electromagnetic wave heating of an amorphous semiconductor film |
KR1020000060876A KR100651100B1 (ko) | 1999-10-19 | 2000-10-17 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29672099 | 1999-10-19 | ||
JP11-296720 | 1999-10-19 | ||
JP36118999A JP3579316B2 (ja) | 1999-10-19 | 1999-12-20 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003396978A Division JP2004134809A (ja) | 1999-10-19 | 2003-11-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001189458A true JP2001189458A (ja) | 2001-07-10 |
JP3579316B2 JP3579316B2 (ja) | 2004-10-20 |
Family
ID=26560816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36118999A Expired - Fee Related JP3579316B2 (ja) | 1999-10-19 | 1999-12-20 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6537864B1 (ja) |
JP (1) | JP3579316B2 (ja) |
KR (1) | KR100651100B1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006505953A (ja) * | 2002-11-06 | 2006-02-16 | ウルトラテック インク | レーザ走査装置および熱処理方法 |
US7098111B2 (en) | 2003-09-24 | 2006-08-29 | Hitachi, Ltd. | Manufacturing method of semiconductor integrated circuit device |
US7674663B2 (en) | 2002-10-07 | 2010-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of irradiating laser, laser irradiation system, and manufacturing method of semiconductor device |
US7700462B2 (en) | 2003-02-28 | 2010-04-20 | Semiconductor Energy Laboratory Co., Ltd | Laser irradiation method, laser irradiation apparatus, and method for manufacturing semiconductor device |
US7732241B2 (en) | 2005-11-30 | 2010-06-08 | Semiconductor Energy Labortory Co., Ltd. | Microstructure and manufacturing method thereof and microelectromechanical system |
US7833851B2 (en) | 2001-11-16 | 2010-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6939816B2 (en) * | 2000-11-10 | 2005-09-06 | Texas Instruments Incorporated | Method to improve the uniformity and reduce the surface roughness of the silicon dielectric interface |
US6767799B2 (en) | 2001-12-28 | 2004-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Laser beam irradiation method |
KR100525438B1 (ko) * | 2002-04-22 | 2005-11-02 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
KR100640213B1 (ko) * | 2003-12-29 | 2006-10-31 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 액정표시소자 제조방법 |
US7381600B2 (en) * | 2004-12-02 | 2008-06-03 | The Hong Kong University Of Science And Technology | Method of annealing polycrystalline silicon using solid-state laser and devices built thereon |
CN105118776A (zh) * | 2015-07-01 | 2015-12-02 | 复旦大学 | 制备高性能tft的方法 |
US11152232B2 (en) | 2016-05-26 | 2021-10-19 | Anand Deo | Frequency and phase controlled transducers and sensing |
US9536758B1 (en) | 2016-05-26 | 2017-01-03 | Anand Deo | Time-varying frequency powered semiconductor substrate heat source |
WO2023064873A1 (en) | 2021-10-13 | 2023-04-20 | Deo Anand | Conformable polymer for frequency-selectable heating locations |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56129321A (en) | 1980-03-14 | 1981-10-09 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
JPS60257124A (ja) | 1984-06-01 | 1985-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
JPH07120802B2 (ja) | 1985-08-08 | 1995-12-20 | ソニー株式会社 | 半導体装置の製造方法 |
JPH0194686A (ja) | 1987-10-07 | 1989-04-13 | Yuuseishiyou Tsushin Sogo Kenkyusho | 偏光反射特性を利用した開放共鳴器 |
JPH02275641A (ja) | 1989-04-17 | 1990-11-09 | Seiko Epson Corp | 半導体装置の製造方法 |
JP3082332B2 (ja) | 1991-08-29 | 2000-08-28 | セイコーエプソン株式会社 | 液晶パネル及びその製造方法 |
US6013565A (en) | 1991-12-16 | 2000-01-11 | Penn State Research Foundation | High conductivity thin film material for semiconductor device |
TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
EP1119053B1 (en) * | 1993-02-15 | 2011-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating TFT semiconductor device |
US5488000A (en) * | 1993-06-22 | 1996-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer |
JPH07335904A (ja) * | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 薄膜半導体集積回路 |
JPH0951099A (ja) | 1995-08-04 | 1997-02-18 | Sanyo Electric Co Ltd | 半導体装置、半導体装置の製造方法、表示装置及び表示装置の製造方法 |
US5837331A (en) | 1996-03-13 | 1998-11-17 | Motorola, Inc. | Amorphous multi-layered structure and method of making the same |
US5773329A (en) * | 1996-07-24 | 1998-06-30 | International Business Machines Corporation | Polysilicon grown by pulsed rapid thermal annealing |
EP0947613B1 (en) * | 1997-10-23 | 2003-07-30 | Josuke Nakata | Method of manufacturing single crystal and apparatus for manufacturing single crystal |
-
1999
- 1999-12-20 JP JP36118999A patent/JP3579316B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-10 US US09/685,067 patent/US6537864B1/en not_active Expired - Fee Related
- 2000-10-17 KR KR1020000060876A patent/KR100651100B1/ko not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7833851B2 (en) | 2001-11-16 | 2010-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7674663B2 (en) | 2002-10-07 | 2010-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of irradiating laser, laser irradiation system, and manufacturing method of semiconductor device |
JP2006505953A (ja) * | 2002-11-06 | 2006-02-16 | ウルトラテック インク | レーザ走査装置および熱処理方法 |
US7700462B2 (en) | 2003-02-28 | 2010-04-20 | Semiconductor Energy Laboratory Co., Ltd | Laser irradiation method, laser irradiation apparatus, and method for manufacturing semiconductor device |
US7098111B2 (en) | 2003-09-24 | 2006-08-29 | Hitachi, Ltd. | Manufacturing method of semiconductor integrated circuit device |
US7732241B2 (en) | 2005-11-30 | 2010-06-08 | Semiconductor Energy Labortory Co., Ltd. | Microstructure and manufacturing method thereof and microelectromechanical system |
Also Published As
Publication number | Publication date |
---|---|
JP3579316B2 (ja) | 2004-10-20 |
US6537864B1 (en) | 2003-03-25 |
KR20010067335A (ko) | 2001-07-12 |
KR100651100B1 (ko) | 2006-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6784455B2 (en) | Single crystal TFT from continuous transition metal delivery method | |
US5946562A (en) | Polysilicon thin film transistors with laser-induced solid phase crystallized polysilicon channel | |
US6500736B2 (en) | Crystallization method of amorphous silicon | |
JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
JP3579316B2 (ja) | 半導体装置の製造方法 | |
JPH1197710A (ja) | アモルファス膜の結晶化方法および薄膜トランジスタ | |
US6531348B2 (en) | Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon | |
JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3108331B2 (ja) | 薄膜トランジスタの製造方法 | |
US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
JP3071129B2 (ja) | 半導体装置の製造方法 | |
JP2001051301A (ja) | 液晶表示パネルの製造方法 | |
JPH10125923A (ja) | 半導体素子及びその製造方法 | |
JPH0974201A (ja) | 薄膜トランジスタの製造方法及び液晶ディスプレイ | |
JP2002016014A (ja) | 半導体装置の製造方法および製造装置 | |
JP4357006B2 (ja) | 多結晶半導体薄膜の形成方法及び薄膜トランジスタの製造方法 | |
JP2002280304A (ja) | 半導体装置の製造方法 | |
JP2004134809A (ja) | 半導体装置の製造方法 | |
JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH09181324A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
JPH0411226A (ja) | 表示装置の製造方法 | |
JPH0951099A (ja) | 半導体装置、半導体装置の製造方法、表示装置及び表示装置の製造方法 | |
JP2000082821A (ja) | 半導体装置の製造方法及び液晶ディスプレイ | |
JP2000299473A (ja) | 選択型シリサイド薄膜トランジスタおよびその製造方法 | |
JP2000082822A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040218 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040715 |
|
LAPS | Cancellation because of no payment of annual fees |