JP2001186759A - Dc-dc converter - Google Patents
Dc-dc converterInfo
- Publication number
- JP2001186759A JP2001186759A JP37125999A JP37125999A JP2001186759A JP 2001186759 A JP2001186759 A JP 2001186759A JP 37125999 A JP37125999 A JP 37125999A JP 37125999 A JP37125999 A JP 37125999A JP 2001186759 A JP2001186759 A JP 2001186759A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- surge absorbing
- circuit
- voltage
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、負荷に直流電力を
供給するためのDC−DCコンバータに関する。The present invention relates to a DC-DC converter for supplying DC power to a load.
【0002】[0002]
【従来の技術】従来の典型的なDC−DCコンバータ
は、図1に示す例えば整流平滑回路から成る直流電源1
と、出力トランス2と、スイッチング素子3と、出力整
流平滑回路4と、制御回路5と、一般にスナバ(snubbe
r)回路と呼ばれているサージ吸収回路6とを有する。
トランス2は磁気コア7に巻き回され且つ相互に電磁結
合された1次及び2次巻線8、9を有する。FETから
成るスイッチング素子3の第1及び第2の主端子として
ドレイン電極Dとソース電極S及び制御端子としてのゲ
ート電極Gを有する。スイッチング素子3の一方の端子
即ちドレイン電極Dはインダクタンスを有する1次巻線
8を介して直流電源1の一方の端子1aに接続され、ス
イッチング素子3の他方の端子即ちソース電極Sは直流
電源1の他方の端子1bに接続されている。出力整流平
滑回路4は出力整流用ダイオード10と出力平滑用コン
デンサ11とから成る。1次巻線8と2次巻線9との極
性は図1で黒丸で示すように設定されている。従って、
2次巻線9に接続されたダイオード10はスイッチング
素子3のオン期間に非導通に保たれ、オフ期間に導通状
態となる。平滑用コンデンサ11はダイオード10を介
して2次巻線9に並列接続されている。平滑用コンデン
サ11に接続された対の出力端子12、13間に負荷1
4が接続されている。電圧検出回路15は対の出力端子
12、13間の電圧を検出し、制御回路5に送る。電圧
検出回路15は、一般には、出力電圧を検出するための
分圧抵抗と、基準電圧源と、誤差増幅器とから成り、分
圧抵抗から得られる出力電圧の検出値と基準電圧源の基
準電圧とが誤差増幅器に入力し、誤差増幅器の出力が電
圧検出信号又は電圧帰還制御となる。制御回路5は出力
端子12、13間の電圧を一定にするための制御信号を
形成し、これによってスイッチング素子3をオン・オフ
制御する。図1の制御回路5を概略的に示す図2から明
らかなように、この制御回路5は、鋸波発生器5aと比
較器5bと駆動回路5cとから成り、例えば20〜15
0kHz 程度の周波数の鋸波電圧とライン15aの図1の
電圧検出回路15の出力電圧とを比較して方形波パルス
を作成し、このパルスを含む制御信号を駆動回路5cを
介してスイッチング素子3のゲート電極Gに送る。な
お、電圧検出回路15と制御回路5とは一般には光結合
されている。2. Description of the Related Art A typical typical DC-DC converter is a DC power supply 1 shown in FIG.
, An output transformer 2, a switching element 3, an output rectifying / smoothing circuit 4, a control circuit 5, and generally a snubbe (snubbe).
r) a surge absorbing circuit 6 called a circuit.
The transformer 2 has primary and secondary windings 8, 9 wound around a magnetic core 7 and electromagnetically coupled to each other. The switching element 3 composed of an FET has a drain electrode D and a source electrode S as first and second main terminals and a gate electrode G as a control terminal. One terminal of the switching element 3, that is, a drain electrode D is connected to one terminal 1a of the DC power supply 1 via a primary winding 8 having inductance, and the other terminal of the switching element 3, that is, a source electrode S is connected to the DC power supply 1 Is connected to the other terminal 1b. The output rectifying / smoothing circuit 4 includes an output rectifying diode 10 and an output smoothing capacitor 11. The polarities of the primary winding 8 and the secondary winding 9 are set as indicated by black circles in FIG. Therefore,
The diode 10 connected to the secondary winding 9 is kept non-conductive during the ON period of the switching element 3 and becomes conductive during the OFF period. The smoothing capacitor 11 is connected in parallel to the secondary winding 9 via a diode 10. A load 1 is connected between a pair of output terminals 12 and 13 connected to a smoothing capacitor 11.
4 are connected. The voltage detection circuit 15 detects a voltage between the pair of output terminals 12 and 13 and sends the voltage to the control circuit 5. The voltage detection circuit 15 generally includes a voltage-dividing resistor for detecting an output voltage, a reference voltage source, and an error amplifier. The detection value of the output voltage obtained from the voltage-dividing resistor and the reference voltage of the reference voltage source Are input to the error amplifier, and the output of the error amplifier becomes a voltage detection signal or voltage feedback control. The control circuit 5 forms a control signal for keeping the voltage between the output terminals 12 and 13 constant, and thereby controls the switching element 3 to be turned on and off. As is apparent from FIG. 2 schematically showing the control circuit 5 in FIG. 1, the control circuit 5 includes a saw-tooth wave generator 5a, a comparator 5b, and a drive circuit 5c.
The sawtooth voltage having a frequency of about 0 kHz is compared with the output voltage of the voltage detection circuit 15 shown in FIG. 1 on the line 15a to form a square wave pulse, and a control signal including this pulse is supplied to the switching element 3 To the gate electrode G. The voltage detection circuit 15 and the control circuit 5 are generally optically coupled.
【0003】サージ吸収回路6は、ダイオード16と、
サージ吸収用コンデンサ17と抵抗18とから成る。サ
ージ吸収用コンデンサ17はダイオード16を介して1
次巻線8に並列に接続されている。抵抗18はサージ吸
収用コンデンサ17に並列に接続されている。ダイオー
ド16はスイッチング素子3がターンオフした時に1次
巻線8に発生する電圧で順方向バイアスされる向きに接
続されている。The surge absorbing circuit 6 includes a diode 16 and
It is composed of a surge absorbing capacitor 17 and a resistor 18. The surge absorbing capacitor 17 is connected to the
It is connected in parallel to the next winding 8. The resistor 18 is connected in parallel to the surge absorbing capacitor 17. The diode 16 is connected so as to be forward-biased by a voltage generated in the primary winding 8 when the switching element 3 is turned off.
【0004】このDC−DCコンバータによって負荷1
4に電力を供給する時には、制御回路5から出力される
制御信号によってスイッチング素子3のゲート・ソース
間電圧VGSを図3に示すように変化させ、これをオン・
オフする。スイッチング素子3のオン期間Tonには、電
源1と1次巻線8とスイッチング素子3とから成る閉回
路に電流が流れる。このオン期間には出力整流平滑用ダ
イオード10が非導通であるので、トランス2のコア7
に磁気エネルギが蓄積される。スイッチング素子3のオ
フ期間Toff には、トランス2の蓄積エネルギの放出に
よって2次巻線9に誘起した電圧で出力整流ダイオード
10が導通し、出力平滑用コンデンサ11及び負荷14
に電力が供給される。A load 1 is provided by this DC-DC converter.
When power is supplied to the switching element 4, the control signal output from the control circuit 5 changes the gate-source voltage V GS of the switching element 3 as shown in FIG.
Turn off. During the ON period Ton of the switching element 3, a current flows through a closed circuit including the power supply 1, the primary winding 8, and the switching element 3. During this ON period, the output rectifying / smoothing diode 10 is non-conductive, so the core 7 of the transformer 2
Magnetic energy is stored in the During the off-period Toff of the switching element 3, the output rectifier diode 10 conducts by the voltage induced in the secondary winding 9 by the discharge of the stored energy in the transformer 2, and the output smoothing capacitor 11 and the load 14
Is supplied with power.
【0005】ところで、1次巻線8に電流が流れている
状態でスイッチング素子3をオフ状態に転換すると、イ
ンダクタンスを有する1次巻線8に大きなサージ電圧が
発生する。もしサージ吸収回路6を設けなければ、1次
巻線8のサージ電圧と電源1の電圧Es との和の電圧が
スイッチング素子3に加わり、スイッチング素子3が破
壊する恐れがある。しかし、サージ吸収回路6を設ける
と、スイッチング素子3のターンオフ時のサージ電圧の
吸収が生じる。即ち、DC−DCコンバータの正常動作
中には、サージ吸収用コンデンサ17が図1に示す極性
に充電されている。スイッチング素子3のターンオフ時
には、1次巻線8の電圧V1 がサージ吸収用コンデンサ
17の電圧Vc よりも高くなるので、ダイオード16が
導通状態となり、サージ電圧がコンデンサ17で吸収さ
れる。ダイオード16が導通状態の時には、1次巻線8
の電圧V1 がサージ吸収用コンデンサ17でクランプさ
れる。その後、1次巻線8の電圧V1 がサージ吸収用コ
ンデンサ17の電圧Vc よりも低くなると、ダイオード
16が非導通状態となる。サージ吸収用コンデンサ17
の放電電流が抵抗18を介して流れるので、コンデンサ
17の電圧Vc は徐々に低下するが、1次巻線8の電圧
V1 よりも低くなることはない。When the switching element 3 is turned off while a current is flowing through the primary winding 8, a large surge voltage is generated in the primary winding 8 having inductance. If the surge absorbing circuit 6 is not provided, the voltage of the sum of the surge voltage of the primary winding 8 and the voltage Es of the power supply 1 is applied to the switching element 3, and the switching element 3 may be broken. However, when the surge absorbing circuit 6 is provided, the surge voltage is absorbed when the switching element 3 is turned off. That is, during the normal operation of the DC-DC converter, the surge absorbing capacitor 17 is charged to the polarity shown in FIG. When the switching element 3 is turned off, the voltage V1 of the primary winding 8 becomes higher than the voltage Vc of the surge absorbing capacitor 17, so that the diode 16 becomes conductive and the surge voltage is absorbed by the capacitor 17. When the diode 16 is conducting, the primary winding 8
Is clamped by the surge absorbing capacitor 17. Thereafter, when the voltage V1 of the primary winding 8 becomes lower than the voltage Vc of the surge absorbing capacitor 17, the diode 16 becomes non-conductive. Surge absorbing capacitor 17
Since the discharge current flows through the resistor 18, the voltage Vc of the capacitor 17 gradually decreases, but does not become lower than the voltage V1 of the primary winding 8.
【0006】[0006]
【発明が解決しようとする課題】ところで、1次巻線8
は、図1で破線で示すように漏れインダクタンスL及び
寄生容量即ち浮遊容量C1を有し、更にスイッチング素
子3も浮遊容量C2を有する。なお、以下の説明におい
てC1+C2を単に浮遊容量Cとする。漏れインダクタン
スLは等価的に1次巻線8に直列に接続され、浮遊容量
Cは等価的に1次巻線8と漏れインダクタンスLとの直
列回路に並列に接続される。この結果、LC共振回路即
ちリンギング回路が形成される。なお、浮遊容量Cはサ
ージ吸収用コンデンサ17及び出力平滑用コンデンサ1
1の容量よりも大幅に小さい。また、LC共振回路の共
振周波数f0 は 1/{2π√(LC)}即ち1/{2π(LC)1/2 } になる。このLC共振回路のインダクタンスLは1次巻
線8に等価的に直列に接続されているので、スイッチン
グ素子3のドレイン・ソース間電圧は、電源1の電圧E
s と1次巻線8の電圧V1 と共振によるインダクタンス
Lの電圧Vr との和になる。この結果、サージ吸収回路
6を設けたにも拘らず、ダイオード16が比較的短い蓄
積時間を経過して非導通になった後にリンギングが生
じ、図3のt1 〜t2 期間及び図4のt1以後に示すよ
うにドレイン・ソース間電圧VDSが比較的高い値にな
る。図4を参照して、スイッチング素子3のタ−ンオフ
時の動作を更に詳しく説明する。図4のVDSの波形は図
3のVDSの波形の一部を拡大して示し、Idはダイオ−
ド16の電流を示す。スイッチング素子3が図4のt1
でタ‐ンオフ制御されると、ドレイン・ソ−ス間電圧V
DSがサ−ジ電圧を伴う高い電圧になる。しかし、t2〜
t5に示すように僅かな遅れを有してダイオ−ド16の電
流Idが流れるので、ドレイン・ソ−ス間電圧VDSが制
限される。ダイオ−ド16の電流Idはt2〜t3区間で
正方向に流れ、t3〜t5区間で逆方向に流れる。t3〜
t5区間は逆回復時間trrであり、t3〜t4区間は蓄積
時間tsである。t4〜t5区間はダイオ−ド16のpn接合
において、逆方向阻止能力が回復するように空乏層が広
がるために必要な時間であり、一般にtdで示される。
電気回路的にダイオ−ド16は蓄積時間tsが終了する
までオン状態とみなすことができるので、図4において
t4まではLCのリンギング回路がダイオ−ド16を介
してコンデンサ17に並列接続されている。この結果、
t4時点まではLCによるリンギングが阻止されてい
る。しかし、t4後にリンギングが開始する。t6時でリ
ンギングの電圧がコンデンサ17の電圧よりも高くなろ
うとすると、t6〜t7区間に示すように再び抑制され
る。図4ではt7以後にはダイオ−ド16がオンになら
ず、サ−ジ吸収効果を伴わないリンギングが発生し、こ
のレベルが徐々に低下する。上述のようにリンギングが
発生すると、これが高周波ノイズとなり、外部回路を妨
害する。また、スイッチング素子3のドレイン・ソース
間の耐圧が低い時には、リンギングによってスイッチン
グ素子3が破壊する。図1の直流電源1は、一般には、
交流電源に接続した整流平滑回路から成るので、上述の
高周波ノイズを除去するために交流入力ラインに比較的
高いインピーダンスのノイズ除去用フィルタを設けるこ
とが必要になり、電源装置全体の効率低下、コストアッ
プ、外形寸法の増大を招く。The primary winding 8
Has a leakage inductance L and a parasitic capacitance or stray capacitance C1, as shown by a broken line in FIG. 1, and the switching element 3 also has a stray capacitance C2. In the following description, C1 + C2 is simply referred to as stray capacitance C. The leakage inductance L is equivalently connected in series to the primary winding 8, and the stray capacitance C is equivalently connected in parallel to the series circuit of the primary winding 8 and the leakage inductance L. As a result, an LC resonance circuit, that is, a ringing circuit is formed. The stray capacitance C is the surge absorbing capacitor 17 and the output smoothing capacitor 1.
1 is much smaller than the capacity. The resonance frequency f0 of the LC resonance circuit is 1 / {2π (LC)}, that is, 1 / {2π (LC) 1/2 }. Since the inductance L of this LC resonance circuit is connected in series equivalently to the primary winding 8, the voltage between the drain and source of the switching element 3 is equal to the voltage E of the power supply 1.
s, the voltage V1 of the primary winding 8 and the voltage Vr of the inductance L due to resonance. As a result, despite the provision of the surge absorbing circuit 6, ringing occurs after the diode 16 becomes nonconductive after a relatively short storage time, and the period from t1 to t2 in FIG. 3 and after t1 in FIG. As shown in FIG. 7, the drain-source voltage V DS takes a relatively high value. The operation when the switching element 3 is turned off will be described in more detail with reference to FIG. Waveform V DS in FIG. 4 is an enlarged view of a part of the waveform of the V DS of FIG 3, Id is diode -
4 shows the current of the gate 16. Switching element 3 is t1 in FIG.
Is turned off, the drain-source voltage V
DS becomes a high voltage with a surge voltage. However, t2 ~
Since the current Id of the diode 16 flows with a slight delay as shown at t5, the drain-source voltage VDS is limited. The current Id of the diode 16 flows in the forward direction during the interval from t2 to t3, and flows in the reverse direction during the interval from t3 to t5. t3 ~
The interval t5 is the reverse recovery time trr, and the interval t3 to t4 is the accumulation time ts. The interval from t4 to t5 is the time required for the depletion layer to spread in the pn junction of the diode 16 so that the reverse blocking capability is restored, and is generally indicated by td.
Since the diode 16 can be regarded as an on state until the accumulation time ts ends in an electric circuit, an LC ringing circuit is connected in parallel to the capacitor 17 via the diode 16 until t4 in FIG. I have. As a result,
Until time t4, ringing by LC is prevented. However, ringing starts after t4. If the ringing voltage is going to be higher than the voltage of the capacitor 17 at the time t6, it is suppressed again as shown in the section between t6 and t7. In FIG. 4, the diode 16 does not turn on after t7, ringing occurs without a surge absorption effect, and this level gradually decreases. When ringing occurs as described above, this becomes high-frequency noise and interferes with an external circuit. When the withstand voltage between the drain and the source of the switching element 3 is low, the switching element 3 is broken by ringing. The DC power supply 1 of FIG.
Since it is composed of a rectifying and smoothing circuit connected to an AC power supply, it is necessary to provide a noise removing filter having a relatively high impedance in the AC input line in order to remove the high-frequency noise described above. Up and increase in external dimensions.
【0007】そこで、本発明の目的は、スイッチング素
子のターンオフ時におけるリングングを防止又は抑制す
ることができるDC−DCコンバータを提供することに
ある。An object of the present invention is to provide a DC-DC converter capable of preventing or suppressing ringing when a switching element is turned off.
【0008】[0008]
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、負荷に直流電力を供給
するためのDC−DCコンバータであって、直流電圧を
供給する直流電源と、前記直流電圧を繰返してオン・オ
フするために前記直流電源の一端と他端との間に接続さ
れ、且つ第1及び第2の主端子と制御端子とを有してい
るスイッチング素子と、前記スイッチング素子を介して
前記直流電源の一端と他端との間に接続された巻線を有
し且つ前記巻線は漏れインダクタンスと浮遊容量とを有
しているトランスと、前記トランスに接続された出力整
流平滑回路と、前記スイッチング素子をオン・オフ制御
するための制御回路と、前記スイッチング素子のターン
オフ時に前記スイッチング素子に印加されるサージ電圧
を吸収することができるように前記トランスの巻線に接
続されたサージ吸収回路とを備えたDC-DCコンバ−
タであって、前記サージ吸収回路が、前記巻線に対して
並列に接続されたサージ吸収用コンデンサと、前記スイ
ッチング素子がオン状態の時に非導通状態に保たれ、前
記スイッチング素子のターンオフ時に順方向バイアスさ
れる方向性を有して前記サージ吸収用コンデンサに直列
に接続され、且つ少なくとも前記巻線の漏れインダクタ
ンスと前記浮遊容量とに基づいて前記巻線に生じる振動
電圧の周期の1/2よりも長く且つ前記スイッチング素
子の最小オフ期間よりも短い蓄積時間を有している整流
ダイオードと、前記サージ吸収用コンデンサと前記整流
ダイオードとの両方に直列に接続された直列抵抗とを有
していることを特徴とするDC−DCコンバータに係わ
るものである。SUMMARY OF THE INVENTION In order to solve the above problems and to achieve the above object, the present invention relates to a DC-DC converter for supplying DC power to a load, comprising a DC power supply for supplying a DC voltage. A switching element connected between one end and the other end of the DC power supply for repeatedly turning on and off the DC voltage, and having first and second main terminals and a control terminal; And a transformer having a winding connected between one end and the other end of the DC power supply via the switching element, wherein the winding is connected to the transformer having a leakage inductance and a stray capacitance. Output rectifying and smoothing circuit, a control circuit for controlling on / off of the switching element, and absorbing a surge voltage applied to the switching element when the switching element is turned off. Kill As the connected to transformer winding surge absorption circuit and the DC-DC converter having a -
Wherein the surge absorbing circuit is connected to a surge absorbing capacitor connected in parallel to the winding and is kept in a non-conductive state when the switching element is on, and is turned off when the switching element is turned off. A directional bias, connected in series to the surge absorbing capacitor, and at least half the period of the oscillating voltage generated in the winding based on at least the leakage inductance of the winding and the stray capacitance. A rectifier diode having a longer storage time than the minimum off period of the switching element, and a series resistor connected in series to both the surge absorbing capacitor and the rectifier diode. The present invention relates to a DC-DC converter.
【0009】なお、請求項2に示すように、サージ吸収
用コンデンサに並列に放電用の並列抵抗を接続すること
ができる。また、請求項3に示すように並列抵抗を、サ
ージ吸収用コンデンサと直列抵抗との直列回路に対して
並列に接続することができる。また、請求項4に示すよ
うに蓄積時間の長い整流ダイオードよりも短い蓄積時間
の別の整流ダイオードを直列抵抗に対して並列に接続す
ることができる。また、請求項5に示すように直列抵抗
と整流ダイオードとを同一の包囲体に収容することがで
きる。また、請求項6に示すようにサージ吸収回路をト
ランスの巻線に対して並列に接続することができる。ま
た、請求項7に示すようにサージ吸収回路をスイッチン
グ素子に対して並列に接続することができる。It is possible to connect a discharging parallel resistor in parallel with the surge absorbing capacitor. Further, as described in claim 3, the parallel resistor can be connected in parallel to a series circuit of the surge absorbing capacitor and the series resistor. Further, another rectifier diode having a shorter storage time than a rectifier diode having a longer storage time can be connected in parallel to the series resistor. Further, as described in claim 5, the series resistor and the rectifier diode can be housed in the same enclosure. In addition, the surge absorbing circuit can be connected in parallel to the winding of the transformer. Further, a surge absorbing circuit can be connected in parallel to the switching element.
【0010】[0010]
【発明の効果】各請求項の発明によれば次の効果を得る
ことができる。 (1) スイッチング素子がターンオフ制御された時に
巻線に発生する高電圧(サージ電圧)によって整流ダイ
オードを通ってサージ吸収用コンデンサに電流が流れ、
サージ電圧が吸収される。その後、整流ダイオードは逆
バイアス状態となるが、比較的長い蓄積時間を有するた
めに逆バイアス状態であるにも拘らず、導通状態を維持
する。従って、巻線に対してサージ吸収用コンデンサが
並列的に接続された状態が比較的長い期間維持される。
この結果、浮遊容量がダイオードを介してサージ吸収用
コンデンサに対して並列的に接続された状態となり、巻
線の漏れインダクタンスと浮遊容量とによるリンギング
が抑制又は禁止される。この結果、リンギングによるノ
イズの発生が抑制され、且つリンギングによるスイッチ
ング素子の破壊が防止される。 (2) サージ吸収後におけるサージ吸収用コンデンサ
の電荷が巻線を通って放出されるので、出力側又は電源
側に電力が回生され、効率が向上する。According to the invention of each claim, the following effects can be obtained. (1) A high voltage (surge voltage) generated in the winding when the switching element is controlled to be turned off causes a current to flow through the rectifier diode to the surge absorbing capacitor,
Surge voltage is absorbed. Thereafter, the rectifier diode is in a reverse-biased state. However, the rectifier diode has a relatively long accumulation time and maintains a conductive state despite the reverse-biased state. Therefore, the state in which the surge absorbing capacitor is connected in parallel to the winding is maintained for a relatively long period.
As a result, the stray capacitance is connected in parallel to the surge absorbing capacitor via the diode, and ringing due to the leakage inductance of the winding and the stray capacitance is suppressed or prohibited. As a result, generation of noise due to ringing is suppressed, and destruction of the switching element due to ringing is prevented. (2) Since the charge of the surge absorbing capacitor after the surge absorption is released through the winding, power is regenerated on the output side or the power supply side, and the efficiency is improved.
【0011】また、請求項2及び3の発明によれば、サ
ージ吸収用コンデンサの放電調整の自由度が高くなる。
また、請求項4の発明によれば、直列抵抗の影響を除去
してターンオフ直後のサージ吸収を迅速に行うことがで
きる。また、請求項5の発明によれば、直列抵抗と整流
ダイオードとの一体化によって部品点数を低減し、コス
トの低減及び小型化を図ることができる。According to the second and third aspects of the present invention, the degree of freedom in adjusting the discharge of the surge absorbing capacitor is increased.
Further, according to the invention of claim 4, surge absorption immediately after turn-off can be quickly performed by removing the influence of series resistance. According to the fifth aspect of the present invention, the number of components can be reduced by integrating the series resistor and the rectifier diode, and the cost and the size can be reduced.
【0012】[0012]
【実施形態及び実施例】次に、図5〜図13を参照して
本発明の実施形態及び実施例を説明する。但し、図5〜
図13において、図1〜図4と実質的に同一部分には同
一の符号を付してその説明を省略する。また、図5〜図
13において相互に共通する部分には同一の符号を付
し、これを一方のみで詳しく説明し、他方でのこの説明
は省略する。なお、以下の説明においても、必要に応じ
て図1〜図4も参照する。Embodiments and Examples Next, embodiments and examples of the present invention will be described with reference to FIGS. However, FIG.
13, substantially the same parts as those in FIGS. 1 to 4 are denoted by the same reference numerals, and description thereof will be omitted. In FIGS. 5 to 13, parts common to each other are denoted by the same reference numerals, only one of them will be described in detail, and the other description will be omitted. In the following description, FIGS. 1 to 4 will be referred to as needed.
【0013】[0013]
【第1の実施例】図5に示す第1の実施例のDC−DC
コンバータは、図1のDC−DCコンバータのサージ吸
収回路6の代りに改良されたサージ吸収回路6aを設け
た他は、図1と同一に構成したものである。First Embodiment DC-DC of the first embodiment shown in FIG.
The converter has the same configuration as that of FIG. 1 except that an improved surge absorption circuit 6a is provided instead of the surge absorption circuit 6 of the DC-DC converter of FIG.
【0014】図5の改良されたサージ吸収回路6aは、
図1のサージ吸収回路6に抵抗20を付加し、且つ図1
の整流ダイオード16を蓄積時間tsの長い整流ダイオ
ード21に置き換えた他は図1と同一に構成したもので
ある。The improved surge absorbing circuit 6a of FIG.
A resistor 20 is added to the surge absorbing circuit 6 of FIG.
1 except that the rectifier diode 16 is replaced with a rectifier diode 21 having a longer accumulation time ts.
【0015】抵抗20は1次巻線8の電圧のリンギング
のエネルギを消費するものであって、整流ダイオード2
1及びサージ吸収用コンデンサ17の両方に対して直列
に接続されている。従って、この抵抗20を直列抵抗と
呼ぶことにする。この直列抵抗20の抵抗値は、直流電
源1の電圧Es が140V〜280V程度の時に10〜
330Ω程度となるように設定され、図5の実施例では
約47Ωである。サージ吸収用コンデンサ17と直列抵
抗20との直列回路に対して並列に接続された放電用抵
抗18は、好ましくは直列抵抗20よりも大きい値に設
定される。なお、この抵抗18を直列抵抗20と区別す
るために並列抵抗と呼ぶことにする。この並列抵抗18
は省くことも可能であるが、サージ吸収用コンデンサ1
7の放電設定の自由度を高めるために設けることが望ま
しい。The resistor 20 consumes the energy of the ringing of the voltage of the primary winding 8, and the rectifier diode 2
1 and the surge absorbing capacitor 17 are connected in series. Therefore, this resistor 20 is called a series resistor. The resistance value of the series resistor 20 is 10 to 10 when the voltage Es of the DC power supply 1 is about 140 V to 280 V.
It is set to be about 330Ω, and is about 47Ω in the embodiment of FIG. The discharging resistor 18 connected in parallel to the series circuit of the surge absorbing capacitor 17 and the series resistor 20 is preferably set to a value larger than the series resistor 20. Note that this resistor 18 is referred to as a parallel resistor to distinguish it from the series resistor 20. This parallel resistance 18
Can be omitted, but the surge absorbing capacitor 1
7 is desirably provided to increase the degree of freedom of the discharge setting.
【0016】本実施例の整流ダイオード21は、図1の
ダイオード16と同様にスイッチング素子3のターンオ
フ時の1次巻線8の電圧V1 で順方向バイアスされる向
きを有して巻線8とサージ吸収用コンデンサ17との間
に接続されている。従って、整流ダイオード21と直列
抵抗20とサージ吸収用コンデンサ17との直列回路が
1次巻線8に対して並列に接続されている。The rectifier diode 21 of the present embodiment has a direction in which it is forward-biased by the voltage V1 of the primary winding 8 when the switching element 3 is turned off, like the diode 16 of FIG. It is connected between the surge absorbing capacitor 17. Therefore, a series circuit of the rectifier diode 21, the series resistor 20, and the surge absorbing capacitor 17 is connected in parallel to the primary winding 8.
【0017】整流ダイオード21の少数キャリアの蓄積
時間tsは、サージ吸収回路6aを設けない状態でスイ
ッチング素子3をオフの時に1次巻線8の電圧に生じる
振動電圧の周期T1の1/2よりも長く且つスイッチン
グ素子3の最小オフ期間よりも短い値を有する。なお、
スイッチング素子3のオフ時における1次巻線8に生じ
る振動電圧とは図3及び図4に示すものであって、スイ
ッチング素子3のオフ状態における1次巻線8のインダ
クタンスLとこの浮遊容量C1とスイッチング素子3の
浮遊容量C2との合計Cとの共振回路によるものであ
り、スイッチング素子3のオン・オフ周波数よりも十分
に高い周波数を有する。スイッチング素子3のオフ時の
1次巻線8のインダクタンスは1次巻線8の漏れインダ
クタンスに相当する。ダイオード21の好ましい蓄積時
間は、図3に示すt1 〜t2 のLC共振によるリンギン
グの発生期間である。リンギングの周波数は約4MHz程
度であり、リンギング期間は約2.5μs 程度、オフ期
間は7μs程度、リンギング周期は250ns程度であ
るので、ダイオード21の蓄積時間は125nsから7
μsの範囲、より好ましくは125〜500ns 程度
が望ましい。このダイオード21の蓄積時間は例えば3
00nsであって出力整流用ダイオード10及び図1の
ダイオード16の蓄積時間(約60ns)よりも大幅に
長い。The storage time ts of the minority carrier of the rectifier diode 21 is よ り of the period T1 of the oscillating voltage generated in the voltage of the primary winding 8 when the switching element 3 is turned off without providing the surge absorbing circuit 6a. And a value shorter than the minimum off-period of the switching element 3. In addition,
The oscillating voltage generated in the primary winding 8 when the switching element 3 is off is shown in FIGS. 3 and 4, and the inductance L of the primary winding 8 and the stray capacitance C1 when the switching element 3 is off. And the stray capacitance C2 of the switching element 3 and the total C, and has a frequency sufficiently higher than the on / off frequency of the switching element 3. The inductance of the primary winding 8 when the switching element 3 is off corresponds to the leakage inductance of the primary winding 8. The preferable accumulation time of the diode 21 is a period during which ringing occurs due to LC resonance from t1 to t2 shown in FIG. Since the ringing frequency is about 4 MHz, the ringing period is about 2.5 μs, the off period is about 7 μs, and the ringing cycle is about 250 ns, the accumulation time of the diode 21 is 125 ns to 7 ns.
A range of μs, more preferably about 125 to 500 ns is desirable. The storage time of the diode 21 is, for example, 3
00 ns, which is much longer than the storage time (about 60 ns) of the output rectifier diode 10 and the diode 16 of FIG.
【0018】ダイオード21はステップ状に順方向電流
を流した時の順方向電圧VF の立上り時の値が低いもの
から成る。ダイオード21のこの特性として、ステップ
状に10mAの電流を流した時の順方向の立上り時のピ
ーク値は6.4Vである。蓄積時間ts及び順方向電流
の立上り特性を満足するダイオ−ド21としてサンケン
電気株式会社が製造しているダイオ−ドSARS01を
使用することができる。The diode 21 has a low value when the forward voltage VF rises when a forward current flows in a stepwise manner. As a characteristic of the diode 21, the peak value at the time of a forward rise when a current of 10 mA flows in a step-like manner is 6.4V. A diode SARS01 manufactured by Sanken Electric Co., Ltd. can be used as the diode 21 satisfying the accumulation time ts and the rising characteristics of the forward current.
【0019】次に、図6及び図7を参照して図5のDC
−DCコンバータの動作を説明する。図5のDC−DC
コンバータは、サージ吸収回路6aの動作を除いて図1
のDC−DCコンバータと同様に動作する。即ち、スイ
ッチング素子3のゲート・ソース間電圧VGSを図6に示
すように断続的に高レベルにすることによってスイッチ
ング素子3がオン・オフ動作し、オン期間Tonにトラン
ス2にエネルギが蓄積され、これがオフ期間Toff に放
出されてコンデンサ11及び負荷14に供給される。電
圧検出回路15及び制御回路5による出力電圧の調整も
図1のDC−DCコンバータと同様に行われる。Next, referring to FIGS. 6 and 7, the DC of FIG.
-The operation of the DC converter will be described. DC-DC of FIG.
The converter shown in FIG. 1 except for the operation of the surge absorbing circuit 6a
Operates similarly to the DC-DC converter of FIG. That is, the switching element 3 is turned on and off by intermittently setting the gate-source voltage V GS of the switching element 3 to a high level as shown in FIG. 6, and energy is accumulated in the transformer 2 during the on-period Ton. Are discharged during the off-period Toff and supplied to the capacitor 11 and the load 14. The adjustment of the output voltage by the voltage detection circuit 15 and the control circuit 5 is performed similarly to the DC-DC converter of FIG.
【0020】スイッチング素子3が図6の例えばt1 で
オフ状態に転換すると、1次巻線8にサージ電圧が発生
するが、ダイオード21がオンになるために、サージ電
圧がコンデンサ17で抑制され、スイッチング素子3の
ドレイン・ソース間電圧VDSはさほど高い電圧にならな
い。サージ電圧の吸収でコンデンサ17の電圧が高くな
ると、ダイオード21に逆方向電圧が印加される。ダイ
オード21にはサージ電圧吸収時に流れた順方向電流の
少数キャリアが蓄積されているため、逆方向電圧が印加
されてもダイオード21は導通状態を維持し、図7のt
3〜t5に示すようにダイオ−ド21の電流Idが逆方向
に流れる。図7においてt3〜t4は蓄積時間tsであ
り、t4〜t5のtdは、ダイオ−ド21のpn接合に
おいて空乏層が広がる時間である。蓄積時間tsの間
は、1次巻線8及びスイッチング素子3等の浮遊容量C
がダイオ−ド21と振動エネルギ吸収用抵抗20を介し
てコンデンサ17に並列に接続された状態となり、1次
巻線8のLCによる高い周波数の共振回路の形成が阻止
され、これよりも十分に低い周波数の共振回路が形成さ
れる。この結果、1次巻線8の電圧がリンギングしなく
なり、スイッチング素子3のドレイン・ソース間電圧V
DSは図6のt1 時点で極めて低いレベルのサージ電圧と
なった後に傾斜を有して低下し、t2 時点よりも少し前
でほぼ一定の値になる。図6のt1直後でドレイン・ソ
−ス間電圧VDSが低いのは、順方向電流の立上り時にお
ける抵抗及び電圧VFが低いダイオ−ド21を使用して
いるためである。なお、ダイオ−ド21の蓄積時間ts
を比較的短い150ns程度にすればスイッチング素子
のドレイン・ソ−ス間電圧VDS及びダイオ−ド21の電
流Idは図8に示すように変化する。この場合には低いレ
ベルでリンギングが生じるが、このリンギングは図1の
従来よりは改善される。上述のようにリンギングによる
高周波ノイズが発生しないと、外部回路に対する妨害が
少なくなる。また、電源1を整流平滑回路で構成する場
合においては、この入力交流ラインにリンギングによる
ノイズを除去するためのフィルタを接続することが不要
になり、電源装置全体の効率向上及び小型化及び低コス
ト化を図ることができる。When the switching element 3 is turned off at, for example, t 1 in FIG. 6, a surge voltage is generated in the primary winding 8. However, since the diode 21 is turned on, the surge voltage is suppressed by the capacitor 17. The drain-source voltage V DS of the switching element 3 does not become so high. When the voltage of the capacitor 17 increases due to absorption of the surge voltage, a reverse voltage is applied to the diode 21. Since the minority carriers of the forward current flowing during the absorption of the surge voltage are accumulated in the diode 21, the diode 21 maintains the conductive state even when the reverse voltage is applied, and the diode 21 is turned on at t in FIG.
As shown at 3 to t5, the current Id of the diode 21 flows in the reverse direction. In FIG. 7, t3 to t4 is the accumulation time ts, and td from t4 to t5 is the time when the depletion layer spreads at the pn junction of the diode 21. During the accumulation time ts, the stray capacitance C of the primary winding 8 and the switching element 3 and the like.
Is connected in parallel to the capacitor 17 via the diode 21 and the vibration energy absorbing resistor 20, and the formation of a high frequency resonance circuit by the LC of the primary winding 8 is prevented. A low frequency resonant circuit is formed. As a result, the voltage of the primary winding 8 does not ring, and the drain-source voltage V
DS has a very low level surge voltage at time t1 in FIG. 6 and then decreases with a slope, and becomes almost constant a little before time t2. T1 immediately after the drain-source of Figure 6 - the scan voltage V DS is low, the resistance and the voltage V F at the time of the rise of the forward current is low diode - is due to the use of de 21. The accumulation time ts of the diode 21
Is set to a relatively short value of about 150 ns, the drain-source voltage V DS of the switching element and the current Id of the diode 21 change as shown in FIG. In this case, ringing occurs at a low level, but this ringing is improved over the prior art of FIG. As described above, if high-frequency noise due to ringing does not occur, interference with external circuits is reduced. Further, in the case where the power supply 1 is constituted by a rectifying and smoothing circuit, it is not necessary to connect a filter for removing noise due to ringing to the input AC line, thereby improving the efficiency of the entire power supply device, reducing the size and reducing the cost. Can be achieved.
【0021】図5のDC−DCコンバータでは、ダイオ
ード21が蓄積時間で導通している間に、コンデンサ1
7、抵抗20、ダイオード21、1次巻線8の閉回路に
オン期間Tonの電流とは逆向きの電流が流れる。このた
め、コンデンサ17の放出エネルギが2次巻線9側に回
生され、効率向上に寄与する。即ち、抵抗18を介して
コンデンサ17の放電の全部を行なわないで、1次巻線
8に回生することができる。In the DC-DC converter of FIG. 5, while the diode 21 is conducting for the accumulation time, the capacitor 1
7, a current in the opposite direction to the current in the on-period Ton flows through the closed circuit of the resistor 20, the diode 21, and the primary winding 8. Therefore, the energy released from the capacitor 17 is regenerated to the secondary winding 9 side, which contributes to an improvement in efficiency. That is, it is possible to regenerate the primary winding 8 without discharging the entire capacitor 17 via the resistor 18.
【0022】[0022]
【第2の実施例】図9に示す第2の実施例のDC−DC
コンバータは、図5のDC−DCコンバータのサージ吸
収回路6aをサージ吸収回路6bに変形し、この他は図
5と同一に形成したものである。図9のサージ吸収回路
6bは図5のサージ吸収回路6aの並列抵抗18をコン
デンサ17に直接に並列接続した他は、図5と同一に形
成したものである。但し、図10に示すように直列抵抗
20はダイオード21と一体に形成されている。Second Embodiment DC-DC of a second embodiment shown in FIG.
The converter is obtained by modifying the surge absorbing circuit 6a of the DC-DC converter of FIG. 5 into a surge absorbing circuit 6b, and otherwise forming the same as FIG. The surge absorbing circuit 6b of FIG. 9 is formed in the same manner as in FIG. 5, except that the parallel resistor 18 of the surge absorbing circuit 6a of FIG. However, the series resistor 20 is formed integrally with the diode 21 as shown in FIG.
【0023】抵抗18、20の接続位置を図9に示すよ
うに変形したサージ吸収回路6bの動作は図5のサージ
吸収回路6aと実質的に同一であり、同一の作用効果を
得ることができる。The operation of the surge absorbing circuit 6b in which the connection positions of the resistors 18 and 20 are modified as shown in FIG. 9 is substantially the same as that of the surge absorbing circuit 6a of FIG. 5, and the same operation and effect can be obtained. .
【0024】この第2の実施例では、更に、抵抗20と
ダイオード21とが図10に示すように包囲体としての
同一の樹脂封止体23に収容されているので、両者を1
つの複合部品24として取り扱うことができ、DC−D
Cコンバータの小型化、低コスト化を図ることができ
る。図10の複合部品24では、抵抗体チップから成る
抵抗20と半導体チップから成るダイオード21とがろ
う材25で接合され、一方の端子26がろう材27で抵
抗20に接合され、他方の端子28がろう材29でダイ
オード21に接合されている。In the second embodiment, since the resistor 20 and the diode 21 are housed in the same resin sealing body 23 as an enclosure as shown in FIG.
DC-D
The size and cost of the C converter can be reduced. In the composite component 24 of FIG. 10, a resistor 20 formed of a resistor chip and a diode 21 formed of a semiconductor chip are joined by a brazing material 25, one terminal 26 is joined to the resistor 20 by a brazing material 27, and the other terminal 28 Is joined to the diode 21 with a brazing material 29.
【0025】[0025]
【第3の実施例】図11に示す第3の実施例のDC−D
Cコンバータは、図5のサージ吸収回路6aを変形した
サージ吸収回路6cを設け、この他は図4と同一に構成
したものである。図11のサージ吸収回路6cは図5の
サージ吸収回路6aに第2の整流ダイオード16aを付
加したものに相当する。即ち、図11のサージ吸収回路
6cは、第1の整流ダイオード21と直列抵抗20とコ
ンデンサ17との直列回路を図5と同様に有する。しか
し、並列抵抗18は図9と同様にコンデンサ17に直接
に並列接続されている。第2の整流ダイオード16aは
直列抵抗20に並列に接続されている。第2の整流ダイ
オード16aは第1の整流ダイオード21よりも蓄積時
間tsが短いものであり、図1の従来の整流ダイオード
16と同様な電気的特性を有する。Third Embodiment The DC-D of the third embodiment shown in FIG.
The C converter is provided with a surge absorbing circuit 6c which is a modification of the surge absorbing circuit 6a of FIG. 5, and is otherwise the same as that of FIG. The surge absorbing circuit 6c in FIG. 11 corresponds to a circuit obtained by adding a second rectifier diode 16a to the surge absorbing circuit 6a in FIG. That is, the surge absorbing circuit 6c of FIG. 11 has a series circuit of the first rectifier diode 21, the series resistor 20, and the capacitor 17 as in FIG. However, the parallel resistor 18 is directly connected in parallel to the capacitor 17 as in FIG. The second rectifier diode 16a is connected to the series resistor 20 in parallel. The second rectifier diode 16a has a shorter accumulation time ts than the first rectifier diode 21, and has the same electrical characteristics as the conventional rectifier diode 16 of FIG.
【0026】図11のDC−DCコンバータにおいてス
イッチング素子3がターンオフした時には1次巻線8の
電圧によって第1及び第2の整流ダイオード21、16
aが導通し、これ等を通ってコンデンサ17にサージ電
流が流れる。従って、第2の整流ダイオード16aは直
列抵抗20のバイパスとして機能している。コンデンサ
17がサージ電圧を吸収し、この電圧Vc が高くなる
と、第1及び第2の整流ダイオード21、16aは逆バ
イアス状態になる。第2の整流ダイオード16aは蓄積
時間が短いので、比較的短時間の内にオフ状態になる
が、第1の整流ダイオード21は蓄積時間が長いので、
オン状態に保たれ、図5の場合と同様にコンデンサ17
と抵抗20と第1の整流ダイオード21との直列回路が
1次巻線8に並列に接続され、1次巻線8の電圧V1 の
リンギングが防止される。従って、第3の実施例は第1
の実施例と同一の効果を有し、更に、第2の整流ダイオ
ード16aによるバイパス作用によってサージ吸収を迅
速に行うことができるという効果を有する。In the DC-DC converter of FIG. 11, when the switching element 3 is turned off, the voltage of the primary winding 8 causes the first and second rectifier diodes 21 and 16 to turn on.
a conducts, and a surge current flows through the capacitor 17 through these components. Therefore, the second rectifier diode 16a functions as a bypass for the series resistor 20. When the capacitor 17 absorbs the surge voltage and the voltage Vc increases, the first and second rectifier diodes 21 and 16a enter a reverse bias state. The second rectifier diode 16a is turned off in a relatively short time because the accumulation time is short, but the first rectifier diode 21 is long in accumulation time because the accumulation time is short.
The on state is maintained, and the capacitor 17 is turned on as in the case of FIG.
And a series circuit of a resistor 20 and a first rectifier diode 21 are connected in parallel to the primary winding 8 to prevent ringing of the voltage V1 of the primary winding 8. Therefore, the third embodiment is similar to the first embodiment.
This embodiment has the same effect as that of the first embodiment, and further has the effect that surge absorption can be rapidly performed by the bypass effect of the second rectifier diode 16a.
【0027】[0027]
【第4の実施例】図12に示す第4の実施例のDC−D
Cコンバータは、サージ吸収回路6dをスイッチング素
子3に並列に接続し、この他は図5と同一に構成したも
のである。サージ吸収回路6dの接続箇所を図12に示
すように変形しても、図12のサ−ジ吸収回路6dは図
5のサ−ジ吸収回路6aと同一であるので、第1の実施
例と同様な作用効果を得ることができる。なお、図12
の場合には、コンデンサ17がサージ電圧を吸収した後
のダイオード21の蓄積時間中は、コンデンサ17が電
源1と1次巻線8との直列回路に対して並列に接続され
た状態となり、1次巻線8のLCによるリンギング電圧
が抑制される。なお、図9及び図11のサージ吸収回路
6b、6cを図12と同様にスイッチング素子3に並列
に接続することができる。Fourth Embodiment The DC-D of the fourth embodiment shown in FIG.
The C converter has a surge absorbing circuit 6d connected in parallel to the switching element 3, and the other configuration is the same as that of FIG. Even if the connection of the surge absorbing circuit 6d is modified as shown in FIG. 12, the surge absorbing circuit 6d of FIG. 12 is the same as the surge absorbing circuit 6a of FIG. Similar effects can be obtained. FIG.
In the case of (1), during the accumulation time of the diode 21 after the capacitor 17 absorbs the surge voltage, the capacitor 17 is connected in parallel to the series circuit of the power supply 1 and the primary winding 8, and The ringing voltage due to LC of the next winding 8 is suppressed. The surge absorbing circuits 6b and 6c shown in FIGS. 9 and 11 can be connected in parallel to the switching element 3 as in FIG.
【0028】[0028]
【第5の実施例】図13に示す第5の実施例のDC−D
Cコンバータは、図5の出力整流平滑回路4を変形した
出力整流平滑回路4aを設け、且つ2次巻線9の極性を
図5と逆にした他は図5と同一に構成したものである。Fifth Embodiment The DC-D of the fifth embodiment shown in FIG.
The C converter has the same configuration as that of FIG. 5 except that an output rectification / smoothing circuit 4a obtained by modifying the output rectification / smoothing circuit 4 of FIG. 5 is provided, and the polarity of the secondary winding 9 is reversed from that of FIG. .
【0029】即ち、図13のDC−DCコンバータはフ
ォワード型であって、スイッチング素子3がオンの時に
2次巻線9から負荷14及びコンデンサ11に電力を供
給するように構成されている。従って、出力整流平滑回
路4aは出力整流ダイオード10と平滑用コンデンサ1
1の他にリアクトル30と整流用ダイオード31とを有
している。なお、リアクトル30はダイオード10とコ
ンデンサ11との間に接続され、整流用ダイオード31
はリアクトル30とコンデンサ11とに対して並列に接
続されている。図13のフォワード型DC−DCコンバ
ータにおいてもサージ吸収回路6aは図5の場合と同様
な効果を発揮する。なお、図13のサージ吸収回路6a
を図9、図11及び図12のサージ吸収回路6b、6
c、6に変形することもできる。That is, the DC-DC converter of FIG. 13 is of a forward type, and is configured to supply power from the secondary winding 9 to the load 14 and the capacitor 11 when the switching element 3 is on. Therefore, the output rectifying / smoothing circuit 4a includes the output rectifying diode 10 and the smoothing capacitor 1
1 and a reactor 30 and a rectifying diode 31. In addition, the reactor 30 is connected between the diode 10 and the capacitor 11, and the rectifying diode 31
Is connected in parallel with the reactor 30 and the capacitor 11. Also in the forward DC-DC converter of FIG. 13, the surge absorbing circuit 6a exhibits the same effect as that of FIG. The surge absorbing circuit 6a shown in FIG.
To the surge absorbing circuits 6b, 6 of FIGS. 9, 11 and 12.
It can also be modified to c and 6.
【0030】[0030]
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) スイッチング素子3をFETに限ることなく、
バイポーラトランジスタ等の半導体スイッチとすること
ができる。 (2) トランス2を単巻トランス構成とすることもで
きる。 (3) 制御電源を形成するためにトランス2に3次巻
線を設けることができる。 (4) 電流帰還制御を行うためにスイッチング素子3
に直列に電流検出用抵抗を接続することができる。 (5) 制御回路5を変形してスイッチング素子3のオ
ン・オフ制御形態を変えることができる。また、RCC
型等の自励式DC-DCコンバ−タとすることができ
る。 (6) 電源1を電池とすることもできる。[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) The switching element 3 is not limited to the FET,
It can be a semiconductor switch such as a bipolar transistor. (2) The transformer 2 may have a single-winding transformer configuration. (3) A tertiary winding can be provided in the transformer 2 to form a control power supply. (4) Switching element 3 for performing current feedback control
, A current detection resistor can be connected in series. (5) The control circuit 5 can be modified to change the on / off control form of the switching element 3. Also, RCC
It can be a self-excited DC-DC converter of a type or the like. (6) The power supply 1 can be a battery.
【図1】従来のDC−DCコンバータを示す回路図であ
る。FIG. 1 is a circuit diagram showing a conventional DC-DC converter.
【図2】図1の制御回路を概略的に示すブロック図であ
る。FIG. 2 is a block diagram schematically showing a control circuit of FIG. 1;
【図3】図1の各部の電圧を概略的に示す波形図であ
る。FIG. 3 is a waveform diagram schematically showing voltages of respective parts in FIG.
【図4】図3のVDSの一部及びダイオ−ド16の電流を
示す波形図である。[4] part of V DS 3 and diode - is a waveform diagram showing a current of de 16.
【図5】第1の実施例のDC−DCコンバータを示す回
路図である。FIG. 5 is a circuit diagram showing a DC-DC converter according to the first embodiment.
【図6】図5の各部の電圧を概略的に示す波形図であ
る。FIG. 6 is a waveform diagram schematically showing voltages of respective parts in FIG. 5;
【図7】図6のVDSの一部及び図1のダイオ−ド21の
電流を示す波形図である。[7] Some of the V DS of Figure 6 and in Figure 1 diode - it is a waveform diagram showing a current of de 21.
【図8】図5のダイオ−ド21の蓄積時間を短くした場
合のVDS及びIdを図7と同様に示す波形図である。8 is a waveform diagram showing V DS and Id in a case where the accumulation time of the diode 21 of FIG. 5 is shortened, similarly to FIG.
【図9】第2の実施例のDC−DCコンバータを示す回
路図である。FIG. 9 is a circuit diagram illustrating a DC-DC converter according to a second embodiment.
【図10】図6のダイオードと抵抗の複合素子を概略的
に示す断面図である。FIG. 10 is a cross-sectional view schematically showing the diode-resistor composite element of FIG. 6;
【図11】第3の実施例のDC−DCコンバータを示す
回路図である。FIG. 11 is a circuit diagram showing a DC-DC converter according to a third embodiment.
【図12】第4の実施例のDC−DCコンバータを示す
回路図である。FIG. 12 is a circuit diagram illustrating a DC-DC converter according to a fourth embodiment.
【図13】第5の実施例のDC−DCコンバータを示す
回路図である。FIG. 13 is a circuit diagram showing a DC-DC converter according to a fifth embodiment.
1 電源 2 トランス 3 スイッチング素子 4 整流平滑回路 DESCRIPTION OF SYMBOLS 1 Power supply 2 Transformer 3 Switching element 4 Rectifier smoothing circuit
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成12年7月7日(2000.7.7)[Submission date] July 7, 2000 (200.7.7)
【手続補正1】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】特許請求の範囲[Correction target item name] Claims
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【特許請求の範囲】[Claims]
【手続補正2】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0008[Correction target item name] 0008
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【0008】[0008]
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、負荷に直流電力を供給
するためのDC−DCコンバータであって、直流電圧を
供給する直流電源と、前記直流電圧を繰返してオン・オ
フするために前記直流電源の一端と他端との間に接続さ
れ、且つ第1及び第2の主端子と制御端子とを有してい
るスイッチング素子と、前記スイッチング素子を介して
前記直流電源の一端と他端との間に接続された巻線を有
し且つ前記巻線は漏れインダクタンスと浮遊容量とを有
しているトランスと、前記トランスに接続された出力整
流平滑回路と、前記スイッチング素子をオン・オフ制御
するための制御回路と、前記スイッチング素子のターン
オフ時に前記スイッチング素子に印加されるサージ電圧
を吸収することができるように前記トランスの巻線に接
続されたサージ吸収回路とを備えたDC-DCコンバ−
タであって、前記サージ吸収回路が、前記巻線に対して
並列に接続されたサージ吸収用コンデンサと、前記スイ
ッチング素子がオン状態の時に非導通状態に保たれ、前
記スイッチング素子のターンオフ時に順方向バイアスさ
れる方向性を有して前記サージ吸収用コンデンサに直列
に接続され、且つ少なくとも前記巻線の漏れインダクタ
ンスと前記浮遊容量とに基づいて前記巻線に生じる振動
電圧の周期の1/2よりも長く且つ前記スイッチング素
子の最小オフ期間よりも短い125ns〜7μsの範囲
の蓄積時間を有している整流ダイオードと、前記サージ
吸収用コンデンサと前記整流ダイオードとの両方に直列
に接続された直列抵抗とを有していることを特徴とする
DC−DCコンバータに係わるものである。SUMMARY OF THE INVENTION In order to solve the above problems and to achieve the above object, the present invention relates to a DC-DC converter for supplying DC power to a load, comprising a DC power supply for supplying a DC voltage. A switching element connected between one end and the other end of the DC power supply for repeatedly turning on and off the DC voltage, and having first and second main terminals and a control terminal; And a transformer having a winding connected between one end and the other end of the DC power supply via the switching element, wherein the winding is connected to the transformer having a leakage inductance and a stray capacitance. Output rectifying and smoothing circuit, a control circuit for controlling on / off of the switching element, and absorbing a surge voltage applied to the switching element when the switching element is turned off. Kill As the connected to transformer winding surge absorption circuit and the DC-DC converter having a -
Wherein the surge absorbing circuit is connected to a surge absorbing capacitor connected in parallel to the winding and is kept in a non-conductive state when the switching element is on, and is turned off when the switching element is turned off. A directional bias, connected in series to the surge absorbing capacitor, and at least half the period of the oscillating voltage generated in the winding based on at least the leakage inductance of the winding and the stray capacitance. 125 ns to 7 μs longer than the minimum off period of the switching element.
Characterized by having a rectifier diode having an accumulation time of: and a series resistor connected in series to both the surge absorbing capacitor and the rectifier diode. It is.
Claims (7)
DCコンバータであって、 直流電圧を供給する直流電源と、 前記直流電圧を繰返してオン・オフするために前記直流
電源の一端と他端との間に接続され、且つ第1及び第2
の主端子と制御端子とを有しているスイッチング素子
と、 前記スイッチング素子を介して前記直流電源の一端と他
端との間に接続された巻線を有し且つ前記巻線は漏れイ
ンダクタンスと浮遊容量とを有しているトランスと、 前記トランスに接続された出力整流平滑回路と、 前記スイッチング素子をオン・オフ制御するための制御
回路と、 前記スイッチング素子のターンオフ時に前記スイッチン
グ素子に印加されるサージ電圧を吸収することができる
ように前記トランスの巻線に接続されたサージ吸収回路
とを備えたDC-DCコンバ−タであって、前記サージ
吸収回路が、 前記巻線に対して並列に接続されたサージ吸収用コンデ
ンサと、 前記スイッチング素子がオン状態の時に非導通状態に保
たれ、前記スイッチング素子のターンオフ時に順方向バ
イアスされる方向性を有して前記サージ吸収用コンデン
サに直列に接続され、且つ少なくとも前記巻線の漏れイ
ンダクタンスと前記浮遊容量とに基づいて前記巻線に生
じる振動電圧の周期の1/2よりも長く且つ前記スイッ
チング素子の最小オフ期間よりも短い蓄積時間を有して
いる整流ダイオードと、 前記サージ吸収用コンデンサと前記整流ダイオードとの
両方に直列に接続された直列抵抗とを有していることを
特徴とするDC−DCコンバータ。1. A DC-DC converter for supplying DC power to a load.
A DC converter for supplying a DC voltage, connected between one end and the other end of the DC power supply for repeatedly turning on and off the DC voltage;
A switching element having a main terminal and a control terminal, and a winding connected between one end and the other end of the DC power supply via the switching element, and the winding has a leakage inductance. A transformer having a stray capacitance; an output rectifying / smoothing circuit connected to the transformer; a control circuit for controlling on / off of the switching element; applied to the switching element when the switching element is turned off. And a surge absorbing circuit connected to the winding of the transformer so as to be able to absorb a surge voltage. The surge absorbing circuit is connected in parallel to the winding. A surge absorbing capacitor connected to the switching element, the switching element is kept in a non-conductive state when the switching element is in an on state, and is turned off when the switching element is turned off. It is connected in series to the surge absorbing capacitor with a direction of being forward biased, and is at least 1 / (1) cycle of the oscillation voltage generated in the winding based on at least the leakage inductance of the winding and the stray capacitance. A rectifier diode having an accumulation time longer than 2 and shorter than a minimum off period of the switching element; and a series resistor connected in series to both the surge absorbing capacitor and the rectifier diode. A DC-DC converter.
ジ吸収用コンデンサに対して並列に接続された放電用の
並列抵抗を有していることを特徴とする請求項1記載の
DC−DCコンバータ。2. The DC-DC converter according to claim 1, wherein the surge absorbing circuit further includes a discharging parallel resistor connected in parallel to the surge absorbing capacitor. .
デンサと前記直列抵抗との直列回路に対して並列に接続
されていることを特徴とする請求項2記載のDC−DC
コンバータ。3. The DC-DC according to claim 2, wherein the parallel resistor is connected in parallel to a series circuit of the surge absorbing capacitor and the series resistor.
converter.
ダイオードの蓄積時間よりも短い蓄積時間を有する別の
整流ダイオードを有し、この別の整流ダイオードは前記
直列抵抗に並列に接続されていることを特徴とする請求
項2記載のDC−DCコンバータ。4. The surge absorbing circuit further includes another rectifier diode having an accumulation time shorter than an accumulation time of the rectifier diode, the other rectifier diode being connected in parallel with the series resistor. 3. The DC-DC converter according to claim 2, wherein:
一の包囲体に収容されていることを特徴とする請求項1
又は2記載のDC−DCコンバータ。5. The rectifier diode according to claim 1, wherein the series resistor is housed in the same enclosure as the rectifier diode.
Or the DC-DC converter according to 2.
て並列に接続されていることを特徴とする請求項1乃至
5のいずれかに記載のDC−DCコンバータ。6. The DC-DC converter according to claim 1, wherein the surge absorbing circuit is connected in parallel to the winding.
グ素子に対して並列に接続されていることを特徴とする
請求項1乃至5のいずれかに記載のDC−DCコンバー
タ。7. The DC-DC converter according to claim 1, wherein the surge absorbing circuit is connected in parallel to the switching element.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11371259A JP3109667B1 (en) | 1999-12-27 | 1999-12-27 | DC-DC converter |
US09/734,145 US6272024B2 (en) | 1999-12-27 | 2000-12-11 | D.c.-to-d.c. converter having an improved surge suppressor |
CNB001375121A CN1139175C (en) | 1999-12-27 | 2000-12-27 | DC-AC exchanger |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11371259A JP3109667B1 (en) | 1999-12-27 | 1999-12-27 | DC-DC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3109667B1 JP3109667B1 (en) | 2000-11-20 |
JP2001186759A true JP2001186759A (en) | 2001-07-06 |
Family
ID=18498406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11371259A Expired - Lifetime JP3109667B1 (en) | 1999-12-27 | 1999-12-27 | DC-DC converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3109667B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016174471A (en) * | 2015-03-17 | 2016-09-29 | サンケン電気株式会社 | Snubber circuit |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003081543A (en) * | 2001-09-14 | 2003-03-19 | Toshiba Elevator Co Ltd | Brake control device for elevator |
CN101262148B (en) * | 2007-03-05 | 2012-01-11 | 拓码科技股份有限公司 | Energy storage device for delaying cut-off operation time |
CN107086790B (en) * | 2017-05-25 | 2023-08-11 | 深圳市格瑞普电子科技有限公司 | Flyback switching power supply |
-
1999
- 1999-12-27 JP JP11371259A patent/JP3109667B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016174471A (en) * | 2015-03-17 | 2016-09-29 | サンケン電気株式会社 | Snubber circuit |
Also Published As
Publication number | Publication date |
---|---|
JP3109667B1 (en) | 2000-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4158054B2 (en) | Switching power supply | |
US6788556B2 (en) | Switching power source device | |
US7778050B2 (en) | Energy transfer device and energy transfer control semiconductor device | |
US5847941A (en) | Switching power supply system and process | |
KR100708507B1 (en) | Clamping circuit and method for synchronous rectification | |
JP6471550B2 (en) | Snubber circuit | |
JPH09163736A (en) | Dc-dc converter | |
KR20030027811A (en) | Switching power supply | |
JP3475892B2 (en) | Switching power supply | |
US20130250625A1 (en) | Switching power supply apparatus | |
JP2000152627A (en) | Ringing choke converter | |
JP3109667B1 (en) | DC-DC converter | |
JP3374916B2 (en) | DC-DC converter | |
US8564974B2 (en) | Switching power source apparatus | |
JP2002078339A (en) | Dc-dc converter | |
JPH1198832A (en) | Switching power supply equipment with snubber circuit of small loss | |
US6417629B1 (en) | Push-pull based voltage-clamping electronic ballast | |
JP3514600B2 (en) | Switching power supply and control method thereof | |
KR970003237B1 (en) | Soft switching circuit for separately-excited switching power source in current discontinuity mode | |
JP2858412B2 (en) | Transformer connection type DC-DC converter | |
JPH09205770A (en) | Dc-dc converter | |
JP2993635B2 (en) | Transformer connection type DC-DC converter | |
JP3692095B2 (en) | Switching power supply | |
JP2005117852A (en) | Switching power supply device | |
JPH10295077A (en) | Switching power-supply apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3109667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070914 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |