JP2001186753A - 定電圧回路及びその定電圧出力方法 - Google Patents
定電圧回路及びその定電圧出力方法Info
- Publication number
- JP2001186753A JP2001186753A JP37082599A JP37082599A JP2001186753A JP 2001186753 A JP2001186753 A JP 2001186753A JP 37082599 A JP37082599 A JP 37082599A JP 37082599 A JP37082599 A JP 37082599A JP 2001186753 A JP2001186753 A JP 2001186753A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- charge pump
- pump circuit
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 回路のコストアップを招くことなく、複数の
定電圧出力を精度良く得ることができるようにする。 【解決手段】 入力電圧が印加される第１の入力側と出
力電圧が得られる第１の出力側との間に、Ｎ段構成の第
１のチャージポンプ回路部を設け、第１のチャージポン
プ回路部の出力側に設けらた定電圧制御部１により、第
１の出力側の出力電圧を所定の範囲で可変制御し、出力
電圧検出部３により、定電圧制御部１による可変制御を
行わせるための電圧を与え、入力電圧が印加される第２
の入力側と出力電圧が得られる第２の出力側との間であ
り、かつ第１のチャージポンプ回路部に対し第２のチャ
ージポンプ回路部を並列接続し、第２のチャージポンプ
回路部の出力側に設けられた定電圧制御部２により、第
２の出力側の出力電圧を所定の範囲で可変制御し、出力
電圧検出部４により、定電圧制御部２による可変制御を
行わせるための電圧を与えるようにする。
定電圧出力を精度良く得ることができるようにする。 【解決手段】 入力電圧が印加される第１の入力側と出
力電圧が得られる第１の出力側との間に、Ｎ段構成の第
１のチャージポンプ回路部を設け、第１のチャージポン
プ回路部の出力側に設けらた定電圧制御部１により、第
１の出力側の出力電圧を所定の範囲で可変制御し、出力
電圧検出部３により、定電圧制御部１による可変制御を
行わせるための電圧を与え、入力電圧が印加される第２
の入力側と出力電圧が得られる第２の出力側との間であ
り、かつ第１のチャージポンプ回路部に対し第２のチャ
ージポンプ回路部を並列接続し、第２のチャージポンプ
回路部の出力側に設けられた定電圧制御部２により、第
２の出力側の出力電圧を所定の範囲で可変制御し、出力
電圧検出部４により、定電圧制御部２による可変制御を
行わせるための電圧を与えるようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、安定した定電圧の
出力に適した定電圧回路及びその定電圧出力方法に関す
る。
出力に適した定電圧回路及びその定電圧出力方法に関す
る。
【０００２】
【従来の技術】従来の定電圧回路は、チャージポンプ回
路の出力に過剰な昇圧電圧をクランプするクランプ回路
を接続することにより、定電圧出力を得るようにしてい
る。
路の出力に過剰な昇圧電圧をクランプするクランプ回路
を接続することにより、定電圧出力を得るようにしてい
る。
【０００３】すなわち、たとえば図３に示すように、チ
ャージポンプ回路は、ダイオードＤ１（〜Ｄ（Ｎ＋
１））、コンデンサＣ１（〜ＣＮ）、インバータＩＮＶ
１（〜ＩＮＶＮ）のＮ段構成とされている。
ャージポンプ回路は、ダイオードＤ１（〜Ｄ（Ｎ＋
１））、コンデンサＣ１（〜ＣＮ）、インバータＩＮＶ
１（〜ＩＮＶＮ）のＮ段構成とされている。
【０００４】また、チャージポンプ回路のダイオードＤ
１（〜ＤＮ）の入力側には、電源電圧ＶＢが接続されて
いる。チャージポンプ回路のインバータＩＮＶ１（〜Ｉ
ＮＶＮ）の入力側には、発振器ＯＳＣが接続されてい
る。チャージポンプ回路の出力側には、ツェナーダイオ
ードＺＤ、コンデンサＣ（Ｎ＋１）等からなるクランプ
回路が接続されている。
１（〜ＤＮ）の入力側には、電源電圧ＶＢが接続されて
いる。チャージポンプ回路のインバータＩＮＶ１（〜Ｉ
ＮＶＮ）の入力側には、発振器ＯＳＣが接続されてい
る。チャージポンプ回路の出力側には、ツェナーダイオ
ードＺＤ、コンデンサＣ（Ｎ＋１）等からなるクランプ
回路が接続されている。
【０００５】そして、チャージポンプ回路のインバータ
ＩＮＶ１（〜ＩＮＶＮ）の出力がＨ又はＬに変化するこ
とにより、コンデンサＣ１（〜ＣＮ）が充放電を行う。
このとき、チャージポンプ回路の出力側に接続されてい
るクランプ回路により、過剰な昇圧電圧がクランプさ
れ、定電圧出力である出力電圧Ｖｏｕｔが得られるよう
になっている。
ＩＮＶ１（〜ＩＮＶＮ）の出力がＨ又はＬに変化するこ
とにより、コンデンサＣ１（〜ＣＮ）が充放電を行う。
このとき、チャージポンプ回路の出力側に接続されてい
るクランプ回路により、過剰な昇圧電圧がクランプさ
れ、定電圧出力である出力電圧Ｖｏｕｔが得られるよう
になっている。
【０００６】また、他の従来の定電圧回路として、たと
えば図４に示すように、電源電圧ＶＢとチャージポンプ
回路との間に設けたレギュレータＲＥＧにより、電圧Ｖ
ＲＥＧを調整し、チャージポンプ回路の昇圧電圧を安定
化させることで、電源電圧ＶＢの変動に対し出力電圧の
変動を無くす構成としたものもある。また、図４に示す
定電圧回路は、レギュレータＲＥＧを設けることで、図
３のツェナーダイオードＺＤが省かれている。
えば図４に示すように、電源電圧ＶＢとチャージポンプ
回路との間に設けたレギュレータＲＥＧにより、電圧Ｖ
ＲＥＧを調整し、チャージポンプ回路の昇圧電圧を安定
化させることで、電源電圧ＶＢの変動に対し出力電圧の
変動を無くす構成としたものもある。また、図４に示す
定電圧回路は、レギュレータＲＥＧを設けることで、図
３のツェナーダイオードＺＤが省かれている。
【０００７】この場合の出力電圧Ｖｏｕｔは、 Ｖｏｕｔ＝（Ｎ＋１）×（ＶＲＥＧ−ＶＦ） となる。ここで、ＶＦは、ダイオードＤ１（〜Ｄ（Ｎ＋
１））の順方向電圧である。
１））の順方向電圧である。
【０００８】
【発明が解決しようとする課題】ところが、図３に示し
た定電圧回路では、クランプ回路にツェナーダイオード
ＺＤ等を用いる構成であるため、出力電圧Ｖｏｕｔの精
度はツェナー電圧の精度により決定される。このため、
精度の良いツェナーダイオードＺＤを用いた場合、回路
のコストアップを招いてしまう。このことは、複数の定
電圧出力を得ようとした場合、顕著である。
た定電圧回路では、クランプ回路にツェナーダイオード
ＺＤ等を用いる構成であるため、出力電圧Ｖｏｕｔの精
度はツェナー電圧の精度により決定される。このため、
精度の良いツェナーダイオードＺＤを用いた場合、回路
のコストアップを招いてしまう。このことは、複数の定
電圧出力を得ようとした場合、顕著である。
【０００９】この点、図４に示した定電圧回路では、出
力電圧Ｖｏｕｔが電源電圧ＶＢに対して安定であるた
め、ツェナーダイオードＺＤが不要となり、回路のコス
トアップは避けられる。しかし、ダイオードＤ１（〜Ｄ
（Ｎ＋１））の順方向電圧ＶＦのばらつきや温度特性に
より出力電圧Ｖｏｕｔが変動するという不具合がある。
力電圧Ｖｏｕｔが電源電圧ＶＢに対して安定であるた
め、ツェナーダイオードＺＤが不要となり、回路のコス
トアップは避けられる。しかし、ダイオードＤ１（〜Ｄ
（Ｎ＋１））の順方向電圧ＶＦのばらつきや温度特性に
より出力電圧Ｖｏｕｔが変動するという不具合がある。
【００１０】ちなみに、特公平０５−０７４３０７号公
報では、入力電圧に応じ昇圧の段数を切換えて出力電圧
を制御するようにした回路が示されているが、回路構成
が複雑であるばかりか、回路のコストアップを招いてし
まうという不具合がある。
報では、入力電圧に応じ昇圧の段数を切換えて出力電圧
を制御するようにした回路が示されているが、回路構成
が複雑であるばかりか、回路のコストアップを招いてし
まうという不具合がある。
【００１１】本発明は、このような状況に鑑みてなされ
たものであり、回路のコストアップを招くことなく、複
数の定電圧出力を精度良く得ることができる定電圧回路
及びその定電圧出力方法を提供することができるように
するものである。
たものであり、回路のコストアップを招くことなく、複
数の定電圧出力を精度良く得ることができる定電圧回路
及びその定電圧出力方法を提供することができるように
するものである。
【００１２】
【課題を解決するための手段】請求項１に記載の定電圧
回路は、入力電圧が印加される第１の入力側と出力電圧
が得られる第１の出力側との間に設けられたＮ段構成の
第１のチャージポンプ回路部と、第１のチャージポンプ
回路部の出力側に設けられ、第１の出力側の出力電圧を
所定の範囲で可変制御する第１の定電圧制御部と、第１
のチャージポンプ回路部の出力電圧を検出し、第１の定
電圧制御部による可変制御を行わせるための電圧を与え
る第１の出力電圧検出部と、入力電圧が印加される第２
の入力側と出力電圧が得られる第２の出力側との間に設
けられるとともに、第１のチャージポンプ回路部に対し
て並列接続されるＮ段構成の第２のチャージポンプ回路
部と、第２のチャージポンプ回路部の出力側に設けら
れ、第２の出力側の出力電圧を所定の範囲で可変制御す
る第２の定電圧制御部と、第２の定電圧制御部による可
変制御を行わせるための電圧を与える第２の出力電圧検
出部とを備えることを特徴とする。また、第１及び第２
のチャージポンプ回路部は、第１及び第２の出力側に向
けそれぞれ順方向接続された複数のダイオードと、複数
のダイオードの出力側のそれぞれに並列接続されたコン
デンサと、コンデンサの各々に接続され、それぞれのコ
ンデンサに対し充放電を行わせるための複数のインバー
タとを備え、第１及び第２の定電圧制御部は、一端が第
１又は第２のチャージポンプ回路部の最終段に接続さ
れ、出力端が第１又は第２の出力側に接続されるナンド
ゲートと、反転入力端が第１又は第２の出力電圧検出部
に接続され、非反転入力端が所定のしきい値電圧源に接
続され、出力端がナンドゲートの他端に接続される比較
回路とを備えるようにすることができる。また、第１又
は第２のチャージポンプ回路部の複数のダイオードは、
第１又は第２の出力側に向けそれぞれ逆方向接続されて
いるようにすることができる。請求項４に記載の定電圧
回路の定電圧出力方法は、入力電圧が印加される第１の
入力側と出力電圧が得られる第１の出力側との間に、Ｎ
段構成の第１のチャージポンプ回路部を設ける第１の工
程と、第１のチャージポンプ回路部の出力側に設けられ
た第１の定電圧制御部により、第１の出力側の出力電圧
を所定の範囲で可変制御する第２の工程と、第１の出力
電圧検出部により、第１のチャージポンプ回路部の出力
電圧を検出し、第１の定電圧制御部による可変制御を行
わせるための電圧を与える第３の工程と、入力電圧が印
加される第２の入力側と出力電圧が得られる第２の出力
側との間であり、かつ第１のチャージポンプ回路部に対
し第２のチャージポンプ回路部を並列接続する第４の工
程と、第２のチャージポンプ回路部の出力側に設けられ
た第２の定電圧制御部により、第２の出力側の出力電圧
を所定の範囲で可変制御する第５の工程と、第２の出力
電圧検出部により、第２の定電圧制御部による可変制御
を行わせるための電圧を与える第５の工程とを備えるこ
とを特徴とする。また、第１及び第４の工程には、第１
及び第２の出力側に向け複数のダイオードをそれぞれ順
方向接続とする第６の工程と、複数のダイオードの出力
側のそれぞれにコンデンサを並列接続する第７の工程
と、コンデンサの各々に接続された複数のインバータに
より、それぞれのコンデンサに対し充放電を行わせる第
８の工程とが含まれ、第２及び第５の工程には、ナンド
ゲートの一端を第１又は第２のチャージポンプ回路部の
最終段に接続し、出力端を第１又は第２の出力側に接続
する第９の工程と、比較回路の反転入力端を第１又は第
２の出力電圧検出部に接続し、非反転入力端を所定のし
きい値電圧源に接続し、出力端をナンドゲートの他端に
接続する第１０の工程とが含まれるようにすることがで
きる。また、第６の工程には、複数のダイオードを、第
１又は第２の出力側に向けそれぞれ逆方向接続とする第
１１の工程が含まれるようにすることができる。本発明
に係る定電圧回路及びその定電圧出力方法においては、
入力電圧が印加される第１の入力側と出力電圧が得られ
る第１の出力側との間に、Ｎ段構成の第１のチャージポ
ンプ回路部を設け、第１のチャージポンプ回路部の出力
側に設けられた第１の定電圧制御部により、第１の出力
側の出力電圧を所定の範囲で可変制御し、第１の出力電
圧検出部により、第１の定電圧制御部による可変制御を
行わせるための電圧を与え、入力電圧が印加される第２
の入力側と出力電圧が得られる第２の出力側との間であ
り、かつ第１のチャージポンプ回路部に対し第２のチャ
ージポンプ回路部を並列接続し、第２のチャージポンプ
回路部の出力側に設けられた第２の定電圧制御部によ
り、第２の出力側の出力電圧を所定の範囲で可変制御
し、第２の出力電圧検出部により、第２の定電圧制御部
による可変制御を行わせるための電圧を与えるようにす
る。
回路は、入力電圧が印加される第１の入力側と出力電圧
が得られる第１の出力側との間に設けられたＮ段構成の
第１のチャージポンプ回路部と、第１のチャージポンプ
回路部の出力側に設けられ、第１の出力側の出力電圧を
所定の範囲で可変制御する第１の定電圧制御部と、第１
のチャージポンプ回路部の出力電圧を検出し、第１の定
電圧制御部による可変制御を行わせるための電圧を与え
る第１の出力電圧検出部と、入力電圧が印加される第２
の入力側と出力電圧が得られる第２の出力側との間に設
けられるとともに、第１のチャージポンプ回路部に対し
て並列接続されるＮ段構成の第２のチャージポンプ回路
部と、第２のチャージポンプ回路部の出力側に設けら
れ、第２の出力側の出力電圧を所定の範囲で可変制御す
る第２の定電圧制御部と、第２の定電圧制御部による可
変制御を行わせるための電圧を与える第２の出力電圧検
出部とを備えることを特徴とする。また、第１及び第２
のチャージポンプ回路部は、第１及び第２の出力側に向
けそれぞれ順方向接続された複数のダイオードと、複数
のダイオードの出力側のそれぞれに並列接続されたコン
デンサと、コンデンサの各々に接続され、それぞれのコ
ンデンサに対し充放電を行わせるための複数のインバー
タとを備え、第１及び第２の定電圧制御部は、一端が第
１又は第２のチャージポンプ回路部の最終段に接続さ
れ、出力端が第１又は第２の出力側に接続されるナンド
ゲートと、反転入力端が第１又は第２の出力電圧検出部
に接続され、非反転入力端が所定のしきい値電圧源に接
続され、出力端がナンドゲートの他端に接続される比較
回路とを備えるようにすることができる。また、第１又
は第２のチャージポンプ回路部の複数のダイオードは、
第１又は第２の出力側に向けそれぞれ逆方向接続されて
いるようにすることができる。請求項４に記載の定電圧
回路の定電圧出力方法は、入力電圧が印加される第１の
入力側と出力電圧が得られる第１の出力側との間に、Ｎ
段構成の第１のチャージポンプ回路部を設ける第１の工
程と、第１のチャージポンプ回路部の出力側に設けられ
た第１の定電圧制御部により、第１の出力側の出力電圧
を所定の範囲で可変制御する第２の工程と、第１の出力
電圧検出部により、第１のチャージポンプ回路部の出力
電圧を検出し、第１の定電圧制御部による可変制御を行
わせるための電圧を与える第３の工程と、入力電圧が印
加される第２の入力側と出力電圧が得られる第２の出力
側との間であり、かつ第１のチャージポンプ回路部に対
し第２のチャージポンプ回路部を並列接続する第４の工
程と、第２のチャージポンプ回路部の出力側に設けられ
た第２の定電圧制御部により、第２の出力側の出力電圧
を所定の範囲で可変制御する第５の工程と、第２の出力
電圧検出部により、第２の定電圧制御部による可変制御
を行わせるための電圧を与える第５の工程とを備えるこ
とを特徴とする。また、第１及び第４の工程には、第１
及び第２の出力側に向け複数のダイオードをそれぞれ順
方向接続とする第６の工程と、複数のダイオードの出力
側のそれぞれにコンデンサを並列接続する第７の工程
と、コンデンサの各々に接続された複数のインバータに
より、それぞれのコンデンサに対し充放電を行わせる第
８の工程とが含まれ、第２及び第５の工程には、ナンド
ゲートの一端を第１又は第２のチャージポンプ回路部の
最終段に接続し、出力端を第１又は第２の出力側に接続
する第９の工程と、比較回路の反転入力端を第１又は第
２の出力電圧検出部に接続し、非反転入力端を所定のし
きい値電圧源に接続し、出力端をナンドゲートの他端に
接続する第１０の工程とが含まれるようにすることがで
きる。また、第６の工程には、複数のダイオードを、第
１又は第２の出力側に向けそれぞれ逆方向接続とする第
１１の工程が含まれるようにすることができる。本発明
に係る定電圧回路及びその定電圧出力方法においては、
入力電圧が印加される第１の入力側と出力電圧が得られ
る第１の出力側との間に、Ｎ段構成の第１のチャージポ
ンプ回路部を設け、第１のチャージポンプ回路部の出力
側に設けられた第１の定電圧制御部により、第１の出力
側の出力電圧を所定の範囲で可変制御し、第１の出力電
圧検出部により、第１の定電圧制御部による可変制御を
行わせるための電圧を与え、入力電圧が印加される第２
の入力側と出力電圧が得られる第２の出力側との間であ
り、かつ第１のチャージポンプ回路部に対し第２のチャ
ージポンプ回路部を並列接続し、第２のチャージポンプ
回路部の出力側に設けられた第２の定電圧制御部によ
り、第２の出力側の出力電圧を所定の範囲で可変制御
し、第２の出力電圧検出部により、第２の定電圧制御部
による可変制御を行わせるための電圧を与えるようにす
る。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
て説明する。
【００１４】（第１の実施の形態）図１は、本発明の定
電圧回路の第１の実施の形態を示す回路図である。
電圧回路の第１の実施の形態を示す回路図である。
【００１５】図１に示す定電圧回路は、２系統以上の昇
圧／降圧電圧を生成するＮ段構成の第１及び第２のチャ
ージポンプ回路部としてのチャージポンプ回路部を有す
るチャージポンプ回路と、各々のチャージポンプ回路部
の出力電圧を検出する第１及び第２の出力電圧検出部と
しての出力電圧検出部３，４と、その検出電圧により昇
圧／降圧電圧を制御する第１及び第２の定電圧制御部と
しての定電圧制御部１，２とを備えている。
圧／降圧電圧を生成するＮ段構成の第１及び第２のチャ
ージポンプ回路部としてのチャージポンプ回路部を有す
るチャージポンプ回路と、各々のチャージポンプ回路部
の出力電圧を検出する第１及び第２の出力電圧検出部と
しての出力電圧検出部３，４と、その検出電圧により昇
圧／降圧電圧を制御する第１及び第２の定電圧制御部と
しての定電圧制御部１，２とを備えている。
【００１６】各チャージポンプ回路部は、ダイオードＤ
Ｐ１（〜ＤＰ（Ｎ＋１））、コンデンサＣＰ１（〜ＣＰ
Ｎ）及びダイオードＤＭ１（〜ＤＭ（Ｎ＋１））、コン
デンサＣＭ１（〜ＣＭＮ）のたとえば２系統とされてい
る。
Ｐ１（〜ＤＰ（Ｎ＋１））、コンデンサＣＰ１（〜ＣＰ
Ｎ）及びダイオードＤＭ１（〜ＤＭ（Ｎ＋１））、コン
デンサＣＭ１（〜ＣＭＮ）のたとえば２系統とされてい
る。
【００１７】また、ダイオードＤＰ１（〜ＤＰ（Ｎ＋
１））及びダイオードＤＭ１（〜ＤＭ（Ｎ＋１））は、
入力電圧ＶＰＩ，ＶＭＩが印加される第１及び第２の入
力側と出力電圧ＶＰＯ，ＶＭＯが得られる第１及び第２
の出力側との間で、第１及び第２の出力側に向け順方向
接続とされている。
１））及びダイオードＤＭ１（〜ＤＭ（Ｎ＋１））は、
入力電圧ＶＰＩ，ＶＭＩが印加される第１及び第２の入
力側と出力電圧ＶＰＯ，ＶＭＯが得られる第１及び第２
の出力側との間で、第１及び第２の出力側に向け順方向
接続とされている。
【００１８】さらに、各コンデンサＣＰ１（〜ＣＰＮ）
とコンデンサＣＭ１（〜ＣＭＮ）との間が相互に接続さ
れている。さらにまた、各コンデンサＣＰ１（〜ＣＰ
Ｎ）とコンデンサＣＭ１（〜ＣＭＮ）との間には、各コ
ンデンサＣＰ１（〜ＣＰＮ）に対し充放電を行わせるた
めのインバータＩＮＶ１（〜ＩＮＶＮ）が接続されてい
る。各インバータＩＮＶ１（〜ＩＮＶＮ）は、互いに順
方向接続とされている。
とコンデンサＣＭ１（〜ＣＭＮ）との間が相互に接続さ
れている。さらにまた、各コンデンサＣＰ１（〜ＣＰ
Ｎ）とコンデンサＣＭ１（〜ＣＭＮ）との間には、各コ
ンデンサＣＰ１（〜ＣＰＮ）に対し充放電を行わせるた
めのインバータＩＮＶ１（〜ＩＮＶＮ）が接続されてい
る。各インバータＩＮＶ１（〜ＩＮＶＮ）は、互いに順
方向接続とされている。
【００１９】インバータＩＮＶ１の入力側には、発振器
ＯＳＣが接続されている。チャージポンプ回路の出力側
には、定電圧制御部１，２が接続されている。定電圧制
御部１は、ナンドゲートＮＤＰ、コンデンサＣＰ（Ｎ＋
１）、ダイオードＤＰＯ、比較回路ＣＯＭＰＰを備えて
いる。定電圧制御部２は、ナンドゲートＮＤＭ、コンデ
ンサＣＭ（Ｎ＋１）、ダイオードＤＭＯ、比較回路ＣＯ
ＭＰＭを備えている。
ＯＳＣが接続されている。チャージポンプ回路の出力側
には、定電圧制御部１，２が接続されている。定電圧制
御部１は、ナンドゲートＮＤＰ、コンデンサＣＰ（Ｎ＋
１）、ダイオードＤＰＯ、比較回路ＣＯＭＰＰを備えて
いる。定電圧制御部２は、ナンドゲートＮＤＭ、コンデ
ンサＣＭ（Ｎ＋１）、ダイオードＤＭＯ、比較回路ＣＯ
ＭＰＭを備えている。
【００２０】定電圧制御部１，２の出力側には、出力電
圧検出部３，４が接続されている。出力電圧検出部３
は、抵抗ＲＰ１，ＲＰ２を備えている。出力電圧検出部
４は、抵抗ＲＭ１，ＲＭ２を備えている。各抵抗ＲＰ
１，ＲＭ１には、しきい値電圧ＶＲＰ１，ＶＲＭ１が印
加されるようになっている。出力電圧検出部３，４の出
力側には、コンデンサＣＰＯ，ＣＭＯが並列接続されて
いる。
圧検出部３，４が接続されている。出力電圧検出部３
は、抵抗ＲＰ１，ＲＰ２を備えている。出力電圧検出部
４は、抵抗ＲＭ１，ＲＭ２を備えている。各抵抗ＲＰ
１，ＲＭ１には、しきい値電圧ＶＲＰ１，ＶＲＭ１が印
加されるようになっている。出力電圧検出部３，４の出
力側には、コンデンサＣＰＯ，ＣＭＯが並列接続されて
いる。
【００２１】定電圧制御部１のナンドゲートＮＤＰの一
端は、コンデンサＣＰＮとインバータＩＮＶＮとの間に
接続されている。ナンドゲートＮＤＰの出力端は、コン
デンサＣＰ（Ｎ＋１）に接続されている。比較回路ＣＯ
ＭＰＰの反転入力端は、出力電圧検出部３の抵抗ＲＰ
１，ＲＰ２間に接続されている。比較回路ＣＯＭＰＰの
非反転入力端には、しきい値電圧ＶＲＰ１が印加される
ようになっている。比較回路ＣＯＭＰＰの出力端は、ナ
ンドゲートＮＤＰの他端に接続されている。
端は、コンデンサＣＰＮとインバータＩＮＶＮとの間に
接続されている。ナンドゲートＮＤＰの出力端は、コン
デンサＣＰ（Ｎ＋１）に接続されている。比較回路ＣＯ
ＭＰＰの反転入力端は、出力電圧検出部３の抵抗ＲＰ
１，ＲＰ２間に接続されている。比較回路ＣＯＭＰＰの
非反転入力端には、しきい値電圧ＶＲＰ１が印加される
ようになっている。比較回路ＣＯＭＰＰの出力端は、ナ
ンドゲートＮＤＰの他端に接続されている。
【００２２】定電圧制御部２のナンドゲートＮＤＭの一
端は、コンデンサＣＭＮとインバータＩＮＶＮとの間に
接続されている。ナンドゲートＮＤＭの出力端は、コン
デンサＣＭ（Ｎ＋１）に接続されている。比較回路ＣＯ
ＭＰＭの反転入力端は、出力電圧検出部４の抵抗ＲＭ
１，ＲＭ２間に接続されている。比較回路ＣＯＭＰＭの
非反転入力端には、しきい値電圧ＶＲＭ１が印加される
ようになっている。比較回路ＣＯＭＰＭの出力端は、ナ
ンドゲートＮＤＭの他端に接続されている。
端は、コンデンサＣＭＮとインバータＩＮＶＮとの間に
接続されている。ナンドゲートＮＤＭの出力端は、コン
デンサＣＭ（Ｎ＋１）に接続されている。比較回路ＣＯ
ＭＰＭの反転入力端は、出力電圧検出部４の抵抗ＲＭ
１，ＲＭ２間に接続されている。比較回路ＣＯＭＰＭの
非反転入力端には、しきい値電圧ＶＲＭ１が印加される
ようになっている。比較回路ＣＯＭＰＭの出力端は、ナ
ンドゲートＮＤＭの他端に接続されている。
【００２３】次に、このような構成の定電圧回路の動作
について説明する。
について説明する。
【００２４】まず、入力電圧ＶＰＩ，ＶＭＩが印加さ
れ、定電圧制御部１，２の各比較回路ＣＯＭＰＰ，ＣＯ
ＭＰＭの出力がＨのとき、各出力電圧ＶＰＯ，ＶＭＯを
ＶＰＯＨ，ＶＭＯＨとし、インバータＩＮＶ１〜Ｎ、ナ
ンドゲートＮＤＰ，ＮＤＭの出力振幅をＶＰＰとし、ダ
イオードＤＰ１〜ＤＰ（Ｎ＋１）及びダイオードＤＭ１
〜ＤＭ（Ｎ＋１）の順方向電圧をＶＦとすると、
れ、定電圧制御部１，２の各比較回路ＣＯＭＰＰ，ＣＯ
ＭＰＭの出力がＨのとき、各出力電圧ＶＰＯ，ＶＭＯを
ＶＰＯＨ，ＶＭＯＨとし、インバータＩＮＶ１〜Ｎ、ナ
ンドゲートＮＤＰ，ＮＤＭの出力振幅をＶＰＰとし、ダ
イオードＤＰ１〜ＤＰ（Ｎ＋１）及びダイオードＤＭ１
〜ＤＭ（Ｎ＋１）の順方向電圧をＶＦとすると、
【００２５】 ＶＰＯＨ＝ＶＰＩ＋（Ｎ＋１）×ＶＰＰ−（Ｎ＋２）×ＶＦ・・・（１） ＶＭＯＨ＝ＶＭＩ＋（Ｎ＋１）×ＶＰＰ−（Ｎ＋２）×ＶＦ・・・（２） となる。
【００２６】一方、各比較回路ＣＯＭＰＰ，ＣＯＭＰＭ
の出力がＬのとき、各出力電圧ＶＰＯ，ＶＭＯをＶＰＯ
Ｌ，ＶＭＯＬとすると、 ＶＰＯＬ＝ＶＰＩ＋Ｎ×ＶＰＰ−（Ｎ＋２）×ＶＦ・・・（３） ＶＭＯＬ＝ＶＭＩ＋Ｎ×ＶＰＰ−（Ｎ＋２）×ＶＦ・・・（４） となる。
の出力がＬのとき、各出力電圧ＶＰＯ，ＶＭＯをＶＰＯ
Ｌ，ＶＭＯＬとすると、 ＶＰＯＬ＝ＶＰＩ＋Ｎ×ＶＰＰ−（Ｎ＋２）×ＶＦ・・・（３） ＶＭＯＬ＝ＶＭＩ＋Ｎ×ＶＰＰ−（Ｎ＋２）×ＶＦ・・・（４） となる。
【００２７】以上の式（１）〜（４）から、各比較回路
ＣＯＭＰＰ，ＣＯＭＰＭのＨあるいはＬの切換えによ
り、各出力電圧ＶＰＯ，ＶＭＯは、 ＶＰＯＬ＜ＶＰＯ＜ＶＰＯＨ・・・（５） ＶＭＯＬ＜ＶＭＯ＜ＶＭＯＨ・・・（６） の範囲で可変できることが分る。
ＣＯＭＰＰ，ＣＯＭＰＭのＨあるいはＬの切換えによ
り、各出力電圧ＶＰＯ，ＶＭＯは、 ＶＰＯＬ＜ＶＰＯ＜ＶＰＯＨ・・・（５） ＶＭＯＬ＜ＶＭＯ＜ＶＭＯＨ・・・（６） の範囲で可変できることが分る。
【００２８】ここで、各比較回路ＣＯＭＰＰ，ＣＯＭＰ
ＭのＨあるいはＬの出力は、出力電圧検出部３，４によ
る検出電圧によって切換えられる。このとき、各比較回
路ＣＯＭＰＰ，ＣＯＭＰＭにおけるしきい値電圧ＶＲＰ
１，ＶＲＭ１は、 ＶＲＰ１＝（ＲＰ１×ＶＰＯ＋ＲＰ２×ＶＲＰ２）／（ＲＰ１＋ＲＰ２）・・ ・（７） ＶＲＭ１＝（ＲＭ１×ＶＭＯ＋ＲＭ２×ＶＲＭ２）／（ＲＭ１＋ＲＭ２）・・ ・（８） となる。
ＭのＨあるいはＬの出力は、出力電圧検出部３，４によ
る検出電圧によって切換えられる。このとき、各比較回
路ＣＯＭＰＰ，ＣＯＭＰＭにおけるしきい値電圧ＶＲＰ
１，ＶＲＭ１は、 ＶＲＰ１＝（ＲＰ１×ＶＰＯ＋ＲＰ２×ＶＲＰ２）／（ＲＰ１＋ＲＰ２）・・ ・（７） ＶＲＭ１＝（ＲＭ１×ＶＭＯ＋ＲＭ２×ＶＲＭ２）／（ＲＭ１＋ＲＭ２）・・ ・（８） となる。
【００２９】よって、（７），（８）の式より、
（５），（６）の式を満足すれば、 ＶＰＯ＝ＶＲＰ１×（ＲＰ１＋ＲＰ２）／ＲＰ１−ＶＲＰ２×ＲＰ２／ＲＰ１ ・・・（９） ＶＭＯ＝ＶＲＭ１×（ＲＭ１＋ＲＭ２）／ＲＭ１−ＶＲＭ２×ＲＭ２／ＲＭ１ ・・・（１０） となる。
（５），（６）の式を満足すれば、 ＶＰＯ＝ＶＲＰ１×（ＲＰ１＋ＲＰ２）／ＲＰ１−ＶＲＰ２×ＲＰ２／ＲＰ１ ・・・（９） ＶＭＯ＝ＶＲＭ１×（ＲＭ１＋ＲＭ２）／ＲＭ１−ＶＲＭ２×ＲＭ２／ＲＭ１ ・・・（１０） となる。
【００３０】よって、以上の式から任意の抵抗ＲＰ１，
ＲＰ２，ＲＭ１，ＲＭ２、しきい値電圧ＶＲＰ１，ＶＲ
Ｐ２，ＶＲＭ１，ＶＲＭ２により、所望の定電圧である
出力電圧ＶＰＯ，ＶＭＯを得ることが可能となる。
ＲＰ２，ＲＭ１，ＲＭ２、しきい値電圧ＶＲＰ１，ＶＲ
Ｐ２，ＶＲＭ１，ＶＲＭ２により、所望の定電圧である
出力電圧ＶＰＯ，ＶＭＯを得ることが可能となる。
【００３１】このように、第１の実施の形態では、入力
電圧が印加される第１の入力側と出力電圧が得られる第
１の出力側との間に、Ｎ段構成の第１のチャージポンプ
回路部を設け、第１のチャージポンプ回路部の出力側に
設けられた定電圧制御部１により、第１の出力側の出力
電圧を所定の範囲で可変制御し、出力電圧検出部３によ
り、定電圧制御部１による可変制御を行わせるための電
圧を与え、入力電圧が印加される第２の入力側と出力電
圧が得られる第２の出力側との間であり、かつ第１のチ
ャージポンプ回路部に対し第２のチャージポンプ回路部
を並列接続し、第２のチャージポンプ回路部の出力側に
設けられた定電圧制御部２により、第２の出力側の出力
電圧を所定の範囲で可変制御し、出力電圧検出部４によ
り、定電圧制御部２による可変制御を行わせるための電
圧を与えるようにしたので、回路のコストアップを招く
ことなく、しかも各ダイオードＤＰ１（〜ＤＰ（Ｎ＋
１））ＤＭ１（〜ＤＭ（Ｎ＋１））の順方向電圧のばら
つきや温度特性に影響を受けず、複数の定電圧出力を精
度良く得ることができる。
電圧が印加される第１の入力側と出力電圧が得られる第
１の出力側との間に、Ｎ段構成の第１のチャージポンプ
回路部を設け、第１のチャージポンプ回路部の出力側に
設けられた定電圧制御部１により、第１の出力側の出力
電圧を所定の範囲で可変制御し、出力電圧検出部３によ
り、定電圧制御部１による可変制御を行わせるための電
圧を与え、入力電圧が印加される第２の入力側と出力電
圧が得られる第２の出力側との間であり、かつ第１のチ
ャージポンプ回路部に対し第２のチャージポンプ回路部
を並列接続し、第２のチャージポンプ回路部の出力側に
設けられた定電圧制御部２により、第２の出力側の出力
電圧を所定の範囲で可変制御し、出力電圧検出部４によ
り、定電圧制御部２による可変制御を行わせるための電
圧を与えるようにしたので、回路のコストアップを招く
ことなく、しかも各ダイオードＤＰ１（〜ＤＰ（Ｎ＋
１））ＤＭ１（〜ＤＭ（Ｎ＋１））の順方向電圧のばら
つきや温度特性に影響を受けず、複数の定電圧出力を精
度良く得ることができる。
【００３２】（第２の実施の形態）図２は、本発明の定
電圧回路の第２の実施の形態を示す回路図である。な
お、以下に説明する図において、図１と共通する部分に
は同一符号を付し重複する説明を省略する。
電圧回路の第２の実施の形態を示す回路図である。な
お、以下に説明する図において、図１と共通する部分に
は同一符号を付し重複する説明を省略する。
【００３３】第２の実施の形態では、入力電圧ＶＭＩが
印加される第２の入力側と出力電圧ＶＭＯが得られる第
２の出力側との間で、ダイオードＤＭ１（〜ＤＭＮ＋
１）を第２の出力側に向け逆方向接続としている。この
点で、図１の定電圧回路とは構成が相違するが、他の部
分については図１と同じ構成である。
印加される第２の入力側と出力電圧ＶＭＯが得られる第
２の出力側との間で、ダイオードＤＭ１（〜ＤＭＮ＋
１）を第２の出力側に向け逆方向接続としている。この
点で、図１の定電圧回路とは構成が相違するが、他の部
分については図１と同じ構成である。
【００３４】このような構成では、チャージポンプ回路
のダイオードＤＭ１（〜ＤＭＮ＋１）側のチャージポン
プ回路部が降圧動作を行う。この場合、上記の（２），
（４），（６），（８），（１０）の式は、 ＶＭＯＨ＝−｛ＶＭＩ＋（Ｎ＋１）×ＶＰＰ−（Ｎ＋２）×ＶＦ｝・・・（２ ａ） ＶＭＯＬ＝−｛ＶＭＩ＋Ｎ×ＶＰＰ−（Ｎ＋２）×ＶＦ｝・・・（４ａ） ＶＭＯＬ＞ＶＭＯ＞ＶＭＯＨ・・・（６ａ） ＶＲＭ１＝ＲＭ１×（−ＶＭＯ）＋ＲＭ２×ＶＲＭ２）／（ＲＭ１＋ＲＭ２） ・・・（８ａ） ＶＭＯ＝−｛ＶＲＭ１×（ＲＭ１＋ＲＭ２）／ＲＭ１−ＶＲＭ２×ＲＭ２／Ｒ Ｍ１｝・・・（１０ａ） となる。
のダイオードＤＭ１（〜ＤＭＮ＋１）側のチャージポン
プ回路部が降圧動作を行う。この場合、上記の（２），
（４），（６），（８），（１０）の式は、 ＶＭＯＨ＝−｛ＶＭＩ＋（Ｎ＋１）×ＶＰＰ−（Ｎ＋２）×ＶＦ｝・・・（２ ａ） ＶＭＯＬ＝−｛ＶＭＩ＋Ｎ×ＶＰＰ−（Ｎ＋２）×ＶＦ｝・・・（４ａ） ＶＭＯＬ＞ＶＭＯ＞ＶＭＯＨ・・・（６ａ） ＶＲＭ１＝ＲＭ１×（−ＶＭＯ）＋ＲＭ２×ＶＲＭ２）／（ＲＭ１＋ＲＭ２） ・・・（８ａ） ＶＭＯ＝−｛ＶＲＭ１×（ＲＭ１＋ＲＭ２）／ＲＭ１−ＶＲＭ２×ＲＭ２／Ｒ Ｍ１｝・・・（１０ａ） となる。
【００３５】以上の式より、第２の実施の形態では、第
１の実施の形態と同様、任意の抵抗ＲＰ１，ＲＰ２，Ｒ
Ｍ１，ＲＭ２、しきい値電圧ＶＲＰ１，ＶＲＰ２，ＶＲ
Ｍ１，ＶＲＭ２により、昇圧して生成した所望の定電圧
である出力電圧ＶＰＯと降圧して生成した所望の定電圧
である出力電圧ＶＭＯとを得ることが可能となる。
１の実施の形態と同様、任意の抵抗ＲＰ１，ＲＰ２，Ｒ
Ｍ１，ＲＭ２、しきい値電圧ＶＲＰ１，ＶＲＰ２，ＶＲ
Ｍ１，ＶＲＭ２により、昇圧して生成した所望の定電圧
である出力電圧ＶＰＯと降圧して生成した所望の定電圧
である出力電圧ＶＭＯとを得ることが可能となる。
【００３６】なお、第２の実施の形態では、入力電圧Ｖ
ＭＩが印加される第２の入力側と出力電圧ＶＭＯが得ら
れる第２出力側との間で、ダイオードＤＭ１（〜ＤＭＮ
＋１）を第２の出力側に向け逆方向接続とした場合につ
いて説明したが、この例に限らず、入力電圧ＶＰＩが印
加される第１の入力側と出力電圧ＶＰＯが得られる第１
の出力側との間で、ダイオードＤＰ１（〜ＤＰＮ＋１）
を第１の出力側に向け逆方向接続とするようにすること
もできる。
ＭＩが印加される第２の入力側と出力電圧ＶＭＯが得ら
れる第２出力側との間で、ダイオードＤＭ１（〜ＤＭＮ
＋１）を第２の出力側に向け逆方向接続とした場合につ
いて説明したが、この例に限らず、入力電圧ＶＰＩが印
加される第１の入力側と出力電圧ＶＰＯが得られる第１
の出力側との間で、ダイオードＤＰ１（〜ＤＰＮ＋１）
を第１の出力側に向け逆方向接続とするようにすること
もできる。
【００３７】なお、以上の各実施の形態では、チャージ
ポンプ回路部を、２系統とした場合について説明した
が、この例に限らず、３系統以上とすることもできる。
ポンプ回路部を、２系統とした場合について説明した
が、この例に限らず、３系統以上とすることもできる。
【００３８】
【発明の効果】以上の如く本発明に係る定電圧回路及び
その定電圧出力方法によれば、入力電圧が印加される第
１の入力側と出力電圧が得られる第１の出力側との間
に、Ｎ段構成の第１のチャージポンプ回路部を設け、第
１のチャージポンプ回路部の出力側に設けられた第１の
定電圧制御部により、第１の出力側の出力電圧を所定の
範囲で可変制御し、第１の出力電圧検出部により、第１
の定電圧制御部による可変制御を行わせるための電圧を
与え、入力電圧が印加される第２の入力側と出力電圧が
得られる第２の出力側との間であり、かつ第１のチャー
ジポンプ回路部に対し第２のチャージポンプ回路部を並
列接続し、第２のチャージポンプ回路部の出力側に設け
られた第２の定電圧制御部により、第２の出力側の出力
電圧を所定の範囲で可変制御し、第２の出力電圧検出部
により、第２の定電圧制御部による可変制御を行わせる
ための電圧を与えるようにしたので、回路のコストアッ
プを招くことなく、複数の定電圧出力を精度良く得るこ
とができる。
その定電圧出力方法によれば、入力電圧が印加される第
１の入力側と出力電圧が得られる第１の出力側との間
に、Ｎ段構成の第１のチャージポンプ回路部を設け、第
１のチャージポンプ回路部の出力側に設けられた第１の
定電圧制御部により、第１の出力側の出力電圧を所定の
範囲で可変制御し、第１の出力電圧検出部により、第１
の定電圧制御部による可変制御を行わせるための電圧を
与え、入力電圧が印加される第２の入力側と出力電圧が
得られる第２の出力側との間であり、かつ第１のチャー
ジポンプ回路部に対し第２のチャージポンプ回路部を並
列接続し、第２のチャージポンプ回路部の出力側に設け
られた第２の定電圧制御部により、第２の出力側の出力
電圧を所定の範囲で可変制御し、第２の出力電圧検出部
により、第２の定電圧制御部による可変制御を行わせる
ための電圧を与えるようにしたので、回路のコストアッ
プを招くことなく、複数の定電圧出力を精度良く得るこ
とができる。
【図１】本発明の定電圧回路の第１の実施の形態を示す
回路図である。
回路図である。
【図２】本発明の定電圧回路の第１の実施の形態を示す
回路図である。
回路図である。
【図３】従来の定電圧回路の一例を示す回路図である。
【図４】従来の定電圧回路の他の例を示す回路図であ
る。
る。
１，２ 定電圧制御部 ３，４ 出力電圧検出部 ＣＰ１〜ＣＰＮ，ＣＭ１〜ＣＭＮ，ＣＰ（Ｎ＋１），Ｃ
Ｍ（Ｎ＋１），ＣＰＯ，ＣＭＯ コンデンサ ＣＯＭＰＰ，ＣＯＭＰＭ 比較回路 ＤＰ１〜ＤＰ（Ｎ＋１），ＤＭ１〜ＤＭ（Ｎ＋１），Ｄ
ＰＯ，ＤＭＯ ダイオード ＩＮＶ１〜ＩＮＶＮ インバータ ＮＤＰ，ＮＤＭ ナンドゲート ＯＳＣ 発振器 ＲＰ１，ＲＰ２，ＲＭ１，ＲＭ２ 抵抗
Ｍ（Ｎ＋１），ＣＰＯ，ＣＭＯ コンデンサ ＣＯＭＰＰ，ＣＯＭＰＭ 比較回路 ＤＰ１〜ＤＰ（Ｎ＋１），ＤＭ１〜ＤＭ（Ｎ＋１），Ｄ
ＰＯ，ＤＭＯ ダイオード ＩＮＶ１〜ＩＮＶＮ インバータ ＮＤＰ，ＮＤＭ ナンドゲート ＯＳＣ 発振器 ＲＰ１，ＲＰ２，ＲＭ１，ＲＭ２ 抵抗
Claims (6)
- 【請求項１】 入力電圧が印加される第１の入力側と出
力電圧が得られる第１の出力側との間に設けられたＮ段
構成の第１のチャージポンプ回路部と、 前記第１のチャージポンプ回路部の出力側に設けられ、
前記第１の出力側の出力電圧を所定の範囲で可変制御す
る第１の定電圧制御部と、 前記第１のチャージポンプ回路部の出力電圧を検出し、
第１の定電圧制御部による前記可変制御を行わせるため
の電圧を与える第１の出力電圧検出部と、 入力電圧が印加される第２の入力側と出力電圧が得られ
る第２の出力側との間に設けられるとともに、前記第１
のチャージポンプ回路部に対して並列接続されるＮ段構
成の第２のチャージポンプ回路部と、 前記第２のチャージポンプ回路部の出力側に設けられ、
前記第２の出力側の出力電圧を所定の範囲で可変制御す
る第２の定電圧制御部と、 前記第２の定電圧制御部による前記可変制御を行わせる
ための電圧を与える第２の出力電圧検出部とを備えるこ
とを特徴とする定電圧回路。 - 【請求項２】 前記第１及び第２のチャージポンプ回路
部は、 前記第１及び第２の出力側に向けそれぞれ順方向接続さ
れた複数のダイオードと、 前記複数のダイオードの出力側のそれぞれに並列接続さ
れたコンデンサと、 前記コンデンサの各々に接続され、それぞれのコンデン
サに対し充放電を行わせるための複数のインバータとを
備え、 前記第１及び第２の定電圧制御部は、 一端が前記第１又は第２のチャージポンプ回路部の最終
段に接続され、出力端が前記第１又は第２の出力側に接
続されるナンドゲートと、 反転入力端が前記第１又は第２の出力電圧検出部に接続
され、非反転入力端が所定のしきい値電圧源に接続さ
れ、出力端が前記ナンドゲートの他端に接続される比較
回路とを備えることを特徴とする請求項１に記載の定電
圧回路。 - 【請求項３】 前記第１又は第２のチャージポンプ回路
部の複数のダイオードは、前記第１又は第２の出力側に
向けそれぞれ逆方向接続されていることを特徴とする請
求項２に記載の定電圧回路。 - 【請求項４】 入力電圧が印加される第１の入力側と出
力電圧が得られる第１の出力側との間に、Ｎ段構成の第
１のチャージポンプ回路部を設ける第１の工程と、 前記第１のチャージポンプ回路部の出力側に設けられた
第１の定電圧制御部により、前記第１の出力側の出力電
圧を所定の範囲で可変制御する第２の工程と、 第１の出力電圧検出部により、前記第１のチャージポン
プ回路部の出力電圧を検出し、前記第１の定電圧制御部
による前記可変制御を行わせるための電圧を与える第３
の工程と、 入力電圧が印加される第２の入力側と出力電圧が得られ
る第２の出力側との間であり、かつ前記第１のチャージ
ポンプ回路部に対し第２のチャージポンプ回路部を並列
接続する第４の工程と、 前記第２のチャージポンプ回路部の出力側に設けられた
第２の定電圧制御部により、前記第２の出力側の出力電
圧を所定の範囲で可変制御する第５の工程と、 第２の出力電圧検出部により、前記第２の定電圧制御部
による前記可変制御を行わせるための電圧を与える第５
の工程とを備えることを特徴とする定電圧回路の定電圧
出力方法。 - 【請求項５】 前記第１及び第４の工程には、 前記第１及び第２の出力側に向け複数のダイオードをそ
れぞれ順方向接続とする第６の工程と、 前記複数のダイオードの出力側のそれぞれにコンデンサ
を並列接続する第７の工程と、 前記コンデンサの各々に接続された複数のインバータに
より、それぞれのコンデンサに対し充放電を行わせる第
８の工程とが含まれ、 前記第２及び第５の工程には、 ナンドゲートの一端を前記第１又は第２のチャージポン
プ回路部の最終段に接続し、出力端を前記第１又は第２
の出力側に接続する第９の工程と、 比較回路の反転入力端を前記第１又は第２の出力電圧検
出部に接続し、非反転入力端を所定のしきい値電圧源に
接続し、出力端を前記ナンドゲートの他端に接続する第
１０の工程とが含まれることを特徴とする請求項４に記
載の定電圧回路の定電圧出力方法。 - 【請求項６】 前記第６の工程には、前記複数のダイオ
ードを、前記第１又は第２の出力側に向けそれぞれ逆方
向接続とする第１１の工程が含まれることを特徴とする
請求項５に記載の定電圧回路及びその定電圧出力方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37082599A JP2001186753A (ja) | 1999-12-27 | 1999-12-27 | 定電圧回路及びその定電圧出力方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37082599A JP2001186753A (ja) | 1999-12-27 | 1999-12-27 | 定電圧回路及びその定電圧出力方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001186753A true JP2001186753A (ja) | 2001-07-06 |
Family
ID=18497666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37082599A Pending JP2001186753A (ja) | 1999-12-27 | 1999-12-27 | 定電圧回路及びその定電圧出力方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001186753A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002244616A (ja) * | 2001-02-15 | 2002-08-30 | Tohoku Pioneer Corp | 容量性発光素子の駆動装置 |
| US7167050B2 (en) | 1999-08-10 | 2007-01-23 | Oki Electric Industry Co., Ltd. | Operational amplifier having large output current with low supply voltage |
| US11764211B2 (en) * | 2017-05-23 | 2023-09-19 | Taiwan Semiconductor Manufacturing Company Limited | Device with a high efficiency voltage multiplier |
-
1999
- 1999-12-27 JP JP37082599A patent/JP2001186753A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7167050B2 (en) | 1999-08-10 | 2007-01-23 | Oki Electric Industry Co., Ltd. | Operational amplifier having large output current with low supply voltage |
| JP2002244616A (ja) * | 2001-02-15 | 2002-08-30 | Tohoku Pioneer Corp | 容量性発光素子の駆動装置 |
| JP4753330B2 (ja) * | 2001-02-15 | 2011-08-24 | 東北パイオニア株式会社 | 容量性発光素子の駆動装置 |
| US11764211B2 (en) * | 2017-05-23 | 2023-09-19 | Taiwan Semiconductor Manufacturing Company Limited | Device with a high efficiency voltage multiplier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6922040B2 (en) | PWM switching regulator with current and voltage feedback | |
| JP4619822B2 (ja) | スイッチングレギュレータ及びその電圧制御方法 | |
| TWI458240B (zh) | 根據操作模式控制切換模式電源供應器的切換拓撲的電源供應器系統、切換調整器及方法 | |
| USRE38140E1 (en) | Dual interleaved DC to DC switching circuits realized in an integrated circuit | |
| JP5625369B2 (ja) | 昇降圧ｄｃ−ｄｃコンバータおよびスイッチング制御回路 | |
| EP3514932A2 (en) | Soft start of switched capacitor converters by reducing voltage provided by initial power switch | |
| US20180006564A1 (en) | Auto calibration method used in constant on-time switching converter | |
| US20050007167A1 (en) | PWM switching regulator control circuit | |
| JP4666345B2 (ja) | チャージポンプ回路 | |
| US7990123B2 (en) | DCDC converter with soft-startup and soft-transition for adjustable output voltage | |
| KR20090045873A (ko) | 승압/강압형 스위칭 레귤레이터 | |
| US6369558B2 (en) | Switching regulator | |
| US6130528A (en) | Switching regulator controlling system having a light load mode of operation based on a voltage feedback signal | |
| US5089768A (en) | Power source device with control of voltage change speed | |
| US7023191B2 (en) | Voltage regulator with adjustable output impedance | |
| CN112470384A (zh) | 具有电流感测及控制的dc-dc转换器 | |
| CN110868054B (zh) | 直流-直流变换器用的软启动装置及方法 | |
| CN101676830A (zh) | 半导体电路 | |
| JP2001186753A (ja) | 定電圧回路及びその定電圧出力方法 | |
| JP2001103739A (ja) | ヒステリシススイッチモード電源の周波数制御 | |
| JP2000262043A (ja) | 定電圧回路 | |
| US11368147B2 (en) | Gate drive circuit | |
| US7535206B2 (en) | Synchronous rectifying type switching regulator control circuit and semiconductor integrated circuit including the same | |
| JP4049332B1 (ja) | 充電制御装置 | |
| JP2004318339A (ja) | ドロッパ型レギュレータ及びそれを用いた電源装置 |