JP2001185857A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JP2001185857A
JP2001185857A JP36667499A JP36667499A JP2001185857A JP 2001185857 A JP2001185857 A JP 2001185857A JP 36667499 A JP36667499 A JP 36667499A JP 36667499 A JP36667499 A JP 36667499A JP 2001185857 A JP2001185857 A JP 2001185857A
Authority
JP
Japan
Prior art keywords
wiring layer
connection conductor
fine particles
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36667499A
Other languages
English (en)
Inventor
Ryoji Nakamura
良二 中村
Akitoshi Tomiyama
明俊 富山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP36667499A priority Critical patent/JP2001185857A/ja
Publication of JP2001185857A publication Critical patent/JP2001185857A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】スルーホール内に充填される接続導体の亀裂を
有効に防止し、かつ該接続導体の導電抵抗を低く抑える
ことができる多層配線基板を提供する。 【解決手段】基板1の上面に、第1配線層2及び第2配
線層3を間に絶縁層4を介して順次積層するとともに、
前記第1配線層2及び第2配線層3を絶縁層4に設けた
スルーホール5内の接続導体6により電気的に接続した
多層配線基板において、前記接続導体6中に、酸化タン
グステン微粒子7を0.1wt%〜7.0wt%だけ含
有させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の配線層を間
に絶縁層を介して積層させてなる多層配線基板に関する
ものである。
【0002】
【従来の技術】従来より、LEDアレイヘッド等のヘッ
ド基板を構成するのに多層配線基板が用いられている。
【0003】かかる従来の多層配線基板は、例えば図3
に示す如く、ガラスやセラミック等から成る基板11の
上面に、第1配線層12及び第2配線層13を、間に絶
縁層14を介して順次積層してなり、第1配線層12及
び第2配線層13間に位置する絶縁層14にスルーホー
ル15を形成し、その内部に接続導体16を充填させて
おくことにより第1配線層12と第2配線層13とを相
互に電気的に接続させるようにしている。
【0004】尚、前記第1配線層12、第2配線層13
及び接続導体16の材質としては銀(Ag)や金(A
u)等の導電材料が、また前記絶縁層14の材質として
はガラス等が使用され、これらの層は導電ペーストやガ
ラスペーストを従来周知の厚膜手法、例えばスクリーン
印刷等を採用することによって基板11の上面に印刷・
塗布し、これを高温で焼き付けることによって形成され
ていた。
【0005】
【発明が解決しようとする課題】しかしながら、この従
来の多層配線基板においては、絶縁層14を形成するガ
ラス等の線膨張係数が0.5×10-6/℃〜9×10-6
/℃であるのに対し、接続導体16を形成する銀や金等
の線膨張係数が10×10-6/℃〜35×10-6/℃と
比較的大きいことから、これらを前述の厚膜手法によっ
て形成すると、ペースト焼き付け後の冷却に伴う絶縁層
14と接続導体16との収縮量の相違に起因して接続導
体16に大きな熱応力が印加されるとともに該応力によ
ってスルーホール15内の接続導体16に大きな亀裂が
生じ、その結果、第1配線層12と第2配線層13とを
良好に接続させておくことが不可となる欠点を有してい
た。
【0006】
【課題を解決するための手段】本発明は上記欠点に鑑み
案出されたもので、本発明の多層配線基板は、基板の上
面に、第1配線層及び第2配線層を間に絶縁層を介して
順次積層するとともに、前記第1配線層及び第2配線層
を絶縁層に設けたスルーホール内の接続導体により電気
的に接続した多層配線基板において、前記接続導体中
に、酸化タングステン微粒子を0.1wt%〜7.0w
t%含有させたことを特徴とするものである。
【0007】また本発明の多層配線基板は、前記酸化タ
ングステン微粒子の粒径が0.05μm〜5.0μmで
あることを特徴とするものである。
【0008】更に本発明の多層配線基板は、前記酸化タ
ングステン微粒子が、接続導体の中央域に比し周辺域に
数多く分布していることを特徴とするものである。
【0009】
【発明の実施の形態】以下、本発明を添付図面に基づい
て詳細に説明する。図1は本発明の一形態に係る多層配
線基板の断面図、図2は図1の要部を模式的に示す拡大
図であり、1は基板、2は第1配線層、3は第2配線
層、4は絶縁層、5はスルーホール、6は接続導体、7
は酸化タングステン微粒子である。
【0010】前記基板1は、アルミナセラミックス、ム
ライト、窒化アルミニウム、ガラスセラミックス、石
英、アルカリガラス、無アルカリガラス等の電気絶縁性
材料から成り、その上面で第1配線層2、絶縁層4、第
2配線層3等を支持するための支持母材として機能す
る。
【0011】尚、前記基板1は、例えばアルミナセラミ
ックスから成る場合、アルミナ、シリカ、マグネシア等
のセラミックス原料粉末に適当な有機溶剤、溶媒を添加
・混合して泥漿状になすとともに、これを従来周知のド
クターブレード法やカレンダーロール法等を採用するこ
とによってセラミックグリーンシート(セラミック生シ
ート)を得、しかる後、該グリーンシートを所定形状に
打ち抜いた上、高温(約1600℃)で焼成することに
より製作される。
【0012】また前記基板1の上面には、複数個の第1
配線層2と、複数個の第2配線層3とが、間に絶縁層4
を介して被着・積層される。
【0013】前記第1配線層2及び第2配線層3は、銀
や金、或いは、これらの合金等によって各々が所定パタ
ーンをなすように形成されており、両配線層2,3は後
述する接続導体6を介して相互に電気的に接続されるよ
うになっている。
【0014】前記第1配線層2及び第2配線層4は、従
来周知の厚膜手法を採用することによって基板1の上面
及び絶縁層4の上面にそれぞれ被着・形成される。即
ち、第1配線層2は、例えば銀粉末に適当な有機溶媒・
溶剤を添加・混合して得た導電ペーストを基板1の上面
に従来周知のスクリーン印刷等によって印刷・塗布した
上、高温(350℃〜800℃)で焼き付けることによ
って形成され、また第2配線層3は、第1配線層2の形
成に用いたのと同様の導電ペーストを絶縁層4の上面に
従来周知のスクリーン印刷等によって印刷・塗布した
上、高温(350℃〜800℃)で焼き付けることによ
って形成される。
【0015】尚、これら配線層2,3の線膨張係数は、
銀を主成分とする導電材料から成る場合、10×10-6
/℃〜12×10-6/℃となる。
【0016】一方、前記第1配線層2と前記第2配線層
3の間に介在される絶縁層4は、第1配線層2と第2配
線層3とを電気的に絶縁するためのものであり、0.5
×10-6/℃〜9×10-6/℃の線膨張係数をもった珪
酸塩ガラス等によって形成される。
【0017】また前記絶縁層4には、その所定箇所、具
体的には、電気的に接続される配線層同士2,3が交差
する箇所にスルーホール5を有しており、該各スルーホ
ール5の内部には接続導体6が充填されている。
【0018】前記スルーホール5は、第1配線層2及び
第2配線層3の線幅が50μmの場合、その1.5倍〜
8倍に相当する75μm〜400μm程度の径を有した
円形状に形成されており、その内部で接続導体6を保持
するようになっている。
【0019】尚、前記絶縁層4は、珪酸塩ガラスから成
る場合、珪酸塩ガラスの粉末に適当な有機溶媒・溶剤を
添加・混合して得たガラスペーストを従来周知の厚膜手
法、例えばスクリーン印刷等によって、スルーホール5
の形成箇所を除く基板1の上面全体にわたって印刷・塗
布し、これを高温で焼き付けることにより形成される。
【0020】また前記絶縁層4のスルーホール5内に充
填される接続導体6は、先に述べた第1配線層2や第2
配線層3と同様の材質、即ち、銀や金、或いは、これら
の合金等により形成され、その下面側で第1配線層2
と、上面側で第2配線層3と接触することにより両配線
層2,3を電気的に接続するようになっている。
【0021】尚、前記接続導体6は、例えば銀粉末に適
当な有機溶媒・溶剤を添加・混合して得た導電ペースト
を絶縁層4のスルーホール5内にスクリーン印刷等によ
って印刷・充填し、これを高温(350℃〜600℃)
で焼き付けることにより形成され、かかる接続導体6の
導体部分の弾性率は6.9×1010Pa〜8.0×10
10Paの大きな値となる。
【0022】そして前記接続導体6には、これを形成す
る銀や金等の金属よりも低い弾性率をもった酸化タング
ステン微粒子7が0.1wt%〜7.0wt%だけ含有
される。
【0023】このように、前記接続導体6中に弾性率の
低い酸化タングステン微粒子7を0.1wt%〜7.0
wt%含有させることにより、絶縁層4や第1配線層
2,第2配線層3,接続導体8等を従来周知の厚膜手法
によって形成する際、ガラスペーストや導電ペーストを
焼き付けた後の冷却に伴って接続導体6と絶縁層4との
収縮量の相違に起因する熱応力が印加されても、該応力
を酸化タングステン微粒子7の変形によって良好に緩和
・吸収することができ、これによって接続導体6の亀裂
を皆無とし、第1配線層2と第2配線層3とを良好な状
態で電気的に接続させておくことが可能となる。
【0024】尚、前記酸化タングステン微粒子7の含有
率が0.1wt%よりも小さいと、絶縁層4や第1配線
層2,第2配線層3等を従来周知の厚膜手法によって形
成する際、接続導体6に印加される熱応力を十分に緩和
することができず、また含有率が7.0wt%よりも大
きいと、接続導体6の導電抵抗が大きくなるので、接続
導体6に通電した際、この部分で失われる電力が極めて
大となる不都合を生じる。
【0025】従って前記接続導体6中に存在する酸化タ
ングステン微粒子7の含有率は0.1wt%〜7.0w
t%の範囲内に設定する必要がある。
【0026】また前記酸化タングステン微粒子7を、接
続導体6の中央域に比し周辺域に数多く分布させておけ
ば、熱応力が極大となる絶縁層4と接続導体6との界面
付近に酸化タングステン微粒子7が集中する形となるた
め、応力をより効果的に吸収・緩和することができる利
点がある。
【0027】従って、前記酸化タングステン微粒子7
は、接続導体6の中央域に比し周辺域に数多く分布させ
ておくことが好ましい。
【0028】前記酸化タングステン微粒子7としては、
粒径0.05μm〜5.0μmのものが好適に使用さ
れ、該酸化タングステン微粒子7はタングステン(W)
から成る金属微粒子を約300℃の比較的低い温度で所
定時間加熱し、これを酸化させることにより形成され
る。
【0029】尚、上述の酸化タングステン微粒子7は、
接続導体6を前述の厚膜手法によって形成する際に同時
に形成することもできる。
【0030】例えば、接続導体6となる導電ペースト中
に、タングステン微粒子(粒径:0.05μm〜5.0
μm)を0.1wt%〜5.0wt%だけ添加・混合さ
せておき、これらタングステン微粒子の一部もしくは全
部を導電ペーストを焼き付ける際に大気中の酸素等と化
学反応させて酸化することにより酸化タングステン微粒
子7が接続導体6中に分散された状態で形成されること
となる また前記酸化タングステン微粒子7を接続導体6の中央
域に比し周辺域に数多く分布させるには、接続導体6を
上述の厚膜手法によって形成する際、タングステン微粒
子の含有率を異ならせた2種類の導電ペーストを準備
し、タングステン微粒子の含有率が低い導電ペーストを
タングステン微粒子の含有率が高い導電ペーストで覆う
ようにして、これらをスルーホール5内に充填させるこ
とにより実現される。
【0031】尚、本発明は上述の形態に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲において種々
の変更、改良等が可能である。
【0032】例えば上述の形態では配線層を2層積層さ
せた多層配線基板について説明したが、本発明は配線層
を3層以上積層させた多層配線基板にも適用可能であ
る。
【0033】
【実験例】次に本発明の作用効果について実験例に基づ
き説明する。まず、銀を主成分とする径250μm、厚
み30μmの接続導体6中に平均粒径1.0μmの酸化
タングステン微粒子7を所定量ずつ含有させた9種類の
多層配線基板サンプル(サンプルNo.1〜12)を準備し
た。
【0034】これらのサンプルNo.1〜12は、銀を主成分
とする第1配線層2、硼珪酸ガラスから成る絶縁層4
(線膨張率:8.2×10-6/℃)、銀を主成分とする
第2配線層3、前述の接続導体6を全て厚膜手法によっ
て形成したものであり、各層の材質、ペースト焼き付け
時の温度条件等は全て同じに揃え、接続導体6中に存在
する酸化タングステン微粒子7の含有率のみを0.01
wt%〜9.00wt%の範囲内で異ならせるようにし
た。
【0035】前記サンプルNo.1〜12について、接続導体
6における亀裂の発生の有無を確認するとともに接続導
体6の導電抵抗を測定した結果を表1に示す。
【0036】
【表1】
【0037】この表1によれば、酸化タングステン微粒
子7の含有率が0.10wt%未満であるサンプルNo.
1,No.2では接続導体6に亀裂を生じていることが確認
され、導電抵抗は測定できなかった。
【0038】また酸化タングステン微粒子7の含有率が
7.00wt%よりも大きいサンプルNo.11 ,No.12 は
いずれの導電抵抗も3mΩ以上と大きく、この部分で電
力が大きく損失されてしまっている。
【0039】これに対し、酸化タングステン微粒子7の
含有率を0.10wt%〜7.00wt%に設定したサ
ンプルNo.3〜No.10 では、接続導体6に亀裂を生じたも
のは一切なく、また導電抵抗についても0.94mΩ〜
2.87mΩと比較的小さく、この部分での電力の損失
は少ない。
【0040】従って、上述した実験結果によれば、スル
ーホール5内の接続導体6に亀裂を生じさせることな
く、その導電抵抗を十分に低く保つためには、接続導体
6中に含有させる酸化タングステン微粒子7の含有率を
0.1wt%〜7.0wt%に設定しなければならない
ことが判る。
【0041】
【発明の効果】本発明の多層配線基板によれば、基板の
上面に、第1配線層及び第2配線層を間に絶縁層を介し
て順次積層するとともに、前記第1配線層及び第2配線
層を絶縁層に設けたスルーホール内の接続導体により電
気的に接続した多層配線基板において、前記接続導体中
に、酸化タングステン微粒子を0.1wt%〜7.0w
t%含有させたことから、絶縁層や接続導体等を従来周
知の厚膜手法によって形成する際、ガラスペーストや導
電ペーストを焼き付けた後の冷却に伴って接続導体と絶
縁層との収縮量の相違に起因する熱応力が印加されて
も、該応力を酸化タングステン微粒子の変形によって良
好に緩和・吸収することができ、接続導体の亀裂を皆無
として第1配線層と第2配線層とを良好な状態で電気的
に接続させておくことが可能となる。
【0042】また本発明の多層配線基板によれば、前記
酸化タングステン微粒子を接続導体の中央域に比し周辺
域に数多く分布させることにより、上述の熱応力が極大
となる両者の界面付近に前述の酸化タングステン微粒子
を集中させた形となり、応力をより効果的に吸収・緩和
することができる。
【図面の簡単な説明】
【図1】本発明の一形態に係る多層配線基板の断面図で
ある。
【図2】図1の要部を模式的に示す拡大図である。
【図3】従来の多層配線基板の断面図である。
【符号の説明】
1・・・基板、2・・・第1配線層、3・・・第2配線
層、4・・・絶縁層、5・・・スルーホール、6・・・
接続導体、7・・・酸化タングステン微粒子
フロントページの続き Fターム(参考) 4E351 AA07 BB01 BB24 BB26 BB31 BB49 CC11 CC22 DD04 DD05 DD06 DD16 DD34 DD52 DD58 EE02 GG03 GG08 5E317 AA24 BB04 BB12 BB13 BB14 BB16 CC22 CC25 CC53 CD32 GG05 GG09 5E346 AA05 AA12 AA15 AA24 AA43 BB01 CC17 CC18 CC32 CC36 CC38 CC39 DD45 FF18 GG06 GG09 HH07

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】基板の上面に、第1配線層及び第2配線層
    を間に絶縁層を介して順次積層するとともに、前記第1
    配線層及び第2配線層を絶縁層に設けたスルーホール内
    の接続導体により電気的に接続した多層配線基板におい
    て、 前記接続導体中に、酸化タングステン微粒子を0.1w
    t%〜7.0wt%含有させたことを特徴とする多層配
    線基板。
  2. 【請求項2】前記酸化タングステン微粒子の粒径が0.
    05μm〜5.0μmであることを特徴とする請求項1
    に記載の多層配線基板。
  3. 【請求項3】前記酸化タングステン微粒子が、接続導体
    の中央域に比し周辺域に数多く分布していることを特徴
    とする請求項1に記載の多層配線基板。
JP36667499A 1999-12-24 1999-12-24 多層配線基板 Pending JP2001185857A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36667499A JP2001185857A (ja) 1999-12-24 1999-12-24 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36667499A JP2001185857A (ja) 1999-12-24 1999-12-24 多層配線基板

Publications (1)

Publication Number Publication Date
JP2001185857A true JP2001185857A (ja) 2001-07-06

Family

ID=18487371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36667499A Pending JP2001185857A (ja) 1999-12-24 1999-12-24 多層配線基板

Country Status (1)

Country Link
JP (1) JP2001185857A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125874A1 (ja) * 2010-03-31 2011-10-13 京セラ株式会社 実装基板および実装基板の製造方法
JP2013074169A (ja) * 2011-09-28 2013-04-22 Kyocera Corp 薄膜配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125874A1 (ja) * 2010-03-31 2011-10-13 京セラ株式会社 実装基板および実装基板の製造方法
JP5436662B2 (ja) * 2010-03-31 2014-03-05 京セラ株式会社 実装基板およびデバイス
JP2013074169A (ja) * 2011-09-28 2013-04-22 Kyocera Corp 薄膜配線基板

Similar Documents

Publication Publication Date Title
JPH08242062A (ja) 低温焼成セラミック回路基板
JP4279869B2 (ja) 多層セラミックス基板
JPH06100377A (ja) 多層セラミック基板の製造方法
JP2001185857A (ja) 多層配線基板
JP4782397B2 (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
JP2001189563A (ja) 多層配線基板
JP2001189558A (ja) 多層配線基板
JP2003174261A (ja) セラミック多層基板
JP2002134885A (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP2001185855A (ja) 多層配線基板
JP3258231B2 (ja) セラミック回路基板およびその製造方法
JP2605306B2 (ja) 多層回路基板
JP2551046B2 (ja) 多層回路基板
JP2001298255A (ja) 厚膜印刷基板の製造方法
JPH11135899A (ja) セラミック回路基板
JP3093602B2 (ja) セラミック回路基板の製造方法
JP2615970B2 (ja) 内部に導体、抵抗体を配線したA▲l▼N多層基板の製造方法
JP2002252444A (ja) 多数個取り配線基板
JP2931910B2 (ja) 回路基板
JP3934910B2 (ja) 回路基板
JP2002198649A (ja) 多層配線基板の製造方法
JP2002141625A (ja) 回路基板
JP2975491B2 (ja) チップ抵抗器
JP2002299831A (ja) 回路基板
JP2003078245A (ja) 多層配線基板の製造方法