JP2001183389A - マイクロセンサモジュールの実装構造および実装方法 - Google Patents

マイクロセンサモジュールの実装構造および実装方法

Info

Publication number
JP2001183389A
JP2001183389A JP36556599A JP36556599A JP2001183389A JP 2001183389 A JP2001183389 A JP 2001183389A JP 36556599 A JP36556599 A JP 36556599A JP 36556599 A JP36556599 A JP 36556599A JP 2001183389 A JP2001183389 A JP 2001183389A
Authority
JP
Japan
Prior art keywords
microsensor
wiring
substrate
acceleration sensor
conductive resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36556599A
Other languages
English (en)
Inventor
Kazunari Kuzuhara
一功 葛原
Yasushi Tanaka
恭史 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP36556599A priority Critical patent/JP2001183389A/ja
Publication of JP2001183389A publication Critical patent/JP2001183389A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】小型化が可能であり、低コスト化できるマイク
ロセンサモジュールの実装構造と実装方法を提供する。 【解決手段】上面に検出素子１２を備えた撓み部３が設
けられた加速度センサ１の下面が下側ストッパガラス９
と陽極接合され、さらに加速度センサ１の上面に上側ス
トッパガラス１４が配置され、加速度センサ１、上側ス
トッパガラス１４、下側ストッパガラス９からなる加速
度センサ部３０がセラミック基板１５上に実装される。
検出素子１２からの検出信号が、加速度センサ１に設け
られた貫通配線４と、下側ストッパガラス９に設けられ
た貫通配線１０を介して、セラミック基板１５に伝達さ
れる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロセンサモ
ジュールの実装構造と実装方法に関するものである。
【０００２】
【従来の技術】従来から特開平１１−６４１３７号に示
すように半導体圧力センサなどのマイクロセンサが知ら
れている。ここで、マイクロセンサとして、片持ち梁の
半導体式加速度センサを用いた従来のマイクロセンサモ
ジュールの実装構造について説明する。図７に示すよう
に、加速度センサ５０は半導体基板を加工して重り部５
１および撓み部（ビーム部）５２を形成したものであ
り、加速度が印加されると重り部５１が変位して撓み部
５２が撓み、撓み部５２に形成された検出素子５３より
検出される信号を加速度の検出信号として出力するもの
である。この加速度センサ５０は、その上下が上側スト
ッパガラス６１と下側ストッパガラス６２で囲まれ、そ
の空間にわずかに隙間を設け、エアダンパー効果により
加速度の過入力による重り部５１の過変位に起因する撓
み部５２の折れを防止する構造である。
【０００３】この上側ストッパガラス６１、下側ストッ
パガラス６２、加速度センサ５０からなる加速度センサ
部７０と、上記検出素子５３より出力される検出信号を
例えば増幅制御する制御用ＩＣ５６とをセラミック基板
５５上にＣＯＢ（ｃｈｉｐｏｎ ｂｏｒｄ）実装する場
合、それぞれをセラミック基板５５上に並列に配置して
シリコンペースト５４を介してダイボンドする。そし
て、加速度センサ５０の電極５７とセラミック基板５５
上の電極５８をワイヤボンドし、また制御用ＩＣ５６の
電極５９、電極６０とセラミック基板５５上の電極６
３、電極６４をワイヤボンド接続し、セラミック基板５
５を介して加速度センサ５０と制御用ＩＣ５６を接続す
る。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うなマイクロセンサモジュールの実装構造では、加速度
センサ５０とセラミック基板５５を接続するために、加
速度センサ５０の電極５７とセラミック基板５５の電極
５８とをワイヤボンド接続しているので、そのスペース
が余分に必要となって実装面積が大きくなってしまうと
ともに、コストが余分にかかってしまうという問題があ
る。
【０００５】本発明は上記事由に鑑みて為されたもので
あり、その目的は小型化が可能であり、低コスト化でき
るマイクロセンサモジュールの実装構造と実装方法を提
供することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、請求項１の発明は、半導体基板から形成され基板面
両面を貫通し接続する第１の貫通配線を有するとともに
一面側に所定の検出信号を出力する検出部を備えたマイ
クロセンサと、両面を貫通し接続する第２の貫通配線を
有し前記第１の貫通配線と第２の貫通配線が電気的接続
されるように前記マイクロセンサの他面側に陽極接合さ
れたガラス基板とが、前記ガラス基板の陽極接合されて
いない側が基板側となるように基板上に実装され、前記
検出信号が前記第１および第２の貫通配線を介して前記
基板に伝達されることを特徴とする。
【０００７】請求項１の発明によれば、加速度センサの
一面側に設けられた検出部の検出信号が第１および第２
の貫通配線を介して、加速度センサの他面側の基板に伝
達されるので、上記加速度センサの検出信号をそれを実
装する基板に伝達するためにワイヤボンド接続する必要
がなく、基板上の実装面積を小さくすることができ、小
型化が図れるとともに、低コスト化が図れる。
【０００８】また、請求項２の発明は、請求項１記載の
発明において、前記第１の貫通配線は導電性樹脂からな
り、前記第２の貫通配線における前記第１の貫通配線側
の端部には金バンプが設けられ、前記第１の貫通配線と
第２の貫通配線が電気的接続される際に、前記導電性樹
脂中に前記金バンプが食い込むことを特徴とする。請求
項２の発明によれば、第１の貫通配線と第２の貫通配線
の電気的接続が確実になる。
【０００９】また、請求項３の発明は、請求項２の発明
において、前記マイクロセンサの前記他面側には前記第
２の貫通配線に対応する部分に凹部が形成されているこ
とを特徴とする。請求項３の発明によれば、第２の貫通
配線に設けられた金バンプにおける第１の貫通配線の導
電性樹脂に食い込む部分が一部に限定されるので、加速
度センサとガラス基板の陽極接合時の加圧が少なくてよ
く、加速度センサにかかる負担が小さくなり、ダメージ
を低減できる。
【００１０】また、請求項４の発明は、請求項１記載の
マイクロセンサモジュールの実装構造における前記マイ
クロセンサの前記一面側には、前記マイクロセンサの前
記検出信号を制御する制御用半導体素子がそれに形成さ
れた電極を介して配置されるよう構成されたマイクロセ
ンサモジュールの実装方法において、それぞれに貫通穴
が形成された前記マイクロセンサと前記ガラス基板をそ
れぞれの貫通穴が貫通するように陽極接合し、その貫通
された貫通穴部のうち前記マイクロセンサ側の開口部を
前記電極により塞ぐように前記制御用半導体素子を配置
し、前記ガラス基板側の開口部より前記貫通穴部に導電
性樹脂を埋め込み加熱硬化して、前記第１の貫通配線と
第２の貫通配線を形成することを特徴とする。
【００１１】請求項４の発明によれば、第１および第２
の貫通配線が一度に形成されるとともに、制御用半導体
素子の電極から第１の貫通配線を介して第２の貫通配線
までの接続が一度にでき、実装工程の簡略化が図れる。
【００１２】また請求項５の発明によれば、請求項１記
載のマイクロセンサモジュールの実装構造における前記
マイクロセンサの前記一面側には、前記マイクロセンサ
の前記検出信号を制御する制御用半導体素子がそれに形
成された電極を介して配置されるよう構成されたマイク
ロセンサモジュールの実装方法において、それぞれに貫
通穴が形成された前記マイクロセンサと前記ガラス基板
をそれぞれの貫通穴が貫通するように陽極接合し、その
貫通された貫通穴部のうち前記マイクロセンサ側の開口
部を前記電極により塞ぐように前記制御用半導体素子を
配置し、前記ガラス基板側の開口部より前記貫通穴部に
導電性樹脂を埋め込み加熱硬化することで、前記第１お
よび第２の貫通配線を前記導電性樹脂で形成するととも
に、前記第２の貫通配線と前記基板を前記導電性樹脂に
より接続したことを特徴とする。
【００１３】請求項５の発明によれば、第１および第２
の貫通配線を一度に形成することができるとともに、制
御用半導体素子の電極から第１の貫通配線、第２の貫通
配線を介して基板までの接続が一度にでき、実装工程の
簡略化が図れる。
【００１４】
【発明の実施の形態】（実施形態１）図１はマイクロセ
ンサモジュールの実装構造を示す断面図である。図１に
おいて、半導体基板を加工して重り部２と、重り部２の
変位により撓む部３とを形成したマイクロセンサである
加速度センサ１には、半導体基板の上下両面を貫通し電
気的に接続する第１の貫通配線４（以下、貫通配線４と
いう）が形成されている。この貫通配線４は、例えばレ
ーザーやエッチングにより加速度センサ１に貫通穴を形
成し、そこに導電性樹脂５を埋めこむことにより形成さ
れる。また、撓み部３は半導体基板に凹部を設けること
で形成され、加速度センサ１の一面側（図１中上面側）
に形成される。この加速度センサ１は、加速度をうけて
重り部２が変位することでこの撓み部３が撓み、撓み部
３に設けられた検出部である検出素子１２より加速度を
示す検出信号が得られる。加速度センサ１の表面（図１
中上面）には二酸化珪素膜６ａが形成されており、さら
にその上面には窒化珪素膜７が形成され、加速度センサ
１の間部には二酸化珪素膜６ｂが形成されている。
【００１５】また、この加速度センサ１の他面側（図１
中下面側）には、加速度センサ１の下側ストッパにあた
る下側ストッパガラス９が陽極接合されている。この下
側ストッパガラス９はガラス基板からなり、その上下両
面を貫通し電気的に接続する第２の貫通配線１０（以
下、貫通配線１０という）が形成されている。この貫通
配線１０は、例えば金属ワイヤを溶融ガラス中に入れ冷
却硬化させた後スライスすることにより得ることができ
る。このとき、加速度センサ１の貫通配線４と下側スト
ッパガラス９の貫通配線１０が電気的に接続される。
【００１６】一方、加速度センサ１の上面には、アルミ
ニウム薄膜などの金属薄膜１３を介して上側ストッパに
あたる上側ストッパガラス１４が配置され、加速度セン
サ１、上側ストッパガラス１４、下側ストッパガラス９
により加速度センサ部３０が構成される。そして、加速
度センサ１を下側ストッパガラス９と上側ストッパガラ
ス１４とで挟んで囲みその空間にわずかに隙間を設け
て、エアダンパー効果により加速度の過入力による重り
部２の変位を規制して、撓み部３の折れを防止してい
る。
【００１７】この加速度センサ部３０は、下側ストッパ
ガラス９の陽極接合されていない側、すなわち図１中下
面側がセラミック基板１５上に実装される。このとき、
下側ストッパガラス９の貫通配線１０下面側の電極２２
に半田バンプ２３が形成され、セラミック基板１５の電
極１７上に半田バンプ２３を搭載して加熱接合し、貫通
配線１０とセラミック基板１５の電極１７が電気的に接
続される。そして、下側ストッパガラス９とセラミック
基板１５の隙間に樹脂１６（シリコンペースト）を流し
込み硬化させる。
【００１８】また、セラミック基板１５上には、加速度
センサ１の検出信号を増幅するなどの制御を行う制御用
半導体素子である制御用ＩＣ１８が、加速度センサ１が
実装された位置と並んでＣＯＢ（ｃｈｉｐ ｏｎ ｂｏ
ｒｄ）実装される。この制御用ＩＣ１８の上面に設けら
れた電極２５，２６とセラミック基板１５上の電極２
７，２８がワイヤボンド接続される。また、制御用ＩＣ
１８とセラミック基板１５との隙間には樹脂（シリコン
ペースト）１９を流し込み硬化させている。
【００１９】この実装構造において、加速度センサ１の
上面側に設けられた検出素子１２は、配線（図示せず）
を介して加速度センサ１の上面に設けられた電極１１に
接続され、貫通配線４、貫通配線１０、電極２２、半田
バンプ２３、電極１７を介してセラミック基板１５上の
パターン（図示せず）に接続されて、検出素子１２から
の検出信号がセラミック基板１５に伝達される。このセ
ラミック基板１５に伝達された上記検出信号がワイヤボ
ンド接続された制御用ＩＣ１８で例えば増幅制御され
る。
【００２０】このように、加速度センサ１の一面側（上
面側）に設けられた検出素子１２の検出信号が貫通配線
４，１０を介して、加速度センサ１の他面側のセラミッ
ク基板１５に伝達されるので、上記検出信号をセラミッ
ク基板１５に伝達するために、加速度センサ１とセラミ
ック基板１５をワイヤボンド接続する必要がなく、セラ
ミック基板１５上の実装面積を小さくすることができる
とともに、低コスト化が図れる。
【００２１】ここで、図１に示したマイクロセンサモジ
ュールの実装構造の下側ガラスストッパ９と加速度セン
サ１を陽極接合する前の状態を図２（ａ）に示し、図２
（ｂ）に陽極接合した後の状態を示す。図２（ａ）に示
すように、貫通配線１０における貫通配線４側の端部
（図２中上端部）に、金バンプ２０を形成しており、下
側ストッパガラス９と加速度センサ１を陽極接合し、貫
通配線４，１０を電気的接続する際に、貫通配線４の導
電性樹脂５中に金バンプ２０が食い込む。これにより、
貫通配線４と貫通配線１０の電気的接続が確実になり、
歩留りが向上する。
【００２２】また、図３（ａ）、（ｂ）に示すように、
加速度センサ１の下側ストッパガラス９と陽極接合され
る側（他面側）には、下側ストッパガラス９に形成され
た貫通配線１０と対応する部分に凹部２１が形成される
のが望ましい。このように凹部２１を形成することで、
貫通配線１０の上端部に形成された金バンプ２０の細く
なっている先端部分のみが貫通配線４の導電性樹脂５に
食い込むようになる。そのため、加速度センサ１と下側
ストッパガラス９との陽極接合時の加圧が少なくてよ
く、加速度センサ１にかかる負担が小さくなり、加速度
センサ１のダメージを低減でき、歩留りが向上する。
【００２３】ところで、図１に示す実装構造では、加速
度センサ部３０と制御用ＩＣ１８とがセラミック基板１
５上に並列に並んで実装されているが、図４に示すよう
に、加速度センサ１の上面側（一面側）に配置される上
側ストッパガラス１４を削除し、そのかわりに制御用Ｉ
Ｃ１８を配置する実装構造もある。この制御用ＩＣ１８
は、その裏面に形成された電極３２（突起電極）が金バ
ンプ３４を介して加速度センサ１上面の電極１１、３３
と接続されている。また、貫通配線４，１０は導電性樹
脂からなり、下側ストッパガラス９とセラミック基板１
５の電極１７とは、導電性樹脂３６により接合されてい
る。
【００２４】このように構成された実装構造において、
加速度センサ１の検出素子１２からの検出信号が、例え
ば図示せぬルートで制御用ＩＣ１８へ伝達されて増幅制
御され、増幅された検出信号が電極３２、金バンプ３
４、電極１１、貫通配線４，１０、導電性樹脂３６、電
極１７を介してセラミック基板１５に伝達され、例えば
外部に出力される。
【００２５】このような実装構造では、制御用ＩＣ１８
をセラミック基板１５上に実装しないため、実装面積を
小さくすることができ、小型化を図ることができる。ま
た、制御用ＩＣ１８で上側ストッパガラス１４を代用す
ることで部品点数を削減することができ、低コスト化が
図れる。
【００２６】この実装構造における実装方法を図５を用
いて説明する。まず図５（ａ）に示すように、加速度セ
ンサ１の上下両面を貫通した貫通穴３８と下側ストッパ
ガラス９の上下両面を貫通した貫通穴３９に何も埋め込
まれていない状態で、加速度センサ１と下側ストッパガ
ラス９を陽極接合して、各貫通穴３８，３９を貫通させ
て１つの貫通穴部４２を形成する。このとき、貫通穴３
８の上端にある電極４０は貫通されていない状態であ
る。
【００２７】次に、図５（ｂ）に示すように、加速度セ
ンサ１の上面に設けられた電極４０に貫通孔４１を形成
した電極１１および電極３３に金バンプ３４を介して、
制御用ＩＣ１８の電極３２を接続して、制御用ＩＣ１８
を加速度センサの上面（図５中）に配置する。このと
き、貫通穴部４２のうち加速度センサ１側の開口部４２
ａが制御用ＩＣ１８の電極３２により塞がれる。
【００２８】そして、図５（ｃ）に示すように、上記貫
通穴部４２の下側ストッパガラス９側の開口部４２ｂよ
り、上記貫通穴部４２および電極１１の貫通孔４１に導
電性樹脂３６を埋め込み、加熱硬化することで貫通配線
４，１０が形成される。
【００２９】その後は、図４に示すように、導電性樹脂
３６を介して下側ストッパガラス９をセラミック基板１
５に接合する。このとき、図１に示すように半田バンプ
を用いて接合してもよい。
【００３０】このような実装方法にすることで、貫通配
線４，１０が一度に形成されるとともに、制御用ＩＣ１
８の電極３２から貫通配線４，１０を通って下側ストッ
パガラス９の裏面までの接続が一度にでき、実装工程の
簡略化が図れる。
【００３１】次に、図４に示す実装構造における他の実
装方法を図６を用いて説明する。図６（ａ）、（ｂ）の
工程は図５（ａ）、（ｂ）の工程と同様であるためその
説明を省略する。図６（ｂ）に示すように、加速度セン
サ１と下側ストッパガラス９が陽極接合された後、図６
（ｃ）に示すように、貫通穴部４２および電極１１の貫
通孔４１に導電性樹脂３６が埋め込まれる。このとき、
導電性樹脂３６は貫通穴部４２内だけでなく、下側スト
ッパガラス９の陽極接合されない側の面（図中下面）の
下部にも存在する状態まで注入される。
【００３２】その後、図６（ｄ）に示すように、下側ス
トッパガラス９の貫通穴部４２の設けられていない側
（図中右側）にも導電性樹脂３６が設けられ、その後加
熱硬化することで、貫通配線４，１０が導電性樹脂３６
により形成され、貫通配線１０とセラミック基板１５と
が電極１７を介して導電性樹脂３６により接続されると
ともに、下側ストッパガラス９とセラミック基板１５と
が導電性樹脂３６を介して接合される。
【００３３】この実装方法では、貫通配線４，１０を一
度に形成することができるとともに、制御用ＩＣ１８の
電極３２から貫通配線４，１０を通って、セラミック基
板１５までの接続が一度にでき、実装工程の簡略化が図
れる。
【００３４】
【発明の効果】上記したように、請求項１の発明は、半
導体基板から形成され基板面両面を貫通し接続する第１
の貫通配線を有するとともに一面側に所定の検出信号を
出力する検出部を備えたマイクロセンサと、両面を貫通
し接続する第２の貫通配線を有し前記第１の貫通配線と
第２の貫通配線が電気的接続されるように前記マイクロ
センサの他面側に陽極接合されたガラス基板とが、前記
ガラス基板の陽極接合されていない側が基板側となるよ
うに基板上に実装され、前記検出信号が前記第１および
第２の貫通配線を介して前記基板に伝達されるため、加
速度センサの一面側に設けられた検出部の検出信号が第
１および第２の貫通配線を介して、加速度センサの他面
側の基板に伝達されることで、上記加速度センサの検出
信号をそれを実装する基板に伝達するためにワイヤボン
ド接続する必要がなく、基板上の実装面積を小さくする
ことができ、小型化が図れるとともに、低コスト化が図
れる。
【００３５】また、請求項２の発明は、請求項１記載の
発明において、前記第１の貫通配線は導電性樹脂からな
り、前記第２の貫通配線における前記第１の貫通配線側
の端部には金バンプが設けられ、前記第１の貫通配線と
第２の貫通配線が電気的接続される際に、前記導電性樹
脂中に前記金バンプが食い込むため、第１の貫通配線と
第２の貫通配線の電気的接続が確実になる。
【００３６】また、請求項３の発明は、請求項２の発明
において、前記マイクロセンサの前記他面側には前記第
２の貫通配線に対応する部分に凹部が形成されているた
め、第２の貫通配線に設けられた金バンプにおける第１
の貫通配線の導電性樹脂に食い込む部分が一部に限定さ
れるので、加速度センサとガラス基板の陽極接合時の加
圧が少なくてよく、加速度センサにかかる負担が小さく
なり、ダメージを低減できる。
【００３７】また、請求項４の発明は、請求項１記載の
マイクロセンサモジュールの実装構造における前記マイ
クロセンサの前記一面側には、前記マイクロセンサの前
記検出信号を制御する制御用半導体素子がそれに形成さ
れた電極を介して配置されるよう構成されたマイクロセ
ンサモジュールの実装方法において、それぞれに貫通穴
が形成された前記マイクロセンサと前記ガラス基板をそ
れぞれの貫通穴が貫通するように陽極接合し、その貫通
された貫通穴部のうち前記マイクロセンサ側の開口部を
前記電極により塞ぐように前記制御用半導体素子を配置
し、前記ガラス基板側の開口部より前記貫通穴部に導電
性樹脂を埋め込み加熱硬化して、前記第１の貫通配線と
第２の貫通配線を形成するため、第１および第２の貫通
配線が一度に形成されるとともに、制御用半導体素子の
電極から第１の貫通配線を介して第２の貫通配線までの
接続が一度にでき、実装工程の簡略化が図れる。
【００３８】また請求項５の発明によれば、請求項１記
載のマイクロセンサモジュールの実装構造における前記
マイクロセンサの前記一面側には、前記マイクロセンサ
の前記検出信号を制御する制御用半導体素子がそれに形
成された電極を介して配置されるよう構成されたマイク
ロセンサモジュールの実装方法において、それぞれに貫
通穴が形成された前記マイクロセンサと前記ガラス基板
をそれぞれの貫通穴が貫通するように陽極接合し、その
貫通された貫通穴部のうち前記マイクロセンサ側の開口
部を前記電極により塞ぐように前記制御用半導体素子を
配置し、前記ガラス基板側の開口部より前記貫通穴部に
導電性樹脂を埋め込み加熱硬化することで、前記第１お
よび第２の貫通配線を前記導電性樹脂で形成するととも
に、前記第２の貫通配線と前記基板を前記導電性樹脂に
より接続したため、第１および第２の貫通配線を一度に
形成することができるとともに、制御用半導体素子の電
極から第１の貫通配線、第２の貫通配線を介して基板ま
での接続が一度にでき、実装工程の簡略化が図れる。
【図面の簡単な説明】
【図１】本発明のマイクロセンサモジュールの実装構造
を示す断面図である。
【図２】同上の加速度センサ部の構造を示す図であっ
て、（ａ）は陽極接合前の構造を示す断面図であり、
（ｂ）は陽極接合後の構造を示す断面図である。
【図３】同上の他の加速度センサ部の構造を示す図であ
って、（ａ）は陽極接合前の構造を示す断面図であり、
（ｂ）は陽極接合後の構造を示す断面図である。
【図４】本発明の他のマイクロセンサモジュールの実装
構造を示す断面図である。
【図５】同上の実装方法を示す図であって、（ａ）、
（ｂ）、（ｃ）はいずれも断面図である。
【図６】同上の他の実装方法を示す図であって、
（ａ）、（ｂ）、（ｃ）、（ｄ）はいずれも断面図であ
る。
【図７】従来のマイクロセンサモジュールの実装構造を
示す断面図である。
【符号の説明】
１ 加速度センサ ２ 重り部 ３ 撓み部 ４ 貫通配線 ９ 下側ストッパガラス １０ 貫通配線 １２ 検出素子 １４ 上側ストッパガラス １５ セラミック基板 ３０ 加速度センサ部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2F055 AA40 BB20 CC12 DD04 EE40 FF43 GG01 GG12 5F044 KK04 QQ03 QQ04 RR17 RR18 RR19

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板から形成され基板面両面を貫
    通し接続する第１の貫通配線を有するとともに一面側に
    所定の検出信号を出力する検出部を備えたマイクロセン
    サと、両面を貫通し接続する第２の貫通配線を有し前記
    第１の貫通配線と第２の貫通配線が電気的接続されるよ
    うに前記マイクロセンサの他面側に陽極接合されたガラ
    ス基板とが、前記ガラス基板の陽極接合されていない側
    が基板側となるように基板上に実装され、前記検出信号
    が前記第１および第２の貫通配線を介して前記基板に伝
    達されることを特徴とするマイクロセンサモジュールの
    実装構造。
  2. 【請求項２】 前記第１の貫通配線は導電性樹脂からな
    り、前記第２の貫通配線における前記第１の貫通配線側
    の端部には金バンプが設けられ、前記第１の貫通配線と
    第２の貫通配線が電気的接続される際に、前記導電性樹
    脂中に前記金バンプが食い込むことを特徴とする請求項
    １記載のマイクロセンサモジュールの実装構造。
  3. 【請求項３】 前記マイクロセンサの前記他面側には前
    記第２の貫通配線に対応する部分に凹部が形成されてい
    ることを特徴とする請求項２記載のマイクロセンサモジ
    ュールの実装構造。
  4. 【請求項４】 請求項１記載のマイクロセンサモジュー
    ルの実装構造における前記マイクロセンサの前記一面側
    には、前記マイクロセンサの前記検出信号を制御する制
    御用半導体素子がそれに形成された電極を介して配置さ
    れるよう構成されたマイクロセンサモジュールの実装方
    法において、 それぞれに貫通穴が形成された前記マイクロセンサと前
    記ガラス基板をそれぞれの貫通穴が貫通するように陽極
    接合し、その貫通された貫通穴部のうち前記マイクロセ
    ンサ側の開口部を前記電極により塞ぐように前記制御用
    半導体素子を配置し、前記ガラス基板側の開口部より前
    記貫通穴部に導電性樹脂を埋め込み加熱硬化して、前記
    第１の貫通配線と第２の貫通配線を形成することを特徴
    とするマイクロセンサモジュールの実装方法。
  5. 【請求項５】 請求項１記載のマイクロセンサモジュー
    ルの実装構造における前記マイクロセンサの前記一面側
    には、前記マイクロセンサの前記検出信号を制御する制
    御用半導体素子がそれに形成された電極を介して配置さ
    れるよう構成されたマイクロセンサモジュールの実装方
    法において、 それぞれに貫通穴が形成された前記マイクロセンサと前
    記ガラス基板をそれぞれの貫通穴が貫通するように陽極
    接合し、その貫通された貫通穴部のうち前記マイクロセ
    ンサ側の開口部を前記電極により塞ぐように前記制御用
    半導体素子を配置し、前記ガラス基板側の開口部より前
    記貫通穴部に導電性樹脂を埋め込み加熱硬化すること
    で、前記第１および第２の貫通配線を前記導電性樹脂で
    形成するとともに、前記第２の貫通配線と前記基板を前
    記導電性樹脂により接続したことを特徴とするマイクロ
    センサモジュールの実装方法。
JP36556599A 1999-12-22 1999-12-22 マイクロセンサモジュールの実装構造および実装方法 Pending JP2001183389A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36556599A JP2001183389A (ja) 1999-12-22 1999-12-22 マイクロセンサモジュールの実装構造および実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36556599A JP2001183389A (ja) 1999-12-22 1999-12-22 マイクロセンサモジュールの実装構造および実装方法

Publications (1)

Publication Number Publication Date
JP2001183389A true JP2001183389A (ja) 2001-07-06

Family

ID=18484584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36556599A Pending JP2001183389A (ja) 1999-12-22 1999-12-22 マイクロセンサモジュールの実装構造および実装方法

Country Status (1)

Country Link
JP (1) JP2001183389A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006275660A (ja) * 2005-03-28 2006-10-12 Matsushita Electric Works Ltd 半導体センサおよびその製造方法
JP2008026240A (ja) * 2006-07-24 2008-02-07 Matsushita Electric Works Ltd 半導体加速度センサ
JP2009063551A (ja) * 2007-09-10 2009-03-26 Rohm Co Ltd 半導体センサ装置
JP2009063550A (ja) * 2007-09-10 2009-03-26 Rohm Co Ltd 半導体センサ装置
JP2010511524A (ja) * 2006-12-07 2010-04-15 韓國電子通信研究院 Ｍｅｍｓパッケージ及びその方法
US8067769B2 (en) * 2005-11-25 2011-11-29 Panasonic Electric Works Co., Ltd. Wafer level package structure, and sensor device obtained from the same package structure
US8080869B2 (en) 2005-11-25 2011-12-20 Panasonic Electric Works Co., Ltd. Wafer level package structure and production method therefor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006275660A (ja) * 2005-03-28 2006-10-12 Matsushita Electric Works Ltd 半導体センサおよびその製造方法
JP4670427B2 (ja) * 2005-03-28 2011-04-13 パナソニック電工株式会社 半導体センサおよびその製造方法
US8067769B2 (en) * 2005-11-25 2011-11-29 Panasonic Electric Works Co., Ltd. Wafer level package structure, and sensor device obtained from the same package structure
US8080869B2 (en) 2005-11-25 2011-12-20 Panasonic Electric Works Co., Ltd. Wafer level package structure and production method therefor
JP2008026240A (ja) * 2006-07-24 2008-02-07 Matsushita Electric Works Ltd 半導体加速度センサ
JP2010511524A (ja) * 2006-12-07 2010-04-15 韓國電子通信研究院 Ｍｅｍｓパッケージ及びその方法
JP2009063551A (ja) * 2007-09-10 2009-03-26 Rohm Co Ltd 半導体センサ装置
JP2009063550A (ja) * 2007-09-10 2009-03-26 Rohm Co Ltd 半導体センサ装置

Similar Documents

Publication Publication Date Title
JP3251289B2 (ja) 圧力センサ内に使用するシリコンチップ
JP4380618B2 (ja) センサ装置
JP2006349682A (ja) 高圧センサ装置および該高圧センサ装置を製作するための方法
JP5143640B2 (ja) ダイ装着応力遮断構造
JP2001183389A (ja) マイクロセンサモジュールの実装構造および実装方法
JP2008504716A (ja) ダイを基板に取り付ける方法及び装置
JP2005127750A (ja) 半導体センサおよびその製造方法
JP2001183388A (ja) 加速度センサモジュールの実装構造
JP2008288327A (ja) 半導体装置及びその製造方法
JP3702062B2 (ja) 圧力センサ装置
US6331738B1 (en) Semiconductor device having a BGA structure
JP4816362B2 (ja) 電子装置の製造方法
JP4706634B2 (ja) 半導体センサおよびその製造方法
JP2005274219A (ja) 半導体加速度センサ装置並びにその製造方法
JPH10209469A (ja) 半導体圧力センサ
JPS6362266A (ja) 固体撮像装置の製造方法
JPH0653271A (ja) 半導体装置のワイヤーボンディング方法
JP4674622B2 (ja) センサモジュール及びその製造方法
JP4609477B2 (ja) 半導体装置
JP2574378B2 (ja) 力覚センサの信号伝達体
JPH1194673A (ja) センサおよびセンサの製造方法
JP3573113B2 (ja) ボンディングダメージの計測装置および計測方法
JP2002071490A (ja) 圧力センサモジュール
JP2011107017A (ja) ダイアフラム付電子デバイス
JP5328492B2 (ja) 圧力センサモジュール及び圧力センサパッケージ、並びにこれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080805