JP2001177765A - Solid-state image pickup device and image pickup system - Google Patents

Solid-state image pickup device and image pickup system

Info

Publication number
JP2001177765A
JP2001177765A JP2000306442A JP2000306442A JP2001177765A JP 2001177765 A JP2001177765 A JP 2001177765A JP 2000306442 A JP2000306442 A JP 2000306442A JP 2000306442 A JP2000306442 A JP 2000306442A JP 2001177765 A JP2001177765 A JP 2001177765A
Authority
JP
Japan
Prior art keywords
line
solid
imaging device
state imaging
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000306442A
Other languages
Japanese (ja)
Other versions
JP3501743B2 (en
Inventor
Toru Koizumi
徹 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000306442A priority Critical patent/JP3501743B2/en
Publication of JP2001177765A publication Critical patent/JP2001177765A/en
Application granted granted Critical
Publication of JP3501743B2 publication Critical patent/JP3501743B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the number of wires. SOLUTION: In a solid-state image pickup device that is provided with at least one unit cell having a photoelectric conversion section 3, an amplifier means Q3 that amplifiers a signal generated in the photoelectric conversion section, a transfer means Q1 that transfers the signal to the amplifier means, a reset means Q2 that resets an input terminal of the amplifier means, and a selection means Q4 that selects the amplifier means to output the signal to a signal output line, at least two of a selection control line 7 used to control the selection means in the unit cell or between two unit cells operated in time series or between two adjacent unit cells, a transfer control line 6 used to control the transfer means, a reset control line to control the reset means, and the signal output line are configured by one common line (in this embodiment, the reset control line and the signal output line are configured with the common line 58).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は固体撮像装置及び撮
像システムに係わり、詳しくは画素毎に信号増幅手段を
有する固体撮像装置及び撮像システムに関する。
The present invention relates to a solid-state imaging device and an imaging system, and more particularly, to a solid-state imaging device and an imaging system having a signal amplifying means for each pixel.

【0002】[0002]

【従来の技術】固体撮像装置の代表的なものには、ホト
ダイオードおよびCCDシフトレジスタからなるCCD
イメージセンサと、ホトダイオードおよびMOSトラン
ジスタからなるAPS(Active Pixel Sensor)と呼ば
れるものがある。
2. Description of the Related Art A typical solid-state imaging device is a CCD comprising a photodiode and a CCD shift register.
There is an image sensor and an APS (Active Pixel Sensor) including a photodiode and a MOS transistor.

【0003】APSは、1画素毎にホトダイオード、M
OSスイッチ、ホトダイオードからの信号を増幅するた
めの増幅回路などを含み、「XYアドレッシング」や
「センサと信号処理回路の1チップ化」などが可能とい
った多くのメリットを有している。
[0003] APS is a photodiode, M
It includes an OS switch, an amplifier circuit for amplifying a signal from a photodiode, and the like, and has many advantages such as "XY addressing" and "single sensor and signal processing circuit".

【0004】更にAPSは、近年、MOSトランジスタ
の微細化技術の向上と「センサと信号処理回路の1チッ
プ化」や「低消費電力化」などの要求の高まりから、注
目を集めている。
In recent years, APS has been receiving attention due to the improvement in technology for miniaturization of MOS transistors and the growing demand for “single chips for sensors and signal processing circuits” and “low power consumption”.

【0005】図28は、従来のエリアイメージセンサを
構成する固体撮像装置の回路図である。
FIG. 28 is a circuit diagram of a solid-state imaging device constituting a conventional area image sensor.

【0006】1画素に対応する単位セル1は、ホトダイ
オード3、転送スイッチQ1、リセットスイッチQ2、増
幅手段Q3、選択スイッチQ4を有する。
The unit cell 1 corresponding to one pixel has a photodiode 3, a transfer switch Q1, a reset switch Q2, an amplifying means Q3, and a selection switch Q4.

【0007】光信号を出力するための電極及び配線とし
ては、単位セルを選択するための電極17及び選択制御
線(選択スイッチ線)7、光電変換部となるホトダイオ
ード3から増幅手段の入力端子へ電荷を転送するための
電極16及び転送制御線(転送スイッチ線)64、増幅
手段の入力端子をリセットするための電極15及びリセ
ット制御線(リセットスイッチ線)5、信号を出力する
ための電極18及び信号出力線8、がある。4は、増幅
手段やリセットスイッチに基準電圧を与えるための電源
線である。
[0007] As electrodes and wirings for outputting optical signals, electrodes 17 and selection control lines (selection switch lines) 7 for selecting a unit cell, and a photodiode 3 serving as a photoelectric conversion unit to an input terminal of amplifying means. Electrode 16 and transfer control line (transfer switch line) 64 for transferring electric charges, electrode 15 and reset control line (reset switch line) 5 for resetting the input terminal of the amplifying means, and electrode 18 for outputting a signal And a signal output line 8. Reference numeral 4 denotes a power supply line for applying a reference voltage to the amplifying unit and the reset switch.

【0008】このうち、電源線4を除くと、3つの配線
5、6、7が行方向に配置され、列方向に信号出力線8
が配されている。一般的には、これらの配線が開口率を
下げないように、製造プロセス上可能な最小の配線間隔
および最小線幅で配置される。
Excluding the power supply line 4, three wirings 5, 6, 7 are arranged in the row direction, and the signal output lines 8 are arranged in the column direction.
Is arranged. Generally, these wirings are arranged with a minimum wiring interval and a minimum line width possible in a manufacturing process so as not to lower the aperture ratio.

【0009】例えば、その配線の長さは、対角16.9
3mm(2/3インチ)、画素数200万画素のセンサ
においては、1行あたりの配線長は10mmにもなる。
そして行数は約1000行であることから、制御線の総
延長は10mにもなる。
For example, the length of the wiring is 16.9 diagonally.
In a sensor having 3 mm (2/3 inch) and 2 million pixels, the wiring length per row is as large as 10 mm.
Since the number of rows is about 1000, the total length of the control lines is as long as 10 m.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、APS
はCCDイメージセンサに比べ1画素内(1単位セル
内)の素子数が多いこと、近年のセンサの大判化などか
ら、チップサイズが大きくなっていること等から、配線
に関係する製造歩留低下が生じ易い。
SUMMARY OF THE INVENTION However, APS
Is higher in the number of elements in one pixel (in one unit cell) than in a CCD image sensor, and the chip size is larger due to the recent increase in the size of the sensor and the like. Tends to occur.

【0011】[0011]

【課題を解決するための手段】本発明の目的は、従来の
固体撮像装置より配線数を低減することが可能な固体撮
像装置及び固体撮像システムを提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a solid-state imaging device and a solid-state imaging system capable of reducing the number of wirings compared to a conventional solid-state imaging device.

【0012】本発明は、光電変換部と、該光電変換部で
発生した信号を増幅する増幅手段と、該増幅手段に前記
信号を転送する転送手段と、前記増幅手段の入力端子を
リセットするリセット手段と、前記増幅手段を選択して
信号を信号出力線に出力する選択手段と、を有する単位
セルを少なくとも一つ具備する固体撮像装置において、
単位セル内、又は時系列的に動作する二つの単位セル
間、或いは隣接する二つの単位セル間で、前記選択手段
を制御する選択制御線と、前記転送手段を制御する転送
制御線と、前記リセット手段を制御するリセット制御線
と、前記信号出力線のうち、少なくとも二つが一つの共
通線にて構成されていることを特徴とする。
According to the present invention, a photoelectric conversion unit, amplifying means for amplifying a signal generated in the photoelectric conversion part, a transfer means for transferring the signal to the amplifying means, and a reset for resetting an input terminal of the amplifying means Means, and a selection means for selecting the amplification means and outputting a signal to a signal output line, a solid-state imaging device comprising at least one unit cell having
Within a unit cell, or between two unit cells operating in chronological order, or between two adjacent unit cells, a selection control line for controlling the selection unit, a transfer control line for controlling the transfer unit, At least two of the reset control line for controlling the reset means and the signal output line are constituted by one common line.

【0013】[0013]

【発明の実施の形態】図28及び図29〜図32を参照
して、固体撮像装置の動作について詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The operation of a solid-state imaging device will be described in detail with reference to FIGS.

【0014】図29は、単位セルを2次元行列状に配置
した固体撮像装置における読み出し回路の回路図、図3
0は、この固体撮像装置に用いられる駆動パルスの駆動
タイミング図である。
FIG. 29 is a circuit diagram of a readout circuit in a solid-state imaging device in which unit cells are arranged in a two-dimensional matrix.
0 is a drive timing diagram of a drive pulse used in this solid-state imaging device.

【0015】図29において、信号出力線8には、スイ
ッチ22によりノイズ信号を保持することができる保持
容量23と、スイッチ24により光信号を含む信号(こ
れは純粋な光信号に加えてノイズ信号をも含んでいるの
で、以下「ノイズ信号を含む光信号」と呼ぶことにす
る)を保持することができる保持容量25とを有する信
号保持手段が設けられている。これらの2種の信号は、
水平走査回路26により、水平の共通出力線27、28
に別々に読み出される。そして、差動アンプ29を用い
て、光信号からノイズ信号を減算することにより、ノイ
ズ成分が除去された光信号を得ることができる。
In FIG. 29, a signal output line 8 has a storage capacitor 23 capable of holding a noise signal by a switch 22 and a signal including an optical signal by a switch 24 (this is a noise signal in addition to a pure optical signal). (Hereinafter, referred to as “optical signal including a noise signal”). These two signals are
The horizontal scanning circuit 26 allows horizontal common output lines 27 and 28
Are read separately. Then, by subtracting the noise signal from the optical signal using the differential amplifier 29, it is possible to obtain an optical signal from which the noise component has been removed.

【0016】図30を用い固体撮像装置の動作(読み出
し方式)の詳細な説明を行う。以下の説明では、単位セ
ルで発生するもっとも大きなノイズである、信号増幅部
のオフセット(OFFSET)ノイズおよびリセットを
する際に発生する熱ノイズを除去する場合について説明
する。
The operation of the solid-state imaging device (readout method) will be described in detail with reference to FIG. In the following description, a case will be described in which offset (OFFSET) noise of the signal amplification unit and thermal noise generated at the time of resetting, which are the largest noise generated in the unit cell, are removed.

【0017】一般に、増幅トランジスタQ3の閾値バラ
ツキに起因するオフセットノイズは数十から数百mV程
度であり、熱ノイズ(√kTCノイズ)は、1mV程度
である。
Generally, offset noise due to variation in the threshold value of the amplification transistor Q3 is about several tens to several hundreds mV, and thermal noise (√kTC noise) is about 1 mV.

【0018】信号を読み出すためには、図30に示すよ
うに、少なくとも期間A2から期間D2で行われる動作を
行う。φ15はリセットスイッチ線5を介して、それに接
続された電極15に印加される制御パルスを、φ17は選
択スイッチ線7を介して、それに接続された電極17に
印加される制御パルスを、φ16はリセットスイッチ線6
を介して、それに接続された電極16に印加される制御
パルスを、φ22はスイッチ22の制御パルスを、φ24は
スイッチ24の制御パルスを、それぞれ示している。
In order to read the signal, as shown in FIG. 30, the operation performed at least in the period A2 to the period D2 is performed. φ15 is a control pulse applied to the electrode 15 connected thereto via the reset switch line 5, φ17 is a control pulse applied to the electrode 17 connected thereto via the selection switch line 7, and φ16 is a control pulse applied to the electrode 17 connected thereto. Reset switch line 6
, A control pulse applied to the electrode 16 connected thereto, φ22 indicates a control pulse of the switch 22, and φ24 indicates a control pulse of the switch 24.

【0019】図中の期間A2において、リセットスイッ
チ線5をハイレベルとしてリセットスイッチQ2をオン
して、ソースフォロアを構成する増幅手段である増幅ト
ランジスタQ3の入力端子のリセットを行う。
In a period A2 in the figure, the reset switch line 5 is set to the high level to turn on the reset switch Q2, thereby resetting the input terminal of the amplifying transistor Q3 as the amplifying means constituting the source follower.

【0020】次に期間B2において、スイッチ22をオ
ンそしてオフし、リセットのノイズ信号を、ノイズ信号
用の保持容量23に保持する。図28のように単位セル
の出力部としてソースフォロワを用いた場合は、トラン
ジスタQ3の閾値バラツキに起因するオフセットノイズ
と、トランジスタQ3の入力部をリセットスイッチQ2に
よりリセットした際に発生する熱ノイズ(√kTCノイ
ズ)とが保持容量23に保持される。
Next, in a period B2, the switch 22 is turned on and off, and the reset noise signal is held in the noise signal holding capacitor 23. When a source follower is used as the output unit of the unit cell as shown in FIG. 28, offset noise caused by variation in the threshold value of the transistor Q3 and thermal noise generated when the input unit of the transistor Q3 is reset by the reset switch Q2 ( √kTC noise) is stored in the storage capacitor 23.

【0021】期間C2において、電荷転送スイッチQ1を
オンそしてオフし、ホトダイオード3から増幅トランジ
スタQ3の入力部に光により発生したホトダイオード内
の電荷を転送し、前述のノイズ信号に、光により発生し
たホトダイオード内の電荷を加える。
In the period C2, the charge transfer switch Q1 is turned on and off, and the charge in the photodiode generated by light is transferred from the photodiode 3 to the input of the amplifying transistor Q3. Apply the charge inside.

【0022】期間D2において、スイッチ24をオンそ
してオフして、前記期間C2により生成したノイズ信号
を含む光信号の出力を光信号用の保持容量25に保持す
る。
In the period D2, the switch 24 is turned on and off, and the output of the optical signal including the noise signal generated in the period C2 is stored in the optical signal storage capacitor 25.

【0023】上記動作が終了したのち、ノイズ信号およ
びノイズ信号を含む光信号を水平走査回路26により、
水平の共通出力線27、27に読み出し、差動アンプ7
06を用いノイズ信号成分を除去する。こうして、出力
端子30からノイズ信号成分が除去された光信号を取り
出すことができる。
After the above operation is completed, the horizontal scanning circuit 26 outputs the noise signal and the optical signal including the noise signal by the horizontal scanning circuit 26.
The data is read out to the horizontal common output lines 27 and 27 and the differential amplifier 7
06 to remove noise signal components. Thus, an optical signal from which the noise signal component has been removed can be extracted from the output terminal 30.

【0024】図31は、上述した固体撮像装置に用いら
れる別の駆動タイミング図であり、この動作(読み出し
方式)では、予めリセット(期間A3)したのちに、転
送動作(期間C3)を行い、ノイズ信号を含む光信号を
保持容量25に保持(期間B3)した後、ソースフォロ
ワの入力端子をリセットし(期間A3)、そのノイズ信
号を保持容量23に保持し(期間D3)、両者の差分を
とる。
FIG. 31 is another drive timing chart used in the above-described solid-state imaging device. In this operation (readout method), after a reset (period A3), a transfer operation (period C3) is performed. After the optical signal including the noise signal is stored in the storage capacitor 25 (period B3), the input terminal of the source follower is reset (period A3), and the noise signal is stored in the storage capacitor 23 (period D3). Take.

【0025】この場合は、増幅MOSトランジスタQ3
をリセットした際に発生する熱ノイズの除去はできない
ものの、数十から数百mVと大きな増幅トランジスタQ
3の閾値バラツキに起因するオフセットノイズは除去す
ることができる。
In this case, the amplification MOS transistor Q3
Although it is not possible to remove the thermal noise generated when resetting the amplifying transistor Q, which is as large as several tens to several hundreds mV,
The offset noise due to the threshold variation of 3 can be removed.

【0026】なお、本発明は、以上説明した読み出し方
式に限定されるものではない。
Note that the present invention is not limited to the above-described reading method.

【0027】そして、本発明者は、各期間において、各
制御線がどのような状態になければならないかを分析し
た。その結果を図32に示す。
The present inventor has analyzed what state each control line must be in during each period. The result is shown in FIG.

【0028】図32において、「−」は任意の状態で構
わないことを示している。また「OFF*」は、ソース
フォロワの入力端子の電圧が比較的高いことから、0vo
ltである必要はないことを意味している。
In FIG. 32, "-" indicates that an arbitrary state is acceptable. Further, “OFF *” indicates that the voltage at the input terminal of the source follower is relatively high,
It does not need to be lt.

【0029】本発明者らは、これから重要な知見を得た
ので、例を挙げて説明する。
The present inventors have obtained important findings from now on, and will explain them with examples.

【0030】読み出しの終了した1行前の画素は蓄積期
間中にある。従って、転送スイッチ線はオフであるべき
である。しかしながら、固体撮像システムが多様化し、
ローリングシャッター方式やプログレッシブスキャン方
式など様々な駆動方法にシステムが対応しつつある。さ
らに、汎用となっている33万画素クラスのイメージセ
ンサにおいても、その行数が500行あり、多画素化に
よりその行数がより増える方向にある。
The pixel one row before the completion of the readout is in the accumulation period. Therefore, the transfer switch line should be off. However, solid-state imaging systems have diversified,
The system is supporting various driving methods such as a rolling shutter method and a progressive scan method. Further, even in a general-purpose image sensor of a 330,000 pixel class, the number of rows is 500, and the number of rows is increasing due to the increase in the number of pixels.

【0031】以上の観点から、仮に1行前の転送スイッ
チがオンしても、蓄積時間としては1行分短くなるもの
の、その時間は全体の1/500となり感度が99.8
%に減少するにとどまる。即ち、n−1行の単位セルの
転送スイッチは、n行の単位セルの転送スイッチ線以外
の制御線と共有化が可能である。
From the above point of view, even if the transfer switch one line before is turned on, the accumulation time is shortened by one line, but the time is 1/500 of the whole and the sensitivity is 99.8.
Only decrease to%. That is, the transfer switches of the unit cells in the (n-1) th row can be shared with control lines other than the transfer switch lines of the unit cells in the nth row.

【0032】このような観点から図32を分析した結
果、各期間での各制御線の状態が両立する制御線が明ら
かとなる。すなわち、以下の配線を単位セル内、又は時
系列的に、或いは隣接する2つの単位セル間で配線の共
有化が可能である。 (1) リセットスイッチ線と信号出力線の共有化 (2) n行選択スイッチ線とn−1行リセットスイッチ
線 (3) n行選択スイッチ線とn−1行転送スイッチ線 (4) n行リセットスイッチ線とn−1行転送スイッチ
線 また、デジタルカメラにおいては、機械式シャッターな
ども利用され、蓄積時間は転送スイッチの開閉ではな
く、機械式シャッターの開閉により規定される。
As a result of analyzing FIG. 32 from such a viewpoint, control lines in which the state of each control line in each period is compatible become clear. That is, the following wirings can be shared within a unit cell, in chronological order, or between two adjacent unit cells. (1) Sharing of the reset switch line and signal output line (2) n-line selection switch line and n-1 line reset switch line (3) n-line selection switch line and n-1 line transfer switch line (4) n-line Reset switch line and n-1 row transfer switch line In a digital camera, a mechanical shutter or the like is also used, and the accumulation time is defined by opening and closing of the mechanical shutter, not opening and closing of the transfer switch.

【0033】このような場合においては、図31の読み
出し方法と兼用すれば、 (3’) 上記n行選択スイッチ線とn+1行転送スイッ
チ線、 (4’) n行リセットスイッチ線とn+1行転送スイッ
チ線の共有化もできる。更には、 (5) 信号出力線と転送スイッチ線の共有化も可能とな
る。
In such a case, if the read method of FIG. 31 is also used, (3 ′) the n-th row selection switch line and the n + 1-th row transfer switch line, and (4 ′) the n-th reset switch line and the n + 1-th row transfer Switch lines can also be shared. Further, (5) the signal output line and the transfer switch line can be shared.

【0034】このように配線の共有化を行えば、一本の
共通線が、前述した複数の制御線の働きを担うので、固
体撮像装置の配線数を減らすことができ、また設計マー
ジンも緩くすることができ、大幅に配線に関する製造歩
留まりを改善することができる。
By sharing the wirings in this manner, one common line functions as the plurality of control lines described above, so that the number of wirings of the solid-state imaging device can be reduced, and the design margin is reduced. It is possible to significantly improve the production yield of wiring.

【0035】以下、本発明の実施形態について説明す
る。 (実施形態1)図1は本実施形態による固体撮像装置の
1単位セルに関する基本的な回路図であり、図2はその
基本的な動作を説明するための駆動タイミング図であ
る。
Hereinafter, embodiments of the present invention will be described. (Embodiment 1) FIG. 1 is a basic circuit diagram relating to one unit cell of the solid-state imaging device according to the present embodiment, and FIG. 2 is a drive timing diagram for explaining the basic operation.

【0036】本実施形態では、符号58に示すように信
号出力線とリセットスイッチ線を共有にしている。
In this embodiment, as shown by reference numeral 58, the signal output line and the reset switch line are shared.

【0037】1画素に対応する単位セル1は、少なくと
も、光電変換部としてのホトダイオード3、転送手段と
しての転送スイッチQ1、リセット手段としてのリセッ
トスイッチQ2、増幅手段Q3、選択手段としてのスイッ
チQ4を有する。
The unit cell 1 corresponding to one pixel includes at least a photodiode 3 as a photoelectric conversion unit, a transfer switch Q1 as a transfer unit, a reset switch Q2 as a reset unit, an amplification unit Q3, and a switch Q4 as a selection unit. Have.

【0038】光信号を出力するための電極及び配線とし
ては、単位セルを選択するための電極17及び選択制御
線(選択スイッチ線)7と、光電変換部となるホトダイ
オード3から増幅手段の入力端子へ電荷を転送するため
の電極16及び転送制御線(転送スイッチ線)6と、を
有している。
The electrodes and wires for outputting the optical signal include an electrode 17 and a selection control line (selection switch line) 7 for selecting a unit cell, and an input terminal of the amplifying means from the photodiode 3 serving as a photoelectric conversion unit. And a transfer control line (transfer switch line) 6 for transferring an electric charge to the device.

【0039】更には、増幅手段の入力端子をリセットす
るための電極15と信号を出力するための電極18と
は、共通線58に共に接続されており、この共通線58
がリセット制御線(リセットスイッチ線)及び信号出力
線として働く。
Further, the electrode 15 for resetting the input terminal of the amplifying means and the electrode 18 for outputting a signal are connected together to a common line 58.
Function as reset control lines (reset switch lines) and signal output lines.

【0040】14は、基準電圧を与えるための電極であ
り、不図示の電源線に接続され、基準電圧の供給を受け
る。リセットスイッチQ2に供給されるリセット用基準
電圧と、増幅手段Q3に供給される増幅用の基準電圧と
を互いに異ならしめることもできる。
Reference numeral 14 denotes an electrode for applying a reference voltage, which is connected to a power supply line (not shown) and receives supply of the reference voltage. The reset reference voltage supplied to the reset switch Q2 and the amplification reference voltage supplied to the amplification means Q3 can be different from each other.

【0041】スイッチQ5は、リセットスイッチQ2をオ
ンするための制御パルスを与えるスイッチであり、リセ
ットスイッチのゲートに、それをオンさせるに十分な閾
値以上の電圧(オン電圧)を基準電圧源VDDから与え
る。21は負荷としての定電流源でありミラー回路など
からなるが、抵抗やトランジスタなどからなる負荷であ
ってもよい。
The switch Q5 is a switch for giving a control pulse for turning on the reset switch Q2. A voltage (ON voltage) equal to or higher than a threshold enough to turn on the reset switch from the reference voltage source VDD is applied to the gate of the reset switch. give. Reference numeral 21 denotes a constant current source as a load, which is composed of a mirror circuit or the like, but may be a load composed of a resistor, a transistor, or the like.

【0042】この固体撮像装置の動作の概要は以下の通
りである。
The outline of the operation of the solid-state imaging device is as follows.

【0043】図2の期間A1では、ソースフォロワを構
成する増幅用トランジスタQ3の入力端子をリセットす
るために、制御パルスφVRによりスイッチQ5をオン
し、信号出力線58にハイレベルの電圧を印加する。こ
の時、リセットスイッチQ2のゲート電極15は信号出
力線58に接続されているので、ソースフォロワの入力
端子はオン状態となったリセットスイッチQ2を介しリ
セット電圧にリセットされる。信号出力線58に接続さ
れる全画素が一括でリセットされるが、転送スイッチQ
1がオフしているため障害はない。
In the period A1 in FIG. 2, the switch Q5 is turned on by the control pulse φVR and a high-level voltage is applied to the signal output line 58 in order to reset the input terminal of the amplifying transistor Q3 constituting the source follower. . At this time, since the gate electrode 15 of the reset switch Q2 is connected to the signal output line 58, the input terminal of the source follower is reset to the reset voltage via the reset switch Q2 which is turned on. All pixels connected to the signal output line 58 are reset at once, but the transfer switch Q
There is no obstacle because 1 is off.

【0044】次に、リセットノイズなどのノイズ信号を
読み出すために、制御パルスφVRによりスイッチQ5を
オフにする。さらに、制御パルスφ17により選択スイッ
チ線7にハイレベルの電圧を印加し、選択スイッチQ4
をオンする。この結果、信号出力線58は、ソースフォ
ロワの定電流負荷21により、低い電圧に引き下げられ
る。このとき、ソースフォロワが動作し、信号出力線5
8に現れる電圧は、リセット電圧から閾値電圧分程低下
した電圧になる。制御パルスφ22によりスイッチ22を
オンしてからオフして、この出力電圧を図29に示した
ようなノイズ信号用の保持容量に書き込む(期間B
1)。この時、リセットスイッチQ2のゲート電圧は、リ
セットスイッチQ2のソース電圧より閾値電圧分低くな
り、リセットスイッチQ2はオフになる。
Next, the switch Q5 is turned off by the control pulse φVR in order to read a noise signal such as reset noise. Further, a high level voltage is applied to the selection switch line 7 by the control pulse φ17, and the selection switch Q4
Turn on. As a result, the signal output line 58 is pulled down to a low voltage by the constant current load 21 of the source follower. At this time, the source follower operates and the signal output line 5
The voltage appearing at 8 is a voltage lower than the reset voltage by a threshold voltage. The switch 22 is turned on and then turned off by the control pulse φ22, and this output voltage is written to the noise signal storage capacitor as shown in FIG.
1). At this time, the gate voltage of the reset switch Q2 becomes lower than the source voltage of the reset switch Q2 by the threshold voltage, and the reset switch Q2 is turned off.

【0045】期間C1では、制御パルスφ16により転送
スイッチQ1を開閉し、ソースフォロワの入力端子にホ
トダイオード3内の電荷を転送した。このとき信号出力
線58の電圧は、電荷量に応じて下がる。この時点で
も、リセットスイッチQ2はオフ状態にある。
In the period C1, the transfer switch Q1 is opened and closed by the control pulse φ16, and the electric charge in the photodiode 3 is transferred to the input terminal of the source follower. At this time, the voltage of the signal output line 58 decreases according to the charge amount. At this time, the reset switch Q2 is in the off state.

【0046】期間D1で、制御パルスφ24によりスイッ
チ24をオンしてからオフして、光信号を含んだ出力を
光信号用の保持容量に書き込む。
In the period D1, the switch 24 is turned on and then turned off by the control pulse φ24, and the output including the optical signal is written to the optical signal storage capacitor.

【0047】再び、ソースフォロワの入力端子をリセッ
トするために、制御パルスφVRによりスイッチQ5をO
Nして、出力信号線58の電圧をリセットスイッチQ2
がオンする電圧にまで高める。
Again, in order to reset the input terminal of the source follower, switch Q5 is turned on by control pulse φVR.
N, and resets the voltage of the output signal line 58 to the reset switch Q2.
To turn on the voltage.

【0048】その後、水平走査回路により、各保持容量
に書き込まれた信号を水平出力線に読み出し、差動アン
プを用い、両者の差分をとる。こうすれば、従来と同等
の低ノイズの信号を得ることができる。
After that, the signal written in each storage capacitor is read out to the horizontal output line by the horizontal scanning circuit, and the difference between them is obtained by using a differential amplifier. In this way, a low-noise signal equivalent to that of the related art can be obtained.

【0049】図3は、上述した構成の単位セルを2行2
列に配列した固体撮像装置の回路図である。ここで10
0は水平走査回路などを含む周辺回路、101は垂直走
査回路などを含む周辺回路である。図4は、図3の符号
100で示した周辺回路の回路図である。図5は、2行
分の単位セルの駆動タイミング図である。
FIG. 3 shows a unit cell having the above-described structure in two rows and two rows.
FIG. 3 is a circuit diagram of the solid-state imaging devices arranged in rows. Where 10
Reference numeral 0 denotes a peripheral circuit including a horizontal scanning circuit and the like, and 101 denotes a peripheral circuit including a vertical scanning circuit and the like. FIG. 4 is a circuit diagram of a peripheral circuit indicated by reference numeral 100 in FIG. FIG. 5 is a drive timing diagram of the unit cells for two rows.

【0050】図5の期間A1では、制御パルスφVRによ
りスイッチQ5をオンし、信号出力線58にハイレベル
の電圧を印加する。こうして、全ての単位セルのソース
フォロワの入力端子はリセットスイッチQ2を介しリセ
ット電圧にリセットされる。
In the period A 1 in FIG. 5, the switch Q 5 is turned on by the control pulse φVR, and a high-level voltage is applied to the signal output line 58. Thus, the input terminals of the source followers of all the unit cells are reset to the reset voltage via the reset switch Q2.

【0051】次に、制御パルスφVRによりスイッチQ5
をオフにする。さらに、制御パルスφS1により先の行の
選択スイッチ線7にハイレベルの電圧を印加し、先の行
の選択スイッチQ4をオンする。制御パルスφ22により
全列のスイッチS2をオン・オフして、この出力電圧を
ノイズ信号用の保持容量23に書き込む(期間B1)。
この時、リセットスイッチQ2のゲート電圧はリセット
スイッチQ2のソース電圧より閾値電圧分低くなり、リ
セットスイッチQ2はオフすることになる。
Next, the switch Q5 is supplied by the control pulse φVR.
Turn off. Further, a high-level voltage is applied to the selection switch line 7 of the previous row by the control pulse φS1, and the selection switch Q4 of the previous row is turned on. The switches S2 in all columns are turned on / off by the control pulse φ22, and this output voltage is written to the noise signal storage capacitor 23 (period B1).
At this time, the gate voltage of the reset switch Q2 becomes lower than the source voltage of the reset switch Q2 by the threshold voltage, and the reset switch Q2 is turned off.

【0052】期間C1では、先の行の転送スイッチ線6
に供給される制御パルスφTX1により、先の行の転送ス
イッチQ1を開閉し、ソースフォロワの入力端子にホト
ダイオード3内の電荷を転送する。このとき信号出力線
58の電圧は電荷量に応じて下がるが、リセットスイッ
チQ2はオフ状態にある。
In the period C1, the transfer switch line 6 of the previous row
The transfer switch Q1 in the previous row is opened and closed by the control pulse φTX1 supplied to the source, and the charge in the photodiode 3 is transferred to the input terminal of the source follower. At this time, the voltage of the signal output line 58 decreases according to the charge amount, but the reset switch Q2 is in the off state.

【0053】期間D1で、制御パルスφ24によりスイッ
チS1をオン・オフして、ノイズ信号成分を含む光信号
出力を光信号用の保持容量25に書き込む。
In the period D1, the switch S1 is turned on / off by the control pulse φ24, and the optical signal output including the noise signal component is written into the optical signal storage capacitor 25.

【0054】次の行の選択のために再び、制御パルスφ
VRによりスイッチQ5をオンして、リセットスイッチQ2
をオンさせる。
For the selection of the next row, the control pulse φ
The switch Q5 is turned on by VR, and the reset switch Q2
Turn on.

【0055】その後は、前述したものと同様の動作で、
次の行の各単位セルから2種の信号を読み出す動作を行
う。
Thereafter, the same operation as described above is performed.
An operation of reading two types of signals from each unit cell in the next row is performed.

【0056】次の行の選択動作期間中、或いは先の行の
選択期間と次の行の選択期間との間に、各保持容量2
3、25に書き込まれた先の行の各単位セルからの信号
は、水平走査回路26により、水平出力線27、28に
読み出し、差動アンプ29を用い、両者の差分をとって
出力される。こうすれば、従来と同等の低ノイズの信号
を得ることができる。
During the operation period for selecting the next row, or between the selection period for the previous row and the selection period for the next row, each storage capacitor 2
The signals from the unit cells of the previous row written in 3 and 25 are read out to the horizontal output lines 27 and 28 by the horizontal scanning circuit 26, and are output using the differential amplifier 29 by taking the difference between them. . In this way, a low-noise signal equivalent to that of the related art can be obtained.

【0057】本実施形態の回路構成を採用することによ
り、従来では配線に関する歩留まりが約50%であった
ものが、約70%に上昇することが見込まれる。 (実施形態2)図6は本実施形態の固体撮像装置におけ
る2つの単位セルの回路図、図7はその駆動タイミング
図、図8は単位セルを行列状に配した固体撮像装置の2
行2列分の回路図である。
By adopting the circuit configuration of the present embodiment, it is expected that the yield related to wiring will increase from about 50% in the past to about 70%. (Embodiment 2) FIG. 6 is a circuit diagram of two unit cells in the solid-state imaging device according to the present embodiment, FIG. 7 is a drive timing diagram thereof, and FIG.
FIG. 3 is a circuit diagram of two rows and two columns.

【0058】本実施形態はn行目のリセットスイッチ線
とn−1行目の選択スイッチ線を共通にしたものであ
る。図6において、57は隣接する2行の単位セル間で
共通化された配線(共通線)を示す。Q1(n)、Q2(n)、
Q3(n)、Q4(n)は、それぞれn行の単位セルの転送スイ
ッチ、リセットスイッチ、増幅トランジスタ、選択スイ
ッチを示し、Q1(n-1)、Q2(n-1)、Q3(n-1)、Q4(n-1)
は、それぞれn−1行の単位セルの転送スイッチ、リセ
ットスイッチ、増幅トランジスタ、選択スイッチを示し
ている。
In this embodiment, the reset switch line in the n-th row and the selection switch line in the (n-1) -th row are shared. In FIG. 6, reference numeral 57 denotes a wiring (common line) shared between adjacent two rows of unit cells. Q1 (n), Q2 (n),
Q3 (n) and Q4 (n) indicate a transfer switch, a reset switch, an amplifying transistor, and a selection switch of the unit cell in n rows, respectively, and Q1 (n-1), Q2 (n-1), Q3 (n- 1), Q4 (n-1)
Indicates a transfer switch, a reset switch, an amplification transistor, and a selection switch of the unit cell in the (n-1) th row.

【0059】動作は次のとおりである。The operation is as follows.

【0060】n−1行目の単位セルがリセットされた
後、n−1行目の選択スイッチ線57に制御パルスφS1
を供給し、選択スイッチQ4(n-1)をオンする。制御パル
スφ22を信号出力線のスイッチ22に供給して、ノイズ
信号を容量23に蓄積する。制御パルスφTX1をn−1
行目の転送スイッチ線6に入力して、転送スイッチQ1
(n-1)をオンし、光信号を転送する。制御パルスφ24を
スイッチ24に供給して、光信号とノイズ信号を含む信
号を容量25に読み出す。こうして、n−1行目の単位
セルから読み出しを行う。
After the unit cell in the (n-1) th row is reset, the control pulse φS1 is applied to the selection switch line 57 in the (n-1) th row.
To turn on the selection switch Q4 (n-1). The control pulse φ22 is supplied to the switch 22 of the signal output line, and the noise signal is stored in the capacitor 23. Control pulse φTX1 is n-1
Input to the transfer switch line 6 in the row,
Turn on (n-1) to transfer the optical signal. The control pulse φ24 is supplied to the switch 24, and a signal including an optical signal and a noise signal is read out to the capacitor 25. Thus, reading is performed from the unit cell in the (n-1) th row.

【0061】n−1行目の選択時には、n行目の単位セ
ルのソースフォロワの入力端子をリセットする制御パル
スφS1が供給されるので、これにより、スイッチQ2(n)
はオンし、ソースフォロワの入力端子がリセットスイッ
チQ2(n)を介してリセット電圧にリセットされる。
When the (n-1) th row is selected, a control pulse φS1 for resetting the input terminal of the source follower of the unit cell in the nth row is supplied, whereby the switch Q2 (n)
Is turned on, and the input terminal of the source follower is reset to the reset voltage via the reset switch Q2 (n).

【0062】また、先の行の選択期間中リセットスイッ
チがオンになるので、蓄積期間中リセットスイッチをオ
ンにし続けた場合は、ソースフォロワの電流源が活性と
なる。画素数が多い場合は定電流値×列数の電流が常に
流れることになるので、電流源と信号出力線8との間に
不図示のスイッチを介在させるとよい。
Further, since the reset switch is turned on during the selection period of the previous row, if the reset switch is kept turned on during the accumulation period, the current source of the source follower becomes active. When the number of pixels is large, a current of the constant current value × the number of columns always flows. Therefore, a switch (not shown) may be interposed between the current source and the signal output line 8.

【0063】n行目の単位セルのノイズ信号を読み出す
ために、n行目の画素のリセットスイッチQ2(n)をオフ
にした。
In order to read the noise signal of the unit cell in the n-th row, the reset switch Q2 (n) of the pixel in the n-th row was turned off.

【0064】次に、制御パルスφS2によりn行目の選択
スイッチ線57がハイレベルとなり選択スイッチQ4(n)
が開く。そうするとソースフォロワが動作し、信号出力
線8は、リセット電圧から約閾値電圧分低い電圧にな
る。スイッチ22を開閉して、この出力電圧をノイズ用
の保持容量23に書き込む。この時、n+1行目のリセ
ットスイッチQ2(n+1)がONするが、n+1行目の選択
スイッチQ4(n+1)をオフにしておけば、出力値に何ら悪
影響を与えない。
Next, the selection switch line 57 of the n-th row is set to the high level by the control pulse φS2, and the selection switch Q4 (n)
Opens. Then, the source follower operates, and the voltage of the signal output line 8 becomes lower than the reset voltage by about the threshold voltage. The switch 22 is opened and closed, and this output voltage is written to the noise storage capacitor 23. At this time, the reset switch Q2 (n + 1) on the (n + 1) th row is turned on. However, if the selection switch Q4 (n + 1) on the (n + 1) th row is turned off, there is no adverse effect on the output value.

【0065】そして、制御パルスφTX2によりn行目の
単位セルの転送スイッチQ1(n)を開閉し、ソースフォロ
ワの入力端子にホトダイオード内の電荷を転送した。
Then, the transfer switch Q1 (n) of the unit cell in the n-th row was opened / closed by the control pulse φTX2, and the charge in the photodiode was transferred to the input terminal of the source follower.

【0066】スイッチS1をオンしてノイズ信号も含む
光信号を光信号用の保持容量25に書き込む。
The switch S1 is turned on, and an optical signal including a noise signal is written into the optical signal storage capacitor 25.

【0067】周辺回路100の構成やそこにおける動作
は図4や図29と同じであるので、ここでは説明を省略
する。
The configuration and operation of the peripheral circuit 100 are the same as those shown in FIGS. 4 and 29, and a description thereof will be omitted.

【0068】従来配線に関する歩留まりが約50%であ
るのに対して、本実施の形態によれば、約72%に上昇
すると見込まれる。 (実施形態3)図9は本実施形態の固体撮像装置におけ
る2つの単位セルの回路図、図10はその駆動タイミン
グ図、図11は単位セルを行列状に配した固体撮像装置
の2行2列分の回路図である。
According to the present embodiment, the yield for the conventional wiring is about 50%, while it is expected to increase to about 72%. (Embodiment 3) FIG. 9 is a circuit diagram of two unit cells in the solid-state imaging device according to the present embodiment, FIG. 10 is a drive timing diagram thereof, and FIG. It is a circuit diagram for a column.

【0069】本実施形態は、n行目のリセットスイッチ
線とn−1行目の転送スイッチ線を共通にしたものであ
る。図9、図11において、56は隣接する2つの行の
間で共通化された配線(共通線)を示す。
In the present embodiment, the reset switch line on the n-th row and the transfer switch line on the (n-1) -th row are shared. 9 and 11, reference numeral 56 denotes a wiring (common line) shared between two adjacent rows.

【0070】Q1(n)、Q2(n)、Q3(n)、Q4(n)は、それ
ぞれn行の単位セルの転送スイッチ、リセットスイッ
チ、増幅トランジスタ、選択スイッチを示し、Q1(n-
1)、Q2(n-1)、Q3(n-1)、Q4(n-1)は、それぞれ(n−
1)行の単位セルの転送スイッチ、リセットスイッチ、
増幅トランジスタ、選択スイッチを示している。
Q1 (n), Q2 (n), Q3 (n) and Q4 (n) denote a transfer switch, a reset switch, an amplifying transistor, and a selection switch of the unit cell in n rows, respectively.
1), Q2 (n-1), Q3 (n-1) and Q4 (n-1) are (n-
1) A transfer switch, a reset switch of a unit cell in a row,
An amplifying transistor and a selection switch are shown.

【0071】動作は次のとおりである。The operation is as follows.

【0072】n−1行目の単位セルがリセットされた
後、n−1行目の選択スイッチ線7に制御パルスφS1を
供給し、選択スイッチQ4(n-1)をオンする。制御パルス
φ22を信号出力線のスイッチ22に供給して、ノイズ信
号を容量23に蓄積する。制御パルスφTX1をn−1行
目の制御共通線56に入力して、転送スイッチQ1(n-1)
をオンし、光信号を転送する。制御パルスφ24をスイッ
チ24に供給して、ノイズ信号を含む光信号を容量25
に読み出す。こうして、n−1行目の単位セルから読み
出しを行う。
After the unit cell in the (n-1) th row is reset, a control pulse φS1 is supplied to the select switch line 7 in the (n-1) th row to turn on the select switch Q4 (n-1). The control pulse φ22 is supplied to the switch 22 of the signal output line, and the noise signal is stored in the capacitor 23. The control pulse φTX1 is input to the control common line 56 of the (n-1) th row, and the transfer switch Q1 (n-1)
Is turned on to transfer the optical signal. The control pulse φ24 is supplied to the switch 24, and the optical signal including the noise signal is supplied to the capacitor 25.
Read out. Thus, reading is performed from the unit cell in the (n-1) th row.

【0073】n−1行目の転送時には、n行目の単位セ
ルのソースフォロワの入力端子をリセットする制御パル
スφTX1が供給されるので、これにより、スイッチQ2
(n)はオンし、ソースフォロワの入力端子がリセットス
イッチQ2(n)を介してリセット電圧にリセットされる。
At the time of the transfer of the (n-1) -th row, a control pulse φTX1 for resetting the input terminal of the source follower of the unit cell of the n-th row is supplied.
(n) turns on, and the input terminal of the source follower is reset to the reset voltage via the reset switch Q2 (n).

【0074】n行目の単位セルのノイズ信号を読み出す
ために、n行目の画素のリセットスイッチQ2(n)をオン
・オフする。
To read the noise signal of the unit cell in the n-th row, the reset switch Q2 (n) of the pixel in the n-th row is turned on / off.

【0075】次に、制御パルスφS2によりn行目の選択
スイッチ線7がハイレベルとなり選択スイッチQ4(n)が
開く。そうするとソースフォロワが動作し、信号出力線
8は、リセット電圧から約閾値電圧分低い電圧になる。
スイッチ22をオン・オフして、この出力電圧をノイズ
用の保持容量23に書き込む。
Next, the selection switch line 7 in the n-th row becomes high level by the control pulse φS2, and the selection switch Q4 (n) is opened. Then, the source follower operates, and the voltage of the signal output line 8 becomes lower than the reset voltage by about the threshold voltage.
The switch 22 is turned on and off, and the output voltage is written to the noise storage capacitor 23.

【0076】そして、制御パルスφTX2によりn行目の
単位セルの転送スイッチQ1(n)をオン・オフし、ソース
フォロワの入力端子にホトダイオード内の電荷を転送す
る。
Then, the transfer switch Q1 (n) of the unit cell in the n-th row is turned on / off by the control pulse φTX2, and the charge in the photodiode is transferred to the input terminal of the source follower.

【0077】スイッチ24をオンしてノイズ信号も含む
光信号出力を光信号用の保持容量25に書き込む。
The switch 24 is turned on, and the optical signal output including the noise signal is written to the optical signal storage capacitor 25.

【0078】周辺回路100における構成や動作は、実
施形態2と同じであり、前述したとおりである。
The configuration and operation of the peripheral circuit 100 are the same as those of the second embodiment, and are as described above.

【0079】期間A2では、n行目の画素のソースフォ
ロワの入力端子をリセットするために、リセットスイッ
チQ2(n)をオンし、ソースフォロワの入力端子はリセッ
トスイッチQ2(n)を介しリセット電圧にリセットされ
る。この時、n−1行目の画素の転送スイッチQ1(n-1)
も同時にオンする。n−1行目は既に読み出された行で
あり、1行の読み出し時間分の光により発生した電荷を
捨てることになる。本実施形態を、例えば、デジタルカ
メラ用の対角12.7mm(1/2インチ)、画素数1
60万画素のエリアイメージセンサに採用すると、その
行数は約1000行であり、動画出力をした場合は、感
度が0.1%劣化するにとどまる。
In the period A2, the reset switch Q2 (n) is turned on to reset the input terminal of the source follower of the pixel on the n-th row, and the input terminal of the source follower is reset via the reset switch Q2 (n). Is reset to At this time, the transfer switch Q1 (n-1) of the pixel in the (n-1) th row is used.
Also turns on at the same time. The (n-1) -th row is a row that has already been read, and the charge generated by light for the read time of one row is discarded. For example, the present embodiment is applied to a case where a diagonal of 12.7 mm ((inch) and a number of pixels of 1
When employed in an area image sensor having 600,000 pixels, the number of lines is about 1000, and when a moving image is output, the sensitivity deteriorates only by 0.1%.

【0080】また、デジタルカメラでの静止画撮影の場
合には、一旦読み出してしまえばその後の動作には何ら
影響はない。
In the case of photographing a still image with a digital camera, once the data is read, there is no effect on the subsequent operation.

【0081】但し、蓄積期間中は、転送スイッチと兼用
しているため、リセットスイッチはオフ状態にしておく
必要があり、実際には、読み出す直前の期間A3にリセ
ットスイッチをオンしなければならない。
However, during the accumulation period, the reset switch must be turned off because it is also used as the transfer switch. In practice, the reset switch must be turned on during the period A3 immediately before reading.

【0082】従来配線に関する製造歩留まりは、約50
%であるのに対して、本実施形態によれば約71%に上
昇することが見込まれる。 (実施形態4)図12は本実施形態の固体撮像装置にお
ける2つの単位セルの回路図、図13はその駆動タイミ
ング図、図14は単位セルを行列状に配した固体撮像装
置の2行2列分の回路図である。図12と図14では時
系列的に選択される単位セルの配列順が上下逆になって
いるが、動作に差異はない。
The production yield of the conventional wiring is about 50
%, It is expected to increase to about 71% according to the present embodiment. (Embodiment 4) FIG. 12 is a circuit diagram of two unit cells in the solid-state imaging device of this embodiment, FIG. 13 is a drive timing diagram thereof, and FIG. It is a circuit diagram for a column. In FIGS. 12 and 14, the arrangement order of unit cells selected in time series is upside down, but there is no difference in operation.

【0083】本実施形態は、n行目の選択スイッチ線と
n−1行目の転送スイッチ線を共通にしたものである。
図12において、67はn行目の単位セルとn−1行目
の単位セルとの間で共通化された配線(共通線)を示
す。Q1(n)、Q2(n)、Q3(n)、Q4(n)は、それぞれn行
目の転送スイッチ、リセットスイッチ、増幅トランジス
タ、選択スイッチを示し、Q1(n-1)、Q2(n-1)、Q3(n-
1)、Q4(n-1)は、それぞれ(n−1)行目の転送スイッ
チ、リセットスイッチ、増幅トランジスタ、選択スイッ
チを示している。5はリセット制御線を示している。
In this embodiment, the selection switch line in the n-th row and the transfer switch line in the (n-1) -th row are shared.
In FIG. 12, reference numeral 67 denotes a wiring (common line) shared between the unit cells in the n-th row and the unit cells in the (n-1) -th row. Q1 (n), Q2 (n), Q3 (n), and Q4 (n) indicate a transfer switch, a reset switch, an amplification transistor, and a selection switch in the n-th row, respectively, and Q1 (n-1), Q2 (n -1), Q3 (n-
1) and Q4 (n-1) indicate a transfer switch, a reset switch, an amplification transistor, and a selection switch in the (n-1) th row, respectively. Reference numeral 5 denotes a reset control line.

【0084】動作は次のとおりである。The operation is as follows.

【0085】制御パルスφR1により、n−1行目の単位
セルがリセットされた後、n−1行目の選択スイッチ線
67に制御パルスφS1を供給し、選択スイッチQ4(n-1)
をオンする。制御パルスφ22を信号出力線のスイッチ2
2に供給して、n−1行目のノイズ信号を容量23に蓄
積する。制御パルスφS2をn行目の制御共通線67に入
力して、転送スイッチQ1(n-1)をオンし、光信号を転送
する。制御パルスφ24をスイッチ24に供給して、n−
1行目の光信号とノイズ信号を含む信号を容量25に読
み出す。こうして、n−1行目の単位セルから読み出し
を行う。
After the unit cell in the (n−1) th row is reset by the control pulse φR1, a control pulse φS1 is supplied to the selection switch line 67 in the (n−1) th row, and the selection switch Q4 (n−1)
Turn on. Switch control signal φ22 to signal output line switch 2.
2, and the noise signal in the (n−1) th row is stored in the capacitor 23. The control pulse φS2 is input to the control common line 67 in the nth row, and the transfer switch Q1 (n-1) is turned on to transfer an optical signal. The control pulse φ24 is supplied to the switch 24, and n-
The signal including the optical signal and the noise signal in the first row is read out to the capacitor 25. Thus, reading is performed from the unit cell in the (n-1) th row.

【0086】n−1行目の転送時には、n行目の単位セ
ルの選択スイッチにも制御パルスφS2が供給されるの
で、これにより、スイッチQ4(n)はオンするが、この状
態での出力を保持するわけではないので、動作上問題は
ない。
At the transfer of the (n-1) -th row, the control pulse φS2 is also supplied to the selection switch of the unit cell of the n-th row, whereby the switch Q4 (n) is turned on. Is not retained, so there is no operational problem.

【0087】n行目の単位セルのノイズ信号を読み出す
ために、制御パルスφR2によりn行目の画素のリセット
スイッチQ2(n)をオンしてからオフにした。
In order to read the noise signal of the unit cell in the n-th row, the reset switch Q2 (n) of the pixel in the n-th row was turned on and off by the control pulse φR2.

【0088】次に、制御パルスφS2を再びハイにして、
n行目の制御線67がハイレベルとなり選択スイッチQ
4(n)がオンする。そうするとソースフォロワが動作し、
信号出力線8は、リセット電圧から約閾値電圧分低い電
圧になる。再びスイッチ22を開閉して、n行目の単位
セルの出力電圧をノイズ用の保持容量23に書き込む。
Next, the control pulse φS2 is set to high again,
The control line 67 in the n-th row becomes high level and the selection switch Q
4 (n) turns on. Then the source follower works,
The signal output line 8 has a voltage lower than the reset voltage by about the threshold voltage. The switch 22 is opened and closed again to write the output voltage of the unit cell in the n-th row to the noise storage capacitor 23.

【0089】そして、制御パルスφS3によりn行目の単
位セルの転送スイッチQ1(n)をオン・オフし、ソース
フォロワの入力端子にホトダイオード内の電荷を転送す
る。
Then, the transfer switch Q1 (n) of the unit cell in the n-th row is turned on / off by the control pulse φS3, and the charge in the photodiode is transferred to the input terminal of the source follower.

【0090】スイッチ24をオンして、n行目の光信号
を含んだ出力(ノイズ信号も含む)を光信号用の保持容
量25に書き込む。
The switch 24 is turned on, and the output (including the noise signal) including the optical signal in the n-th row is written to the optical signal storage capacitor 25.

【0091】n行目の選択スイッチQ4(n)をオンにする
と、n−1行目の転送スイッチQ1(n-1)も同時にオンす
る。n−1行目は既に読み出された行であり、1行の読
み出し時間分の光により発生した電荷を捨てることにな
るが、前述したとおり問題はない。
When the selection switch Q4 (n) on the n-th row is turned on, the transfer switch Q1 (n-1) on the (n-1) -th row is also turned on at the same time. The (n-1) -th row is a row that has already been read, and the charge generated by light for the read time of one row is discarded. However, there is no problem as described above.

【0092】周辺回路100における構成や動作は、実
施形態2と同じであり、前述したとおりである。
The configuration and operation of the peripheral circuit 100 are the same as those of the second embodiment, and are as described above.

【0093】従来配線に関する製造歩留まりは約50%
であるのに対して、本実施形態によれば約71%に上昇
するものと見込まれる。 (実施形態5)図15は本実施形態の固体撮像装置にお
ける2つの単位セルの回路図、図16はある一行の単位
セルの駆動タイミング図、図17は単位セルを行列状に
配した固体撮像装置の2行2列分の回路図である。
Manufacturing yield of conventional wiring is about 50%
On the other hand, according to this embodiment, it is expected to increase to about 71%. (Embodiment 5) FIG. 15 is a circuit diagram of two unit cells in the solid-state imaging device of the present embodiment, FIG. 16 is a drive timing diagram of a unit cell in one row, and FIG. 17 is a solid-state imaging in which the unit cells are arranged in a matrix. FIG. 2 is a circuit diagram of two rows and two columns of the device.

【0094】本実施形態は、同一行の画素間で垂直信号
出力線と転送スイッチ線を共有にしたものである。符号
68で示す共通線が、転送スイッチ線及び信号出力線と
して機能するものであり、全画素一括転送になる。従っ
て、本実施形態は、蓄積期間を機械的シャッターにより
規定し、全画素を一括で電荷を転送するシステムに好適
に用いられる。
In this embodiment, the vertical signal output line and the transfer switch line are shared between the pixels in the same row. A common line indicated by reference numeral 68 functions as a transfer switch line and a signal output line, and is a collective transfer of all pixels. Therefore, the present embodiment is suitably used for a system in which the accumulation period is defined by a mechanical shutter and charges are transferred to all pixels at once.

【0095】読み出し方式は、図31に示したような、
光信号出力を読み出した後、入力端子をリセットしリセ
ット信号を読み出し、両者を減算する方式である。
The reading method is as shown in FIG.
After reading the optical signal output, the input terminal is reset, the reset signal is read, and the two are subtracted.

【0096】結果として、リセット時の熱的ノイズの除
去はできないものの、数十から数百mVと大きな増幅ト
ランジスタQ3の閾値バラツキに起因するオフセットノ
イズは除去することができる。
As a result, although thermal noise at the time of reset cannot be removed, offset noise caused by a large variation in the threshold value of the amplification transistor Q3 of several tens to several hundreds mV can be removed.

【0097】図16の期間A4では、ソースフォロワの
入力端子をリセットするために、制御パルスφRを供給
してリセットスイッチQ2のスイッチをオンする。この
時ソースフォロワの入力端子はリセットスイッチQ2を
介しリセット電圧にリセットされる。
In a period A4 in FIG. 16, a control pulse φR is supplied to turn on the reset switch Q2 in order to reset the input terminal of the source follower. At this time, the input terminal of the source follower is reset to the reset voltage via the reset switch Q2.

【0098】リセットスイッチQ2をオフした後、期間
C4において、ホトダイオードからソースフォロワの入
力端子に全単位セル一括で転送するため、トランジスタ
Q5をオンし、転送スイッチQ1をオンするために信号出
力線104の電位をハイレベルにする。
After the reset switch Q2 is turned off, in period C4, the transistor Q5 is turned on to transfer all the unit cells from the photodiode to the input terminal of the source follower at once, and the signal output line 104 is turned on to turn on the transfer switch Q1. To a high level.

【0099】以降、各行毎に光信号を読み出す。Thereafter, an optical signal is read out for each row.

【0100】制御パルスφSにより、所定の行を選択し
た後に、期間B4で、光信号を含んだ出力を光信号用の
保持容量25に書き込む。
After a predetermined row is selected by the control pulse φS, an output including an optical signal is written to the optical signal storage capacitor 25 in a period B4.

【0101】次にリセットノイズなどのノイズ信号を読
み出すために、期間B4の後の期間A4で、選択行のみリ
セットスイッチQ2をオン、オフし、リセット動作を行
う。次に、期間D4で、このリセット動作後の出力電圧
をノイズ用の保持容量23に書き込む。
Next, in order to read a noise signal such as reset noise, in a period A4 after the period B4, the reset switch Q2 is turned on and off only in the selected row to perform a reset operation. Next, in a period D4, the output voltage after the reset operation is written to the noise storage capacitor 23.

【0102】その後、水平走査回路26により、各保持
容量に書き込まれた信号を水平出力線に読み出し、差動
アンプを用い、両者の差分を出力する。こうすれば、リ
セット時の熱的ノイズの除去はできないものの、数十か
ら数百mVと大きなトランジスタQ3の閾値バラツキに
起因するオフセットノイズが除去された良好な信号が得
られる。
After that, the horizontal scanning circuit 26 reads out the signal written in each storage capacitor to the horizontal output line, and outputs the difference between them using a differential amplifier. In this way, although thermal noise at the time of reset cannot be removed, a good signal can be obtained from which offset noise due to a large variation in the threshold value of the transistor Q3 of several tens to several hundreds mV has been removed.

【0103】また、従来配線に関する製造歩留まりは約
50%であるのに対して、本実施形態によれば約70%
に上昇することが見込まれる。 (実施形態6)図18は本実施形態の2つの単位セルの
回路図、図19はある2行の単位セルの駆動タイミング
図、図20は単位セルを行列状に配した固体撮像装置の
2行2列分の回路図である。
Further, according to the present embodiment, the manufacturing yield of the conventional wiring is about 50%, while the manufacturing yield is about 70%.
Is expected to rise. (Embodiment 6) FIG. 18 is a circuit diagram of two unit cells of the present embodiment, FIG. 19 is a drive timing diagram of a unit cell in a certain two rows, and FIG. 20 is a diagram of a solid-state imaging device in which unit cells are arranged in a matrix. FIG. 3 is a circuit diagram of two rows and two columns.

【0104】本実施形態は、n行目の選択スイッチ線と
n−1行目の転送スイッチ線を共通にし、かつ信号出力
線とリセットスイッチ線を共通にした構成である。第1
の共通線58が、信号出力線とリセットスイッチ線の両
方の働きをし、第2の共通線67が、n行目の選択制御
とn−1行目の転送制御をつかさどる。
In the present embodiment, the selection switch line in the n-th row and the transfer switch line in the (n-1) -th row are made common, and the signal output line and the reset switch line are made common. First
The common line 58 functions as both a signal output line and a reset switch line, and the second common line 67 controls selection control on the n-th row and transfer control on the (n-1) -th row.

【0105】動作としては、実施形態4と同等であり、
実施形態1および実施形態4で説明した通り各動作は両
立する。
The operation is the same as that of the fourth embodiment.
The operations are compatible as described in the first and fourth embodiments.

【0106】図19の期間A1では、制御パルスφVRに
よりスイッチQ5をオンし、信号出力線58にハイレベ
ルの電圧を印加する。この時、全てのソースフォロワの
入力端子はリセットスイッチQ2を介しリセット電圧に
リセットされる。
In the period A1 in FIG. 19, the switch Q5 is turned on by the control pulse φVR, and a high-level voltage is applied to the signal output line 58. At this time, the input terminals of all the source followers are reset to the reset voltage via the reset switch Q2.

【0107】次に、制御パルスφVRによりスイッチQ5
をオフにする。さらに、制御パルスφS1によりn−1行
目の選択スイッチ線67にハイレベルの電圧を印加し、
選択スイッチQ4(n-1)をオンする。この結果、信号出力
線58は、ソースフォロワの定電流負荷21により、低
い電圧に引き下げられる。このとき、ソースフォロワが
動作し、信号出力線58に現れる電圧は、リセット電圧
から閾値電圧分程低下した電圧になる。制御パルスφ22
によりスイッチS2を開閉して、この出力電圧を図29
に示したようなノイズ信号用の保持容量23に書き込む
(期間B1)。この時、リセットスイッチQ2のゲート電
圧は、リセットスイッチQ2のソース電圧より閾値電圧
分低くなり、リセットスイッチQ2はオフすることにな
る。
Next, the switch Q5 is supplied by the control pulse φVR.
Turn off. Further, a high-level voltage is applied to the selection switch line 67 in the (n-1) th row by the control pulse φS1,
The selection switch Q4 (n-1) is turned on. As a result, the signal output line 58 is pulled down to a low voltage by the constant current load 21 of the source follower. At this time, the source follower operates, and the voltage appearing on the signal output line 58 becomes a voltage lower than the reset voltage by a threshold voltage. Control pulse φ22
The switch S2 is opened and closed by means of
(Period B1). At this time, the gate voltage of the reset switch Q2 becomes lower than the source voltage of the reset switch Q2 by the threshold voltage, and the reset switch Q2 is turned off.

【0108】期間C1では、制御パルスφS2により転送
スイッチQ1(n-1)を開閉し、ソースフォロワの入力端子
にホトダイオード3内の電荷を転送する。このとき信号
出力線58の電圧は、電荷量に応じて下がる。この時点
でも、リセットスイッチQ2はオフ状態にある。
In the period C1, the transfer switch Q1 (n-1) is opened and closed by the control pulse φS2, and the electric charge in the photodiode 3 is transferred to the input terminal of the source follower. At this time, the voltage of the signal output line 58 decreases according to the charge amount. At this time, the reset switch Q2 is in the off state.

【0109】期間D1で、制御パルスφ24によりスイッ
チ24を開閉して、光信号を含んだ出力を光信号用の保
持容量25に書き込む。
In the period D1, the switch 24 is opened and closed by the control pulse φ24, and the output including the optical signal is written into the optical signal storage capacitor 25.

【0110】再び、ソースフォロワの入力端子をリセッ
トするために、制御パルスφVRによりスイッチQ5をオ
ンして、出力信号線58の電圧をリセットスイッチQ2
がオンする電圧にまで高める。
Again, in order to reset the input terminal of the source follower, the switch Q5 is turned on by the control pulse φVR, and the voltage of the output signal line 58 is reset by the reset switch Q2.
To turn on the voltage.

【0111】その後、水平走査回路により、各保持容量
に書き込まれた信号を水平出力線に読み出し、差動アン
プを用い、両者の差分をとる。こうすれば、従来と同等
の低ノイズの信号を得ることができる。
Thereafter, the signal written in each storage capacitor is read out to the horizontal output line by the horizontal scanning circuit, and the difference between them is obtained by using a differential amplifier. In this way, a low-noise signal equivalent to that of the related art can be obtained.

【0112】また、従来配線に関する製造歩留まりが約
50%であるのに対して、本実施形態によれば約82%
に上昇することが見込まれる。
In addition, according to the present embodiment, the manufacturing yield of the conventional wiring is about 50%, while the manufacturing yield is about 82%.
Is expected to rise.

【0113】本実施形態のように、前述した実施形態を
組み合わせることにより、さらなる配線数を低減を実現
し、配線歩留まりを向上させること、また配線の占める
面積が低減することから開口率の向上を図ることができ
る。 (実施形態7)図21に示す本実施形態は、実施形態1
において、2つの光電変換部と転送スイッチに対し、一
つの信号増幅用のソースフォロワとリセットスイッチか
らなる出力部2を配置したものである。図22はその駆
動タイミング図である。図23は、図21に示した単位
セルを2行2列に配した固体撮像装置の回路図である。
この実施形態では、単位セル一つに光電変換部が二つあ
るので、単位セル一つが2画素に相当する。よって、図
22では画素数ベースにすると4行4列である。
As in this embodiment, by combining the above-described embodiments, the number of wirings can be further reduced, the wiring yield can be improved, and the area occupied by the wirings can be reduced, so that the aperture ratio can be improved. Can be planned. (Embodiment 7) The present embodiment shown in FIG.
In this configuration, an output unit 2 including one signal follower and a reset switch is arranged for two photoelectric conversion units and a transfer switch. FIG. 22 is a drive timing chart. FIG. 23 is a circuit diagram of a solid-state imaging device in which the unit cells shown in FIG. 21 are arranged in two rows and two columns.
In this embodiment, since one unit cell has two photoelectric conversion units, one unit cell corresponds to two pixels. Therefore, in FIG. 22, there are four rows and four columns based on the number of pixels.

【0114】この固体撮像装置の動作は概略以下のとお
りである。
The operation of this solid-state imaging device is roughly as follows.

【0115】制御パルスφVRにより、信号線58と増幅
トランジスタの入力部をリセットした後、制御パルスφ
Sにより選択スイッチQ4をオンする。
After resetting the signal line 58 and the input part of the amplification transistor by the control pulse φVR, the control pulse φVR
The selection switch Q4 is turned on by S.

【0116】制御パルスφ22によりノイズ信号を読み出
した後、制御パルスφTX1により転送MOSスイッチQ1
aをオンして、ホトダイオード3Aの電荷を転送MOS
スイッチQ1aを介して転送し、制御パルスφ24により光
信号を読み出す。
After the noise signal is read by the control pulse φ22, the transfer MOS switch Q1 is read by the control pulse φTX1.
a is turned on to transfer the charge of the photodiode 3A to the transfer MOS
The signal is transferred via the switch Q1a, and the optical signal is read out by the control pulse φ24.

【0117】同様に、リセットとノイズの読み出しを行
った後、制御パルスφTX2をオンして転送MOSスイッ
チQ1bをオンして、ホトダイオード3Bの電荷を転送M
OSスイッチQ1bを介して転送し、制御パルスφ24によ
り光信号を読み出す。
Similarly, after resetting and noise reading, the control pulse φTX2 is turned on to turn on the transfer MOS switch Q1b, and the charge of the photodiode 3B is transferred to M
The signal is transferred via the OS switch Q1b, and the optical signal is read out by the control pulse φ24.

【0118】本実施の形態によれば、リセットスイッチ
および選択スイッチと選択スイッチ線が半分になるた
め、さらなる歩留まり改善が見込まれる。 (実施形態8)図24に示す本実施形態は、実施形態7
において、4つの光電変換部と転送スイッチに対し、ひ
とつの信号増幅用のソースフォロワとリセットスイッチ
からなる出力部を配置したものである。つまり一単位セ
ルが4画素に相当する。
According to the present embodiment, since the number of reset switches, selection switches, and selection switch lines is halved, further improvement in yield is expected. (Embodiment 8) The present embodiment shown in FIG.
In this configuration, an output unit including one signal follower and a reset switch is arranged for four photoelectric conversion units and transfer switches. That is, one unit cell corresponds to four pixels.

【0119】この固体撮像装置の動作は概略以下のとお
りである。
The operation of this solid-state imaging device is roughly as follows.

【0120】実施形態7と同様に、転送スイッチQ1a、
Q2、Q3、Q4を用いn行目の光電変換部の信号を読み
出した後、転送スイッチQ1b、Q2、Q3、Q4を用い
(n+1)行目の光電変換部の信号を読み出す。このよ
うな動作を合計4回繰り返す。
As in the seventh embodiment, the transfer switches Q1a,
After reading the signal of the n-th row photoelectric conversion unit using Q2, Q3, and Q4, the transfer switch Q1b, Q2, Q3, and Q4 are used to read the signal of the (n + 1) -th row photoelectric conversion unit. Such an operation is repeated four times in total.

【0121】本実施形態によれば、実施形態1に比べ、
リセットスイッチおよび選択スイッチと選択スイッチ線
が1/4になるため、より一層製造歩留まり改善が見込
まれる。 (実施形態9)図25に示す本実施形態は、実施形態7
におけるリセット用の電極を、隣接行の選択スイッチ線
に接続した構成である。その駆動タイミングを図26に
示す。図26の駆動タイミングは、下行から上行に選択
を行うためのものである。
According to the present embodiment, compared to the first embodiment,
Since the number of reset switches and selection switches and selection switch lines is reduced to 1/4, the production yield is expected to be further improved. (Embodiment 9) This embodiment shown in FIG.
Are connected to the selection switch line of the adjacent row. FIG. 26 shows the drive timing. The drive timing in FIG. 26 is for selecting from the lower row to the upper row.

【0122】この固体撮像装置の動作は概略以下のとお
りである。
The operation of this solid-state imaging device is roughly as follows.

【0123】制御パルスφS1により、先の行の単位セル
がリセットされる。制御パルスφS2により出力部2の選
択スイッチをONし、制御パルスφ22によりノイズ信号
を読み出す。
The unit cells in the previous row are reset by the control pulse φS1. The selection switch of the output unit 2 is turned on by the control pulse φS2, and the noise signal is read by the control pulse φ22.

【0124】続いて、制御パルスφTX1によりホトダイ
オード1Bの電荷を転送し、制御パルスφ24により光信
号を読み出す。
Subsequently, the charge of the photodiode 1B is transferred by the control pulse φTX1, and the optical signal is read by the control pulse φ24.

【0125】再び、制御パルスφS1により、先の行の単
位セルがリセットされ、制御パルスφS2により出力部2
の選択スイッチをONし、制御パルスφ22によりノイズ
信号を読み出す。そして、制御パルスφTX2によりホト
ダイオード1Aの電荷を転送し、制御パルスφ24により
光信号を読み出す。
The unit cell in the previous row is reset again by the control pulse φS1, and the output unit 2 is reset by the control pulse φS2.
Is turned on, and a noise signal is read by the control pulse φ22. Then, the charge of the photodiode 1A is transferred by the control pulse φTX2, and the optical signal is read by the control pulse φ24.

【0126】次の行では、制御パルスφS2によりリセッ
トを行い、前述したような動作を続ける。
In the next row, the reset is performed by the control pulse φS2, and the operation described above is continued.

【0127】本発明に用いられる増幅手段、転送手段、
リセット手段としては、nチャンネル又はpチャンネル
のMOSトランジスタが挙げられる。
Amplifying means, transfer means,
An example of the reset unit is an n-channel or p-channel MOS transistor.

【0128】本発明の光電変換部としては、ホトダイオ
ード以外に、MOS構造のホトゲートを用いることもで
きるが、より好ましくは、埋め込みホトダイオードを採
用すると良い。
As the photoelectric conversion unit of the present invention, a photogate having a MOS structure can be used other than the photodiode, but more preferably, a buried photodiode is used.

【0129】本発明に用いられる転送手段としては、M
OS構造の転送ゲートや、MOSトランジスタが挙げら
れる。
As the transfer means used in the present invention, M
Examples include a transfer gate having an OS structure and a MOS transistor.

【0130】そして各トランジスタの導電型を逆にする
こともでき、このときには制御パルスのハイレベル又は
ローレベルなどは、その動作に応じて、上述した実施形
態と逆になることはいうまでもない。
The conductivity type of each transistor can be reversed. In this case, it goes without saying that the high level or the low level of the control pulse is opposite to that of the above-described embodiment according to the operation. .

【0131】好ましい実施態様としては、p型ウエルの
中に、ホトダイオードのカソードと、各トランジスタの
n型ソース・ドレインを作り込んだ構造を、単位セルと
して用いるとよい。
In a preferred embodiment, a structure in which a cathode of a photodiode and n-type sources and drains of respective transistors are formed in a p-type well is used as a unit cell.

【0132】図33は、このような単位セルの一例を示
す模式的断面図であり、ホトダイオードと転送手段とリ
セット手段が図示されている。
FIG. 33 is a schematic sectional view showing an example of such a unit cell, in which a photodiode, transfer means and reset means are illustrated.

【0133】81はP型ウエル、82は素子分離領域と
しての酸化膜、83はホトダイオードのカソード、8
4、85はリセット手段としてのNチャンネルMOSト
ランジスタのドレイン・ソース、84は増幅手段の入力
端子に、85はリセット用電源線に接続される。
81 is a P-type well, 82 is an oxide film as an element isolation region, 83 is a cathode of a photodiode, 8
Reference numerals 4 and 85 denote a drain / source of an N-channel MOS transistor as reset means, 84 is connected to an input terminal of the amplifying means, and 85 is connected to a reset power supply line.

【0134】不図示ではあるが、増幅手段や選択手段と
してのNチャンネルMOSトランジスタも、同様にP型
ウエル81内に作り込まれる。このように、単位セル1
を構成する各素子は電子を伝送キャリアとする同一導電
型の素子からなる。88はP型層である。図33中の導
電型を逆にして、ホールを伝送キャリアとする素子で構
成することも可能である。
Although not shown, an N-channel MOS transistor as an amplifying means and a selecting means is similarly formed in the P-type well 81. Thus, unit cell 1
Are elements of the same conductivity type using electrons as transmission carriers. 88 is a P-type layer. The conductivity type in FIG. 33 may be reversed, and the device may be configured with an element using holes as transmission carriers.

【0135】又、選択制御線、転送制御線、リセット制
御線、信号出力線などは、半導体基体の絶縁層上に形成
された導電性材料で形成され、好ましくは、Al,Al
Si,AlCu,AlSiCu,Cu等の金属で形成さ
れる。
The selection control lines, transfer control lines, reset control lines, signal output lines, and the like are formed of a conductive material formed on an insulating layer of a semiconductor substrate.
It is formed of a metal such as Si, AlCu, AlSiCu, and Cu.

【0136】図27に本発明による固体撮像システムの
概略図を示す。
FIG. 27 is a schematic diagram of a solid-state imaging system according to the present invention.

【0137】同図に示すように、光学系71を通って入
射した画像光は上述した各実施形態の構成を有する固体
撮像装置からなるイメージセンサ72上に結像する。必
要に応じて光学系71に機械式シャッターを付設するこ
とも好ましいものである。イメージセンサ72によって
光情報は電気信号へと変換される。その電気信号は信号
処理回路73によってホワイトバランス補正、ガンマ補
正、輝度信号形成、色信号形成、輪郭補正処理等予め決
められた方法によって信号変換処理され、出力される。
信号処理された信号は、記録系、通信系74により情報
記録装置により記録、あるいは情報転送される。記録、
あるいは転送された信号は再生系77により再生がなさ
れる。イメージセンサ72、信号処理回路73は、タイ
ミング制御回路75により制御され、光学系71、タイ
ミング制御回路75、記録系・通信系74、再生系77
はシステムコントロール回路76により制御される。タ
イミング制御回路75により独立読出しか、加算・間引
き読出しかを選択することができる。
As shown in the figure, the image light incident through the optical system 71 forms an image on an image sensor 72 composed of a solid-state imaging device having the configuration of each of the above-described embodiments. It is also preferable to provide a mechanical shutter to the optical system 71 if necessary. The optical information is converted into an electric signal by the image sensor 72. The electric signal is subjected to signal conversion processing by a signal processing circuit 73 by a predetermined method such as white balance correction, gamma correction, luminance signal formation, color signal formation, contour correction processing, and output.
The signal that has been subjected to the signal processing is recorded by a recording system and a communication system 74 by an information recording device, or information is transferred. Records,
Alternatively, the transferred signal is reproduced by the reproduction system 77. The image sensor 72 and the signal processing circuit 73 are controlled by a timing control circuit 75, and the optical system 71, the timing control circuit 75, the recording / communication system 74, and the reproduction system 77
Is controlled by the system control circuit 76. The timing control circuit 75 can select either independent reading or addition / thinning-out reading.

【0138】[0138]

【発明の効果】以上説明したように、本発明によれば、
画素から光信号を読み出すための、リセット制御線、選
択制御線、転送制御線、信号出力線のうち少なくとも2
つの制御線を共通にすることにより、 (1) 配線数を低減し、配線に関する歩留まりが向上す
る。 (2) 配線の占める領域が低減し、開口率が向上する。 などの効果を得ることができる。
As described above, according to the present invention,
At least two of a reset control line, a selection control line, a transfer control line, and a signal output line for reading an optical signal from a pixel
By sharing one control line, (1) the number of wirings is reduced, and the yield related to wirings is improved. (2) The area occupied by the wiring is reduced, and the aperture ratio is improved. And the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態による固体撮像装置の基本構
成を示す回路図である。
FIG. 1 is a circuit diagram showing a basic configuration of a solid-state imaging device according to an embodiment of the present invention.

【図2】図1の固体撮像装置の基本動作を示す駆動タイ
ミング図である。
FIG. 2 is a drive timing chart showing a basic operation of the solid-state imaging device of FIG. 1;

【図3】本発明の実施形態による固体撮像装置の回路図
である。
FIG. 3 is a circuit diagram of the solid-state imaging device according to the embodiment of the present invention.

【図4】本発明に用いられる周辺回路の回路図である。FIG. 4 is a circuit diagram of a peripheral circuit used in the present invention.

【図5】図3の固体撮像装置の動作を示す駆動タイミン
グ図である。
FIG. 5 is a drive timing chart showing an operation of the solid-state imaging device of FIG. 3;

【図6】本発明の別の実施形態による固体撮像装置の基
本構成を示す回路図である。
FIG. 6 is a circuit diagram showing a basic configuration of a solid-state imaging device according to another embodiment of the present invention.

【図7】図6の固体撮像装置の基本動作を示す駆動タイ
ミング図である。
FIG. 7 is a drive timing chart showing a basic operation of the solid-state imaging device of FIG. 6;

【図8】本発明の別の実施形態による固体撮像装置の回
路図である。
FIG. 8 is a circuit diagram of a solid-state imaging device according to another embodiment of the present invention.

【図9】本発明の更に別の実施形態による固体撮像装置
の基本構成を示す回路図である。
FIG. 9 is a circuit diagram showing a basic configuration of a solid-state imaging device according to still another embodiment of the present invention.

【図10】図9の固体撮像装置の基本動作を示す駆動タ
イミング図である。
FIG. 10 is a drive timing chart showing a basic operation of the solid-state imaging device of FIG. 9;

【図11】本発明の更に別の実施形態による固体撮像装
置の回路図である。
FIG. 11 is a circuit diagram of a solid-state imaging device according to still another embodiment of the present invention.

【図12】本発明の他の実施形態による固体撮像装置の
基本構成を示す回路図である。
FIG. 12 is a circuit diagram showing a basic configuration of a solid-state imaging device according to another embodiment of the present invention.

【図13】図12の固体撮像装置の基本動作を示す駆動
タイミング図である。
13 is a drive timing chart showing a basic operation of the solid-state imaging device of FIG.

【図14】本発明の他の実施形態による固体撮像装置の
回路図である。
FIG. 14 is a circuit diagram of a solid-state imaging device according to another embodiment of the present invention.

【図15】本発明の更に他の実施形態による固体撮像装
置の基本構成を示す回路図である。
FIG. 15 is a circuit diagram showing a basic configuration of a solid-state imaging device according to still another embodiment of the present invention.

【図16】図15の固体撮像装置の基本動作を示す駆動
タイミング図である。
16 is a drive timing chart showing a basic operation of the solid-state imaging device in FIG.

【図17】本発明の更に他の実施形態による固体撮像装
置の回路図である。
FIG. 17 is a circuit diagram of a solid-state imaging device according to still another embodiment of the present invention.

【図18】本発明の実施形態による他の固体撮像装置の
基本構成を示す回路図である。
FIG. 18 is a circuit diagram showing a basic configuration of another solid-state imaging device according to an embodiment of the present invention.

【図19】図18の固体撮像装置の基本動作を示す駆動
タイミング図である。
FIG. 19 is a drive timing chart showing a basic operation of the solid-state imaging device in FIG. 18;

【図20】本発明の実施形態による他の固体撮像装置の
回路図である。
FIG. 20 is a circuit diagram of another solid-state imaging device according to an embodiment of the present invention.

【図21】本発明の実施形態による更に他の固体撮像装
置の基本構成を示す回路図である。
FIG. 21 is a circuit diagram showing a basic configuration of still another solid-state imaging device according to an embodiment of the present invention.

【図22】図21の固体撮像装置の基本動作を示す駆動
タイミング図である。
FIG. 22 is a drive timing chart showing a basic operation of the solid-state imaging device in FIG. 21.

【図23】本発明の実施形態による更に他の固体撮像装
置の回路図である。
FIG. 23 is a circuit diagram of still another solid-state imaging device according to an embodiment of the present invention.

【図24】本発明の実施形態による更に別の固体撮像装
置の基本構成を示す回路図である。
FIG. 24 is a circuit diagram showing a basic configuration of still another solid-state imaging device according to an embodiment of the present invention.

【図25】本発明の実施形態による固体撮像装置の他の
基本構成を示す回路図である。
FIG. 25 is a circuit diagram showing another basic configuration of the solid-state imaging device according to the embodiment of the present invention.

【図26】図25の固体撮像装置の基本動作を示す駆動
タイミング図である。
26 is a drive timing chart showing a basic operation of the solid-state imaging device in FIG. 25.

【図27】本発明による固体撮像システムの構成を示す
ブロック図である。
FIG. 27 is a block diagram illustrating a configuration of a solid-state imaging system according to the present invention.

【図28】固体撮像装置の回路図である。FIG. 28 is a circuit diagram of a solid-state imaging device.

【図29】固体撮像装置の周辺回路の回路構成図であ
る。
FIG. 29 is a circuit configuration diagram of a peripheral circuit of the solid-state imaging device.

【図30】固体撮像装置の駆動タイミングの一例を示す
図である。
FIG. 30 is a diagram illustrating an example of drive timing of the solid-state imaging device.

【図31】固体撮像装置の駆動タイミングの別の例を示
す図である。
FIG. 31 is a diagram illustrating another example of the drive timing of the solid-state imaging device.

【図32】各制御線に要求される状態を示す図である。FIG. 32 is a diagram showing a state required for each control line.

【図33】単位セルの模式的断面図である。FIG. 33 is a schematic sectional view of a unit cell.

【符号の説明】[Explanation of symbols]

1 単位セル 3 ホトダイオード 5 リセット制御線(リセットスイッチ線) 6 転送制御線(転送スイッチ線) 7 選択制御線(選択スイッチ線) 8 信号出力線 14 基準電圧を与えるための電極 15 増幅手段の入力端子をリセットするための電極 16 電荷を転送するための電極 17 単位セルを選択するための電極 18 信号を出力するための電極 21 負荷としての定電流源 56,57,58 共通線 67,68 共通線 Q1 転送スイッチ Q2 リセットスイッチ Q3 増幅手段 Q4 スイッチ REFERENCE SIGNS LIST 1 unit cell 3 photodiode 5 reset control line (reset switch line) 6 transfer control line (transfer switch line) 7 selection control line (selection switch line) 8 signal output line 14 electrode for applying reference voltage 15 input terminal of amplifying means For resetting the electrode 16 Electrode for transferring electric charge 17 Electrode for selecting a unit cell 18 Electrode for outputting a signal 21 Constant current source 56, 57, 58 as a load Common line 67, 68 Common line Q1 transfer switch Q2 reset switch Q3 amplifying means Q4 switch

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat ゛ (Reference)

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 光電変換部と、該光電変換部で発生した
信号を増幅する増幅手段と、該増幅手段に前記信号を転
送する転送手段と、前記増幅手段の入力端子をリセット
するリセット手段と、前記増幅手段を選択して信号を信
号出力線に出力する選択手段と、を有する単位セルを少
なくとも一つ具備する固体撮像装置において、 単位セル内、又は時系列的に動作する二つの単位セル
間、或いは隣接する二つの単位セル間で、前記選択手段
を制御する選択制御線と、前記転送手段を制御する転送
制御線と、前記リセット手段を制御するリセット制御線
と、前記信号出力線のうち、少なくとも2つが一つの共
通線にて構成されていることを特徴とする固体撮像装
置。
1. A photoelectric conversion unit, amplification means for amplifying a signal generated in the photoelectric conversion unit, transfer means for transferring the signal to the amplification means, and reset means for resetting an input terminal of the amplification means A selecting unit for selecting the amplifying unit and outputting a signal to a signal output line, a solid-state imaging device comprising at least one unit cell, wherein two unit cells operating in the unit cell or in chronological order Between, or between two adjacent unit cells, a selection control line for controlling the selection means, a transfer control line for controlling the transfer means, a reset control line for controlling the reset means, and a signal output line. A solid-state imaging device, wherein at least two of them are configured by one common line.
【請求項2】 請求項1に記載の固体撮像装置におい
て、前記リセット制御線と前記信号出力線とが前記共通
線にて構成されていることを特徴とする固体撮像装置。
2. The solid-state imaging device according to claim 1, wherein said reset control line and said signal output line are constituted by said common line.
【請求項3】 請求項1に記載の固体撮像装置におい
て、前記転送制御線と前記信号出力線とが前記共通線に
て構成されていることを特徴とする固体撮像装置。
3. The solid-state imaging device according to claim 1, wherein said transfer control line and said signal output line are constituted by said common line.
【請求項4】 請求項1に記載の固体撮像装置におい
て、前記転送制御線と前記選択制御線とが前記共通線に
て構成されていることを特徴とする固体撮像装置。
4. The solid-state imaging device according to claim 1, wherein said transfer control line and said selection control line are constituted by said common line.
【請求項5】 請求項1に記載の固体撮像装置におい
て、前記転送制御線と前記リセット制御線とが前記共通
線にて構成されていることを特徴とする固体撮像装置。
5. The solid-state imaging device according to claim 1, wherein said transfer control line and said reset control line are constituted by said common line.
【請求項6】 請求項1に記載の固体撮像装置におい
て、前記選択制御線と前記リセット制御線とが前記共通
線にて構成されていることを特徴とする固体撮像装置。
6. The solid-state imaging device according to claim 1, wherein said selection control line and said reset control line are constituted by said common line.
【請求項7】 請求項1に記載の固体撮像装置におい
て、前記リセット制御線と前記信号出力線とが第1の共
通線にて構成されており、前記転送制御線と前記選択制
御線とが第2の共通線にて構成されていることを特徴と
する固体撮像装置。
7. The solid-state imaging device according to claim 1, wherein the reset control line and the signal output line are configured by a first common line, and the transfer control line and the selection control line are connected to each other. A solid-state imaging device comprising a second common line.
【請求項8】 請求項1に記載の固体撮像装置におい
て、前記リセット制御線と前記信号出力線とが前記共通
線にて構成されており、 前記共通線には、前記リセット手段をオンさせるに十分
なオン電圧を与える為のスイッチが設けられていること
を特徴とする固体撮像装置。
8. The solid-state imaging device according to claim 1, wherein said reset control line and said signal output line are formed by said common line, and said common line turns on said reset means. A solid-state imaging device comprising a switch for applying a sufficient on-voltage.
【請求項9】 請求項1に記載の固体撮像装置におい
て、前記選択手段をオンしている期間に、前記信号出力
線からノイズ信号と光信号とを読み出すことを特徴とす
る固体撮像装置。
9. The solid-state imaging device according to claim 1, wherein a noise signal and an optical signal are read from the signal output line while the selection unit is on.
【請求項10】 請求項1に記載の固体撮像装置におい
て、前記単位セルは、2次元行列状に配列されているこ
とを特徴とする固体撮像装置。
10. The solid-state imaging device according to claim 1, wherein the unit cells are arranged in a two-dimensional matrix.
【請求項11】 請求項1に記載の固体撮像装置におい
て、前記単位セルは、2次元行列状に配列され、隣接す
る2つの単位セル間に電源線が配されていることを特徴
とする固体撮像装置。
11. The solid-state imaging device according to claim 1, wherein the unit cells are arranged in a two-dimensional matrix, and a power supply line is arranged between two adjacent unit cells. Imaging device.
【請求項12】 請求項1に記載の固体撮像装置におい
て、前記光電変換部と、前記増幅手段と、前記転送手段
と、前記リセット手段と、前記選択手段は、全て同一導
電型の素子であることを特徴とする固体撮像装置。
12. The solid-state imaging device according to claim 1, wherein the photoelectric conversion unit, the amplification unit, the transfer unit, the reset unit, and the selection unit are all elements of the same conductivity type. A solid-state imaging device characterized by the above-mentioned.
【請求項13】 請求項1〜12のいずれかの請求項に
記載の固体撮像装置と、該固体撮像装置へ光を結像する
光学系と、該固体撮像装置からの出力信号を処理する信
号処理回路とを有することを特徴とする撮像システム。
13. A solid-state imaging device according to claim 1, an optical system for imaging light onto said solid-state imaging device, and a signal for processing an output signal from said solid-state imaging device. An imaging system comprising a processing circuit.
JP2000306442A 1999-10-05 2000-10-05 Solid-state imaging device and imaging system Expired - Fee Related JP3501743B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000306442A JP3501743B2 (en) 1999-10-05 2000-10-05 Solid-state imaging device and imaging system

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-284463 1999-10-05
JP28446399 1999-10-05
JP2000306442A JP3501743B2 (en) 1999-10-05 2000-10-05 Solid-state imaging device and imaging system

Publications (2)

Publication Number Publication Date
JP2001177765A true JP2001177765A (en) 2001-06-29
JP3501743B2 JP3501743B2 (en) 2004-03-02

Family

ID=26555479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000306442A Expired - Fee Related JP3501743B2 (en) 1999-10-05 2000-10-05 Solid-state imaging device and imaging system

Country Status (1)

Country Link
JP (1) JP3501743B2 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087662A (en) * 2001-09-17 2003-03-20 Sony Corp Solid-state imaging apparatus
JP2003218339A (en) * 2001-11-13 2003-07-31 Canon Inc Radiation detector
JP2004095966A (en) * 2002-09-02 2004-03-25 Fujitsu Ltd Solid state imaging device and method for reading image
US7180544B2 (en) 2001-03-05 2007-02-20 Matsushita Electric Industrial Co., Ltd. Solid state image sensor
US7187410B2 (en) 2001-03-05 2007-03-06 Matsushita Electric Industrial Co., Ltd. Solid state image sensor
JP2007060070A (en) * 2005-08-23 2007-03-08 Casio Comput Co Ltd Image reader and its drive control method
JP2008048458A (en) * 2007-10-19 2008-02-28 Sony Corp Solid-state imaging apparatus
US7394492B2 (en) 2003-12-05 2008-07-01 Canon Kabushiki Kaisha Solid state image pickup device, method of driving solid state image pickup device, and camera using the solid state image pickup device
JP2010177321A (en) * 2009-01-28 2010-08-12 Sony Corp Solid-state image capturing apparatus, driving method thereof, and electronic apparatus
JP2011109694A (en) * 2011-01-13 2011-06-02 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2011205680A (en) * 2011-05-26 2011-10-13 Semiconductor Energy Lab Co Ltd Semiconductor device, and electronic equipment
JPWO2017047774A1 (en) * 2015-09-18 2018-08-23 国立大学法人静岡大学 Semiconductor element and solid-state imaging device
JP2019169842A (en) * 2018-03-23 2019-10-03 株式会社東芝 Solid-state image sensor

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180544B2 (en) 2001-03-05 2007-02-20 Matsushita Electric Industrial Co., Ltd. Solid state image sensor
US7187410B2 (en) 2001-03-05 2007-03-06 Matsushita Electric Industrial Co., Ltd. Solid state image sensor
JP2003087662A (en) * 2001-09-17 2003-03-20 Sony Corp Solid-state imaging apparatus
JP2003218339A (en) * 2001-11-13 2003-07-31 Canon Inc Radiation detector
JP4500488B2 (en) * 2001-11-13 2010-07-14 キヤノン株式会社 Radiation detection apparatus, driving method thereof, and photoelectric conversion apparatus
KR100917462B1 (en) * 2002-09-02 2009-09-14 후지쯔 마이크로일렉트로닉스 가부시키가이샤 Solid-state image sensor and image reading method
JP2004095966A (en) * 2002-09-02 2004-03-25 Fujitsu Ltd Solid state imaging device and method for reading image
US7391453B2 (en) 2002-09-02 2008-06-24 Fujitsu Limited Solid-state image sensor and image reading method
US7394492B2 (en) 2003-12-05 2008-07-01 Canon Kabushiki Kaisha Solid state image pickup device, method of driving solid state image pickup device, and camera using the solid state image pickup device
JP2007060070A (en) * 2005-08-23 2007-03-08 Casio Comput Co Ltd Image reader and its drive control method
JP2008048458A (en) * 2007-10-19 2008-02-28 Sony Corp Solid-state imaging apparatus
JP2010177321A (en) * 2009-01-28 2010-08-12 Sony Corp Solid-state image capturing apparatus, driving method thereof, and electronic apparatus
US8848076B2 (en) 2009-01-28 2014-09-30 Sony Corporation Solid-state image capturing apparatus, driving method thereof and electronic apparatus
US9148606B2 (en) 2009-01-28 2015-09-29 Sony Corporation Solid-state image capturing apparatus, driving method thereof and electronic apparatus
US9438840B2 (en) 2009-01-28 2016-09-06 Sony Corporation Solid-state image capturing apparatus, driving method thereof and electronic apparatus
JP2011109694A (en) * 2011-01-13 2011-06-02 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2011205680A (en) * 2011-05-26 2011-10-13 Semiconductor Energy Lab Co Ltd Semiconductor device, and electronic equipment
JPWO2017047774A1 (en) * 2015-09-18 2018-08-23 国立大学法人静岡大学 Semiconductor element and solid-state imaging device
JP7029037B2 (en) 2015-09-18 2022-03-04 国立大学法人静岡大学 Solid-state image sensor
JP2019169842A (en) * 2018-03-23 2019-10-03 株式会社東芝 Solid-state image sensor

Also Published As

Publication number Publication date
JP3501743B2 (en) 2004-03-02

Similar Documents

Publication Publication Date Title
US7402789B2 (en) Methods for pixel binning in an image sensor
EP1416721B1 (en) Image pickup apparatus
JP3728260B2 (en) Photoelectric conversion device and imaging device
JP4638097B2 (en) Image sensor
JP3658278B2 (en) Solid-state imaging device and solid-state imaging system using the same
EP1391933A2 (en) Image pickup apparatus
US11252348B2 (en) Imaging device and driving method of imaging device
JP2000125203A (en) Amplifier solid-state image pickup device and its drive method
EP2244295B1 (en) Solid-state image pickup device
US7116367B2 (en) Solid-state image pickup apparatus having a reset transistor controlled by an output line
JP2013005396A (en) Solid-state imaging apparatus, driving method of the same and electronic apparatus
JP3501743B2 (en) Solid-state imaging device and imaging system
US8319873B2 (en) Solid-state imaging device
JP4661212B2 (en) Physical information acquisition method, physical information acquisition device, and semiconductor device
JP2003333431A (en) Solid-state image pickup device and its driving method
JP4336508B2 (en) Imaging device
JP2003087657A (en) Solid-state imaging apparatus
JPH09181986A (en) Solid-state image pickup element
JP5177198B2 (en) Physical information acquisition method and physical information acquisition device
JP3697164B2 (en) Scanning circuit and imaging device using the same
JP2004104116A (en) Imaging apparatus
JP7160129B2 (en) Imaging element and imaging device
JP7156330B2 (en) Imaging element and imaging device
JP2003046869A (en) Solid-state image pickup device and solid-state image pickup system using the same
JPH0775018A (en) Amplification type solid-state image pickup device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees