JP2001168765A - Device and method for acquiring synchronization - Google Patents
Device and method for acquiring synchronizationInfo
- Publication number
- JP2001168765A JP2001168765A JP34850299A JP34850299A JP2001168765A JP 2001168765 A JP2001168765 A JP 2001168765A JP 34850299 A JP34850299 A JP 34850299A JP 34850299 A JP34850299 A JP 34850299A JP 2001168765 A JP2001168765 A JP 2001168765A
- Authority
- JP
- Japan
- Prior art keywords
- spreading code
- frame timing
- correlation
- timing
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＣＤＭＡ移動体通
信における同期捕捉装置及び同期捕捉方法に関する。The present invention relates to a synchronization acquisition device and a synchronization acquisition method in CDMA mobile communication.
【０００２】[0002]
【従来の技術】第３世代移動通信方式に用いる多元接続
方式としてＣＤＭＡ（Code DivisionMultiple Access）
が開発されている。このＣＤＭＡセルラシステムにおい
ては、移動局が電源をオンした時の初期同期確立作業や
移動に伴うセル切替え（ハンドオーバ）などにセルサー
チを行なう必要がある。2. Description of the Related Art Code division multiple access (CDMA) is used as a multiple access system for the third generation mobile communication system.
Is being developed. In this CDMA cellular system, it is necessary to perform a cell search for the task of establishing initial synchronization when the mobile station is powered on, or for cell switching (handover) accompanying movement.
【０００３】このセルサーチの際の同期捕捉方法とし
て、コンマフリー方式が用いられている。コンマフリー
方式とは、１フレーム内にある規則性をもって配置され
たコンマフリーと呼ばれる符号を用いて情報を拡散し、
その規則性を用いてフレーム同期及び拡散コードを同定
する方法である。以下、このコンマフリー方式の同期捕
捉方法を図１０から図１２のフローチャートを用いて説
明する。[0003] A comma-free method has been used as a method for acquiring synchronization at the time of this cell search. The comma-free method is to spread information using a code called comma-free arranged with a certain regularity within one frame,
This is a method of identifying a frame synchronization and spreading code using the regularity. Hereinafter, this comma-free synchronization acquisition method will be described with reference to the flowcharts of FIGS.
【０００４】ＣＤＭＡにおける同期捕捉方法において
は、スロットタイミング検出、フレームタイミング
検出、拡散コード同定の３段階を有している。 スロットタイミング検出 通常、ＣＤＭＡにおいては、同期用チャネルとして第１
同期チャネルと第２同期チャネルが用意されている。こ
こでは、第１同期チャネルを用いてスロットタイミング
を検出する。第１同期チャネルの信号においては、１ス
ロット内の特定の１シンボルは全基地局共通のサーチコ
ードのみで拡散されている。The synchronization acquisition method in CDMA has three stages of slot timing detection, frame timing detection, and spreading code identification. Slot timing detection Normally, in CDMA, the first channel is used as a synchronization channel.
A synchronization channel and a second synchronization channel are provided. Here, the slot timing is detected using the first synchronization channel. In the signal of the first synchronization channel, one specific symbol in one slot is spread only with a search code common to all base stations.
【０００５】このサーチコードを用いてスロットタイミ
ングを検出する。なお、サーチコードは、ＣＤＭＡで用
いられている３つの拡散コードの１つであり、残りの２
つはスクランブリングコード、スプレッディングコード
と呼ばれる。[0005] The slot timing is detected using the search code. Note that the search code is one of the three spreading codes used in CDMA, and the remaining 2
One is called a scrambling code or a spreading code.
【０００６】具体的には、スロットタイミングの検出
は、図１０に示すような工程で行われる。ＳＴ１では、
受信データのフレーム内のある１スロット分のデータを
取り込む。ＳＴ２では、１シンボル分のデータと共通の
スプレッディングコードとの間の相関値を計算する。Ｓ
Ｔ３では、共通サーチコードの位相をずらす。ＳＴ４で
は、相関処理が１フレーム分終了したかどうかを判断す
る。１フレーム分終了していなければ、ＳＴ２に戻り相
関処理を行なう。ＳＴ４で相関処理が１フレーム分終了
していれば、ＳＴ５において、前記１フレーム分の相関
処理の相関値のピークを検出してスロットタイミングを
検出する。More specifically, the detection of the slot timing is performed in a process as shown in FIG. In ST1,
The data for one slot in the frame of the received data is fetched. In ST2, a correlation value between data for one symbol and a common spreading code is calculated. S
At T3, the phase of the common search code is shifted. In ST4, it is determined whether or not the correlation processing has been completed for one frame. If one frame has not been completed, the process returns to ST2 to perform the correlation process. If the correlation processing has been completed for one frame in ST4, the slot timing is detected by detecting the peak of the correlation value of the correlation processing for the one frame in ST5.
【０００７】フレームタイミング検出（サーチコード
グループ同定） ここでは、第２同期チャネルを用いてフレームタイミン
グの検出及びサーチコードグループの同定を行う。第２
同期チャネルにおいて、１フレーム内の全てのスロット
の先頭の１シンボルは、サーチコードで拡散されてい
る。スロット毎にかけられるサーチコードの配置は、図
９に示すように全部で３２グループある。このサーチコ
ードを用いてサーチコードグループを同定し、その後、
同定された１つのサーチコードグループより、フレーム
タイミングを検出する。Here, frame timing detection (search code group identification) Here, frame timing detection and search code group identification are performed using the second synchronization channel. Second
In the synchronization channel, the first symbol of all slots in one frame is spread with a search code. As shown in FIG. 9, there are a total of 32 groups of search codes arranged for each slot. Using this search code, a search code group is identified, and then
The frame timing is detected from one identified search code group.
【０００８】具体的には、スロットタイミングの検出
は、図１１に示すような工程で行われる。ＳＴ１１で
は、データフレーム内のスロットタイミングに基づい
て、１フレーム分のデータを取り込む。ＳＴ１３では、
各スロットの先頭の１シンボルとSylvesterベクトルと
内積演算を行い、その後、高速アダマール変換を用いて
相関値を計算する。このとき、３２個の相関値結果が得
られるが、実際に用いるのは３２個のうちの１７個のみ
である。この相関処理をスロット１〜１６に対して行な
う。したがって、ＳＴ１３の相関処理をスロット１６個
分繰り返し行なう（ＳＴ１１〜ＳＴ１３）。これらの相
関値を記憶しておく。More specifically, the detection of the slot timing is performed in a process as shown in FIG. In ST11, one frame of data is fetched based on the slot timing in the data frame. In ST13,
An inner product operation is performed on the first symbol of each slot and the Sylvester vector, and then a correlation value is calculated using fast Hadamard transform. At this time, 32 correlation value results are obtained, but only 17 of the 32 correlation value results are actually used. This correlation processing is performed for slots 1 to 16. Therefore, the correlation processing of ST13 is repeated for 16 slots (ST11 to ST13). These correlation values are stored.
【０００９】次いで、ＳＴ１７において、サーチコード
配置表（図９参照）に従って、各グループ毎に、対応す
るサーチコードについての１６スロット分の相関値を積
分する。そして、このＳＴ１７の処理を積分先頭スロッ
ト１〜１６個分繰り返し行ない、サーチコードグループ
３２個分繰り返し行なう（ＳＴ１５）。次いで、サーチ
コード配置及び積分結果の最大値からサーチコードグル
ープ及びフレーム先頭を検出する（ＳＴ２０）。Next, in step ST17, correlation values for 16 slots for the corresponding search code are integrated for each group according to the search code arrangement table (see FIG. 9). Then, the process of ST17 is repeated for 1 to 16 integration leading slots, and is repeated for 32 search code groups (ST15). Next, the search code group and the head of the frame are detected from the search code arrangement and the maximum value of the integration result (ST20).
【００１０】スクランブリングコード同定 ここでは、で同定されたサーチコードグループから確
定された１６のスクランブリングコード候補から１つの
スクランブリングコードを同定する。具体的には、スク
ランブリングコード同定は、図１２に示す工程で行われ
る。ＳＴ３２では、同定されたフレームタイミングに従
って、４シンボル分のデータとスクランブリングコード
の相関値を計算する。この処理を同定されたサーチコー
ドグループに属するスクランブリングコード１６個分繰
り返して行なう（ＳＴ３１〜ＳＴ３３）。次いで、ＳＴ
３４では、この相関結果のうち相関値が最大のものをス
クランブリングコードとして同定する。Here, one scrambling code is identified from the 16 scrambling code candidates determined from the search code group identified in the above. Specifically, scrambling code identification is performed in the step shown in FIG. In ST32, the correlation value between the data for four symbols and the scrambling code is calculated according to the identified frame timing. This process is repeated for 16 scrambling codes belonging to the identified search code group (ST31 to ST33). Then, ST
At 34, the correlation result having the largest correlation value is identified as a scrambling code.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、従来の
同期捕捉方法においては、相関値を高速アダマール変換
を用いて計算する過程で、1スロットにおいて１７個の
相関値が必要なところ、３２個分の相関値を計算してし
まうため、余分な処理が発生してしまう。その時の演算
量は、３２×log３２＝１６０（対数の底は２）とな
り、処理において必要となる処理量が非常に大きくなる
という問題がある。この処理量の増大は、処理時間だけ
でなく、ハードウェア量、さらには消費電力の増大を引
き起こす要因となる可能性が高い。However, in the conventional synchronization acquisition method, in the process of calculating the correlation value using the fast Hadamard transform, 17 correlation values are required in one slot. Since the correlation value is calculated, extra processing occurs. The amount of calculation at that time is 32 × log32 = 160 (the base of the logarithm is 2), and there is a problem that the amount of processing required in the processing becomes very large. This increase in the processing amount is likely to cause an increase in not only the processing time but also the hardware amount and further the power consumption.
【００１２】本発明はかかる点に鑑みてなされたもので
あり、同期捕捉の際の処理量が少ない同期捕捉装置及び
同期捕捉方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a synchronization acquisition device and a synchronization acquisition method which require a small amount of processing at the time of synchronization acquisition.
【００１３】[0013]
【課題を解決するための手段】本発明の同期捕捉装置
は、通信相手と共通の第１の拡散コードを用いてスロッ
トタイミングを検出するスロットタイミング検出手段
と、フレームタイミング検出用の第２の拡散コードを用
いて第２の拡散コードグループの同定及びフレームタイ
ミングの検出を、通常の３２個の相関値を計算する高速
アダマール変換を４つに分解して１８個の相関値を計算
する低演算量高速アダマール変換にて行うフレームタイ
ミング検出手段と、前記第２の拡散コードグループに属
する第３の拡散コードを同定する拡散コード同定手段
と、を具備する構成を採る。According to the present invention, there is provided a synchronization acquisition apparatus comprising: a slot timing detecting means for detecting a slot timing using a first spreading code common to a communication partner; and a second spreading means for detecting a frame timing. Identification of the second spreading code group and detection of frame timing using the code are performed. A high-speed Hadamard transform for calculating normal 32 correlation values is divided into four to calculate 18 correlation values. The present invention employs a configuration including frame timing detecting means for performing fast Hadamard transform, and spreading code identifying means for identifying a third spreading code belonging to the second spreading code group.
【００１４】この構成によれば、通常の高速アダマール
変換を用いて相関値を計算するよりも少ない処理量で第
２の拡散コードグループの同定及びフレームタイミング
の検出を行えるので、同期捕捉の際の処理量を少なくで
きる。これにより、同期捕捉処理を行うハードウェア量
を低減できるので、装置の小型化や低消費電力化が図れ
る。また、これによって使用時間の延長及びコストの削
減が図れる。According to this configuration, the identification of the second spreading code group and the detection of the frame timing can be performed with a smaller amount of processing than the calculation of the correlation value using the normal fast Hadamard transform. Processing volume can be reduced. As a result, the amount of hardware for performing the synchronization acquisition processing can be reduced, so that the device can be reduced in size and power consumption can be reduced. In addition, the use time can be extended and the cost can be reduced.
【００１５】また、本発明の同期捕捉装置は、上記同期
捕捉装置において、前記フレームタイミング検出手段
は、検出されたスロットタイミングに従って取り込んだ
データと第２の拡散コードとの間で前記低演算量高速ア
ダマール変換にて相関処理を行なう相関処理手段と、所
定の第２の拡散コード配置表に従って前記相関処理手段
による相関処理の結果を積分する積分手段と、この積分
手段による積分結果から前記第２の拡散コードグループ
の同定及びフレームタイミングを決定するフレームタイ
ミング決定手段と、を具備する構成を採る。Further, in the synchronization acquisition device according to the present invention, in the synchronization acquisition device, the frame timing detecting means may include the low operation amount and high speed between the data acquired according to the detected slot timing and the second spread code. Correlation processing means for performing correlation processing by Hadamard transform, integration means for integrating the result of correlation processing by the correlation processing means according to a predetermined second spreading code arrangement table, and second integration based on the integration result by this integration means. Frame timing determining means for determining a spreading code group and determining frame timing.
【００１６】この構成によれば、第２の拡散コードは１
７個あり、入力データとの相関値を低演算量高速アダマ
ール変換を用いて計算する。低演算量高速アダマール変
換により得られる相関値は１８個であるので、その中か
ら所望の１７個の相関値を取り出す。そして、それらを
１６スロット分計算し、１７×１８個の相関値結果に基
づいてサーチコードグループの同定及びフレームタイミ
ングの決定が可能となる。その結果、相関回数や加算回
数を少なくできるので、必要とされるメモリ容量の削減
が可能となる。According to this configuration, the second spreading code is 1
There are seven, and the correlation value with the input data is calculated using a low computational amount and high speed Hadamard transform. Since there are 18 correlation values obtained by the low-computation high-speed Hadamard transform, 17 desired correlation values are extracted from the correlation values. Then, they are calculated for 16 slots, and it becomes possible to identify the search code group and determine the frame timing based on the result of the 17 × 18 correlation values. As a result, the number of correlations and the number of additions can be reduced, so that the required memory capacity can be reduced.
【００１７】本発明の通信端末装置は、上記同期捕捉装
置を具備する構成を採る。A communication terminal device according to the present invention employs a configuration including the above-described synchronization acquisition device.
【００１８】この構成によれば、本発明の同期捕捉装置
を用いているので、装置の小型化や低消費電力化が図
れ、装置の使用時間の増大及びコストの削減が図れる。According to this configuration, since the synchronization acquisition device of the present invention is used, the size and power consumption of the device can be reduced, the use time of the device can be increased, and the cost can be reduced.
【００１９】本発明の無線通信システムは、上記通信端
末装置と、この通信端末装置と無線通信を行う基地局装
置と、を具備する構成を採る。A radio communication system according to the present invention employs a configuration including the communication terminal device and a base station device that performs radio communication with the communication terminal device.
【００２０】本発明の同期捕捉方法は、通信相手に対し
て共通である第１の拡散コードを用いてスロットタイミ
ングを検出するスロットタイミング検出工程と、フレー
ムタイミング検出用の第２の拡散コードを用いて前記第
２の拡散コードグループの同定及びフレームタイミング
の検出を、通常の３２個の相関値を計算する高速アダマ
ール変換を４つに分解して１８個の相関値を計算する低
演算量高速アダマール変換にて行なうフレームタイミン
グ検出工程と、前記第２の拡散コードグループに属する
第３の拡散コードを同定する第３の拡散コード同定工程
とを具備するようにした。According to the synchronization acquisition method of the present invention, a slot timing detecting step of detecting a slot timing using a first spreading code common to a communication partner and a second spreading code for detecting a frame timing are used. The identification of the second spreading code group and the detection of the frame timing are performed by dividing a normal fast Hadamard transform for calculating 32 correlation values into four, and calculating a low computational speed fast Hadamard for calculating 18 correlation values. The method further comprises a frame timing detecting step for performing the conversion and a third spreading code identifying step for identifying a third spreading code belonging to the second spreading code group.
【００２１】この方法によれば、通常の高速アダマール
変換を用いて相関値を計算するよりもより少ない処理量
で、第２の拡散コードグループの同定及びフレームタイ
ミングの検出を行えるので、同期捕捉の際の処理量を少
なくできる。これにより、同期捕捉装置を実現する場
合、同期捕捉処理を行うハードウェア量を低減できるこ
とから、装置の小型化や低消費電力化が図れ、またこれ
によって使用時間の延長及びコストの削減が図れる。According to this method, the identification of the second spread code group and the detection of the frame timing can be performed with a smaller amount of processing than the calculation of the correlation value using the normal fast Hadamard transform. Processing amount can be reduced. Accordingly, when the synchronization acquisition device is realized, the amount of hardware for performing the synchronization acquisition processing can be reduced, so that the size and power consumption of the device can be reduced, and the use time can be extended and the cost can be reduced.
【００２２】また、本発明の同期捕捉方法は、前記フレ
ームタイミング工程は、検出されたスロットタイミング
にしたがって取り込んだデータと第２の拡散コードとの
間で前記低演算量高速アダマール変換を用いて相関処理
を行なう相関処理工程と、所定の第２の拡散コード配置
表に従って前記相関処理の結果を積分する積分工程と、
この積分工程の結果から前記第２の拡散コードグループ
の同定及びフレームタイミングを決定するフレームタイ
ミング決定工程とを具備するようにした。In the synchronization acquisition method of the present invention, in the frame timing step, a correlation between data fetched according to the detected slot timing and a second spreading code using the low-computation high-speed Hadamard transform is used. A correlation processing step of performing processing, an integration step of integrating a result of the correlation processing according to a predetermined second spreading code arrangement table,
A frame timing determining step of determining the second spreading code group and determining a frame timing based on the result of the integration step is provided.
【００２３】この方法によれば、第２の拡散コードは１
７個あり、入力データとの相関値を低演算量高速アダマ
ール変換を用いて計算する。低演算量高速アダマール変
換により得られる相関値は１８個であるので、その中か
ら所望の１７個の相関値を取り出す。そして、それらを
１６スロット分計算し、１７×１８個の相関値結果に基
づいてサーチコードグループの同定及びフレームタイミ
ングの決定が可能となる。その結果、相関回数や加算回
数を少なくできるので、必要とされるメモリ容量の削減
が可能となり、同期捕捉装置のコストの削減が可能とな
る。According to this method, the second spreading code is 1
There are seven, and the correlation value with the input data is calculated using a low computational amount and high speed Hadamard transform. Since there are 18 correlation values obtained by the low-computation high-speed Hadamard transform, 17 desired correlation values are extracted from the correlation values. Then, they are calculated for 16 slots, and it becomes possible to identify the search code group and determine the frame timing based on the result of the 17 × 18 correlation values. As a result, the number of correlations and the number of additions can be reduced, so that the required memory capacity can be reduced, and the cost of the synchronization acquisition device can be reduced.
【００２４】[0024]
【発明の実施の形態】本発明の骨子は、通常の３２個の
相関値を計算する高速アダマール変換を4つに分解して
１８個のみの計算をする構成に組み替えて、１８個分の
相関処理のみでサーチコードグループを同定することで
ある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The gist of the present invention is that the normal Hadamard transform for calculating 32 correlation values is decomposed into four parts and rearranged into a configuration in which only eighteen are calculated. That is, a search code group is identified only by processing.
【００２５】以下、本発明の実施の形態について、図面
を参照して詳細に説明する。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
【００２６】図１は、本発明の実施の形態に係る同期捕
捉装置を備えた無線通信システムの概略構成を示すブロ
ック図である。基地局１００側において、制御部１０１
は、送信データの誤り訂正符号化処理や復号を行なうよ
うに、誤り訂正符号・復号部１０２に対して制御を行な
う。誤り訂正符号化処理された信号は、送信部１０３で
通常の無線送信処理がなされて、アンテナ１０５から送
信される。FIG. 1 is a block diagram showing a schematic configuration of a radio communication system provided with a synchronization acquisition device according to an embodiment of the present invention. On the base station 100 side, the control unit 101
Controls the error correction coding / decoding unit 102 to perform error correction coding and decoding of transmission data. The signal subjected to the error correction coding processing is subjected to normal wireless transmission processing in transmitting section 103 and transmitted from antenna 105.
【００２７】本発明に実施の形態に係る同期捕捉装置を
備えた移動機１０６側においては、アンテナ１０７から
受信された信号は、変復調処理部１０８及び同期処理部
１０９に送られて、変調処理及び同期処理が行なわれ
る。すなわち、同期処理部１０９で同期捕捉及び同期保
持が行われつつ、変復調処理部１０８及び誤り訂正音声
コーデック部１１０で信号が音声化されて、マイク・ス
ピーカ部１１１より音声が出力される。また、音声を送
信する場合には、マイク・スピーカ部１１１から入力さ
れた音声が誤り訂正音声コーデック部１１０で音声符号
化されて、変復調処理部１０８で変調された後にアンテ
ナ１０７から送信される。On the mobile station 106 side provided with the synchronization acquisition apparatus according to the embodiment of the present invention, the signal received from antenna 107 is sent to modulation / demodulation processing section 108 and synchronization processing section 109 to perform modulation processing and modulation processing. Synchronous processing is performed. That is, the signal is converted into a sound by the modulation / demodulation processing unit 108 and the error correction sound codec unit 110 while the synchronization processing unit 109 performs the synchronization acquisition and the synchronization holding, and the sound is output from the microphone / speaker unit 111. When transmitting voice, the voice input from the microphone / speaker unit 111 is voice-coded by the error correction voice codec unit 110, modulated by the modulation / demodulation processing unit 108, and then transmitted from the antenna 107.
【００２８】同期処理部１０９は、図２に示すように、
メモリ２０８、スロットタイミング検出手段２０９、フ
レームタイミング検出手段２１０及びスクランブリング
コード同定手段２１１を備えて構成されている。メモリ
２０８は、受信データを蓄積し、スロットタイミング検
出手段２０９、フレームタイミング検出手段２１０及び
スクランブリングコード検出手段２１１にデータを送
る。スロットタイミング検出手段２０９は、メモリ２０
８から送られてきたデータを用いて、スロットタイミン
グを検出し、フレームタイミング検出手段２１０にスロ
ットタイミング情報を渡す。The synchronization processing unit 109, as shown in FIG.
It comprises a memory 208, a slot timing detecting means 209, a frame timing detecting means 210 and a scrambling code identifying means 211. The memory 208 accumulates the received data and sends the data to the slot timing detecting means 209, the frame timing detecting means 210 and the scrambling code detecting means 211. The slot timing detection means 209
The slot timing is detected by using the data transmitted from No. 8 and the slot timing information is passed to the frame timing detecting means 210.
【００２９】フレームタイミング検出手段２１０は、メ
モリ２０８から送られてきたデータと、スロットタイミ
ング検出手段２０９から送られてきたスロットタイミン
グ情報を用いて、フレームタイミングの検出を行ない、
スクランブリングコード同定手段２１１にフレームタイ
ミング情報を渡す。スクランブリングコード同定手段２
１１は、メモリ２０８から送られてきたデータと、フレ
ームタイミング検出手段２１０から送られてきたフレー
ムタイミング情報を用いて、スクランブリングコードの
同定を行い、図示せぬ外部の装置にフレームタイミング
情報及びスクランブリングコード情報を送る。The frame timing detecting means 210 detects the frame timing by using the data sent from the memory 208 and the slot timing information sent from the slot timing detecting means 209.
The frame timing information is passed to the scrambling code identification means 211. Scrambling code identification means 2
11 identifies the scrambling code using the data sent from the memory 208 and the frame timing information sent from the frame timing detection means 210, and sends the frame timing information and scrambling information to an external device (not shown). Send ring code information.
【００３０】フレームタイミング検出手段２１０は、図
３のブロック図に示すように、メモリ２０１、２０４、
２０５と、改良ＦＨＴ相関器２０３と、積分＆最大値検
出部２０６と、グループ＆フレーム先頭検出部２０７と
を備えて構成されている。メモリ２０１は、Ｎ（Ｎは正
の整数で、この図では３としている）シンボル分のデー
タを蓄積し、Ｎ個の改良ＦＨＴ相関器２０３に渡す。改
良ＦＨＴ相関器２０３はメモリ２０１に蓄積されたシン
ボルデータの相関処理を行なう。メモリ２０４は、改良
ＦＨＴ相関器２０３で得られた１７個×Ｎ個の相関値を
それぞれ蓄積し、サーチコード配置表を格納したメモリ
２０５より送られてくる情報に基づいて、積分・最大値
検出部２０６に相関値を送る。The frame timing detecting means 210 includes, as shown in the block diagram of FIG.
205, an improved FHT correlator 203, an integration & maximum value detection unit 206, and a group & frame head detection unit 207. The memory 201 accumulates data for N (N is a positive integer, 3 in this figure) symbols and transfers the data to N improved FHT correlators 203. The improved FHT correlator 203 performs a correlation process on the symbol data stored in the memory 201. The memory 204 accumulates the 17 × N correlation values obtained by the improved FHT correlator 203 and detects the integral / maximum value based on the information sent from the memory 205 storing the search code arrangement table. The correlation value is sent to the unit 206.
【００３１】積分＆最大値検出部２０６は、メモリ２０
４に蓄積された相関値をＮスロット分加算し、その最大
値をグループ・フレーム先頭検出部２０７に送る。加算
回数は、３２×１６×（Ｎ−１）である。グループ＆フ
レーム先頭検出部２０７は、積分値の最大値を用いてメ
モリ２０５サーチコード配置表を参照してサーチコード
グループ及びフレーム先頭を検出する。The integration & maximum value detection unit 206 is provided in the memory 20
4 are added for N slots, and the maximum value is sent to the group / frame head detector 207. The number of times of addition is 32 × 16 × (N−1). The group & frame head detection unit 207 detects the search code group and the frame head by referring to the search code arrangement table of the memory 205 using the maximum value of the integral value.
【００３２】改良ＦＨＴ相関器２０３は図４に示す構成
を採っている。この図において、x0〜x31は入力信号を
表し、y0〜y17は出力信号（相関値結果）を表してい
る。この改良ＦＨＴ相関器２０３は、１７個のＨ１と１
個のＨ４と２個の加算器から構成されている。ここで、
図１３(a）〜（d）は、それぞれ従来から用いられてい
るＦＨＴのＨ１、Ｈ２、Ｈ３、Ｈ４の回路を表してい
る。この場合、図１３(a)は、信号x1，x2が入力される
と、x1+x2，x1-x2を出力する装置である。改良ＦＨＴ相
関器２０３は、ＦＨＴのＨ１を多数組み合わせた装置で
あり、図１４に示す従来のＦＨＴ相関器を用いるよりも
少ない演算量で所望の個数の相関値を計算できるように
なっている。The improved FHT correlator 203 has the configuration shown in FIG. In this figure, x0 to x31 represent input signals, and y0 to y17 represent output signals (correlation value results). This improved FHT correlator 203 has 17 H1 and 1
H4 and two adders. here,
FIGS. 13A to 13D show circuits of HHT, H2, H3, and H4 of the FHT which are conventionally used, respectively. In this case, FIG. 13A shows a device that outputs x1 + x2 and x1-x2 when signals x1 and x2 are input. The improved FHT correlator 203 is a device in which a large number of FHT H1s are combined, and is capable of calculating a desired number of correlation values with a smaller amount of calculation than using the conventional FHT correlator shown in FIG.
【００３３】次に、上記構成の同期捕捉装置における同
期捕捉方法について、図５〜図８のフローチャートを用
いて説明する。ここでは、スクランブリングコード数
（Ｍ）を１６とし、対象とするスロット数（Ｎ）を３と
する。この同期捕捉方法では、スロットループ回数を低
減したこと、積分処理を行うスロット数を縮小したこ
と、及び比較処理を行なうことが特徴となっている。Next, a method of acquiring a synchronization in the synchronization acquisition apparatus having the above configuration will be described with reference to the flowcharts of FIGS. Here, the number of scrambling codes (M) is set to 16, and the number of target slots (N) is set to 3. This synchronization acquisition method is characterized in that the number of slot loops is reduced, the number of slots for performing integration processing is reduced, and comparison processing is performed.
【００３４】まず、第１段階としてスロットタイミング
検出を行なう。具体的には、スロットタイミングの検出
は、図５に示すような工程で行われる。ＳＴ３０２で
は、受信データのフレーム内のある１スロット分のデー
タを取り込む。ＳＴ３０３では、１シンボル分のデータ
と共通のスプレッディングコードとの間の相関値を計算
する。ＳＴ３０４では、共通サーチコードの位相をずら
す。ＳＴ３０５では、相関処理が１フレーム分終了した
かどうかを判断する。１フレーム分終了していなけれ
ば、ＳＴ３０３に戻り相関処理を続ける。First, the slot timing is detected as the first stage. Specifically, the detection of the slot timing is performed in a process as shown in FIG. In ST302, data for one slot in the received data frame is fetched. In ST303, a correlation value between data for one symbol and a common spreading code is calculated. In ST304, the phase of the common search code is shifted. In ST305, it is determined whether or not the correlation processing has been completed for one frame. If the processing has not been completed for one frame, the process returns to ST303 to continue the correlation processing.
【００３５】ＳＴ３０２〜ＳＴ３０４の処理をＰ１（Ｐ
１は２以上の正の整数）回行なって、Ｐ１回の処理結果
を平均化する（ＳＴ３０１〜ＳＴ３０６）。そして、Ｓ
Ｔ３０５で相関処理が１フレーム分終了すると、ＳＴ３
０７において、１フレーム分の相関処理の相関値のピー
クを検出してスロットタイミングを検出する。The processing of ST302 to ST304 is defined as P1 (P
1 is a positive integer of 2 or more) times, and the processing results of P1 times are averaged (ST301 to ST306). And S
When the correlation process is completed for one frame in T305, ST3
At 07, the slot timing is detected by detecting the peak of the correlation value of the correlation processing for one frame.
【００３６】次に、第２段階であるフレームタイミング
検出（サーチコードグループ同定）について説明する。
なお、スロット毎にかけられるサーチコードの配置は、
図９に示すように全部で３２グループある。Next, the second stage, frame timing detection (search code group identification) will be described.
The arrangement of search codes applied to each slot is as follows:
As shown in FIG. 9, there are 32 groups in total.
【００３７】具体的には、スロットタイミングの検出
は、図６に示すような工程で行われる。ＳＴ４０２で
は、データフレーム内のスロットタイミングに基づい
て、１フレーム分のデータを取り込む。この取り込んだ
データを、メモリ２０１（図３参照）に蓄積する。ＳＴ
４０４では、改良ＦＨＴ相関器２０３（図３参照）を用
いて、各スロットの先頭の１シンボルとの相関処理を行
ない、１８の値を計算する。この相関処理をサーチコー
ド１〜１７まで行ない、さらにそれぞれのサーチコード
についてスロット１〜３に対して行なう。More specifically, the detection of the slot timing is performed in a process as shown in FIG. In ST402, one frame of data is fetched based on the slot timing in the data frame. The fetched data is stored in the memory 201 (see FIG. 3). ST
In 404, the improved FHT correlator 203 (see FIG. 3) is used to perform a correlation process with the first symbol of each slot to calculate 18 values. This correlation process is performed for search codes 1 to 17, and further for each search code for slots 1 to 3.
【００３８】したがって、ＳＴ４０４の相関処理をサー
チコード１〜１７個分繰り返し行ない、スロット３個分
繰り返し行なう（ＳＴ４０３〜ＳＴ４０５）。ＳＴ４０
２〜ＳＴ４０５の処理をＰ２（Ｐ２は２以上の正の整
数）回行ない、Ｐ２回の処理結果を平均化する（ＳＴ４
０６）。これらの平均化した相関値を記憶しておく。Therefore, the correlation processing of ST404 is repeated for 1 to 17 search codes, and is repeated for 3 slots (ST403 to ST405). ST40
The processing of 2 to ST405 is performed P2 times (P2 is a positive integer of 2 or more) and the processing results of P2 times are averaged (ST4
06). These averaged correlation values are stored.
【００３９】次に、ＳＴ４０９において、サーチコード
配置表（図９参照）に従って、各グループ毎に、対応す
るサーチコードについての３スロット分の相関値を積分
する。そして、ＳＴ４０９の処理を積分先頭スロット１
〜１６個分繰り返し行ない、サーチコードグループ３２
個分繰り返し行なう（ＳＴ４０７〜ＳＴ４１１）。３ス
ロット分の相関値を積分した後、ＳＴ４１２で、サーチ
コード配置及び積分結果の最大値からサーチコードグル
ープ及びフレーム先頭を検出する。Next, in ST409, correlation values for three slots for the corresponding search code are integrated for each group according to the search code arrangement table (see FIG. 9). Then, the process of ST409 is performed by integrating the leading slot 1 of the integration.
Repeat for up to 16 search code groups 32
This is repeated for each unit (ST407 to ST411). After integrating the correlation values for three slots, in ST412, the search code group and the head of the frame are detected from the search code arrangement and the maximum value of the integration result.
【００４０】このサーコードグループ及びフレーム先頭
を検出する工程は、具体的には、図７に示す工程に従っ
て行われる。なお、この工程は、積分値が最大の３スロ
ット分のサーチコードの番号が、サーチコード配置表
（図９参照）において何処のグループのどのスロットに
属しているかを検出する工程である。The step of detecting the circcode group and the head of the frame is specifically performed according to the steps shown in FIG. This step is a step of detecting in which group of which slot the search code number corresponding to the three slots with the maximum integrated value belongs in the search code arrangement table (see FIG. 9).
【００４１】ＳＴ５０３では、サーチコード配置表に従
って、各サーチコードグループと、対応するサーチコー
ドの３スロット分の番号とを比較して番号の照合を行な
う。ＳＴ５０４では、３スロット分の番号が全て一致す
るかどうかを判断する。もし、３スロット分の番号が全
て一致すれば、サーチコードグループ及びフレーム先頭
が同定されたことになる（ＳＴ５０７）。もし、３スロ
ット分の番号が全て一致しないならば、比較するサーチ
コードの３スロット分の先頭の位置をスロット１〜１６
に対してずらしてさらに比較を行なう。この処理をサー
チコードグループ１〜３２に亘って行ない（ＳＴ５０１
〜ＳＴ５０６）、サーチコードグループ及びフレーム先
頭を検出する。In ST503, according to the search code arrangement table, each search code group is compared with the number corresponding to three slots of the corresponding search code, and the numbers are collated. In ST504, it is determined whether or not the numbers of all three slots match. If the numbers of all three slots match, it means that the search code group and the head of the frame have been identified (ST507). If the numbers of all three slots do not match, the start positions of three slots of the search code to be compared are set to slots 1 to 16
To make a further comparison. This processing is performed for search code groups 1 to 32 (ST501).
To ST506), to detect the search code group and the head of the frame.
【００４２】次に、第３段階としてスクランブリングコ
ード同定を行なう。同定されたサーチコードグループか
ら確定された１６のスクランブリングコード候補から１
つのスクランブリングコードを同定する。具体的には、
スクランブリングコード同定は、図８に示す工程で行わ
れる。ＳＴ６０３では、同定されたフレームタイミング
に従って、４シンボル分のデータとスクランブリングコ
ードの相関値を計算する。なお、計算するシンボル数は
４シンボルに限らず他のシンボル数でも良い。この処理
を、同定されたサーチコードグループに属するスクラン
ブリングコード１６個分繰り返して行なう（ＳＴ６０２
〜ＳＴ６０４）。次いで、ＳＴ６０５では、この相関結
果のうち相関値が最大のものをスクランブリングコード
として同定する。Next, a scrambling code identification is performed as a third step. 1 out of 16 scrambling code candidates determined from the identified search code group
Identify two scrambling codes. In particular,
The scrambling code identification is performed in the step shown in FIG. In ST603, a correlation value between data for four symbols and a scrambling code is calculated according to the identified frame timing. The number of symbols to be calculated is not limited to four, but may be another number. This process is repeated for 16 scrambling codes belonging to the identified search code group (ST602).
~ ST604). Next, in ST605, the correlation result having the largest correlation value is identified as a scrambling code.
【００４３】このようにして、スクランブリングコード
を同定することができ、これによりセルサーチを行なう
ことができる。本実施の形態に係る同期捕捉方法によれ
ば、第２段階において、相関値を計算するのに要する加
算回数は、１６Log１６＋１６×２Log２＋２×７＋２Lo
g２＝１１２である。したがって、従来のＦＨＴ相関器
を用いる場合（演算量は３２×log３２＝１６０とな
る）と比べて３０％加算処理量が少なくなる。これによ
り、必要とされるハードウェア量も削減されることにな
る。As described above, the scrambling code can be identified, and thereby the cell search can be performed. According to the synchronization acquisition method according to the present embodiment, in the second stage, the number of additions required to calculate the correlation value is 16Log16 + 16 × 2Log2 + 2 × 7 + 2Lo.
g2 = 112. Therefore, the amount of 30% addition processing is reduced as compared with the case where the conventional FHT correlator is used (the calculation amount is 32 × log32 = 160). As a result, the required amount of hardware is also reduced.
【００４４】すなわち、本実施の形態に係る同期捕捉方
法では、相関値計算処理量及びハードウェア量が従来法
に比べて３０％以上削減され、驚異的な高速化が図れる
とともに、待ち受け時に要する消費電力も低減できる効
果があることから、ユーザに対して長時間使用できる携
帯端末装置及び無線通信環境を提供することが可能とな
る。That is, in the synchronization acquisition method according to the present embodiment, the correlation value calculation processing amount and the hardware amount are reduced by 30% or more as compared with the conventional method, so that the speed can be increased remarkably, and the consumption required during standby is required Since the power can be reduced, it is possible to provide a mobile terminal device and a wireless communication environment that can be used for a long time for a user.
【００４５】本発明の同期捕捉装置は、ＣＤＭＡ無線通
信システムにおける移動局装置のような通信端末装置に
適用することができる。The synchronization acquisition device of the present invention can be applied to a communication terminal device such as a mobile station device in a CDMA wireless communication system.
【００４６】[0046]
【発明の効果】以上説明したように、本発明によれば、
同期捕捉の際に、相関値の計算量を縮小しているので、
同期捕捉のための処理量を少なくすることができ、同期
捕捉の処理時間を飛躍的に短縮することができる。ま
た、同期処理のハードウェア量を低減して回路規模を著
しく縮小することができ、装置の小型化や消費電力の低
減が図れ、使用時間の延長及びコストの削減を実現でき
る。As described above, according to the present invention,
During synchronization acquisition, the amount of calculation of correlation values is reduced,
The processing amount for synchronization acquisition can be reduced, and the processing time for synchronization acquisition can be dramatically reduced. In addition, the circuit size can be significantly reduced by reducing the amount of hardware for the synchronization processing, the size of the device can be reduced, the power consumption can be reduced, and the use time can be extended and the cost can be reduced.
【図１】本発明の実施の形態に係る同期捕捉装置を備え
た無線通信システムを示すブロック図FIG. 1 is a block diagram showing a wireless communication system including a synchronization acquisition device according to an embodiment of the present invention.
【図２】本発明の実施の形態に係る同期捕捉装置の同期
処理部の構成を示すブロック図FIG. 2 is a block diagram illustrating a configuration of a synchronization processing unit of the synchronization acquisition device according to the embodiment of the present invention.
【図３】本発明の実施の形態に係る同期捕捉装置のフレ
ームタイミング検出手段の構成を示すブロック図FIG. 3 is a block diagram showing a configuration of a frame timing detection unit of the synchronization acquisition device according to the embodiment of the present invention;
【図４】本発明の実施の形態に係る同期捕捉装置に搭載
されている改良ＦＨＴ相関器の構成を示すブロック図FIG. 4 is a block diagram showing a configuration of an improved FHT correlator mounted on the synchronization acquisition device according to the embodiment of the present invention.
【図５】本発明の実施の形態に係る同期捕捉装置の動作
を説明するためのフロー図FIG. 5 is a flowchart for explaining the operation of the synchronization acquisition apparatus according to the embodiment of the present invention;
【図６】本発明の実施の形態に係る同期捕捉装置の動作
を説明するためのフロー図FIG. 6 is a flowchart for explaining the operation of the synchronization acquisition apparatus according to the embodiment of the present invention;
【図７】本発明の実施の形態に係る同期捕捉装置の動作
の一部を説明するためのフロー図FIG. 7 is a flowchart for explaining a part of the operation of the synchronization acquisition apparatus according to the embodiment of the present invention;
【図８】本発明の実施の形態に係る同期捕捉装置の動作
を説明するためのフロー図FIG. 8 is a flowchart for explaining the operation of the synchronization acquisition apparatus according to the embodiment of the present invention.
【図９】本発明の実施の形態に係る同期捕捉装置の動作
を説明するためのサーチコード配置表FIG. 9 is a search code arrangement table for explaining the operation of the synchronization acquisition apparatus according to the embodiment of the present invention.
【図１０】従来の同期捕捉装置の動作を説明するための
フロー図FIG. 10 is a flowchart for explaining the operation of a conventional synchronization acquisition device.
【図１１】従来の同期捕捉装置の動作を説明するための
フロー図FIG. 11 is a flowchart for explaining the operation of a conventional synchronization acquisition device.
【図１２】従来の同期捕捉装置の動作を説明するための
フロー図FIG. 12 is a flowchart for explaining the operation of a conventional synchronization acquisition device.
【図１３】従来から用いられているＦＨＴのＨ１、Ｈ
２、Ｈ３、Ｈ４の回路図FIG. 13 shows H1 and H of a conventionally used FHT.
2, H3, H4 circuit diagram
【図１４】従来のＦＨＴ相関器の構成を示すブロック図FIG. 14 is a block diagram showing a configuration of a conventional FHT correlator.
１００ 基地局 １０１ 制御部 １０２ 誤り訂正符号・復号部 １０３ 送信部 １０４ 受信部 １０５、１０７ アンテナ １０６ 移動機 １０８ 変復調処理部 １０９ 同期処理部 １１０ 誤り訂正音声コーデック部 １１１ マイク・スピーカ部 １１２ 制御部 ２０１、２０４、２０５、２０８ メモリ ２０３ 改良ＦＨＴ相関器 ２０６ 積分＆最大値検出部 ２０７ グループ＆フレーム先頭検出部 ２０９ スロットタイミング検出手段 ２１０ フレームタイミング検出手段 ２１１ スクランブリングコード同定手段 REFERENCE SIGNS LIST 100 base station 101 control unit 102 error correction coding / decoding unit 103 transmission unit 104 reception unit 105, 107 antenna 106 mobile unit 108 modulation / demodulation processing unit 109 synchronization processing unit 110 error correction audio codec unit 111 microphone / speaker unit 112 control unit 201, 204, 205, 208 Memory 203 Improved FHT correlator 206 Integration & maximum value detection section 207 Group & frame head detection section 209 Slot timing detection means 210 Frame timing detection means 211 Scrambling code identification means
Claims (6)
いてスロットタイミングを検出するスロットタイミング
検出手段と、フレームタイミング検出用の第２の拡散コ
ードを用いて第２の拡散コードグループの同定及びフレ
ームタイミングの検出を、通常の３２個の相関値を計算
する高速アダマール変換を４つに分解して１８個の相関
値を計算する低演算量高速アダマール変換にて行うフレ
ームタイミング検出手段と、前記第２の拡散コードグル
ープに属する第３の拡散コードを同定する拡散コード同
定手段と、を具備することを特徴とする同期捕捉装置。1. A slot timing detecting means for detecting a slot timing using a first spreading code common to a communication partner, and identifying a second spreading code group using a second spreading code for detecting frame timing. And frame timing detection means for detecting the frame timing by a low-computation high-speed Hadamard transform for calculating 18 correlation values by dividing a normal fast Hadamard transform for calculating 32 correlation values into four, And a spread code identification unit for identifying a third spread code belonging to the second spread code group.
出されたスロットタイミングに従って取り込んだデータ
と第２の拡散コードとの間で前記低演算量高速アダマー
ル変換にて相関処理を行なう相関処理手段と、所定の第
２の拡散コード配置表に従って前記相関処理手段による
相関処理の結果を積分する積分手段と、この積分手段に
よる積分結果から前記第２の拡散コードグループの同定
及びフレームタイミングを決定するフレームタイミング
決定手段と、を具備することを特徴とする請求項１記載
の同期捕捉装置。2. The apparatus according to claim 1, wherein said frame timing detection means performs correlation processing between the data taken in accordance with the detected slot timing and a second spread code by the low-computation high-speed Hadamard transform. Integrating means for integrating the result of the correlation processing by the correlation processing means in accordance with the second spreading code arrangement table, and frame timing determination for determining the second spreading code group and frame timing from the integration result by the integration means 2. The synchronization acquisition apparatus according to claim 1, further comprising:
置を具備することを特徴とする通信端末装置。3. A communication terminal device comprising the synchronization acquisition device according to claim 1.
信端末装置と無線通信を行う基地局装置と、を具備する
ことを特徴とする無線通信システム。4. A wireless communication system comprising: the communication terminal device according to claim 3; and a base station device that performs wireless communication with the communication terminal device.
コードを用いてスロットタイミングを検出するスロット
タイミング検出工程と、フレームタイミング検出用の第
２の拡散コードを用いて前記第２の拡散コードグループ
の同定及びフレームタイミングの検出を、通常の３２個
の相関値を計算する高速アダマール変換を４つに分解し
て１８個の相関値を計算する低演算量高速アダマール変
換にて行なうフレームタイミング検出工程と、前記第２
の拡散コードグループに属する第３の拡散コードを同定
する第３の拡散コード同定工程と、を具備することを特
徴とする同期捕捉方法。5. A slot timing detecting step of detecting a slot timing using a first spreading code common to a communication partner, and the second spreading using a second spreading code for detecting frame timing. Frame timing in which identification of code groups and detection of frame timing are performed by low-operation high-speed Hadamard transform in which a normal high-speed Hadamard transform for calculating 32 correlation values is decomposed into four to calculate 18 correlation values. The detecting step;
A third spreading code identification step of identifying a third spreading code belonging to the spreading code group of (1).
れたスロットタイミングにしたがって取り込んだデータ
と第２の拡散コードとの間で前記低演算量高速アダマー
ル変換を用いて相関処理を行なう相関処理工程と、所定
の第２の拡散コード配置表に従って前記相関処理の結果
を積分する積分工程と、この積分工程の結果から前記第
２の拡散コードグループの同定及びフレームタイミング
を決定するフレームタイミング決定工程と、を具備する
ことを特徴とする請求項５記載の同期捕捉方法。6. The frame timing step includes a correlation processing step of performing a correlation process between the data acquired according to the detected slot timing and a second spreading code using the low-computation high-speed Hadamard transform. An integration step of integrating the result of the correlation processing according to a predetermined second spreading code arrangement table; and a frame timing determining step of determining the frame timing and identifying the second spreading code group from the result of the integration step. The synchronization acquisition method according to claim 5, further comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34850299A JP3443060B2 (en) | 1999-12-08 | 1999-12-08 | Synchronization acquisition device and synchronization acquisition method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34850299A JP3443060B2 (en) | 1999-12-08 | 1999-12-08 | Synchronization acquisition device and synchronization acquisition method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001168765A true JP2001168765A (en) | 2001-06-22 |
| JP3443060B2 JP3443060B2 (en) | 2003-09-02 |
Family
ID=18397453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34850299A Expired - Fee Related JP3443060B2 (en) | 1999-12-08 | 1999-12-08 | Synchronization acquisition device and synchronization acquisition method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3443060B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008512939A (en) * | 2004-09-13 | 2008-04-24 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Method and apparatus for spreading sequence hopping in code multiplexed control channels |
| US7693123B2 (en) | 2001-11-29 | 2010-04-06 | Interdigital Technology Corporation | System and method using primary and secondary synchronization codes during cell search |
| JP2010517487A (en) * | 2007-01-30 | 2010-05-20 | クゥアルコム・インコーポレイテッド | Using a single FHT to decode handoff probes based on access from multiple users |
-
1999
- 1999-12-08 JP JP34850299A patent/JP3443060B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7693123B2 (en) | 2001-11-29 | 2010-04-06 | Interdigital Technology Corporation | System and method using primary and secondary synchronization codes during cell search |
| JP2008512939A (en) * | 2004-09-13 | 2008-04-24 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Method and apparatus for spreading sequence hopping in code multiplexed control channels |
| JP4728337B2 (en) * | 2004-09-13 | 2011-07-20 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Method and apparatus for spreading sequence hopping in code multiplexed control channels |
| JP2010517487A (en) * | 2007-01-30 | 2010-05-20 | クゥアルコム・インコーポレイテッド | Using a single FHT to decode handoff probes based on access from multiple users |
| US8837273B2 (en) | 2007-01-30 | 2014-09-16 | Qualcomm Incorporated | Using a single FHT to decode access-based handoff probes from multiple users |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3443060B2 (en) | 2003-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100732382B1 (en) | Apparatus and method of obtaining a preamble in an orthogonal frequency division multiple access mobile terminal | |
| US20030202541A1 (en) | Cell search apparatus and method for supporting multisearch functions in a mobile communication system | |
| US6920123B1 (en) | Cell search method in wireless communication network | |
| JP3464642B2 (en) | Synchronization acquisition device and synchronization acquisition method | |
| JP4426678B2 (en) | Simplified cell search method for first and second stages | |
| JP4306480B2 (en) | Mobile communication system, mobile communication terminal, cell search method used therefor, and program thereof | |
| JP2001007732A (en) | Method for starting spread spectrum radio telephone receiver and apparatus thereof | |
| WO2000077943A1 (en) | Radio receiving device and diffusion code identification method | |
| JP2001168765A (en) | Device and method for acquiring synchronization | |
| JP3267569B2 (en) | Searcher control method, searcher control device, and wireless communication device | |
| JP3411836B2 (en) | Synchronization acquisition device and synchronization acquisition method | |
| JP3520045B2 (en) | Frame timing detection circuit, frame timing detection method, cell search device, and portable wireless terminal using cell search device | |
| WO2000013358A1 (en) | Synchronizing device and synchronizing method | |
| JP2001346239A (en) | Mobile wireless communication equipment and cell search method | |
| JP2004528777A (en) | Apparatus for synchronizing a transmitter and a receiver in a communication system | |
| JP5525905B2 (en) | Cell search apparatus and method, and radio communication terminal | |
| JP3747390B2 (en) | CDMA communication system, mobile station, and communication control method | |
| JP3432772B2 (en) | Synchronization acquisition device and synchronization acquisition method | |
| US7123929B2 (en) | Method and device for synchronization and identification of the codegroup in cellular communication systems and computer program product therefor | |
| JP3247351B2 (en) | Synchronization acquisition device and synchronization acquisition method | |
| EP1422832A1 (en) | Process and device for synchronization and codegroup identification in CDMA cellular communication systens | |
| JP2005051476A (en) | Inter-cdma base station asynchronous cellular system mobile station and its cell search method | |
| JP3478488B2 (en) | CDMA receiver and path search method therefor | |
| KR100544021B1 (en) | Method For Initial Synchronous Acquisition In The DS-CDMA System | |
| US20040090908A1 (en) | Initial synchronizing method of mobile communication system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |