JP2001168455A - Manufacturing method for optical semiconductor device - Google Patents
Manufacturing method for optical semiconductor deviceInfo
- Publication number
- JP2001168455A JP2001168455A JP34565899A JP34565899A JP2001168455A JP 2001168455 A JP2001168455 A JP 2001168455A JP 34565899 A JP34565899 A JP 34565899A JP 34565899 A JP34565899 A JP 34565899A JP 2001168455 A JP2001168455 A JP 2001168455A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffraction grating
- thermal deformation
- gaas
- deformation preventing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は光半導体装置の製造
方法に関するものであり、特に、ＤＦＢ（Ｄｉｓｔｒｉ
ｂｕｔｅｄ Ｆｅｅｄｂａｃｋ）半導体レーザやＤＢＲ
（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃ
ｔｏｒ）半導体レーザ等の光半導体装置における回折格
子の熱変形防止のための手段に特徴のある光半導体装置
の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an optical semiconductor device, and more particularly, to a DFB (Distributor).
butted feedback (semiconductor laser or DBR)
(Distributed Bragg Reflect
The present invention relates to a method for manufacturing an optical semiconductor device characterized by a means for preventing thermal deformation of a diffraction grating in an optical semiconductor device such as a semiconductor laser.
【０００２】[0002]
【従来の技術】従来より高速変調や低しきい値電流動作
が可能で優れた単一縦モード性や信頼性を有する光通信
用光源として、ＤＦＢ半導体レーザの開発が進められ実
用化に至っているが、この様な優れた特性を実現するた
めには、ＤＦＢ半導体レーザを構成する回折格子を設計
通りの構造に維持する必要がある。2. Description of the Related Art A DFB semiconductor laser has been developed and put into practical use as a light source for optical communication having a single longitudinal mode and excellent reliability capable of high-speed modulation and low threshold current operation. However, in order to realize such excellent characteristics, it is necessary to maintain the diffraction grating constituting the DFB semiconductor laser in a structure as designed.
【０００３】しかし、この様なＤＦＢ半導体レーザをＭ
ＯＶＰＥ法（有機金属気相成長法）等の気相成長方法に
よって形成した場合、ＩｎＰ基板上に形成したＩｎＰ回
折格子或いはＩｎ1-x Ｇａx Ａｓ1-y Ｐy （ｘ≠１）回
折格子等のＩｎＰ系回折格子の上に、光ガイド層或いは
クラッド層等を成長させる場合、高温の成長工程におい
て回折格子を構成する半導体材料がマストランスポート
し、所定の回折格子の形状を維持するのが困難であると
いう問題があった。However, such a DFB semiconductor laser is
When formed by a vapor phase growth method such as an OVPE method (metal organic chemical vapor deposition), an InP diffraction grating or an In 1-x Ga x As 1-y P y (x ≠ 1) diffraction grating formed on an InP substrate. When a light guide layer or a clad layer is grown on an InP-based diffraction grating such as that described above, the semiconductor material constituting the diffraction grating is mass-transported in a high-temperature growth step to maintain a predetermined shape of the diffraction grating. There was a problem that was difficult.
【０００４】この様なＩｎＰ系回折格子の熱変形を防止
或いは低減するための方法がいくつか提案されている
が、この内、効果的な方法として、二段階成長方法
（例えば、特開平３−１７９７３１号公報参照）及び
回折格子形成層上への熱変形防止層の導入法（例えば、
特開平２−１８６６８９号公報及び特開昭６２−２６０
３１４号公報参照）が提案されているので、以下におい
て、図７乃至図９を参照してこれらの方法を説明する。Several methods have been proposed to prevent or reduce such thermal deformation of the InP-based diffraction grating. Among them, an effective method is a two-step growth method (for example, Japanese Patent Laid-Open No. No. 179731) and a method for introducing a thermal deformation preventing layer on a diffraction grating forming layer (for example,
JP-A-2-186689 and JP-A-62-260
314) has been proposed, and these methods will be described below with reference to FIGS.
【０００５】図７参照 図７は、従来の二段階成長方法によるＤＦＢ半導体レー
ザの概略的断面図であり、まず、下部クラッド層を兼ね
るｎ型ＩｎＰ基板５１の表面に高さ２０〜５０ｎｍ程度
の回折格子５２を形成したのち、ＭＯＶＰＥ法を用いて
臨界膜厚以下、例えば、３ｎｍのＧａＡｓ熱変形防止層
５３を回折格子５２が変形しない程度の低温で成長させ
たのち、ｎ型ＩｎＧａＡｓＰ光ガイド層５４、ＩｎＧａ
ＡｓＰ活性層５５、ｐ型ＩｎＰクラッド層５６、及び、
ｐ型ＩｎＧａＡｓＰキャップ層５７を順次成長させるこ
とによってＤＦＢ半導体レーザを形成する。この場合、
ＧａＡｓ熱変形防止層５３を設けることによって、形成
した回折格子５２の熱変形が防止される。FIG. 7 is a schematic cross-sectional view of a DFB semiconductor laser according to a conventional two-stage growth method. First, the surface of an n-type InP substrate 51 also serving as a lower cladding layer has a height of about 20 to 50 nm. After the diffraction grating 52 is formed, a GaAs thermal deformation preventing layer 53 of a critical thickness or less, for example, 3 nm is grown at a low temperature that does not deform the diffraction grating 52 by MOVPE, and then the n-type InGaAsP light guide layer is formed. 54, InGa
An AsP active layer 55, a p-type InP cladding layer 56, and
A DFB semiconductor laser is formed by sequentially growing the p-type InGaAsP cap layer 57. in this case,
By providing the GaAs thermal deformation preventing layer 53, thermal deformation of the formed diffraction grating 52 is prevented.
【０００６】図８参照 図８は、熱変形防止層を用いたＤＦＢ半導体レーザの概
略的断面図（必要ならば、特開平２−１８６６８９号公
報参照）であり、まず、下部クラッド層を兼ねるｎ型Ｉ
ｎＰ基板６１上に、厚さが１０ｎｍで禁制帯幅が１．１
３ｅＶのＩｎＧａＡｓＰ熱変形防止層６２を設けたの
ち、高さが３０〜４０ｎｍ程度の回折格子６３を形成
し、次いで、ＭＯＶＰＥ法を用いてｎ型ＩｎＧａＡｓＰ
光ガイド層６４、ＩｎＧａＡｓＰ活性層６５、及び、ｐ
型ＩｎＰクラッド層６６を順次成長させることによって
ＤＦＢ半導体レーザを形成する。この場合、ＩｎＧａＡ
ｓＰ熱変形防止層６２を設けることによって、形成した
回折格子６３の熱変形が防止される。FIG. 8 is a schematic sectional view of a DFB semiconductor laser using a thermal deformation preventing layer (refer to Japanese Patent Laid-Open No. 2-186689 if necessary). Type I
On the nP substrate 61, the thickness is 10 nm and the forbidden band width is 1.1.
After providing a 3 eV InGaAsP thermal deformation preventing layer 62, a diffraction grating 63 having a height of about 30 to 40 nm is formed, and then n-type InGaAsP is formed by MOVPE.
A light guide layer 64, an InGaAsP active layer 65, and p
A DFB semiconductor laser is formed by sequentially growing the type InP cladding layer 66. In this case, InGaAs
By providing the sP thermal deformation preventing layer 62, thermal deformation of the formed diffraction grating 63 is prevented.
【０００７】図９（ａ）参照 図９は、ＧａＡｓ熱変形防止層を用いた従来の回折格子
の形成工程の説明図であり（必要ならば、特開昭６２−
２６０３１４号公報参照）、まず、下部クラッド層を兼
ねるｎ型ＩｎＰ基板７１上に、厚さが臨界膜厚以下、例
えば、３０ｎｍ以下のＧａＡｓ薄膜７２を成長させたの
ち、ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１：４０から
なるエッチャントを用いてＧａＡｓ薄膜７２を選択的に
エッチングし、次いで、ＨＢｒ：ＨＮＯ3 ：Ｈ2 Ｏ＝
１：１：５からなるエッチャントを用いてＧａＡｓ薄膜
７２をマスクとしてｎ型ＩｎＰ基板７１を選択的にエッ
チングして回折格子７３を形成する。FIG. 9 (a) is a diagram for explaining a conventional diffraction grating forming process using a GaAs thermal deformation preventing layer (if necessary, see Japanese Patent Application Laid-Open No.
First, a GaAs thin film 72 having a thickness equal to or less than a critical thickness, for example, 30 nm or less, is grown on an n-type InP substrate 71 also serving as a lower cladding layer, and then NH 4 OH: H 2 O. The GaAs thin film 72 is selectively etched using an etchant composed of 2 : H 2 O = 1: 1: 40, and then HBr: HNO 3 : H 2 O =
Using the GaAs thin film 72 as a mask, the n-type InP substrate 71 is selectively etched using an etchant of 1: 1: 5 to form a diffraction grating 73.
【０００８】図９（ｂ）参照 次いで、ＭＯＶＰＥ法或いはＬＰＥ法（液相エピタキシ
ャル成長法）を用いて光ガイド層、活性層、及び、上部
クラッド層等を順次成長する直前までの高温度雰囲気に
晒した場合、回折格子７３の頂部にＧａＡｓ薄膜７２が
残存して回折格子７３の熱変形を低減する。なお、この
場合、マストランスポートによって回折格子７３を構成
する凹部の表面にＩｎＧａＡｓＰ層７４が形成される。Next, as shown in FIG. 9B, the optical guide layer, the active layer, the upper clad layer, and the like are exposed to a high-temperature atmosphere just before the sequential growth of the optical guide layer, the active layer, and the upper clad layer using the MOVPE method or the LPE method (liquid phase epitaxial growth method). In this case, the GaAs thin film 72 remains on the top of the diffraction grating 73 to reduce the thermal deformation of the diffraction grating 73. In this case, the InGaAsP layer 74 is formed on the surface of the concave portion forming the diffraction grating 73 by mass transport.
【０００９】この後、ＭＯＶＰＥ法或いはＬＰＥ法を用
いて光ガイド層、活性層、及び、上部クラッド層等を順
次成長することによってＤＦＢ半導体レーザが得られ
る。この場合、ＬＰＥ法を用いた場合には、ＧａＡｓ薄
膜７２はメルトバックによって消失し、一方、ＭＯＶＰ
Ｅ法を用いた場合には、回折格子７３を構成する凸部の
頂部にＧａＡｓ薄膜７２が若干残存することになる。Thereafter, a DFB semiconductor laser is obtained by sequentially growing an optical guide layer, an active layer, an upper clad layer, and the like by using the MOVPE method or the LPE method. In this case, when the LPE method is used, the GaAs thin film 72 disappears due to the melt back, while the MOVP
When the E method is used, the GaAs thin film 72 slightly remains on the tops of the projections forming the diffraction grating 73.
【００１０】[0010]
【発明が解決しようとする課題】しかし、上記の二段階
成長方法の場合には、回折格子の上にＧａＡｓ熱変形防
止層を成長させており、凹凸を有する回折格子の上に半
導体層を気相成長させた場合、成長速度が凹部と凸部で
異なることになるが、ＧａＡｓは回折格子を形成したＩ
ｎＰと３．６％の大きな格子不整合を有しているので、
平坦なＩｎＰ基板上に成長させる場合に比べて制約が多
くなるという問題がある。即ち、この様な場合、ＧａＡ
ｓの成長膜厚を最適化しなければミスフィット転位が発
生し、その後に成長させる半導体層の結晶性が劣化する
という問題がある。また、回折格子の深さを１００ｎｍ
以上の深さにする場合、ミスフィット転位を発生させな
いようにして回折格子の全表面をＧａＡｓで被覆するこ
とは困難である。However, in the case of the two-stage growth method described above, the GaAs thermal deformation preventing layer is grown on the diffraction grating, and the semiconductor layer is formed on the diffraction grating having irregularities. When phase growth is performed, the growth rate differs between the concave portion and the convex portion.
Since it has a large lattice mismatch of 3.6% with nP,
There is a problem that restrictions are increased as compared with the case of growing on a flat InP substrate. That is, in such a case, GaAs
If the growth thickness of s is not optimized, there is a problem that misfit dislocations occur and the crystallinity of the semiconductor layer grown thereafter deteriorates. Further, the depth of the diffraction grating is set to 100 nm.
In the case of the above depth, it is difficult to cover the entire surface of the diffraction grating with GaAs so as not to generate misfit dislocations.
【００１１】一方、ＧａＡｓの代わりにＩｎＰと格子整
合がとれるＩｎＧａＡｓによって回折格子を被覆する場
合、ＩｎＧａＡｓの成長条件に対する制約はゆるくなる
が、例えば、活性層の利得を回折格子の周期で変化させ
る利得結合型ＤＦＢ半導体レーザを製造する場合には、
ＩｎＧａＡｓ熱変形防止層の禁制帯幅がＩｎＧａＡｓＰ
活性層の禁制帯幅より小さくなるため、光吸収層として
作用するので適用することが出来ないという問題があ
る。On the other hand, when the diffraction grating is coated with InGaAs instead of GaAs, which has lattice matching with InP, the restrictions on the growth conditions of InGaAs are relaxed. For example, the gain for changing the gain of the active layer by the period of the diffraction grating is reduced. When manufacturing a coupled DFB semiconductor laser,
The band gap of the InGaAs thermal deformation preventing layer is InGaAsP.
Since it becomes smaller than the forbidden band width of the active layer, it acts as a light absorbing layer, and thus cannot be applied.
【００１２】また、回折格子を形成する前に、ＩｎＧａ
ＡｓＰ熱変形防止層を設ける方法の場合には、通常良好
な結晶性が得られる６００℃以上の比較的高い成長温度
において回折格子を熱変形させることなく半導体層で埋
め込むことは困難である。特に、回折格子の深さが深く
なった場合、表面が平坦になるように埋込層を成長させ
る場合、成長速度を遅くする必要があり、それに伴って
成長時間が長くなるので回折格子の熱変形が大きくなる
という問題がある。Before forming a diffraction grating, InGa
In the case of the method of providing the AsP thermal deformation preventing layer, it is difficult to bury the diffraction grating in the semiconductor layer without thermally deforming the diffraction grating at a relatively high growth temperature of 600 ° C. or higher where good crystallinity is usually obtained. In particular, when the depth of the diffraction grating is increased or when the buried layer is grown so that the surface becomes flat, the growth rate needs to be reduced, and the growth time becomes longer. There is a problem that deformation is increased.
【００１３】また、回折格子を、利得を有する活性層が
含まれる積層体によって形成した場合には、活性層の禁
制帯幅より小さな半導体層を熱変形防止層に用いること
ができないという問題がある。Further, when the diffraction grating is formed by a laminate including an active layer having a gain, there is a problem that a semiconductor layer smaller than the forbidden band width of the active layer cannot be used as the thermal deformation preventing layer. .
【００１４】さらに、ＧａＡｓ熱変形防止層を用いて回
折格子を形成する場合には、ＧａＡｓ熱変形防止層が薄
い場合には、ＧａＡｓ熱変形防止層単独では、半導体層
の埋込成長工程において薄いＧａＡｓ熱変形防止層が消
失し、回折格子が変形するという問題がある。Further, when the diffraction grating is formed using the GaAs thermal deformation preventing layer, when the GaAs thermal deformation preventing layer is thin, the GaAs thermal deformation preventing layer alone is thin in the burying growth step of the semiconductor layer. There is a problem that the GaAs thermal deformation prevention layer disappears and the diffraction grating is deformed.
【００１５】また、ＧａＡｓ熱変形防止層を用いて回折
格子を形成する場合には、深い回折格子を形成すること
ができないという問題がある。即ち、１００ｎｍ以上の
深い回折格子を形成する場合には、ドライ・エッチング
により回折格子を形成することになるが、この場合、回
折格子の表面近傍にはダメージ層が形成されるため、こ
のダメージ層をウェット・エッチングによって除去する
必要がある。Further, when a diffraction grating is formed using a GaAs thermal deformation preventing layer, there is a problem that a deep diffraction grating cannot be formed. That is, when a deep diffraction grating of 100 nm or more is formed, the diffraction grating is formed by dry etching. In this case, a damage layer is formed near the surface of the diffraction grating. Must be removed by wet etching.
【００１６】しかし、回折格子をＩｎＧａＡｓＰ層で構
成した場合、或いは、利得を有する活性層が含まれる積
層体によって形成した場合には、ダメージ層を除去する
際のウェット・エッチング工程において、薄いＧａＡｓ
熱変形防止層もエッチングされて消失するという問題が
ある。However, when the diffraction grating is composed of an InGaAsP layer, or when the diffraction grating is composed of a laminate including an active layer having a gain, a thin GaAs layer is used in the wet etching step for removing the damaged layer.
There is a problem that the thermal deformation preventing layer is also lost by etching.
【００１７】したがって、本発明は、深い回折格子を形
成することを可能にすると共に、熱変形防止層の消失・
変形を防止することを目的とする。Therefore, the present invention makes it possible to form a deep diffraction grating and to eliminate the heat deformation preventing layer.
The purpose is to prevent deformation.
【００１８】[0018]
【課題を解決するための手段】ここで、図１の本発明の
原理的構成の説明図を参照して、本発明における課題を
解決するための手段を説明する。 図１参照 （１）本発明は、光半導体装置の製造方法において、Ｉ
ｎＰ基板１上にIII 族元素として少なくともＩｎを含み
且つＶ族元素としてＰとＡｓの少なくとも一つを含むII
I-Ｖ族化合物半導体材料からなる回折格子形成層２を堆
積させ、回折格子形成層２上にＧａＡｓ熱変形防止層
３，５と、ＧａＡｓ熱変形防止層３，５を保護する半導
体保護層４，６とを少なくとも１周期以上堆積させたの
ち、半導体保護層４，６、ＧａＡｓ熱変形防止層３，
５、回折格子形成層２、及び、ＩｎＰ基板１の少なくと
も一部をエッチング除去して回折格子７を形成し、次い
で、回折格子７をＩｎＰと格子整合する半導体層で埋め
込むことを特徴とする。Here, means for solving the problems in the present invention will be described with reference to the explanatory diagram of the principle configuration of the present invention in FIG. See FIG. 1. (1) The present invention relates to a method of manufacturing an optical semiconductor device.
II containing at least In as a group III element and at least one of P and As as a group V element on nP substrate 1
A diffraction grating forming layer 2 made of an IV group compound semiconductor material is deposited, and GaAs thermal deformation preventing layers 3 and 5 and a semiconductor protective layer 4 for protecting the GaAs thermal deformation preventing layers 3 and 5 are formed on the diffraction grating forming layer 2. , 6 are deposited at least for one cycle or more, and then the semiconductor protective layers 4, 6, the GaAs thermal deformation preventing layers 3, 3 are formed.
5. A diffraction grating 7 is formed by etching and removing at least a part of the diffraction grating forming layer 2 and the InP substrate 1, and then the diffraction grating 7 is embedded with a semiconductor layer lattice-matched with InP.
【００１９】この様に、回折格子形成層２を用いて回折
格子７を形成する際に、ＧａＡｓ熱変形防止層３，５と
共に半導体保護層４，６を用いることによって、ＧａＡ
ｓ熱変形防止層３，５が薄い場合に、ＧａＡｓ熱変形防
止層３，５の熱消失を防止することができ、また、回折
格子７を形成したのち、回折格子７の側面のダメージ層
８をエッチングする際に、半導体保護層４，６がエッチ
ングマスクとなるので、ＧａＡｓ熱変形防止層３，５の
エッチングによる消失を防止することができる。As described above, when the diffraction grating 7 is formed using the diffraction grating forming layer 2, the semiconductor protective layers 4 and 6 are used together with the GaAs thermal deformation preventing layers 3 and 5 so that GaAs can be formed.
When the thermal deformation preventing layers 3 and 5 are thin, heat dissipation of the GaAs thermal deformation preventing layers 3 and 5 can be prevented, and after forming the diffraction grating 7, the damage layer 8 on the side surface of the diffraction grating 7 can be prevented. Since the semiconductor protective layers 4 and 6 serve as an etching mask when etching, the GaAs thermal deformation preventing layers 3 and 5 can be prevented from disappearing due to the etching.
【００２０】また、このＧａＡｓ熱変形防止層３，５と
半導体保護層４，６との対は、複数周期にしても良いも
のであり、それによって、ＧａＡｓ熱変形防止層３，５
の総厚を臨界膜厚以上にすることができる。なお、複数
周期設ける場合には、膜厚を互いに異なるように構成し
ても良いものである。The pair of the GaAs thermal deformation preventing layers 3 and 5 and the semiconductor protective layers 4 and 6 may have a plurality of periods.
Can be greater than or equal to the critical film thickness. When a plurality of cycles are provided, the thicknesses may be different from each other.
【００２１】（２）また、本発明は、上記（１）におい
て、半導体保護層４，６が、ＩｎＰ或いはＩｎＧａＡｓ
Ｐのいずれかからなることを特徴とする。(2) Further, according to the present invention, in the above (1), the semiconductor protective layers 4 and 6 are made of InP or InGaAs.
P.
【００２２】この様に、半導体保護層４，６としては、
ＧａＡｓに対して選択エッチング性を有するＩｎＰ或い
はＩｎＧａＡｓＰのいずれかが望ましく、ＩｎＧａＡｓ
Ｐを用いた場合には、ＩｎＰよりマストランスポートに
よる変形が少ないが、ＧａＡｓに対する選択エッチング
性がＩｎＰより小さくなるので、１．０μｍ以下の波長
組成のＩｎＧａＡｓＰを用いることが望ましい。As described above, as the semiconductor protective layers 4 and 6,
Either InP or InGaAsP, which has selective etching properties with respect to GaAs, is desirable.
When P is used, deformation due to mass transport is smaller than that of InP, but the selectivity to GaAs is smaller than that of InP. Therefore, it is preferable to use InGaAsP having a wavelength composition of 1.0 μm or less.
【００２３】（３）また、本発明は、上記（１）または
（２）において、回折格子７の形成を、ドライ・エッチ
ングによって行うと共に、回折格子７をＩｎＰと格子整
合する半導体層で埋め込む前に、ＨＦ：Ｈ2 Ｏ2 ：Ｈ2
Ｏ混合液或いはＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ混合液の
いずれかを用いて回折格子７の側面を５〜４０ｎｍエッ
チングすることを特徴とする。(3) In the present invention, in the above (1) or (2), the diffraction grating 7 is formed by dry etching and before the diffraction grating 7 is buried with a semiconductor layer lattice-matched with InP. HF: H 2 O 2 : H 2
The side surface of the diffraction grating 7 is etched by 5 to 40 nm using either an O mixed solution or an NH 4 OH: H 2 O 2 : H 2 O mixed solution.
【００２４】この様に、深い回折格子７を形成する場合
には、ドライ・エッチングにより行うことが必要になる
が、それに伴ってダメージ層８が発生するのでダメージ
層８を除去するために、半導体埋込層９を成長させる前
に、ＨＦ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ混合液或いはＮＨ4 ＯＨ：
Ｈ2 Ｏ2 ：Ｈ2 Ｏ混合液のいずれかを用いて回折格子７
の側面を５〜４０ｎｍ、より好適には、１０〜２０ｎｍ
エッチングすることが望ましい。この場合、ＨＦ：Ｈ2
Ｏ2 ：Ｈ2 Ｏ混合液或いはＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2
Ｏ混合液のいずれかを用いることによって、回折格子形
成層２がＭＱＷ活性層を含む場合、ＭＱＷ活性層を構成
するウエル層とバリア層のエッチング速度差を比較的小
さくすることができる。As described above, when the deep diffraction grating 7 is formed, it is necessary to perform the etching by dry etching. However, since the damage layer 8 is generated along with the dry etching, the semiconductor is removed to remove the damage layer 8. Before growing the buried layer 9, a mixed solution of HF: H 2 O 2 : H 2 O or NH 4 OH:
Diffraction grating 7 using either H 2 O 2 : H 2 O mixture
5 to 40 nm, more preferably 10 to 20 nm
It is desirable to etch. In this case, HF: H 2
O 2 : H 2 O mixed solution or NH 4 OH: H 2 O 2 : H 2
When any of the O mixed liquid is used, when the diffraction grating forming layer 2 includes the MQW active layer, the difference in the etching rate between the well layer and the barrier layer constituting the MQW active layer can be made relatively small.
【００２５】[0025]
【発明の実施の形態】ここで、図２を参照して本発明の
第１の実施の形態の製造工程を説明する。なお、各図は
光軸方向に沿った概略的断面図である。 図２（ａ）参照 まず、ｎ型ＩｎＰ基板１１上に、ＭＯＶＰＥ法を用い
て、厚さが、例えば１００ｎｍで、１．２μｍ波長組成
の回折格子形成層となるｎ型ＩｎＧａＡｓＰ層１２、厚
さが２．０ｎｍ以下、例えば、１．０ｎｍのＧａＡｓ熱
変形防止層１３、及び、厚さが、例えば３０ｎｍのｎ型
ＩｎＰ保護層１４を順次成長させる。この場合、ＧａＡ
ｓ熱変形防止層１３の膜厚は良好なエピタキシャル成長
が可能な臨界膜厚以下であるので、その後に成長する半
導体層の結晶性を劣化させることがない。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Here, a manufacturing process according to a first embodiment of the present invention will be described with reference to FIG. Each drawing is a schematic cross-sectional view along the optical axis direction. First, referring to FIG. 2A, an n-type InGaAsP layer 12 having a thickness of, for example, 100 nm and being a 1.2 μm wavelength composition is formed on an n-type InP substrate 11 by MOVPE. A GaAs thermal deformation preventing layer 13 having a thickness of 2.0 nm or less, for example, 1.0 nm, and an n-type InP protective layer 14 having a thickness of, for example, 30 nm are sequentially grown. In this case, GaA
Since the thickness of the s thermal deformation preventing layer 13 is equal to or less than the critical thickness at which good epitaxial growth is possible, the crystallinity of the semiconductor layer grown thereafter does not deteriorate.
【００２６】次いで、レジスト層を塗布し、干渉露光法
を用いて幅が、例えば、８０ｎｍで周期が２４０ｎｍの
回折格子用のパターンを露光・現像することによってレ
ジストマスク１５を形成したのち、このレジストマスク
１５をマスクとしてＣ2 Ｈ6／Ｈ2 系のガスを用いたド
ライ・エッチングを施すことによってｎ型ＩｎＰ基板１
１に達する深さが、例えば、１５０ｎｍの凹部を周期的
に形成して回折格子とする。Then, a resist layer is applied, and a resist mask 15 is formed by exposing and developing a pattern for a diffraction grating having a width of, for example, 80 nm and a period of 240 nm using an interference exposure method. By performing dry etching using a C 2 H 6 / H 2 based gas using the mask 15 as a mask, the n-type InP substrate 1 is formed.
A concave portion having a depth reaching 1, for example, 150 nm is periodically formed to form a diffraction grating.
【００２７】図２（ｂ）参照 次いで、レジストマスク１５を除去したのち、ｎ型Ｉｎ
Ｐ保護層１４をマスクとして、ＨＦ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ
混合液をエッチャントとして用いたウェット・エッチン
グを施すことによって、回折格子の側面を５〜４０ｎ
ｍ、例えば、２０ｎｍエッチングすることによって、ド
ライ・エッチングに伴って生じたダメージ層を除去す
る。このウェット・エッチング工程において、ＧａＡｓ
熱変形防止層１３はｎ型ＩｎＰ保護層１４によって覆わ
れているので、１．０ｎｍの膜厚であってもエッチング
より消失することがない。なお、図における符号１６
は、ダメージ層がエッチング除去されて形成されたサイ
ドエッチング部である。Referring to FIG. 2B, after removing the resist mask 15, the n-type In
Using the P protective layer 14 as a mask, HF: H 2 O 2 : H 2 O
By performing wet etching using the mixed solution as an etchant, the side surface of the diffraction grating is 5 to 40 n.
m, for example, by 20 nm, to remove the damaged layer caused by the dry etching. In this wet etching process, GaAs
Since the thermal deformation preventing layer 13 is covered with the n-type InP protective layer 14, even if it has a thickness of 1.0 nm, it does not disappear by etching. Note that reference numeral 16 in the figure
Is a side-etched portion formed by removing the damaged layer by etching.
【００２８】図２（ｃ）参照 次いで、再び、ＭＯＶＰＥ法を用いて、６００℃の成長
温度において、回折格子上の厚さが、例えば、１００ｎ
ｍになるようにｎ型ＩｎＰクラッド層１７を表面がほぼ
平坦になるように成長させたのち、引き続いて、厚さ
が、例えば、５０ｎｍのＩｎＧａＡｓＰ光ガイド層１
８、厚さが、例えば、１００ｎｍのＭＱＷ活性層１９、
厚さが、例えば、５０ｎｍのＩｎＧａＡｓＰ光ガイド層
２０、厚さが、例えば、１．０μｍのｐ型ＩｎＰクラッ
ド層２１、及び、厚さが、０．２μｍのｐ型ＩｎＧａＡ
ｓＰキャップ層２２を順次成長させることによって屈折
率結合型のＤＦＢ半導体レーザの基本構成が完成する。Referring to FIG. 2 (c), the thickness on the diffraction grating is again increased to, for example, 100 n at the growth temperature of 600 ° C. by using the MOVPE method.
After the n-type InP cladding layer 17 is grown so that the surface becomes substantially flat so that the thickness of the n-type InP cladding layer 17 becomes 50 m, the thickness of the InGaAsP light guide layer 1 is, for example, 50 nm.
8. MQW active layer 19 having a thickness of, for example, 100 nm;
An InGaAsP optical guide layer 20 having a thickness of, for example, 50 nm, a p-type InP cladding layer 21 having a thickness of, for example, 1.0 μm, and a p-type InGaAs having a thickness of 0.2 μm, for example.
By sequentially growing the sP cap layer 22, the basic configuration of the index-coupled DFB semiconductor laser is completed.
【００２９】この場合、ｎ型ＩｎＰクラッド層１７の成
長工程、即ち、昇温時及び成長時にｎ型ＩｎＰ保護層１
４の一部はマストランスポートによってサイドエッチン
グ部１６の表面に付着するが、ＧａＡｓ熱変形防止層１
３の作用により、ｎ型ＩｎＧａＡｓＰ層１２による回折
格子の形状が熱変形することがない。In this case, in the step of growing the n-type InP cladding layer 17, that is, at the time of raising the temperature and growing, the n-type InP protective layer 1 is formed.
4 is attached to the surface of the side etching portion 16 by mass transport, but the GaAs thermal deformation preventing layer 1
By the action of 3, the shape of the diffraction grating formed by the n-type InGaAsP layer 12 is not thermally deformed.
【００３０】次に、図３を参照して、本発明の第２の実
施の形態の製造工程を説明するが、この第２の実施の形
態においては、上記の第１の実施の形態におけるＧａＡ
ｓ熱変形防止層／ｎ型ＩｎＰ保護層を二周期設けたもの
であり、その他の構成は第１の実施の形態と全く同じで
ある。なお、各図は光軸方向に沿った概略的断面図であ
る。 図３（ａ）参照 まず、ｎ型ＩｎＰ基板１１上に、ＭＯＶＰＥ法を用い
て、厚さが、例えば１００ｎｍで、１．２μｍ波長組成
の回折格子形成層となるｎ型ＩｎＧａＡｓＰ層１２、厚
さが２．０ｎｍ以下、例えば、１．０ｎｍのＧａＡｓ熱
変形防止層１３、厚さが、例えば、１０ｎｍのｎ型Ｉｎ
Ｐ保護層１４、厚さが２．０ｎｍ以下、例えば、１．０
ｎｍのＧａＡｓ熱変形防止層２３、及び、厚さが、例え
ば３０ｎｍのｎ型ＩｎＰ保護層２４を順次成長させる。
この場合、ＧａＡｓ熱変形防止層１３及びＧａＡｓ熱変
形防止層２３の膜厚は良好なエピタキシャル成長が可能
な臨界膜厚以下であるので、仮に、ＧａＡｓ熱変形防止
層１３及びＧａＡｓ熱変形防止層２３の総厚が臨界膜厚
を越えても、超格子構造による弾力性により、これらの
積層構造の結晶性が劣化することがなく、したがって、
その後に成長する半導体層の結晶性を劣化させることが
ない。Next, the manufacturing process of the second embodiment of the present invention will be described with reference to FIG. 3. In the second embodiment, the GaAs of the first embodiment is used.
The s thermal deformation preventing layer / the n-type InP protective layer are provided in two cycles, and the other configuration is exactly the same as that of the first embodiment. Each drawing is a schematic cross-sectional view along the optical axis direction. Referring to FIG. 3A, first, an n-type InGaAsP layer 12 having a thickness of, for example, 100 nm and serving as a 1.2 μm wavelength composition diffraction grating forming layer is formed on an n-type InP substrate 11 by MOVPE. Is GaAs thermal deformation preventing layer 13 having a thickness of 2.0 nm or less, for example, 1.0 nm, and an n-type In
The P protective layer 14 has a thickness of 2.0 nm or less, for example, 1.0 nm.
A GaAs thermal deformation preventing layer 23 of nm in thickness and an n-type InP protective layer 24 of 30 nm in thickness are sequentially grown.
In this case, since the thicknesses of the GaAs thermal deformation preventing layer 13 and the GaAs thermal deformation preventing layer 23 are equal to or less than the critical thickness at which good epitaxial growth is possible, the GaAs thermal deformation preventing layer 13 and the GaAs thermal deformation preventing layer Even if the total thickness exceeds the critical thickness, the elasticity of the superlattice structure does not deteriorate the crystallinity of these laminated structures, and therefore,
The crystallinity of the semiconductor layer grown thereafter is not degraded.
【００３１】以降は、上記の第１の実施の形態と同様
に、レジスト層を塗布し、干渉露光法を用いて幅が、例
えば、８０ｎｍで周期が２４０ｎｍの回折格子用のパタ
ーンを露光・現像することによってレジストマスク１５
を形成したのち、このレジストマスク１５をマスクとし
てＣ2 Ｈ6 ／Ｈ2 系のガスを用いたドライ・エッチング
を施すことによってｎ型ＩｎＰ基板１１に達する深さ
が、例えば、１６０ｎｍの凹部を周期的に形成して回折
格子とする。Thereafter, similarly to the first embodiment, a resist layer is applied, and a pattern for a diffraction grating having a width of, for example, 80 nm and a period of 240 nm is exposed and developed using an interference exposure method. To form a resist mask 15
Is formed, dry etching using a C 2 H 6 / H 2 -based gas is performed using the resist mask 15 as a mask to form a concave portion having a depth reaching the n-type InP substrate 11 of, for example, 160 nm. And a diffraction grating.
【００３２】図３（ｂ）参照 次いで、レジストマスク１５を除去したのち、ｎ型Ｉｎ
Ｐ保護層１４をマスクとして、ＨＦ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ
混合液をエッチャントとして用いたウェット・エッチン
グを施すことによって、回折格子の側面を５〜４０ｎ
ｍ、例えば、２０ｎｍエッチングすることによって、ド
ライ・エッチングに伴って生じたダメージ層を除去す
る。このウェット・エッチング工程において、ＧａＡｓ
熱変形防止層１３，２３はｎ型ＩｎＰ保護層１４，２４
によって覆われているので、１．０ｎｍの膜厚であって
もエッチングより消失することがない。Next, after the resist mask 15 is removed, the n-type In
Using the P protective layer 14 as a mask, HF: H 2 O 2 : H 2 O
By performing wet etching using the mixed solution as an etchant, the side surface of the diffraction grating is 5 to 40 n.
m, for example, by 20 nm, to remove the damaged layer caused by the dry etching. In this wet etching process, GaAs
Thermal deformation preventing layers 13 and 23 are n-type InP protective layers 14 and 24
Since it is covered with a film, even if it has a thickness of 1.0 nm, it does not disappear by etching.
【００３３】図３（ｃ）参照 次いで、再び、ＭＯＶＰＥ法を用いて、６００℃の成長
温度において、回折格子上の厚さが、例えば、１００ｎ
ｍになるようにｎ型ＩｎＰクラッド層１７を表面がほぼ
平坦になるように成長させたのち、引き続いて、厚さ
が、例えば、５０ｎｍのＩｎＧａＡｓＰ光ガイド層１
８、厚さが、例えば、１００ｎｍのＭＱＷ活性層１９、
厚さが、例えば、５０ｎｍのＩｎＧａＡｓＰ光ガイド層
２０、厚さが、例えば、１．０μｍのｐ型ＩｎＰクラッ
ド層２１、及び、厚さが、０．２μｍのｐ型ＩｎＧａＡ
ｓＰキャップ層２２を順次成長させることによって屈折
率結合型のＤＦＢ半導体レーザの基本構成が完成する。Referring to FIG. 3C, the thickness on the diffraction grating is again increased to, for example, 100 n at the growth temperature of 600 ° C. by using the MOVPE method.
After the n-type InP cladding layer 17 is grown so that the surface becomes substantially flat so that the thickness of the n-type InP cladding layer 17 becomes 50 m, the thickness of the InGaAsP light guide layer 1 is, for example, 50 nm.
8. MQW active layer 19 having a thickness of, for example, 100 nm;
An InGaAsP optical guide layer 20 having a thickness of, for example, 50 nm, a p-type InP cladding layer 21 having a thickness of, for example, 1.0 μm, and a p-type InGaAs having a thickness of 0.2 μm, for example.
By sequentially growing the sP cap layer 22, the basic configuration of the index-coupled DFB semiconductor laser is completed.
【００３４】この場合、ｎ型ＩｎＰクラッド層１７の成
長工程、即ち、昇温時及び成長時にｎ型ＩｎＰ保護層２
４の一部はマストランスポートによってサイドエッチン
グ部１６の表面に付着するが、熱変形防止層がＧａＡｓ
熱変形防止層１３とＧａＡｓ熱変形防止層２３との二層
構造であるので、ＧａＡｓ熱変形防止層１３，２３の総
和的作用により、ｎ型ＩｎＧａＡｓＰ層１２による回折
格子の形状が熱変形することをより効果的に防止するこ
とができる。In this case, during the step of growing the n-type InP cladding layer 17, that is, at the time of raising the temperature and growing, the n-type InP protective layer 2 is formed.
4 is attached to the surface of the side etching portion 16 by mass transport, but the thermal deformation preventing layer is made of GaAs.
Since the thermal deformation preventing layer 13 and the GaAs thermal deformation preventing layer 23 have a two-layer structure, the shape of the diffraction grating formed by the n-type InGaAsP layer 12 is thermally deformed by the total action of the GaAs thermal deformation preventing layers 13 and 23. Can be more effectively prevented.
【００３５】次に、図４及び図５を参照して本発明の第
３の実施の形態の製造工程を説明する。なお、各図は光
軸方向に沿った概略的断面図である。 図４（ａ）参照 まず、下部クラッド層を兼ねるｎ型ＩｎＰ基板３１上
に、ＭＯＶＰＥ法を用いて、厚さが、例えば、５０ｎｍ
で、１．１５μｍ波長組成のＩｎＧａＡｓＰ光ガイド層
３２、厚さが、例えば、１００ｎｍのＭＱＷ活性層３
３、厚さが２．０ｎｍ以下、例えば、１．０ｎｍのＧａ
Ａｓ熱変形防止層３４、及び、厚さが、例えば、３０ｎ
ｍで、１．０μｍ波長組成のＩｎＧａＡｓＰ保護層３５
を順次成長させる。Next, a manufacturing process according to a third embodiment of the present invention will be described with reference to FIGS. Each drawing is a schematic cross-sectional view along the optical axis direction. First, as shown in FIG. 4A, a thickness of, for example, 50 nm is formed on an n-type InP substrate 31 serving also as a lower cladding layer by MOVPE.
The InGaAsP light guide layer 32 having a wavelength composition of 1.15 μm, the MQW active layer 3 having a thickness of, for example, 100 nm
3. Ga having a thickness of 2.0 nm or less, for example, 1.0 nm
As thermal deformation prevention layer 34 and a thickness of, for example, 30 n
m, the InGaAsP protective layer 35 having a wavelength composition of 1.0 μm.
Are sequentially grown.
【００３６】図４（ｂ）参照 図４（ｂ）は、図４（ａ）における破線の円内を模式的
に拡大した図であり、この場合のＭＱＷ活性層３３は、
厚さが、例えば、１０ｎｍで１．３μｍ波長組成の７層
のＩｎＧａＡｓＰバリア層３６、及び、厚さが、例え
ば、５ｎｍで、１．５５μｍ波長組成で、０．８％の圧
縮歪みの６層のＩｎＧａＡｓＰウエル層３７を交互に積
層させて構成されている。FIG. 4B is a schematic enlarged view of a portion surrounded by a broken line in FIG. 4A. The MQW active layer 33 in this case is
Seven InGaAsP barrier layers 36 having a thickness of, for example, 10 nm and a composition of 1.3 μm wavelength, and six layers having a thickness of, for example, 5 nm, a composition of 1.55 μm wavelength and compressive strain of 0.8% InGaAsP well layers 37 are alternately stacked.
【００３７】なお、図４（ａ）においては、図示を省略
しているが、ＩｎＧａＡｓＰバリア層３６とＧａＡｓ熱
変形防止層３４との間には、厚さが、例えば、１０ｎｍ
のＩｎＰ層３８が設けられている。このＩｎＰ層３８
は、ＧａＡｓとＩｎＧａＡｓＰにおける禁制帯幅及び電
子親和力の差に基づくバンドオフセットに起因するキャ
リアに対するエネルギー障壁の発生を防止するために設
けている。Although not shown in FIG. 4A, the thickness between the InGaAsP barrier layer 36 and the GaAs thermal deformation preventing layer 34 is, for example, 10 nm.
InP layer 38 is provided. This InP layer 38
Is provided to prevent the generation of an energy barrier for carriers caused by a band offset based on a difference between a band gap and an electron affinity between GaAs and InGaAsP.
【００３８】図４（ｃ）参照 次いで、レジスト層を塗布し、干渉露光法を用いて幅
が、例えば、８０ｎｍで周期が２４０ｎｍの回折格子用
のパターンを露光・現像することによってレジストマス
ク３９を形成したのち、このレジストマスク３９をマス
クとしてＣ2 Ｈ6／Ｈ2 系のガスを用いたドライ・エッ
チングを施すことによってｎ型ＩｎＰ基板３１に達する
深さが、例えば、２００ｎｍの凹部を周期的に形成して
回折格子とする。Next, a resist layer is applied, and a resist mask 39 is formed by exposing and developing a pattern for a diffraction grating having a width of, for example, 80 nm and a period of 240 nm using an interference exposure method. After the formation, the resist mask 39 is used as a mask to perform dry etching using a C 2 H 6 / H 2 -based gas, so that a concave portion having a depth reaching the n-type InP substrate 31 of, for example, 200 nm is periodically formed. To form a diffraction grating.
【００３９】図５（ｄ）参照 次いで、レジストマスク１５を除去したのち、ＩｎＧａ
ＡｓＰ保護層３５をマスクとして、ＨＦ：Ｈ2 Ｏ2 ：Ｈ
2 Ｏ混合液をエッチャントとして用いたウェット・エッ
チングを施すことによって、回折格子の側面を５〜４０
ｎｍ、例えば、２０ｎｍエッチングすることによって、
ドライ・エッチングに伴って生じたダメージ層を除去す
る。このウェット・エッチング工程において、ＧａＡｓ
熱変形防止層３４はＩｎＧａＡｓＰ保護層３５によって
覆われているので、１．０ｎｍの膜厚であってもエッチ
ングより消失することがない。Next, as shown in FIG. 5D, after removing the resist mask 15, InGa
Using the AsP protective layer 35 as a mask, HF: H 2 O 2 : H
By performing wet etching using 2 O mixture as the etchant, the side surface of the diffraction grating 5 and 40
nm, for example, by etching 20 nm,
The damage layer generated by the dry etching is removed. In this wet etching process, GaAs
Since the thermal deformation preventing layer 34 is covered with the InGaAsP protective layer 35, even if it has a thickness of 1.0 nm, it does not disappear by etching.
【００４０】また、エッチャントとして、ＨＦ：Ｈ2 Ｏ
2 ：Ｈ2 Ｏ混合液を用いているので、ＭＱＷ活性層３３
を構成するＩｎＧａＡｓＰウエル層３７とＩｎＧａＡｓ
Ｐバリア層３６とのエッチングレートを比較的小さくす
ることができ、それによって、ＭＱＷ活性層３３の側面
の凹凸を少なくすることができるので、再成長時の欠陥
発生を抑制し、レーザ発振特性に与える影響を低減する
ことができる。As an etchant, HF: H 2 O
2 : Since an H 2 O mixed solution is used, the MQW active layer 33
InGaAsP well layer 37 and InGaAs
Since the etching rate with the P barrier layer 36 can be made relatively small, and thereby the unevenness on the side surface of the MQW active layer 33 can be reduced, the occurrence of defects during regrowth can be suppressed, and the laser oscillation characteristics can be improved. The effect can be reduced.
【００４１】図５（ｅ）参照 次いで、再び、ＭＯＶＰＥ法を用いて、６２０℃の成長
温度において、回折格子上の厚さが、例えば、１００ｎ
ｍになるように、１．２μｍ波長組成のＩｎＧａＡｓＰ
光ガイド層４１を表面がほぼ平坦になるように成長させ
たのち、厚さが、厚さが、１．０μｍのｐ型ＩｎＰクラ
ッド層４２及び厚さが０．２μｍのｐ型ＩｎＧａＡｓＰ
キャップ層４３を順次成長させることによって利得結合
型のＤＦＢ半導体レーザの基本構成が完成する。Referring again to FIG. 5E, the thickness on the diffraction grating is again reduced to, for example, 100 n at the growth temperature of 620 ° C. using the MOVPE method.
m of InGaAsP having a wavelength composition of 1.2 μm.
After the light guide layer 41 is grown so that the surface is almost flat, the p-type InP cladding layer 42 having a thickness of 1.0 μm and the p-type InGaAsP layer having a thickness of 0.2 μm are formed.
By sequentially growing the cap layer 43, the basic configuration of the gain-coupled DFB semiconductor laser is completed.
【００４２】また、ＩｎＧａＡｓＰ光ガイド層４１の成
長工程、即ち、昇温時及び成長時にＩｎＧａＡｓＰ保護
層３５の一部はマストランスポートによってサイドエッ
チング部４０の表面に付着するが、このＩｎＧａＡｓＰ
保護層３５の耐熱性がＩｎＰに比べて高いことと、Ｇａ
Ａｓ熱変形防止層３４との総和的作用により、ＭＱＷ活
性層３３を含む回折格子の形状が熱変形することをより
効果的に防止することができ、それによって、上記の第
１の実施の形態より高い温度で結晶成長させることが可
能になるので、全体の結晶性が向上する。In the growth step of the InGaAsP light guide layer 41, that is, at the time of temperature rise and growth, a part of the InGaAsP protective layer 35 adheres to the surface of the side etching portion 40 by mass transport.
The heat resistance of the protective layer 35 is higher than that of InP,
The total action with the As thermal deformation preventing layer 34 can more effectively prevent the shape of the diffraction grating including the MQW active layer 33 from being thermally deformed, and thereby the first embodiment described above. Since the crystal can be grown at a higher temperature, the overall crystallinity is improved.
【００４３】また、この様な利得結合型のＤＦＢ半導体
レーザにおいて、ＧａＡｓ熱変形防止層３４及びＩｎＧ
ａＡｓＰ保護層３５の禁制帯幅は、ＭＱＷ活性層３３を
構成する１．５５μｍ波長組成のＩｎＧａＡｓＰウエル
層３７の禁制帯幅より大きいので光吸収層として作用す
ることがなく、したがって、ＤＦＢ半導体レーザの発振
特性に悪影響を及ぼすことがない。In such a gain-coupled DFB semiconductor laser, the GaAs thermal deformation preventing layer 34 and the InG
Since the forbidden band width of the aAsP protective layer 35 is larger than the forbidden band width of the InGaAsP well layer 37 having a wavelength composition of 1.55 μm constituting the MQW active layer 33, it does not act as a light absorbing layer, and therefore does not function as a DFB semiconductor laser. There is no adverse effect on oscillation characteristics.
【００４４】次に、図６を参照して、本発明の第４の実
施の形態を説明する。 図６参照 図６は、本発明の第４の実施の形態のＤＦＢ半導体レー
ザの要部断面図であり、上記の第３の実施の形態におけ
るＧａＡｓ熱変形防止層／ＩｎＧａＡｓＰ保護層を、上
記の第２の実施の形態と同様に２周期設けたものであ
り、その他の構成は上記の第３の実施の形態と全く同様
であるので、製造工程の説明は省略する。Next, a fourth embodiment of the present invention will be described with reference to FIG. FIG. 6 is a cross-sectional view of a main part of a DFB semiconductor laser according to a fourth embodiment of the present invention. The GaAs thermal deformation preventing layer / InGaAsP protective layer according to the third embodiment is Since two cycles are provided similarly to the second embodiment, and the other configuration is completely the same as that of the third embodiment, the description of the manufacturing process is omitted.
【００４５】この第４の実施の形態においては、熱変形
防止層／保護層を、ＧａＡｓ熱変形防止層３４／ＩｎＧ
ａＡｓＰ保護層３５／ＧａＡｓ熱変形防止層４４／Ｉｎ
ＧａＡｓＰ保護層４５の４層構造にしているので、仮
に、ＧａＡｓ熱変形防止層３４及びＧａＡｓ熱変形防止
層４４の総厚が臨界膜厚を越えても、超格子構造による
弾力性により、これらの積層構造の結晶性が劣化するこ
とがなく、したがって、その後に成長する半導体層の結
晶性を劣化させることがない。In the fourth embodiment, the thermal deformation preventing layer / protective layer is made of GaAs thermal deformation preventing layer 34 / InG
aAsP protective layer 35 / GaAs thermal deformation preventing layer 44 / In
Since the GaAsP protective layer 45 has a four-layer structure, even if the total thickness of the GaAs thermal deformation preventing layer 34 and the GaAs thermal deformation preventing layer 44 exceeds the critical film thickness, the elasticity of the superlattice structure causes these layers to be deformed. The crystallinity of the stacked structure does not deteriorate, and therefore, the crystallinity of the semiconductor layer grown thereafter does not deteriorate.
【００４６】また、ＩｎＧａＡｓＰ光ガイド層４１の成
長工程、即ち、昇温時及び成長時にＩｎＧａＡｓＰ保護
層４５の一部はマストランスポートによってサイドエッ
チング部４０の表面に付着するが、このＩｎＧａＡｓＰ
保護層４５の耐熱性がＩｎＰに比べて高いことと、熱変
形防止層がＧａＡｓ熱変形防止層３４とＧａＡｓ熱変形
防止層４４との二層構造であることと相まって、これら
の総和的作用により、ＭＱＷ活性層３３を含む回折格子
の形状が熱変形することをより効果的に防止することが
できる。なお、それ以外の作用効果は、上記の第３の実
施の形態と同様である。In the growth step of the InGaAsP light guide layer 41, that is, at the time of temperature rise and growth, a part of the InGaAsP protective layer 45 adheres to the surface of the side etching portion 40 by mass transport.
The heat resistance of the protective layer 45 is higher than that of InP, and the thermal deformation preventing layer has a two-layer structure of the GaAs thermal deformation preventing layer 34 and the GaAs thermal deformation preventing layer 44. , The shape of the diffraction grating including the MQW active layer 33 can be more effectively prevented from being thermally deformed. The other operation and effect are the same as those of the third embodiment.
【００４７】以上、本発明の各実施の形態を説明してき
たが、本発明は各実施の形態に記載した構成及び条件に
限られるものではなく、各種の変更が可能である。例え
ば、本発明の各実施の形態においては、説明を簡単にす
るためにストライプ構造については言及していないが、
各種のストライプ構造を採用するものである。The embodiments of the present invention have been described above. However, the present invention is not limited to the configurations and conditions described in the embodiments, and various modifications are possible. For example, in each of the embodiments of the present invention, a stripe structure is not mentioned for simplicity of description,
Various stripe structures are adopted.
【００４８】例えば、上記の第１及び第２の実施の形態
において、ＩｎＧａＡｓＰ光ガイド層２０を成長させた
のち、薄いｐ型ＩｎＰ層を成長させ、次いで、ＳｉＯ2
マスク等を利用して光軸方向に沿ってメサエッチングを
施すことによってストライプ状メサを形成し、このスト
ライプ状メサを埋め込むようにｐ型ＩｎＰクラッド層を
成長させ、次いで、ｐ型ＩｎＧａＡｓＰキャップ層を成
長させることによってＢＨ（埋込ヘテロ接合）構造の半
導体レーザとしても良いものである。For example, in the first and second embodiments, after growing the InGaAsP light guide layer 20, a thin p-type InP layer is grown, and then SiO 2
A stripe-shaped mesa is formed by performing mesa etching along the optical axis direction using a mask or the like, a p-type InP cladding layer is grown so as to embed the stripe-shaped mesa, and then a p-type InGaAsP cap layer is formed. By growing the semiconductor laser, a semiconductor laser having a BH (buried heterojunction) structure may be used.
【００４９】さらに、この様な単純なＢＨ構造ではな
く、他の各種のＢＨ構造を採用しても良いものであり、
例えば、上記の第１及び第２の実施の形態において、ｐ
型ＩｎＧａＡｓＰキャップ２２を成長させたのち、Ｓｉ
Ｏ2 マスク等を利用して光軸方向に沿ってメサエッチン
グを施すことによってストライプ状メサを形成し、この
ストライプ状メサの側面を埋め込むようにｐ型ＩｎＰク
ラッド層及びｎ型ＩｎＰブロック層を交互に成長させて
も良いものである。Further, instead of such a simple BH structure, other various BH structures may be employed.
For example, in the first and second embodiments, p
After growing the InGaAsP cap 22 of the type,
A stripe-shaped mesa is formed by performing mesa etching along the optical axis direction using an O 2 mask or the like, and a p-type InP cladding layer and an n-type InP block layer are alternately formed so as to bury the side surfaces of the stripe-shaped mesa. It may be grown.
【００５０】また、上記の第１及び第２の実施の形態に
おいては、保護層をＩｎＰ層で構成しているが、ＩｎＰ
層の代わりに、上記の第３及び第４の実施の形態のよう
に波長組成が１．０μｍ以下のＩｎＧａＡｓＰ層を用い
ても良いものであり、逆に、第３及び第４の実施の形態
において、ＩｎＧａＡｓＰ保護層の代わりに、ＩｎＰ層
を用いても良いものである。In the first and second embodiments, the protective layer is formed of the InP layer.
Instead of the layer, an InGaAsP layer having a wavelength composition of 1.0 μm or less as in the third and fourth embodiments may be used. Conversely, the third and fourth embodiments may be used. In the above, an InP layer may be used instead of the InGaAsP protective layer.
【００５１】また、上記の各実施の形態においては、ド
ライ・エッチングに伴うダメージ層を除去する際に、エ
ッチャントとして、ＨＦ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ混合液を用
いているが、ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ混合液を用
いても良いものであり、このエッチャントによっても、
ＭＱＷ活性層３３を構成するＩｎＧａＡｓＰウエル層３
７とＩｎＧａＡｓＰバリア層３６とのエッチングレート
を比較的小さくすることができる。[0051] Further, in the above embodiments, when removing the damaged layer due to dry etching, as the etchant, HF: H 2 O 2: it is used of H 2 O mixture, NH 4 An OH: H 2 O 2 : H 2 O mixed solution may be used.
InGaAsP well layer 3 constituting MQW active layer 33
7 and the InGaAsP barrier layer 36 can have a relatively low etching rate.
【００５２】また、上記の第２及び第４の実施の形態に
おいては、熱変形防止層／保護層を二周期としている
が、二周期に限られるものではなく、二周期以上設けて
も良いものであり、それによって、ＧａＡｓ熱変形防止
層の総厚さをより厚くすることができるので、回折格子
の熱変形をより効果的に抑制することができる。In the above-described second and fourth embodiments, the thermal deformation preventing layer / protective layer has two periods. However, the present invention is not limited to two periods, and two or more periods may be provided. Accordingly, the total thickness of the GaAs thermal deformation preventing layer can be made larger, so that the thermal deformation of the diffraction grating can be more effectively suppressed.
【００５３】また、上記の第３及び第４の実施の形態に
おいては、エネルギーバリアの発生を防止するために、
ＩｎＧａＡｓＰバリア層３６とＧａＡｓ熱変形防止層３
４との間にＩｎＰ層３８を設けているが、必ずしも設け
る必要はなく、ＩｎＧａＡｓＰバリア層３６上にＧａＡ
ｓ熱変形防止層３４を直接成長させても良い。In the third and fourth embodiments, in order to prevent the generation of an energy barrier,
InGaAsP barrier layer 36 and GaAs thermal deformation preventing layer 3
The InP layer 38 is provided between the InGaAsP barrier layer 36 and the InGaAs layer 38 but is not necessarily provided.
The s thermal deformation preventing layer 34 may be directly grown.
【００５４】また、上記の各実施の形態の説明において
は、ＤＦＢ半導体レーザとして説明しているが、本発明
はＤＦＢ半導体レーザに限られるものではなく、ＤＢＲ
半導体レーザにも適用されるのである。例えば、ＤＢＲ
半導体レーザを作製する場合には、まず、上記の図３
（ｂ）に示した回折格子をレーザ出射端面の両端にのみ
形成し、次いで、図３（ｃ）に示すようにｎ型ＩｎＰク
ラッド層を表面が平坦になるように形成する。In each of the embodiments described above, a DFB semiconductor laser is described. However, the present invention is not limited to a DFB semiconductor laser, but may be a DBR semiconductor laser.
It is also applied to semiconductor lasers. For example, DBR
When manufacturing a semiconductor laser, first, FIG.
The diffraction grating shown in (b) is formed only at both ends of the laser emission end face, and then an n-type InP cladding layer is formed so as to have a flat surface as shown in FIG.
【００５５】次いで、レーザ出射端面の両端側に向かっ
てテーパ状に拡がり、且つ、中央部においては一定の幅
のストライプ部からなる開口パターンを有するＳｉＯ2
膜を設けたのち、ＩｎＧａＡｓ光ガイド層、ＭＱＷ活性
層、ＩｎＧａＡｓ光ガイド層、及び、ｐ型ＩｎＰ層を順
次ＭＯＶＰＥ法によって成長させ、次いで、新たなＳｉ
Ｏ2 膜等をマスクとしてこれらをストライプ状にメサエ
ッチングすることによってストライプ状メサを形成した
のち、エッチングマスクを選択成長マスクとして埋込層
を選択成長させれば良い。Next, SiO 2 having a tapered opening toward both ends of the laser emission end face and having an opening pattern formed of a stripe portion having a constant width at the center.
After the film is provided, an InGaAs light guide layer, an MQW active layer, an InGaAs light guide layer, and a p-type InP layer are sequentially grown by the MOVPE method.
After forming a stripe-shaped mesa by mesa-etching them in a stripe shape using the O 2 film or the like as a mask, the buried layer may be selectively grown using the etching mask as a selective growth mask.
【００５６】この場合、ＳｉＯ2 膜に設けた開口パター
ンの形状により、レーザ出射端面の端面側におけるＭＱ
Ｗ活性層を構成するバリア層及びウエル層の膜厚は、中
央部よりテーパ状に徐々に薄くなるので量子準位に基づ
く実効的禁制帯幅は中央の能動部に比べて大きくなり、
したがって、回折格子を設けた部分は光導波層となって
ＤＢＲ共振器が構成される。In this case, depending on the shape of the opening pattern provided in the SiO 2 film, the MQM on the end face side of the laser emission end face is changed.
Since the thicknesses of the barrier layer and the well layer constituting the W active layer gradually decrease in a tapered shape from the central portion, the effective bandgap based on the quantum level becomes larger than that of the central active portion.
Therefore, the portion where the diffraction grating is provided serves as an optical waveguide layer to form a DBR resonator.
【００５７】また、本発明は、ＤＦＢ半導体レーザ或い
はＤＢＲ半導体レーザに限られるものではなく、外部と
の光結合或いは相互の光結合を回折格子を用いて行う各
種の光半導体装置をも対象とするものであり、特に、Ｉ
ｎＰ系半導体を用いて気相成長法によって回折格子を有
する光半導体装置を作製する場合に適用されるものであ
る。The present invention is not limited to a DFB semiconductor laser or a DBR semiconductor laser, but also applies to various optical semiconductor devices in which optical coupling with the outside or mutual optical coupling is performed using a diffraction grating. And, in particular, I
The present invention is applied to a case where an optical semiconductor device having a diffraction grating is manufactured by a vapor growth method using an nP-based semiconductor.
【００５８】[0058]
【発明の効果】本発明によれば、深い回折格子を有する
光半導体装置を作製する際に、熱変形防止層として禁制
帯幅が活性層の禁制帯幅より大きなＧａＡｓ層を用い、
且つ、保護層としてＩｎＰまたはＩｎＧａＡｓＰを用い
ているので、ドライ・エッチングに伴うダメージ層の除
去工程においてＧａＡｓ熱変形防止層が消失することが
なく、また、埋込層の形成工程においても保護層が存在
しているのでＧａＡｓ熱変形防止層の熱による消失を抑
制し、それによって、回折格子を設計通りの形状を保っ
たまで埋め込むことが可能になり、ひいては、回折格子
を設けた光半導体装置の信頼性の向上、高性能化に寄与
するところが大きい。According to the present invention, when an optical semiconductor device having a deep diffraction grating is manufactured, a GaAs layer having a forbidden band width larger than the forbidden band width of the active layer is used as a thermal deformation preventing layer.
In addition, since InP or InGaAsP is used as the protective layer, the GaAs thermal deformation prevention layer does not disappear in the step of removing the damaged layer due to dry etching, and the protective layer does not disappear in the step of forming the buried layer. Since it is present, the loss of the GaAs thermal deformation preventing layer due to heat is suppressed, whereby the diffraction grating can be embedded until the designed shape is maintained. It greatly contributes to improvement of reliability and performance.
【図１】本発明の原理的構成の説明図である。FIG. 1 is an explanatory diagram of a basic configuration of the present invention.
【図２】本発明の第１の実施の形態の製造工程の説明図
である。FIG. 2 is an explanatory diagram of a manufacturing process according to the first embodiment of the present invention.
【図３】本発明の第２の実施の形態の製造工程の説明図
である。FIG. 3 is an explanatory diagram of a manufacturing process according to a second embodiment of the present invention.
【図４】本発明の第３の実施の形態の途中までの製造工
程の説明図である。FIG. 4 is an explanatory diagram of a manufacturing process partway through a third embodiment of the present invention.
【図５】本発明の第３の実施の形態の図４以降の製造工
程の説明図である。FIG. 5 is an explanatory diagram of a manufacturing process of the third embodiment of the present invention after FIG. 4;
【図６】本発明の第４の実施の形態のＤＦＢ半導体レー
ザの要部断面図である。FIG. 6 is a sectional view of a principal part of a DFB semiconductor laser according to a fourth embodiment of the present invention.
【図７】従来の二段階成長方法によるＤＦＢ半導体レー
ザの概略的断面図である。FIG. 7 is a schematic cross-sectional view of a DFB semiconductor laser according to a conventional two-stage growth method.
【図８】従来の熱変形防止層を用いたＤＦＢ半導体レー
ザの概略的断面図である。FIG. 8 is a schematic cross-sectional view of a DFB semiconductor laser using a conventional thermal deformation prevention layer.
【図９】ＧａＡｓ熱変形防止層を用いた従来の回折格子
の形成工程の説明図である。FIG. 9 is an explanatory view of a conventional diffraction grating forming process using a GaAs thermal deformation preventing layer.
１ ＩｎＰ基板 ２ 回折格子形成層 ３ ＧａＡｓ熱変形防止層 ４ 半導体保護層 ５ ＧａＡｓ熱変形防止層 ６ 半導体保護層 ７ 回折格子 ８ ダメージ層 ９ 半導体埋込層 １１ ｎ型ＩｎＰ基板 １２ ｎ型ＩｎＧａＡｓＰ層 １３ ｎ型ＧａＡｓ熱変形防止層 １４ ｎ型ＩｎＰ保護層 １５ レジストマスク １６ サイドエッチング部 １７ ｎ型ＩｎＰクラッド層 １８ ＩｎＧａＡｓＰ光ガイド層 １９ ＭＱＷ活性層 ２０ ＩｎＧａＡｓＰ光ガイド層 ２１ ｐ型ＩｎＰクラッド層 ２２ ｐ型ＩｎＧａＡｓＰキャップ層 ２３ ｎ型ＧａＡｓ熱変形防止層 ２４ ｎ型ＩｎＰ保護層 ３１ ｎ型ＩｎＰ基板 ３２ ＩｎＧａＡｓＰ光ガイド層 ３３ ＭＱＷ活性層 ３４ ＧａＡｓ熱変形防止層 ３５ ＩｎＧａＡｓＰ保護層 ３６ ＩｎＧａＡｓＰバリア層 ３７ ＩｎＧａＡｓＰウエル層 ３８ ＩｎＰ層 ３９ レジストマスク ４０ サイドエッチング部 ４１ ＩｎＧａＡｓＰ光ガイド層 ４２ ｐ型ＩｎＰクラッド層 ４３ ｐ型ＩｎＧａＡｓＰキャップ層 ４４ ＧａＡｓ熱変形防止層 ４５ ＩｎＧａＡｓＰ保護層 ５１ ｎ型ＩｎＰ基板 ５２ 回折格子 ５３ ＧａＡｓ熱変形防止層 ５４ ｎ型ＩｎＧａＡｓＰ光ガイド層 ５５ ＩｎＧａＡｓＰ活性層 ５６ ｐ型ＩｎＰクラッド層 ５７ ｐ型ＩｎＧａＡｓＰキャップ層 ６１ ｎ型ＩｎＰ基板 ６２ ＩｎＧａＡｓＰ熱変形防止層 ６３ 回折格子 ６４ ｎ型ＩｎＧａＡｓＰ光ガイド層 ６５ ＩｎＧａＡｓＰ活性層 ６６ ｐ型ＩｎＰクラッド層 ７１ ＩｎＰ基板 ７２ ＧａＡｓ薄膜 ７３ 回折格子 ７４ ＩｎＧａＡｓＰ層 REFERENCE SIGNS LIST 1 InP substrate 2 Diffraction grating forming layer 3 GaAs thermal deformation preventing layer 4 Semiconductor protective layer 5 GaAs thermal deformation preventing layer 6 Semiconductor protective layer 7 Diffraction grating 8 Damage layer 9 Semiconductor buried layer 11 n-type InP substrate 12 n-type InGaAsP layer 13 n-type GaAs thermal deformation preventing layer 14 n-type InP protective layer 15 resist mask 16 side etching portion 17 n-type InP clad layer 18 InGaAsP light guide layer 19 MQW active layer 20 InGaAsP light guide layer 21 p-type InP clad layer 22 p-type InGaAsP Cap layer 23 n-type GaAs thermal deformation prevention layer 24 n-type InP protection layer 31 n-type InP substrate 32 InGaAsP optical guide layer 33 MQW active layer 34 GaAs thermal deformation prevention layer 35 InGaAsP protection layer 36 InGaAsP barrier layer 37 InGaAsP well Reference Signs List 38 InP layer 39 Resist mask 40 Side etching part 41 InGaAsP light guide layer 42 p-type InP clad layer 43 p-type InGaAsP cap layer 44 GaAs thermal deformation prevention layer 45 InGaAsP protective layer 51 n-type InP substrate 52 diffraction grating 53 GaAs thermal deformation prevention Layer 54 n-type InGaAsP optical guide layer 55 InGaAsP active layer 56 p-type InP cladding layer 57 p-type InGaAsP cap layer 61 n-type InP substrate 62 InGaAsP thermal deformation prevention layer 63 diffraction grating 64 n-type InGaAsP optical guide layer 65 InGaAsP active layer 66 p-type InP cladding layer 71 InP substrate 72 GaAs thin film 73 diffraction grating 74 InGaAsP layer
フロントページの続き (72)発明者 藤井 卓也 山梨県中巨摩郡昭和町大字紙漉阿原1000番 地 富士通カンタムデバイス株式会社内 Ｆターム(参考） 5F073 AA64 CA12 CB02 DA05 DA22Continuation of the front page (72) Inventor Takuya Fujii 1000th Azagami Azagami, Showa-cho, Nakakoma-gun, Yamanashi Prefecture F-term in Fujitsu Quantum Devices Co., Ltd. 5F073 AA64 CA12 CB02 DA05 DA22
Claims (3)
ともＩｎを含み且つＶ族元素としてＰとＡｓの少なくと
も一つを含むIII-Ｖ族化合物半導体材料からなる回折格
子形成層を堆積させ、前記回折格子形成層上にＧａＡｓ
熱変形防止層と、前記ＧａＡｓ熱変形防止層を保護する
半導体保護層とを少なくとも１周期以上堆積させたの
ち、前記半導体保護層、前記ＧａＡｓ熱変形防止層、前
記回折格子形成層、及び、前記ＩｎＰ基板の少なくとも
一部をエッチング除去して回折格子を形成し、次いで、
前記回折格子をＩｎＰと格子整合する半導体層で埋め込
むことを特徴とする光半導体装置の製造方法。1. A diffraction grating forming layer comprising a III-V compound semiconductor material containing at least In as a group III element and at least one of P and As as a group V element is deposited on an InP substrate, and the diffraction grating is formed. GaAs on the lattice forming layer
After depositing at least one cycle of a thermal deformation preventing layer and a semiconductor protective layer for protecting the GaAs thermal deformation preventing layer, the semiconductor protective layer, the GaAs thermal deformation preventing layer, the diffraction grating forming layer, and the Etching at least a portion of the InP substrate to form a diffraction grating;
A method for manufacturing an optical semiconductor device, wherein the diffraction grating is embedded with a semiconductor layer lattice-matched to InP.
ＧａＡｓＰのいずれかからなることを特徴とする請求項
１記載の光半導体装置の製造方法。2. The method according to claim 1, wherein the semiconductor protective layer is made of InP or InP.
2. The method for manufacturing an optical semiconductor device according to claim 1, comprising one of GaAsP.
ングによって行うと共に、前記回折格子をＩｎＰと格子
整合する半導体層で埋め込む前に、ＨＦ：Ｈ 2 Ｏ2 ：Ｈ
2 Ｏ混合液或いはＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ混合液
のいずれかを用いて前記回折格子の側面を５〜４０ｎｍ
エッチングすることを特徴とする請求項１または２に記
載の光半導体装置の製造方法。3. The method according to claim 1, wherein the diffraction grating is formed by dry etching.
And the diffraction grating is made of InP and a grating.
Before embedding with a matching semiconductor layer, HF: H TwoOTwo: H
TwoO mixed solution or NHFourOH: HTwoOTwo: HTwoO mixture
The side surface of the diffraction grating by 5 to 40 nm.
3. The method according to claim 1, wherein etching is performed.
Manufacturing method of the optical semiconductor device described above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34565899A JP2001168455A (en) | 1999-12-06 | 1999-12-06 | Manufacturing method for optical semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34565899A JP2001168455A (en) | 1999-12-06 | 1999-12-06 | Manufacturing method for optical semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001168455A true JP2001168455A (en) | 2001-06-22 |
Family
ID=18378097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34565899A Pending JP2001168455A (en) | 1999-12-06 | 1999-12-06 | Manufacturing method for optical semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001168455A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042759A (en) * | 2005-08-01 | 2007-02-15 | Sumitomo Electric Ind Ltd | Method of manufacturing semiconductor light emitting device |
| US7816160B2 (en) | 2008-04-01 | 2010-10-19 | Mitsubishi Electric Corporation | Manufacturing method for semiconductor device |
| JP2016103594A (en) * | 2014-11-28 | 2016-06-02 | 三菱電機株式会社 | Semiconductor optical element and surface emitting semiconductor optical element |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6264456A (en) * | 1985-09-17 | 1987-03-23 | Nisshin Steel Co Ltd | Continuous casting device for thin sheet of steel |
| JPS63200580A (en) * | 1987-02-17 | 1988-08-18 | Nec Corp | Semiconductor laser and manufacture thereof |
| JPH0513870A (en) * | 1991-07-04 | 1993-01-22 | Fujitsu Ltd | Distributed feedback type semiconductor laser device and its manufacture |
| JPH0964456A (en) * | 1995-08-23 | 1997-03-07 | Fujitsu Ltd | Distributed feedback semiconductor laser and its manufacture |
| JPH1187844A (en) * | 1997-07-08 | 1999-03-30 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor optical coupling circuit and its manufacture |
| JPH11233898A (en) * | 1997-12-03 | 1999-08-27 | Canon Inc | Distributed feedback type semiconductor laser and driving method thereof |
| JPH11243256A (en) * | 1997-12-03 | 1999-09-07 | Canon Inc | Distributed feedback type semiconductor laser and driving thereof |
| JP2001102355A (en) * | 1999-07-26 | 2001-04-13 | Sharp Corp | Method of manufacturing semiconductor laminate, semiconductor, and laser and manufacturing method therefor |
-
1999
- 1999-12-06 JP JP34565899A patent/JP2001168455A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6264456A (en) * | 1985-09-17 | 1987-03-23 | Nisshin Steel Co Ltd | Continuous casting device for thin sheet of steel |
| JPS63200580A (en) * | 1987-02-17 | 1988-08-18 | Nec Corp | Semiconductor laser and manufacture thereof |
| JPH0513870A (en) * | 1991-07-04 | 1993-01-22 | Fujitsu Ltd | Distributed feedback type semiconductor laser device and its manufacture |
| JPH0964456A (en) * | 1995-08-23 | 1997-03-07 | Fujitsu Ltd | Distributed feedback semiconductor laser and its manufacture |
| JPH1187844A (en) * | 1997-07-08 | 1999-03-30 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor optical coupling circuit and its manufacture |
| JPH11233898A (en) * | 1997-12-03 | 1999-08-27 | Canon Inc | Distributed feedback type semiconductor laser and driving method thereof |
| JPH11243256A (en) * | 1997-12-03 | 1999-09-07 | Canon Inc | Distributed feedback type semiconductor laser and driving thereof |
| JP2001102355A (en) * | 1999-07-26 | 2001-04-13 | Sharp Corp | Method of manufacturing semiconductor laminate, semiconductor, and laser and manufacturing method therefor |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042759A (en) * | 2005-08-01 | 2007-02-15 | Sumitomo Electric Ind Ltd | Method of manufacturing semiconductor light emitting device |
| US7816160B2 (en) | 2008-04-01 | 2010-10-19 | Mitsubishi Electric Corporation | Manufacturing method for semiconductor device |
| JP2016103594A (en) * | 2014-11-28 | 2016-06-02 | 三菱電機株式会社 | Semiconductor optical element and surface emitting semiconductor optical element |
| US20160156154A1 (en) * | 2014-11-28 | 2016-06-02 | Mitsubishi Electric Corporation | Semiconductor optical element and surface-emitting semiconductor optical element |
| CN105655868A (en) * | 2014-11-28 | 2016-06-08 | 三菱电机株式会社 | Semiconductor optical element and surface-emitting semiconductor optical element |
| US9685764B2 (en) * | 2014-11-28 | 2017-06-20 | Mitsubishi Electric Corporation | Semiconductor optical element and surface-emitting semiconductor optical element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827326B2 (en) | Manufacturing method of semiconductor laser | |
| JPH03208388A (en) | Semiconductor laser, manufacture thereof and diffusion of impurity | |
| JP5027647B2 (en) | Embedded heterostructure devices fabricated by single step MOCVD | |
| JPH09139550A (en) | Manufacture of semiconductor laser device, and semiconductor laser device | |
| JP2924852B2 (en) | Optical semiconductor device and method of manufacturing the same | |
| JP4002422B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2822868B2 (en) | Manufacturing method of semiconductor laser | |
| JP2001168455A (en) | Manufacturing method for optical semiconductor device | |
| US5304507A (en) | Process for manufacturing semiconductor laser having low oscillation threshold current | |
| JP2982685B2 (en) | Optical semiconductor device | |
| US5805628A (en) | Semiconductor laser | |
| JP3621155B2 (en) | Semiconductor laser manufacturing method | |
| JPH09237940A (en) | Semiconductor device and manufacture thereof | |
| JP2542570B2 (en) | Method for manufacturing optical integrated device | |
| JP4415440B2 (en) | Manufacturing method of semiconductor laser | |
| JP3022351B2 (en) | Optical semiconductor device and method of manufacturing the same | |
| JP2911270B2 (en) | Visible light laser diode and method of manufacturing the same | |
| JP2500615B2 (en) | Method for manufacturing embedded optical semiconductor device | |
| JP3206589B2 (en) | Optical semiconductor device | |
| KR100200304B1 (en) | A method of laser diode | |
| JP2000208872A (en) | Semiconductor element and its manufacture | |
| JP2006216752A (en) | Manufacturing method for diffraction grating and semiconductor laser | |
| JP2005268573A (en) | Semiconductor light emitting element using self-forming quantum dot | |
| JPH08330665A (en) | Manufacture of optical semiconductor laser | |
| JPH10242563A (en) | Manufacture of semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100330 |