JP2001168301A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001168301A JP2001168301A JP35089499A JP35089499A JP2001168301A JP 2001168301 A JP2001168301 A JP 2001168301A JP 35089499 A JP35089499 A JP 35089499A JP 35089499 A JP35089499 A JP 35089499A JP 2001168301 A JP2001168301 A JP 2001168301A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- insulating film
- film
- semiconductor device
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Abstract
(57)【要約】
【課題】 キャパシタとして正常な動作を行うのに必要
な容量を確保した上で、リーク電流を抑制する。 【解決手段】 開示される半導体装置は、キャパシタ１
０は、窒化チタン膜から成る下部電極８Ａと、この下部
電極８Ａ上に形成された酸化タンタル膜から成る第１の
容量絶縁膜９Ａと、この第１の容量絶縁膜９Ａと下部電
極８Ａとの界面に形成された酸化チタン膜から成る膜厚
が０．２〜１ｎｍの第２の容量絶縁膜１１Ａと、第１の
容量絶縁膜９Ａ上に形成された窒化チタン膜から成る上
部電極１２Ａとから構成され、下部電極８Ａが容量コン
タクト１３を通じてＮ型拡散領域５に接続されている。
な容量を確保した上で、リーク電流を抑制する。 【解決手段】 開示される半導体装置は、キャパシタ１
０は、窒化チタン膜から成る下部電極８Ａと、この下部
電極８Ａ上に形成された酸化タンタル膜から成る第１の
容量絶縁膜９Ａと、この第１の容量絶縁膜９Ａと下部電
極８Ａとの界面に形成された酸化チタン膜から成る膜厚
が０．２〜１ｎｍの第２の容量絶縁膜１１Ａと、第１の
容量絶縁膜９Ａ上に形成された窒化チタン膜から成る上
部電極１２Ａとから構成され、下部電極８Ａが容量コン
タクト１３を通じてＮ型拡散領域５に接続されている。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に係り、詳しくは、高誘電率絶縁膜から成
る容量絶縁膜を用いて構成したキャパシタを備える半導
体装置及びその製造方法に関する。
その製造方法に係り、詳しくは、高誘電率絶縁膜から成
る容量絶縁膜を用いて構成したキャパシタを備える半導
体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体装置の代表として知られているＬ
ＳＩ（大規模集積回路）は、メモリ製品とロジック製品
とに大別されるが、最近の半導体製造技術の進歩につれ
て、特に前者における発展がめざましい。また、メモリ
製品は、ＤＲＡＭ(Dynamic Random Access Memory)と、
ＳＲＡＭ（Static Random Access Memory）とに分類さ
れるが、これらのメモリ製品はほとんどが、集積度の点
で優れているＭＯＳ(Metal Oxide Semiconductor)トラ
ンジスタによって構成されている。また、ＤＲＡＭはＳ
ＲＡＭに比較して上述したような高集積化の利点をより
大きく生かせるため、コストダウンが図れるので、情報
機器等の各種の記憶装置に広く適用されている。
ＳＩ（大規模集積回路）は、メモリ製品とロジック製品
とに大別されるが、最近の半導体製造技術の進歩につれ
て、特に前者における発展がめざましい。また、メモリ
製品は、ＤＲＡＭ(Dynamic Random Access Memory)と、
ＳＲＡＭ（Static Random Access Memory）とに分類さ
れるが、これらのメモリ製品はほとんどが、集積度の点
で優れているＭＯＳ(Metal Oxide Semiconductor)トラ
ンジスタによって構成されている。また、ＤＲＡＭはＳ
ＲＡＭに比較して上述したような高集積化の利点をより
大きく生かせるため、コストダウンが図れるので、情報
機器等の各種の記憶装置に広く適用されている。
【０００３】ＤＲＡＭはキャパシタを情報記憶用容量素
子として利用して、その電荷の有無により情報を記憶す
るので、記憶情報の大容量化に伴って半導体基板上に形
成される個々のキャパシタの占有面積は制約されてく
る。したがって、それぞれのキャパシタのキャパシタン
ス（容量）を増加させる工夫が必要になる。もしキャパ
シタの容量が情報を記憶するのに十分な値を有していな
いと、外部からのノイズ信号等により容易に誤動作する
ようになるので、ソフトエラーで代表されるようなエラ
ーが生じ易くなる。
子として利用して、その電荷の有無により情報を記憶す
るので、記憶情報の大容量化に伴って半導体基板上に形
成される個々のキャパシタの占有面積は制約されてく
る。したがって、それぞれのキャパシタのキャパシタン
ス（容量）を増加させる工夫が必要になる。もしキャパ
シタの容量が情報を記憶するのに十分な値を有していな
いと、外部からのノイズ信号等により容易に誤動作する
ようになるので、ソフトエラーで代表されるようなエラ
ーが生じ易くなる。
【０００４】上述のキャパシタの容量を増加させるに
は、容量絶縁膜として誘電率の大きい絶縁材料を用いる
必要があり、従来から、高誘電率絶縁材料の代表として
金属酸化膜の一種である酸化タンタル（Ｔａ2Ｏ5）膜が
広く用いられている。この酸化タンタル膜は、容量絶縁
膜として従来から用いられている酸化シリコン（ＳｉＯ
2）膜と比べて略１０倍の大きさの誘電率を有し、また
同様に従来から用いられている窒化シリコン（Ｓｉ
3Ｎ4）膜と比べて略４倍の大きさの誘電率（２５〜３
０）を有している。したがって、酸化タンタル膜を容量
絶縁膜として用いてキャパシタを構成することにより、
高容量化を図ることができるようになる。
は、容量絶縁膜として誘電率の大きい絶縁材料を用いる
必要があり、従来から、高誘電率絶縁材料の代表として
金属酸化膜の一種である酸化タンタル（Ｔａ2Ｏ5）膜が
広く用いられている。この酸化タンタル膜は、容量絶縁
膜として従来から用いられている酸化シリコン（ＳｉＯ
2）膜と比べて略１０倍の大きさの誘電率を有し、また
同様に従来から用いられている窒化シリコン（Ｓｉ
3Ｎ4）膜と比べて略４倍の大きさの誘電率（２５〜３
０）を有している。したがって、酸化タンタル膜を容量
絶縁膜として用いてキャパシタを構成することにより、
高容量化を図ることができるようになる。
【０００５】また、酸化タンタル膜を容量絶縁膜として
用いると共に、この容量絶縁膜の両面に形成する下部電
極及び上部電極を、ＣＶＤ(Chemical Vapor Depositio
n)法によりステップカバレッジに優れた薄膜として形成
できる窒化チタン（ＴｉＮ）膜を用いて構成するように
したＭＩＭ(Metal Insulator Metal)構造のキャパシタ
が広く採用されている。
用いると共に、この容量絶縁膜の両面に形成する下部電
極及び上部電極を、ＣＶＤ(Chemical Vapor Depositio
n)法によりステップカバレッジに優れた薄膜として形成
できる窒化チタン（ＴｉＮ）膜を用いて構成するように
したＭＩＭ(Metal Insulator Metal)構造のキャパシタ
が広く採用されている。
【０００６】図１５は、そのようなＭＩＭ構造のキャパ
シタ（以下、単にキャパシタと称する）を備えた従来の
半導体装置の構成を示す断面図である。同半導体装置
は、図１５に示すように、例えばＰ型シリコン基板５１
に形成された素子分離用絶縁膜５２により囲まれた活性
領域に、ゲート酸化膜５３及びゲート電極（ワードライ
ン）５４が形成され、ソース領域又はドレイン領域を構
成するＮ型拡散領域５５が選択的に形成されて、表面は
酸化シリコン膜等から成る層間絶縁膜５６で覆われてい
る。なお、説明を簡単にするため、Ｎ型拡散領域５５は
一方の領域のみを示している。
シタ（以下、単にキャパシタと称する）を備えた従来の
半導体装置の構成を示す断面図である。同半導体装置
は、図１５に示すように、例えばＰ型シリコン基板５１
に形成された素子分離用絶縁膜５２により囲まれた活性
領域に、ゲート酸化膜５３及びゲート電極（ワードライ
ン）５４が形成され、ソース領域又はドレイン領域を構
成するＮ型拡散領域５５が選択的に形成されて、表面は
酸化シリコン膜等から成る層間絶縁膜５６で覆われてい
る。なお、説明を簡単にするため、Ｎ型拡散領域５５は
一方の領域のみを示している。
【０００７】Ｎ型拡散領域５５の表面の層間絶縁膜５６
にはコンタクトホール５７が形成されて、このコンタク
トホール５７にはＮ型拡散領域５５に接続されるように
キャパシタ６１が形成されている。このキャパシタ６１
は、窒化チタン膜から成る下部電極５８Ａと、この下部
電極５８Ａ上に形成された酸化タンタル膜から成る容量
絶縁膜５９Ａと、この容量絶縁膜５９Ａ上に形成された
窒化チタン膜から成る上部電極６０Ａとから構成されて
いる。次に、図１７及び１８を参照して、同半導体装置
の製造方法について工程順に説明する。
にはコンタクトホール５７が形成されて、このコンタク
トホール５７にはＮ型拡散領域５５に接続されるように
キャパシタ６１が形成されている。このキャパシタ６１
は、窒化チタン膜から成る下部電極５８Ａと、この下部
電極５８Ａ上に形成された酸化タンタル膜から成る容量
絶縁膜５９Ａと、この容量絶縁膜５９Ａ上に形成された
窒化チタン膜から成る上部電極６０Ａとから構成されて
いる。次に、図１７及び１８を参照して、同半導体装置
の製造方法について工程順に説明する。
【０００８】まず、図１７（ａ）に示すように、例えば
Ｐ型シリコン基板５１に、周知のＬＯＣＯＳ(Local Oxi
dation of Silicon)法等により酸化シリコン膜から成る
素子分離用絶縁膜５２を形成した後、この素子分離用絶
縁膜５２により囲まれた活性領域に酸化シリコン膜、多
結晶シリコン膜を順次に形成し、これら酸化シリコン膜
及び多結晶シリコン膜を所望の形状にパターニングして
ゲート酸化膜５３及びゲート電極５４を形成する。次
に、ゲート酸化膜５３及びゲート電極５４をマスクとす
るセルフアラインにより、イオン注入法等の周知の不純
物導入方法によりＮ型不純物をシリコン基板５１に導入
して、ソース領域又はドレイン領域を構成するＮ型拡散
領域５５を選択的に形成した後、ＣＶＤ法等により全面
に酸化シリコン膜等から成る層間絶縁膜５６を形成す
る。
Ｐ型シリコン基板５１に、周知のＬＯＣＯＳ(Local Oxi
dation of Silicon)法等により酸化シリコン膜から成る
素子分離用絶縁膜５２を形成した後、この素子分離用絶
縁膜５２により囲まれた活性領域に酸化シリコン膜、多
結晶シリコン膜を順次に形成し、これら酸化シリコン膜
及び多結晶シリコン膜を所望の形状にパターニングして
ゲート酸化膜５３及びゲート電極５４を形成する。次
に、ゲート酸化膜５３及びゲート電極５４をマスクとす
るセルフアラインにより、イオン注入法等の周知の不純
物導入方法によりＮ型不純物をシリコン基板５１に導入
して、ソース領域又はドレイン領域を構成するＮ型拡散
領域５５を選択的に形成した後、ＣＶＤ法等により全面
に酸化シリコン膜等から成る層間絶縁膜５６を形成す
る。
【０００９】次に、図１７（ｂ）に示すように、フォト
リソグラフィ法によりＮ型拡散領域５５の表面の層間絶
縁膜５６にコンタクトホール５７を形成した後、ＣＶＤ
法等により、全面に下部電極膜となる窒化チタン膜５８
を形成する。次に、図１８（ｃ）に示すように、ＣＶＤ
法等により、酸素を含む雰囲気中で窒化チタン膜５８上
に容量絶縁膜となる酸化タンタル膜５９を形成する。
リソグラフィ法によりＮ型拡散領域５５の表面の層間絶
縁膜５６にコンタクトホール５７を形成した後、ＣＶＤ
法等により、全面に下部電極膜となる窒化チタン膜５８
を形成する。次に、図１８（ｃ）に示すように、ＣＶＤ
法等により、酸素を含む雰囲気中で窒化チタン膜５８上
に容量絶縁膜となる酸化タンタル膜５９を形成する。
【００１０】次に、シリコン基板５１を、ＵＶ(Ultra-V
iolet)−Ｏ3（紫外線照射によるオゾン雰囲気）から成
る酸化性雰囲気中で、略５００℃で熱処理（アニール処
理）して、酸化タンタル膜５９の酸化を行うことによ
り、酸化タンタル膜５９が容量絶縁膜として十分な役割
を担うように膜質の改善を行う。すなわち、酸化タンタ
ル膜５９を容量絶縁膜として用いる場合は、リーク特性
上で難点があるので、酸化処理を行うことにより絶縁性
を高めてリーク電流を抑制するようにしている。具体的
には、例えば酸化タンタル膜５９が十分に酸化されてい
ない膜（Ｔａ2Ｏx、ｘ≦４）の場合は、この酸化タンタ
ル膜５９の十分な酸化を行って安定な膜（Ｔａ2Ｏ5）に
変質させるような改善を行っている。
iolet)−Ｏ3（紫外線照射によるオゾン雰囲気）から成
る酸化性雰囲気中で、略５００℃で熱処理（アニール処
理）して、酸化タンタル膜５９の酸化を行うことによ
り、酸化タンタル膜５９が容量絶縁膜として十分な役割
を担うように膜質の改善を行う。すなわち、酸化タンタ
ル膜５９を容量絶縁膜として用いる場合は、リーク特性
上で難点があるので、酸化処理を行うことにより絶縁性
を高めてリーク電流を抑制するようにしている。具体的
には、例えば酸化タンタル膜５９が十分に酸化されてい
ない膜（Ｔａ2Ｏx、ｘ≦４）の場合は、この酸化タンタ
ル膜５９の十分な酸化を行って安定な膜（Ｔａ2Ｏ5）に
変質させるような改善を行っている。
【００１１】次に、図１８（ｄ）に示すように、ＣＶＤ
法等により、酸化タンタル膜５９上に上部電極膜となる
窒化チタン膜６０を形成する。次に、フォトリソグラフ
ィ法により、窒化チタン膜５８、酸化タンタル膜５９及
び窒化チタン膜６０をパターニングすることにより上部
電極６０Ａを形成して、図１５に示したようなキャパシ
タ６１を備えた半導体装置を完成させる。
法等により、酸化タンタル膜５９上に上部電極膜となる
窒化チタン膜６０を形成する。次に、フォトリソグラフ
ィ法により、窒化チタン膜５８、酸化タンタル膜５９及
び窒化チタン膜６０をパターニングすることにより上部
電極６０Ａを形成して、図１５に示したようなキャパシ
タ６１を備えた半導体装置を完成させる。
【００１２】ところで、従来の半導体装置の製造方法で
は、下部電極５８Ａとなる窒化チタン膜５８は酸化し易
いので、上述のシリコン基板５１の酸化性雰囲気中での
熱処理時に酸化されて、図１４に示すように、窒化チタ
ン膜５８から成る下部電極５８Ａの表面に酸化チタン
（ＴｉＯ2）膜５８Ｂが形成されるようになる。そし
て、この酸化チタン膜５８Ｂが低誘電率膜として働いて
しまうという不都合が生ずる。このように、下部電極５
８Ａと容量絶縁膜５９Ａとの界面に低誘電率膜である酸
化チタン膜５８Ｂが形成されると、この酸化チタン膜５
８Ｂは容量絶縁膜５９Ａと直列に接続されて容量絶縁膜
の一部として働くようになるので、キャパシタ６１の総
容量は低誘電率膜の影響を受けて低下するようになる。
したがって、高誘電率膜である酸化タンタル膜を用いて
も、キャパシタの高容量化を図ることが困難になる。
は、下部電極５８Ａとなる窒化チタン膜５８は酸化し易
いので、上述のシリコン基板５１の酸化性雰囲気中での
熱処理時に酸化されて、図１４に示すように、窒化チタ
ン膜５８から成る下部電極５８Ａの表面に酸化チタン
（ＴｉＯ2）膜５８Ｂが形成されるようになる。そし
て、この酸化チタン膜５８Ｂが低誘電率膜として働いて
しまうという不都合が生ずる。このように、下部電極５
８Ａと容量絶縁膜５９Ａとの界面に低誘電率膜である酸
化チタン膜５８Ｂが形成されると、この酸化チタン膜５
８Ｂは容量絶縁膜５９Ａと直列に接続されて容量絶縁膜
の一部として働くようになるので、キャパシタ６１の総
容量は低誘電率膜の影響を受けて低下するようになる。
したがって、高誘電率膜である酸化タンタル膜を用いて
も、キャパシタの高容量化を図ることが困難になる。
【００１３】ここで、酸化チタン膜の誘電率について
は、例えば、Japan Journal of Applied Physics (Vol.
38(1999), pp.6034-6038)に記載されている。この文献
には、図１９に示すように、熱処理温度（横軸）と誘電
率（縦軸）との関係が図示されており、酸化チタン膜の
誘電率は熱処理温度により変化することが説明されてい
る。一例として、略６００℃で熱処理した場合には、略
２２の誘電率が得られることが図示されており、さらに
低い温度で熱処理した場合には誘電率は低下する傾向に
ある。上述したような熱処理により、下部電極５８Ａと
なる窒化チタン膜５８の表面に形成された酸化チタン膜
５８Ｂの誘電率は、略１５以下となって、酸化タンタル
膜５９の誘電率（前述したように２５〜３０）に比較す
るとかなり低くなる。
は、例えば、Japan Journal of Applied Physics (Vol.
38(1999), pp.6034-6038)に記載されている。この文献
には、図１９に示すように、熱処理温度（横軸）と誘電
率（縦軸）との関係が図示されており、酸化チタン膜の
誘電率は熱処理温度により変化することが説明されてい
る。一例として、略６００℃で熱処理した場合には、略
２２の誘電率が得られることが図示されており、さらに
低い温度で熱処理した場合には誘電率は低下する傾向に
ある。上述したような熱処理により、下部電極５８Ａと
なる窒化チタン膜５８の表面に形成された酸化チタン膜
５８Ｂの誘電率は、略１５以下となって、酸化タンタル
膜５９の誘電率（前述したように２５〜３０）に比較す
るとかなり低くなる。
【００１４】一方、低誘電率膜である酸化チタン膜５８
Ｂは、キャパシタの総容量を低下させるように働くもの
の、キャパシタのリーク電流を抑制するリークストッパ
膜として機能するという利点を有している。したがっ
て、酸化チタン膜５８Ｂが全く形成されない場合は、リ
ーク電流は増加する傾向になる。但し、酸化チタン膜５
８Ｂは容量絶縁膜の一部として働くため、膜厚があまり
厚くなると、キャパシタの容量はより低下することにな
る。
Ｂは、キャパシタの総容量を低下させるように働くもの
の、キャパシタのリーク電流を抑制するリークストッパ
膜として機能するという利点を有している。したがっ
て、酸化チタン膜５８Ｂが全く形成されない場合は、リ
ーク電流は増加する傾向になる。但し、酸化チタン膜５
８Ｂは容量絶縁膜の一部として働くため、膜厚があまり
厚くなると、キャパシタの容量はより低下することにな
る。
【００１５】ここで、前述したようなＵＶ−Ｏ3による
酸化処理は、比較的高い温度で行う強い酸化の場合と、
比較的低い温度で行う弱い酸化の場合とでは、完成され
たキャパシタのリーク特性が異なってくる。図２０は、
一例として略５００℃で、略１０分間、酸化処理するこ
とにより強い酸化を行って完成されたキャパシタのリー
ク特性を示すもので、印加電圧（横軸）とリーク電流
（縦軸）との関係を示す図である。一方、図２１は、一
例として略４００℃で、略１０分間、酸化処理すること
により弱い酸化を行って完成されたキャパシタのリーク
特性を示している。
酸化処理は、比較的高い温度で行う強い酸化の場合と、
比較的低い温度で行う弱い酸化の場合とでは、完成され
たキャパシタのリーク特性が異なってくる。図２０は、
一例として略５００℃で、略１０分間、酸化処理するこ
とにより強い酸化を行って完成されたキャパシタのリー
ク特性を示すもので、印加電圧（横軸）とリーク電流
（縦軸）との関係を示す図である。一方、図２１は、一
例として略４００℃で、略１０分間、酸化処理すること
により弱い酸化を行って完成されたキャパシタのリーク
特性を示している。
【００１６】 図２０と図２１とを比較して明らかなよ
うに、強い酸化を行って完成されたキャパシタにより得
られた図２０の特性は、下部電極の表面に形成される酸
化チタン膜の膜厚が大きくなるのでリーク電流は小さく
なるものの、酸化シリコン膜換算膜厚ｔｅｑが略３．２
ｎｍと相対的に大きくなるので容量は小さくなる。一
方、弱い酸化を行って完成されたキャパシタにより得ら
れた図２１の特性は、下部電極の表面に形成される酸化
チタン膜の膜厚が小さいので容量は大きくなるものの、
酸化シリコン膜換算膜厚ｔｅｑが２．５ｎｍと相対的に
小さくなるのでリーク電流は増加する。
うに、強い酸化を行って完成されたキャパシタにより得
られた図２０の特性は、下部電極の表面に形成される酸
化チタン膜の膜厚が大きくなるのでリーク電流は小さく
なるものの、酸化シリコン膜換算膜厚ｔｅｑが略３．２
ｎｍと相対的に大きくなるので容量は小さくなる。一
方、弱い酸化を行って完成されたキャパシタにより得ら
れた図２１の特性は、下部電極の表面に形成される酸化
チタン膜の膜厚が小さいので容量は大きくなるものの、
酸化シリコン膜換算膜厚ｔｅｑが２．５ｎｍと相対的に
小さくなるのでリーク電流は増加する。
【００１７】ここで、酸化シリコン膜換算膜厚ｔｅｑ
は、所定の容量を得るために必要な酸化シリコン膜に換
算した膜厚を示しており、小さくなるほど優れているこ
とを示している。このように、容量絶縁膜として用いた
酸化タンタル膜５９の膜質の改善を行うために施した熱
処理時に、キャパシタ６１の下部電極５８Ａの表面に形
成された酸化チタン膜５８Ｂから成る低誘電率膜の存在
は必要であるものの、この低誘電率膜の膜厚はキャパシ
タの容量とリーク特性との間で相反する関係となる。
は、所定の容量を得るために必要な酸化シリコン膜に換
算した膜厚を示しており、小さくなるほど優れているこ
とを示している。このように、容量絶縁膜として用いた
酸化タンタル膜５９の膜質の改善を行うために施した熱
処理時に、キャパシタ６１の下部電極５８Ａの表面に形
成された酸化チタン膜５８Ｂから成る低誘電率膜の存在
は必要であるものの、この低誘電率膜の膜厚はキャパシ
タの容量とリーク特性との間で相反する関係となる。
【００１８】下部電極と容量絶縁膜との界面での低誘電
率膜の形成を防止して、容量が大きくリーク電流の小さ
なキャパシタを実現する半導体装置及びその製造方法
が、例えば特開平７−１４９９２号公報に開示されてい
る。同半導体装置は、図２２に示すように、シリコン基
板７１上に形成されたＴａ（タンタル）膜から成る膜厚
が略１００ｎｍの下部電極７２と、この下部電極７２上
に形成された酸化タンタル膜から成る膜厚が略５ｎｍの
第１の容量絶縁膜７３と、この第１の容量絶縁膜７３上
に形成された膜厚が略２５ｎｍの酸化チタン膜から成る
第２の容量絶縁膜７４と、この第２の容量絶縁膜７４上
に形成された窒化チタン膜から成る膜厚が略１００ｎｍ
の上部電極７５とから構成されたキャパシタ７０を備え
ている。
率膜の形成を防止して、容量が大きくリーク電流の小さ
なキャパシタを実現する半導体装置及びその製造方法
が、例えば特開平７−１４９９２号公報に開示されてい
る。同半導体装置は、図２２に示すように、シリコン基
板７１上に形成されたＴａ（タンタル）膜から成る膜厚
が略１００ｎｍの下部電極７２と、この下部電極７２上
に形成された酸化タンタル膜から成る膜厚が略５ｎｍの
第１の容量絶縁膜７３と、この第１の容量絶縁膜７３上
に形成された膜厚が略２５ｎｍの酸化チタン膜から成る
第２の容量絶縁膜７４と、この第２の容量絶縁膜７４上
に形成された窒化チタン膜から成る膜厚が略１００ｎｍ
の上部電極７５とから構成されたキャパシタ７０を備え
ている。
【００１９】上述の構成のキャパシタ７０によれば、容
量絶縁膜を、酸化タンタル膜から成る第１の容量絶縁膜
７３（誘電率は２０以上と記載されている）と、酸化チ
タン膜から成る第２の容量絶縁膜７４（誘電率は１００
以上と記載されている）とから構成することにより、下
部電極７２と第２の容量絶縁膜７４との界面には低誘電
率膜は形成されずに高誘電率膜である第１の容量絶縁膜
７３が形成されているので、容量が大きくリーク電流の
小さなキャパシタを実現することができるとされてい
る。
量絶縁膜を、酸化タンタル膜から成る第１の容量絶縁膜
７３（誘電率は２０以上と記載されている）と、酸化チ
タン膜から成る第２の容量絶縁膜７４（誘電率は１００
以上と記載されている）とから構成することにより、下
部電極７２と第２の容量絶縁膜７４との界面には低誘電
率膜は形成されずに高誘電率膜である第１の容量絶縁膜
７３が形成されているので、容量が大きくリーク電流の
小さなキャパシタを実現することができるとされてい
る。
【００２０】次に、図２３を参照して、同半導体装置の
製造方法について工程順に説明する。 まず、図２３
（ａ）に示すように、シリコン基板７１上に、スパッタ
法によりタンタル膜７２Ａ及びチタン膜７４Ａを順次に
形成する。次に、図２３（ｂ）に示すように、プラズマ
酸化法によりチタン膜７４Ａを完全に酸化して酸化チタ
ン膜７４Ｂを形成すると同時に、タンタル膜７２Ａの表
面のみを酸化して酸化タンタル膜７２Ｂを形成する。次
に、酸化チタン膜７４Ｂ上に窒化チタン膜を形成した
後、この窒化チタン膜を通常のフォトリソグラフィ法に
より所望の形状にパターニングさせて上部電極７５を形
成することにより、図２２のキャパシタ７０を完成させ
る。
製造方法について工程順に説明する。 まず、図２３
（ａ）に示すように、シリコン基板７１上に、スパッタ
法によりタンタル膜７２Ａ及びチタン膜７４Ａを順次に
形成する。次に、図２３（ｂ）に示すように、プラズマ
酸化法によりチタン膜７４Ａを完全に酸化して酸化チタ
ン膜７４Ｂを形成すると同時に、タンタル膜７２Ａの表
面のみを酸化して酸化タンタル膜７２Ｂを形成する。次
に、酸化チタン膜７４Ｂ上に窒化チタン膜を形成した
後、この窒化チタン膜を通常のフォトリソグラフィ法に
より所望の形状にパターニングさせて上部電極７５を形
成することにより、図２２のキャパシタ７０を完成させ
る。
【００２１】
【発明が解決しようとする課題】ところで、上記公報記
載の従来の半導体装置及びその製造方法では、容量絶縁
膜として用いられている酸化チタン膜が高誘電率膜とし
て機能するのが困難なので、大きな容量が得られない、
という問題がある。すなわち、上記公報には、図２２に
示したようなキャパシタ７０を構成している第２の容量
絶縁膜７４として用いられている酸化チタン膜は、１０
０以上の誘電率が得られると記載されているが、図１９
に示したように、酸化チタン膜の誘電率は熱処理温度に
より変化してくるので、上記公報に記載されているよう
にプラズマ酸化により高誘電率膜を安定に形成するのは
困難となる。
載の従来の半導体装置及びその製造方法では、容量絶縁
膜として用いられている酸化チタン膜が高誘電率膜とし
て機能するのが困難なので、大きな容量が得られない、
という問題がある。すなわち、上記公報には、図２２に
示したようなキャパシタ７０を構成している第２の容量
絶縁膜７４として用いられている酸化チタン膜は、１０
０以上の誘電率が得られると記載されているが、図１９
に示したように、酸化チタン膜の誘電率は熱処理温度に
より変化してくるので、上記公報に記載されているよう
にプラズマ酸化により高誘電率膜を安定に形成するのは
困難となる。
【００２２】むしろ、プラズマ酸化により形成された酸
化チタン膜は、誘電率がばらついて、図１６で説明した
ように下部電極５８Ａの表面が酸化された酸化チタン膜
５８Ｂのように、誘電率が略１５以下の低誘電率膜が形
成される可能性が強い。このように、キャパシタの容量
を決定する容量絶縁膜の誘電率がばらつき易くなってい
ると、キャパシタとして正常な動作を行うのに必要な容
量を確保するのが困難になる。
化チタン膜は、誘電率がばらついて、図１６で説明した
ように下部電極５８Ａの表面が酸化された酸化チタン膜
５８Ｂのように、誘電率が略１５以下の低誘電率膜が形
成される可能性が強い。このように、キャパシタの容量
を決定する容量絶縁膜の誘電率がばらつき易くなってい
ると、キャパシタとして正常な動作を行うのに必要な容
量を確保するのが困難になる。
【００２３】この発明は、上述の事情に鑑みてなされた
もので、キャパシタとして正常な動作を行うのに必要な
容量を確保した上で、リーク電流を抑制することができ
るようにした半導体装置及びその製造方法を提供するこ
とを目的としている。
もので、キャパシタとして正常な動作を行うのに必要な
容量を確保した上で、リーク電流を抑制することができ
るようにした半導体装置及びその製造方法を提供するこ
とを目的としている。
【００２４】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、半導体基板の一つの拡散領
域に接続されるように形成されるキャパシタを備える半
導体装置に係り、上記キャパシタは、上記拡散領域に接
続されるように形成された金属膜から成る下部電極と、
該下部電極上に形成された高誘電率絶縁膜から成る第１
の容量絶縁膜と、該第１の容量絶縁膜と上記下部電極と
の界面に形成された該下部電極の構成金属の酸化膜から
成り、上記第１の容量絶縁膜よりも低誘電率の所定の膜
厚の第２の容量絶縁膜と、上記第１の容量絶縁膜上に形
成された金属膜から成る上部電極とから構成されたこと
を特徴としている。
に、請求項１記載の発明は、半導体基板の一つの拡散領
域に接続されるように形成されるキャパシタを備える半
導体装置に係り、上記キャパシタは、上記拡散領域に接
続されるように形成された金属膜から成る下部電極と、
該下部電極上に形成された高誘電率絶縁膜から成る第１
の容量絶縁膜と、該第１の容量絶縁膜と上記下部電極と
の界面に形成された該下部電極の構成金属の酸化膜から
成り、上記第１の容量絶縁膜よりも低誘電率の所定の膜
厚の第２の容量絶縁膜と、上記第１の容量絶縁膜上に形
成された金属膜から成る上部電極とから構成されたこと
を特徴としている。
【００２５】請求項２記載の発明は、半導体基板の一つ
の拡散領域に接続されるように形成されるキャパシタを
備える半導体装置に係り、上記キャパシタは、上記拡散
領域に接続されるように形成された金属膜から成る下部
電極と、該下部電極上に形成された高誘電率絶縁膜から
成る第１の容量絶縁膜と、該第１の容量絶縁膜上に形成
された金属酸化膜から成り、上記第１の容量絶縁膜より
も低誘電率の所定の膜厚の第２の容量絶縁膜と、該第２
の容量絶縁膜上に形成された金属膜から成る上部電極と
から構成されたことを特徴としている。
の拡散領域に接続されるように形成されるキャパシタを
備える半導体装置に係り、上記キャパシタは、上記拡散
領域に接続されるように形成された金属膜から成る下部
電極と、該下部電極上に形成された高誘電率絶縁膜から
成る第１の容量絶縁膜と、該第１の容量絶縁膜上に形成
された金属酸化膜から成り、上記第１の容量絶縁膜より
も低誘電率の所定の膜厚の第２の容量絶縁膜と、該第２
の容量絶縁膜上に形成された金属膜から成る上部電極と
から構成されたことを特徴としている。
【００２６】請求項３記載の発明は、請求項１又は２記
載の半導体装置に係り、上記下部電極が、容量コンタク
トを通じて上記拡散領域に接続されていることを特徴と
している。
載の半導体装置に係り、上記下部電極が、容量コンタク
トを通じて上記拡散領域に接続されていることを特徴と
している。
【００２７】請求項４記載の発明は、請求項１、２又は
３記載の半導体装置に係り、上記下部電極又は上部電極
が、窒化チタン、チタン、窒化タングステン又はタング
ステンから成ることを特徴としている。
３記載の半導体装置に係り、上記下部電極又は上部電極
が、窒化チタン、チタン、窒化タングステン又はタング
ステンから成ることを特徴としている。
【００２８】請求項５記載の発明は、請求項１乃至４の
いずれか１に記載の半導体装置に係り、上記第１の容量
絶縁膜が、酸化タンタルから成ることを特徴としてい
る。
いずれか１に記載の半導体装置に係り、上記第１の容量
絶縁膜が、酸化タンタルから成ることを特徴としてい
る。
【００２９】請求項６記載の発明は、請求項１乃至５の
いずれか１に記載の半導体装置に係り、上記第２の容量
絶縁膜が、０．２〜１ｎｍの膜厚を有する酸化チタンか
ら成ることを特徴としている。
いずれか１に記載の半導体装置に係り、上記第２の容量
絶縁膜が、０．２〜１ｎｍの膜厚を有する酸化チタンか
ら成ることを特徴としている。
【００３０】また、請求項７記載の発明は、半導体基板
の一つの拡散領域に接続されるように形成されるキャパ
シタを備える半導体装置の製造方法に係り、第１導電型
半導体基板に選択的に第２導電型拡散領域を形成する拡
散領域形成工程と、上記拡散領域に接続されるように上
記キャパシタを構成する金属膜から成る下部電極を形成
する下部電極形成工程と、上記下部電極上に上記キャパ
シタを構成する高誘電率絶縁膜から成る第１の容量絶縁
膜を複数の段階で順次に形成する容量絶縁膜形成工程
と、上記容量絶縁膜形成工程の各段階毎に上記半導体基
板を酸化性雰囲気中で熱処理して、上記第１の容量絶縁
膜と上記下部電極との界面に該下部電極の構成金属の酸
化膜から成る第２の容量絶縁膜を所定の膜厚に形成する
半導体基板熱処理工程と、上記第１の容量絶縁膜上に上
記キャパシタを構成する金属膜から成る上部電極を形成
する上部電極形成工程とを含むことを特徴としている。
の一つの拡散領域に接続されるように形成されるキャパ
シタを備える半導体装置の製造方法に係り、第１導電型
半導体基板に選択的に第２導電型拡散領域を形成する拡
散領域形成工程と、上記拡散領域に接続されるように上
記キャパシタを構成する金属膜から成る下部電極を形成
する下部電極形成工程と、上記下部電極上に上記キャパ
シタを構成する高誘電率絶縁膜から成る第１の容量絶縁
膜を複数の段階で順次に形成する容量絶縁膜形成工程
と、上記容量絶縁膜形成工程の各段階毎に上記半導体基
板を酸化性雰囲気中で熱処理して、上記第１の容量絶縁
膜と上記下部電極との界面に該下部電極の構成金属の酸
化膜から成る第２の容量絶縁膜を所定の膜厚に形成する
半導体基板熱処理工程と、上記第１の容量絶縁膜上に上
記キャパシタを構成する金属膜から成る上部電極を形成
する上部電極形成工程とを含むことを特徴としている。
【００３１】請求項８記載の発明は、半導体基板の一つ
の拡散領域に接続されるように形成されるキャパシタを
備える半導体装置の製造方法に係り、第１導電型半導体
基板に選択的に第２導電型拡散領域を形成する拡散領域
形成工程と、上記拡散領域に接続されるように上記キャ
パシタを構成する金属膜から成る下部電極を形成する下
部電極形成工程と、上記下部電極上に上記キャパシタを
構成する高誘電率絶縁膜から成る第１の容量絶縁膜を形
成する容量絶縁膜形成工程と、上記第１の容量絶縁膜上
に酸化膜を形成し得る金属膜を形成する金属膜形成工程
と、上記半導体基板を酸化性雰囲気中で熱処理して、上
記金属膜を酸化させて所定の膜厚の金属酸化膜から成る
第２の容量絶縁膜を形成する半導体基板熱処理工程と、
上記第１の容量絶縁膜上に上記キャパシタを構成する金
属膜から成る上部電極を形成する上部電極形成工程とを
含むことを特徴としている。
の拡散領域に接続されるように形成されるキャパシタを
備える半導体装置の製造方法に係り、第１導電型半導体
基板に選択的に第２導電型拡散領域を形成する拡散領域
形成工程と、上記拡散領域に接続されるように上記キャ
パシタを構成する金属膜から成る下部電極を形成する下
部電極形成工程と、上記下部電極上に上記キャパシタを
構成する高誘電率絶縁膜から成る第１の容量絶縁膜を形
成する容量絶縁膜形成工程と、上記第１の容量絶縁膜上
に酸化膜を形成し得る金属膜を形成する金属膜形成工程
と、上記半導体基板を酸化性雰囲気中で熱処理して、上
記金属膜を酸化させて所定の膜厚の金属酸化膜から成る
第２の容量絶縁膜を形成する半導体基板熱処理工程と、
上記第１の容量絶縁膜上に上記キャパシタを構成する金
属膜から成る上部電極を形成する上部電極形成工程とを
含むことを特徴としている。
【００３２】請求項９記載の発明は、請求項７又は８記
載の半導体装置の製造方法に係り、上記拡散領域形成工
程と上記下部電極形成工程との間に、上記拡散領域に接
続されるように容量コンタクトを形成する容量コンタク
ト形成工程を含むことを特徴としている。
載の半導体装置の製造方法に係り、上記拡散領域形成工
程と上記下部電極形成工程との間に、上記拡散領域に接
続されるように容量コンタクトを形成する容量コンタク
ト形成工程を含むことを特徴としている。
【００３３】請求項１０記載の発明は、請求項７、８又
は９記載の半導体装置の製造方法に係り、上記下部電極
又は上部電極として、窒化チタン、チタン、窒化タング
ステン又はタングステンを用いることを特徴としてい
る。
は９記載の半導体装置の製造方法に係り、上記下部電極
又は上部電極として、窒化チタン、チタン、窒化タング
ステン又はタングステンを用いることを特徴としてい
る。
【００３４】また、請求項１１記載の発明は、請求項７
乃至１０のいずれか１に記載の半導体装置の製造方法に
係り、上記第１の容量絶縁膜として、酸化タンタルを用
いることを特徴としている。
乃至１０のいずれか１に記載の半導体装置の製造方法に
係り、上記第１の容量絶縁膜として、酸化タンタルを用
いることを特徴としている。
【００３５】請求項１２記載の発明は、請求項７乃至１
１のいずれか１に記載の半導体装置の製造方法に係り、
上記第２の容量絶縁膜として、０．２〜１ｎｍの膜厚を
有する酸化チタンを形成することを特徴としている。
１のいずれか１に記載の半導体装置の製造方法に係り、
上記第２の容量絶縁膜として、０．２〜１ｎｍの膜厚を
有する酸化チタンを形成することを特徴としている。
【００３６】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は実施例を用いて
具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例である半導体装置の構成
を示す断面図、図２は同半導体装置のキャパシタの等価
回路を示す図、図３は同半導体装置のキャパシタの容量
絶縁膜の一部を構成する酸化チタン膜の膜厚と容量との
関係を示す図、図４は同半導体装置のキャパシタの容量
絶縁膜の一部を構成する酸化チタン膜の膜厚とリーク電
流との関係を示す図、図５は同半導体装置のキャパシタ
の印加電圧とリーク電流との関係を示す図、また、図６
乃至図９は同半導体装置の製造方法を工程順に示す工程
図である。この例の半導体装置は、図１に示すように、
例えばＰ型シリコン基板１に形成された素子分離用絶縁
膜２により囲まれた活性領域に、ゲート酸化膜３及びゲ
ート電極（ワードライン）４が形成され、ソース領域又
はドレイン領域を構成するＮ型拡散領域５が選択的に形
成されて、表面は酸化シリコン膜等から成る第１の層間
絶縁膜６で覆われている。なお、説明を簡単にするた
め、Ｎ型拡散領域５は一方の領域のみを示している。
の実施の形態について説明する。説明は実施例を用いて
具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例である半導体装置の構成
を示す断面図、図２は同半導体装置のキャパシタの等価
回路を示す図、図３は同半導体装置のキャパシタの容量
絶縁膜の一部を構成する酸化チタン膜の膜厚と容量との
関係を示す図、図４は同半導体装置のキャパシタの容量
絶縁膜の一部を構成する酸化チタン膜の膜厚とリーク電
流との関係を示す図、図５は同半導体装置のキャパシタ
の印加電圧とリーク電流との関係を示す図、また、図６
乃至図９は同半導体装置の製造方法を工程順に示す工程
図である。この例の半導体装置は、図１に示すように、
例えばＰ型シリコン基板１に形成された素子分離用絶縁
膜２により囲まれた活性領域に、ゲート酸化膜３及びゲ
ート電極（ワードライン）４が形成され、ソース領域又
はドレイン領域を構成するＮ型拡散領域５が選択的に形
成されて、表面は酸化シリコン膜等から成る第１の層間
絶縁膜６で覆われている。なお、説明を簡単にするた
め、Ｎ型拡散領域５は一方の領域のみを示している。
【００３７】Ｎ型拡散領域５の表面の第１の層間絶縁膜
６には第１のコンタクトホール７が形成されて、この第
１のコンタクトホール７には容量コンタクト１３が形成
されている。この容量コンタクト１３は、多結晶シリコ
ン膜、タングステン膜、窒化チタン膜等から成り、Ｎ型
拡散領域５とキャパシタ１０とを接続する。第１の層間
絶縁膜６は酸化シリコン膜等から成る第２の層間絶縁膜
１４で覆われ、この第２の層間絶縁膜１４には第２のコ
ンタクトホール１５が形成されて、この第２のコンタク
トホール１５にはキャパシタ１０が形成されている。こ
のキャパシタ１０は、窒化チタン膜から成る下部電極８
Ａと、この下部電極８Ａ上に形成された酸化タンタル膜
から成る第１の容量絶縁膜９Ａと、この第１の容量絶縁
膜９Ａと下部電極８Ａとの界面に形成された酸化チタン
膜から成る膜厚が０．２〜１ｎｍの第２の容量絶縁膜１
１Ａと、第１の容量絶縁膜９Ａ上に形成された窒化チタ
ン膜から成る上部電極１２Ａとから構成されて、下部電
極８Ａが容量コンタクト１３を通じてＮ型拡散領域５に
接続されている。
６には第１のコンタクトホール７が形成されて、この第
１のコンタクトホール７には容量コンタクト１３が形成
されている。この容量コンタクト１３は、多結晶シリコ
ン膜、タングステン膜、窒化チタン膜等から成り、Ｎ型
拡散領域５とキャパシタ１０とを接続する。第１の層間
絶縁膜６は酸化シリコン膜等から成る第２の層間絶縁膜
１４で覆われ、この第２の層間絶縁膜１４には第２のコ
ンタクトホール１５が形成されて、この第２のコンタク
トホール１５にはキャパシタ１０が形成されている。こ
のキャパシタ１０は、窒化チタン膜から成る下部電極８
Ａと、この下部電極８Ａ上に形成された酸化タンタル膜
から成る第１の容量絶縁膜９Ａと、この第１の容量絶縁
膜９Ａと下部電極８Ａとの界面に形成された酸化チタン
膜から成る膜厚が０．２〜１ｎｍの第２の容量絶縁膜１
１Ａと、第１の容量絶縁膜９Ａ上に形成された窒化チタ
ン膜から成る上部電極１２Ａとから構成されて、下部電
極８Ａが容量コンタクト１３を通じてＮ型拡散領域５に
接続されている。
【００３８】上述のように、キャパシタ１０を容量コン
タクト１３を通じてＮ型拡散領域５に接続させることに
より、第１の層間絶縁膜６にアスペクト比の大きな第１
のコンタクトホール７が形成された場合でも、キャパシ
タ１０を良好な接続状態でＮ型拡散領域５に接続させる
ことができるようになる。
タクト１３を通じてＮ型拡散領域５に接続させることに
より、第１の層間絶縁膜６にアスペクト比の大きな第１
のコンタクトホール７が形成された場合でも、キャパシ
タ１０を良好な接続状態でＮ型拡散領域５に接続させる
ことができるようになる。
【００３９】上述の酸化チタン膜から成る第２の容量絶
縁膜１１Ａの膜厚の値（０．２〜１ｎｍ）は、この例に
おいて、キャパシタ１０の容量を低下させることなく、
リーク特性を改善することができる条件となる。すなわ
ち、第２の容量絶縁膜１１Ａの膜厚が０．２ｎｍ以下の
場合には、キャパシタ１０の容量はより大きくなるが、
リーク電流は許容値を越えるようになるので、望ましく
ない。一方、第２の容量絶縁膜１１Ａの膜厚が１ｎｍ以
上の場合には、リーク電流は改善されるが、キャパシタ
１０の容量はより小さくなるので、望ましくない。以
下、酸化チタン膜から成る第２の容量絶縁膜１１Ａの膜
厚の値を上述の範囲に設定した理由について説明する。
縁膜１１Ａの膜厚の値（０．２〜１ｎｍ）は、この例に
おいて、キャパシタ１０の容量を低下させることなく、
リーク特性を改善することができる条件となる。すなわ
ち、第２の容量絶縁膜１１Ａの膜厚が０．２ｎｍ以下の
場合には、キャパシタ１０の容量はより大きくなるが、
リーク電流は許容値を越えるようになるので、望ましく
ない。一方、第２の容量絶縁膜１１Ａの膜厚が１ｎｍ以
上の場合には、リーク電流は改善されるが、キャパシタ
１０の容量はより小さくなるので、望ましくない。以
下、酸化チタン膜から成る第２の容量絶縁膜１１Ａの膜
厚の値を上述の範囲に設定した理由について説明する。
【００４０】（１）膜厚の上限の設定 この例の半導体装置のキャパシタ１０の等価回路は、図
２に示すように、酸化タンタル膜から成る第１の容量絶
縁膜９Ａの容量ＣTaと、酸化チタン膜から成る第２の容
量絶縁膜１１Ａの容量ＣTiとが直列に接続されたものと
なる。それぞれの容量ＣTa及び容量ＣTiは、次のように
示される。 ＣTa＝ε0・εTa・Ｓ/ｄTa （１） ＣTi＝ε0・εTi・Ｓ/ｄTi （２） ここで、ε0：真空の誘電率 εTa：酸化タンタル膜の誘電率 ｄTa：酸化タンタル膜の膜厚 εTi：酸化チタン膜の誘電率 ｄTi：酸化チタン膜の膜厚 Ｓ：電極の面積
２に示すように、酸化タンタル膜から成る第１の容量絶
縁膜９Ａの容量ＣTaと、酸化チタン膜から成る第２の容
量絶縁膜１１Ａの容量ＣTiとが直列に接続されたものと
なる。それぞれの容量ＣTa及び容量ＣTiは、次のように
示される。 ＣTa＝ε0・εTa・Ｓ/ｄTa （１） ＣTi＝ε0・εTi・Ｓ/ｄTi （２） ここで、ε0：真空の誘電率 εTa：酸化タンタル膜の誘電率 ｄTa：酸化タンタル膜の膜厚 εTi：酸化チタン膜の誘電率 ｄTi：酸化チタン膜の膜厚 Ｓ：電極の面積
【００４１】次に、上述の第１の容量絶縁膜９Ａの容量
ＣTaと、第２の容量絶縁膜１１Ａの容量ＣTiとの総容量
ＣToは、式（１）、（２）を基に次のように示される。 １／ＣTo＝（１／ＣTa）＋（１／ＣTi） ＝（ｄTa／ε0・εTa・Ｓ）＋（ｄTi／ε0・εTi・Ｓ） ＝（１／ε0・Ｓ（（ｄTa／εTa）＋（ｄTi／εTi）） （３）
ＣTaと、第２の容量絶縁膜１１Ａの容量ＣTiとの総容量
ＣToは、式（１）、（２）を基に次のように示される。 １／ＣTo＝（１／ＣTa）＋（１／ＣTi） ＝（ｄTa／ε0・εTa・Ｓ）＋（ｄTi／ε0・εTi・Ｓ） ＝（１／ε0・Ｓ（（ｄTa／εTa）＋（ｄTi／εTi）） （３）
【００４２】したがって、総容量ＣToは、式（３）を基
に次のように示される。 ＣTo＝ε0・Ｓ（１／（（ｄTa／εTa）＋（ｄTi／εTi））） （４） 式（４）から明らかなように、総容量ＣToは、（ｄTi／
εTi）の値が大きくなるほど小さくなる。
に次のように示される。 ＣTo＝ε0・Ｓ（１／（（ｄTa／εTa）＋（ｄTi／εTi））） （４） 式（４）から明らかなように、総容量ＣToは、（ｄTi／
εTi）の値が大きくなるほど小さくなる。
【００４３】ここで、窒化チタン膜から成る下部電極８
Ａの表面に第２の容量絶縁膜１１Ａとなる酸化チタン膜
が全く形成されない（ｄTi＝０）場合と、この酸化チタ
ン膜１１を通常程度の膜厚に形成した（一例として、ｄ
Ti＝１ｎｍ）場合とで、上述の式（４）に基づいて、そ
れぞれの総容量ＣToを求めると次の値が求まる。 ｄTi＝０の場合は、総容量ＣTo≒３．１２５ε0・Ｓ ｄTi＝１ｎｍの場合は、総容量ＣTo≒２．５８６ε0・Ｓ 但し、いずれの場合も、εTa＝２５、εTi＝１５に設定
した。したがって、上記両値を比較して明らかなよう
に、後者の総容量ＣToは前者のそれの略８２％に減少
し、下部電極８Ａの表面に形成される第２の容量絶縁膜
１１Ａとなる酸化チタン膜の膜厚が大きくなると、総容
量ＣToが小さくなることが理解される。
Ａの表面に第２の容量絶縁膜１１Ａとなる酸化チタン膜
が全く形成されない（ｄTi＝０）場合と、この酸化チタ
ン膜１１を通常程度の膜厚に形成した（一例として、ｄ
Ti＝１ｎｍ）場合とで、上述の式（４）に基づいて、そ
れぞれの総容量ＣToを求めると次の値が求まる。 ｄTi＝０の場合は、総容量ＣTo≒３．１２５ε0・Ｓ ｄTi＝１ｎｍの場合は、総容量ＣTo≒２．５８６ε0・Ｓ 但し、いずれの場合も、εTa＝２５、εTi＝１５に設定
した。したがって、上記両値を比較して明らかなよう
に、後者の総容量ＣToは前者のそれの略８２％に減少
し、下部電極８Ａの表面に形成される第２の容量絶縁膜
１１Ａとなる酸化チタン膜の膜厚が大きくなると、総容
量ＣToが小さくなることが理解される。
【００４４】図３は、キャパシタの容量絶縁膜の一部を
構成する酸化チタン膜の膜厚（横軸）とセル当たりの容
量（縦軸）との関係を示す図である。同図から明らかな
ように、酸化チタン膜の膜厚の増加につれて容量は減少
する関係にある。ここで、実際のＤＲＡＭのキャパシタ
を形成する場合は、キャパシタとして正常な動作を行わ
せるためにはこの容量は略３０ｆＦ（femto Farad）/セ
ル以上を確保することが必要とされ、図３において、許
容ラインＬcが設定される。したがって、この条件を満
足する酸化チタン膜の膜厚は略１ｎｍ以下となり、この
１ｎｍの値が酸化チタン膜の膜厚の上限として設定され
る。
構成する酸化チタン膜の膜厚（横軸）とセル当たりの容
量（縦軸）との関係を示す図である。同図から明らかな
ように、酸化チタン膜の膜厚の増加につれて容量は減少
する関係にある。ここで、実際のＤＲＡＭのキャパシタ
を形成する場合は、キャパシタとして正常な動作を行わ
せるためにはこの容量は略３０ｆＦ（femto Farad）/セ
ル以上を確保することが必要とされ、図３において、許
容ラインＬcが設定される。したがって、この条件を満
足する酸化チタン膜の膜厚は略１ｎｍ以下となり、この
１ｎｍの値が酸化チタン膜の膜厚の上限として設定され
る。
【００４５】（２）膜厚の下限の設定 図４は、キャパシタの容量絶縁膜の一部を構成する酸化
チタン膜の膜厚（横軸）とセル当たりのリーク電流（縦
軸）との関係を示す図である。同図から明らかなよう
に、酸化チタン膜の膜厚の増加につれてリーク電流は減
少する関係にある。ここで、実際のＤＲＡＭのキャパシ
タを形成する場合は、キャパシタとして正常な動作を行
わせるためにはこのリーク電流は略１０-15Ａ（Ampere)
/セル以下に抑制することが必要とされ、図４におい
て、許容ラインＬdが設定される。したがって、この条
件を満足する酸化チタン膜の膜厚は略０．２ｎｍ以上と
なり、この０．２ｎｍの値が酸化チタン膜の膜厚の下限
として設定される。
チタン膜の膜厚（横軸）とセル当たりのリーク電流（縦
軸）との関係を示す図である。同図から明らかなよう
に、酸化チタン膜の膜厚の増加につれてリーク電流は減
少する関係にある。ここで、実際のＤＲＡＭのキャパシ
タを形成する場合は、キャパシタとして正常な動作を行
わせるためにはこのリーク電流は略１０-15Ａ（Ampere)
/セル以下に抑制することが必要とされ、図４におい
て、許容ラインＬdが設定される。したがって、この条
件を満足する酸化チタン膜の膜厚は略０．２ｎｍ以上と
なり、この０．２ｎｍの値が酸化チタン膜の膜厚の下限
として設定される。
【００４６】以上のように、窒化チタン膜から成る下部
電極８Ａの表面に形成される第２の容量絶縁膜１１Ａの
膜厚の上限は、キャパシタとして正常な動作を行わせる
のに必要な容量を確保する観点から略１ｎｍに設定され
る。一方、その第２の容量絶縁膜１１Ａの膜厚の下限
は、キャパシタとして正常な動作を行わせるのに必要な
リーク電流に抑圧する観点から略０．２ｎｍに設定され
る。
電極８Ａの表面に形成される第２の容量絶縁膜１１Ａの
膜厚の上限は、キャパシタとして正常な動作を行わせる
のに必要な容量を確保する観点から略１ｎｍに設定され
る。一方、その第２の容量絶縁膜１１Ａの膜厚の下限
は、キャパシタとして正常な動作を行わせるのに必要な
リーク電流に抑圧する観点から略０．２ｎｍに設定され
る。
【００４７】図５は、この例による半導体装置のキャパ
シタ１０のリーク特性を示すもので、印加電圧（横軸）
とリーク電流（縦軸）との関係を示す図である。同図の
特性は、上述したように、窒化チタン膜から成る下部電
極８Ａの表面に形成される第２の容量絶縁膜１１Ａの膜
厚を０．２〜１ｎｍに設定することにより、図２０及び
図２１に示した従来例よりも小さい略２．７ｎｍの酸化
シリコン膜換算膜厚ｔｅｑで、キャパシタ１０の容量の
低下を極力抑えつつリーク電流を小さくすることができ
ることを示している。
シタ１０のリーク特性を示すもので、印加電圧（横軸）
とリーク電流（縦軸）との関係を示す図である。同図の
特性は、上述したように、窒化チタン膜から成る下部電
極８Ａの表面に形成される第２の容量絶縁膜１１Ａの膜
厚を０．２〜１ｎｍに設定することにより、図２０及び
図２１に示した従来例よりも小さい略２．７ｎｍの酸化
シリコン膜換算膜厚ｔｅｑで、キャパシタ１０の容量の
低下を極力抑えつつリーク電流を小さくすることができ
ることを示している。
【００４８】次に、図６乃至図９を参照して、同半導体
装置の製造方法について工程順に説明する。まず、図６
（ａ）に示すように、例えばＰ型シリコン基板１に、周
知のＬＯＣＯＳ法等により酸化シリコン膜から成る素子
分離用絶縁膜２を形成した後、この素子分離用絶縁膜２
により囲まれた活性領域に酸化シリコン膜、多結晶シリ
コン膜を順次に形成し、これら酸化シリコン膜及び多結
晶シリコン膜を所望の形状にパターニングしてゲート酸
化膜３及びゲート電極４を形成する。次に、ゲート酸化
膜３及びゲート電極４をマスクとするセルフアラインに
より、イオン注入法等の周知の不純物導入方法によりＮ
型不純物をシリコン基板１に導入して、ソース領域又は
ドレイン領域を構成するＮ型拡散領域５を選択的に形成
した後、ＣＶＤ法等により全面に酸化シリコン膜等から
成る第１の層間絶縁膜６を形成する。
装置の製造方法について工程順に説明する。まず、図６
（ａ）に示すように、例えばＰ型シリコン基板１に、周
知のＬＯＣＯＳ法等により酸化シリコン膜から成る素子
分離用絶縁膜２を形成した後、この素子分離用絶縁膜２
により囲まれた活性領域に酸化シリコン膜、多結晶シリ
コン膜を順次に形成し、これら酸化シリコン膜及び多結
晶シリコン膜を所望の形状にパターニングしてゲート酸
化膜３及びゲート電極４を形成する。次に、ゲート酸化
膜３及びゲート電極４をマスクとするセルフアラインに
より、イオン注入法等の周知の不純物導入方法によりＮ
型不純物をシリコン基板１に導入して、ソース領域又は
ドレイン領域を構成するＮ型拡散領域５を選択的に形成
した後、ＣＶＤ法等により全面に酸化シリコン膜等から
成る第１の層間絶縁膜６を形成する。
【００４９】次に、図６（ｂ）に示すように、フォトリ
ソグラフィ法により第１の層間絶縁膜６をパターニング
して、Ｎ型拡散領域５の表面を露出する第１のコンタク
トホール７を形成した後、ＣＶＤ法等により、全面に容
量コンタクト膜となる多結晶シリコン膜、タングステン
膜、窒化チタン膜等から成る導電膜を形成する。次に、
第１の層間絶縁膜６上に形成されている不要な導電膜を
エッチバック法により除去して、第１のコンタクトホー
ル７内に埋め込むように容量コンタクト１３を形成す
る。
ソグラフィ法により第１の層間絶縁膜６をパターニング
して、Ｎ型拡散領域５の表面を露出する第１のコンタク
トホール７を形成した後、ＣＶＤ法等により、全面に容
量コンタクト膜となる多結晶シリコン膜、タングステン
膜、窒化チタン膜等から成る導電膜を形成する。次に、
第１の層間絶縁膜６上に形成されている不要な導電膜を
エッチバック法により除去して、第１のコンタクトホー
ル７内に埋め込むように容量コンタクト１３を形成す
る。
【００５０】次に、図７（ｃ）に示すように、ＣＶＤ法
等により全面に酸化シリコン膜等から成る第２の層間絶
縁膜１４を形成した後、フォトリソグラフィ法により第
２の層間絶縁膜１４をパターニングして、容量コンタク
ト１３の表面を露出するコンタクトホール１５を形成す
る。
等により全面に酸化シリコン膜等から成る第２の層間絶
縁膜１４を形成した後、フォトリソグラフィ法により第
２の層間絶縁膜１４をパターニングして、容量コンタク
ト１３の表面を露出するコンタクトホール１５を形成す
る。
【００５１】次に、図７（ｄ）に示すように、ＣＶＤ法
等により全面に下部電極膜となる膜厚が１０〜５０ｎｍ
の窒化チタン膜８を形成する。次に、第２の層間絶縁膜
１４上に形成されている不要な窒化チタン膜８をエッチ
バック法により除去する。
等により全面に下部電極膜となる膜厚が１０〜５０ｎｍ
の窒化チタン膜８を形成する。次に、第２の層間絶縁膜
１４上に形成されている不要な窒化チタン膜８をエッチ
バック法により除去する。
【００５２】次に、図８（ｅ）に示すように、シリコン
基板１をＣＶＤ装置内に収容して、ソースガスとしてタ
ンタルペンタエトキシガスを供給して、略４３０℃で、
圧力が略５３Ｐａ（Pascal）（略0.4Torr）の条件の基
で、全面に第１の容量絶縁膜となる膜厚が略４ｎｍの第
１の酸化タンタル膜９ａを形成する。この第１の酸化タ
ンタル膜９ａは、十分に酸化されていない膜（Ｔａ
2Ｏx、ｘ≦４）になっている場合が多く、この後に十分
な酸化を行って安定な膜（Ｔａ2Ｏ5）に変質させる必要
がある。
基板１をＣＶＤ装置内に収容して、ソースガスとしてタ
ンタルペンタエトキシガスを供給して、略４３０℃で、
圧力が略５３Ｐａ（Pascal）（略0.4Torr）の条件の基
で、全面に第１の容量絶縁膜となる膜厚が略４ｎｍの第
１の酸化タンタル膜９ａを形成する。この第１の酸化タ
ンタル膜９ａは、十分に酸化されていない膜（Ｔａ
2Ｏx、ｘ≦４）になっている場合が多く、この後に十分
な酸化を行って安定な膜（Ｔａ2Ｏ5）に変質させる必要
がある。
【００５３】次に、図８（ｆ）に示すように、シリコン
基板１を、ＵＶ−Ｏ3の酸化性雰囲気中で、略４００℃
で、略５分間、熱処理する。この酸化処理は、いわゆる
弱い酸化であるが、この酸化処理により、上述の十分に
酸化されていない第１の酸化タンタル膜９ａの十分な酸
化を行って、安定な膜に変質させる。また、この酸化処
理時に、酸化チタン膜８と第１の酸化タンタル膜９ａと
の界面に、膜厚が０．２〜１ｎｍの酸化チタン膜１１が
形成される。この酸化チタン膜１１は第２の容量絶縁膜
１１Ａとして機能することになる。
基板１を、ＵＶ−Ｏ3の酸化性雰囲気中で、略４００℃
で、略５分間、熱処理する。この酸化処理は、いわゆる
弱い酸化であるが、この酸化処理により、上述の十分に
酸化されていない第１の酸化タンタル膜９ａの十分な酸
化を行って、安定な膜に変質させる。また、この酸化処
理時に、酸化チタン膜８と第１の酸化タンタル膜９ａと
の界面に、膜厚が０．２〜１ｎｍの酸化チタン膜１１が
形成される。この酸化チタン膜１１は第２の容量絶縁膜
１１Ａとして機能することになる。
【００５４】次に、図９（ｇ）に示すように、図８
（ｅ）に示した条件と略同じ条件で、ＣＶＤ法等によ
り、第１の酸化タンタル膜９ａ上に、第１の容量絶縁膜
となる膜厚が略４ｎｍの第２の酸化タンタル膜９ｂを形
成する。この第２の酸化タンタル膜９ｂも、第１の酸化
タンタル膜９ａの場合と同様に、十分に酸化されていな
い膜になっている場合が多いので、この後に十分な酸化
を行って安定な膜に変質させる必要がある。
（ｅ）に示した条件と略同じ条件で、ＣＶＤ法等によ
り、第１の酸化タンタル膜９ａ上に、第１の容量絶縁膜
となる膜厚が略４ｎｍの第２の酸化タンタル膜９ｂを形
成する。この第２の酸化タンタル膜９ｂも、第１の酸化
タンタル膜９ａの場合と同様に、十分に酸化されていな
い膜になっている場合が多いので、この後に十分な酸化
を行って安定な膜に変質させる必要がある。
【００５５】次に、図８（ｆ）に示した条件と略同じ条
件で、熱処理を行って、上述の十分に酸化されていない
第２の酸化タンタル膜９ｂの十分な酸化を行って、安定
な膜に変質させる。この酸化処理は、上述と同様に弱い
酸化なので、既に形成されている酸化チタン膜１１の膜
厚はほとんど酸化されない。したがって、この酸化チタ
ン膜１１の膜厚は略０．２〜１ｎｍに保たれている。第
２の酸化タンタル膜９ｂは、既に形成されている第１の
酸化タンタル膜９ａに積層されて共に第１の容量絶縁膜
９Ａとして機能することになる。
件で、熱処理を行って、上述の十分に酸化されていない
第２の酸化タンタル膜９ｂの十分な酸化を行って、安定
な膜に変質させる。この酸化処理は、上述と同様に弱い
酸化なので、既に形成されている酸化チタン膜１１の膜
厚はほとんど酸化されない。したがって、この酸化チタ
ン膜１１の膜厚は略０．２〜１ｎｍに保たれている。第
２の酸化タンタル膜９ｂは、既に形成されている第１の
酸化タンタル膜９ａに積層されて共に第１の容量絶縁膜
９Ａとして機能することになる。
【００５６】次に、図９（ｈ）に示すように、ＣＶＤ法
等により、第２の酸化タンタル膜９ｂ上に上部電極膜と
なる窒化チタン膜１２を形成する。次に、フォトリソグ
ラフィ法により、第１の酸化タンタル膜９ａ、第２の酸
化タンタル膜９ｂ及び窒化チタン膜１２をパターニング
することにより上部電極１２Ａを形成して、図１に示し
たようなキャパシタ１０を備えた半導体装置を完成させ
る。
等により、第２の酸化タンタル膜９ｂ上に上部電極膜と
なる窒化チタン膜１２を形成する。次に、フォトリソグ
ラフィ法により、第１の酸化タンタル膜９ａ、第２の酸
化タンタル膜９ｂ及び窒化チタン膜１２をパターニング
することにより上部電極１２Ａを形成して、図１に示し
たようなキャパシタ１０を備えた半導体装置を完成させ
る。
【００５７】このように、この例の構成の半導体装置に
よれば、キャパシタ１０は、窒化チタン膜から成る下部
電極８Ａと、この下部電極８Ａ上に形成された酸化タン
タル膜から成る第１の容量絶縁膜９Ａと、この第１の容
量絶縁膜９Ａと下部電極８Ａとの界面に形成された酸化
チタン膜から成る膜厚が０．２〜１ｎｍの第２の容量絶
縁膜１１Ａと、第１の容量絶縁膜９Ａ上に形成された窒
化チタン膜から成る上部電極１２Ａとから構成されてい
るので、小さな酸化シリコン膜換算膜厚で、キャパシタ
の容量の低下を極力抑えつつリーク電流を小さくするこ
とができる。また、この例の構成の半導体装置の製造方
法によれば、下部電極膜となる窒化チタン膜８を形成し
た後、第１の容量絶縁膜９Ａとなる第１の酸化タンタル
膜９ａ及び第２の酸化タンタル膜９ｂを順次に形成し、
各酸化タンタル膜９ａ、９ｂの形成後に酸化処理を行っ
て、第１の容量絶縁膜９Ａと下部電極８Ａとの界面に酸
化チタン膜から成る膜厚が０．２〜１ｎｍの第２の容量
絶縁膜１１Ａを形成するようにしたので、特別な工程を
要することなくキャパシタを容易に製造することができ
る。したがって、キャパシタとして正常な動作を行うの
に必要な容量を確保した上で、リーク電流を抑制するこ
とができる。
よれば、キャパシタ１０は、窒化チタン膜から成る下部
電極８Ａと、この下部電極８Ａ上に形成された酸化タン
タル膜から成る第１の容量絶縁膜９Ａと、この第１の容
量絶縁膜９Ａと下部電極８Ａとの界面に形成された酸化
チタン膜から成る膜厚が０．２〜１ｎｍの第２の容量絶
縁膜１１Ａと、第１の容量絶縁膜９Ａ上に形成された窒
化チタン膜から成る上部電極１２Ａとから構成されてい
るので、小さな酸化シリコン膜換算膜厚で、キャパシタ
の容量の低下を極力抑えつつリーク電流を小さくするこ
とができる。また、この例の構成の半導体装置の製造方
法によれば、下部電極膜となる窒化チタン膜８を形成し
た後、第１の容量絶縁膜９Ａとなる第１の酸化タンタル
膜９ａ及び第２の酸化タンタル膜９ｂを順次に形成し、
各酸化タンタル膜９ａ、９ｂの形成後に酸化処理を行っ
て、第１の容量絶縁膜９Ａと下部電極８Ａとの界面に酸
化チタン膜から成る膜厚が０．２〜１ｎｍの第２の容量
絶縁膜１１Ａを形成するようにしたので、特別な工程を
要することなくキャパシタを容易に製造することができ
る。したがって、キャパシタとして正常な動作を行うの
に必要な容量を確保した上で、リーク電流を抑制するこ
とができる。
【００５８】◇第２実施例 図１０は、この発明の第２実施例である半導体装置の構
成を示す断面図、図１１及び図１２は同半導体装置の製
造方法を工程順に示す工程図である。この例の半導体装
置の構成が、上述した第１実施例の構成と大きく異なる
ところは第２の容量絶縁膜を第１の容量絶縁膜上に形成
するようにした点である。この例の半導体装置は、図１
０に示すように、キャパシタ２０は、窒化チタン膜から
成る下部電極１８Ａと、この下部電極１８Ａ上に形成さ
れた酸化タンタル膜から成る第１の容量絶縁膜１９Ａ
と、この第１の容量絶縁膜１９Ａ上に形成された酸化チ
タン膜から成る膜厚が０．２〜１ｎｍの第２の容量絶縁
膜２１Ａと、この第２の容量絶縁膜２１Ａ上に形成され
た窒化チタン膜から成る上部電極２２Ａとから構成され
ている。
成を示す断面図、図１１及び図１２は同半導体装置の製
造方法を工程順に示す工程図である。この例の半導体装
置の構成が、上述した第１実施例の構成と大きく異なる
ところは第２の容量絶縁膜を第１の容量絶縁膜上に形成
するようにした点である。この例の半導体装置は、図１
０に示すように、キャパシタ２０は、窒化チタン膜から
成る下部電極１８Ａと、この下部電極１８Ａ上に形成さ
れた酸化タンタル膜から成る第１の容量絶縁膜１９Ａ
と、この第１の容量絶縁膜１９Ａ上に形成された酸化チ
タン膜から成る膜厚が０．２〜１ｎｍの第２の容量絶縁
膜２１Ａと、この第２の容量絶縁膜２１Ａ上に形成され
た窒化チタン膜から成る上部電極２２Ａとから構成され
ている。
【００５９】ここで、上述の酸化チタン膜から成る第２
の容量絶縁膜２１Ａの膜厚の値（０．２〜１ｎｍ）は、
第１実施例と略同じ理由で、キャパシタ２０の容量を低
下させることなく、リーク特性を改善することができる
条件となる。すなわち、第２の容量絶縁膜２１Ａの膜厚
が０．２ｎｍ以下の場合には、キャパシタ２０の容量は
より大きくなるが、リーク電流は許容値を越えるように
なるので、望ましくない。一方、第２の容量絶縁膜２１
Ａの膜厚が１ｎｍ以上の場合には、リーク電流は改善さ
れるが、キャパシタ２０の容量はより小さくなるので、
望ましくない。
の容量絶縁膜２１Ａの膜厚の値（０．２〜１ｎｍ）は、
第１実施例と略同じ理由で、キャパシタ２０の容量を低
下させることなく、リーク特性を改善することができる
条件となる。すなわち、第２の容量絶縁膜２１Ａの膜厚
が０．２ｎｍ以下の場合には、キャパシタ２０の容量は
より大きくなるが、リーク電流は許容値を越えるように
なるので、望ましくない。一方、第２の容量絶縁膜２１
Ａの膜厚が１ｎｍ以上の場合には、リーク電流は改善さ
れるが、キャパシタ２０の容量はより小さくなるので、
望ましくない。
【００６０】次に、図１１及び図１２を参照して、同半
導体装置の製造方法について工程順に説明する。まず、
第１実施例における図６（ａ）、（ｂ）及び図７
（ｃ）、（ｄ）の工程と略同一内容の工程を経た後、図
１１（ａ）に示すように、シリコン基板１をＣＶＤ装置
内に収容して、ソースガスとしてタンタルペンタエトキ
シガスを供給して、略４３０℃で、圧力が略５３．２Ｐ
ａ（Pascal）の条件の基で、全面に第１の容量絶縁膜と
なる膜厚が略８ｎｍの酸化タンタル膜１９を形成する。
この第１の酸化タンタル膜１９は、十分に酸化されてい
ない膜（Ｔａ2Ｏx、ｘ≦４）になっている場合が多く、
この後に十分な酸化を行って安定な膜（Ｔａ2Ｏ5）に変
質させる必要がある。
導体装置の製造方法について工程順に説明する。まず、
第１実施例における図６（ａ）、（ｂ）及び図７
（ｃ）、（ｄ）の工程と略同一内容の工程を経た後、図
１１（ａ）に示すように、シリコン基板１をＣＶＤ装置
内に収容して、ソースガスとしてタンタルペンタエトキ
シガスを供給して、略４３０℃で、圧力が略５３．２Ｐ
ａ（Pascal）の条件の基で、全面に第１の容量絶縁膜と
なる膜厚が略８ｎｍの酸化タンタル膜１９を形成する。
この第１の酸化タンタル膜１９は、十分に酸化されてい
ない膜（Ｔａ2Ｏx、ｘ≦４）になっている場合が多く、
この後に十分な酸化を行って安定な膜（Ｔａ2Ｏ5）に変
質させる必要がある。
【００６１】次に、図１１（ｂ）に示すように、ＣＶＤ
法等により全面に膜厚が０．３〜０．８ｎｍのチタン膜
１６を形成する。次に、図１２（ｃ）に示すように、シ
リコン基板１を、ＵＶ−Ｏ3の酸化性雰囲気中で、略４
００℃で、略５分間、熱処理する。この酸化処理は、い
わゆる弱い酸化であるが、この酸化処理により、上述の
十分に酸化されていない酸化タンタル膜１９の十分な酸
化を行って、安定な膜に変質させる。また、この酸化処
理時に、チタン膜１６を完全に酸化させて酸化タンタル
膜１９上に、膜厚が０．２〜１ｎｍの酸化チタン膜２１
を形成する。この酸化チタン膜２１は第２の容量絶縁膜
２１Ａとして機能することになる。
法等により全面に膜厚が０．３〜０．８ｎｍのチタン膜
１６を形成する。次に、図１２（ｃ）に示すように、シ
リコン基板１を、ＵＶ−Ｏ3の酸化性雰囲気中で、略４
００℃で、略５分間、熱処理する。この酸化処理は、い
わゆる弱い酸化であるが、この酸化処理により、上述の
十分に酸化されていない酸化タンタル膜１９の十分な酸
化を行って、安定な膜に変質させる。また、この酸化処
理時に、チタン膜１６を完全に酸化させて酸化タンタル
膜１９上に、膜厚が０．２〜１ｎｍの酸化チタン膜２１
を形成する。この酸化チタン膜２１は第２の容量絶縁膜
２１Ａとして機能することになる。
【００６２】次に、図１２（ｄ）に示すように、ＣＶＤ
法等により、酸化チタン膜２１上に上部電極膜となる窒
化チタン膜２２を形成する。次に、フォトリソグラフィ
法により、酸化タンタル膜１９、酸化チタン膜２１及び
窒化チタン膜２２をパターニングすることにより上部電
極２２Ａを形成して、図１０に示したようなキャパシタ
２０を備えた半導体装置を完成させる。これ以外は、上
述した第１実施例と略同様である。それゆえ、図１０に
おいて、図１の構成部分と対応する各部には、同一の番
号を付してその説明を省略する。
法等により、酸化チタン膜２１上に上部電極膜となる窒
化チタン膜２２を形成する。次に、フォトリソグラフィ
法により、酸化タンタル膜１９、酸化チタン膜２１及び
窒化チタン膜２２をパターニングすることにより上部電
極２２Ａを形成して、図１０に示したようなキャパシタ
２０を備えた半導体装置を完成させる。これ以外は、上
述した第１実施例と略同様である。それゆえ、図１０に
おいて、図１の構成部分と対応する各部には、同一の番
号を付してその説明を省略する。
【００６３】このように、この例の構成の半導体装置に
よれば、キャパシタ２０は、窒化チタン膜から成る下部
電極１８Ａと、この下部電極１８Ａ上に形成された酸化
タンタル膜から成る第１の容量絶縁膜１９Ａと、この第
１の容量絶縁膜１９Ａ上に形成された酸化チタン膜から
成る膜厚が０．２〜１ｎｍの第２の容量絶縁膜２１Ａ
と、この第２の容量絶縁膜２１Ａ上に形成された窒化チ
タン膜から成る上部電極２２Ａとから構成されているの
で、小さな酸化シリコン膜換算膜厚で、キャパシタの容
量の低下を極力抑えつつリーク電流を小さくすることが
できる。また、この例の構成の半導体装置の製造方法に
よれば、下部電極膜となる窒化チタン膜８を形成した
後、第１の容量絶縁膜１９Ａとなる化タンタル膜１９及
び第２の容量絶縁膜２１Ａとなるチタン膜１６を形成
し、このチタン膜１６を酸化処理して第１の容量絶縁膜
１９Ａに酸化チタン膜から成る膜厚が０．２〜１ｎｍの
第２の容量絶縁膜２１Ａを形成するようにしたので、特
別な工程を要することなくキャパシタを容易に製造する
ことができる。
よれば、キャパシタ２０は、窒化チタン膜から成る下部
電極１８Ａと、この下部電極１８Ａ上に形成された酸化
タンタル膜から成る第１の容量絶縁膜１９Ａと、この第
１の容量絶縁膜１９Ａ上に形成された酸化チタン膜から
成る膜厚が０．２〜１ｎｍの第２の容量絶縁膜２１Ａ
と、この第２の容量絶縁膜２１Ａ上に形成された窒化チ
タン膜から成る上部電極２２Ａとから構成されているの
で、小さな酸化シリコン膜換算膜厚で、キャパシタの容
量の低下を極力抑えつつリーク電流を小さくすることが
できる。また、この例の構成の半導体装置の製造方法に
よれば、下部電極膜となる窒化チタン膜８を形成した
後、第１の容量絶縁膜１９Ａとなる化タンタル膜１９及
び第２の容量絶縁膜２１Ａとなるチタン膜１６を形成
し、このチタン膜１６を酸化処理して第１の容量絶縁膜
１９Ａに酸化チタン膜から成る膜厚が０．２〜１ｎｍの
第２の容量絶縁膜２１Ａを形成するようにしたので、特
別な工程を要することなくキャパシタを容易に製造する
ことができる。
【００６４】このように、この例の構成によっても、第
１実施例において述べたのと略同様な効果を得ることが
できる。加えて、この例の構成によれば、容量絶縁膜形
成後の酸化処理工程を複数回繰り返す必要がないので、
工程数を省略することができる。
１実施例において述べたのと略同様な効果を得ることが
できる。加えて、この例の構成によれば、容量絶縁膜形
成後の酸化処理工程を複数回繰り返す必要がないので、
工程数を省略することができる。
【００６５】◇第３実施例 図１３は、この発明の第３実施例である半導体装置の構
成を示す断面図である。この例の半導体装置の構成が、
上述した第１実施例の構成と大きく異なるところはキャ
パシタを拡散領域に直接に接続させるように形成した点
である。この例の半導体装置は、図１３に示すように、
キャパシタ１０は、窒化チタン膜から成る下部電極８Ａ
と、この下部電極８Ａ上に形成された酸化タンタル膜か
ら成る第１の容量絶縁膜９Ａと、この第１の容量絶縁膜
９Ａと下部電極８Ａとの界面に形成された酸化チタン膜
から成る膜厚が０．２〜１ｎｍの第２の容量絶縁膜１１
Ａと、第１の容量絶縁膜９Ａ上に形成された窒化チタン
膜から成る上部電極１２Ａとから構成されて、下部電極
８ＡはＮ型拡散領域５に直接に接続されている。これ以
外は、上述した第１実施例と略同様である。それゆえ、
図１３において、図１の構成部分と対応する各部には、
同一の番号を付してその説明を省略する。
成を示す断面図である。この例の半導体装置の構成が、
上述した第１実施例の構成と大きく異なるところはキャ
パシタを拡散領域に直接に接続させるように形成した点
である。この例の半導体装置は、図１３に示すように、
キャパシタ１０は、窒化チタン膜から成る下部電極８Ａ
と、この下部電極８Ａ上に形成された酸化タンタル膜か
ら成る第１の容量絶縁膜９Ａと、この第１の容量絶縁膜
９Ａと下部電極８Ａとの界面に形成された酸化チタン膜
から成る膜厚が０．２〜１ｎｍの第２の容量絶縁膜１１
Ａと、第１の容量絶縁膜９Ａ上に形成された窒化チタン
膜から成る上部電極１２Ａとから構成されて、下部電極
８ＡはＮ型拡散領域５に直接に接続されている。これ以
外は、上述した第１実施例と略同様である。それゆえ、
図１３において、図１の構成部分と対応する各部には、
同一の番号を付してその説明を省略する。
【００６６】このように、この例の構成によっても、第
１実施例において述べたのと略同様な効果を得ることが
できる。加えて、この例の構成によれば、キャパシタを
拡散領域に直接に接続させるので、工程数を省略するこ
とができる。
１実施例において述べたのと略同様な効果を得ることが
できる。加えて、この例の構成によれば、キャパシタを
拡散領域に直接に接続させるので、工程数を省略するこ
とができる。
【００６７】◇第４実施例 図１４は、この発明の第４実施例である半導体装置の構
成を示す断面図である。この例の半導体装置の構成が、
上述した第２実施例の構成と大きく異なるところはキャ
パシタを拡散領域に直接に接続させるように形成した点
である。この例の半導体装置では、図１４に示すよう
に、キャパシタ２０が、窒化チタン膜から成る下部電極
１８Ａと、この下部電極１８Ａ上に形成された酸化タン
タル膜から成る第１の容量絶縁膜１９Ａと、この第１の
容量絶縁膜１９Ａに形成された酸化チタン膜から成る膜
厚が０．２〜１ｎｍの第２の容量絶縁膜２１Ａと、この
第２の容量絶縁膜２１Ａ上に形成された窒化チタン膜か
ら成る上部電極２２Ａとから構成されていて、また、下
部電極１８ＡはＮ型拡散領域５に直接接続されている。
これ以外は、上述した第２実施例と略同様である。それ
ゆえ、図１４において、図１０の構成部分と対応する各
部には、同一の番号を付してその説明を省略する。
成を示す断面図である。この例の半導体装置の構成が、
上述した第２実施例の構成と大きく異なるところはキャ
パシタを拡散領域に直接に接続させるように形成した点
である。この例の半導体装置では、図１４に示すよう
に、キャパシタ２０が、窒化チタン膜から成る下部電極
１８Ａと、この下部電極１８Ａ上に形成された酸化タン
タル膜から成る第１の容量絶縁膜１９Ａと、この第１の
容量絶縁膜１９Ａに形成された酸化チタン膜から成る膜
厚が０．２〜１ｎｍの第２の容量絶縁膜２１Ａと、この
第２の容量絶縁膜２１Ａ上に形成された窒化チタン膜か
ら成る上部電極２２Ａとから構成されていて、また、下
部電極１８ＡはＮ型拡散領域５に直接接続されている。
これ以外は、上述した第２実施例と略同様である。それ
ゆえ、図１４において、図１０の構成部分と対応する各
部には、同一の番号を付してその説明を省略する。
【００６８】このように、この例の構成によっても、第
２実施例において述べたのと略同様な効果を得ることが
できる。加えて、この例の構成によれば、キャパシタを
拡散領域に直接に接続させるので、工程数を省略するこ
とができる。
２実施例において述べたのと略同様な効果を得ることが
できる。加えて、この例の構成によれば、キャパシタを
拡散領域に直接に接続させるので、工程数を省略するこ
とができる。
【００６９】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、下部電極
又は上部電極は、窒化チタンに限らずにチタン、窒化タ
ングステン又はタングステン等の他の金属膜を用いるこ
とができる。また、容量絶縁膜としては酸化タンタルに
限らずに、ＢＳＴ（ＢａＳｒ）ＴｉＯ3、ＰＺＴ（Ｐｂ
（ＺｒＴｉ）Ｏ3等の他の高誘電率絶縁膜を用いること
ができる。また、第２及び第４実施例における第２の容
量絶縁膜を形成する金属は、酸化膜を形成し得る金属で
あればタンタル等の他の材料を用いることができる。
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、下部電極
又は上部電極は、窒化チタンに限らずにチタン、窒化タ
ングステン又はタングステン等の他の金属膜を用いるこ
とができる。また、容量絶縁膜としては酸化タンタルに
限らずに、ＢＳＴ（ＢａＳｒ）ＴｉＯ3、ＰＺＴ（Ｐｂ
（ＺｒＴｉ）Ｏ3等の他の高誘電率絶縁膜を用いること
ができる。また、第２及び第４実施例における第２の容
量絶縁膜を形成する金属は、酸化膜を形成し得る金属で
あればタンタル等の他の材料を用いることができる。
【００７０】また、容量絶縁膜あるいは金属膜を酸化処
理して第２の容量絶縁膜を形成する方法は、酸素プラズ
マ装置を用いるようにしても良い。この場合は、一例と
してプラズマパワーが略３００Ｗ、圧力が略５３Ｐａ、
基板温度が略３００℃の条件で行うことができる。同様
にして、第２の容量絶縁膜を形成する方法は、リモート
プラズマ装置を用いるようにしても良い。この場合も、
上述のプラズマ装置の場合と、略同一条件で行うことが
できる。特に、リモートプラズマ装置を用いる場合は、
半導体基板から離れた位置からプラズマ励起を行うの
で、半導体基板に与えるダメージを軽減できる効果が得
られる。
理して第２の容量絶縁膜を形成する方法は、酸素プラズ
マ装置を用いるようにしても良い。この場合は、一例と
してプラズマパワーが略３００Ｗ、圧力が略５３Ｐａ、
基板温度が略３００℃の条件で行うことができる。同様
にして、第２の容量絶縁膜を形成する方法は、リモート
プラズマ装置を用いるようにしても良い。この場合も、
上述のプラズマ装置の場合と、略同一条件で行うことが
できる。特に、リモートプラズマ装置を用いる場合は、
半導体基板から離れた位置からプラズマ励起を行うの
で、半導体基板に与えるダメージを軽減できる効果が得
られる。
【００７１】また、半導体基板上にキャパシタを製造す
る場合であれば、ＤＲＡＭに限らずにキャパシタ単体を
製造する場合にも適用することができる。また、各導電
膜、絶縁膜等の膜厚、形成条件方法等は一例を示したも
のであり、用途、目的等によって変更することができ
る。また、ゲート酸化膜は、酸化膜（Oxide Film）に限
らず、窒化膜（Nitride Film）でも良く、あるいは、酸
化膜と窒化膜との２重膜構成でも良い。つまり、ＭＩＳ
型トランジスタである限り、ＭＯＳ型トランジスタに限
らず、ＭＮＳ（Metal Nitride Semiconductor）型トラ
ンジスタでも良く、あるいは、ＭＮＯＳ（Metal Nitrid
e Oxide Semiconductor）型トランジスタでも良い。ま
た、各半導体領域の導電型はＰ型とＮ型とを逆にするこ
とができる。すなわち、Ｎチャネル型に限らずＰチャネ
ル型のＭＩＳ型トランジスタに対しても適用できる。
る場合であれば、ＤＲＡＭに限らずにキャパシタ単体を
製造する場合にも適用することができる。また、各導電
膜、絶縁膜等の膜厚、形成条件方法等は一例を示したも
のであり、用途、目的等によって変更することができ
る。また、ゲート酸化膜は、酸化膜（Oxide Film）に限
らず、窒化膜（Nitride Film）でも良く、あるいは、酸
化膜と窒化膜との２重膜構成でも良い。つまり、ＭＩＳ
型トランジスタである限り、ＭＯＳ型トランジスタに限
らず、ＭＮＳ（Metal Nitride Semiconductor）型トラ
ンジスタでも良く、あるいは、ＭＮＯＳ（Metal Nitrid
e Oxide Semiconductor）型トランジスタでも良い。ま
た、各半導体領域の導電型はＰ型とＮ型とを逆にするこ
とができる。すなわち、Ｎチャネル型に限らずＰチャネ
ル型のＭＩＳ型トランジスタに対しても適用できる。
【００７２】
【発明の効果】以上説明したように、この発明の半導体
装置によれば、キャパシタは、金属膜から成る下部電極
と、この下部電極上に形成された高誘電率絶縁膜から成
る第１の容量絶縁膜と、この第１の容量絶縁膜と下部電
極との界面に形成されたこの下部電極の構成金属の酸化
膜から成り、第１の容量絶縁膜よりも低誘電率の所定の
膜厚の第２の容量絶縁膜と、第１の容量絶縁膜上に形成
された金属膜から成る上部電極とから構成されているの
で、小さな酸化シリコン膜換算膜厚で、キャパシタの容
量の低下を極力抑えつつリーク電流を小さくすることが
できる。また、この発明の別の半導体装置によれば、キ
ャパシタは、金属膜から成る下部電極と、この下部電極
上に形成された高誘電率絶縁膜から成る第１の容量絶縁
膜と、この第１の容量絶縁膜上に形成された金属酸化膜
から成り、第１の容量絶縁膜よりも低誘電率の所定の膜
厚の第２の容量絶縁膜と、この第２の容量絶縁膜上に形
成された金属膜から成る上部電極とから構成されている
ので、小さな酸化シリコン膜換算膜厚で、キャパシタの
容量の低下を極力抑えつつリーク電流を小さくすること
ができる。また、この発明の半導体装置の製造方法によ
れば、下部電極膜を形成した後、第１の容量絶縁膜とな
る第１及び第２の高誘電率絶縁膜を順次に形成し、各高
誘電率絶縁膜の形成後に酸化処理を行って、第１の容量
絶縁膜と下部電極との界面に金属酸化膜から成る所定の
膜厚の第２の容量絶縁膜を形成するようにしたので、特
別な工程を要することなくキャパシタを容易に製造する
ことができる。また、この発明の別の半導体装置の製造
方法によれば、下部電極膜を形成した後、第１の容量絶
縁膜となる高誘電率絶縁膜及び第２の容量絶縁膜となる
酸化膜を形成し得る金属膜を形成し、この金属膜を酸化
処理して第１の容量絶縁膜に金属酸化膜から成る所定の
膜厚の第２の容量絶縁膜を形成するようにしたので、特
別な工程を要することなくキャパシタを容易に製造する
ことができる。したがって、キャパシタとして正常な動
作を行うのに必要な容量を確保した上で、リーク電流を
抑制することができる。
装置によれば、キャパシタは、金属膜から成る下部電極
と、この下部電極上に形成された高誘電率絶縁膜から成
る第１の容量絶縁膜と、この第１の容量絶縁膜と下部電
極との界面に形成されたこの下部電極の構成金属の酸化
膜から成り、第１の容量絶縁膜よりも低誘電率の所定の
膜厚の第２の容量絶縁膜と、第１の容量絶縁膜上に形成
された金属膜から成る上部電極とから構成されているの
で、小さな酸化シリコン膜換算膜厚で、キャパシタの容
量の低下を極力抑えつつリーク電流を小さくすることが
できる。また、この発明の別の半導体装置によれば、キ
ャパシタは、金属膜から成る下部電極と、この下部電極
上に形成された高誘電率絶縁膜から成る第１の容量絶縁
膜と、この第１の容量絶縁膜上に形成された金属酸化膜
から成り、第１の容量絶縁膜よりも低誘電率の所定の膜
厚の第２の容量絶縁膜と、この第２の容量絶縁膜上に形
成された金属膜から成る上部電極とから構成されている
ので、小さな酸化シリコン膜換算膜厚で、キャパシタの
容量の低下を極力抑えつつリーク電流を小さくすること
ができる。また、この発明の半導体装置の製造方法によ
れば、下部電極膜を形成した後、第１の容量絶縁膜とな
る第１及び第２の高誘電率絶縁膜を順次に形成し、各高
誘電率絶縁膜の形成後に酸化処理を行って、第１の容量
絶縁膜と下部電極との界面に金属酸化膜から成る所定の
膜厚の第２の容量絶縁膜を形成するようにしたので、特
別な工程を要することなくキャパシタを容易に製造する
ことができる。また、この発明の別の半導体装置の製造
方法によれば、下部電極膜を形成した後、第１の容量絶
縁膜となる高誘電率絶縁膜及び第２の容量絶縁膜となる
酸化膜を形成し得る金属膜を形成し、この金属膜を酸化
処理して第１の容量絶縁膜に金属酸化膜から成る所定の
膜厚の第２の容量絶縁膜を形成するようにしたので、特
別な工程を要することなくキャパシタを容易に製造する
ことができる。したがって、キャパシタとして正常な動
作を行うのに必要な容量を確保した上で、リーク電流を
抑制することができる。
【図１】この発明の第１実施例である半導体装置の構成
を示す断面図である。
を示す断面図である。
【図２】図２は同半導体装置のキャパシタの等価回路を
示す図である。
示す図である。
【図３】同半導体装置のキャパシタの容量絶縁膜の一部
を構成する酸化チタン膜の膜厚（横軸）と容量（縦軸）
との関係を示す図である。
を構成する酸化チタン膜の膜厚（横軸）と容量（縦軸）
との関係を示す図である。
【図４】同半導体装置のキャパシタの容量絶縁膜の一部
を構成する酸化チタン膜の膜厚（横軸）とリーク電流
（縦軸）との関係を示す図である。
を構成する酸化チタン膜の膜厚（横軸）とリーク電流
（縦軸）との関係を示す図である。
【図５】同半導体装置のキャパシタの印加電圧（横軸）
とリーク電流（縦軸）との関係を示す図である。
とリーク電流（縦軸）との関係を示す図である。
【図６】同半導体装置の製造方法を工程順に示す工程図
である。
である。
【図７】同半導体装置の製造方法を工程順に示す工程図
である。
である。
【図８】同半導体装置の製造方法を工程順に示す工程図
である。
である。
【図９】同半導体装置の製造方法を工程順に示す工程図
である。
である。
【図１０】この発明の第２実施例である半導体装置の構
成を示す断面図である。
成を示す断面図である。
【図１１】同半導体装置の製造方法を工程順に示す工程
図である。
図である。
【図１２】同半導体装置の製造方法を工程順に示す工程
図である。
図である。
【図１３】この発明の第３実施例である半導体装置の構
成を示す断面図である。
成を示す断面図である。
【図１４】この発明の第４実施例である半導体装置の構
成を示す断面図である。
成を示す断面図である。
【図１５】従来の半導体装置の構成を示す断面図であ
る。
る。
【図１６】同半導体装置の欠点を示す断面図である。
【図１７】同半導体装置の製造方法を工程順に示す工程
図である。
図である。
【図１８】同半導体装置の製造方法を工程順に示す工程
図である。
図である。
【図１９】同半導体装置のキャパシタを構成する酸化チ
タン膜の熱処理温度（横軸）と誘電率（縦軸）との関係
を示す図である。
タン膜の熱処理温度（横軸）と誘電率（縦軸）との関係
を示す図である。
【図２０】同半導体装置のキャパシタの強い酸化処理後
の印加電圧（横軸）とリーク電流（縦軸）との関係を示
す図である。
の印加電圧（横軸）とリーク電流（縦軸）との関係を示
す図である。
【図２１】同半導体装置のキャパシタの弱い酸化処理後
の印加電圧（横軸）とリーク電流（縦軸）との関係を示
す図である。
の印加電圧（横軸）とリーク電流（縦軸）との関係を示
す図である。
【図２２】従来の半導体装置の構成を示す断面図であ
る。
る。
【図２３】同半導体装置の製造方法を工程順に示す工程
図である。
図である。
１ Ｐ型シリコン基板 ２ 素子分離用絶縁膜 ３ ゲート酸化膜 ４ ゲート電極（ワードライン） ５ Ｎ型拡散領域 ６ 第１の層間絶縁膜 ７ 第１のコンタクトホール ８ 窒化チタン膜（下部電極膜） ８Ａ、１８Ａ 下部電極 ９、１９ 酸化タンタル膜 ９Ａ、１９Ａ 第１の容量絶縁膜 ９ａ 第１の酸化タンタル膜 ９ｂ 第２の酸化タンタル膜 １０、２０ キャパシタ １１、２１ 酸化チタン膜 １１Ａ、２１Ａ 第２の容量絶縁膜 １２、２２ 窒化チタン膜（上部電極膜） １２Ａ、２２Ａ 上部電極 １３ 容量コンタクト １４ 第２の層間絶縁膜 １５ 第２のコンタクトホール １６ チタン膜
Claims (12)
- 【請求項１】 半導体基板の一つの拡散領域に接続され
るように形成されるキャパシタを備える半導体装置であ
って、 前記キャパシタは、前記拡散領域に接続されるように形
成された金属膜から成る下部電極と、該下部電極上に形
成された高誘電率絶縁膜から成る第１の容量絶縁膜と、
該第１の容量絶縁膜と前記下部電極との界面に形成され
た該下部電極の構成金属の酸化膜から成り、前記第１の
容量絶縁膜よりも低誘電率の所定の膜厚の第２の容量絶
縁膜と、前記第１の容量絶縁膜上に形成された金属膜か
ら成る上部電極とから構成されたことを特徴とする半導
体装置。 - 【請求項２】 半導体基板の一つの拡散領域に接続され
るように形成されるキャパシタを備える半導体装置であ
って、 前記キャパシタは、前記拡散領域に接続されるように形
成された金属膜から成る下部電極と、該下部電極上に形
成された高誘電率絶縁膜から成る第１の容量絶縁膜と、
該第１の容量絶縁膜上に形成された金属酸化膜から成
り、前記第１の容量絶縁膜よりも低誘電率の所定の膜厚
の第２の容量絶縁膜と、該第２の容量絶縁膜上に形成さ
れた金属膜から成る上部電極とから構成されたことを特
徴とする半導体装置。 - 【請求項３】 前記下部電極が、容量コンタクトを通じ
て前記拡散領域に接続されていることを特徴とする請求
項１又は２記載の半導体装置。 - 【請求項４】 前記下部電極又は上部電極が、窒化チタ
ン、チタン、窒化タングステン又はタングステンから成
ることを特徴とする請求項１、２又は３記載の半導体装
置。 - 【請求項５】 前記第１の容量絶縁膜が、酸化タンタル
から成ることを特徴とする請求項１乃至４のいずれか１
に記載の半導体装置。 - 【請求項６】 前記第２の容量絶縁膜が、０．２〜１ｎ
ｍの膜厚を有する酸化チタンから成ることを特徴とする
請求項１乃至５のいずれか１に記載の半導体装置。 - 【請求項７】 半導体基板の一つの拡散領域に接続され
るように形成されるキャパシタを備える半導体装置の製
造方法であって、 第１導電型半導体基板に選択的に第２導電型拡散領域を
形成する拡散領域形成工程と、 前記拡散領域に接続されるように前記キャパシタを構成
する金属膜から成る下部電極を形成する下部電極形成工
程と、 前記下部電極上に前記キャパシタを構成する高誘電率絶
縁膜から成る第１の容量絶縁膜を複数の段階で順次に形
成する容量絶縁膜形成工程と、 前記容量絶縁膜形成工程の各段階毎に前記半導体基板を
酸化性雰囲気中で熱処理して、前記第１の容量絶縁膜と
前記下部電極との界面に該下部電極の構成金属の酸化膜
から成る第２の容量絶縁膜を所定の膜厚に形成する半導
体基板熱処理工程と、 前記第１の容量絶縁膜上に前記キャパシタを構成する金
属膜から成る上部電極を形成する上部電極形成工程とを
含むことを特徴とする半導体装置の製造方法。 - 【請求項８】 半導体基板の一つの拡散領域に接続され
るように形成されるキャパシタを備える半導体装置の製
造方法であって、 第１導電型半導体基板に選択的に第２導電型拡散領域を
形成する拡散領域形成工程と、 前記拡散領域に接続されるように前記キャパシタを構成
する金属膜から成る下部電極を形成する下部電極形成工
程と、 前記下部電極上に前記キャパシタを構成する高誘電率絶
縁膜から成る第１の容量絶縁膜を形成する容量絶縁膜形
成工程と、 前記第１の容量絶縁膜上に酸化膜を形成し得る金属膜を
形成する金属膜形成工程と、 前記半導体基板を酸化性雰囲気中で熱処理して、前記金
属膜を酸化させて所定の膜厚の金属酸化膜から成る第２
の容量絶縁膜を形成する半導体基板熱処理工程と、 前記第１の容量絶縁膜上に前記キャパシタを構成する金
属膜から成る上部電極を形成する上部電極形成工程とを
含むことを特徴とする半導体装置の製造方法。 - 【請求項９】 前記拡散領域形成工程と前記下部電極形
成工程との間に、前記拡散領域に接続されるように容量
コンタクトを形成する容量コンタクト形成工程を含むこ
とを特徴とする請求項７又は８記載の半導体装置の製造
方法。 - 【請求項１０】 前記下部電極又は上部電極として、窒
化チタン、チタン、窒化タングステン又はタングステン
を用いることを特徴とする請求項７、８又は９記載の半
導体装置の製造方法。 - 【請求項１１】 前記第１の容量絶縁膜として、酸化タ
ンタルを用いることを特徴とする請求項７乃至１０のい
ずれか１に記載の半導体装置の製造方法。 - 【請求項１２】 前記第２の容量絶縁膜として、０．２
〜１ｎｍの膜厚を有する酸化チタンを形成することを特
徴とする請求項７乃至１１のいずれか１に記載の半導体
装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35089499A JP2001168301A (ja) | 1999-12-09 | 1999-12-09 | 半導体装置及びその製造方法 |
| KR1020000074979A KR20010062312A (ko) | 1999-12-09 | 2000-12-09 | 반도체 장치 및 그것을 제조하는 방법 |
| US09/732,703 US6627939B2 (en) | 1999-12-09 | 2000-12-11 | Semiconductor device provided with a capacitor having a high-permittivity insulator film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35089499A JP2001168301A (ja) | 1999-12-09 | 1999-12-09 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001168301A true JP2001168301A (ja) | 2001-06-22 |
Family
ID=18413624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35089499A Pending JP2001168301A (ja) | 1999-12-09 | 1999-12-09 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6627939B2 (ja) |
| JP (1) | JP2001168301A (ja) |
| KR (1) | KR20010062312A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447973B1 (ko) * | 2001-12-27 | 2004-09-10 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| KR100485168B1 (ko) * | 2002-10-02 | 2005-04-22 | 동부아남반도체 주식회사 | 박막 커패시터 및 그 제조 방법 |
| US8105930B2 (en) | 2007-08-07 | 2012-01-31 | Samsung Electronics Co., Ltd. | Method of forming dielectric including dysprosium and scandium by atomic layer deposition and integrated circuit device including the dielectric layer |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7378719B2 (en) * | 2000-12-20 | 2008-05-27 | Micron Technology, Inc. | Low leakage MIM capacitor |
| US7018878B2 (en) * | 2001-11-07 | 2006-03-28 | Matrix Semiconductor, Inc. | Metal structures for integrated circuits and methods for making the same |
| FR2835970B1 (fr) * | 2002-02-11 | 2005-02-25 | Memscap | Micro-composant electronique incluant une structure capacitive |
| FR2834387B1 (fr) * | 2001-12-31 | 2004-02-27 | Memscap | Composant electronique incorporant un circuit integre et un micro-condensateur |
| US6720608B2 (en) * | 2002-05-22 | 2004-04-13 | United Microelectronics Corp. | Metal-insulator-metal capacitor structure |
| US7612399B2 (en) * | 2005-11-08 | 2009-11-03 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit devices |
| WO2008126365A1 (ja) * | 2007-03-29 | 2008-10-23 | Panasonic Corporation | 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ |
| US8853762B2 (en) * | 2008-11-25 | 2014-10-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure for protecting metal-insulator-metal capacitor in memory device from charge damage |
| US9536940B2 (en) * | 2012-09-19 | 2017-01-03 | Micron Technology, Inc. | Interfacial materials for use in semiconductor structures and related methods |
| US9559300B2 (en) * | 2013-09-20 | 2017-01-31 | Kabushiki Kaisha Toshiba | Resistive random access memory device and manufacturing method thereof |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2617457B2 (ja) * | 1985-11-29 | 1997-06-04 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| JPS63213148A (ja) | 1987-03-02 | 1988-09-06 | Mitsubishi Electric Corp | デイジタル磁気記録再生装置の同期信号検出回路 |
| JP2829023B2 (ja) | 1989-02-28 | 1998-11-25 | 株式会社東芝 | 半導体集積回路用キャパシタ |
| KR930012120B1 (ko) * | 1991-07-03 | 1993-12-24 | 삼성전자 주식회사 | 반도체장치 및 그의 제조방법 |
| JPH05109982A (ja) | 1991-10-18 | 1993-04-30 | Sharp Corp | 半導体装置及びその製造方法 |
| JPH05198743A (ja) | 1992-01-20 | 1993-08-06 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0714992A (ja) | 1993-06-15 | 1995-01-17 | Hitachi Ltd | 半導体装置及びその製造方法並びにそれを用いた応用システム |
| JP2897631B2 (ja) | 1993-12-28 | 1999-05-31 | 日本電気株式会社 | 半導体集積回路装置および製造方法 |
| JPH07263572A (ja) | 1994-03-23 | 1995-10-13 | Hitachi Ltd | 半導体メモリ装置の製造方法及び半導体メモリ装置並びにそれを用いた応用システム |
| JPH1079478A (ja) | 1996-09-04 | 1998-03-24 | Hitachi Ltd | ダイナミックｒａｍ装置及びその製造方法 |
-
1999
- 1999-12-09 JP JP35089499A patent/JP2001168301A/ja active Pending
-
2000
- 2000-12-09 KR KR1020000074979A patent/KR20010062312A/ko active IP Right Grant
- 2000-12-11 US US09/732,703 patent/US6627939B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447973B1 (ko) * | 2001-12-27 | 2004-09-10 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| KR100485168B1 (ko) * | 2002-10-02 | 2005-04-22 | 동부아남반도체 주식회사 | 박막 커패시터 및 그 제조 방법 |
| US8105930B2 (en) | 2007-08-07 | 2012-01-31 | Samsung Electronics Co., Ltd. | Method of forming dielectric including dysprosium and scandium by atomic layer deposition and integrated circuit device including the dielectric layer |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010003664A1 (en) | 2001-06-14 |
| KR20010062312A (ko) | 2001-07-07 |
| US6627939B2 (en) | 2003-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6511873B2 (en) | High-dielectric constant insulators for FEOL capacitors | |
| JP4064239B2 (ja) | 半導体コンテナキャパシタにおける損傷の低減 | |
| US5780115A (en) | Methods for fabricating electrode structures including oxygen and nitrogen plasma treatments | |
| US20020153579A1 (en) | Semiconductor device with thin film having high permittivity and uniform thickness | |
| JP2001313379A (ja) | 半導体メモリの製造方法及び容量素子の製造方法 | |
| JPH06140569A (ja) | 半導体装置のキャパシタ及びその製造方法並びに該キャパシタを備えた半導体装置及びその製造方法 | |
| JP2000124425A (ja) | 高誘電体多層膜を利用したセルキャパシタ及びその製造方法 | |
| JP2001168301A (ja) | 半導体装置及びその製造方法 | |
| KR20010020781A (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| US6057189A (en) | Method of fabricating capacitor utilizing an ion implantation method | |
| JPH0766369A (ja) | 半導体装置の製造方法 | |
| JP4543378B2 (ja) | 半導体装置の製造方法 | |
| JPH11220097A (ja) | 集積回路内にコンデンサを製造する方法 | |
| US6479364B2 (en) | Method for forming a capacitor for semiconductor devices with diffusion barrier layer on both sides of dielectric layer | |
| US6133086A (en) | Fabrication method of a tantalum pentoxide dielectric layer for a DRAM capacitor | |
| US6228709B1 (en) | Method of fabricating hemispherical grain electrode | |
| JP2000164831A (ja) | 半導体装置の製造方法 | |
| US6818500B2 (en) | Method of making a memory cell capacitor with Ta2O5 dielectric | |
| US5994734A (en) | Modified gate structure for non-volatile memory and its method of fabricating the same | |
| US7141846B2 (en) | Semiconductor storage device and method for manufacturing the same | |
| KR100638421B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3334672B2 (ja) | 半導体装置の製造方法及びキャパシタの製造方法 | |
| JPH11150245A (ja) | 半導体装置の製造方法 | |
| JP2001036027A (ja) | 半導体装置及びその製造方法 | |
| KR20010030348A (ko) | 반도체 메모리 장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090228 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120229 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20140228 |
|
| LAPS | Cancellation because of no payment of annual fees |