JP2001160827A - Packet switch for shared buffer system - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a packet switch for shared buffer system of a large scale (or a large capacity) through a building block structure employing same switching element devices. SOLUTION: An idle address management queue 1010 activates only a specific device among a plurality of devices, a used address management queue 1020 redundantly manages the devices in the unit of distributed device, and a transmission address management queue 1030 individually manages each device in the unit of distributed device.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は共有バッファ方式の
パケットスイッチ、特にＬＡＮ（ローカルエリアネット
ワーク）等で使用するパケットスイッチ装置やルータ装
置のバッファアドレスのキュー管理に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a packet switch of a shared buffer system, and particularly to queue management of buffer addresses of a packet switch device and a router device used in a LAN (Local Area Network) or the like.

【０００２】[0002]

【従来の技術】ＩＥＥＥ８０２．３に代表されるＣＳＭ
Ａ／ＣＤ（Carrier Sense Multiple Access / Collisio
n Detection）方式であり、一般にイーサネット（登録
商標）と称されるＬＡＮにおいて、スター型接続形態
（トポロジー）を構成するスイッチエレメント、特にパ
ケットスイッチ装置やルータ装置には、パケットデータ
をバッファリングしてスイッチングを実現する際、バッ
ファのアドレスをキュー管理する技術が使用されてい
る。2. Description of the Related Art CSM represented by IEEE802.3
A / CD (Carrier Sense Multiple Access / Collisio
n Detection) method, and in a LAN generally called Ethernet (registered trademark), packet data is buffered in switch elements, particularly packet switch devices and router devices, which constitute a star-type connection topology (topology). In realizing the switching, a technique of managing a queue of a buffer address is used.

【０００３】従来の技術の例として，特開平１１−１６
３８７０号公報の「共有バッファ型ＡＴＭスイッチ」や
特開平１０−３２５８１号公報の「ＡＴＭセルスイッ
チ」に記載されている、共有バッファ方式のＡＴＭセル
スイッチを実現するための、バッファアドレスのキュー
管理の技術がある。As an example of the prior art, Japanese Patent Application Laid-Open No. 11-16 / 1999
Japanese Patent Application Laid-Open No. 3870/1990 discloses a "shared buffer type ATM switch" and Japanese Patent Application Laid-Open No. 10-32581 / "ATM cell switch" discloses a buffer address queue management for realizing a shared buffer type ATM cell switch. There is technology.

【０００４】上記公報には、ＡＴＭセルスイッチにおい
て共有バッファ方式を実現するための一般的な技術とし
て，共有バッファの空きアドレスを管理する空きアドレ
ス管理キューと、複数の送信チャンネルに対する送信順
序を制御する送信アドレス管理キューの基本的な構成と
動作が開示されている。The above publication discloses a general technique for realizing a shared buffer system in an ATM cell switch, which controls an empty address management queue for managing empty addresses of a shared buffer and a transmission order for a plurality of transmission channels. The basic configuration and operation of the transmission address management queue are disclosed.

【０００５】先ず、本発明による理解を容易にするため
に、従来の共有バッファ方式のスイッチエレメントにつ
いて図１２および図１３を参照して簡単に説明する。First, a conventional shared buffer type switch element will be briefly described with reference to FIGS. 12 and 13 in order to facilitate understanding according to the present invention.

【０００６】図１２を参照して、共有バッファ方式のス
イッチエレメント全体の構成及び動作を説明する。共有
バッファ方式のパケットスイッチは、ポート６０５１〜
６０５４に接続された送受信制御部６０１１〜６０１
４、これに送受信データバス６０２１〜６０２４を介し
て接続されたパケットスイッチエレメント６００１、こ
れに夫々バス６０３１および６０４１を介して接続され
た共有バッファメモリ６００３およびキューメモリ６０
０２を含んでいる。各ポート６０５１〜６０５４は、そ
れぞれＬＡＮ回線を収容する。各ポート６０５１〜６０
５４から受信されたパケットデータは、送受信制御部、
例えば６０１１で、パラレル信号に変換され、パラレル
信号の送受信データバス６０２１を介して、パケットス
イッチエレメント６００１に渡される。パケットスイッ
チエレメント６００１は回線から受信したパケットデー
タを全て、共有バッファメモリ６００３に一旦格納す
る。送信する場合は、パケットスイッチエレメント６０
０１が自ら記憶してあるメモリの番地を使って、共有バ
ッファメモリ６００３から格納してあったパケットデー
タを読出し、パラレル信号の送受信データバス、例えば
６０２２を介して、送受信制御部６０１２に送り、対応
するポート６０５２からＬＡＮ回線に送信される。Referring to FIG. 12, the configuration and operation of the entire switch element of the shared buffer system will be described. The shared buffer type packet switch has ports 6051 to
Transmission / reception control units 6011 to 601 connected to 6054
4, a packet switch element 6001 connected thereto via transmission / reception data buses 6021 to 6024, a shared buffer memory 6003 and a queue memory 60 connected thereto via buses 6031 and 6041, respectively.
02 is included. Each of the ports 6051 to 6054 accommodates a LAN line. Each port 6051-60
The packet data received from 54 is a transmission / reception control unit,
For example, the signal is converted into a parallel signal at 6011 and is passed to the packet switch element 6001 via the transmission / reception data bus 6021 of the parallel signal. The packet switch element 6001 temporarily stores all packet data received from the line in the shared buffer memory 6003. When transmitting, the packet switch element 60
01 reads the stored packet data from the shared buffer memory 6003 using the address of the memory stored by itself and sends it to the transmission / reception control unit 6012 via a transmission / reception data bus for parallel signals, for example, 6022. Transmitted from the port 6052 to the LAN line.

【０００７】次に、図１３を参照して、スイッチエレメ
ントの構成及び動作を説明する。このスイッチエレメン
トは、受信ポート７０１１〜７０１４および送信ポート
７０１５〜７０１８に接続されたスイッチエレメント７
００１およびキューメモリ７００２、共有メモリ７００
３より構成される。キューメモリ７００２は、空きバッ
ファアドレス管理回路部７００４および送信バッファ管
理回路部７００５を含んでいる。先に説明した、送受信
制御部（図１２の６０１１〜６０１４）とのインタフェ
ースであるパラレル信号の送受信データバス７０２０お
よび７０２１は、複数の受信ポート７０１１〜７０１４
単位で、１つの受信データバス７０２０としてスイッチ
エレメント７００１に入力される。また、複数の送信ポ
ート７０１５〜７０１８単位で１つの送信データバス７
０２１として、スイッチエレメント７００１から出力さ
れる。Next, the configuration and operation of the switch element will be described with reference to FIG. This switch element includes switch elements 7 connected to reception ports 7011 to 7014 and transmission ports 7015 to 7018.
001, queue memory 7002, shared memory 700
3 The queue memory 7002 includes a free buffer address management circuit 7004 and a transmission buffer management circuit 7005. The transmission / reception data buses 7020 and 7021 for parallel signals, which are interfaces with the transmission / reception control units (6011 to 6014 in FIG. 12) described above, are provided with a plurality of reception ports 7011 to 7014.
The data is input to the switch element 7001 as one reception data bus 7020 in units. Further, one transmission data bus 7 is provided for each of a plurality of transmission ports 7015 to 7018.
021 is output from the switch element 7001.

【０００８】図１３では受信データバス７０２０および
送信データバス７０２１が、それぞれ各１の場合である
が、複数である場合もある。また、受信データバス７０
２０および送信データバス７０２１が同一バスであって
もよい。共有メモリ７００３との接続は、メモリの番地
を示すアドレスバス７０３０とデータバス７０３１によ
り行われる。FIG. 13 shows a case where the number of the reception data bus 7020 and the number of the transmission data bus 7021 are respectively one, but there may be a case where a plurality of reception data buses are provided. Also, the reception data bus 70
20 and the transmission data bus 7021 may be the same bus. Connection to the shared memory 7003 is established by an address bus 7030 and a data bus 7031 indicating addresses of the memory.

【０００９】スイッチエレメント７００１は、共有メモ
リ７００３上の空きバッファの番地を管理している、空
きバッファアドレス管理回路部７００４と、送信すべき
パケットの順序を、送信ポート単位に、共有メモリ７０
０３に格納されているバッファの番地として管理する、
送信バッファ管理回路部７００５をそれぞれ有してい
る。The switch element 7001 manages the address of an empty buffer in the shared memory 7003, and an empty buffer address management circuit 7004. The switch element 7001 determines the order of packets to be transmitted in units of transmission ports.
03, which is managed as the address of the buffer stored in
Each has a transmission buffer management circuit unit 7005.

【００１０】スイッチエレメント７００１は、受信デー
タバス７０２０からパケットデータを受信した場合、空
きバッファアドレス管理回路部７００４から、格納でき
るバッファのアドレスを得て、共有メモリ７００３にパ
ケットデータを格納する。これと同時に、そのバッファ
アドレスの情報を送信バッファ管理回路部７００５に送
り、送信すべきポートの送信バッファの待ち行列に登録
される。また、送信側では、この待ち行列に従い、共有
メモリ７００３からパケットを読み出し、送信データバ
ス７０２１に出力する。この時、読出しに使用したパケ
ットのバッファアドレスは、空きバッファアドレス管理
回路部７００４に返還され、別の受信データを格納する
際に再度使用される。When receiving the packet data from the reception data bus 7020, the switch element 7001 obtains the address of the buffer that can be stored from the free buffer address management circuit unit 7004 and stores the packet data in the shared memory 7003. At the same time, the information of the buffer address is sent to the transmission buffer management circuit unit 7005, and registered in the transmission buffer queue of the port to be transmitted. The transmitting side reads the packet from the shared memory 7003 according to the queue and outputs the packet to the transmission data bus 7021. At this time, the buffer address of the packet used for reading is returned to the empty buffer address management circuit unit 7004, and is used again when another piece of received data is stored.

【００１１】以上から、共有メモリ方式の場合は、送信
バッファ管理回路部７００５において、共有メモリ上の
何処に格納されたパケットデータでも読出せる必要があ
る。これは、空きバッファアドレス管理回路部７００４
と送信バッファ管理回路部７００５が管理できるメモリ
エリアが、共に同じである必要がある。また、アドレス
情報を相互にやり取りする必要がある。As described above, in the case of the shared memory system, it is necessary for the transmission buffer management circuit 7005 to read out packet data stored anywhere in the shared memory. This is because the empty buffer address management circuit unit 7004
And the memory area that can be managed by the transmission buffer management circuit 7005 must be the same. Further, it is necessary to exchange address information with each other.

【００１２】また、マルチキャストパケットにおけるバ
ッファ解放処理の従来技術の例として、特開平１０−２
９４７４０号公報に記載されている、共有バッファ方式
のＡＴＭセルスイッチを実現するための、マルチキャス
トバッファアドレス管理の技術がある。Japanese Patent Application Laid-Open No. 10-2 is an example of the prior art for releasing a buffer in a multicast packet.
There is a technology of multicast buffer address management for realizing a shared buffer type ATM cell switch described in Japanese Patent No. 94740.

【００１３】[0013]

【発明が解決しようとする課題】上記従来の技術は，共
有バッファの空きアドレス管理キューと、出力制御のア
ドレス管理キューの基本的な構成について開示してい
る。スイッチエレメントのスイッチ容量を大きくする目
的で、パケットスイッチエレメント（図１２の６００
１）を、同一デバイスが複数積み重なったビルディング
ブロック（積み木）構成にした場合、共有バッファのア
ドレス制御回路部も、複数存在することになり、アドレ
ス管理キューは分散して実装され、並列処理を行うこと
になる。これらの実現手段に対しては、共に開示されて
いないため、従来の技術のままでは、スイッチ容量の拡
大ができないという問題がある。The above prior art discloses a basic configuration of a free address management queue for a shared buffer and an address management queue for output control. In order to increase the switch capacity of the switch element, a packet switch element (600 in FIG. 12) is used.
If 1) is configured as a building block (building block) in which a plurality of the same devices are stacked, a plurality of address control circuit units of the shared buffer will also be present, and the address management queue will be implemented in a distributed manner to perform parallel processing. Will be. Since neither of these realizing means is disclosed, there is a problem that the switch capacity cannot be increased with the conventional technology.

【００１４】また別の実現手段として、同様にスイッチ
ングエレメント部を、同一デバイスが複数積み重なった
ビルディングブロック構成にし、共有バッファのアドレ
ス制御回路部は、これとは別のデバイス１つで実現しよ
うとする場合、スイッチエレメントを実現するデバイス
の種類が増えるという問題がある。As another means for realizing, similarly, the switching element portion is constructed in a building block configuration in which a plurality of the same devices are stacked, and the address control circuit portion of the shared buffer is to be realized by another device. In this case, there is a problem that the types of devices that implement the switch elements increase.

【００１５】これらに加え、従来例のＡＴＭスイッチに
おいては、セルと呼ばれる固定バイト長データをスイッ
チする技術であり、イーサネットの可変長パケットをス
イッチする技術に関しては特に開示がなく、ＡＴＭスイ
ッチで扱うセルと同様に固定バイト長のデータとして扱
うとすれば、常にイーサネットの最長バイト長のパケッ
トデータを想定したバッファを準備する必要があり、短
いバイト長または最小バイト長のパケットデータのスイ
ッチング動作が頻発する場合は、バッファを効率的に使
用できないという問題がある。In addition to the above, the conventional ATM switch is a technique for switching fixed-byte length data called a cell, and there is no particular disclosure about a technique for switching an Ethernet variable-length packet. If it is treated as fixed byte length data as in the case of above, it is necessary to always prepare a buffer that assumes the longest byte length packet data of Ethernet, and the switching operation of short byte length or minimum byte length packet data frequently occurs In such a case, there is a problem that the buffer cannot be used efficiently.

【００１６】また、公知例として示したマルチキャスト
パケットにおけるバッファ解放処理では、ビルディング
ブロック（積み木）構成によりアドレス管理キューが分
散されて実装された場合の実現手段に対しては、記載さ
れていないため、従来の技術のままでは、マルチキャス
トパケットのスイッチングが出来ない問題がある。Further, in the buffer release processing of a multicast packet shown as a well-known example, since there is no description about a means for realizing the case where the address management queue is distributed and mounted by a building block configuration, There is a problem that multicast packets cannot be switched with the conventional technology.

【００１７】[0017]

【発明の目的】そこで本発明の目的は、共有バッファの
アドレス制御回路部を、同一デバイスが複数積み重ねる
ビルディングブロック（積み木）構成により実施可能に
する共有バッファ方式のパケットスイッチを提供するこ
とである。SUMMARY OF THE INVENTION It is an object of the present invention to provide a packet switch of a shared buffer system which enables the address control circuit of a shared buffer to be implemented by a building block (block) configuration in which a plurality of identical devices are stacked.

【００１８】[0018]

【課題を解決するための手段】前述の課題を解決するた
め、本発明による共有バッファ方式のパケットスイッチ
は、次のような特徴的な構成を採用している。In order to solve the above-mentioned problems, a shared buffer type packet switch according to the present invention employs the following characteristic configuration.

【００１９】（１）バッファのアドレスをキュー管理す
る制御回路が複数のデバイスに分散する構成である共有
バッファ方式のパケットスイッチにおいて、共有バッフ
ァの空きバッファアドレスを管理する空きアドレス管理
キューは、複数のデバイスのうちの特定の１つのみに存
在させ、一元管理する共有バッファ方式のパケットスイ
ッチ。(1) In a packet switch of a shared buffer system in which a control circuit for managing queues of buffer addresses is distributed to a plurality of devices, a vacant address management queue for managing vacant buffer addresses of a shared buffer has a plurality of buffers. A shared buffer type packet switch that exists in only one specific device and is centrally managed.

【００２０】（２）パケットを構成する単位バッファの
チェインを管理する使用済みアドレス管理キューは、分
散した各デバイス単位に存在させ、冗長的に管理する上
記（１）の共有バッファ方式のパケットスイッチ。(2) The shared buffer type packet switch according to (1), wherein a used address management queue for managing a chain of unit buffers constituting a packet is provided in each of the distributed device units and managed redundantly.

【００２１】（３）各送信チャンネル毎のパケット送信
順序を管理する送信アドレス管理キューは分散した各デ
バイス単位に存在させ、各デバイスで個別に管理する上
記（１）又は（２）の共有バッファ方式のパケットスイ
ッチ。(3) A shared buffer system according to the above (1) or (2), in which a transmission address management queue for managing the packet transmission order for each transmission channel is provided in each of the distributed devices and managed individually by each device. Packet switch.

【００２２】（４）任意の送信アドレス管理キュー間
で、送信パケットの移動を行う場合、バッファの先頭ア
ドレスのみ移動させ、使用済みアドレス管理キューで制
御される、単位バッファの接続情報の移動は行わない上
記（２）の共有バッファ方式のパケットスイッチ。(4) When moving a transmission packet between arbitrary transmission address management queues, only the head address of the buffer is moved, and the connection information of the unit buffer controlled by the used address management queue is moved. There is no shared buffer type packet switch of the above (2).

【００２３】（５）空きアドレス管理キューと送信アド
レス管理キュー又は使用済みアドレス管理キュー間で、
アドレスのハンドシェイクを行う、エンキューおよびデ
キューパスを、同一バスで時分割に行う上記（２）又は
（３）の共有バッファ方式のパケットスイッチ。(5) Between the free address management queue and the transmission address management queue or the used address management queue,
The packet switch of the above-mentioned (2) or (3), wherein the enqueue and dequeue paths for performing handshake of the address are time-shared on the same bus.

【００２４】（６）マルチキャストパケットを一時的に
保持するマルチキャスト管理キューは、分散した各デバ
イス単位に存在させ、各デバイスで個別に管理する上記
（２）または（３）の共有バッファ方式のパケットスイ
ッチ。(6) The shared buffer type packet switch according to the above (2) or (3), wherein the multicast management queue for temporarily holding the multicast packet exists in each of the distributed devices and is managed individually by each device. .

【００２５】（７）マルチキャストパケットのバッファ
解放処理において、分散した各デバイス単位に、自デバ
イスが管理している宛先への送信が全て完了したことを
認識する手段は、各デバイス単位に存在させ、各デバイ
スからの送信完了通知を受けて、全デバイスの送信が全
て完了したことを認識する手段は、空きアドレス管理キ
ューが動作するデバイスのみに存在させ、該バッファの
解放処理を行う上記（６）の共有バッファ方式のパケッ
トスイッチ。(7) In the buffer release processing of the multicast packet, means for recognizing that the transmission to the destination managed by the own device has been completed in each of the dispersed device units is provided in each of the device units. The means for receiving the transmission completion notification from each device and recognizing that all the transmissions of all the devices have been completed exists only in the device in which the free address management queue operates, and performs the release processing of the buffer (6). Shared buffer type packet switch.

【００２６】[0026]

【発明の実施の形態】次に，本発明による共有バッファ
方式のパケットスイッチの実施形態例について図面を参
照して詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of a shared buffer type packet switch according to the present invention will be described in detail with reference to the drawings.

【００２７】図２は、本発明による共有バッファ方式の
パケットスイッチによるパケットスイッチ装置２０００
およびそれに接続される複数のＬＡＮセグメント２０１
１〜２０１４を有するシステム構成図である。このネッ
トワークにつき簡単に説明する。FIG. 2 is a packet switch device 2000 using a shared buffer type packet switch according to the present invention.
And a plurality of LAN segments 201 connected thereto
FIG. 1 is a system configuration diagram including 1 to 2014. This network will be briefly described.

【００２８】パケットスイッチ装置２０００は、複数の
ＬＡＮセグメント２０１１〜２０１４を集線接続し、ス
ター型のＬＡＮトポロジーを構成する。ここで想定する
ＬＡＮとは、ＩＥＥＥ８０２．３に代表される、ＣＳＭ
Ａ／ＣＤ（Carrier Sense Multiple Access/Collision
Detection）方式の、通常イーサネットと称されるＬＡ
Ｎで、１０Ｍｂｐｓや１００Ｍｂｐｓや１Ｇｂｐｓの全
二重又は半二重の通信速度を持つ。The packet switch device 2000 connects a plurality of LAN segments 2011 to 2014 in a concentrated manner to form a star type LAN topology. The LAN assumed here is a CSM represented by IEEE802.3.
A / CD (Carrier Sense Multiple Access / Collision
Detection) LA, usually called Ethernet
N, and has a full-duplex or half-duplex communication speed of 10 Mbps, 100 Mbps, or 1 Gbps.

【００２９】次に、これらＬＡＮセグメント２０１１〜
２０１４について説明する。Next, these LAN segments 2011-2011
2014 will be described.

【００３０】これらＬＡＮセグメント２０１１〜２０１
４は、伝送路と１０Ｍｂｐｓや１００Ｍｂｐｓや１Ｇｂ
ｐｓの通信帯域を共有する単位とする。ＬＡＮセグメン
ト２０１１、２０１３および２０１４は、スイッチング
機能を持たない、単純なリピータ機能を有する集線装置
（単にリピータ・ハブという）２０２１、２０２３およ
び２０２４で、各端末がやはりスター型に接続された構
成である。また、ＬＡＮセグメント２０１４で示すよう
に、リピータ・ハブ２０２１、２０２３、２０２４の機
能によっては、一部ブランチ型に端末を接続することも
可能な場合がある。いずれにせよ、これらリピータ・ハ
ブ２０２１、２０２３、２０２４により構成された１つ
のセグメント内においては、ＣＳＭＡ／ＣＤの方式に従
って、各セグメント２０１１〜２０１４内の全端末およ
びパケットスイッチ装置２０００のポートで、伝送路お
よび通信帯域を共有する半二重通信である。These LAN segments 2011-201
4 is a transmission line and 10 Mbps, 100 Mbps or 1 Gbps
A unit of sharing a communication band of ps. LAN segments 2011, 2013, and 2014 are concentrators 2021, 2023, and 2024 having no switching function and having a simple repeater function, and each terminal is also connected in a star configuration. . Further, as shown by the LAN segment 2014, depending on the functions of the repeater hubs 2021, 2023, and 2024, it may be possible to connect terminals in a partial branch type. In any case, within one segment constituted by these repeater hubs 2021, 2023, and 2024, transmission is performed by all terminals in each segment 2011-2014 and ports of the packet switch apparatus 2000 in accordance with the CSMA / CD method. This is half-duplex communication sharing a channel and a communication band.

【００３１】他方、ＬＡＮセグメント２０１２は、サー
バ装置２０２２への接続によく見られる形態で、リピー
タ・ハブを用いず、パケットスイッチ装置２０００のポ
ートに対し、１対１の接続で、全二重の通信が可能とさ
れている。On the other hand, the LAN segment 2012 has a one-to-one connection to the port of the packet switch device 2000 without using a repeater hub, in a form often seen in connection to the server device 2022, and has a full-duplex connection. Communication is enabled.

【００３２】ＬＡＮ上で通信されるパケットのフレーム
フォーマットは、従来構成であり、図10に示す如く、Ｄ
Ａ（Destination-Address）,即ち宛先アドレス情報とＳ
Ａ（Source Address）即ち発信元アドレス情報を含んで
ある。ＤＡＴＡは情報データの部分で可変長である。通
常のイーサネットでは、パケット全体で６４バイトから
１５１８バイトのフレーム長となっている。The frame format of a packet communicated on the LAN has a conventional configuration, and as shown in FIG.
A (Destination-Address), that is, destination address information and S
A (Source Address), that is, source address information. DATA has a variable length in the information data portion. In a normal Ethernet, the entire packet has a frame length of 64 bytes to 1518 bytes.

【００３３】パケットスイッチ装置２０００は、このフ
レームフォーマットを持つパケットデータを、１つのＬ
ＡＮセグメント、例えば２０１１から受信し、ＤＡ情報
に基づき、別のＬＡＮセグメント、例えば２０１２に対
して、そのパケットデータを転送する、スイッチング動
作を実現する装置である。The packet switch device 2000 converts the packet data having this frame format into one L
This is a device that realizes a switching operation of receiving packet data from an AN segment, for example, 2011, and transferring the packet data to another LAN segment, for example, 2012, based on DA information.

【００３４】次に、図３を参照して図２のパケットスイ
ッチ装置２０００の構成について詳細に説明する。Next, the configuration of the packet switch device 2000 of FIG. 2 will be described in detail with reference to FIG.

【００３５】ＬＡＮセグメント２０１１〜２０１４に接
続される部分をポートと呼び、通常は８〜３２個程度又
は場合によってはそれ以上のポート数を有する。図３の
パケットスイッチ装置２０００の場合はポート＃０〜ポ
ート＃ｆの合計１６ポートである。Ports connected to the LAN segments 2011 to 2014 are called ports, and usually have about 8 to 32 ports or more in some cases. In the case of the packet switch device 2000 of FIG. 3, there are a total of 16 ports of port # 0 to port #f.

【００３６】４個のポートの送受信制御部３０１１〜３
０１４は、１つ又は複数のポート単位に存在し、通常１
つのデバイスとネットワークのアドレス情報を格納する
制御メモリで構成される。図３の例では、４本のポート
単位で、送受信制御回路は存在する。接続されたＬＡＮ
の回線に対し、パケットデータの送受信動作を実現す
る。主な処理は、シリアルデータで通信されるＬＡＮ回
線と、パラレル処理する装置内部のデータバスとの間
の、データのシリアル／パラレル変換処理と、受信した
パケットに含まれる宛先情報を解析し、送信先ポートを
決定する処理である。Transmission / reception control units 3013 to 3013 of four ports
014 exists in the unit of one or more ports, and usually 1
It consists of two devices and a control memory that stores network address information. In the example of FIG. 3, a transmission / reception control circuit exists in units of four ports. Connected LAN
A packet data transmission / reception operation is realized for the line. The main processing is a serial / parallel conversion process of data between a LAN line communicated by serial data and a data bus in a parallel processing device, and analysis of destination information included in a received packet and transmission. This is the process of determining the destination port.

【００３７】共有メモリ３０２０は、ＳＲＡＭ（スタテ
ィックＲＡＭ）又はＤＲＡＭ（ダイナミックＲＡＭ）の
メモリデバイスで構成され、パケットデータを一時的に
保持する。パケットデータは、予め仕切られたパケット
バッファと呼ぶスペースに格納される。パケットバッフ
ァの番地（アドレス）はスイッチエレメントが持つキュ
ー方式のバッファ管理回路によって管理される。The shared memory 3020 is constituted by a memory device such as an SRAM (static RAM) or a DRAM (dynamic RAM), and temporarily holds packet data. The packet data is stored in a pre-partitioned space called a packet buffer. The address (address) of the packet buffer is managed by a queue type buffer management circuit of the switch element.

【００３８】４個のスイッチングエレメント３００１〜
３００４は、１つのデバイスとバッファ管理を行う制御
メモリ（キューメモリ）で構成される。送受信制御部３
０１１〜３０１４とは、パラレル展開された送受信デー
タバス３０５１〜３０５４で接続される。その接続の形
態は、送受信データバスのビット幅をｔｘｋビットと
し、スイッチングエレメント３００１〜３００４のデバ
イスの数を４とした場合、ｔビット単位でビットスライ
スされた、ｔビット幅を持つ送受信データバス３０４１
〜３０４４が、４個あるスイッチングエレメント３００
１〜３００４に接続される。The four switching elements 3001 to 3001
Reference numeral 3004 includes a single device and a control memory (queue memory) that performs buffer management. Transmission / reception control unit 3
011 to 3014 are connected by transmission / reception data buses 3051 to 3054 which are developed in parallel. When the bit width of the transmission / reception data bus is txk bits and the number of devices of the switching elements 3001 to 3004 is 4, the transmission / reception data bus 3041 having a t-bit width is sliced in units of t bits.
3044 are four switching elements 300
1 to 3004.

【００３９】共有メモリ３０２０との接続は、スイッチ
ングエレメント３００１〜３００４が、各々独自に共有
メモリ３０６１〜３０６４に共有メモリデータバス３０
３１〜３０３４で行なわれる。つまり、共有メモリデー
タバス３０３１〜３０３４も４等分にビットスライスさ
れている。The connection to the shared memory 3020 is established by the switching elements 3001 to 3004 being individually connected to the shared memories 3061 to 3064 by the shared memory data bus 30.
31 to 3034. That is, the shared memory data buses 3031 to 3034 are also bit-sliced into four equal parts.

【００４０】図４を参照して、本発明による共有バッフ
ァ方式のパケットスイッチにおけるキュー管理の実施形
態について詳細に説明する。Referring to FIG. 4, an embodiment of queue management in the packet switch of the shared buffer system according to the present invention will be described in detail.

【００４１】本発明による共有バッファ方式のパケット
スイッチは、受信データバスがｎ本（図３の例では４
本）と、送信データバスがｎ本（図３の例では４本）
で、１本の受信データバス又は送信データバスで、ｍ本
のＬＡＮ回線に接続されたポートを収容し、スイッチン
グエレメント全体で、ｍｘｎ本のポート本数を収容する
構成である。The packet switch of the shared buffer system according to the present invention has n reception data buses (4 in the example of FIG. 3).
And n transmission data buses (four in the example of FIG. 3).
In this configuration, one reception data bus or transmission data bus accommodates m ports connected to LAN lines, and the entire switching element accommodates mxn ports.

【００４２】受信データバスと送信データバスの接続
は、１つのデータバス幅をスイッチエレメントの個数分
の１にビットスライスして接続する（図３の例）。つま
り、同一のスイッチエレメントが複数で、ビルディング
ブロック（積み木）型の構成をとることで、処理するデ
ータ量をスイッチエレメントの個数倍に増やす構成のパ
ケットスイッチ装置である。The connection between the reception data bus and the transmission data bus is made by bit-slicing one data bus width to the number of switch elements equal to one (the example in FIG. 3). In other words, the packet switch device has a configuration in which a plurality of the same switch elements are used, and the amount of data to be processed is multiplied by the number of switch elements by adopting a building block (block) type configuration.

【００４３】１個目のスイッチエレメント４０５１はデ
ータの送受信部４００２とキュー管理制御部４００１か
ら構成される。ＬＡＮのポート側の接続は、ｎ本分の受
信データバス４０１１と、ｎ本分の送信データバス４０
１２で接続されている。共有メモリ４３００とはメモリ
のアドレスバス４３３０と、データバス４３１０で接続
された構成である。The first switch element 4051 includes a data transmission / reception unit 4002 and a queue management control unit 4001. The connection on the LAN port side includes n reception data buses 4011 and n transmission data buses 40.
12 are connected. The shared memory 4300 has a configuration in which the address bus 4330 of the memory and the data bus 4310 are connected.

【００４４】２個目のスイッチエレメント４１５１から
ｎ個目のスイッチエレメント４２５１も同様の構成をと
る。The second to fourth switch elements 4151 to 4251 have the same configuration.

【００４５】各スイッチエレメント４０５１（および４
１５１，４２５１）の受信部４００３（および４１０
３，４２０３）は、各々の受信データバス４０１１（お
よび４１１１，４２１１）から受信パケットを認識する
と、同一デバイス内のキュー管理制御部４００１（およ
び４１０１，４２０１）に対して、受信パケット通知４
０２１（および４１２１，４２２１）を行う。各々の受
信部４００３（および４１０３，４２０３）は、ｍｘｎ
本のポートに対する全ての受信パケットに対してその通
知を行う。Each switch element 4051 (and 4
151, 4251) of the receiving unit 4003 (and 410).
3, 4203) recognizes the received packet from each of the received data buses 4011 (and 4111, 4211), and notifies the queue management control unit 4001 (and 4101, 4201) in the same device of the received packet notification 4
021 (and 4121, 4221). Each receiving section 4003 (and 4103, 4203) is a mxn
The notification is performed for all the received packets to the port.

【００４６】受信パケットは、データバス４０１３（お
よび４１１３，４２１３）を介して共有メモリ４３００
に転送する。The received packet is sent to the shared memory 4300 via the data bus 4013 (and 4113 and 4213).
Transfer to

【００４７】キュー管理制御部４００１は、デバイスの
位置情報等により、１つめのスイッチエレメント４０５
１に存在するキュー管理制御部であることを認識し、受
信パケットを格納するバッファの空きアドレス４０３２
を出力する。他のスイッチエレメントに存在するキュー
管理制御部４１０１および４２０１は出力しない。The queue management control unit 4001 determines the first switch element 405 based on device position information and the like.
1, the empty address 4032 of the buffer for storing the received packet.
Is output. The queue management control units 4101 and 4201 existing in other switch elements do not output.

【００４８】送信部４００４（および４１０４,４２０
４）は、キュー管理制御部４００１（および４１０１，
４２０１）から、ｍ本のポートに対する送信キュー情報
４０２２（および４１２２，４２２２）の通知を受け、
送信ポートを決定する。Transmitter 4004 (and 4104, 420)
4) is a queue management control unit 4001 (and 4101,
4201), the notification of the transmission queue information 4022 (and 4122, 4222) for the m ports is received,
Determine the transmission port.

【００４９】キュー管理制御部４００１（および４１０
１，４２０１）は、送信部４００４（および４１０４,
４２０４）が決定したポート番号４０２３（および４１
２３,４２２３）の通知を受け、送信パケットの読み出
しアドレス４０３２（および４１３２,４２３２）を出
力する。送信パケットデータ４０１４（および４１１
４,４２１４）は、送信部４００４（および４１０４,４
２０４）に転送され、送信データバス４０１２（および
４１１２,４２１２）から転送される。The queue management controller 4001 (and 410)
1, 4201) is the transmitting unit 4004 (and 4104,
The port number 4023 (and 41) determined by the
23, 4223), and outputs the read address 4032 (and 4132, 4232) of the transmission packet. Transmission packet data 4014 (and 411)
4,4214) is the transmitting unit 4004 (and 4104,4).
204) and from the transmit data bus 4012 (and 4112, 4212).

【００５０】次に、図１を参照して、キュー管理制御部
４００１〜４２０１の具体例について詳細に説明する。Next, a specific example of the queue management controllers 4001 to 4201 will be described in detail with reference to FIG.

【００５１】空きアドレス管理キュー１０１０は１つめ
のスイッチエレメントであるデバイス０でのみ動作す
る。他のスイッチエレメントにおいても同一デバイスで
ある以上は空きアドレス管理キュー１１１０及び１２１
０の回路は存在するが動作しない。The empty address management queue 1010 operates only in the first switch element, device 0. In other switch elements, as long as they are the same device, the empty address management queues 1110 and 121
A circuit of 0 exists but does not operate.

【００５２】使用済みアドレス管理キュー部１０２０
（および１１２０,１２２０）は、使用済みアドレス管
理キュー０（１０２１）、使用済みアドレス管理キュー
１および使用済みアドレス管理キューｋ（１０２２）か
ら成る。１つのパケットを構成する単位バッファのチェ
インを管理するキューで、存在するパケットの数だけキ
ューは存在する。また、各スイッチエレメントにおい
て、使用済みアドレス管理キュー部の内容は同一であ
る。Used address management queue unit 1020
(And 1120, 1220) are composed of a used address management queue 0 (1021), a used address management queue 1 and a used address management queue k (1022). In the queue for managing the chain of unit buffers constituting one packet, there are as many queues as the number of existing packets. In each switch element, the contents of the used address management queue are the same.

【００５３】デバイス０のスイッチエレメントの送信ア
ドレス管理キュー部１０３０は、送信アドレス管理キュ
ー００（１０３１）、送信アドレス管理キュー０１、及
び送信アドレス管理キュー０ｍ（１０３２）から成る。
つまり、送信データバス０配下に存在する送信ポート単
位に存在し、パケットを格納したバッファの先頭アドレ
スのみキューイングし、その送信順序を管理する。デバ
イス１以降の送信アドレス管理キュー部１１３０および
１２３０も同様に、それぞれ送信データバス１および送
信データバスｎ配下の送信ポートに対応した送信アドレ
ス管理キューを行う。The transmission address management queue unit 1030 of the switch element of the device 0 includes a transmission address management queue 00 (1031), a transmission address management queue 01, and a transmission address management queue 0m (1032).
That is, only the head address of the buffer that stores the packet and exists in the unit of the transmission port existing under the transmission data bus 0 is queued, and the transmission order is managed. Similarly, the transmission address management queue units 1130 and 1230 of the device 1 and thereafter perform transmission address management queues corresponding to the transmission ports under the transmission data bus 1 and the transmission data bus n, respectively.

【００５４】次に，本発明による共有バッファ方式のパ
ケットスイッチの実施形態例の動作について，図面を参
照して詳細に説明する。Next, the operation of the embodiment of the packet switch of the shared buffer system according to the present invention will be described in detail with reference to the drawings.

【００５５】先ず、図３を参照して、本発明による共有
バッファ方式のパケットスイッチによるパケットスイッ
チ装置２０００の動作について詳細に説明する。First, with reference to FIG. 3, the operation of the packet switch apparatus 2000 using the shared buffer type packet switch according to the present invention will be described in detail.

【００５６】ポートでシリアルデータとして受信したパ
ケットデータは、送受信制御部、例えば３０１１で、シ
リアル／パラレル変換処理され、受信データバスに出力
される。その際、送受信制御部３０１１は、受信したパ
ケットに含まれる宛先情報を解析し、送信先のポートを
決定する処理を行い、受信データバスに出力するパケッ
トデータに送信先ポート情報を付加する。The packet data received as serial data at the port is subjected to serial / parallel conversion processing by a transmission / reception control unit, for example, 3011 and output to a reception data bus. At this time, the transmission / reception control unit 3011 analyzes destination information included in the received packet, performs processing to determine a destination port, and adds destination port information to packet data output to the reception data bus.

【００５７】送信先ポート情報はビットスライスされ、
分割されたバス単位に同一の内容が付加される。複数存
在するスイッチングエレメント３００１〜３００４の各
々は、その送信先ポート情報を見て、自デバイスで管理
すべき送信パケットか否かの判断を行う。また、パケッ
トデータに対しては、受信の場合、自デバイスが接続さ
れたビットスライス位置の受信データバスを介して送ら
れてきたデータを、自デバイスが接続する共有メモリ３
０２０に格納する。The destination port information is bit sliced,
The same contents are added to the divided bus units. Each of the plurality of switching elements 3001 to 3004 checks the destination port information and determines whether or not the packet is a transmission packet to be managed by the own device. In the case of packet data reception, data transmitted via the reception data bus at the bit slice position to which the own device is connected is transferred to the shared memory 3 to which the own device is connected.
020.

【００５８】送信の際も同様で、自デバイスが接続する
共有メモリ３０２０から読出したデータを、送信データ
バスの自デバイスが接続されたビットスライス位置の送
信データバスに出力する。Similarly, at the time of transmission, the data read from the shared memory 3020 to which the own device is connected is output to the transmit data bus at the bit slice position of the transmit data bus to which the own device is connected.

【００５９】次に、図１を参照しながら、本発明による
スイッチエレメントのキュー管理の動作について詳細に
説明する。先ず、受信側動作について説明する。Next, the operation of the queue management of the switch element according to the present invention will be described in detail with reference to FIG. First, the operation on the receiving side will be described.

【００６０】スイッチエレメント（図４の４０５１〜４
２５１）は、ｎ本の受信データバス４０１１〜４２１１
から１つ又は複数のパケットを受信すると、キュー管理
制御部４００１〜４２０１に対して、パケット受信の通
知４０２１〜４２２１として、受信ポートの情報とその
パケットの宛先情報の通知を行う。Switch elements (4051-4 in FIG. 4)
251) are n reception data buses 4011 to 4211
When one or a plurality of packets are received from, the queue management controllers 4001 to 4201 are notified of the information of the receiving port and the destination information of the packet as the notification 4021 to 4221 of the packet reception.

【００６１】先ず、空きアドレス管理キュー１０１０
は、このパケット受信の情報からパケットを格納するた
めの空きバッファのアドレスを、受信部（図４の４００
３、４１０３および４２０３）がビットスライスされて
転送された受信データを共有メモリに転送するタイミン
グに同期して、共有メモリへの書込みアドレスとして出
力する。同期させるタイミングは、予め定めたタイムス
ロットにより、双方共にこれを知る。尚、この空きアド
レス出力はデバイス０の空きアドレス管理キュー１０１
０のみ行う。First, an empty address management queue 1010
Indicates the address of the empty buffer for storing the packet from the information of the packet reception by the receiving unit (400 in FIG. 4).
3, 4103, and 4203) are output as write addresses to the shared memory in synchronization with the timing of transferring the received data bit-sliced and transferred to the shared memory. The timing to synchronize is known by both sides by a predetermined time slot. Note that this empty address output is output from the empty address management queue 101 of the device 0.
Perform only 0.

【００６２】同時に、各デバイスの使用済みアドレス管
理キュー、例えば１１２０は、空きアドレス管理キュー
１０１０が出力したアドレスをエンキューパス、例えば
１１４０から受け取り、パケットを構成する単位バッフ
ァのチェインを管理する。At the same time, the used address management queue of each device, for example, 1120 receives the address output from the free address management queue 1010 from the enqueue path, for example, 1140, and manages the chain of the unit buffers constituting the packet.

【００６３】可変長のパケットデータをパケットメモリ
に格納する動作について、図５を参照して説明する。パ
ケットメモリは容量ｂバイトの単位バッファの単位で使
用する。パケットは、データ長をＰバイトとすると、下
式で表されるｐ個の単位バッファを使用してバッファに
格納する。 （（ｐ−１）＊ｂ） ＜ Ｐ ≦ （ｐ＊ｂ），（ｐ＝
１、２、３…）The operation of storing variable-length packet data in the packet memory will be described with reference to FIG. The packet memory is used in units of a unit buffer having a capacity of b bytes. Assuming that the data length is P bytes, the packet is stored in a buffer using p unit buffers represented by the following equation. ((P−1) * b) <P ≦ (p * b), (p =
1,2,3 ...)

【００６４】この単位バッファのチェインを管理するの
が使用済みアドレス管理キュー５２０１である。パケッ
トの先頭ｂバイト５００１を格納する単位バッファ５１
０１のアドレスをｂａ０１、続くｂバイトを格納する単
位バッファ５１０２のアドレスをｂａ０２、同様にチェ
インする単位バッファ５１０３のアドレスをｂａ０３と
すれば、使用済みアドレス管理キュー５２０１が示す先
頭のバッファアドレスはｂａ０１となり、最後尾を示す
アドレスはｂａ０ｐとなる。The used address management queue 5201 manages the chain of the unit buffers. A unit buffer 51 that stores the first b bytes 5001 of the packet
01 is ba01, the address of the unit buffer 5102 for storing the next b bytes is ba02, and the address of the unit buffer 5103 to be chained is ba03. , And the last address is ba0p.

【００６５】受信パケットが転送される形態としては、
複数のポートから受信した各々のパケットは、単位バッ
ファの単位でマルチブレクスされて受信データ上を転送
される。これに対し使用済みアドレス管理キュー、例え
ば１０２０は、同時に転送される受信ポートの情報か
ら、各受信ポート単位に１つのパケットとして組立直す
ことができる。The form in which the received packet is transferred is as follows.
Each packet received from a plurality of ports is multiplexed in units of a unit buffer and transferred on received data. On the other hand, the used address management queue, for example, 1020, can be reassembled as one packet for each receiving port unit from the information of the receiving port transferred at the same time.

【００６６】また、同時に、送信アドレス管理キュー、
例えば１１３０は、受信部が出したパケットの宛先情報
の通知と、デバイスの位置情報から、自デバイスが管理
すべき送信ポート宛であるかの判断をする。At the same time, a transmission address management queue,
For example, the unit 1130 determines from the notification of the destination information of the packet output by the receiving unit and the location information of the device whether the packet is addressed to the transmission port to be managed by the own device.

【００６７】もし、管理対象の送信ポート宛パケットデ
ータであった場合には、エンキューパス、例えば１１４
０から受信パケットの先頭の格納アドレスのみを受取
り、該当する送信バッファキューの最後にエンキューす
る。もし、管理対象の送信ポート宛パケットデータで無
かった場合、無視し、エンキュー動作も行わない。If the packet data is addressed to the transmission port to be managed, an enqueue path, for example, 114
From 0, only the first storage address of the received packet is received and enqueued at the end of the corresponding transmission buffer queue. If there is no packet data addressed to the transmission port to be managed, it is ignored and no enqueue operation is performed.

【００６８】次に、送信側の動作を説明する。送信アド
レス管理キュー部、例えば１１３０は、各送信アドレス
管理キューに送信すべきパケットのアドレスがキューイ
ングされているか否かの情報（図４の４１２２）を、ス
イッチエレメントの送信部（図４の４１０４）に常に転
送する。送信部はこの情報に基づき、送信すべきポート
の番号を決定し、その結果を予め決めておいたタイムス
ロットに従い、送信アドレス管理キュー部１１３０に送
信要求として通知する（図４の４１２３）。Next, the operation on the transmitting side will be described. The transmission address management queue unit, for example, 1130, sends information (4122 in FIG. 4) indicating whether or not the address of the packet to be transmitted in each transmission address management queue is queued to the transmission unit (4104 in FIG. 4) of the switch element. ) Always forward to. The transmitting unit determines the number of the port to be transmitted based on this information, and notifies the result to the transmission address management queue unit 1130 as a transmission request according to a predetermined time slot (4123 in FIG. 4).

【００６９】パケットの先頭からの送信の場合、送信ア
ドレス管理キュー部１１３０は、この通知に従い、該当
する送信アドレス管理キュー、例えば１１３１からパケ
ットの先頭のアドレスを１つ取出し、デキューパス１１
４１を介して共有メモリのアドレスバス１３３０に、パ
ケットの読出しアドレスとして出力する。In the case of transmission from the head of the packet, the transmission address management queue unit 1130 fetches one head address of the packet from the corresponding transmission address management queue, for example, 1131 according to this notification, and
The data is output as a packet read address to an address bus 1330 of the shared memory via the external memory 41.

【００７０】パケットデータの読出しと同時に、共有メ
モリのアドレスバス１３３０に出力されたバッファのア
ドレスは、空きアドレス管理キュー１０１０のエンキュ
ーパス１０５０を介して空きアドレス管理キュー１０１
０にエンキューされ、その単位バッファは解放される。Simultaneously with the reading of the packet data, the address of the buffer output to the address bus 1330 of the shared memory is transferred to the free address management queue 101 via the enqueue path 1050 of the free address management queue 1010.
It is enqueued to 0 and its unit buffer is released.

【００７１】ｐ＝２以上のパケットで、先頭の単位バッ
ファ以外の送信の場合は、使用済みアドレス管理キュー
部１１２０が、送信部（図４の４１２３）の通知に従
い、バッファのアドレスを１つ取出し、デキューパス１
１４１を介して共有メモリのアドレスバス１３３０に、
パケットの読出しアドレスとして出力する。パケットデ
ータの読出しと同時に、共有メモリのアドレスバス１３
３０に出力されたバッファのアドレスは、空きアドレス
管理キュー１０１０のエンキューパス１０５０を介して
空きアドレス管理キュー１０１０にエンキューされ、そ
の単位バッファは解放される。In the case of transmission of packets other than the first unit buffer in packets of p = 2 or more, the used address management queue unit 1120 fetches one buffer address according to the notification of the transmission unit (4123 in FIG. 4). , Dequeue pass 1
141 to the address bus 1330 of the shared memory,
Output as the packet read address. At the same time as reading the packet data, the address bus 13 of the shared memory
The address of the buffer output to 30 is enqueued in the free address management queue 1010 via the enqueue path 1050 of the free address management queue 1010, and the unit buffer is released.

【００７２】次に、本発明による共有バッファ方式のパ
ケットスイッチの動作を図６〜図８を参照して詳細に説
明する。先ず、図６を参照して、受信データバス上で転
送されるパケットデータの形式を説明する。横の４本の
列８０００〜８００３は、８ビット単位にビットスライ
スされた受信データバスで、各々８ビット幅を持つ。縦
の行８０１０、８０１１、８０１２、８０１３・・・
は、受信データバス１ワードを表し、上の行８０１０の
ワードから順に転送される。Next, the operation of the shared buffer type packet switch according to the present invention will be described in detail with reference to FIGS. First, the format of packet data transferred on the reception data bus will be described with reference to FIG. The four horizontal columns 8000 to 8003 are reception data buses that are bit-sliced in 8-bit units, and each has an 8-bit width. Vertical rows 8010, 8011, 8012, 8013 ...
Represents one word of the received data bus, and is transferred in order from the word in the upper row 8010.

【００７３】行番号８０１０のワードは、送受信制御回
路部により付加された、送信先のポートを示す送信先ポ
ート情報（ＲＨ）である。送信先ポート情報（ＲＨ）
は、ビットスライスされた受信データバス全てに付加す
ることで、全てのスイッチングエレメントが受信でき
る。送信先ポート情報（ＲＨ）には、受信ポートの情報
と、送信先ポートの情報と、パケットの先頭からのデー
タであるかの情報と、パケットの終りを含んだデータで
あるかの情報等が含まれる。行番号８０１１以降は、ポ
ートから受信した、Ｄ００、Ｄ０１、Ｄ０２、Ｄ０３、
Ｄ０４・・・のバイト順序を持つパケットデータで、バ
イト単位にビットスライスされ、各スイッチングエレメ
ントに転送される。The word of row number 8010 is destination port information (RH) indicating the destination port added by the transmission / reception control circuit unit. Destination port information (RH)
Can be received by all switching elements by adding it to all of the bit-sliced receive data buses. The destination port information (RH) includes information on the receiving port, information on the destination port, information on whether the data is from the beginning of the packet, information on whether the data includes the end of the packet, and the like. included. After the line number 8011, D00, D01, D02, D03,
Packet data having the byte order of D04... Is bit-sliced in byte units and transferred to each switching element.

【００７４】次に、キュー方式のバッファ管理の動作に
ついて、図７および図８を参照して詳細に説明する。図
８は共有メモリ上で、パケットデータが格納されるイメ
ージを示す。この例では、８バイト単位にビットスライ
スされた共有メモリが４つで１ワードを構成し、６４バ
イトを１つのバッファの単位とし、そのバッファの番地
は、それぞれ番地ａ、番地ｂ、番地ｃのワードアドレス
の構成である例である。Next, the operation of the queue-based buffer management will be described in detail with reference to FIG. 7 and FIG. FIG. 8 shows an image in which packet data is stored on the shared memory. In this example, four shared memories bit-sliced in 8-byte units constitute one word, and 64 bytes are used as one buffer unit, and the addresses of the buffers are address a, address b, and address c, respectively. This is an example of a word address configuration.

【００７５】図７の例は、これらのバッファが夫々番地
ａ、番地ｂ、番地ｃ、・・・番地ｅの順に、キューに格
納されている状態を表す（９００３）。スイッチエレメ
ントのデバイス内の空きアドレス管理キュー又はポート
単位に存在する送信アドレス管理キュー９００１では、
キューメモリ９００２に存在するバッファキューの先頭
のポインタ９０１１と最後尾のポインタ９０１２のみ保
持する。The example of FIG. 7 shows a state in which these buffers are stored in the queue in the order of address a, address b, address c,..., Address e (9003). In the free address management queue in the device of the switch element or the transmission address management queue 9001 existing in the unit of port,
Only the first pointer 9011 and the last pointer 9012 of the buffer queue existing in the queue memory 9002 are held.

【００７６】本発明によるスイッチエレメントでは、こ
のキューのポインタをバッファアドレスに直接対応させ
る。これにより、キューメモリ９００２をアクセスする
際のポインタ（キューメモリのアドレス）がバッファア
ドレスにも対応する。つまり、先頭のポインタ９０１１
は、キューに登録された先頭のバッファアドレス（番地
ａ）で、先頭のポインタ（番地ａ）が示すキューメモリ
の番地に、２番目のバッファアドレス（番地ｂ）が格納
されている。In the switch element according to the present invention, the pointer of the queue is directly associated with the buffer address. Thus, the pointer (address of the queue memory) when accessing the queue memory 9002 also corresponds to the buffer address. That is, the first pointer 9011
Is the first buffer address (address a) registered in the queue, and the second buffer address (address b) is stored at the address of the queue memory indicated by the first pointer (address a).

【００７７】キューに登録された先頭のバッファアドレ
ス（番地ａ）を取出すデキュー動作を説明する。先ず、
先頭のポインタ９０１１の内容を直接空きバッファアド
レス又は送信バッファアドレスとして使用する。このた
め高速にバッファアドレスの生成が行える。続いて、共
有メモリのアクセスを行っている間に、今使用した先頭
のポインタ９０１１をキューメモリのアドレスとして使
用し、次のバッファアドレスを読出し、この値で、先頭
のポインタ９０１１を更新する。A dequeue operation for taking out the first buffer address (address a) registered in the queue will be described. First,
The content of the first pointer 9011 is directly used as a free buffer address or a transmission buffer address. Therefore, the buffer address can be generated at high speed. Subsequently, while the access to the shared memory is being performed, the currently used head pointer 9011 is used as the queue memory address, the next buffer address is read, and the head pointer 9011 is updated with this value.

【００７８】キューの最後に、新たにバッファアドレス
を登録する、エンキュー動作を説明する。先ず、最後尾
のポインタ９０１２をキューメモリのアドレスとして使
用し、登録すべきバッファアドレスをそこに書込む。ま
た、この値で、最後尾ポインタ９０１２を更新する。An enqueue operation for registering a new buffer address at the end of the queue will be described. First, the last pointer 9012 is used as the address of the queue memory, and the buffer address to be registered is written there. Also, the last pointer 9012 is updated with this value.

【００７９】次に、共有メモリのアクセスを行う際のタ
イムスロットに関して、図９を参照して詳細に説明す
る。この例では、４つの受信データバスに対応した受信
パケットデータの格納動作と、４つの送信データバス対
応した送信パケットデータの読出し動作の、合計８つ
の、共有メモリに対するスイッチエレメントのマスタ動
作が存在する。よって、３ビットの常時動作（フリーラ
ン）カウンタにより８値を発生し、８つのマスタ動作の
タイムスロットに割当てる。図９の例では、カウンタの
値＝０００ｂの場合、受信データバス＃０に対応するの
共有メモリへの書込みデータ転送動作で、カウンタの値
＝１００ｂの場合、送信データバス＃０に対応する共有
メモリからのリードデータ転送動作となる。Next, a time slot for accessing the shared memory will be described in detail with reference to FIG. In this example, there are a total of eight master operations of the switch element for the shared memory, i.e., an operation of storing received packet data corresponding to four reception data buses and an operation of reading transmission packet data corresponding to four transmission data buses. . Therefore, an 8-value is generated by a 3-bit constant operation (free-run) counter, and is assigned to eight time slots of the master operation. In the example of FIG. 9, when the value of the counter is 000b, the write data is transferred to the shared memory corresponding to the receive data bus # 0. When the value of the counter is 100b, the share corresponding to the transmit data bus # 0 is performed. This is an operation of transferring read data from the memory.

【００８０】次に、本発明による共有バッファ方式のパ
ケットスイッチを使用するパケットスイッチ装置の他の
実施形態について、図１を参照して説明する。Next, another embodiment of the packet switch device using the shared buffer type packet switch according to the present invention will be described with reference to FIG.

【００８１】異なるデバイス間の送信アドレス管理キュ
ーで、キューのつなぎ換え動作に関して説明する。送信
アドレス管理キュー００（１０３１）はＬＡＮ回線のポ
ート宛のキューではなく、本装置内のＣＰＵ宛の送信キ
ューとする。換言すると、通常ＬＡＮ回線のポートが存
在する場所に、ＣＰＵの処理ポートが位置する構成であ
る。パケットスイッチ装置（図２の２０００）におい
て、受信したパケットの送信先が解決できなかった場合
は、一旦ＣＰＵ宛の送信アドレス管理キュー００（１０
３１）にキューイングし、ソフトウエア処理にて、その
パケットの転送先を決定する動作が発生する。A description will be given of a queue reconnection operation in a transmission address management queue between different devices. The transmission address management queue 00 (1031) is not a queue addressed to the port of the LAN line, but a transmission queue addressed to the CPU in the apparatus. In other words, the configuration is such that the processing port of the CPU is located at the place where the port of the normal LAN line exists. In the packet switch device (2000 in FIG. 2), if the destination of the received packet cannot be resolved, the transmission address management queue 00 (10
31), and an operation for determining the transfer destination of the packet occurs in software processing.

【００８２】この場合、ＣＰＵは送信アドレス管理キュ
ー００（１０３１）を直接読出し、宛先不明のパケット
が格納されているバッファのアドレスを知り、宛先の解
決に必要な情報のみ共有バッファ上のパケットから取出
す。ＣＰＵは宛先を解決すると、受信部（図４の４００
３）を経由して、パケット受信の通知（図４の４０２
１）のパスを利用して、キューのつなぎ換え要求を通知
する。In this case, the CPU directly reads out the transmission address management queue 00 (1031), knows the address of the buffer storing the unknown destination packet, and extracts only the information necessary for resolving the destination from the packet on the shared buffer. . When the CPU resolves the destination, the receiving unit (400 in FIG. 4)
3), the notification of the packet reception (402 in FIG. 4)
Using the path of 1), a queue reconnection request is notified.

【００８３】空きアドレス管理キュー１０１０は、パケ
ット受信の通知（図４の４０２１）が、キューのつなぎ
換え要求であった場合は、通常の空きアドレスのデキュ
ー動作を行わず、メモリへの書込み動作も行わない。そ
の代わり、送信アドレス管理キュー００（１０３１）は
先頭のアドレスをデキューし、デキューパス１０４１を
介して、アドレスバスに出力する。If the notification of the packet reception (4021 in FIG. 4) is a queue reconnection request, the empty address management queue 1010 does not perform the normal empty address dequeue operation, and performs the write operation to the memory. Not performed. Instead, the transmission address management queue 00 (1031) dequeues the head address and outputs it to the address bus via the dequeue path 1041.

【００８４】使用済みアドレス管理キュー部、例えば１
１２０は、通常のパケット受信では無いと判断し、この
パケット受信の通知（図４の４０２１）は無視する。他
の送信アドレス管理キュー、例えば１１３０は、このパ
ケット受信の通知（図４の４０２１）を通常のパケット
受信に同様と判断し、該当送信ポートに対応する送信ア
ドレス管理キューにエンキューする。このとき、もし、
パケット長がｐ＝２以上で単位バッファのチェイン情報
が必要なパケットで、且つ異なるデバイス間の送信アド
レス管理キューに移動したとしても、使用済みアドレス
管理キューは全デバイスで同じ内容を保持しているた
め、問題とならず、容易にキューのつなぎ換えが可能と
なる。Used address management queue unit, for example, 1
120 determines that it is not normal packet reception, and ignores the packet reception notification (4021 in FIG. 4). The other transmission address management queue, for example, 1130, determines that the notification of the packet reception (4021 in FIG. 4) is the same as the normal packet reception, and enqueues it in the transmission address management queue corresponding to the transmission port. At this time,
Even if the packet length is p = 2 or more and the chain information of the unit buffer is required, and the packet is moved to the transmission address management queue between different devices, the used address management queue holds the same contents in all devices. Therefore, there is no problem, and it is possible to easily change queues.

【００８５】次に、本発明のスイッチエレメントを使用
するパケットスイッチ装置の第３の実施の形態につい
て、図１１を参照して説明する。図１１は、マルチキャ
ストパケットのスイッチング処理におけるキュー管理制
御部の構成図である。Next, a third embodiment of the packet switch device using the switch element of the present invention will be described with reference to FIG. FIG. 11 is a configuration diagram of the queue management control unit in the multicast packet switching process.

【００８６】マルチキャストアドレス管理キュー１３０
２０〜１３２２０は、各デバイス単位に存在し、マルチ
キャストパケットの一時的なキュー管理を行う。エンキ
ューパスセレクタ１３０４０〜１３２４０は、送信アド
レス管理キュー１３０３０〜１３２３０へのエンキュー
パス１３０７２〜１３２７２を選択する。ユニキャスト
パケット受信時は、エンキューパス１３０７０〜１３２
７０を選択し、受信の無い空き時間は、エンキューパス
１３０７１〜１３２７１を選択する。送信ポートカウン
タ１３０５０〜１３２５０は、各デバイス単位に存在
し、パケット毎の宛先ポート数の記憶、単位バッファ毎
の送信済みポート数の記憶、および宛先ポート数と送信
済みポート数の比較を行う。The multicast address management queue 130
Reference numerals 20 to 13220 exist for each device and perform temporary queue management of multicast packets. Enqueue path selectors 13040 to 13240 select enqueue paths 13072 to 13272 to transmission address management queues 13030 to 13230. When receiving a unicast packet, the enqueue paths 13070 to 132
70, and select the enqueue paths 13071 to 13271 for the idle time when there is no reception. The transmission port counters 13050 to 13250 exist for each device, and store the number of destination ports for each packet, store the number of transmitted ports for each unit buffer, and compare the number of destination ports with the number of transmitted ports.

【００８７】デバイスカウンタ１３０６０は、空きアド
レス管理キュー１３０１０が動作するデバイスのみに存
在させ、単位バッファ毎の送信済みデバイス数の記憶、
およびデバイスの構成情報から得られるデバイス数と送
信済みデバイス数の比較を行う。The device counter 13060 exists only in the device on which the free address management queue 13010 operates, and stores the number of transmitted devices for each unit buffer.
Then, the number of devices obtained from the device configuration information and the number of transmitted devices are compared.

【００８８】まず、マルチキャストパケットのスイッチ
ング動作に関して説明する。受信部（図４の４００３）
から受け取ったパケット受信の通知（図４の４０２１）
がユニキャストパケットであった場合、第１の実施の形
態で述べた通り、パケットの宛先情報とデバイスの位置
情報から、管理対象のデバイスのみ、送信アドレス管理
キュー１３０３０〜１３２３０にエンキューしていた。
これは、エンキューパスセレクタ１３０４０〜１３２４
０がエンキューパス１３０７０〜１３２７０に選択され
た場合である。First, the switching operation of the multicast packet will be described. Receiver (4003 in FIG. 4)
Of receiving a packet received from the server (4021 in FIG. 4)
Is a unicast packet, only the device to be managed has been enqueued in the transmission address management queues 13030 to 13230 from the destination information of the packet and the location information of the device, as described in the first embodiment.
This is because the enqueue path selectors 13040 to 1324
0 is selected for the enqueue paths 13070 to 13270.

【００８９】これに対し、パケット受信の通知（図４の
４０２１）がマルチキャストパケットであった場合、全
てのデバイスのマルチキャストアドレス管理キュー１３
０２０〜１３２２０に一時的にエンキューする。その
後、各デバイスは、それぞれ独立して、ユニキャストパ
ケットの受信の有無を監視し、空き時間にエンキューパ
スセレクタ１３０４０〜１３２４０をデキューパス１３
０７１〜１３２７１側に切り替えて、マルチキャストア
ドレス管理キュー１３０２０〜１３２２０からデキュー
し、宛先となる複数の送信アドレス管理キュー１３０３
０〜１３２３０へエンキューする、キューの積み替えを
行う。On the other hand, if the notification of the packet reception (4021 in FIG. 4) is a multicast packet, the multicast address management queue 13
Enqueue to 020 to 13220 temporarily. Thereafter, each device independently monitors the presence or absence of reception of a unicast packet, and switches the enqueue path selectors 13040 to 13240 to the dequeue path 13 during idle time.
0711 to 13271 to dequeue from the multicast address management queues 13020 to 13220, and a plurality of transmission address management queues 1303 as destinations.
The queue is transposed, enqueued to 0-13230.

【００９０】このとき、もし、パケット長がｐ＝２以上
で単位バッファのチェイン情報が必要なパケットであっ
たとしても、使用済みアドレス管理キュー１３０９０〜
１３２９０は、全デバイスで同じ内容を保持しているた
め、問題とならない。また、パケットの実体は、共有メ
モリ上に１つしか存在せずに、キューエントリのコピー
だけを各デバイスで分散処理するため、高速なスイッチ
ング動作が可能となる。次に、共有バッファの解放動作
に関して説明する。At this time, even if the packet length is p = 2 or more and the chain information of the unit buffer is required, the used address management queue
13290 is not a problem because the same content is held in all devices. In addition, since only one entity of the packet exists in the shared memory and only the copy of the queue entry is distributedly processed by each device, a high-speed switching operation can be performed. Next, the release operation of the shared buffer will be described.

【００９１】マルチキャストパケットは、共有メモリ上
に１つしか存在しないため、全宛先への送信が完了して
からでないと、そのバッファを解放することができな
い。Since only one multicast packet exists in the shared memory, its buffer cannot be released until transmission to all destinations is completed.

【００９２】まず、マルチキャストアドレス管理キュー
１３０２０〜１３２２０からデキューし、送信アドレス
管理キュー１３０３０〜１３２３０へエンキューする
際、各デバイス単位にエンキューした宛先ポート数を送
信ポートカウンタ１３０５０〜１３２５０に記憶する。
同時に、送信済みポート数として、初期値の“０”を書
き込んでおく。First, when dequeuing from the multicast address management queues 13020 to 13220 and enqueuing to the transmission address management queues 13030 to 13230, the number of destination ports enqueued for each device is stored in the transmission port counters 13050 to 13250.
At the same time, the initial value “0” is written as the number of transmitted ports.

【００９３】次に、送信の際、送信アドレス管理キュー
１３０３０〜１３２３０からデキューされたパケット
が、マルチキャストパケットであった場合、送信ポート
カウンタ１３０５０〜１３２５０から該パケットに対応
する宛先ポート数と、該バッファに対応する送信済みポ
ート数を取り出し、送信済みポート数を＋１し、宛先ポ
ート数と不一致ならば、＋１した送信済みポート数を送
信ポートカウンタ１３０５０〜１３２５０に書き戻し、
一致したら、送信完了通知１３０７４〜１３２７４を起
動する。デバイスカウンタ１３０６０では、各デバイス
からの送信完了通知１３５００を受けると、該バッファ
に対応する送信済みデバイス数を取り出し、これに＋１
し、デバイスの構成情報から得られるデバイス数と不一
致ならば、＋１した送信済みデバイス数をデバイスカウ
ンタ１３０６０に書き戻し、一致したら、全宛先への送
信が完了したと判断し、エンキューパス１３０８０によ
り、該バッファのアドレスを空きアドレス管理キュー１
３０１０にエンキューし、該バッファを解放する。Next, when a packet dequeued from the transmission address management queues 13030 to 13230 at the time of transmission is a multicast packet, the transmission port counters 13050 to 13250 determine the number of destination ports corresponding to the packet and the buffer number. The number of transmitted ports corresponding to is extracted, and the number of transmitted ports is incremented by 1. If the number of transmitted ports does not match the number of transmitted ports, the number of transmitted ports incremented by 1 is written back to the transmission port counters 13050 to 13250.
If they match, the transmission completion notices 13074 to 13274 are activated. Upon receiving the transmission completion notification 13500 from each device, the device counter 13060 extracts the number of transmitted devices corresponding to the buffer, and adds +1 to this.
If the number of devices does not match the number of devices obtained from the configuration information of the device, the number of transmitted devices incremented by 1 is written back to the device counter 13060. If the numbers match, transmission to all destinations is determined to have been completed. The address of the buffer is stored in the free address management queue 1
Enqueue at 3010 and release the buffer.

【００９４】また、パケット長がｐ＝２以上で単位バッ
ファのチェイン情報が必要なパケットであった場合、２
個目のバッファ以降は、バッファのアドレスを使用済み
アドレス管理キュー１３０９０〜１３２９０から取り出
し、同様にバッファを解放する。If the packet length is p = 2 or more and the chain information of the unit buffer is required,
After the first buffer, the address of the buffer is retrieved from the used address management queues 13090 to 13290, and the buffer is similarly released.

【００９５】さらに、解放動作においても、使用済みア
ドレス管理キュー１３０９０〜１３２９０は、全デバイ
スで同じ内容を保持しているため、問題とならない。Further, in the release operation, the used address management queues 13090 to 13290 do not pose a problem because the same contents are held in all devices.

【００９６】以上、本発明による共有バッファ方式のパ
ケットスイッチの好適実施形態例の構成および動作を詳
細に説明した。しかし、本発明は斯かる特定実施形態例
のみに限定されるべきではなく、本発明の要旨を逸脱す
ることなく種々の変形変更が可能であること、当業者に
は容易に理解できよう。The configuration and operation of the preferred embodiment of the shared buffer type packet switch according to the present invention have been described above in detail. However, it should be understood by those skilled in the art that the present invention should not be limited to only the specific embodiment but various modifications can be made without departing from the spirit of the present invention.

【００９７】[0097]

【発明の効果】上述の説明から明らかな如く、本発明に
よる共有バッファ方式のパケットスイッチによると、共
有バッファ方式の同一のスイッチエレメントを複数個使
用して、大規模（大容量）構成のパケットスイッチ装置
が容易に実現できるという実用上の顕著な効果を有す
る。その理由は、共有バッファ方式を実現する、バッフ
ァ管理部を、従来中央１箇所に存在するべきところ、ス
イッチエレメントのデータ処理部分をビットスライス等
の技術により、ビルディング構成にする場合にも対応す
るキューの構造を実現させたからである。As is apparent from the above description, according to the packet switch of the shared buffer system according to the present invention, a packet switch of a large-scale (large capacity) configuration uses a plurality of the same switch elements of the shared buffer system. This has a practically remarkable effect that the device can be easily realized. The reason is that the buffer management unit that realizes the shared buffer method should be located at one place in the center in the past, and the queue processing is also applicable to the case where the data processing part of the switch element is formed into a building configuration by a technique such as bit slice. Is realized.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明による共有バッファ方式のパケットスイ
ッチの実施形態例を示す機能構成図である。FIG. 1 is a functional configuration diagram showing an embodiment of a shared buffer type packet switch according to the present invention.

【図２】本発明による共有バッファ方式のパケットスイ
ッチを用いるネットワークの構成図である。FIG. 2 is a configuration diagram of a network using a packet switch of a shared buffer system according to the present invention.

【図３】本発明による共有バッファ方式のパケットスイ
ッチにおけるパケットスイッチ装置の構成図である。FIG. 3 is a configuration diagram of a packet switch device in a shared buffer type packet switch according to the present invention.

【図４】本発明による共有バッファ方式のパケットスイ
ッチにおける複数のスイッチングエレメントの接続を示
す構成図である。FIG. 4 is a configuration diagram showing connections of a plurality of switching elements in a shared buffer type packet switch according to the present invention.

【図５】本発明による共有バッファ方式のパケットスイ
ッチにおけるパケットを構成するバッファの形態示す構
成図である。FIG. 5 is a configuration diagram showing a form of a buffer constituting a packet in the shared buffer type packet switch according to the present invention.

【図６】本発明による共有バッファ方式のパケットスイ
ッチにおけるスイッチングエレメントへの入出力データ
の構成図である。FIG. 6 is a configuration diagram of input / output data to a switching element in the shared buffer type packet switch according to the present invention.

【図７】本発明におけるバッファポインタのキュー管理
を示す機能構成図である。FIG. 7 is a functional configuration diagram illustrating queue management of a buffer pointer according to the present invention.

【図８】本発明におけるタイムスロットの例を示すタイ
ミングチャートである。FIG. 8 is a timing chart showing an example of a time slot in the present invention.

【図９】本発明におけるバッファメモリ上に格納される
データの構成図である。FIG. 9 is a configuration diagram of data stored on a buffer memory according to the present invention.

【図１０】本発明で通信されるパケットデータのフォ−
マットである。FIG. 10 shows a format of packet data communicated in the present invention.
Matt.

【図１１】本発明の他の実施形態を示す機能構成図であ
る。FIG. 11 is a functional configuration diagram showing another embodiment of the present invention.

【図１２】従来の共有バッファ方式のパケットスイッチ
装置の機能構成図である。FIG. 12 is a functional configuration diagram of a conventional packet switch device of a shared buffer system.

【図１３】従来の共有バッファ方式のパケットスイッチ
装置を構成するスイッチングエレメントの機能構成図で
ある。FIG. 13 is a functional configuration diagram of a switching element included in a conventional shared buffer type packet switching device.

【符号の説明】[Explanation of symbols]

２０００ パケットスイッチ装
置 １０１０、１１１０、１２１０、１３０１０ 空きア
ドレス管理キュー １０２０〜１０２２、１１２０〜１１２２、１２２０〜
１２２２、１３０９０、１３１９０、１３２９０
使用済みアドレス管理キュー １０３０〜１０３２、１１３０〜１１３２、１２３０〜
１２３２、１３０３０、１３１３０、１３２３０
送信アドレス管理キュー １０４０、１０５０、１３０７０、１３０７２、１３０
８０、１３１７０、１３１７２、１３２７０、１３２７
２ エンキューパス １０４１、１０５１、１３０７１、１３０７３、１３１
７１、１３１７３、１３２７１、１３２７３、１３３０
０、１３４００ デキューパス ３０２０、３０６１〜３０６４、４３００ 共有メモ
リ １３０２０、１３１２０、１３２２０ マルチキャス
トアドレス管理キュー １３０４０、１３１４０、１３２４０ エンキューパ
スセレクタ １３０５０、１３１５０、１３２５０ 送信ポートカ
ウンタ １３０６０ デバイスカウンタ １３０７４、１３１７４、１３２７４、１３５００ 送
信完了通知2000 Packet switch device 1010, 1110, 1210, 13010 Free address management queue 1020 to 1022, 1120 to 1122, 1220
1222, 13090, 13190, 13290
Used address management queue 1030-1032, 1130-1132, 1230
1232, 13030, 13130, 13230
Transmission address management queue 1040, 1050, 13070, 13072, 130
80, 13170, 13172, 13270, 1327
2 Enqueue paths 1041, 1051, 13071, 13073, 131
71, 13173, 13271, 13273, 1330
0, 13400 Dequeue path 3020, 3061 to 3064, 4300 Shared memory 13020, 13120, 13220 Multicast address management queue 13040, 13140, 13240 Enqueue path selector 13050, 13150, 13250 Transmission port counter 13060 Device counter 13074, 13174, 13274, 13500 Transmission completed notification

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5K030 GA05 HA08 HB28 HC14 HD07 KA03 KX02 LD06 LE01 LE04 5K033 AA01 AA09 CA11 CB13 CC02 DB13 DB19  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5K030 GA05 HA08 HB28 HC14 HD07 KA03 KX02 LD06 LE01 LE04 5K033 AA01 AA09 CA11 CB13 CC02 DB13 DB19

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】バッファのアドレスをキュー管理する制御
回路が複数のデバイスに分散する構成である共有バッフ
ァ方式のパケットスイッチにおいて、共有バッファの空
きバッファアドレスを管理する空きアドレス管理キュー
は、複数のデバイスのうちの特定の１つのみに存在さ
せ、一元管理することを特徴とする共有バッファ方式の
パケットスイッチ。In a shared buffer type packet switch in which a control circuit for managing queues of buffer addresses is distributed to a plurality of devices, an empty address management queue for managing empty buffer addresses of a shared buffer includes a plurality of devices. A shared buffer type packet switch, wherein the packet switch is provided only in a specific one of them and is centrally managed. 【請求項２】パケットを構成する単位バッファのチェイ
ンを管理する使用済みアドレス管理キューは、分散した
各デバイス単位に存在させ、冗長的に管理することを特
徴とする請求項１記載の共有バッファ方式のパケットス
イッチ。2. A shared buffer system according to claim 1, wherein a used address management queue for managing a chain of unit buffers constituting a packet is provided in each of the distributed device units and is managed redundantly. Packet switch. 【請求項３】各送信チャンネル毎のパケット送信順序を
管理する送信アドレス管理キューは、分散した各デバイ
ス単位に存在させ、各デバイスで個別に管理することを
特徴とする請求項１又は２に記載の共有バッファ方式の
パケットスイッチ。3. The transmission address management queue for managing a packet transmission order for each transmission channel is provided in each of the distributed device units, and is managed individually by each device. Shared buffer type packet switch. 【請求項４】任意の送信アドレス管理キュー間で、送信
パケットの移動を行う場合、バッファの先頭アドレスの
み移動させ、使用済みアドレス管理キューで制御され、
単位バッファの接続情報の移動は行わないことを特徴と
する請求項２に記載の共有バッファ方式のパケットスイ
ッチ。4. When a transmission packet is moved between arbitrary transmission address management queues, only the head address of a buffer is moved and controlled by a used address management queue.
3. The shared buffer packet switch according to claim 2, wherein the connection information of the unit buffer is not moved. 【請求項５】空きアドレス管理キューと送信アドレス管
理キュー又は使用済みアドレス管理キュー間でアドレス
のハンドシェイクを行う、エンキューおよびデキューパ
スを、同一バスで時分割により行うことを特徴とする請
求項２又は３に記載の共有バッファ方式のパケットスイ
ッチ。5. An enqueue and dequeue path for performing an address handshake between a free address management queue and a transmission address management queue or a used address management queue is performed by time sharing on the same bus. 3. The packet switch of the shared buffer system according to 3. 【請求項６】マルチキャストパケットを一時的に保持す
るマルチキャスト管理キューは、分散した各デバイス単
位に存在させ、各デバイスで個別に管理することを特徴
とする請求項２または請求項３記載の共有バッファ方式
のパケットスイッチ。6. A shared buffer according to claim 2, wherein a multicast management queue for temporarily holding a multicast packet exists in each of the distributed devices, and is managed individually by each device. Method packet switch. 【請求項７】マルチキャストパケットのバッファ解放処
理において、分散した各デバイス単位に、自デバイスが
管理している宛先への送信が全て完了したことを認識す
る手段は、各デバイス単位に存在させ、各デバイスから
の送信完了通知を受けて、全デバイスの送信が全て完了
したことを認識する手段は、空きアドレス管理キューが
動作するデバイスのみに存在させ、該バッファの解放処
理を行うことを特徴とする請求項６記載の共有バッファ
方式のパケットスイッチ。7. In the multicast packet buffer release processing, means for recognizing that transmission to all destinations managed by the own device has been completed in each distributed device unit is provided in each device unit. The means for receiving the transmission completion notification from the device and recognizing that all the transmissions of all the devices have been completed exists only in the device in which the free address management queue operates, and releases the buffer. The packet switch of the shared buffer system according to claim 6.