JP2001156293A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 エクステンション高濃度不純物拡散層及びポ
ケット不純物拡散層に転位ループ欠陥層ができないよう
にして、エクステンション高濃度不純物拡散層の接合を
浅くする。 【解決手段】 半導体基板１００の表面部にｐ型の不純
物拡散層１０３を形成した後、半導体基板１００上にゲ
ート絶縁膜１０１を介してゲート電極１０２を形成す
る。ゲート電極１０２をマスクとしてインジウムをイオ
ン注入してアモルファス層を形成した後、ゲート電極１
０２をマスクとしてヒ素イオンをイオン注入する。半導
体基板１００に対して４００〜５５０℃の温度の熱処理
を施して、アモルファス層をクリスタル層に回復させた
後、ゲート電極１０２及びサイドウォール１０７をマス
クとしてヒ素イオンをイオン注入する。注入されたイン
ジウムイオン及びヒ素イオンを活性化することにより、
浅い接合を持つエクステンション高濃度不純物拡散層１
０５、ポケット不純物拡散層１０６及び深い接合を持つ
高濃度不純物拡散層１０４を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
超高集積化を実現できる微細な構造を持っていると共
に、高速で且つ低消費電力で動作可能なＭＩＳ型半導体
装置の製造方法に関する。

【０００２】

【従来の技術】半導体集積回路の超高集積化に伴って、
ＭＩＳ型トランジスタの微細化が要請されており、その
実現のためには浅い接合を有するＭＩＳ型トランジスタ
が求められている。

【０００３】図１０は、浅い接合を有する従来のＭＩＳ
型トランジスタの断面構造を示しており、ｐ型の半導体
基板１の上にはゲート絶縁膜２を介してゲート電極３が
形成されている。半導体基板１の表面部におけるゲート
電極３の両側つまりソース又はドレインとなる領域に
は、ｎ型の不純物例えばヒ素が拡散されてなり深い接合
を持つ高濃度不純物拡散層５、該高濃度不純物拡散層５
の内側に位置し、ｎ型の不純物例えばヒ素が拡散されて
なり高濃度不純物拡散層５よりも浅い接合を持つエクス
テンション高濃度不純物拡散層６、及び該エクステンシ
ョン高濃度不純物拡散層６の下側に位置し、ｐ型の不純
物例えばボロンが拡散されてなるポケット不純物拡散層
７がそれぞれ形成されている。また、ゲート電極３の側
面には絶縁膜からなるサイドウォール８が形成されてい
る。

【０００４】以下、図１１（ａ）〜（ｅ）を参照しなが
ら、従来のＭＩＳ型トランジスタの製造方法について説
明する。

【０００５】まず、図１１（ａ）に示すように、ｐ型の
半導体基板１の上にゲート絶縁膜２を介してポリシリコ
ンからなるゲート電極３を形成する。

【０００６】次に、ゲート電極３をマスクとして、ｎ型
不純物であるヒ素及びｐ型不純物であるボロンを順次イ
オン注入して、図１１（ｂ）に示すように、ｎ型の高濃
度不純物層６Ａ及びｐ型のイオン注入層７Ａをそれぞれ
形成する。

【０００７】次に、半導体基板１の上に全面に亘ってシ
リコン窒化膜を７００℃程度の温度で堆積した後、該シ
リコン窒化膜に対して異方性エッチングを行なって、図
１１（ｃ）に示すように、ゲート電極３の側面にサイド
ウォール８を形成する。

【０００８】次に、ゲート電極２及びサイドウォール８
をマスクとしてｎ型の不純物であるヒ素をイオン注入し
た後、９００℃〜１０００℃程度の温度下で１０秒間程
度の熱処理を行なって、図１１（ｄ）に示すように、深
い接合を持つｎ型の高濃度不純物拡散層５、該高濃度不
純物拡散層５の内側に位置し該高濃度不純物拡散層５よ
りも浅い接合を持つｎ型のエクステンション高濃度不純
物拡散層６、及び該エクステンション高濃度不純物拡散
層６の下側に位置するｐ型のポケット不純物拡散層７を
それぞれ形成する。

【０００９】次に、スパッタリング法により、半導体基
板１の上に、１０ｎｍ程度の膜厚を有するコバルト膜及
び２０ｎｍ程度の膜厚を有する窒化チタン膜を順次堆積
した後、５５０℃程度の温度下で１０秒間程度の熱処理
を行ない、その後、窒化チタン膜と未反応のコバルト膜
を、硫酸と過酸化水素と水との混合液で選択的にエッチ
ングして除去する。次に、８００℃程度の温度下で１０
秒間程度の熱処理を行なって、図１１（ｅ）に示すよう
に、ゲート電極３の表面部及び高濃度不純物拡散層５の
表面部に、３０ｎｍ程度の膜厚を有するコバルトシリサ
イド層９を自己整合的に形成する。

【００１０】従来のＭＩＳ型トランジスタの製造方法に
おいては、ＭＩＳ型トランジスタの駆動力を向上させる
ために、エクステンション高濃度不純物拡散層６となる
ｎ型のイオン注入層６Ａを構成するヒ素イオンの注入エ
ネルギーを低くして、エクステンション高濃度不純物拡
散層６の接合を浅くしようとしている。また、この場
合、ソース領域とドレイン領域との寄生抵抗を小さくす
るために、ヒ素イオンの注入ドーズ量を大きくする傾向
にある。

【００１１】

【発明が解決しようとする課題】ところが、ヒ素イオン
を高い注入ドーズ量で且つ低い注入エネルギーでイオン
注入してｎ型のイオン注入層６Ａを形成すると、サイド
ウォール８を形成する際の低温の熱処理プロセスすなわ
ち７００℃程度の比較的低温の熱処理によって、ｎ型の
イオン注入層６Ａの不純物であるヒ素の過渡増速拡散
（ＴＥＤ）が起こってしまい、設計通りの浅い接合を持
つエクステンション高濃度不純物拡散層６を形成するこ
とができなくなるという問題がある。ここで、過渡増速
拡散とは、格子間に過剰に存在する点欠陥と注入された
不純物とが相互作用して拡散するため、不純物がその熱
平衡状態の拡散係数以上に拡散してしまう現象のことを
いう。

【００１２】図１２は、エクステンション高濃度不純物
拡散層６及びポケット不純物拡散層７を構成する不純物
の深さ方向（図１０のＡ−Ａ’線に沿う方向）のプロフ
ァイルを示している。図１２から分かるように、エクス
テンション高濃度不純物拡散層６を構成するヒ素の深さ
方向の分布は、熱処理時の過度増速拡散の影響で深く拡
散している。ポケット不純物拡散層７を構成するボロン
も、過度増速拡散の影響を大きく受けて深く拡散し、分
布の急峻さを失っている。この図１２からも分かるよう
に、従来の方法では、浅く且つ急峻で短チャネル特性に
優れた、エクステンション高濃度不純物拡散層６及びポ
ケット不純物拡散層７を目標通りに形成することは困難
である。

【００１３】前記に鑑み、本発明は、エクステンション
高濃度不純物拡散層の接合を浅くして、リーク電流の増
大を抑制できる半導体装置の製造方法を提供することを
目的とする。

【００１４】

【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る第１の半導体装置の製造方法は、半導
体領域上にゲート絶縁膜を介してゲート電極を形成する
工程と、半導体領域にゲート電極をマスクとして質量の
大きい重イオンを注入して、半導体領域中にアモルファ
ス層を形成する工程と、半導体領域にゲート電極をマス
クとして、第１の不純物をイオン注入する工程と、半導
体領域に対して４００℃〜５５０℃の温度の第１の熱処
理を施して、アモルファス層をクリスタル層に回復させ
る工程と、半導体領域に対して第２の熱処理を行なうこ
とにより、第１の不純物が拡散されてなり浅い接合を持
つ第１導電型のエクステンション高濃度不純物拡散層、
及びエクステンション高濃度不純物拡散層の下側に位置
し重イオンが拡散されてなる第２導電型のポケット不純
物拡散層をそれぞれ形成する工程とを備えている。

【００１５】第１の半導体装置の製造方法によると、ポ
ケット不純物拡散層を構成する質量の大きい重イオンを
注入して、半導体領域にアモルファス層を形成した後、
第１の不純物をイオン注入するため、該第１の不純物が
チャネリングを起こすことを防止できる。このため、エ
クステンション高濃度不純物拡散層の接合を浅くするこ
とができるので、トランジスタの駆動力を低減すること
なく微細化を図ることができる。

【００１６】また、ポケット不純物拡散層を構成する重
イオン及びエクステンション高濃度不純物層を構成する
第１の不純物をイオン注入した後に、４００〜５５０℃
の温度の熱処理を施して、半導体領域の結晶性を回復
し、その後、第１の不純物及び重イオンを活性化して、
エクステンション高濃度不純物拡散層及びポケット不純
物拡散層を形成するため、エクステンション高濃度不純
物拡散層及びポケット不純物拡散層には、アモルファス
・クリスタル界面ひいては転位ループ欠陥層が形成され
ない。このため、不純物原子が転位ループ欠陥層に捕獲
されて偏析する事態を回避できるので、転位ループ欠陥
層に起因するリーク電流を低減することができる。

【００１７】本発明に係る第２の半導体装置の製造方法
は、半導体領域上にゲート絶縁膜を介してゲート電極を
形成する工程と、半導体領域にゲート電極をマスクとし
て質量の大きい重イオンをアモルファス層が形成されな
い注入ドーズ量でイオン注入した後、半導体領域に対し
て高温で短時間の第１の熱処理を行なう工程を複数回繰
り返し行なう工程と、半導体領域にゲート電極をマスク
として第１の不純物をイオン注入する工程と、半導体領
域に対して第２の熱処理を行なうことにより、第１の不
純物が拡散されてなり浅い接合を持つ第１導電型のエク
ステンション高濃度不純物拡散層、及びエクステンショ
ン高濃度不純物拡散層の下側に位置し重イオンが拡散さ
れてなる第２導電型のポケット不純物拡散層をそれぞれ
形成する工程とを備えている。

【００１８】第２の半導体装置の製造方法によると、ポ
ケット不純物拡散層を構成する質量の大きい重イオンを
アモルファス層が形成されない程度の注入ドーズ量に分
割してイオン注入するため、半導体領域にはアモルファ
ス層が形成されないので、アモルファス・クリスタル界
面ひいては転位ループ欠陥層は形成されない。このた
め、不純物原子が転位ループ欠陥層に捕獲されて偏析す
る事態を回避できるので、転位ループ欠陥層に起因する
リーク電流を低減することができる。このように、転位
ループ欠陥層が形成されないため、リーク電流が低減
し、これによって、重イオンを用いた、接合深さの浅い
且つ接合リーク電流の少ない半導体装置を製造すること
ができる。

【００１９】また、重イオンを注入する度毎の注入ドー
ズ量は低くなるが、重イオンの注入は複数回行なわれる
ので、ポケット不純物拡散層の不純物濃度が低下するこ
とはない。

【００２０】また、重イオンの注入毎に、高温で短時間
の急速熱処理を施すため、重イオンの注入によって半導
体領域の結晶が受けるダメージは、蓄積されることなく
その都度回復するので、リーク電流を一層低減すること
ができる。

【００２１】本発明に係る第３の半導体装置の製造方法
は、半導体領域上にゲート絶縁膜を介してゲート電極を
形成する工程と、半導体領域にゲート電極をマスクとし
て質量の大きい重イオンを注入して、半導体領域中にア
モルファス層を形成する工程と、半導体領域にゲート電
極をマスクとして、第１の不純物をイオン注入する工程
と、半導体領域に対してゲート電極をマスクとしてＩＶ
族の元素をイオン注入して、アモルファス層の位置を基
板深さ方向に押し下げる工程と、半導体領域に対して第
２の熱処理を行なうことにより、第１の不純物が拡散さ
れてなり浅い接合を持つ第１導電型のエクステンション
高濃度不純物拡散層、及びエクステンション高濃度不純
物拡散層の下側に位置し重イオンが拡散されてなる第２
導電型のポケット不純物拡散層をそれぞれ形成する工程
とを備えている。

【００２２】第３の半導体装置の製造方法によると、ポ
ケット不純物拡散層を構成する質量の大きい重イオンを
イオン注入して半導体領域中にアモルファス層を形成し
た後、第１の不純物をイオン注入するため、第１の不純
物がチャネリングする事態を防止することができる。こ
のため、エクステンション高濃度不純物拡散層の接合を
浅くすることができるので、トランジスタの駆動力を低
減することなく微細化を図ることができる。

【００２３】また、ポケット不純物拡散層を構成する重
イオン及びエクステンション高濃度不純物拡散層を構成
する第１の不純物をイオン注入した後に、ＩＶ族の元素
をイオン注入して、アモルファス層の位置を基板深さ方
向に押し下げ、その後、第１の不純物及び重イオンを活
性化して、エクステンション高濃度不純物拡散層及びポ
ケット不純物拡散層を形成するため、エクステンション
高濃度不純物拡散層及びポケット不純物拡散層には、ア
モルファス・クリスタル界面ひいては転位ループ欠陥層
も形成されない。このため、不純物原子が転位ループ欠
陥層に偏析する事態を回避できるので、リーク電流を低
減することができる。

【００２４】本発明に係る第４の半導体装置の製造方法
は、半導体領域上にゲート絶縁膜を介してゲート電極を
形成する工程と、半導体領域にゲート電極をマスクとし
て質量の大きい重イオンをアモルファス層が形成されな
い注入ドーズ量でイオン注入した後、半導体領域に対し
て高温で短時間の熱処理を行なう工程を複数回繰り返し
行なうことにより、重イオンが拡散されてなる第１導電
型のエクステンション高濃度不純物拡散層を形成する工
程と、ゲート電極の側面にサイドウォールを形成した
後、半導体領域にゲート電極及びサイドウォールをマス
クとして不純物をイオン注入する工程と、不純物を活性
化することにより、エクステンション高濃度不純物拡散
層の外側に位置し、不純物が拡散されてなり深い接合を
持つ第１導電型の高濃度不純物拡散層を形成する工程と
を備えている。

【００２５】第４の半導体装置の製造方法によると、エ
クステンション高濃度不純物拡散層を構成する質量の大
きい重イオンをアモルファス層が形成されない注入ドー
ズ量でイオン注入するため、半導体領域にはアモルファ
ス層が形成されないので、アモルファス層・クリスタル
界面ひいては転位ループ欠陥層波形征されない。このた
め、重イオンが転位ループ欠陥層に捕獲されて偏析する
事態を回避できるので、リーク電流を低減することがで
きる。このように、転位ループ欠陥層が形成されないた
め、リーク電流が低減し、これによって、重イオンを用
いた、接合深さの浅い且つ接合リーク電流の少ない半導
体装置を製造することができる。

【００２６】また、重イオンを注入する度毎の注入ドー
ズ量は低くなるが、重イオンの注入は複数回行なわれる
ので、ポケット不純物拡散層の不純物濃度が低下するこ
とはない。

【００２７】また、重イオンの注入毎に、高温で短時間
の急速熱処理を施すため、重イオンの注入によって半導
体領域の結晶が受けるダメージは、蓄積されることなく
その都度回復するので、リーク電流を一層低減すること
ができる。

【００２８】

【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係るＭＩＳ型トランジスタの製造方
法について、図１（ａ）〜（ｃ）及び図２（ａ）〜
（ｃ）を参照しながら説明する。

【００２９】まず、図１（ａ）に示すように、ｐ型シリ
コンからなる半導体基板１００にｐ型の不純物例えばイ
ンジウムイオンを、２００ｋｅＶの注入エネルギー及び
１×１０¹²／ｃｍ² 程度の注入ドーズ量でイオン注入す
る。イオン注入の直後に、半導体基板１００を１００℃
／秒の昇温レートで９５０〜１０５０℃の高温まで昇温
し、該温度で１〜１０秒間程度の短時間保持する第１回
目の熱処理（高速熱処理：ＲＴＡ）を行なうことによ
り、半導体基板１００の表面部にチャネル領域となるｐ
型の不純物拡散層１０３を形成する。

【００３０】次に、図１（ｂ）に示すように、半導体基
板１００の上に、２．５ｎｍ程度の膜厚を持つゲート絶
縁膜１０１を介して、２５０ｎｍ程度の膜厚を持つポリ
シリコン膜又はポリメタルからなるゲート電極１０２を
形成する。

【００３１】次に、半導体基板１００にゲート電極１０
２をマスクにして、ｐ型の不純物例えばインジウムイオ
ンを１５ｋｅＶの注入エネルギー及び１×１０¹⁴／ｃｍ
² 程度の注入ドーズ量でイオン注入する。このインジウ
ムイオンの注入は、ポケット不純物層を形成するための
ものであるが、インジウムイオンのような質量の大きい
重イオンの注入により、半導体基板１００中にアモルフ
ァス層が形成される。その後、ｎ型の不純物例えばヒ素
イオンを１０ｋｅＶの注入エネルギー及び５×１０¹⁴／
ｃｍ² 程度の注入ドーズ量でイオン注入する。このヒ素
イオンの注入はエクステンション高濃度不純物層を形成
するためのものである。

【００３２】このようにして、図１（ｃ）に示すよう
に、半導体基板１００のソース領域又はドレインとなる
領域に、ヒ素イオンがドープされてなり浅い接合を持つ
ｎ型のエクステンション高濃度不純物層１０５Ａ及び該
エクステンション高濃度不純物層１０５Ａの下側に位置
しインジウムイオンがドープされてなるｐ型のポケット
不純物層１０６Ａを形成する。ここで、エクステンショ
ン高濃度不純物層１０５Ａ又はポケット不純物層１０６
Ａと称し、不純物拡散層と称しないのは、これらの不純
物層には、まだ熱処理が施されていないからである。

【００３３】次に、半導体基板１００に対して４００〜
５５０℃の極低温の第２回目の熱処理を施して半導体基
板１００中に形成されているアモルファス層をクリスタ
ル層に変化させた後（半導体基板１００の結晶性を回復
させた後）、１００℃／秒程度の昇温レートで９５０〜
１０５０℃の高温まで昇温し、該温度で１〜１０秒間程
度の短時間保持する第３回目の熱処理（ＲＴＡ）を行な
うことにより、図２（ａ）に示すように、半導体基板１
００のソース及びドレインとなる領域に、ヒ素イオンが
拡散されてなり浅い接合を持つｎ型のエクステンション
高濃度不純物拡散層１０５（エクステンション高濃度不
純物層１０５Ａに熱処理が施されることにより形成）及
び該エクステンション高濃度不純物拡散層１０５の下側
に位置しインジウムイオンが拡散されてなるｐ型のポケ
ット不純物拡散層１０６（ポケット不純物層１０６Ａに
熱処理が施されることにより形成）を形成する。

【００３４】次に、半導体基板１００の上に全面に亘っ
て例えば５０ｎｍの膜厚を持つシリコン窒化膜を堆積し
た後、該シリコン窒化膜に対して異方性エッチングを行
なうことにより、図２（ｂ）に示すように、ゲート電極
１０２の側面にサイドウォール１０７を形成する。尚、
シリコン窒化膜に代えてシリコン酸化膜からなるサイド
ウォール１０７を形成してもよい。

【００３５】次に、半導体基板１００にゲート電極１０
２及びサイドウォール１０７をマスクとして、ｎ型の不
純物例えばヒ素イオンを、３０ｋｅＶの注入エネルギー
及び３×１０¹⁵／ｃｍ² 程度の注入ドーズ量でイオン注
入した後、１００〜１５０℃／秒の昇温レートで９５０
〜１０５０℃の高温まで昇温し、該温度で１〜１０秒間
程度の短時間保持する第４回目の熱処理（ＲＴＡ）を行
なうことにより、半導体基板１００のソース領域及びド
レイン領域に、ヒ素イオンが拡散されてなり深い接合を
持つｎ型の高濃度不純物拡散層１０４を形成する。

【００３６】第１の実施形態によると、ポケット不純物
拡散層１０６を形成するためのインジウムイオンを１×
１０¹⁴／ｃｍ² 程度の注入ドーズ量でイオン注入して、
半導体基板１００中にアモルファス層を形成した後、ヒ
素イオンを注入するため、該ヒ素イオンがチャネリング
により、基板の深さ方向に大きく入り込む事態を防止で
きる。

【００３７】また、第１の実施形態によると、ポケット
不純物拡散層１０６を形成するために、質量数が大きい
重イオンであるインジウムイオンを用いると共に、ポケ
ット不純物拡散層１０６を形成するためのイオン注入を
エクステンション高濃度不純物拡散層１０５を形成する
ためのイオン注入の前に行なうため、ポケット不純物拡
散層１０６を形成するためのイオン注入が、半導体基板
１００を予め非晶質化する効果（プリアモルファス化効
果）を含むことになる。よって、チャネリングを防止す
るプリアモルファス化のためのイオン注入を別途に行な
う必要はない。

【００３８】また、重イオンのイオン注入によるプリア
モルファス化効果により、エクステンション高濃度不純
物層１０５Ａ、ひいてはエクステンション高濃度不純物
拡散層１０５の接合を浅くすることができる。

【００３９】インジウムのイオン注入によりアモルファ
ス層を形成できる注入ドーズ量としては、５×１０¹³／
ｃｍ² 以上であるので、この注入ドーズ量以上のインジ
ウムをイオン注入することにより、ポケット不純物拡散
層１０６を形成するためのイオン注入をアモルファス層
を形成する工程と兼ねることができる。

【００４０】また、インジウムイオン及びヒ素イオンの
注入後に極低温の第２回目の熱処理を施して、半導体基
板１００の結晶性を回復してから、第３回目の熱処理
（ＲＴＡ）を施して、エクステンション高濃度不純物拡
散層１０５及びポケット不純物拡散層１０６を形成する
ため、ポケット不純物層１０６Ａを形成するためのイオ
ン注入の直後に形成されたアモルファス・クリスタル界
面に形成される転位ループ欠陥層が抑制される。転位ル
ープ欠陥層の形成が抑制されることにより、不純物原子
が転位ループ欠陥層に捕獲されて析出してしまうことを
抑制することができる。また、転位ループ欠陥層の形成
を抑制することは、転位ループに起因する接合リーク電
流を抑制することができることになるので、接合深さの
浅い且つ接合リーク電流の少ない半導体装置を製造する
ことができる。

【００４１】また、エクステンション高濃度不純物拡散
層１０５及びポケット不純物拡散層１０６を形成するた
めに、極低温の熱処理の後に、第３回目の熱処理を高速
・急速で行なうことにより、極低温熱処理で不十分であ
った活性化を高めることができる。高温・急速の熱処理
を施すことにより、不純物イオンの過度増速拡散を抑制
し、接合深さを浅く保つと共に活性化を高めようとして
いるが、高ドーズ量のインジウムイオンの注入の直後
に、この高温・急速の熱処理を加えると、転位ループ欠
陥層の形成が促進されると共にインジウムの転位ループ
欠陥層への析出が増加してしまう。そこで、第１の実施
形態のように、極低温の第２回目の熱処理に続いて、高
温・急速の第３回目の熱処理を行なうことにより、転位
ループ欠陥層の形成及びインジウムの転位ループ欠陥層
への析出を抑制しながら、インジウム又は他の不純物か
らなる拡散層の活性化を高めることが可能になる。

【００４２】また、半導体基板１００に質量の大きい重
イオンであるインジウムイオンを注入して、チャネル領
域となるｐ型の不純物拡散層１０３を形成するため、チ
ャネル領域における基板表面に最も近い領域においては
不純物濃度が低いためキャリア濃度の移動度が低下しな
いと共に、チャネル領域における基板の表面から少し深
い領域においては急峻な不純物濃度が得られるので、ト
ランジスタの駆動力を低減することなくトランジスタの
微細化を図ることができる。

【００４３】また、質量の大きいインジウムイオンを注
入した直後に熱処理（ＲＴＡ）を行なってｐ型の不純物
拡散層１０３を形成するため、インジウムイオンの注入
によって半導体基板１００の結晶が受けるダメージを速
やかに回復することができる。

【００４４】尚、第１の実施形態においては、チャネル
領域となるｐ型の不純物拡散層１０３にはインジウムイ
オンを注入したが、これに代えて、ボロンイオン又はボ
ロンイオンとインジウムイオンとの両方をイオン注入し
てもよい。

【００４５】また、ポケット不純物拡散層１０６の形成
にインジウムイオンを用いたが、これに代えて、インジ
ウムよりも質量数が大きい同じ３Ｂ族の元素のイオンを
用いてもよい。

【００４６】また、第３回目の熱処理（図２（ａ）に示
す工程）を省略してもよい。この場合には、第４回目の
熱処理（図２（ｃ）に示す工程）により、ｎ型のエクス
テンション高濃度不純物拡散層１０５、ｐ型のポケット
不純物拡散層１０６及び高濃度不純物拡散層１０４が同
時に形成される。

【００４７】また、第１の実施形態は、ｎチャネルＭＩ
Ｓ型トランジスタであったが、これに代えて、ｐチャネ
ルＭＩＳ型トランジスタでもよい。ｐチャネルＭＩＳ型
トランジスタの場合には、ポケット不純物拡散層１０６
には不純物イオンとして、アンチモンイオン、又はビス
マスイオン等のようにアンチモンイオンよりも重い５Ｂ
族の元素のイオンを用いることができる。

【００４８】（第２の実施形態）以下、本発明の第２の
実施形態に係るＭＩＳ型トランジスタの製造方法につい
て、図３（ａ）〜（ｃ）及び図４（ａ）〜（ｃ）を参照
しながら説明する。

【００４９】まず、図３（ａ）に示すように、ｐ型の半
導体基板２００にｐ型の不純物例えばインジウムイオン
を、２００ｋｅＶの注入エネルギー及び１×１０¹²／ｃ
ｍ²程度の注入ドーズ量でイオン注入する。イオン注入
の直後に、半導体基板２００を１００℃／秒の昇温レー
トで９５０〜１０５０℃の高温まで昇温し、該温度で１
〜１０秒間程度の短時間保持する第１回目の熱処理（Ｒ
ＴＡ）を行なうことにより、半導体基板２００の表面部
にチャネル領域となるｐ型の不純物拡散層２０３を形成
する。

【００５０】次に、図３（ｂ）に示すように、半導体基
板２００の上に、２．５ｎｍ程度の膜厚を持つゲート絶
縁膜２０１を介して、２５０ｎｍ程度の膜厚を持つポリ
シリコン膜又はポリメタルからなるゲート電極２０２を
形成する。

【００５１】次に、半導体基板２００にゲート電極２０
２をマスクにして、ｐ型の不純物例えばインジウムイオ
ンを１５ｋｅＶの注入エネルギー及び１×１０¹³／ｃｍ
² 以下の注入ドーズ量でイオン注入した後、半導体基板
２００を１００℃／秒の昇温レートで９５０〜１０５０
℃の高温まで昇温し、該温度下で１〜１０秒間程度の短
時間保持する第２回目の熱処理（ＲＴＡ）を行なう。こ
のイオン注入工程及び熱処理工程を例えば合計８回繰り
返すことにより、図３（ｃ）に示すように、半導体基板
２００の表面部におけるソース領域及びドレイン領域
に、インジウムイオンが拡散されてなるポケット不純物
拡散層２０６を形成する。

【００５２】尚、イオン注入工程及び熱処理工程を繰り
返す回数は８回でなくてもよいが、インジウムイオンの
注入によりアモルファス層が形成されない程度に少量に
分割された注入ドーズ量のイオン注入を複数回に分けて
行なって、所定の不純物濃度が得られるようにする必要
がある。また、複数のイオン注入の各直後に高温短時間
の熱処理を施す必要がある。また、便宜上、ここでは、
複数回例えば合計８回の熱処理をまとめて第２回目の熱
処理と称する。

【００５３】次に、半導体基板２００にゲート電極２０
２をマスクにして、ｎ型の不純物例えばヒ素イオンを１
０ｋｅＶの注入エネルギー及び５×１０¹⁴／ｃｍ² 程度
の注入ドーズ量でイオン注入した後、半導体基板２００
を１００℃／秒の昇温レートで９５０〜１０５０℃の高
温まで昇温し、該温度下で１〜１０秒間程度の短時間保
持する第３回目の熱処理（ＲＴＡ）を行なって、図４
（ａ）に示すように、ポケット不純物拡散層２０６の表
面部に、ヒ素イオンが拡散されてなり浅い接合を持つエ
クステンション高濃度不純物拡散層２０５を形成する。

【００５４】次に、半導体基板２００の上に全面に亘っ
て例えば５０ｎｍの膜厚を持つシリコン窒化膜を堆積し
た後、該シリコン窒化膜に対して異方性エッチングを行
なうことにより、図４（ｂ）に示すように、ゲート電極
２０２の側面にサイドウォール２０７を形成する。尚、
シリコン窒化膜に代えてシリコン酸化膜からなるサイド
ウォール２０７を形成してもよい。

【００５５】次に、半導体基板２００にゲート電極２０
２及びサイドウォール２０７をマスクとして、ｎ型の不
純物例えばヒ素イオンを、３０ｋｅＶの注入エネルギー
及び３×１０¹⁵／ｃｍ² 程度の注入ドーズ量でイオン注
入した後、１００℃／秒の昇温レートで９５０〜１０５
０℃の高温まで昇温し、該温度下で１〜１０秒間程度の
短時間保持する第４回目の熱処理（ＲＴＡ）を行なうこ
とにより、半導体基板２００のソース領域及びドレイン
領域に、ヒ素イオンが拡散されてなり深い接合を持つｎ
型の高濃度不純物拡散層２０４を形成する。

【００５６】第２の実施形態によると、インジウムイオ
ンの注入工程は、所定の注入ドーズ量が１×１０¹³／ｃ
ｍ² 以下の注入ドーズ量に分割された低ドーズ量のイオ
ン注入を複数回に分けて行なうため、半導体基板２００
にはアモルファス層が形成されないので、アモルファス
・クリスタル界面は形成されない。また、アモルファス
・クリスタル界面付近に形成される転位ループ欠陥層も
形成されないので、不純物原子が転位ループ欠陥層に捕
獲されて偏析する事態を回避することができる。また、
転位ループ欠陥層が形成されないため、リーク電流が低
減し、これによって、重イオンを用いた、接合深さの浅
い、且つ接合リーク電流の少ない半導体装置を製造する
ことができる。

【００５７】また、インジウムイオンを分割された低ド
ーズ量でイオン注入する毎に急速熱処理を施すため、イ
ンジウムイオンの注入により半導体基板２００の結晶が
受けるダメージをその都度回復することができる。従っ
て、所定のドーズ量を分割して複数回に分けて行なうイ
オン注入の度毎に注入ダメージが累積されて、半導体基
板２００がアモルファス化してしまうことを防止するこ
とができる。また、イオン注入毎にダメージを回復させ
るため、クリスタル層（アモルファス化されていない
層）に含まれる結晶欠陥自体も低減されているので、リ
ーク電流を一層低減することができる。

【００５８】また、半導体基板２００に質量の大きいイ
ンジウムイオンを注入して、チャネル領域となるｐ型の
不純物拡散層２０３を形成するため、チャネル領域にお
ける基板表面に最も近い領域においては不純物濃度が低
いためキャリアの移動度が低下しないと共に、チャネル
領域における基板の表面から少し深い領域においては急
峻な不純物濃度が得られるので、トランジスタの駆動力
を低減することなくトランジスタの微細化を図ることが
できる。

【００５９】また、質量の大きいインジウムイオンを注
入した直後に熱処理（ＲＴＡ）を行なってｐ型の不純物
拡散層２０３を形成するため、インジウムイオンの注入
に起因して半導体基板２００の結晶が受けるダメージを
回復することができる。

【００６０】尚、第２の実施形態においては、チャネル
領域となる不純物拡散層２０３にはインジウムイオンを
注入したが、これに代えて、ボロンイオン又はボロンイ
オンとインジウムイオンとの両方をイオン注入してもよ
い。

【００６１】また、第３回目の熱処理（図４（ａ）に示
す工程）を省略してもよい。この場合には、第４回目の
熱処理（図４（ｃ）に示す工程）により、ｎ型のエクス
テンション高濃度不純物拡散層２０５及び高濃度不純物
拡散層２０４が同時に形成される。

【００６２】また、ポケット不純物拡散層２０６には、
不純物イオンとして、インジウムを用いたが、これに代
えて、インジウムよりも質量数の大きい同じ３Ｂ族の元
素のイオンを用いてもよい。

【００６３】また、第２の実施形態は、ｎチャネルＭＩ
Ｓ型トランジスタであったが、これに代えて、ｐチャネ
ルＭＩＳ型トランジスタでもよい。ｐチャネルＭＩＳ型
トランジスタの場合には、ポケット不純物拡散層２０６
には不純物イオンとして、アンチモンイオンを注入する
ことが好ましい。

【００６４】（第３の実施形態）以下、本発明の第３の
実施形態に係るＭＩＳ型トランジスタの製造方法につい
て、図５（ａ）〜（ｄ）及び図６（ａ）〜（ｃ）を参照
しながら説明する。

【００６５】まず、図５（ａ）に示すように、ｐ型シリ
コンからなる半導体基板３００にｐ型の不純物例えばイ
ンジウムイオンを、２００ｋｅＶの注入エネルギー及び
１×１０¹²／ｃｍ² 程度の注入ドーズ量でイオン注入す
る。イオン注入の直後に、半導体基板３００を１００℃
／秒の昇温レートで９５０〜１０５０℃の高温まで昇温
し、該温度下で１〜１０秒間程度の短時間保持する第１
回目の熱処理（ＲＴＡ）を行なうことにより、半導体基
板３００の表面部にチャネル領域となるｐ型の不純物拡
散層３０３を形成する。

【００６６】次に、図５（ｂ）に示すように、半導体基
板３００の上に、２．５ｎｍ程度の膜厚を持つゲート絶
縁膜３０１を介して、２５０ｎｍ程度の膜厚を持つポリ
シリコン膜又はポリメタルからなるゲート電極３０２を
形成する。

【００６７】次に、半導体基板３００にゲート電極３０
２をマスクにして、ｐ型の不純物例えばインジウムイオ
ンを１５ｋｅＶの注入エネルギー及び１×１０¹⁴／ｃｍ
² 程度（１×１０¹⁶／ｃｍ² 以下）の注入ドーズ量でイ
オン注入して、半導体基板３００中にアモルファス層を
形成した後、半導体基板３００にゲート電極３０２をマ
スクにして、ｎ型の不純物例えばヒ素イオンを１０ｋｅ
Ｖの注入エネルギー及び５×１０¹⁴／ｃｍ² 程度の注入
ドーズ量でイオン注入して、図５（ｃ）に示すように、
半導体基板３００のソース及びドレインとなる領域に、
ヒ素イオンがドープされてなり浅い接合を持つｎ型のエ
クステンション高濃度不純物層３０５Ａ及び該エクステ
ンション高濃度不純物層４０５Ａの下側に位置しインジ
ウムイオンがドープされてなるｐ型のポケット不純物層
３０６Ａを形成する。

【００６８】次に、図５（ｄ）に示す工程においては、
ゲルマニウムイオンを１５０ｋｅＶの注入エネルギー及
び１×１０¹⁶／ｃｍ² 程度の注入ドーズ量でイオン注入
する。このようにすると、半導体基板３００中に形成さ
れているアモルファス層は基板深さ方向に押し下げられ
るので、図７において白抜きの矢印で示すように、アモ
ルファス・クリスタル界面は、アモルファス・クリスタ
ル界面(1) の位置からアモルファス・クリスタル界面
(2) の位置までつまり基板深さ方向に移動する。アモル
ファス・クリスタル界面(2) の位置は、その後に形成さ
れる高濃度不純物拡散層３０４と基板との接合位置の近
傍に形成される空乏層よりも深い位置まで基板の深さ方
向に押し下げられている。これにより、アモルファス・
クリスタル界面に転位ループ欠陥層が形成されても、転
位ループ欠陥層はソース・ドレインとなる高濃度不純物
拡散層３０４とは無関係の位置にあるため、ソース・ド
レインとなる高濃度不純物拡散層３０４から基板に流れ
るリーク電流は増大しない。

【００６９】次に、半導体基板３００を１００℃／秒程
度の昇温レートで９５０〜１０５０℃の高温まで昇温
し、該温度下で１〜１０秒間程度の短時間保持する第２
回目の熱処理（ＲＴＡ）を行なうことにより、図６
（ａ）に示すように、半導体基板３００のソース領域及
びドレイン領域に、浅い接合を持つｎ型のエクステンシ
ョン高濃度不純物拡散層３０５及び該エクステンション
高濃度不純物拡散層３０５の下側に位置するｐ型のポケ
ット不純物拡散層３０６を形成する。

【００７０】次に、半導体基板３００の上に全面に亘っ
て例えば５０ｎｍの膜厚を持つシリコン窒化膜を堆積し
た後、該シリコン窒化膜に対して異方性エッチングを行
なうことにより、図６（ｂ）に示すように、ゲート電極
３０２の側面にサイドウォール３０７を形成する。尚、
シリコン窒化膜に代えてシリコン酸化膜からなるサイド
ウォール３０７を形成してもよい。

【００７１】次に、ゲート電極３０２及びサイドウォー
ル３０７をマスクとして、ｎ型の不純物例えばヒ素イオ
ンを、３０ｋｅＶの注入エネルギー及び３×１０¹⁵／ｃ
ｍ²程度の注入ドーズ量でイオン注入した後、１００℃
／秒の昇温レートで９５０〜１０５０℃の高温まで昇温
し、該温度下で１〜１０秒間程度の短時間保持する第３
回目の熱処理（ＲＴＡ）を行なうことにより、半導体基
板３００のソース領域及びドレイン領域に深い接合を持
つｎ型の高濃度不純物拡散層３０４を形成する。

【００７２】第３の実施形態によると、ポケット不純物
拡散層３０６を形成するためのインジウムイオンを１×
１０¹⁴／ｃｍ² 程度の注入ドーズ量でイオン注入して、
半導体基板３００中にアモルファス層を形成した後、ヒ
素イオンを注入するため、該ヒ素イオンがチャネリング
する事態を防止することができる。第３の実施形態にお
いては、ポケット不純物拡散層３０６を形成するため
に、質量数の大きなインジウムイオンを用い、半導体基
板３００を予め非晶質化する効果（アモルファス化効
果）を含む。よって、プリアモルファス化のための注入
工程を別途行なう必要はない。

【００７３】また、ポケット不純物拡散層３０６を形成
するための重イオンの注入に伴うプリアモルファス化効
果により、エクステンション高濃度不純物層１０５Ａひ
いてはエクステンション高濃度不純物拡散層１０５の接
合を浅くすることができる。

【００７４】尚、インジウムのイオン注入によりアモル
ファス層を形成できる注入ドーズ量としては、５×１０
¹³／ｃｍ² 以上（１×１０¹⁶／ｃｍ² 以下）であればよ
い。

【００７５】また、インジウムイオン及びヒ素イオンの
注入後に、ゲルマニウムをイオン注入して、半導体基板
３００中に形成されているアモルファス層を基板深さ方
向に押し下げてから、第２回目の熱処理（ＲＴＡ）を施
して、エクステンション高濃度不純物拡散層３０５及び
ポケット不純物拡散層３０６を形成するため、アモルフ
ァス・クリスタル界面が、トランジスタに電気的な影響
を与える領域から離れた状態で熱処理を加えることがで
きる。このため、アモルファス・クリスタル界面の存在
下で、急速熱処理を加えても、転位ループ欠陥層は接合
付近から離れた位置に形成されるため、リーク電流は抑
制される。また、転位ループ欠陥層は、インジウムの高
濃度領域から深く離れた位置に存在するので、インジウ
ムイオンが転位ループ欠陥層に析出する事態も抑制され
る。

【００７６】尚、半導体基板３００中に形成されている
アモルファス層を基板深さ方向に押し下げるためのイオ
ンとしては、ゲルマニウムイオンに代えて、シリコンイ
オン等のＩＶ族の元素のイオンを用いてもよい。シリコ
ンイオンを用いる場合には、１２０ｋｅＶの注入エネル
ギー及び１×１０¹⁶／ｃｍ² 程度の注入ドーズ量でイオ
ン注入することが好ましい。

【００７７】このように、ＩＶ族の元素をイオン注入す
ると、ドーパントが電気的に中性であるから、半導体基
板３００がｐ型又はｎ型になってソース領域又はドレイ
ン領域が悪影響を受ける事態を回避できる。

【００７８】また、第３の実施形態によると、エクステ
ンション高濃度不純物拡散層３０５及びポケット不純物
拡散層３０６を形成するための第２回目の熱処理は急速
熱処理であるため、ヒ素イオン及びインジウムイオンの
活性化率を高めることができると共に、ヒ素イオンの過
渡増速拡散を防止できるのでエクステンション高濃度不
純物拡散層３０５の接合を浅くすることができる。

【００７９】また、半導体基板３００に質量の大きいイ
ンジウムイオンを注入して、チャネル領域となるｐ型の
不純物拡散層３０３を形成するため、チャネル領域にお
ける基板表面に最も近い領域においては不純物濃度が低
いためキャリアの移動度が低下しないと共に、チャネル
領域における基板の表面から少し深い領域においては急
峻な不純物濃度が得られるので、トランジスタの駆動力
を低減することなくトランジスタの微細化を図ることが
できる。

【００８０】また、質量の大きいインジウムイオンを注
入した直後に熱処理（ＲＴＡ）を行なってｐ型の不純物
拡散層３０３を形成するため、インジウムイオンの注入
に起因して半導体基板３００の結晶が受けるダメージを
回復することができる。

【００８１】尚、第３の実施形態においては、チャネル
領域となるｐ型の不純物拡散層３０３にはインジウムイ
オンを注入したが、これに代えて、ボロンイオン又はボ
ロンイオンとインジウムイオンとの両方をイオン注入し
てもよい。

【００８２】また、ポケット不純物拡散層３０６には、
不純物イオンとして、インジウムを用いたが、これに代
えて、インジウムよりも質量数の大きい同じ３Ｂ族の元
素のイオンを用いてもよい。

【００８３】また、第２回目の熱処理（図６（ａ）に示
す工程）を省略してもよい。この場合には、第３回目の
熱処理（図６（ｃ）に示す工程）により、ｎ型のエクス
テンション高濃度不純物拡散層３０５、ｐ型のポケット
不純物拡散層３０６及び高濃度不純物拡散層３０４が同
時に形成される。

【００８４】また、第３の実施形態は、ｎチャネルＭＩ
Ｓ型トランジスタであったが、これに代えて、ｐチャネ
ルＭＩＳ型トランジスタでもよい。ｐチャネルＭＩＳ型
トランジスタの場合には、ポケット不純物拡散層３０６
には不純物イオンとして、アンチモンイオン、又はアン
チモンイオンよりも質量数が大きい５Ｂ族の元素のイオ
ンを用いることができる。

【００８５】（第４の実施形態）以下、本発明の第４の
実施形態に係るＭＩＳ型トランジスタの製造方法につい
て、図８（ａ）〜（ｃ）及び図９（ａ）、（ｂ）を参照
しながら説明する。

【００８６】まず、図８（ａ）に示すように、ｐ型の半
導体基板４００にｎ型の不純物例えばヒ素イオンを、１
３０ｋｅＶの注入エネルギー及び１×１０¹²／ｃｍ² 程
度の注入ドーズ量でイオン注入した後、ｎ型のウエル領
域４００ａを形成するために、例えばリンイオンを、２
６０ｋｅＶの注入エネルギー及び４×１０¹²／ｃｍ²の
注入ドーズ量と、５４０ｋｅＶの注入エネルギー及び１
×１０¹³／ｃｍ² の注入ドーズ量とでイオン注入する。

【００８７】イオン注入の直後に、半導体基板４００を
１００℃／秒の昇温レートで９５０〜１０５０℃の高温
まで昇温し、該温度下で１〜１０秒間程度の短時間保持
して第１回目の熱処理（ＲＴＡ）を行なうことにより、
半導体基板４００の表面部にチャネル領域となるｎ型の
不純物拡散層４０８及びをｎ型のウエル領域４００ａを
形成する。

【００８８】次に、図８（ｂ）に示すように、半導体基
板４００の上に、２．５ｎｍ程度の膜厚を持つゲート絶
縁膜４０１を介して、２５０ｎｍ程度の膜厚を持つポリ
シリコン膜又はポリメタルからなるゲート電極４０２を
形成する。

【００８９】次に、半導体基板４００にゲート電極４０
２をマスクにして、ｐ型の不純物例えばインジウムイオ
ンを５ｋｅＶの注入エネルギー及び１×１０¹³／ｃｍ²
程度の注入ドーズ量でイオン注入した後、１００℃／秒
程度の昇温レートで９５０〜１０５０℃の高温まで昇温
し、該温度下で１〜１０秒間程度の短時間保持する第２
回目の熱処理（ＲＴＡ）を行なう。このイオン注入工程
及び熱処理工程を例えば合計２０回繰り返すことによ
り、図８（ｃ）に示すように、半導体基板４００の表面
部におけるソース領域及びドレイン領域に、インジウム
イオンが拡散されてなり浅い接合を持つｐ型のエクステ
ンション高濃度不純物拡散層４０９を形成する。

【００９０】尚、イオン注入工程及び熱処理工程を繰り
返す回数は２０回でなくてもよいが、インジウムイオン
の注入によりアモルファス層が形成されない程度に少量
に分割された注入ドーズ量のイオン注入を複数回に分け
て行なって、所定の不純物濃度が得られるようにする必
要がある。また、複数のイオン注入の各直後に高温短時
間の熱処理を施す必要がある。また、便宜上、ここで
は、複数回例えば合計２０回の熱処理をまとめて第２回
目の熱処理と称する。

【００９１】次に、半導体基板４００の上に全面に亘っ
て例えば５０ｎｍの膜厚を持つシリコン窒化膜を堆積し
た後、該シリコン窒化膜に対して異方性エッチングを行
なうことにより、図９（ａ）に示すように、ゲート電極
４０２の側面にサイドウォール４０７を形成する。尚、
シリコン窒化膜に代えてシリコン酸化膜からなるサイド
ウォール４０７を形成してもよい。

【００９２】次に、ゲート電極４０２及びサイドウォー
ル４０７をマスクとして、ｐ型の不純物例えばボロンイ
オンを、５ｋｅＶの注入エネルギー及び３×１０¹⁵／ｃ
ｍ²程度の注入ドーズ量でイオン注入した後、１００℃
／秒の昇温レートで９５０〜１０５０℃の高温まで昇温
し、該温度下で１〜１０秒間程度の短時間保持して第３
回目の熱処理（ＲＴＡ）を行なうことにより、図９
（ｂ）に示すように、半導体基板４００のソース領域及
びドレイン領域に深い接合を持つｐ型の高濃度不純物拡
散層４１０を形成する。

【００９３】第４の実施形態によると、インジウムイオ
ンの注入工程は、所定の注入ドーズ量が１×１０¹³／ｃ
ｍ² 以下の注入ドーズ量に分割された低ドーズ量のイオ
ン注入を複数回に分けて行なうため、半導体基板４００
にはアモルファス層が形成されないので、エクステンシ
ョン高濃度不純物層４０９Ａには、アモルファス・クリ
スタル界面が形成されない。これにより、５×１０¹³／
ｃｍ² よりも大きなドーズ量のインジウムイオンのイオ
ン注入により、アモルファス・クリスタル界面付近に転
位ループ欠陥層が形成されないので、不純物原子が転位
ループ欠陥層に捕獲されて偏析する事態を回避すること
ができる。このようにして、インジウムからなるエクス
テンション高濃度不純物拡散層４０９を形成することが
できる。

【００９４】また、転位ループ欠陥層が形成されないた
め、リーク電流が低減し、これによって、重イオンを用
いた、接合深さの浅い、且つ接合リーク電流の少ない半
導体装置を製造することができる。

【００９５】また、インジウムイオンを分割して注入す
る毎に急速熱処理を施すため、インジウムイオンの注入
により半導体基板４００の結晶が受けるダメージをその
都度回復することができる。従って、所定のドーズ量を
分割して複数回に分けて行なうイオン注入の度毎に注入
ダメージが累積されて、半導体基板２００がアモルファ
ス化してしまうことを防止することができる。また、イ
オン中毎にダメージを回復させるため、クリスタル層
（アモルファス化されていない層）に含まれる結晶欠陥
自体も低減されているので、リーク電流を一層低減する
ことができる。

【００９６】尚、第４の実施形態においては、チャネル
領域となるｎ型の不純物拡散層４０３にはヒ素イオンを
注入したが、これに代えて、アンチモンイオンをイオン
注入してもよい。

【００９７】また、エクステンション高濃度不純物拡散
層４０９にはインジウムを用いたが、これに代えて、イ
ンジウムよりも質量数が大きい同じ３Ｂ族の元素のイオ
ンを用いてもよい。

【００９８】また、第４の実施形態は、ｐチャネルＭＩ
Ｓ型トランジスタであったが、これに代えて、ｎチャネ
ルＭＩＳ型トランジスタでもよい。ｎチャネルＭＩＳ型
トランジスタの場合には、エクステンション高濃度不純
物拡散層４０９には不純物イオンとして、アンチモンイ
オン、又はアンチモンよりも質量数の大きい５Ｂ族のイ
オンを用いてもよい。

【００９９】

【発明の効果】第１の半導体装置の製造方法によると、
第１の不純物がチャネリングを起こす事態を防止できる
ため、エクステンション高濃度不純物拡散層の接合を浅
くすることができるので、トランジスタの駆動力を低減
することなく微細化を図ることができる。

【０１００】また、半導体領域の結晶性を回復した後
に、第１の不純物及び重イオンを活性化して、エクステ
ンション高濃度不純物拡散層及びポケット不純物拡散層
を形成するため、エクステンション高濃度不純物拡散層
及びポケット不純物拡散層には、アモルファス・クリス
タル界面ひいては転位ループ欠陥層が形成されない。こ
のため、不純物原子が転位ループ欠陥層に捕獲されて偏
析する事態を回避できるので、転位ループ欠陥層に起因
するリーク電流を低減することができる。

【０１０１】第２の半導体装置の製造方法によると、半
導体領域にアモルファス層が形成されないため、アモル
ファス・クリスタル界面ひいては転位ループ欠陥層も形
成されないので、不純物原子が転位ループ欠陥層に捕獲
されて偏析する事態を回避できる。このため、転位ルー
プ欠陥層に起因するリーク電流を低減することができる
ので、重イオンを用いた、接合深さの浅い且つ接合リー
ク電流の少ない半導体装置を製造することができる。

【０１０２】また、重イオンの注入毎に、高温で短時間
の急速熱処理を施すため、重イオンの注入によって半導
体領域の結晶が受けるダメージは、蓄積されることなく
その都度回復するので、リーク電流を一層低減すること
ができる。

【０１０３】第３の半導体装置の製造方法によると、第
１の不純物がチャネリングする事態を防止することがで
きるため、エクステンション高濃度不純物拡散層の接合
を浅くすることができるので、トランジスタの駆動力を
低減することなく微細化を図ることができる。

【０１０４】また、ＩＶ族の元素をイオン注入してアモ
ルファス層の位置を基板深さ方向に押し下げた後、第１
の不純物及び重イオンを活性化して、エクステンション
高濃度不純物拡散層及びポケット不純物拡散層を形成す
るため、エクステンション高濃度不純物拡散層及びポケ
ット不純物拡散層には、アモルファス・クリスタル界面
ひいては転位ループ欠陥層が形成されない。このため、
不純物原子が転位ループ欠陥層に捕獲されて偏析する事
態を回避できるので、転位ループ欠陥層に起因するリー
ク電流を低減することができる。

【０１０５】第４の半導体装置の製造方法によると、イ
ンジウムイオンの注入工程は、所定の注入ドーズ量が分
割された低ドーズ量のイオン注入を複数回に分けて行な
うため、半導体領域にはアモルファス層が形成されない
ので、エクステンション高濃度不純物層にはアモルファ
ス・クリスタル界面が形成されない。これにより、アモ
ルファス・クリスタル界面付近に形成される転位ループ
欠陥層も形成されないので、不純物原子が転位ループ欠
陥層に捕獲されて偏析する事態を回避することができ
る。

【０１０６】転位ループ欠陥層が形成されないため、リ
ーク電流が低減し、これによって、重イオンを用いた、
接合深さの浅い、且つ接合リーク電流の少ない半導体装
置を製造することができる。

【０１０７】インジウムイオンを分割して注入する毎に
急速熱処理を施すため、インジウムイオンの注入により
半導体領域が受けるダメージはその都度回復される。従
って、所定の注入ドーズ量が分割されて複数回に分けて
注入される度毎に注入ダメージが累積されて、半導体領
域がアモルファス化してしまうことを防止できる。ま
た、注入毎にダメージを回復させるため、クリスタル層
（アモルファス化されていない層）に含まれる結晶欠陥
自体も低減されるので、リーク電流を一層低減すること
ができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｃ）は本発明の第１実施形態に係る
ＭＩＳ型トランジスタの製造方法の各工程を示す断面図
である。

【図２】（ａ）〜（ｃ）は本発明の第１実施形態に係る
ＭＩＳ型トランジスタの製造方法の各工程を示す断面図
である。

【図３】（ａ）〜（ｃ）は本発明の第２実施形態に係る
ＭＩＳ型トランジスタの製造方法の各工程を示す断面図
である。

【図４】（ａ）〜（ｃ）は本発明の第２実施形態に係る
ＭＩＳ型トランジスタの製造方法の各工程を示す断面図
である。

【図５】（ａ）〜（ｄ）は本発明の第３実施形態に係る
ＭＩＳ型トランジスタの製造方法の各工程を示す断面図
である。

【図６】（ａ）〜（ｃ）は本発明の第３実施形態に係る
ＭＩＳ型トランジスタの製造方法の各工程を示す断面図
である。

【図７】本発明の第３の実施形態において、半導体領域
中に形成されているアモルファス・クリスタル界面が基
板深さ方向に移動する状態を示す図である。

【図８】（ａ）〜（ｃ）は本発明の第４実施形態に係る
ＭＩＳ型トランジスタの製造方法の各工程を示す断面図
である。

【図９】（ａ）、（ｂ）は本発明の第４実施形態に係る
ＭＩＳ型トランジスタの製造方法の各工程を示す断面図
である。

【図１０】従来のＭＩＳ型トランジスタの断面図であ
る。

【図１１】（ａ）〜（ｅ）は従来のＭＩＳ型トランジス
タの製造方法の各工程を示す断面図である。

【図１２】従来のＭＩＳトランジスタにおいて、基板表
面からの深さと不純物濃度との関係を示す図である。

【符号の説明】

１００ 半導体基板 １０１ ゲート絶縁膜 １０２ ゲート電極 １０３ ｐ型の不純物拡散層 １０４ ｎ型の高濃度不純物拡散層 １０５ ｎ型のエクステンション高濃度不純物拡散層 １０５Ａ ｎ型のエクステンション高濃度不純物層 １０６ ｐ型のポケット不純物拡散層 １０６Ａ ｐ型のポケット不純物層 １０７ サイドウォール ２００ 半導体基板 ２０１ ゲート絶縁膜 ２０２ ゲート電極 ２０３ ｐ型の不純物拡散層 ２０４ ｎ型の高濃度不純物拡散層 ２０５ ｎ型のエクステンション高濃度不純物拡散層 ２０６ ｐ型のポケット不純物拡散層 ２０７ サイドウォール ３００ 半導体基板 ３０１ ゲート絶縁膜 ３０２ ゲート電極 ３０３ ｐ型の不純物拡散層 ３０４ ｎ型の高濃度不純物拡散層 ３０５ ｎ型のエクステンション高濃度不純物拡散層 ３０５Ａ ｎ型のエクステンション高濃度不純物層 ３０６ ｐ型のポケット不純物拡散層 ３０６Ａ ｐ型のポケット不純物層 ３０７ サイドウォール ４００ 半導体基板 ４０１ ゲート絶縁膜 ４０２ ゲート電極 ４０７ サイドウォール ４０８ ｎ型の不純物拡散層 ４０９ ｐ型のエクステンション高濃度不純物拡散層 ４１０ ｐ型の高濃度不純物拡散層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小田中 紳二 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 5F040 DA00 DA13 DC01 EC07 EE05 EF02 EM01 EM02 EM03 FA05 FA07 FB02 FB04 FC11 FC14 FC15

Claims (15)

【特許請求の範囲】
1. 【請求項１】 半導体領域上にゲート絶縁膜を介してゲ
   ート電極を形成する工程と、 前記半導体領域に前記ゲート電極をマスクとして質量の
   大きい重イオンを注入して、前記半導体領域中にアモル
   ファス層を形成する工程と、 前記半導体領域に前記ゲート電極をマスクとして、第１
   の不純物をイオン注入する工程と、 前記半導体領域に対して４００℃〜５５０℃の温度の第
   １の熱処理を施して、前記アモルファス層をクリスタル
   層に回復させる工程と、 前記半導体領域に対して第２の熱処理を行なうことによ
   り、前記第１の不純物が拡散されてなり浅い接合を持つ
   第１導電型のエクステンション高濃度不純物拡散層、及
   び前記エクステンション高濃度不純物拡散層の下側に位
   置し前記重イオンが拡散されてなる第２導電型のポケッ
   ト不純物拡散層をそれぞれ形成する工程とを備えている
   ことを特徴とする半導体装置の製造方法。
2. 【請求項２】 前記ゲート電極の側面にサイドウォール
   を形成した後、前記半導体領域に前記ゲート電極及び前
   記サイドウォールをマスクとして第２の不純物をイオン
   注入する工程と、 前記第２の不純物を活性化することにより、前記エクス
   テンション高濃度不純物拡散層の外側に位置し、前記第
   ２の不純物が拡散されてなり深い接合を持つ第１導電型
   の高濃度不純物拡散層を形成する工程とをさらに備えて
   いることを特徴とする請求項１に記載の半導体装置の製
   造方法。
3. 【請求項３】 前記重イオンの注入ドーズ量は、５×１
   ０¹³／ｃｍ² 以上であることを特徴とする請求項１に記
   載の半導体装置の製造方法。
4. 【請求項４】 前記第２の熱処理は、１００℃／秒以上
   の昇温レートで９５０〜１０５０℃の温度まで昇温し、
   該温度下で１〜１０秒間保持する急速熱処理であること
   を特徴とする請求項１に記載の半導体装置の製造方法。
5. 【請求項５】 半導体領域上にゲート絶縁膜を介してゲ
   ート電極を形成する工程と、 前記半導体領域に前記ゲート電極をマスクとして質量の
   大きい重イオンをアモルファス層が形成されない注入ド
   ーズ量でイオン注入した後、前記半導体領域に対して高
   温で短時間の第１の熱処理を行なう工程を複数回繰り返
   し行なう工程と、 前記半導体領域に前記ゲート電極をマスクとして第１の
   不純物をイオン注入する工程と、 前記半導体領域に対して第２の熱処理を行なうことによ
   り、前記第１の不純物が拡散されてなり浅い接合を持つ
   第１導電型のエクステンション高濃度不純物拡散層、及
   び前記エクステンション高濃度不純物拡散層の下側に位
   置し前記重イオンが拡散されてなる第２導電型のポケッ
   ト不純物拡散層をそれぞれ形成する工程とを備えている
   ことを特徴とする半導体装置の製造方法。
6. 【請求項６】 前記ゲート電極の側面にサイドウォール
   を形成した後、前記半導体領域に前記ゲート電極及び前
   記サイドウォールをマスクとして第２の不純物をイオン
   注入する工程と、 前記第２の不純物を活性化することにより、前記エクス
   テンション高濃度不純物拡散層の外側に位置し、前記第
   ２の不純物が拡散されてなり深い接合を持つ第１導電型
   の高濃度不純物拡散層を形成する工程とをさらに備えて
   いることを特徴とする請求項５に記載の半導体装置の製
   造方法。
7. 【請求項７】 前記重イオンの注入ドーズ量は５×１０
   ¹³／ｃｍ² 以下であることを特徴とする請求項５に記載
   の半導体装置の製造方法。
8. 【請求項８】 前記第２の熱処理は、１００℃／秒以上
   の昇温レートで９５０〜１０５０℃の温度まで昇温し、
   該温度下で１〜１０秒間保持する急速熱処理であること
   を特徴とする請求項５に記載の半導体装置の製造方法。
9. 【請求項９】 半導体領域上にゲート絶縁膜を介してゲ
   ート電極を形成する工程と、 前記半導体領域に前記ゲート電極をマスクとして質量の
   大きい重イオンを注入して、前記半導体領域中にアモル
   ファス層を形成する工程と、 前記半導体領域に前記ゲート電極をマスクとして、第１
   の不純物をイオン注入する工程と、 前記半導体領域に対して前記ゲート電極をマスクとして
   ＩＶ族の元素をイオン注入して、前記アモルファス層の
   位置を基板深さ方向に押し下げる工程と、 前記半導体領域に対して第２の熱処理を行なうことによ
   り、前記第１の不純物が拡散されてなり浅い接合を持つ
   第１導電型のエクステンション高濃度不純物拡散層、及
   び前記エクステンション高濃度不純物拡散層の下側に位
   置し前記重イオンが拡散されてなる第２導電型のポケッ
   ト不純物拡散層をそれぞれ形成する工程とを備えている
   ことを特徴とする半導体装置の製造方法。
10. 【請求項１０】 前記ゲート電極の側面にサイドウォー
    ルを形成した後、前記半導体領域に前記ゲート電極及び
    前記サイドウォールをマスクとして第２の不純物をイオ
    ン注入する工程と、 前記第２の不純物を活性化することにより、前記エクス
    テンション高濃度不純物拡散層の外側に位置し、前記第
    ２の不純物が拡散されてなり深い接合を持つ第１導電型
    の高濃度不純物拡散層を形成する工程とをさらに備えて
    いることを特徴とする請求項９に記載の半導体装置の製
    造方法。
11. 【請求項１１】 前記重イオンの注入ドーズ量は、５×
    １０¹³／ｃｍ² 以上であることを特徴とする請求項９に
    記載の半導体装置の製造方法。
12. 【請求項１２】 前記第２の熱処理は、１００℃／秒以
    上の昇温レートで９５０〜１０５０℃の温度まで昇温
    し、該温度下で１〜１０秒間保持する急速熱処理である
    ことを特徴とする請求項９に記載の半導体装置の製造方
    法。
13. 【請求項１３】 半導体領域上にゲート絶縁膜を介して
    ゲート電極を形成する工程と、 前記半導体領域に前記ゲート電極をマスクとして質量の
    大きい重イオンをアモルファス層が形成されない注入ド
    ーズ量でイオン注入した後、前記半導体領域に対して高
    温で短時間の熱処理を行なう工程を複数回繰り返し行な
    うことにより、前記重イオンが拡散されてなる第１導電
    型のエクステンション高濃度不純物拡散層を形成する工
    程と、 前記ゲート電極の側面にサイドウォールを形成した後、
    前記半導体領域に前記ゲート電極及び前記サイドウォー
    ルをマスクとして不純物をイオン注入する工程と、 前記不純物を活性化することにより、前記エクステンシ
    ョン高濃度不純物拡散層の外側に位置し、前記不純物が
    拡散されてなり深い接合を持つ第１導電型の高濃度不純
    物拡散層を形成する工程とを備えていることを特徴とす
    る半導体装置の製造方法。
14. 【請求項１４】 前記重イオンの注入ドーズ量は、５×
    １０¹³／ｃｍ² 以下であることを特徴とする請求項１３
    に記載の半導体装置の製造方法。
15. 【請求項１５】 前記熱処理は、１００℃／秒以上の昇
    温レートで９５０〜１０５０℃の温度まで昇温し、該温
    度下で１〜１０秒間保持する急速熱処理であることを特
    徴とする請求項１３に記載の半導体装置の製造方法。