JP2001156293A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001156293A JP2001156293A JP2000279305A JP2000279305A JP2001156293A JP 2001156293 A JP2001156293 A JP 2001156293A JP 2000279305 A JP2000279305 A JP 2000279305A JP 2000279305 A JP2000279305 A JP 2000279305A JP 2001156293 A JP2001156293 A JP 2001156293A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- impurity diffusion
- gate electrode
- impurity
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
ケット不純物拡散層に転位ループ欠陥層ができないよう
にして、エクステンション高濃度不純物拡散層の接合を
浅くする。 【解決手段】 半導体基板100の表面部にp型の不純
物拡散層103を形成した後、半導体基板100上にゲ
ート絶縁膜101を介してゲート電極102を形成す
る。ゲート電極102をマスクとしてインジウムをイオ
ン注入してアモルファス層を形成した後、ゲート電極1
02をマスクとしてヒ素イオンをイオン注入する。半導
体基板100に対して400〜550℃の温度の熱処理
を施して、アモルファス層をクリスタル層に回復させた
後、ゲート電極102及びサイドウォール107をマス
クとしてヒ素イオンをイオン注入する。注入されたイン
ジウムイオン及びヒ素イオンを活性化することにより、
浅い接合を持つエクステンション高濃度不純物拡散層1
05、ポケット不純物拡散層106及び深い接合を持つ
高濃度不純物拡散層104を形成する。
Description
超高集積化を実現できる微細な構造を持っていると共
に、高速で且つ低消費電力で動作可能なMIS型半導体
装置の製造方法に関する。
MIS型トランジスタの微細化が要請されており、その
実現のためには浅い接合を有するMIS型トランジスタ
が求められている。
型トランジスタの断面構造を示しており、p型の半導体
基板1の上にはゲート絶縁膜2を介してゲート電極3が
形成されている。半導体基板1の表面部におけるゲート
電極3の両側つまりソース又はドレインとなる領域に
は、n型の不純物例えばヒ素が拡散されてなり深い接合
を持つ高濃度不純物拡散層5、該高濃度不純物拡散層5
の内側に位置し、n型の不純物例えばヒ素が拡散されて
なり高濃度不純物拡散層5よりも浅い接合を持つエクス
テンション高濃度不純物拡散層6、及び該エクステンシ
ョン高濃度不純物拡散層6の下側に位置し、p型の不純
物例えばボロンが拡散されてなるポケット不純物拡散層
7がそれぞれ形成されている。また、ゲート電極3の側
面には絶縁膜からなるサイドウォール8が形成されてい
る。
ら、従来のMIS型トランジスタの製造方法について説
明する。
半導体基板1の上にゲート絶縁膜2を介してポリシリコ
ンからなるゲート電極3を形成する。
不純物であるヒ素及びp型不純物であるボロンを順次イ
オン注入して、図11(b)に示すように、n型の高濃
度不純物層6A及びp型のイオン注入層7Aをそれぞれ
形成する。
リコン窒化膜を700℃程度の温度で堆積した後、該シ
リコン窒化膜に対して異方性エッチングを行なって、図
11(c)に示すように、ゲート電極3の側面にサイド
ウォール8を形成する。
をマスクとしてn型の不純物であるヒ素をイオン注入し
た後、900℃〜1000℃程度の温度下で10秒間程
度の熱処理を行なって、図11(d)に示すように、深
い接合を持つn型の高濃度不純物拡散層5、該高濃度不
純物拡散層5の内側に位置し該高濃度不純物拡散層5よ
りも浅い接合を持つn型のエクステンション高濃度不純
物拡散層6、及び該エクステンション高濃度不純物拡散
層6の下側に位置するp型のポケット不純物拡散層7を
それぞれ形成する。
板1の上に、10nm程度の膜厚を有するコバルト膜及
び20nm程度の膜厚を有する窒化チタン膜を順次堆積
した後、550℃程度の温度下で10秒間程度の熱処理
を行ない、その後、窒化チタン膜と未反応のコバルト膜
を、硫酸と過酸化水素と水との混合液で選択的にエッチ
ングして除去する。次に、800℃程度の温度下で10
秒間程度の熱処理を行なって、図11(e)に示すよう
に、ゲート電極3の表面部及び高濃度不純物拡散層5の
表面部に、30nm程度の膜厚を有するコバルトシリサ
イド層9を自己整合的に形成する。
おいては、MIS型トランジスタの駆動力を向上させる
ために、エクステンション高濃度不純物拡散層6となる
n型のイオン注入層6Aを構成するヒ素イオンの注入エ
ネルギーを低くして、エクステンション高濃度不純物拡
散層6の接合を浅くしようとしている。また、この場
合、ソース領域とドレイン領域との寄生抵抗を小さくす
るために、ヒ素イオンの注入ドーズ量を大きくする傾向
にある。
を高い注入ドーズ量で且つ低い注入エネルギーでイオン
注入してn型のイオン注入層6Aを形成すると、サイド
ウォール8を形成する際の低温の熱処理プロセスすなわ
ち700℃程度の比較的低温の熱処理によって、n型の
イオン注入層6Aの不純物であるヒ素の過渡増速拡散
(TED)が起こってしまい、設計通りの浅い接合を持
つエクステンション高濃度不純物拡散層6を形成するこ
とができなくなるという問題がある。ここで、過渡増速
拡散とは、格子間に過剰に存在する点欠陥と注入された
不純物とが相互作用して拡散するため、不純物がその熱
平衡状態の拡散係数以上に拡散してしまう現象のことを
いう。
拡散層6及びポケット不純物拡散層7を構成する不純物
の深さ方向(図10のA−A’線に沿う方向)のプロフ
ァイルを示している。図12から分かるように、エクス
テンション高濃度不純物拡散層6を構成するヒ素の深さ
方向の分布は、熱処理時の過度増速拡散の影響で深く拡
散している。ポケット不純物拡散層7を構成するボロン
も、過度増速拡散の影響を大きく受けて深く拡散し、分
布の急峻さを失っている。この図12からも分かるよう
に、従来の方法では、浅く且つ急峻で短チャネル特性に
優れた、エクステンション高濃度不純物拡散層6及びポ
ケット不純物拡散層7を目標通りに形成することは困難
である。
高濃度不純物拡散層の接合を浅くして、リーク電流の増
大を抑制できる半導体装置の製造方法を提供することを
目的とする。
め、本発明に係る第1の半導体装置の製造方法は、半導
体領域上にゲート絶縁膜を介してゲート電極を形成する
工程と、半導体領域にゲート電極をマスクとして質量の
大きい重イオンを注入して、半導体領域中にアモルファ
ス層を形成する工程と、半導体領域にゲート電極をマス
クとして、第1の不純物をイオン注入する工程と、半導
体領域に対して400℃〜550℃の温度の第1の熱処
理を施して、アモルファス層をクリスタル層に回復させ
る工程と、半導体領域に対して第2の熱処理を行なうこ
とにより、第1の不純物が拡散されてなり浅い接合を持
つ第1導電型のエクステンション高濃度不純物拡散層、
及びエクステンション高濃度不純物拡散層の下側に位置
し重イオンが拡散されてなる第2導電型のポケット不純
物拡散層をそれぞれ形成する工程とを備えている。
ケット不純物拡散層を構成する質量の大きい重イオンを
注入して、半導体領域にアモルファス層を形成した後、
第1の不純物をイオン注入するため、該第1の不純物が
チャネリングを起こすことを防止できる。このため、エ
クステンション高濃度不純物拡散層の接合を浅くするこ
とができるので、トランジスタの駆動力を低減すること
なく微細化を図ることができる。
イオン及びエクステンション高濃度不純物層を構成する
第1の不純物をイオン注入した後に、400〜550℃
の温度の熱処理を施して、半導体領域の結晶性を回復
し、その後、第1の不純物及び重イオンを活性化して、
エクステンション高濃度不純物拡散層及びポケット不純
物拡散層を形成するため、エクステンション高濃度不純
物拡散層及びポケット不純物拡散層には、アモルファス
・クリスタル界面ひいては転位ループ欠陥層が形成され
ない。このため、不純物原子が転位ループ欠陥層に捕獲
されて偏析する事態を回避できるので、転位ループ欠陥
層に起因するリーク電流を低減することができる。
は、半導体領域上にゲート絶縁膜を介してゲート電極を
形成する工程と、半導体領域にゲート電極をマスクとし
て質量の大きい重イオンをアモルファス層が形成されな
い注入ドーズ量でイオン注入した後、半導体領域に対し
て高温で短時間の第1の熱処理を行なう工程を複数回繰
り返し行なう工程と、半導体領域にゲート電極をマスク
として第1の不純物をイオン注入する工程と、半導体領
域に対して第2の熱処理を行なうことにより、第1の不
純物が拡散されてなり浅い接合を持つ第1導電型のエク
ステンション高濃度不純物拡散層、及びエクステンショ
ン高濃度不純物拡散層の下側に位置し重イオンが拡散さ
れてなる第2導電型のポケット不純物拡散層をそれぞれ
形成する工程とを備えている。
ケット不純物拡散層を構成する質量の大きい重イオンを
アモルファス層が形成されない程度の注入ドーズ量に分
割してイオン注入するため、半導体領域にはアモルファ
ス層が形成されないので、アモルファス・クリスタル界
面ひいては転位ループ欠陥層は形成されない。このた
め、不純物原子が転位ループ欠陥層に捕獲されて偏析す
る事態を回避できるので、転位ループ欠陥層に起因する
リーク電流を低減することができる。このように、転位
ループ欠陥層が形成されないため、リーク電流が低減
し、これによって、重イオンを用いた、接合深さの浅い
且つ接合リーク電流の少ない半導体装置を製造すること
ができる。
ズ量は低くなるが、重イオンの注入は複数回行なわれる
ので、ポケット不純物拡散層の不純物濃度が低下するこ
とはない。
の急速熱処理を施すため、重イオンの注入によって半導
体領域の結晶が受けるダメージは、蓄積されることなく
その都度回復するので、リーク電流を一層低減すること
ができる。
は、半導体領域上にゲート絶縁膜を介してゲート電極を
形成する工程と、半導体領域にゲート電極をマスクとし
て質量の大きい重イオンを注入して、半導体領域中にア
モルファス層を形成する工程と、半導体領域にゲート電
極をマスクとして、第1の不純物をイオン注入する工程
と、半導体領域に対してゲート電極をマスクとしてIV
族の元素をイオン注入して、アモルファス層の位置を基
板深さ方向に押し下げる工程と、半導体領域に対して第
2の熱処理を行なうことにより、第1の不純物が拡散さ
れてなり浅い接合を持つ第1導電型のエクステンション
高濃度不純物拡散層、及びエクステンション高濃度不純
物拡散層の下側に位置し重イオンが拡散されてなる第2
導電型のポケット不純物拡散層をそれぞれ形成する工程
とを備えている。
ケット不純物拡散層を構成する質量の大きい重イオンを
イオン注入して半導体領域中にアモルファス層を形成し
た後、第1の不純物をイオン注入するため、第1の不純
物がチャネリングする事態を防止することができる。こ
のため、エクステンション高濃度不純物拡散層の接合を
浅くすることができるので、トランジスタの駆動力を低
減することなく微細化を図ることができる。
イオン及びエクステンション高濃度不純物拡散層を構成
する第1の不純物をイオン注入した後に、IV族の元素
をイオン注入して、アモルファス層の位置を基板深さ方
向に押し下げ、その後、第1の不純物及び重イオンを活
性化して、エクステンション高濃度不純物拡散層及びポ
ケット不純物拡散層を形成するため、エクステンション
高濃度不純物拡散層及びポケット不純物拡散層には、ア
モルファス・クリスタル界面ひいては転位ループ欠陥層
も形成されない。このため、不純物原子が転位ループ欠
陥層に偏析する事態を回避できるので、リーク電流を低
減することができる。
は、半導体領域上にゲート絶縁膜を介してゲート電極を
形成する工程と、半導体領域にゲート電極をマスクとし
て質量の大きい重イオンをアモルファス層が形成されな
い注入ドーズ量でイオン注入した後、半導体領域に対し
て高温で短時間の熱処理を行なう工程を複数回繰り返し
行なうことにより、重イオンが拡散されてなる第1導電
型のエクステンション高濃度不純物拡散層を形成する工
程と、ゲート電極の側面にサイドウォールを形成した
後、半導体領域にゲート電極及びサイドウォールをマス
クとして不純物をイオン注入する工程と、不純物を活性
化することにより、エクステンション高濃度不純物拡散
層の外側に位置し、不純物が拡散されてなり深い接合を
持つ第1導電型の高濃度不純物拡散層を形成する工程と
を備えている。
クステンション高濃度不純物拡散層を構成する質量の大
きい重イオンをアモルファス層が形成されない注入ドー
ズ量でイオン注入するため、半導体領域にはアモルファ
ス層が形成されないので、アモルファス層・クリスタル
界面ひいては転位ループ欠陥層波形征されない。このた
め、重イオンが転位ループ欠陥層に捕獲されて偏析する
事態を回避できるので、リーク電流を低減することがで
きる。このように、転位ループ欠陥層が形成されないた
め、リーク電流が低減し、これによって、重イオンを用
いた、接合深さの浅い且つ接合リーク電流の少ない半導
体装置を製造することができる。
ズ量は低くなるが、重イオンの注入は複数回行なわれる
ので、ポケット不純物拡散層の不純物濃度が低下するこ
とはない。
の急速熱処理を施すため、重イオンの注入によって半導
体領域の結晶が受けるダメージは、蓄積されることなく
その都度回復するので、リーク電流を一層低減すること
ができる。
の第1の実施形態に係るMIS型トランジスタの製造方
法について、図1(a)〜(c)及び図2(a)〜
(c)を参照しながら説明する。
コンからなる半導体基板100にp型の不純物例えばイ
ンジウムイオンを、200keVの注入エネルギー及び
1×1012/cm2 程度の注入ドーズ量でイオン注入す
る。イオン注入の直後に、半導体基板100を100℃
/秒の昇温レートで950〜1050℃の高温まで昇温
し、該温度で1〜10秒間程度の短時間保持する第1回
目の熱処理(高速熱処理:RTA)を行なうことによ
り、半導体基板100の表面部にチャネル領域となるp
型の不純物拡散層103を形成する。
板100の上に、2.5nm程度の膜厚を持つゲート絶
縁膜101を介して、250nm程度の膜厚を持つポリ
シリコン膜又はポリメタルからなるゲート電極102を
形成する。
2をマスクにして、p型の不純物例えばインジウムイオ
ンを15keVの注入エネルギー及び1×1014/cm
2 程度の注入ドーズ量でイオン注入する。このインジウ
ムイオンの注入は、ポケット不純物層を形成するための
ものであるが、インジウムイオンのような質量の大きい
重イオンの注入により、半導体基板100中にアモルフ
ァス層が形成される。その後、n型の不純物例えばヒ素
イオンを10keVの注入エネルギー及び5×1014/
cm2 程度の注入ドーズ量でイオン注入する。このヒ素
イオンの注入はエクステンション高濃度不純物層を形成
するためのものである。
に、半導体基板100のソース領域又はドレインとなる
領域に、ヒ素イオンがドープされてなり浅い接合を持つ
n型のエクステンション高濃度不純物層105A及び該
エクステンション高濃度不純物層105Aの下側に位置
しインジウムイオンがドープされてなるp型のポケット
不純物層106Aを形成する。ここで、エクステンショ
ン高濃度不純物層105A又はポケット不純物層106
Aと称し、不純物拡散層と称しないのは、これらの不純
物層には、まだ熱処理が施されていないからである。
550℃の極低温の第2回目の熱処理を施して半導体基
板100中に形成されているアモルファス層をクリスタ
ル層に変化させた後(半導体基板100の結晶性を回復
させた後)、100℃/秒程度の昇温レートで950〜
1050℃の高温まで昇温し、該温度で1〜10秒間程
度の短時間保持する第3回目の熱処理(RTA)を行な
うことにより、図2(a)に示すように、半導体基板1
00のソース及びドレインとなる領域に、ヒ素イオンが
拡散されてなり浅い接合を持つn型のエクステンション
高濃度不純物拡散層105(エクステンション高濃度不
純物層105Aに熱処理が施されることにより形成)及
び該エクステンション高濃度不純物拡散層105の下側
に位置しインジウムイオンが拡散されてなるp型のポケ
ット不純物拡散層106(ポケット不純物層106Aに
熱処理が施されることにより形成)を形成する。
て例えば50nmの膜厚を持つシリコン窒化膜を堆積し
た後、該シリコン窒化膜に対して異方性エッチングを行
なうことにより、図2(b)に示すように、ゲート電極
102の側面にサイドウォール107を形成する。尚、
シリコン窒化膜に代えてシリコン酸化膜からなるサイド
ウォール107を形成してもよい。
2及びサイドウォール107をマスクとして、n型の不
純物例えばヒ素イオンを、30keVの注入エネルギー
及び3×1015/cm2 程度の注入ドーズ量でイオン注
入した後、100〜150℃/秒の昇温レートで950
〜1050℃の高温まで昇温し、該温度で1〜10秒間
程度の短時間保持する第4回目の熱処理(RTA)を行
なうことにより、半導体基板100のソース領域及びド
レイン領域に、ヒ素イオンが拡散されてなり深い接合を
持つn型の高濃度不純物拡散層104を形成する。
拡散層106を形成するためのインジウムイオンを1×
1014/cm2 程度の注入ドーズ量でイオン注入して、
半導体基板100中にアモルファス層を形成した後、ヒ
素イオンを注入するため、該ヒ素イオンがチャネリング
により、基板の深さ方向に大きく入り込む事態を防止で
きる。
不純物拡散層106を形成するために、質量数が大きい
重イオンであるインジウムイオンを用いると共に、ポケ
ット不純物拡散層106を形成するためのイオン注入を
エクステンション高濃度不純物拡散層105を形成する
ためのイオン注入の前に行なうため、ポケット不純物拡
散層106を形成するためのイオン注入が、半導体基板
100を予め非晶質化する効果(プリアモルファス化効
果)を含むことになる。よって、チャネリングを防止す
るプリアモルファス化のためのイオン注入を別途に行な
う必要はない。
モルファス化効果により、エクステンション高濃度不純
物層105A、ひいてはエクステンション高濃度不純物
拡散層105の接合を浅くすることができる。
ス層を形成できる注入ドーズ量としては、5×1013/
cm2 以上であるので、この注入ドーズ量以上のインジ
ウムをイオン注入することにより、ポケット不純物拡散
層106を形成するためのイオン注入をアモルファス層
を形成する工程と兼ねることができる。
注入後に極低温の第2回目の熱処理を施して、半導体基
板100の結晶性を回復してから、第3回目の熱処理
(RTA)を施して、エクステンション高濃度不純物拡
散層105及びポケット不純物拡散層106を形成する
ため、ポケット不純物層106Aを形成するためのイオ
ン注入の直後に形成されたアモルファス・クリスタル界
面に形成される転位ループ欠陥層が抑制される。転位ル
ープ欠陥層の形成が抑制されることにより、不純物原子
が転位ループ欠陥層に捕獲されて析出してしまうことを
抑制することができる。また、転位ループ欠陥層の形成
を抑制することは、転位ループに起因する接合リーク電
流を抑制することができることになるので、接合深さの
浅い且つ接合リーク電流の少ない半導体装置を製造する
ことができる。
層105及びポケット不純物拡散層106を形成するた
めに、極低温の熱処理の後に、第3回目の熱処理を高速
・急速で行なうことにより、極低温熱処理で不十分であ
った活性化を高めることができる。高温・急速の熱処理
を施すことにより、不純物イオンの過度増速拡散を抑制
し、接合深さを浅く保つと共に活性化を高めようとして
いるが、高ドーズ量のインジウムイオンの注入の直後
に、この高温・急速の熱処理を加えると、転位ループ欠
陥層の形成が促進されると共にインジウムの転位ループ
欠陥層への析出が増加してしまう。そこで、第1の実施
形態のように、極低温の第2回目の熱処理に続いて、高
温・急速の第3回目の熱処理を行なうことにより、転位
ループ欠陥層の形成及びインジウムの転位ループ欠陥層
への析出を抑制しながら、インジウム又は他の不純物か
らなる拡散層の活性化を高めることが可能になる。
イオンであるインジウムイオンを注入して、チャネル領
域となるp型の不純物拡散層103を形成するため、チ
ャネル領域における基板表面に最も近い領域においては
不純物濃度が低いためキャリア濃度の移動度が低下しな
いと共に、チャネル領域における基板の表面から少し深
い領域においては急峻な不純物濃度が得られるので、ト
ランジスタの駆動力を低減することなくトランジスタの
微細化を図ることができる。
入した直後に熱処理(RTA)を行なってp型の不純物
拡散層103を形成するため、インジウムイオンの注入
によって半導体基板100の結晶が受けるダメージを速
やかに回復することができる。
領域となるp型の不純物拡散層103にはインジウムイ
オンを注入したが、これに代えて、ボロンイオン又はボ
ロンイオンとインジウムイオンとの両方をイオン注入し
てもよい。
にインジウムイオンを用いたが、これに代えて、インジ
ウムよりも質量数が大きい同じ3B族の元素のイオンを
用いてもよい。
す工程)を省略してもよい。この場合には、第4回目の
熱処理(図2(c)に示す工程)により、n型のエクス
テンション高濃度不純物拡散層105、p型のポケット
不純物拡散層106及び高濃度不純物拡散層104が同
時に形成される。
S型トランジスタであったが、これに代えて、pチャネ
ルMIS型トランジスタでもよい。pチャネルMIS型
トランジスタの場合には、ポケット不純物拡散層106
には不純物イオンとして、アンチモンイオン、又はビス
マスイオン等のようにアンチモンイオンよりも重い5B
族の元素のイオンを用いることができる。
実施形態に係るMIS型トランジスタの製造方法につい
て、図3(a)〜(c)及び図4(a)〜(c)を参照
しながら説明する。
導体基板200にp型の不純物例えばインジウムイオン
を、200keVの注入エネルギー及び1×1012/c
m2程度の注入ドーズ量でイオン注入する。イオン注入
の直後に、半導体基板200を100℃/秒の昇温レー
トで950〜1050℃の高温まで昇温し、該温度で1
〜10秒間程度の短時間保持する第1回目の熱処理(R
TA)を行なうことにより、半導体基板200の表面部
にチャネル領域となるp型の不純物拡散層203を形成
する。
板200の上に、2.5nm程度の膜厚を持つゲート絶
縁膜201を介して、250nm程度の膜厚を持つポリ
シリコン膜又はポリメタルからなるゲート電極202を
形成する。
2をマスクにして、p型の不純物例えばインジウムイオ
ンを15keVの注入エネルギー及び1×1013/cm
2 以下の注入ドーズ量でイオン注入した後、半導体基板
200を100℃/秒の昇温レートで950〜1050
℃の高温まで昇温し、該温度下で1〜10秒間程度の短
時間保持する第2回目の熱処理(RTA)を行なう。こ
のイオン注入工程及び熱処理工程を例えば合計8回繰り
返すことにより、図3(c)に示すように、半導体基板
200の表面部におけるソース領域及びドレイン領域
に、インジウムイオンが拡散されてなるポケット不純物
拡散層206を形成する。
返す回数は8回でなくてもよいが、インジウムイオンの
注入によりアモルファス層が形成されない程度に少量に
分割された注入ドーズ量のイオン注入を複数回に分けて
行なって、所定の不純物濃度が得られるようにする必要
がある。また、複数のイオン注入の各直後に高温短時間
の熱処理を施す必要がある。また、便宜上、ここでは、
複数回例えば合計8回の熱処理をまとめて第2回目の熱
処理と称する。
2をマスクにして、n型の不純物例えばヒ素イオンを1
0keVの注入エネルギー及び5×1014/cm2 程度
の注入ドーズ量でイオン注入した後、半導体基板200
を100℃/秒の昇温レートで950〜1050℃の高
温まで昇温し、該温度下で1〜10秒間程度の短時間保
持する第3回目の熱処理(RTA)を行なって、図4
(a)に示すように、ポケット不純物拡散層206の表
面部に、ヒ素イオンが拡散されてなり浅い接合を持つエ
クステンション高濃度不純物拡散層205を形成する。
て例えば50nmの膜厚を持つシリコン窒化膜を堆積し
た後、該シリコン窒化膜に対して異方性エッチングを行
なうことにより、図4(b)に示すように、ゲート電極
202の側面にサイドウォール207を形成する。尚、
シリコン窒化膜に代えてシリコン酸化膜からなるサイド
ウォール207を形成してもよい。
2及びサイドウォール207をマスクとして、n型の不
純物例えばヒ素イオンを、30keVの注入エネルギー
及び3×1015/cm2 程度の注入ドーズ量でイオン注
入した後、100℃/秒の昇温レートで950〜105
0℃の高温まで昇温し、該温度下で1〜10秒間程度の
短時間保持する第4回目の熱処理(RTA)を行なうこ
とにより、半導体基板200のソース領域及びドレイン
領域に、ヒ素イオンが拡散されてなり深い接合を持つn
型の高濃度不純物拡散層204を形成する。
ンの注入工程は、所定の注入ドーズ量が1×1013/c
m2 以下の注入ドーズ量に分割された低ドーズ量のイオ
ン注入を複数回に分けて行なうため、半導体基板200
にはアモルファス層が形成されないので、アモルファス
・クリスタル界面は形成されない。また、アモルファス
・クリスタル界面付近に形成される転位ループ欠陥層も
形成されないので、不純物原子が転位ループ欠陥層に捕
獲されて偏析する事態を回避することができる。また、
転位ループ欠陥層が形成されないため、リーク電流が低
減し、これによって、重イオンを用いた、接合深さの浅
い、且つ接合リーク電流の少ない半導体装置を製造する
ことができる。
ーズ量でイオン注入する毎に急速熱処理を施すため、イ
ンジウムイオンの注入により半導体基板200の結晶が
受けるダメージをその都度回復することができる。従っ
て、所定のドーズ量を分割して複数回に分けて行なうイ
オン注入の度毎に注入ダメージが累積されて、半導体基
板200がアモルファス化してしまうことを防止するこ
とができる。また、イオン注入毎にダメージを回復させ
るため、クリスタル層(アモルファス化されていない
層)に含まれる結晶欠陥自体も低減されているので、リ
ーク電流を一層低減することができる。
ンジウムイオンを注入して、チャネル領域となるp型の
不純物拡散層203を形成するため、チャネル領域にお
ける基板表面に最も近い領域においては不純物濃度が低
いためキャリアの移動度が低下しないと共に、チャネル
領域における基板の表面から少し深い領域においては急
峻な不純物濃度が得られるので、トランジスタの駆動力
を低減することなくトランジスタの微細化を図ることが
できる。
入した直後に熱処理(RTA)を行なってp型の不純物
拡散層203を形成するため、インジウムイオンの注入
に起因して半導体基板200の結晶が受けるダメージを
回復することができる。
領域となる不純物拡散層203にはインジウムイオンを
注入したが、これに代えて、ボロンイオン又はボロンイ
オンとインジウムイオンとの両方をイオン注入してもよ
い。
す工程)を省略してもよい。この場合には、第4回目の
熱処理(図4(c)に示す工程)により、n型のエクス
テンション高濃度不純物拡散層205及び高濃度不純物
拡散層204が同時に形成される。
不純物イオンとして、インジウムを用いたが、これに代
えて、インジウムよりも質量数の大きい同じ3B族の元
素のイオンを用いてもよい。
S型トランジスタであったが、これに代えて、pチャネ
ルMIS型トランジスタでもよい。pチャネルMIS型
トランジスタの場合には、ポケット不純物拡散層206
には不純物イオンとして、アンチモンイオンを注入する
ことが好ましい。
実施形態に係るMIS型トランジスタの製造方法につい
て、図5(a)〜(d)及び図6(a)〜(c)を参照
しながら説明する。
コンからなる半導体基板300にp型の不純物例えばイ
ンジウムイオンを、200keVの注入エネルギー及び
1×1012/cm2 程度の注入ドーズ量でイオン注入す
る。イオン注入の直後に、半導体基板300を100℃
/秒の昇温レートで950〜1050℃の高温まで昇温
し、該温度下で1〜10秒間程度の短時間保持する第1
回目の熱処理(RTA)を行なうことにより、半導体基
板300の表面部にチャネル領域となるp型の不純物拡
散層303を形成する。
板300の上に、2.5nm程度の膜厚を持つゲート絶
縁膜301を介して、250nm程度の膜厚を持つポリ
シリコン膜又はポリメタルからなるゲート電極302を
形成する。
2をマスクにして、p型の不純物例えばインジウムイオ
ンを15keVの注入エネルギー及び1×1014/cm
2 程度(1×1016/cm2 以下)の注入ドーズ量でイ
オン注入して、半導体基板300中にアモルファス層を
形成した後、半導体基板300にゲート電極302をマ
スクにして、n型の不純物例えばヒ素イオンを10ke
Vの注入エネルギー及び5×1014/cm2 程度の注入
ドーズ量でイオン注入して、図5(c)に示すように、
半導体基板300のソース及びドレインとなる領域に、
ヒ素イオンがドープされてなり浅い接合を持つn型のエ
クステンション高濃度不純物層305A及び該エクステ
ンション高濃度不純物層405Aの下側に位置しインジ
ウムイオンがドープされてなるp型のポケット不純物層
306Aを形成する。
ゲルマニウムイオンを150keVの注入エネルギー及
び1×1016/cm2 程度の注入ドーズ量でイオン注入
する。このようにすると、半導体基板300中に形成さ
れているアモルファス層は基板深さ方向に押し下げられ
るので、図7において白抜きの矢印で示すように、アモ
ルファス・クリスタル界面は、アモルファス・クリスタ
ル界面(1) の位置からアモルファス・クリスタル界面
(2) の位置までつまり基板深さ方向に移動する。アモル
ファス・クリスタル界面(2) の位置は、その後に形成さ
れる高濃度不純物拡散層304と基板との接合位置の近
傍に形成される空乏層よりも深い位置まで基板の深さ方
向に押し下げられている。これにより、アモルファス・
クリスタル界面に転位ループ欠陥層が形成されても、転
位ループ欠陥層はソース・ドレインとなる高濃度不純物
拡散層304とは無関係の位置にあるため、ソース・ド
レインとなる高濃度不純物拡散層304から基板に流れ
るリーク電流は増大しない。
度の昇温レートで950〜1050℃の高温まで昇温
し、該温度下で1〜10秒間程度の短時間保持する第2
回目の熱処理(RTA)を行なうことにより、図6
(a)に示すように、半導体基板300のソース領域及
びドレイン領域に、浅い接合を持つn型のエクステンシ
ョン高濃度不純物拡散層305及び該エクステンション
高濃度不純物拡散層305の下側に位置するp型のポケ
ット不純物拡散層306を形成する。
て例えば50nmの膜厚を持つシリコン窒化膜を堆積し
た後、該シリコン窒化膜に対して異方性エッチングを行
なうことにより、図6(b)に示すように、ゲート電極
302の側面にサイドウォール307を形成する。尚、
シリコン窒化膜に代えてシリコン酸化膜からなるサイド
ウォール307を形成してもよい。
ル307をマスクとして、n型の不純物例えばヒ素イオ
ンを、30keVの注入エネルギー及び3×1015/c
m2程度の注入ドーズ量でイオン注入した後、100℃
/秒の昇温レートで950〜1050℃の高温まで昇温
し、該温度下で1〜10秒間程度の短時間保持する第3
回目の熱処理(RTA)を行なうことにより、半導体基
板300のソース領域及びドレイン領域に深い接合を持
つn型の高濃度不純物拡散層304を形成する。
拡散層306を形成するためのインジウムイオンを1×
1014/cm2 程度の注入ドーズ量でイオン注入して、
半導体基板300中にアモルファス層を形成した後、ヒ
素イオンを注入するため、該ヒ素イオンがチャネリング
する事態を防止することができる。第3の実施形態にお
いては、ポケット不純物拡散層306を形成するため
に、質量数の大きなインジウムイオンを用い、半導体基
板300を予め非晶質化する効果(アモルファス化効
果)を含む。よって、プリアモルファス化のための注入
工程を別途行なう必要はない。
するための重イオンの注入に伴うプリアモルファス化効
果により、エクステンション高濃度不純物層105Aひ
いてはエクステンション高濃度不純物拡散層105の接
合を浅くすることができる。
ファス層を形成できる注入ドーズ量としては、5×10
13/cm2 以上(1×1016/cm2 以下)であればよ
い。
注入後に、ゲルマニウムをイオン注入して、半導体基板
300中に形成されているアモルファス層を基板深さ方
向に押し下げてから、第2回目の熱処理(RTA)を施
して、エクステンション高濃度不純物拡散層305及び
ポケット不純物拡散層306を形成するため、アモルフ
ァス・クリスタル界面が、トランジスタに電気的な影響
を与える領域から離れた状態で熱処理を加えることがで
きる。このため、アモルファス・クリスタル界面の存在
下で、急速熱処理を加えても、転位ループ欠陥層は接合
付近から離れた位置に形成されるため、リーク電流は抑
制される。また、転位ループ欠陥層は、インジウムの高
濃度領域から深く離れた位置に存在するので、インジウ
ムイオンが転位ループ欠陥層に析出する事態も抑制され
る。
アモルファス層を基板深さ方向に押し下げるためのイオ
ンとしては、ゲルマニウムイオンに代えて、シリコンイ
オン等のIV族の元素のイオンを用いてもよい。シリコ
ンイオンを用いる場合には、120keVの注入エネル
ギー及び1×1016/cm2 程度の注入ドーズ量でイオ
ン注入することが好ましい。
ると、ドーパントが電気的に中性であるから、半導体基
板300がp型又はn型になってソース領域又はドレイ
ン領域が悪影響を受ける事態を回避できる。
ンション高濃度不純物拡散層305及びポケット不純物
拡散層306を形成するための第2回目の熱処理は急速
熱処理であるため、ヒ素イオン及びインジウムイオンの
活性化率を高めることができると共に、ヒ素イオンの過
渡増速拡散を防止できるのでエクステンション高濃度不
純物拡散層305の接合を浅くすることができる。
ンジウムイオンを注入して、チャネル領域となるp型の
不純物拡散層303を形成するため、チャネル領域にお
ける基板表面に最も近い領域においては不純物濃度が低
いためキャリアの移動度が低下しないと共に、チャネル
領域における基板の表面から少し深い領域においては急
峻な不純物濃度が得られるので、トランジスタの駆動力
を低減することなくトランジスタの微細化を図ることが
できる。
入した直後に熱処理(RTA)を行なってp型の不純物
拡散層303を形成するため、インジウムイオンの注入
に起因して半導体基板300の結晶が受けるダメージを
回復することができる。
領域となるp型の不純物拡散層303にはインジウムイ
オンを注入したが、これに代えて、ボロンイオン又はボ
ロンイオンとインジウムイオンとの両方をイオン注入し
てもよい。
不純物イオンとして、インジウムを用いたが、これに代
えて、インジウムよりも質量数の大きい同じ3B族の元
素のイオンを用いてもよい。
す工程)を省略してもよい。この場合には、第3回目の
熱処理(図6(c)に示す工程)により、n型のエクス
テンション高濃度不純物拡散層305、p型のポケット
不純物拡散層306及び高濃度不純物拡散層304が同
時に形成される。
S型トランジスタであったが、これに代えて、pチャネ
ルMIS型トランジスタでもよい。pチャネルMIS型
トランジスタの場合には、ポケット不純物拡散層306
には不純物イオンとして、アンチモンイオン、又はアン
チモンイオンよりも質量数が大きい5B族の元素のイオ
ンを用いることができる。
実施形態に係るMIS型トランジスタの製造方法につい
て、図8(a)〜(c)及び図9(a)、(b)を参照
しながら説明する。
導体基板400にn型の不純物例えばヒ素イオンを、1
30keVの注入エネルギー及び1×1012/cm2 程
度の注入ドーズ量でイオン注入した後、n型のウエル領
域400aを形成するために、例えばリンイオンを、2
60keVの注入エネルギー及び4×1012/cm2の
注入ドーズ量と、540keVの注入エネルギー及び1
×1013/cm2 の注入ドーズ量とでイオン注入する。
100℃/秒の昇温レートで950〜1050℃の高温
まで昇温し、該温度下で1〜10秒間程度の短時間保持
して第1回目の熱処理(RTA)を行なうことにより、
半導体基板400の表面部にチャネル領域となるn型の
不純物拡散層408及びをn型のウエル領域400aを
形成する。
板400の上に、2.5nm程度の膜厚を持つゲート絶
縁膜401を介して、250nm程度の膜厚を持つポリ
シリコン膜又はポリメタルからなるゲート電極402を
形成する。
2をマスクにして、p型の不純物例えばインジウムイオ
ンを5keVの注入エネルギー及び1×1013/cm2
程度の注入ドーズ量でイオン注入した後、100℃/秒
程度の昇温レートで950〜1050℃の高温まで昇温
し、該温度下で1〜10秒間程度の短時間保持する第2
回目の熱処理(RTA)を行なう。このイオン注入工程
及び熱処理工程を例えば合計20回繰り返すことによ
り、図8(c)に示すように、半導体基板400の表面
部におけるソース領域及びドレイン領域に、インジウム
イオンが拡散されてなり浅い接合を持つp型のエクステ
ンション高濃度不純物拡散層409を形成する。
返す回数は20回でなくてもよいが、インジウムイオン
の注入によりアモルファス層が形成されない程度に少量
に分割された注入ドーズ量のイオン注入を複数回に分け
て行なって、所定の不純物濃度が得られるようにする必
要がある。また、複数のイオン注入の各直後に高温短時
間の熱処理を施す必要がある。また、便宜上、ここで
は、複数回例えば合計20回の熱処理をまとめて第2回
目の熱処理と称する。
て例えば50nmの膜厚を持つシリコン窒化膜を堆積し
た後、該シリコン窒化膜に対して異方性エッチングを行
なうことにより、図9(a)に示すように、ゲート電極
402の側面にサイドウォール407を形成する。尚、
シリコン窒化膜に代えてシリコン酸化膜からなるサイド
ウォール407を形成してもよい。
ル407をマスクとして、p型の不純物例えばボロンイ
オンを、5keVの注入エネルギー及び3×1015/c
m2程度の注入ドーズ量でイオン注入した後、100℃
/秒の昇温レートで950〜1050℃の高温まで昇温
し、該温度下で1〜10秒間程度の短時間保持して第3
回目の熱処理(RTA)を行なうことにより、図9
(b)に示すように、半導体基板400のソース領域及
びドレイン領域に深い接合を持つp型の高濃度不純物拡
散層410を形成する。
ンの注入工程は、所定の注入ドーズ量が1×1013/c
m2 以下の注入ドーズ量に分割された低ドーズ量のイオ
ン注入を複数回に分けて行なうため、半導体基板400
にはアモルファス層が形成されないので、エクステンシ
ョン高濃度不純物層409Aには、アモルファス・クリ
スタル界面が形成されない。これにより、5×1013/
cm2 よりも大きなドーズ量のインジウムイオンのイオ
ン注入により、アモルファス・クリスタル界面付近に転
位ループ欠陥層が形成されないので、不純物原子が転位
ループ欠陥層に捕獲されて偏析する事態を回避すること
ができる。このようにして、インジウムからなるエクス
テンション高濃度不純物拡散層409を形成することが
できる。
め、リーク電流が低減し、これによって、重イオンを用
いた、接合深さの浅い、且つ接合リーク電流の少ない半
導体装置を製造することができる。
る毎に急速熱処理を施すため、インジウムイオンの注入
により半導体基板400の結晶が受けるダメージをその
都度回復することができる。従って、所定のドーズ量を
分割して複数回に分けて行なうイオン注入の度毎に注入
ダメージが累積されて、半導体基板200がアモルファ
ス化してしまうことを防止することができる。また、イ
オン中毎にダメージを回復させるため、クリスタル層
(アモルファス化されていない層)に含まれる結晶欠陥
自体も低減されているので、リーク電流を一層低減する
ことができる。
領域となるn型の不純物拡散層403にはヒ素イオンを
注入したが、これに代えて、アンチモンイオンをイオン
注入してもよい。
層409にはインジウムを用いたが、これに代えて、イ
ンジウムよりも質量数が大きい同じ3B族の元素のイオ
ンを用いてもよい。
S型トランジスタであったが、これに代えて、nチャネ
ルMIS型トランジスタでもよい。nチャネルMIS型
トランジスタの場合には、エクステンション高濃度不純
物拡散層409には不純物イオンとして、アンチモンイ
オン、又はアンチモンよりも質量数の大きい5B族のイ
オンを用いてもよい。
第1の不純物がチャネリングを起こす事態を防止できる
ため、エクステンション高濃度不純物拡散層の接合を浅
くすることができるので、トランジスタの駆動力を低減
することなく微細化を図ることができる。
に、第1の不純物及び重イオンを活性化して、エクステ
ンション高濃度不純物拡散層及びポケット不純物拡散層
を形成するため、エクステンション高濃度不純物拡散層
及びポケット不純物拡散層には、アモルファス・クリス
タル界面ひいては転位ループ欠陥層が形成されない。こ
のため、不純物原子が転位ループ欠陥層に捕獲されて偏
析する事態を回避できるので、転位ループ欠陥層に起因
するリーク電流を低減することができる。
導体領域にアモルファス層が形成されないため、アモル
ファス・クリスタル界面ひいては転位ループ欠陥層も形
成されないので、不純物原子が転位ループ欠陥層に捕獲
されて偏析する事態を回避できる。このため、転位ルー
プ欠陥層に起因するリーク電流を低減することができる
ので、重イオンを用いた、接合深さの浅い且つ接合リー
ク電流の少ない半導体装置を製造することができる。
の急速熱処理を施すため、重イオンの注入によって半導
体領域の結晶が受けるダメージは、蓄積されることなく
その都度回復するので、リーク電流を一層低減すること
ができる。
1の不純物がチャネリングする事態を防止することがで
きるため、エクステンション高濃度不純物拡散層の接合
を浅くすることができるので、トランジスタの駆動力を
低減することなく微細化を図ることができる。
ルファス層の位置を基板深さ方向に押し下げた後、第1
の不純物及び重イオンを活性化して、エクステンション
高濃度不純物拡散層及びポケット不純物拡散層を形成す
るため、エクステンション高濃度不純物拡散層及びポケ
ット不純物拡散層には、アモルファス・クリスタル界面
ひいては転位ループ欠陥層が形成されない。このため、
不純物原子が転位ループ欠陥層に捕獲されて偏析する事
態を回避できるので、転位ループ欠陥層に起因するリー
ク電流を低減することができる。
ンジウムイオンの注入工程は、所定の注入ドーズ量が分
割された低ドーズ量のイオン注入を複数回に分けて行な
うため、半導体領域にはアモルファス層が形成されない
ので、エクステンション高濃度不純物層にはアモルファ
ス・クリスタル界面が形成されない。これにより、アモ
ルファス・クリスタル界面付近に形成される転位ループ
欠陥層も形成されないので、不純物原子が転位ループ欠
陥層に捕獲されて偏析する事態を回避することができ
る。
ーク電流が低減し、これによって、重イオンを用いた、
接合深さの浅い、且つ接合リーク電流の少ない半導体装
置を製造することができる。
急速熱処理を施すため、インジウムイオンの注入により
半導体領域が受けるダメージはその都度回復される。従
って、所定の注入ドーズ量が分割されて複数回に分けて
注入される度毎に注入ダメージが累積されて、半導体領
域がアモルファス化してしまうことを防止できる。ま
た、注入毎にダメージを回復させるため、クリスタル層
(アモルファス化されていない層)に含まれる結晶欠陥
自体も低減されるので、リーク電流を一層低減すること
ができる。
MIS型トランジスタの製造方法の各工程を示す断面図
である。
MIS型トランジスタの製造方法の各工程を示す断面図
である。
MIS型トランジスタの製造方法の各工程を示す断面図
である。
MIS型トランジスタの製造方法の各工程を示す断面図
である。
MIS型トランジスタの製造方法の各工程を示す断面図
である。
MIS型トランジスタの製造方法の各工程を示す断面図
である。
中に形成されているアモルファス・クリスタル界面が基
板深さ方向に移動する状態を示す図である。
MIS型トランジスタの製造方法の各工程を示す断面図
である。
MIS型トランジスタの製造方法の各工程を示す断面図
である。
る。
タの製造方法の各工程を示す断面図である。
面からの深さと不純物濃度との関係を示す図である。
Claims (15)
- 【請求項1】 半導体領域上にゲート絶縁膜を介してゲ
ート電極を形成する工程と、 前記半導体領域に前記ゲート電極をマスクとして質量の
大きい重イオンを注入して、前記半導体領域中にアモル
ファス層を形成する工程と、 前記半導体領域に前記ゲート電極をマスクとして、第1
の不純物をイオン注入する工程と、 前記半導体領域に対して400℃〜550℃の温度の第
1の熱処理を施して、前記アモルファス層をクリスタル
層に回復させる工程と、 前記半導体領域に対して第2の熱処理を行なうことによ
り、前記第1の不純物が拡散されてなり浅い接合を持つ
第1導電型のエクステンション高濃度不純物拡散層、及
び前記エクステンション高濃度不純物拡散層の下側に位
置し前記重イオンが拡散されてなる第2導電型のポケッ
ト不純物拡散層をそれぞれ形成する工程とを備えている
ことを特徴とする半導体装置の製造方法。 - 【請求項2】 前記ゲート電極の側面にサイドウォール
を形成した後、前記半導体領域に前記ゲート電極及び前
記サイドウォールをマスクとして第2の不純物をイオン
注入する工程と、 前記第2の不純物を活性化することにより、前記エクス
テンション高濃度不純物拡散層の外側に位置し、前記第
2の不純物が拡散されてなり深い接合を持つ第1導電型
の高濃度不純物拡散層を形成する工程とをさらに備えて
いることを特徴とする請求項1に記載の半導体装置の製
造方法。 - 【請求項3】 前記重イオンの注入ドーズ量は、5×1
013/cm2 以上であることを特徴とする請求項1に記
載の半導体装置の製造方法。 - 【請求項4】 前記第2の熱処理は、100℃/秒以上
の昇温レートで950〜1050℃の温度まで昇温し、
該温度下で1〜10秒間保持する急速熱処理であること
を特徴とする請求項1に記載の半導体装置の製造方法。 - 【請求項5】 半導体領域上にゲート絶縁膜を介してゲ
ート電極を形成する工程と、 前記半導体領域に前記ゲート電極をマスクとして質量の
大きい重イオンをアモルファス層が形成されない注入ド
ーズ量でイオン注入した後、前記半導体領域に対して高
温で短時間の第1の熱処理を行なう工程を複数回繰り返
し行なう工程と、 前記半導体領域に前記ゲート電極をマスクとして第1の
不純物をイオン注入する工程と、 前記半導体領域に対して第2の熱処理を行なうことによ
り、前記第1の不純物が拡散されてなり浅い接合を持つ
第1導電型のエクステンション高濃度不純物拡散層、及
び前記エクステンション高濃度不純物拡散層の下側に位
置し前記重イオンが拡散されてなる第2導電型のポケッ
ト不純物拡散層をそれぞれ形成する工程とを備えている
ことを特徴とする半導体装置の製造方法。 - 【請求項6】 前記ゲート電極の側面にサイドウォール
を形成した後、前記半導体領域に前記ゲート電極及び前
記サイドウォールをマスクとして第2の不純物をイオン
注入する工程と、 前記第2の不純物を活性化することにより、前記エクス
テンション高濃度不純物拡散層の外側に位置し、前記第
2の不純物が拡散されてなり深い接合を持つ第1導電型
の高濃度不純物拡散層を形成する工程とをさらに備えて
いることを特徴とする請求項5に記載の半導体装置の製
造方法。 - 【請求項7】 前記重イオンの注入ドーズ量は5×10
13/cm2 以下であることを特徴とする請求項5に記載
の半導体装置の製造方法。 - 【請求項8】 前記第2の熱処理は、100℃/秒以上
の昇温レートで950〜1050℃の温度まで昇温し、
該温度下で1〜10秒間保持する急速熱処理であること
を特徴とする請求項5に記載の半導体装置の製造方法。 - 【請求項9】 半導体領域上にゲート絶縁膜を介してゲ
ート電極を形成する工程と、 前記半導体領域に前記ゲート電極をマスクとして質量の
大きい重イオンを注入して、前記半導体領域中にアモル
ファス層を形成する工程と、 前記半導体領域に前記ゲート電極をマスクとして、第1
の不純物をイオン注入する工程と、 前記半導体領域に対して前記ゲート電極をマスクとして
IV族の元素をイオン注入して、前記アモルファス層の
位置を基板深さ方向に押し下げる工程と、 前記半導体領域に対して第2の熱処理を行なうことによ
り、前記第1の不純物が拡散されてなり浅い接合を持つ
第1導電型のエクステンション高濃度不純物拡散層、及
び前記エクステンション高濃度不純物拡散層の下側に位
置し前記重イオンが拡散されてなる第2導電型のポケッ
ト不純物拡散層をそれぞれ形成する工程とを備えている
ことを特徴とする半導体装置の製造方法。 - 【請求項10】 前記ゲート電極の側面にサイドウォー
ルを形成した後、前記半導体領域に前記ゲート電極及び
前記サイドウォールをマスクとして第2の不純物をイオ
ン注入する工程と、 前記第2の不純物を活性化することにより、前記エクス
テンション高濃度不純物拡散層の外側に位置し、前記第
2の不純物が拡散されてなり深い接合を持つ第1導電型
の高濃度不純物拡散層を形成する工程とをさらに備えて
いることを特徴とする請求項9に記載の半導体装置の製
造方法。 - 【請求項11】 前記重イオンの注入ドーズ量は、5×
1013/cm2 以上であることを特徴とする請求項9に
記載の半導体装置の製造方法。 - 【請求項12】 前記第2の熱処理は、100℃/秒以
上の昇温レートで950〜1050℃の温度まで昇温
し、該温度下で1〜10秒間保持する急速熱処理である
ことを特徴とする請求項9に記載の半導体装置の製造方
法。 - 【請求項13】 半導体領域上にゲート絶縁膜を介して
ゲート電極を形成する工程と、 前記半導体領域に前記ゲート電極をマスクとして質量の
大きい重イオンをアモルファス層が形成されない注入ド
ーズ量でイオン注入した後、前記半導体領域に対して高
温で短時間の熱処理を行なう工程を複数回繰り返し行な
うことにより、前記重イオンが拡散されてなる第1導電
型のエクステンション高濃度不純物拡散層を形成する工
程と、 前記ゲート電極の側面にサイドウォールを形成した後、
前記半導体領域に前記ゲート電極及び前記サイドウォー
ルをマスクとして不純物をイオン注入する工程と、 前記不純物を活性化することにより、前記エクステンシ
ョン高濃度不純物拡散層の外側に位置し、前記不純物が
拡散されてなり深い接合を持つ第1導電型の高濃度不純
物拡散層を形成する工程とを備えていることを特徴とす
る半導体装置の製造方法。 - 【請求項14】 前記重イオンの注入ドーズ量は、5×
1013/cm2 以下であることを特徴とする請求項13
に記載の半導体装置の製造方法。 - 【請求項15】 前記熱処理は、100℃/秒以上の昇
温レートで950〜1050℃の温度まで昇温し、該温
度下で1〜10秒間保持する急速熱処理であることを特
徴とする請求項13に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000279305A JP3574613B2 (ja) | 1999-09-17 | 2000-09-14 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26413699 | 1999-09-17 | ||
JP11-264136 | 1999-09-17 | ||
JP2000279305A JP3574613B2 (ja) | 1999-09-17 | 2000-09-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001156293A true JP2001156293A (ja) | 2001-06-08 |
JP3574613B2 JP3574613B2 (ja) | 2004-10-06 |
Family
ID=26546370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000279305A Expired - Fee Related JP3574613B2 (ja) | 1999-09-17 | 2000-09-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3574613B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6696729B2 (en) | 2001-12-18 | 2004-02-24 | Kabushiki Kaisha Toshiba | Semiconductor device having diffusion regions with different junction depths |
JP2004289125A (ja) * | 2003-03-04 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US7429771B2 (en) | 2004-05-07 | 2008-09-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having halo implanting regions |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62200723A (ja) * | 1986-02-28 | 1987-09-04 | Nec Corp | 半導体装置の製造方法 |
JPH03278430A (ja) * | 1990-03-28 | 1991-12-10 | Kawasaki Steel Corp | 半導体装置の製造方法 |
JPH0645270A (ja) * | 1992-07-23 | 1994-02-18 | Kawasaki Steel Corp | 半導体基板の熱処理方法 |
JPH08306915A (ja) * | 1995-04-28 | 1996-11-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH09148570A (ja) * | 1995-11-21 | 1997-06-06 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH09306862A (ja) * | 1996-05-16 | 1997-11-28 | Hitachi Ltd | 半導体装置の製造方法 |
JPH1098004A (ja) * | 1996-09-20 | 1998-04-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH1187706A (ja) * | 1997-09-12 | 1999-03-30 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
2000
- 2000-09-14 JP JP2000279305A patent/JP3574613B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62200723A (ja) * | 1986-02-28 | 1987-09-04 | Nec Corp | 半導体装置の製造方法 |
JPH03278430A (ja) * | 1990-03-28 | 1991-12-10 | Kawasaki Steel Corp | 半導体装置の製造方法 |
JPH0645270A (ja) * | 1992-07-23 | 1994-02-18 | Kawasaki Steel Corp | 半導体基板の熱処理方法 |
JPH08306915A (ja) * | 1995-04-28 | 1996-11-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH09148570A (ja) * | 1995-11-21 | 1997-06-06 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH09306862A (ja) * | 1996-05-16 | 1997-11-28 | Hitachi Ltd | 半導体装置の製造方法 |
JPH1098004A (ja) * | 1996-09-20 | 1998-04-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH1187706A (ja) * | 1997-09-12 | 1999-03-30 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6696729B2 (en) | 2001-12-18 | 2004-02-24 | Kabushiki Kaisha Toshiba | Semiconductor device having diffusion regions with different junction depths |
JP2004289125A (ja) * | 2003-03-04 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US7429771B2 (en) | 2004-05-07 | 2008-09-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having halo implanting regions |
Also Published As
Publication number | Publication date |
---|---|
JP3574613B2 (ja) | 2004-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7091093B1 (en) | Method for fabricating a semiconductor device having a pocket dopant diffused layer | |
US7118980B2 (en) | Solid phase epitaxy recrystallization by laser annealing | |
US6403433B1 (en) | Source/drain doping technique for ultra-thin-body SOI MOS transistors | |
US6852610B2 (en) | Semiconductor device and method for manufacturing the same | |
JPH09135025A (ja) | 半導体装置の製造方法 | |
US7141477B2 (en) | Semiconductor device and method for fabricating the same | |
US6734109B2 (en) | Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon | |
US6399452B1 (en) | Method of fabricating transistors with low thermal budget | |
JP4639040B2 (ja) | 半導体装置の製造方法 | |
US6432802B1 (en) | Method for fabricating semiconductor device | |
US7429771B2 (en) | Semiconductor device having halo implanting regions | |
US6087209A (en) | Formation of low resistance, ultra shallow LDD junctions employing a sub-surface, non-amorphous implant | |
JP3481223B2 (ja) | 半導体装置の製造方法 | |
US6720632B2 (en) | Semiconductor device having diffusion layer formed using dopant of large mass number | |
US6514829B1 (en) | Method of fabricating abrupt source/drain junctions | |
US6743689B1 (en) | Method of fabrication SOI devices with accurately defined monocrystalline source/drain extensions | |
JP3574613B2 (ja) | 半導体装置の製造方法 | |
US6630386B1 (en) | CMOS manufacturing process with self-amorphized source/drain junctions and extensions | |
JP3919462B2 (ja) | 半導体装置及びその製造方法 | |
US7491616B2 (en) | Method of manufacturing a semiconductor device including dopant introduction | |
JPH09306862A (ja) | 半導体装置の製造方法 | |
US7348229B2 (en) | Method of manufacturing a semiconductor device and semiconductor device obtained with such a method | |
JP3535805B2 (ja) | 半導体装置及びその製造方法 | |
JPH11186188A (ja) | 半導体装置の製造方法 | |
JP3426573B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040702 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070709 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |