JP2001154749A - Reference voltage generation circuit - Google Patents
Reference voltage generation circuitInfo
- Publication number
- JP2001154749A JP2001154749A JP33662699A JP33662699A JP2001154749A JP 2001154749 A JP2001154749 A JP 2001154749A JP 33662699 A JP33662699 A JP 33662699A JP 33662699 A JP33662699 A JP 33662699A JP 2001154749 A JP2001154749 A JP 2001154749A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- reference voltage
- output
- contact
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、基準電圧発生回路
に関し、特に、その出力電圧を微調整できる基準電圧発
生回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference voltage generation circuit, and more particularly to a reference voltage generation circuit capable of finely adjusting an output voltage thereof.
【０００２】[0002]
【従来の技術】従来の基準電圧を発生する多くの回路
が、温度補償をするため、バイポーラトランジスタを用
いたバンドギャップ電圧を利用している。このような技
術は、例えば、特開平４−１４３８１１号公報に開示さ
れており、特開平４−１４３８１１号公報の第３図に、
１．２Ｖ以外の基準電圧を出力することができる、従来
の基準電圧発生回路の構成の一例が示されている。2. Description of the Related Art Many conventional circuits for generating a reference voltage use a bandgap voltage using a bipolar transistor for temperature compensation. Such a technique is disclosed in, for example, Japanese Patent Application Laid-Open No. 4-143811, and FIG.
An example of the configuration of a conventional reference voltage generating circuit capable of outputting a reference voltage other than 1.2 V is shown.
【０００３】この従来の基準電圧発生回路の回路構成を
図６に示す。FIG. 6 shows a circuit configuration of this conventional reference voltage generating circuit.
【０００４】図６を参照すると、基準電圧発生回路６１
は、抵抗Ｒ１とダイオード６５を直列接続し、その接続
点を演算増幅器６４の非反転入力端子に接続し、抵抗Ｒ
２と抵抗Ｒ３とダイオード６６を直列接続し、抵抗Ｒ２
と抵抗Ｒ３との分割点を演算増幅器６４の反転入力端子
に接続し、演算増幅器６４の出力端と、抵抗Ｒ１の抵抗
Ｒ１とダイオード６５との分割点とは別の端子と、抵抗
Ｒ２の抵抗Ｒ２と抵抗Ｒ３の分割点とは別の端子とを接
続し、この接続点から基準電圧発生回路６１の出力電圧
ＶＯＵＴを出力する構成である。Referring to FIG. 6, reference voltage generating circuit 61
Connects the resistor R1 and the diode 65 in series, connects the connection point to the non-inverting input terminal of the operational amplifier 64,
2, a resistor R3 and a diode 66 are connected in series, and a resistor R2
The dividing point between the resistor R3 and the resistor R3 is connected to the inverting input terminal of the operational amplifier 64. In this configuration, a terminal different from the dividing point of R2 and the resistor R3 is connected, and the output voltage VOUT of the reference voltage generating circuit 61 is output from this connecting point.
【０００５】ダイオード６５を流れる電流を電流Ｉ１と
し、ダイオード６５の飽和電流を飽和電流ＩＳ１とし、
ダイオード６５の順方向電圧を順方向電圧ＶＢＥ１と
し、さらに、ダイオード６６を流れる電流を電流Ｉ２と
し、ダイオード６６の飽和電流を飽和電流ＩＳ２とし、
絶対温度をＴ、ボルツマン定数をＫ、電子の単位電荷を
ｑとすると、この出力電圧ＶＯＵＴは、（１）式のよう
に表される。A current flowing through the diode 65 is defined as a current I1, a saturation current of the diode 65 is defined as a saturation current IS1,
The forward voltage of the diode 65 is defined as a forward voltage VBE1, the current flowing through the diode 66 is defined as a current I2, the saturation current of the diode 66 is defined as a saturation current IS2,
Assuming that the absolute temperature is T, the Boltzmann constant is K, and the unit charge of electrons is q, the output voltage VOUT is expressed as in equation (1).
【０００６】[0006]
【数１】 (Equation 1)
【０００７】また、このときのダイオード６５の順方向
電圧ＶＢＥ１は、（２）式のようになる。At this time, the forward voltage VBE1 of the diode 65 is expressed by the following equation (2).
【０００８】[0008]
【数２】 (Equation 2)
【０００９】ダイオードの飽和電流ＩＳ１、ＩＳ２は、
ダイオードの面積に比例する。また、抵抗Ｒ１、抵抗Ｒ
２および抵抗Ｒ３のそれぞれの値と、ダイオード６５、
６６の面積を適切に設定することによって、出力電圧Ｖ
ＯＵＴは、電源電圧、温度にほとんど依存しない所望の
電圧を得ることができる。The saturation currents IS1 and IS2 of the diodes are
It is proportional to the area of the diode. Also, a resistor R1 and a resistor R
2 and the value of the resistor R3 and the diode 65,
By appropriately setting the area of the output voltage V
OUT can obtain a desired voltage which hardly depends on the power supply voltage and the temperature.
【００１０】例えば、Ｒ１＝Ｒ２＝４ｋΩ、Ｒ３＝１ｋ
Ωとし、ダイオード６６とダイオード６５の面積比を６
５．０とすると、出力電圧ＶＯＵＴ＝１．１５７Ｖの一
定電圧が得られる。For example, R1 = R2 = 4 kΩ, R3 = 1k
And the area ratio between the diode 66 and the diode 65 is 6
Assuming 5.0, a constant voltage of output voltage VOUT = 1.157V is obtained.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、この従
来技術の可変基準電圧発生回路は、その半導体の製造過
程で拡散条件のバラツキにより、電圧レギュレータの出
力電圧が設計値と誤差を持つ場合が多い。この誤差は基
準電圧として用いた場合、後段の回路に直接影響を及ぼ
すことになる。通常の半導体の製造過程での拡散条件の
バラツキでは、バンドギャップ出力誤差を±２％程度に
抑えるのが限界である。However, in the variable reference voltage generating circuit of the prior art, the output voltage of the voltage regulator often has an error from the design value due to variations in diffusion conditions in the process of manufacturing the semiconductor. When this error is used as a reference voltage, it directly affects the subsequent circuit. In the case of variations in diffusion conditions in a normal semiconductor manufacturing process, the limit is to limit the band gap output error to about ± 2%.
【００１２】本発明の主な目的は、さらに精度が必要と
される場合、サンプリング周波数を変化させることによ
り出力電圧を変化させることのできる基準電圧発生回路
を提供することにある。A main object of the present invention is to provide a reference voltage generating circuit capable of changing an output voltage by changing a sampling frequency when further accuracy is required.
【００１３】[0013]
【課題を解決するための手段】本発明の基準電圧発生回
路は、バンドギャップ出力電圧を第１の出力端子より出
力するバンドギャップ回路と、第１の制御クロックを受
けて動作する第１のスイッチトキャパシタ回路と、前記
バンドギャップ出力電圧を受け、その出力を第２の出力
端子より出力するフィルタ手段とを具備し、前記バンド
ギャップ出力電圧を前記第１の制御クロックの周波数に
より制御する構成である。A reference voltage generating circuit according to the present invention comprises a bandgap circuit for outputting a bandgap output voltage from a first output terminal, and a first switched capacitance which operates in response to a first control clock. And a filter means for receiving the bandgap output voltage and outputting the output from a second output terminal, wherein the bandgap output voltage is controlled by the frequency of the first control clock. .
【００１４】また、本発明の基準電圧発生回路の前記フ
ィルタ手段は、第２の制御クロックを受けて動作する第
２のスイッチトキャパシタ回路を具備し、前記バンドギ
ャップ出力電圧を前記第２の制御クロックによりホール
ド制御する構成とすることもできる。Further, the filter means of the reference voltage generating circuit according to the present invention includes a second switched capacitor circuit which operates in response to a second control clock, and outputs the bandgap output voltage to the second control clock. May be used to control the hold.
【００１５】また、本発明の基準電圧発生回路の前記第
１の制御クロックと前記第２の制御クロックは、同相の
信号である構成とすることもできる。[0015] The first control clock and the second control clock of the reference voltage generating circuit of the present invention may be configured to be in-phase signals.
【００１６】さらに、本発明の基準電圧発生回路の前記
バンドギャップ回路は、第１の抵抗と、第２の抵抗と、
第３の抵抗と、演算増幅器と、第１のダイオードと、第
２のダイオードとを具備し、前記第１の抵抗の一端と前
記第１のダイオードとを第１の接点で直列接続し、前記
第２の抵抗の一端と前記第３の抵抗の一端とを第２の接
点で直列接続し、前記第３の抵抗の他端と前記第２のダ
イオードとを第３の接点で直列接続し、前記第１の接点
が前記演算増幅器の非反転入力に接続され、前記第２の
接点が前記演算増幅器の反転入力に接続され、前記演算
増幅器の出力と前記第１の抵抗の他端と前記第２の抵抗
の他端とを第４の接点で接続して、前記第４の接点に前
記バンドギャップ出力電圧を出力する構成である。Further, the band gap circuit of the reference voltage generating circuit according to the present invention includes a first resistor, a second resistor,
A third resistor, an operational amplifier, a first diode, and a second diode, wherein one end of the first resistor and the first diode are connected in series at a first contact, One end of a second resistor and one end of the third resistor are connected in series at a second contact, the other end of the third resistor and the second diode are connected in series at a third contact, The first contact is connected to the non-inverting input of the operational amplifier, the second contact is connected to the inverting input of the operational amplifier, the output of the operational amplifier, the other end of the first resistor, and the second The other end of the second resistor is connected to a fourth contact, and the band gap output voltage is output to the fourth contact.
【００１７】またさらに、本発明の基準電圧発生回路の
前記第２のスイッチトキャパシタ回路は、前記バンドギ
ャップ出力電圧を受け、前記第２の出力端子より出力す
る構成とすることもでき、前記第２のスイッチトキャパ
シタ回路を、前記バンドギャップ出力電圧を受ける第４
の抵抗に置き換え、前記第２の出力端子より出力する構
成とすることもできる。Still further, the second switched capacitor circuit of the reference voltage generating circuit according to the present invention may be configured to receive the bandgap output voltage and output it from the second output terminal. A fourth switched capacitor circuit receiving the bandgap output voltage.
, And output from the second output terminal.
【００１８】すなわち、本発明は、バンドギャップ回路
にスイッチトキャパシタ回路を用いたことを特徴として
いる。外部からスイッチトキャパシタ回路に駆動クロッ
クを入力し、そのクロック周波数（サンプリング周波
数）を変化させることにより電圧レギュレータの出力電
圧を可変または微調整できる。That is, the present invention is characterized in that a switched capacitor circuit is used for a band gap circuit. The output voltage of the voltage regulator can be varied or finely adjusted by externally inputting a drive clock to the switched capacitor circuit and changing the clock frequency (sampling frequency).
【００１９】[0019]
【発明の実施の形態】次に、本発明の第１の実施の形態
について図面を参照して説明する。本発明の第１の実施
の形態の基準電圧発生回路を図１に示す。Next, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a reference voltage generating circuit according to a first embodiment of the present invention.
【００２０】図１は、本発明のスイッチトキャパシタ技
術による基準電圧発生回路の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing a configuration of a reference voltage generation circuit based on the switched capacitor technique of the present invention.
【００２１】図１を参照すると、本発明の第１の実施の
形態の基準電圧発生回路１０は、制御クロックを入力さ
れたスイッチトキャパシタ回路１２と、スイッチトキャ
パシタ回路１２の出力で、バンドギャップ回路１１の出
力電圧を制御し、この出力電圧をサンプルホールド機能
を有するスイッチトキャパシタ回路１３を介して出力す
る構成である。Referring to FIG. 1, a reference voltage generating circuit 10 according to a first embodiment of the present invention includes a switched capacitor circuit 12 to which a control clock has been input, and a band gap circuit 11 having an output from the switched capacitor circuit 12. , And outputs the output voltage via the switched capacitor circuit 13 having a sample-and-hold function.
【００２２】より詳細には、図２を参照すると、本発明
の第１の実施の形態の基準電圧発生回路１０は、従来の
基準電圧発生回路６１と同一構成のバンドギャップ回路
２１の抵抗Ｒ３に並列に、スイッチトキャパシタ回路２
２を接続する構成であり、また、出力部にサンプルホー
ルド回路２３を設ける構成である。More specifically, referring to FIG. 2, a reference voltage generating circuit 10 according to a first embodiment of the present invention is connected to a resistor R3 of a band gap circuit 21 having the same configuration as a conventional reference voltage generating circuit 61. In parallel, switched capacitor circuit 2
2 and a configuration in which the sample-and-hold circuit 23 is provided in the output unit.
【００２３】すなわち、バンドギャップ回路２１は、抵
抗Ｒ１とダイオード２５を直列接続し、その接続点３０
を演算増幅器２４の非反転入力端子に接続し、抵抗Ｒ２
と抵抗Ｒ３とダイオード２６を直列接続し、抵抗Ｒ２と
抵抗Ｒ３との分割点２８を演算増幅器２４の反転入力端
子に接続し、演算増幅器２４の出力端と、抵抗Ｒ１の抵
抗Ｒ１とダイオード２５との分割点とは別の端子と、抵
抗Ｒ２の抵抗Ｒ２と抵抗Ｒ３の分割点２８とは別の端子
２９とを接続し、この接続点２９からバンドギャップ回
路２１の出力電圧を出力する構成である。That is, the bandgap circuit 21 connects the resistor R1 and the diode 25 in series, and
Is connected to the non-inverting input terminal of the operational amplifier 24, and the resistor R2
, The resistor R3 and the diode 26 are connected in series, the dividing point 28 between the resistor R2 and the resistor R3 is connected to the inverting input terminal of the operational amplifier 24, and the output terminal of the operational amplifier 24, the resistor R1 of the resistor R1 and the diode 25 are connected. And a terminal 29 different from the dividing point 28 of the resistor R2 and the resistor R2 of the resistor R3, and the output voltage of the bandgap circuit 21 is output from the connecting point 29. is there.
【００２４】さらに、本発明の第１の実施の形態の基準
電圧発生回路１０は、スイッチＳ１、Ｓ２と容量Ｃ１と
から構成され、抵抗Ｒ３に並列接続されたスイッチトキ
ャパシタ回路２２と、接点２９と基準電圧発生回路１０
の出力電圧端子の間に、スイッチＳ３、Ｓ４と容量Ｃ２
とからなるスイッチトキャパシタ回路２３と容量Ｃ３と
からなるローパスフィルターを形成する構成である。Further, the reference voltage generating circuit 10 according to the first embodiment of the present invention comprises switches S1, S2 and a capacitor C1, and a switched capacitor circuit 22 connected in parallel to a resistor R3; Reference voltage generation circuit 10
Between the switches S3 and S4 and the capacitor C2
And a low-pass filter including the switched capacitor circuit 23 and the capacitor C3.
【００２５】次に、本発明の第１の実施の形態の基準電
圧発生回路の動作について、説明する。Next, the operation of the reference voltage generating circuit according to the first embodiment of the present invention will be described.
【００２６】まず、バンドギャップ回路２１の出力電圧
は、（１）式のように表される。First, the output voltage of the bandgap circuit 21 is represented by the following equation (1).
【００２７】[0027]
【数３】 (Equation 3)
【００２８】また、このときのダイオード２５の順方向
電圧ＶＢＥ１は、（２）式のようになる。The forward voltage VBE1 of the diode 25 at this time is as shown in the following equation (2).
【００２９】[0029]
【数４】 (Equation 4)
【００３０】そして、スイッチトキャパシタ回路の等価
抵抗ＲＳＣは式（３）のように容量値Ｃとサンプリング
周波数ｆｓで表される。Then, the equivalent resistance RSC of the switched capacitor circuit is represented by the capacitance value C and the sampling frequency fs as shown in equation (3).
【００３１】[0031]
【数５】 (Equation 5)
【００３２】本発明の第１の実施の形態の基準電圧発生
回路は、従来型の抵抗Ｒ３とスイッチトキャパシタ回路
２２の等価抵抗ＲＳＣの並列接続で実現していることよ
り、その抵抗値Ｒ３ＳＣは式（４）で表される。The reference voltage generating circuit according to the first embodiment of the present invention is realized by the parallel connection of the conventional resistor R3 and the equivalent resistor RSC of the switched capacitor circuit 22. It is represented by (4).
【００３３】[0033]
【数６】 (Equation 6)
【００３４】よって、本提案回路の出力電圧は式
（１）、式（４）より式（５）のように表すことができ
る。Therefore, the output voltage of the proposed circuit can be expressed as in equation (5) from equations (1) and (4).
【００３５】[0035]
【数７】 (Equation 7)
【００３６】例えば、Ｒ１＝Ｒ２＝４ｋΩ、Ｒ３＝１ｋ
Ωとし、ダイオード６６とダイオード６５の面積比を６
５．０と設定し、Ｃ１＝１００ｐＦ、Ｃ２＝Ｃ３＝１０
ｐＦ、ｆｓ＝２００ｋＨｚとすると、出力電圧ＶＯＵＴ
＝１．１６０Ｖの一定電圧が得られる。For example, R1 = R2 = 4 kΩ, R3 = 1k
And the area ratio between the diode 66 and the diode 65 is 6
5.0, C1 = 100 pF, C2 = C3 = 10
Assuming that pF and fs = 200 kHz, the output voltage VOUT
A constant voltage of = 1.160 V is obtained.
【００３７】次に、図４を参照して、駆動クロックにつ
いて説明する。なお、図２に示される接点２８の電位を
ＶＡ、接点２７の電位をＶＢ、接点２９の電位をＶＣと
それぞれ表す。Next, the driving clock will be described with reference to FIG. The potential of the contact 28 shown in FIG. 2 is represented by VA, the potential of the contact 27 is represented by VB, and the potential of the contact 29 is represented by VC.
【００３８】駆動クロックは、図４に示すような２本の
クロックが必要とされ、スイッチＳ１とＳ３、スイッチ
Ｓ２とＳ４が同相で駆動される。この２相クロックは互
いにＨＩＧＨの部分が交わらないクロックで、例えば、
スイッチＳ１、Ｓ３がＯＦＦした後、一時どのスイッチ
もＯＦＦの状態となり、それからスイッチＳ２、Ｓ４が
ＯＮとなる。As the driving clock, two clocks as shown in FIG. 4 are required, and the switches S1 and S3 and the switches S2 and S4 are driven in the same phase. This two-phase clock is a clock whose HIGH portions do not cross each other. For example,
After the switches S1 and S3 are turned off, all the switches are temporarily turned off, and then the switches S2 and S4 are turned on.
【００３９】クロックφ１のＨＩＧＨのときに、スイッ
チＳ１がＯＮし、容量Ｃ１には電荷ＱＡ＝Ｃ１・ＶＡが
充電される。When the clock φ1 is HIGH, the switch S1 is turned on, and the capacitor C1 is charged with the charge QA = C1 · VA.
【００４０】次に、クロックφ２のＨＩＧＨのときに、
スイッチＳ２がＯＮし、容量Ｃ１には電荷ＱＢ＝Ｃ１・
ＶＢが充電される。その時の差分電荷ＱＡ−ＱＢ＝Ｃ１
・（ＶＡ−ＶＢ）は、ダイオードを介して放電される。Next, when the clock φ2 is HIGH,
The switch S2 is turned on, and the electric charge QB = C1 ·
VB is charged. The differential charge QA-QB = C1 at that time
(VA-VB) is discharged via the diode.
【００４１】よって、サンプリング周期Ｔｓの期間にス
イッチトキャパシタ回路を介して、接点２８から接点２
７に流れる電流ＩＣ１はＩＣ１＝ＱＡ−ＱＢ／Ｔｓ＝Ｃ
１（ＶＡ−ＶＢ）／Ｔｓ＝Ｃ１・ｆｓ（ＶＡ−ＶＢ）と
なり、仮想的にスイッチトキャパシタ回路で抵抗ＲＣ１
＝１／（Ｃ１・ｆｓ）を実現している。Accordingly, during the sampling period Ts, the contact 28 is connected to the contact 2 via the switched capacitor circuit.
7 is IC1 = QA-QB / Ts = C
1 (VA−VB) / Ts = C1 · fs (VA−VB), and the resistance RC1 is virtually set in the switched capacitor circuit.
= 1 / (C1 · fs).
【００４２】この抵抗値はサンプリング周波数に依存す
るため、外部からサンプリング周波数を変化させること
により、接点２８と接点２７間の抵抗値を変化させ、出
力電圧の調整が可能となる。Since this resistance value depends on the sampling frequency, by changing the sampling frequency from the outside, the resistance value between the contact 28 and the contact 27 is changed, and the output voltage can be adjusted.
【００４３】接点２９の電圧は、従来のバンドギャップ
回路では完全な直流電圧となるが、本回路では、接点２
８と接点２７間に存在するスイッチトキャパシタ回路２
２のスイッチＳ１、Ｓ２のＯＮ，ＯＦＦの影響を受け、
微少な変化を伴う。Although the voltage at the contact 29 is a complete DC voltage in the conventional band gap circuit, the voltage at the contact 29 is
Switched Capacitor Circuit 2 Existing Between Switch 8 and Contact 27
2 affected by ON / OFF of the switches S1 and S2,
With minor changes.
【００４４】また、スイッチングノイズも発生し、本来
レギュレータとして得たい安定した直流電圧を得ること
ができない。この接点２９の電位の微少変化やスイッチ
ングノイズはサンプリング周波数と同程度の高周波（１
００ｋＨｚ以上）であるため、ローパスフィルタを用い
れば容易に安定した直流電位に変換できる。Further, switching noise is generated, and a stable DC voltage originally desired as a regulator cannot be obtained. The minute change of the potential of the contact 29 and the switching noise are high frequency (1
00 kHz or more), it is possible to easily convert to a stable DC potential by using a low-pass filter.
【００４５】また、サンプルホールド回路を用いること
でも、安定した直流電位への変換が可能である。これ
は、接点２９の電位の微少変化やノイズは、スイッチの
ＯＮ，ＯＦＦのタイミングに依存するため、毎回同じタ
イミングでサンプルすれば、同電位をサンプルすること
ができ、それを後段に伝えれば、電位変化やノイズのな
い安定した電位が得られるためである。本回路では後者
のサンプルホールド回路を用いている。The use of a sample-and-hold circuit also enables stable conversion to a DC potential. This is because a minute change in the potential of the contact 29 or noise depends on the ON / OFF timing of the switch. Therefore, if sampling is performed at the same timing each time, the same potential can be sampled. This is because a stable potential without potential change or noise can be obtained. This circuit uses the latter sample-hold circuit.
【００４６】クロックφ１のＨＩＧＨのときに、スイッ
チＳ３がＯＮし、容量Ｃ２に接点２９の電圧が充電され
る。接点２９の電圧はスイッチＳ３がＯＮの間も微少変
化するが、結果的にスイッチＳ３がＯＦＦする瞬間の電
位、クロックφ１がＨＩＧＨからＬＯＷに変化する瞬間
の電位が容量Ｃ２に保持される。When the clock φ1 is HIGH, the switch S3 is turned on, and the capacitor C2 is charged with the voltage of the contact 29. Although the voltage of the contact 29 slightly changes while the switch S3 is on, the potential at the moment when the switch S3 is turned off and the potential at the moment when the clock φ1 changes from HIGH to LOW are held in the capacitor C2.
【００４７】そして、クロックφ２がＨＩＧＨになった
ときに、後段の容量Ｃ３に伝達される。容量Ｃ３の電位
（ＶＯＵＴ）は最初０Ｖであるが、何度も充電を繰り返
す後に、毎回容量Ｃ２にサンプルホールドされる電位ま
で上昇し、一定となる。Then, when the clock φ2 becomes HIGH, it is transmitted to the capacitor C3 at the subsequent stage. The potential (VOUT) of the capacitor C3 is initially 0 V, but after charging is repeated many times, it rises to a potential that is sampled and held by the capacitor C2 and becomes constant each time.
【００４８】容量Ｃ２のスイッチトキャパシタ回路２３
も抵抗を実現しているので、容量Ｃ３とで一次のＲＣロ
ーパスフィルタを形成している。Switched capacitor circuit 23 of capacitance C2
Also realizes a resistance, so that a first-order RC low-pass filter is formed with the capacitor C3.
【００４９】クロックφ１がＨＩＧＨになり、スイッチ
Ｓ１がONとなるときに接点２９の電位に変化が生じる。
しかし、サンプルホールドで保持する電位はスイッチＳ
３がＯＦＦするとき（クロックφ１がＬＯＷに変わると
き）の電位なので、変化が収束した安定した電位を後段
に伝えることができる。そのためＶＯＵＴ電位は直流と
なる。When the clock φ1 becomes HIGH and the switch S1 is turned ON, a change occurs in the potential of the contact 29.
However, the potential held by the sample hold is the switch S
3 is OFF (when the clock φ1 changes to LOW), a stable potential whose change has converged can be transmitted to the subsequent stage. Therefore, the VOUT potential becomes DC.
【００５０】容量Ｃ１の電位はクロックφ１がＨＩＧＨ
になると、スイッチＳ１がＯＮし、接点２８の電位に充
電され、クロックφ２がＨＩＧＨとなると、スイッチＳ
２がＯＮし、接点２７の電位に充電される。The potential of the capacitor C1 is such that the clock φ1 is HIGH.
, The switch S1 is turned on and charged to the potential of the contact 28. When the clock φ2 becomes HIGH, the switch S1 is turned on.
2 is turned on and charged to the potential of the contact 27.
【００５１】スイッチＳ１とＳ３は、クロックφ１がＨ
ＩＧＨのときのみＯＮし、クロックφ１がＬＯＷのとき
はＯＦＦとなる。スイッチＳ２とＳ４はクロックφ２が
ＨＩＧＨのときのみＯＮし、クロックφ２がＬＯＷのと
きはＯＦＦとなる。The switches S1 and S3 set the clock φ1 to H level.
It turns ON only when IGH, and turns OFF when the clock φ1 is LOW. The switches S2 and S4 are turned ON only when the clock φ2 is HIGH, and turned OFF when the clock φ2 is LOW.
【００５２】ここで、実際のクロックの電位は、ＨＩＧ
Ｈ＝ＶＤＤ電位、ＬＯＷ＝ＧＮＤ電位となる。Here, the actual clock potential is HIG
H = VDD potential and LOW = GND potential.
【００５３】図５は、式（５）から求めたサンプリング
周波数と出力電圧の関係である。FIG. 5 shows the relationship between the sampling frequency and the output voltage obtained from equation (5).
【００５４】各パラメータは、Ｒ１＝Ｒ２＝４ｋΩ、Ｒ
３＝１ｋΩとし、ダイオード６６とダイオード６５の面
積比を６５．０と設定し、Ｃ１＝１００ｐＦ、Ｃ２＝Ｃ
３＝１０ｐＦ、ｆｓ＝２００ｋＨｚの値を用い、ｋＴ／
ｑ＝０．０２５７Ｖ、ＶＢＥ１＝０．７２５Ｖとして計
算した。Each parameter is R1 = R2 = 4 kΩ, R
3 = 1 kΩ, the area ratio between the diode 66 and the diode 65 is set to 65.0, C1 = 100 pF, C2 = C
Using values of 3 = 10 pF and fs = 200 kHz, kT /
Calculated as q = 0.0257V, VBE1 = 0.725V.
【００５５】実際には、順方向電圧ＶＢＥ１は電流Ｉ１
に依存するので一定ではない。図５より、サンプリング
周波数を変化させれば出力電圧の調整が可能であること
がわかる。また、サンプリング周波数に関して出力電圧
の感度を低く設定すれば、出力電圧の微調整が可能であ
る。In practice, the forward voltage VBE1 is equal to the current I1
Is not constant. FIG. 5 shows that the output voltage can be adjusted by changing the sampling frequency. If the sensitivity of the output voltage is set low with respect to the sampling frequency, the output voltage can be finely adjusted.
【００５６】次に、本発明の第２の実施の形態について
図面を参照して説明する。本発明の第２の実施の形態の
基準電圧発生回路を図３に示す。Next, a second embodiment of the present invention will be described with reference to the drawings. FIG. 3 shows a reference voltage generation circuit according to a second embodiment of the present invention.
【００５７】図３を参照すると、本発明の第２の実施の
形態の基準電圧発生回路は、本発明の第１の実施の形態
の基準電圧発生回路のスイッチトキャパシタ回路２３を
抵抗ＲＸに置き換えたのみで、他の構成要素は同じであ
り、同一の構成要素には、同一の参照番号を付してあ
る。Referring to FIG. 3, in the reference voltage generation circuit according to the second embodiment of the present invention, the switched capacitor circuit 23 of the reference voltage generation circuit according to the first embodiment of the present invention is replaced with a resistor RX. Only the other components are the same, and the same components are denoted by the same reference numerals.
【００５８】したがって、その構成要素およびその動作
は、本発明の第１の実施の形態の基準電圧発生回路と同
じなので、その詳細な説明は省略するまた、ノイズ除去
の方法としてサンプルホールド回路を用いているが、通
常のＲＣローパスフィルタや積分器でも代用可能であ
る。Therefore, the components and operation thereof are the same as those of the reference voltage generating circuit according to the first embodiment of the present invention, so that the detailed description thereof will be omitted. However, an ordinary RC low-pass filter or integrator can be used instead.
【００５９】さらに、本発明は、従来型に対して一つの
抵抗にのみスイッチトキャパシタ回路を並列に接続して
いるが、その他の抵抗にもスイッチトキャパシタを接続
し、接続の個数を増やすなどの応用例が考えられる。Further, in the present invention, a switched capacitor circuit is connected in parallel only to one resistor to the conventional type, but a switched capacitor is connected to other resistors to increase the number of connections. Examples are possible.
【００６０】[0060]
【発明の効果】以上の説明のように、スイッチトキャパ
シタ回路の等価抵抗ＲＳＣは式（４）のように容量値Ｃ
とサンプリング周波数ｆｓで表される。抵抗Ｒ３をスイ
ッチトキャパシタ回路の等価抵抗ＲＳＣの並列接続で実
現しているので、その抵抗値Ｒ３ＳＣは式（５）で表さ
れる。As described above, the equivalent resistance RSC of the switched-capacitor circuit is expressed by the following equation (4).
And the sampling frequency fs. Since the resistor R3 is realized by connecting the equivalent resistor RSC of the switched capacitor circuit in parallel, the resistance value R3SC is represented by the equation (5).
【００６１】したがって、本発明の回路の出力電圧は、
式（１）、式（５）より式（６）のように表すことがで
きる。式（６）よりサンプリング周波数ｆｓを変化させ
れば、電圧レギュレータの出力電圧を変化することでき
る効果がある。Therefore, the output voltage of the circuit of the present invention is
From Expressions (1) and (5), it can be expressed as Expression (6). By changing the sampling frequency fs from the equation (6), there is an effect that the output voltage of the voltage regulator can be changed.
【図１】本発明の第１の実施の形態の基準電圧発生回路
のブロック図である。FIG. 1 is a block diagram of a reference voltage generation circuit according to a first embodiment of the present invention.
【図２】本発明の第１の実施の形態の基準電圧発生回路
の回路図である。FIG. 2 is a circuit diagram of a reference voltage generation circuit according to the first embodiment of the present invention.
【図３】本発明の第２の実施の形態の基準電圧発生回路
の回路図である。FIG. 3 is a circuit diagram of a reference voltage generation circuit according to a second embodiment of the present invention.
【図４】本発明の第１の実施の形態の基準電圧発生回路
の動作を説明するタイムチャートである。FIG. 4 is a time chart illustrating an operation of the reference voltage generation circuit according to the first embodiment of the present invention.
【図５】本発明の第１の実施の形態の基準電圧発生回路
の出力電圧と周波数の関係を説明する図である。FIG. 5 is a diagram illustrating a relationship between an output voltage and a frequency of the reference voltage generation circuit according to the first embodiment of the present invention.
【図６】従来技術の基準電圧発生回路のブロック図であ
る。FIG. 6 is a block diagram of a conventional reference voltage generation circuit.
１０ 基準電圧発生回路 １１，２１ バンドギャップ回路 １２，１３，２２，２３ スイッチトキャパシタ回路 ２４，６４ アンプ ２５，２６，６５，６６ ダイオード ２７，２８，２９，３０ 接点 Ｒ１，Ｒ２，Ｒ３ 抵抗 Ｃ１，Ｃ２，Ｃ３ 容量 Ｓ１，Ｓ２，Ｓ３，Ｓ４ スイッチ ＶＯＵＴ 出力電圧 10 Reference voltage generation circuit 11, 21 Band gap circuit 12, 13, 22, 23 Switched capacitor circuit 24, 64 Amplifier 25, 26, 65, 66 Diode 27, 28, 29, 30 Contact R1, R2, R3 Resistance C1, C2 , C3 capacitance S1, S2, S3, S4 switch VOUT output voltage
Claims (7)
子より出力するバンドギャップ回路と、 第１の制御クロックを受けて動作する第１のスイッチト
キャパシタ回路と、 前記バンドギャップ出力電圧を受け、その出力を第２の
出力端子より出力するフィルタ手段とを具備し、 前記バンドギャップ出力電圧を前記第１の制御クロック
の周波数により制御することを特徴とする基準電圧発生
回路。1. A bandgap circuit that outputs a bandgap output voltage from a first output terminal; a first switched capacitor circuit that operates in response to a first control clock; A filter means for outputting an output from a second output terminal, wherein the bandgap output voltage is controlled by a frequency of the first control clock.
クを受けて動作する第２のスイッチトキャパシタ回路を
具備し、 前記バンドギャップ出力電圧を前記第２の制御クロック
によりホールド制御することを特徴とする請求項１記載
の基準電圧発生回路。2. The filter unit includes a second switched capacitor circuit that operates in response to a second control clock, and controls the hold of the bandgap output voltage by the second control clock. The reference voltage generating circuit according to claim 1, wherein
御クロックは、同相の信号である請求項２記載の基準電
圧発生回路。3. The reference voltage generation circuit according to claim 2, wherein said first control clock and said second control clock are in-phase signals.
と、第２の抵抗と、第３の抵抗と、演算増幅器と、第１
のダイオードと、第２のダイオードとを具備し、前記第
１の抵抗の一端と前記第１のダイオードとを第１の接点
で直列接続し、前記第２の抵抗の一端と前記第３の抵抗
の一端とを第２の接点で直列接続し、前記第３の抵抗の
他端と前記第２のダイオードとを第３の接点で直列接続
し、前記第１の接点が前記演算増幅器の非反転入力に接
続され、前記第２の接点が前記演算増幅器の反転入力に
接続され、前記演算増幅器の出力と前記第１の抵抗の他
端と前記第２の抵抗の他端とを第４の接点で接続して、
前記第４の接点に前記バンドギャップ出力電圧を出力す
る請求項１，２または３記載の基準電圧発生回路。4. The bandgap circuit includes a first resistor, a second resistor, a third resistor, an operational amplifier, and a first resistor.
And a second diode, one end of the first resistor and the first diode are connected in series at a first contact, and one end of the second resistor and the third resistor Are connected in series at a second contact, the other end of the third resistor and the second diode are connected in series at a third contact, and the first contact is connected to the non-inversion of the operational amplifier. Connected to the input, the second contact is connected to the inverting input of the operational amplifier, and the output of the operational amplifier, the other end of the first resistor, and the other end of the second resistor are connected to a fourth contact. Connect with
4. The reference voltage generation circuit according to claim 1, wherein said bandgap output voltage is output to said fourth contact.
は、前記第３の抵抗に並列接続される請求項４記載の基
準電圧発生回路。5. The reference voltage generating circuit according to claim 4, wherein said first switched capacitor circuit is connected in parallel to said third resistor.
は、前記バンドギャップ出力電圧を受け、前記第２の出
力端子より出力する請求項１，２，３，４または５記載
の基準電圧発生回路。6. The reference voltage generating circuit according to claim 1, wherein said second switched capacitor circuit receives said bandgap output voltage and outputs from said second output terminal.
を、前記バンドギャップ出力電圧を受ける第４の抵抗に
置き換え、前記第２の出力端子より出力する請求項６記
載の基準電圧発生回路。7. The reference voltage generating circuit according to claim 6, wherein said second switched capacitor circuit is replaced with a fourth resistor for receiving said bandgap output voltage, and outputs said signal from said second output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33662699A JP2001154749A (en) | 1999-11-26 | 1999-11-26 | Reference voltage generation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33662699A JP2001154749A (en) | 1999-11-26 | 1999-11-26 | Reference voltage generation circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001154749A true JP2001154749A (en) | 2001-06-08 |
Family
ID=18301109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33662699A Pending JP2001154749A (en) | 1999-11-26 | 1999-11-26 | Reference voltage generation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001154749A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007052718A (en) * | 2005-08-19 | 2007-03-01 | Fujitsu Ltd | Band-gap circuit |
| JP2011124854A (en) * | 2009-12-11 | 2011-06-23 | Fujitsu Ltd | Bias circuit and amplifier circuit having the same |
-
1999
- 1999-11-26 JP JP33662699A patent/JP2001154749A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007052718A (en) * | 2005-08-19 | 2007-03-01 | Fujitsu Ltd | Band-gap circuit |
| US7236047B2 (en) | 2005-08-19 | 2007-06-26 | Fujitsu Limited | Band gap circuit |
| JP4681983B2 (en) * | 2005-08-19 | 2011-05-11 | 富士通セミコンダクター株式会社 | Band gap circuit |
| JP2011124854A (en) * | 2009-12-11 | 2011-06-23 | Fujitsu Ltd | Bias circuit and amplifier circuit having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0508360B1 (en) | Sampled band-gap voltage reference circuit | |
| CA2196712C (en) | Resistance bridge and its use in conversion systems | |
| US20140132241A1 (en) | Small-circuit-scale reference voltage generating circuit | |
| USRE40168E1 (en) | Low power circuit with proper slew rate by automatic adjustment of bias current | |
| US6803802B2 (en) | Switched-capacitor integrator | |
| JPH0537365A (en) | Phase comparator | |
| JP2001320250A (en) | Offset correcting circuit, offset correction voltage generating circuit and integration circuit | |
| JP2001154749A (en) | Reference voltage generation circuit | |
| JP2753422B2 (en) | Full-wave rectifier circuit | |
| JPS61193521A (en) | Analog-digital converting circuit | |
| JP3731334B2 (en) | Modulator and oversampled A / D converter | |
| JP3931323B2 (en) | Switched capacitor amplifier | |
| JP2004064262A (en) | Differential amplifier circuit and reception circuit for radio controlled watch | |
| CN112015223B (en) | Reference current source for semiconductor integrated circuit | |
| JPH0993086A (en) | Switched capacitor circuit and signal processing circuit using the same | |
| JPS5934720A (en) | Voltage control oscillating circuit | |
| JPH07297677A (en) | Filter circuit | |
| KR100373322B1 (en) | Offset free Automatic frequency tuning circuit for Gm-C filter | |
| US20100060324A1 (en) | Voltage/current conversion circuit | |
| JPS63217829A (en) | Switched capacitor circuit | |
| JPH0772180A (en) | Current-voltage conversion circuit | |
| JPH05281266A (en) | Sampling circuit | |
| JPS6327114A (en) | Switch control circuit | |
| JP2002221541A (en) | Current-voltage conversion device | |
| JPH0795690B2 (en) | A / D converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040302 |