JP2001154749A - Reference voltage generation circuit - Google Patents
Reference voltage generation circuitInfo
- Publication number
- JP2001154749A JP2001154749A JP33662699A JP33662699A JP2001154749A JP 2001154749 A JP2001154749 A JP 2001154749A JP 33662699 A JP33662699 A JP 33662699A JP 33662699 A JP33662699 A JP 33662699A JP 2001154749 A JP2001154749 A JP 2001154749A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- reference voltage
- output
- contact
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、基準電圧発生回路
に関し、特に、その出力電圧を微調整できる基準電圧発
生回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference voltage generation circuit, and more particularly to a reference voltage generation circuit capable of finely adjusting an output voltage thereof.
【0002】[0002]
【従来の技術】従来の基準電圧を発生する多くの回路
が、温度補償をするため、バイポーラトランジスタを用
いたバンドギャップ電圧を利用している。このような技
術は、例えば、特開平4−143811号公報に開示さ
れており、特開平4−143811号公報の第3図に、
1.2V以外の基準電圧を出力することができる、従来
の基準電圧発生回路の構成の一例が示されている。2. Description of the Related Art Many conventional circuits for generating a reference voltage use a bandgap voltage using a bipolar transistor for temperature compensation. Such a technique is disclosed in, for example, Japanese Patent Application Laid-Open No. 4-143811, and FIG.
An example of the configuration of a conventional reference voltage generating circuit capable of outputting a reference voltage other than 1.2 V is shown.
【0003】この従来の基準電圧発生回路の回路構成を
図6に示す。FIG. 6 shows a circuit configuration of this conventional reference voltage generating circuit.
【0004】図6を参照すると、基準電圧発生回路61
は、抵抗R1とダイオード65を直列接続し、その接続
点を演算増幅器64の非反転入力端子に接続し、抵抗R
2と抵抗R3とダイオード66を直列接続し、抵抗R2
と抵抗R3との分割点を演算増幅器64の反転入力端子
に接続し、演算増幅器64の出力端と、抵抗R1の抵抗
R1とダイオード65との分割点とは別の端子と、抵抗
R2の抵抗R2と抵抗R3の分割点とは別の端子とを接
続し、この接続点から基準電圧発生回路61の出力電圧
VOUTを出力する構成である。Referring to FIG. 6, reference voltage generating circuit 61
Connects the resistor R1 and the diode 65 in series, connects the connection point to the non-inverting input terminal of the operational amplifier 64,
2, a resistor R3 and a diode 66 are connected in series, and a resistor R2
The dividing point between the resistor R3 and the resistor R3 is connected to the inverting input terminal of the operational amplifier 64. In this configuration, a terminal different from the dividing point of R2 and the resistor R3 is connected, and the output voltage VOUT of the reference voltage generating circuit 61 is output from this connecting point.
【0005】ダイオード65を流れる電流を電流I1と
し、ダイオード65の飽和電流を飽和電流IS1とし、
ダイオード65の順方向電圧を順方向電圧VBE1と
し、さらに、ダイオード66を流れる電流を電流I2と
し、ダイオード66の飽和電流を飽和電流IS2とし、
絶対温度をT、ボルツマン定数をK、電子の単位電荷を
qとすると、この出力電圧VOUTは、(1)式のよう
に表される。A current flowing through the diode 65 is defined as a current I1, a saturation current of the diode 65 is defined as a saturation current IS1,
The forward voltage of the diode 65 is defined as a forward voltage VBE1, the current flowing through the diode 66 is defined as a current I2, the saturation current of the diode 66 is defined as a saturation current IS2,
Assuming that the absolute temperature is T, the Boltzmann constant is K, and the unit charge of electrons is q, the output voltage VOUT is expressed as in equation (1).
【0006】[0006]
【数1】 (Equation 1)
【0007】また、このときのダイオード65の順方向
電圧VBE1は、(2)式のようになる。At this time, the forward voltage VBE1 of the diode 65 is expressed by the following equation (2).
【0008】[0008]
【数2】 (Equation 2)
【0009】ダイオードの飽和電流IS1、IS2は、
ダイオードの面積に比例する。また、抵抗R1、抵抗R
2および抵抗R3のそれぞれの値と、ダイオード65、
66の面積を適切に設定することによって、出力電圧V
OUTは、電源電圧、温度にほとんど依存しない所望の
電圧を得ることができる。The saturation currents IS1 and IS2 of the diodes are
It is proportional to the area of the diode. Also, a resistor R1 and a resistor R
2 and the value of the resistor R3 and the diode 65,
By appropriately setting the area of the output voltage V
OUT can obtain a desired voltage which hardly depends on the power supply voltage and the temperature.
【0010】例えば、R1=R2=4kΩ、R3=1k
Ωとし、ダイオード66とダイオード65の面積比を6
5.0とすると、出力電圧VOUT=1.157Vの一
定電圧が得られる。For example, R1 = R2 = 4 kΩ, R3 = 1k
And the area ratio between the diode 66 and the diode 65 is 6
Assuming 5.0, a constant voltage of output voltage VOUT = 1.157V is obtained.
【0011】[0011]
【発明が解決しようとする課題】しかしながら、この従
来技術の可変基準電圧発生回路は、その半導体の製造過
程で拡散条件のバラツキにより、電圧レギュレータの出
力電圧が設計値と誤差を持つ場合が多い。この誤差は基
準電圧として用いた場合、後段の回路に直接影響を及ぼ
すことになる。通常の半導体の製造過程での拡散条件の
バラツキでは、バンドギャップ出力誤差を±2%程度に
抑えるのが限界である。However, in the variable reference voltage generating circuit of the prior art, the output voltage of the voltage regulator often has an error from the design value due to variations in diffusion conditions in the process of manufacturing the semiconductor. When this error is used as a reference voltage, it directly affects the subsequent circuit. In the case of variations in diffusion conditions in a normal semiconductor manufacturing process, the limit is to limit the band gap output error to about ± 2%.
【0012】本発明の主な目的は、さらに精度が必要と
される場合、サンプリング周波数を変化させることによ
り出力電圧を変化させることのできる基準電圧発生回路
を提供することにある。A main object of the present invention is to provide a reference voltage generating circuit capable of changing an output voltage by changing a sampling frequency when further accuracy is required.
【0013】[0013]
【課題を解決するための手段】本発明の基準電圧発生回
路は、バンドギャップ出力電圧を第1の出力端子より出
力するバンドギャップ回路と、第1の制御クロックを受
けて動作する第1のスイッチトキャパシタ回路と、前記
バンドギャップ出力電圧を受け、その出力を第2の出力
端子より出力するフィルタ手段とを具備し、前記バンド
ギャップ出力電圧を前記第1の制御クロックの周波数に
より制御する構成である。A reference voltage generating circuit according to the present invention comprises a bandgap circuit for outputting a bandgap output voltage from a first output terminal, and a first switched capacitance which operates in response to a first control clock. And a filter means for receiving the bandgap output voltage and outputting the output from a second output terminal, wherein the bandgap output voltage is controlled by the frequency of the first control clock. .
【0014】また、本発明の基準電圧発生回路の前記フ
ィルタ手段は、第2の制御クロックを受けて動作する第
2のスイッチトキャパシタ回路を具備し、前記バンドギ
ャップ出力電圧を前記第2の制御クロックによりホール
ド制御する構成とすることもできる。Further, the filter means of the reference voltage generating circuit according to the present invention includes a second switched capacitor circuit which operates in response to a second control clock, and outputs the bandgap output voltage to the second control clock. May be used to control the hold.
【0015】また、本発明の基準電圧発生回路の前記第
1の制御クロックと前記第2の制御クロックは、同相の
信号である構成とすることもできる。[0015] The first control clock and the second control clock of the reference voltage generating circuit of the present invention may be configured to be in-phase signals.
【0016】さらに、本発明の基準電圧発生回路の前記
バンドギャップ回路は、第1の抵抗と、第2の抵抗と、
第3の抵抗と、演算増幅器と、第1のダイオードと、第
2のダイオードとを具備し、前記第1の抵抗の一端と前
記第1のダイオードとを第1の接点で直列接続し、前記
第2の抵抗の一端と前記第3の抵抗の一端とを第2の接
点で直列接続し、前記第3の抵抗の他端と前記第2のダ
イオードとを第3の接点で直列接続し、前記第1の接点
が前記演算増幅器の非反転入力に接続され、前記第2の
接点が前記演算増幅器の反転入力に接続され、前記演算
増幅器の出力と前記第1の抵抗の他端と前記第2の抵抗
の他端とを第4の接点で接続して、前記第4の接点に前
記バンドギャップ出力電圧を出力する構成である。Further, the band gap circuit of the reference voltage generating circuit according to the present invention includes a first resistor, a second resistor,
A third resistor, an operational amplifier, a first diode, and a second diode, wherein one end of the first resistor and the first diode are connected in series at a first contact, One end of a second resistor and one end of the third resistor are connected in series at a second contact, the other end of the third resistor and the second diode are connected in series at a third contact, The first contact is connected to the non-inverting input of the operational amplifier, the second contact is connected to the inverting input of the operational amplifier, the output of the operational amplifier, the other end of the first resistor, and the second The other end of the second resistor is connected to a fourth contact, and the band gap output voltage is output to the fourth contact.
【0017】またさらに、本発明の基準電圧発生回路の
前記第2のスイッチトキャパシタ回路は、前記バンドギ
ャップ出力電圧を受け、前記第2の出力端子より出力す
る構成とすることもでき、前記第2のスイッチトキャパ
シタ回路を、前記バンドギャップ出力電圧を受ける第4
の抵抗に置き換え、前記第2の出力端子より出力する構
成とすることもできる。Still further, the second switched capacitor circuit of the reference voltage generating circuit according to the present invention may be configured to receive the bandgap output voltage and output it from the second output terminal. A fourth switched capacitor circuit receiving the bandgap output voltage.
, And output from the second output terminal.
【0018】すなわち、本発明は、バンドギャップ回路
にスイッチトキャパシタ回路を用いたことを特徴として
いる。外部からスイッチトキャパシタ回路に駆動クロッ
クを入力し、そのクロック周波数(サンプリング周波
数)を変化させることにより電圧レギュレータの出力電
圧を可変または微調整できる。That is, the present invention is characterized in that a switched capacitor circuit is used for a band gap circuit. The output voltage of the voltage regulator can be varied or finely adjusted by externally inputting a drive clock to the switched capacitor circuit and changing the clock frequency (sampling frequency).
【0019】[0019]
【発明の実施の形態】次に、本発明の第1の実施の形態
について図面を参照して説明する。本発明の第1の実施
の形態の基準電圧発生回路を図1に示す。Next, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a reference voltage generating circuit according to a first embodiment of the present invention.
【0020】図1は、本発明のスイッチトキャパシタ技
術による基準電圧発生回路の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing a configuration of a reference voltage generation circuit based on the switched capacitor technique of the present invention.
【0021】図1を参照すると、本発明の第1の実施の
形態の基準電圧発生回路10は、制御クロックを入力さ
れたスイッチトキャパシタ回路12と、スイッチトキャ
パシタ回路12の出力で、バンドギャップ回路11の出
力電圧を制御し、この出力電圧をサンプルホールド機能
を有するスイッチトキャパシタ回路13を介して出力す
る構成である。Referring to FIG. 1, a reference voltage generating circuit 10 according to a first embodiment of the present invention includes a switched capacitor circuit 12 to which a control clock has been input, and a band gap circuit 11 having an output from the switched capacitor circuit 12. , And outputs the output voltage via the switched capacitor circuit 13 having a sample-and-hold function.
【0022】より詳細には、図2を参照すると、本発明
の第1の実施の形態の基準電圧発生回路10は、従来の
基準電圧発生回路61と同一構成のバンドギャップ回路
21の抵抗R3に並列に、スイッチトキャパシタ回路2
2を接続する構成であり、また、出力部にサンプルホー
ルド回路23を設ける構成である。More specifically, referring to FIG. 2, a reference voltage generating circuit 10 according to a first embodiment of the present invention is connected to a resistor R3 of a band gap circuit 21 having the same configuration as a conventional reference voltage generating circuit 61. In parallel, switched capacitor circuit 2
2 and a configuration in which the sample-and-hold circuit 23 is provided in the output unit.
【0023】すなわち、バンドギャップ回路21は、抵
抗R1とダイオード25を直列接続し、その接続点30
を演算増幅器24の非反転入力端子に接続し、抵抗R2
と抵抗R3とダイオード26を直列接続し、抵抗R2と
抵抗R3との分割点28を演算増幅器24の反転入力端
子に接続し、演算増幅器24の出力端と、抵抗R1の抵
抗R1とダイオード25との分割点とは別の端子と、抵
抗R2の抵抗R2と抵抗R3の分割点28とは別の端子
29とを接続し、この接続点29からバンドギャップ回
路21の出力電圧を出力する構成である。That is, the bandgap circuit 21 connects the resistor R1 and the diode 25 in series, and
Is connected to the non-inverting input terminal of the operational amplifier 24, and the resistor R2
, The resistor R3 and the diode 26 are connected in series, the dividing point 28 between the resistor R2 and the resistor R3 is connected to the inverting input terminal of the operational amplifier 24, and the output terminal of the operational amplifier 24, the resistor R1 of the resistor R1 and the diode 25 are connected. And a terminal 29 different from the dividing point 28 of the resistor R2 and the resistor R2 of the resistor R3, and the output voltage of the bandgap circuit 21 is output from the connecting point 29. is there.
【0024】さらに、本発明の第1の実施の形態の基準
電圧発生回路10は、スイッチS1、S2と容量C1と
から構成され、抵抗R3に並列接続されたスイッチトキ
ャパシタ回路22と、接点29と基準電圧発生回路10
の出力電圧端子の間に、スイッチS3、S4と容量C2
とからなるスイッチトキャパシタ回路23と容量C3と
からなるローパスフィルターを形成する構成である。Further, the reference voltage generating circuit 10 according to the first embodiment of the present invention comprises switches S1, S2 and a capacitor C1, and a switched capacitor circuit 22 connected in parallel to a resistor R3; Reference voltage generation circuit 10
Between the switches S3 and S4 and the capacitor C2
And a low-pass filter including the switched capacitor circuit 23 and the capacitor C3.
【0025】次に、本発明の第1の実施の形態の基準電
圧発生回路の動作について、説明する。Next, the operation of the reference voltage generating circuit according to the first embodiment of the present invention will be described.
【0026】まず、バンドギャップ回路21の出力電圧
は、(1)式のように表される。First, the output voltage of the bandgap circuit 21 is represented by the following equation (1).
【0027】[0027]
【数3】 (Equation 3)
【0028】また、このときのダイオード25の順方向
電圧VBE1は、(2)式のようになる。The forward voltage VBE1 of the diode 25 at this time is as shown in the following equation (2).
【0029】[0029]
【数4】 (Equation 4)
【0030】そして、スイッチトキャパシタ回路の等価
抵抗RSCは式(3)のように容量値Cとサンプリング
周波数fsで表される。Then, the equivalent resistance RSC of the switched capacitor circuit is represented by the capacitance value C and the sampling frequency fs as shown in equation (3).
【0031】[0031]
【数5】 (Equation 5)
【0032】本発明の第1の実施の形態の基準電圧発生
回路は、従来型の抵抗R3とスイッチトキャパシタ回路
22の等価抵抗RSCの並列接続で実現していることよ
り、その抵抗値R3SCは式(4)で表される。The reference voltage generating circuit according to the first embodiment of the present invention is realized by the parallel connection of the conventional resistor R3 and the equivalent resistor RSC of the switched capacitor circuit 22. It is represented by (4).
【0033】[0033]
【数6】 (Equation 6)
【0034】よって、本提案回路の出力電圧は式
(1)、式(4)より式(5)のように表すことができ
る。Therefore, the output voltage of the proposed circuit can be expressed as in equation (5) from equations (1) and (4).
【0035】[0035]
【数7】 (Equation 7)
【0036】例えば、R1=R2=4kΩ、R3=1k
Ωとし、ダイオード66とダイオード65の面積比を6
5.0と設定し、C1=100pF、C2=C3=10
pF、fs=200kHzとすると、出力電圧VOUT
=1.160Vの一定電圧が得られる。For example, R1 = R2 = 4 kΩ, R3 = 1k
And the area ratio between the diode 66 and the diode 65 is 6
5.0, C1 = 100 pF, C2 = C3 = 10
Assuming that pF and fs = 200 kHz, the output voltage VOUT
A constant voltage of = 1.160 V is obtained.
【0037】次に、図4を参照して、駆動クロックにつ
いて説明する。なお、図2に示される接点28の電位を
VA、接点27の電位をVB、接点29の電位をVCと
それぞれ表す。Next, the driving clock will be described with reference to FIG. The potential of the contact 28 shown in FIG. 2 is represented by VA, the potential of the contact 27 is represented by VB, and the potential of the contact 29 is represented by VC.
【0038】駆動クロックは、図4に示すような2本の
クロックが必要とされ、スイッチS1とS3、スイッチ
S2とS4が同相で駆動される。この2相クロックは互
いにHIGHの部分が交わらないクロックで、例えば、
スイッチS1、S3がOFFした後、一時どのスイッチ
もOFFの状態となり、それからスイッチS2、S4が
ONとなる。As the driving clock, two clocks as shown in FIG. 4 are required, and the switches S1 and S3 and the switches S2 and S4 are driven in the same phase. This two-phase clock is a clock whose HIGH portions do not cross each other. For example,
After the switches S1 and S3 are turned off, all the switches are temporarily turned off, and then the switches S2 and S4 are turned on.
【0039】クロックφ1のHIGHのときに、スイッ
チS1がONし、容量C1には電荷QA=C1・VAが
充電される。When the clock φ1 is HIGH, the switch S1 is turned on, and the capacitor C1 is charged with the charge QA = C1 · VA.
【0040】次に、クロックφ2のHIGHのときに、
スイッチS2がONし、容量C1には電荷QB=C1・
VBが充電される。その時の差分電荷QA−QB=C1
・(VA−VB)は、ダイオードを介して放電される。Next, when the clock φ2 is HIGH,
The switch S2 is turned on, and the electric charge QB = C1 ·
VB is charged. The differential charge QA-QB = C1 at that time
(VA-VB) is discharged via the diode.
【0041】よって、サンプリング周期Tsの期間にス
イッチトキャパシタ回路を介して、接点28から接点2
7に流れる電流IC1はIC1=QA−QB/Ts=C
1(VA−VB)/Ts=C1・fs(VA−VB)と
なり、仮想的にスイッチトキャパシタ回路で抵抗RC1
=1/(C1・fs)を実現している。Accordingly, during the sampling period Ts, the contact 28 is connected to the contact 2 via the switched capacitor circuit.
7 is IC1 = QA-QB / Ts = C
1 (VA−VB) / Ts = C1 · fs (VA−VB), and the resistance RC1 is virtually set in the switched capacitor circuit.
= 1 / (C1 · fs).
【0042】この抵抗値はサンプリング周波数に依存す
るため、外部からサンプリング周波数を変化させること
により、接点28と接点27間の抵抗値を変化させ、出
力電圧の調整が可能となる。Since this resistance value depends on the sampling frequency, by changing the sampling frequency from the outside, the resistance value between the contact 28 and the contact 27 is changed, and the output voltage can be adjusted.
【0043】接点29の電圧は、従来のバンドギャップ
回路では完全な直流電圧となるが、本回路では、接点2
8と接点27間に存在するスイッチトキャパシタ回路2
2のスイッチS1、S2のON,OFFの影響を受け、
微少な変化を伴う。Although the voltage at the contact 29 is a complete DC voltage in the conventional band gap circuit, the voltage at the contact 29 is
Switched Capacitor Circuit 2 Existing Between Switch 8 and Contact 27
2 affected by ON / OFF of the switches S1 and S2,
With minor changes.
【0044】また、スイッチングノイズも発生し、本来
レギュレータとして得たい安定した直流電圧を得ること
ができない。この接点29の電位の微少変化やスイッチ
ングノイズはサンプリング周波数と同程度の高周波(1
00kHz以上)であるため、ローパスフィルタを用い
れば容易に安定した直流電位に変換できる。Further, switching noise is generated, and a stable DC voltage originally desired as a regulator cannot be obtained. The minute change of the potential of the contact 29 and the switching noise are high frequency (1
00 kHz or more), it is possible to easily convert to a stable DC potential by using a low-pass filter.
【0045】また、サンプルホールド回路を用いること
でも、安定した直流電位への変換が可能である。これ
は、接点29の電位の微少変化やノイズは、スイッチの
ON,OFFのタイミングに依存するため、毎回同じタ
イミングでサンプルすれば、同電位をサンプルすること
ができ、それを後段に伝えれば、電位変化やノイズのな
い安定した電位が得られるためである。本回路では後者
のサンプルホールド回路を用いている。The use of a sample-and-hold circuit also enables stable conversion to a DC potential. This is because a minute change in the potential of the contact 29 or noise depends on the ON / OFF timing of the switch. Therefore, if sampling is performed at the same timing each time, the same potential can be sampled. This is because a stable potential without potential change or noise can be obtained. This circuit uses the latter sample-hold circuit.
【0046】クロックφ1のHIGHのときに、スイッ
チS3がONし、容量C2に接点29の電圧が充電され
る。接点29の電圧はスイッチS3がONの間も微少変
化するが、結果的にスイッチS3がOFFする瞬間の電
位、クロックφ1がHIGHからLOWに変化する瞬間
の電位が容量C2に保持される。When the clock φ1 is HIGH, the switch S3 is turned on, and the capacitor C2 is charged with the voltage of the contact 29. Although the voltage of the contact 29 slightly changes while the switch S3 is on, the potential at the moment when the switch S3 is turned off and the potential at the moment when the clock φ1 changes from HIGH to LOW are held in the capacitor C2.
【0047】そして、クロックφ2がHIGHになった
ときに、後段の容量C3に伝達される。容量C3の電位
(VOUT)は最初0Vであるが、何度も充電を繰り返
す後に、毎回容量C2にサンプルホールドされる電位ま
で上昇し、一定となる。Then, when the clock φ2 becomes HIGH, it is transmitted to the capacitor C3 at the subsequent stage. The potential (VOUT) of the capacitor C3 is initially 0 V, but after charging is repeated many times, it rises to a potential that is sampled and held by the capacitor C2 and becomes constant each time.
【0048】容量C2のスイッチトキャパシタ回路23
も抵抗を実現しているので、容量C3とで一次のRCロ
ーパスフィルタを形成している。Switched capacitor circuit 23 of capacitance C2
Also realizes a resistance, so that a first-order RC low-pass filter is formed with the capacitor C3.
【0049】クロックφ1がHIGHになり、スイッチ
S1がONとなるときに接点29の電位に変化が生じる。
しかし、サンプルホールドで保持する電位はスイッチS
3がOFFするとき(クロックφ1がLOWに変わると
き)の電位なので、変化が収束した安定した電位を後段
に伝えることができる。そのためVOUT電位は直流と
なる。When the clock φ1 becomes HIGH and the switch S1 is turned ON, a change occurs in the potential of the contact 29.
However, the potential held by the sample hold is the switch S
3 is OFF (when the clock φ1 changes to LOW), a stable potential whose change has converged can be transmitted to the subsequent stage. Therefore, the VOUT potential becomes DC.
【0050】容量C1の電位はクロックφ1がHIGH
になると、スイッチS1がONし、接点28の電位に充
電され、クロックφ2がHIGHとなると、スイッチS
2がONし、接点27の電位に充電される。The potential of the capacitor C1 is such that the clock φ1 is HIGH.
, The switch S1 is turned on and charged to the potential of the contact 28. When the clock φ2 becomes HIGH, the switch S1 is turned on.
2 is turned on and charged to the potential of the contact 27.
【0051】スイッチS1とS3は、クロックφ1がH
IGHのときのみONし、クロックφ1がLOWのとき
はOFFとなる。スイッチS2とS4はクロックφ2が
HIGHのときのみONし、クロックφ2がLOWのと
きはOFFとなる。The switches S1 and S3 set the clock φ1 to H level.
It turns ON only when IGH, and turns OFF when the clock φ1 is LOW. The switches S2 and S4 are turned ON only when the clock φ2 is HIGH, and turned OFF when the clock φ2 is LOW.
【0052】ここで、実際のクロックの電位は、HIG
H=VDD電位、LOW=GND電位となる。Here, the actual clock potential is HIG
H = VDD potential and LOW = GND potential.
【0053】図5は、式(5)から求めたサンプリング
周波数と出力電圧の関係である。FIG. 5 shows the relationship between the sampling frequency and the output voltage obtained from equation (5).
【0054】各パラメータは、R1=R2=4kΩ、R
3=1kΩとし、ダイオード66とダイオード65の面
積比を65.0と設定し、C1=100pF、C2=C
3=10pF、fs=200kHzの値を用い、kT/
q=0.0257V、VBE1=0.725Vとして計
算した。Each parameter is R1 = R2 = 4 kΩ, R
3 = 1 kΩ, the area ratio between the diode 66 and the diode 65 is set to 65.0, C1 = 100 pF, C2 = C
Using values of 3 = 10 pF and fs = 200 kHz, kT /
Calculated as q = 0.0257V, VBE1 = 0.725V.
【0055】実際には、順方向電圧VBE1は電流I1
に依存するので一定ではない。図5より、サンプリング
周波数を変化させれば出力電圧の調整が可能であること
がわかる。また、サンプリング周波数に関して出力電圧
の感度を低く設定すれば、出力電圧の微調整が可能であ
る。In practice, the forward voltage VBE1 is equal to the current I1
Is not constant. FIG. 5 shows that the output voltage can be adjusted by changing the sampling frequency. If the sensitivity of the output voltage is set low with respect to the sampling frequency, the output voltage can be finely adjusted.
【0056】次に、本発明の第2の実施の形態について
図面を参照して説明する。本発明の第2の実施の形態の
基準電圧発生回路を図3に示す。Next, a second embodiment of the present invention will be described with reference to the drawings. FIG. 3 shows a reference voltage generation circuit according to a second embodiment of the present invention.
【0057】図3を参照すると、本発明の第2の実施の
形態の基準電圧発生回路は、本発明の第1の実施の形態
の基準電圧発生回路のスイッチトキャパシタ回路23を
抵抗RXに置き換えたのみで、他の構成要素は同じであ
り、同一の構成要素には、同一の参照番号を付してあ
る。Referring to FIG. 3, in the reference voltage generation circuit according to the second embodiment of the present invention, the switched capacitor circuit 23 of the reference voltage generation circuit according to the first embodiment of the present invention is replaced with a resistor RX. Only the other components are the same, and the same components are denoted by the same reference numerals.
【0058】したがって、その構成要素およびその動作
は、本発明の第1の実施の形態の基準電圧発生回路と同
じなので、その詳細な説明は省略するまた、ノイズ除去
の方法としてサンプルホールド回路を用いているが、通
常のRCローパスフィルタや積分器でも代用可能であ
る。Therefore, the components and operation thereof are the same as those of the reference voltage generating circuit according to the first embodiment of the present invention, so that the detailed description thereof will be omitted. However, an ordinary RC low-pass filter or integrator can be used instead.
【0059】さらに、本発明は、従来型に対して一つの
抵抗にのみスイッチトキャパシタ回路を並列に接続して
いるが、その他の抵抗にもスイッチトキャパシタを接続
し、接続の個数を増やすなどの応用例が考えられる。Further, in the present invention, a switched capacitor circuit is connected in parallel only to one resistor to the conventional type, but a switched capacitor is connected to other resistors to increase the number of connections. Examples are possible.
【0060】[0060]
【発明の効果】以上の説明のように、スイッチトキャパ
シタ回路の等価抵抗RSCは式(4)のように容量値C
とサンプリング周波数fsで表される。抵抗R3をスイ
ッチトキャパシタ回路の等価抵抗RSCの並列接続で実
現しているので、その抵抗値R3SCは式(5)で表さ
れる。As described above, the equivalent resistance RSC of the switched-capacitor circuit is expressed by the following equation (4).
And the sampling frequency fs. Since the resistor R3 is realized by connecting the equivalent resistor RSC of the switched capacitor circuit in parallel, the resistance value R3SC is represented by the equation (5).
【0061】したがって、本発明の回路の出力電圧は、
式(1)、式(5)より式(6)のように表すことがで
きる。式(6)よりサンプリング周波数fsを変化させ
れば、電圧レギュレータの出力電圧を変化することでき
る効果がある。Therefore, the output voltage of the circuit of the present invention is
From Expressions (1) and (5), it can be expressed as Expression (6). By changing the sampling frequency fs from the equation (6), there is an effect that the output voltage of the voltage regulator can be changed.
【図1】本発明の第1の実施の形態の基準電圧発生回路
のブロック図である。FIG. 1 is a block diagram of a reference voltage generation circuit according to a first embodiment of the present invention.
【図2】本発明の第1の実施の形態の基準電圧発生回路
の回路図である。FIG. 2 is a circuit diagram of a reference voltage generation circuit according to the first embodiment of the present invention.
【図3】本発明の第2の実施の形態の基準電圧発生回路
の回路図である。FIG. 3 is a circuit diagram of a reference voltage generation circuit according to a second embodiment of the present invention.
【図4】本発明の第1の実施の形態の基準電圧発生回路
の動作を説明するタイムチャートである。FIG. 4 is a time chart illustrating an operation of the reference voltage generation circuit according to the first embodiment of the present invention.
【図5】本発明の第1の実施の形態の基準電圧発生回路
の出力電圧と周波数の関係を説明する図である。FIG. 5 is a diagram illustrating a relationship between an output voltage and a frequency of the reference voltage generation circuit according to the first embodiment of the present invention.
【図6】従来技術の基準電圧発生回路のブロック図であ
る。FIG. 6 is a block diagram of a conventional reference voltage generation circuit.
10 基準電圧発生回路 11,21 バンドギャップ回路 12,13,22,23 スイッチトキャパシタ回路 24,64 アンプ 25,26,65,66 ダイオード 27,28,29,30 接点 R1,R2,R3 抵抗 C1,C2,C3 容量 S1,S2,S3,S4 スイッチ VOUT 出力電圧 10 Reference voltage generation circuit 11, 21 Band gap circuit 12, 13, 22, 23 Switched capacitor circuit 24, 64 Amplifier 25, 26, 65, 66 Diode 27, 28, 29, 30 Contact R1, R2, R3 Resistance C1, C2 , C3 capacitance S1, S2, S3, S4 switch VOUT output voltage
Claims (7)
子より出力するバンドギャップ回路と、 第1の制御クロックを受けて動作する第1のスイッチト
キャパシタ回路と、 前記バンドギャップ出力電圧を受け、その出力を第2の
出力端子より出力するフィルタ手段とを具備し、 前記バンドギャップ出力電圧を前記第1の制御クロック
の周波数により制御することを特徴とする基準電圧発生
回路。1. A bandgap circuit that outputs a bandgap output voltage from a first output terminal; a first switched capacitor circuit that operates in response to a first control clock; A filter means for outputting an output from a second output terminal, wherein the bandgap output voltage is controlled by a frequency of the first control clock.
クを受けて動作する第2のスイッチトキャパシタ回路を
具備し、 前記バンドギャップ出力電圧を前記第2の制御クロック
によりホールド制御することを特徴とする請求項1記載
の基準電圧発生回路。2. The filter unit includes a second switched capacitor circuit that operates in response to a second control clock, and controls the hold of the bandgap output voltage by the second control clock. The reference voltage generating circuit according to claim 1, wherein
御クロックは、同相の信号である請求項2記載の基準電
圧発生回路。3. The reference voltage generation circuit according to claim 2, wherein said first control clock and said second control clock are in-phase signals.
と、第2の抵抗と、第3の抵抗と、演算増幅器と、第1
のダイオードと、第2のダイオードとを具備し、前記第
1の抵抗の一端と前記第1のダイオードとを第1の接点
で直列接続し、前記第2の抵抗の一端と前記第3の抵抗
の一端とを第2の接点で直列接続し、前記第3の抵抗の
他端と前記第2のダイオードとを第3の接点で直列接続
し、前記第1の接点が前記演算増幅器の非反転入力に接
続され、前記第2の接点が前記演算増幅器の反転入力に
接続され、前記演算増幅器の出力と前記第1の抵抗の他
端と前記第2の抵抗の他端とを第4の接点で接続して、
前記第4の接点に前記バンドギャップ出力電圧を出力す
る請求項1,2または3記載の基準電圧発生回路。4. The bandgap circuit includes a first resistor, a second resistor, a third resistor, an operational amplifier, and a first resistor.
And a second diode, one end of the first resistor and the first diode are connected in series at a first contact, and one end of the second resistor and the third resistor Are connected in series at a second contact, the other end of the third resistor and the second diode are connected in series at a third contact, and the first contact is connected to the non-inversion of the operational amplifier. Connected to the input, the second contact is connected to the inverting input of the operational amplifier, and the output of the operational amplifier, the other end of the first resistor, and the other end of the second resistor are connected to a fourth contact. Connect with
4. The reference voltage generation circuit according to claim 1, wherein said bandgap output voltage is output to said fourth contact.
は、前記第3の抵抗に並列接続される請求項4記載の基
準電圧発生回路。5. The reference voltage generating circuit according to claim 4, wherein said first switched capacitor circuit is connected in parallel to said third resistor.
は、前記バンドギャップ出力電圧を受け、前記第2の出
力端子より出力する請求項1,2,3,4または5記載
の基準電圧発生回路。6. The reference voltage generating circuit according to claim 1, wherein said second switched capacitor circuit receives said bandgap output voltage and outputs from said second output terminal.
を、前記バンドギャップ出力電圧を受ける第4の抵抗に
置き換え、前記第2の出力端子より出力する請求項6記
載の基準電圧発生回路。7. The reference voltage generating circuit according to claim 6, wherein said second switched capacitor circuit is replaced with a fourth resistor for receiving said bandgap output voltage, and outputs said signal from said second output terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33662699A JP2001154749A (en) | 1999-11-26 | 1999-11-26 | Reference voltage generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33662699A JP2001154749A (en) | 1999-11-26 | 1999-11-26 | Reference voltage generation circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001154749A true JP2001154749A (en) | 2001-06-08 |
Family
ID=18301109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33662699A Pending JP2001154749A (en) | 1999-11-26 | 1999-11-26 | Reference voltage generation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001154749A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007052718A (en) * | 2005-08-19 | 2007-03-01 | Fujitsu Ltd | Band-gap circuit |
JP2011124854A (en) * | 2009-12-11 | 2011-06-23 | Fujitsu Ltd | Bias circuit and amplifier circuit having the same |
-
1999
- 1999-11-26 JP JP33662699A patent/JP2001154749A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007052718A (en) * | 2005-08-19 | 2007-03-01 | Fujitsu Ltd | Band-gap circuit |
US7236047B2 (en) | 2005-08-19 | 2007-06-26 | Fujitsu Limited | Band gap circuit |
JP4681983B2 (en) * | 2005-08-19 | 2011-05-11 | 富士通セミコンダクター株式会社 | Band gap circuit |
JP2011124854A (en) * | 2009-12-11 | 2011-06-23 | Fujitsu Ltd | Bias circuit and amplifier circuit having the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0508360B1 (en) | Sampled band-gap voltage reference circuit | |
CA2196712C (en) | Resistance bridge and its use in conversion systems | |
US20140132241A1 (en) | Small-circuit-scale reference voltage generating circuit | |
USRE40168E1 (en) | Low power circuit with proper slew rate by automatic adjustment of bias current | |
US6803802B2 (en) | Switched-capacitor integrator | |
JPH0537365A (en) | Phase comparator | |
JP2001320250A (en) | Offset correcting circuit, offset correction voltage generating circuit and integration circuit | |
JP2001154749A (en) | Reference voltage generation circuit | |
JP2753422B2 (en) | Full-wave rectifier circuit | |
JPS61193521A (en) | Analog-digital converting circuit | |
JP3731334B2 (en) | Modulator and oversampled A / D converter | |
JP3931323B2 (en) | Switched capacitor amplifier | |
JP2004064262A (en) | Differential amplifier circuit and reception circuit for radio controlled watch | |
CN112015223B (en) | Reference current source for semiconductor integrated circuit | |
JPH0993086A (en) | Switched capacitor circuit and signal processing circuit using the same | |
JPS5934720A (en) | Voltage control oscillating circuit | |
JPH07297677A (en) | Filter circuit | |
KR100373322B1 (en) | Offset free Automatic frequency tuning circuit for Gm-C filter | |
US20100060324A1 (en) | Voltage/current conversion circuit | |
JPS63217829A (en) | Switched capacitor circuit | |
JPH0772180A (en) | Current-voltage conversion circuit | |
JPH05281266A (en) | Sampling circuit | |
JPS6327114A (en) | Switch control circuit | |
JP2002221541A (en) | Current-voltage conversion device | |
JPH0795690B2 (en) | A / D converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040302 |