JP2001148458A - Power semiconductor module - Google Patents

Power semiconductor module

Info

Publication number
JP2001148458A
JP2001148458A JP33100399A JP33100399A JP2001148458A JP 2001148458 A JP2001148458 A JP 2001148458A JP 33100399 A JP33100399 A JP 33100399A JP 33100399 A JP33100399 A JP 33100399A JP 2001148458 A JP2001148458 A JP 2001148458A
Authority
JP
Japan
Prior art keywords
pair
power semiconductor
relay
semiconductor module
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33100399A
Other languages
Japanese (ja)
Inventor
Goji Horiguchi
剛司 堀口
Takeshi Oi
健史 大井
Hirotaka Muto
浩隆 武藤
Toshiyuki Kikunaga
敏之 菊永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP33100399A priority Critical patent/JP2001148458A/en
Publication of JP2001148458A publication Critical patent/JP2001148458A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

PROBLEM TO BE SOLVED: To provide a power semiconductor module operating stably by a method, where connections between the control board and power semiconductor element of a power semiconductor module is made to be less electromagnetically coupled with a main circuit through which a current flows. SOLUTION: A power semiconductor module has such a structure that a member containing a power semiconductor element 5 is arranged on an insulating board 3, a control board 1 mounted with a control circuit for this member is arranged above the insulating board 3, and the signal terminal of the member and the control circuit of the member are connected with at least a pair of signal wires, where a pair of relay terminals 2 provided between a relay board 13 provided on the insulating board 3 and the control board 1 are made to serve as a part of the signal wires, the relay terminals 2 cross each other at least at a point, when they are projected on a certain plane, and they approach each other at this intersection.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、主として電力変換
装置に用いられる半導体パワーモジュールに関するもの
であり、さらに詳しくは、パワー半導体モジュール内の
パワー半導体素子や種々の検出器とその制御回路とを接
続する一対、あるいはそれ以上のペアをなす信号線の構
造に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor power module mainly used in a power converter, and more particularly, to connecting a power semiconductor element and various detectors in a power semiconductor module to a control circuit therefor. And more than one pair of signal lines.

【０００２】[0002]

【従来の技術】図１４は従来のパワー半導体モジュール
を示す断面構成図である。ここでは、パワー半導体モジ
ュールの一例として、パワー半導体素子にＩＧＢＴを用
い、かつ、短絡、過電流、過熱、及び制御電源電圧低下
に対する保護機能を有するインテリジェント・パワー・
モジュール（以下、ＩＰＭと略す。）について説明す
る。図１２に示すＩＰＭは、文献（タイトル：電力制御
用インテリジェント・パワー・モジュールの使い方、著
者：由宇義珍ら、出典：トランジスタ技術スペシャル
Ｎｏ５４ 特集実践パワーエレクトロニクス入門 ｐ８
４−１０２）に記載されるものであり、図において、１
は制御基板、２は中継端子、３は絶縁基板、４は主電
極、５はパワー半導体素子、６は入出力ピン、７はボン
ディングワイヤ、２０は金属ベース板である。2. Description of the Related Art FIG. 14 is a sectional view showing a conventional power semiconductor module. Here, as an example of the power semiconductor module, an intelligent power module that uses an IGBT as a power semiconductor element and has a protection function against short-circuit, overcurrent, overheating, and control power supply voltage drop.
A module (hereinafter, abbreviated as IPM) will be described. The IPM shown in FIG. 12 is described in the literature (Title: How to Use Intelligent Power Modules for Power Control, Author: Yoshinori Yuu et al., Source: Transistor Technology Special
No. 54 Special Feature Introduction to Power Electronics p8
4-102), and in the figure, 1
Is a control board, 2 is a relay terminal, 3 is an insulating board, 4 is a main electrode, 5 is a power semiconductor element, 6 is an input / output pin, 7 is a bonding wire, and 20 is a metal base plate.

【０００３】図１４に示すＩＰＭでは、両面に銅等の金
属パターンが接着された絶縁基板３が、金属ベース板２
０上にハンダ等の導電性材料により接着されており、絶
縁基板３上面に接着された銅等の金属パターン（図示せ
ず）に実装されたパワー半導体素子５が主電極４と接続
され、主回路を構成している。また、主回路を制御する
制御回路を実装した制御基板１はモジュール内部に収納
され、かつ絶縁基板３の上方に位置し、パワー半導体素
子５と制御基板１は、中継端子２およびボンディングワ
イヤ７により接続される。また、入出力ピン６により、
制御回路の電源電圧や制御信号が入出力される。In the IPM shown in FIG. 14, an insulating substrate 3 having a metal pattern made of copper or the like adhered to both sides is formed of a metal base plate 2.
The power semiconductor element 5 is bonded to the main electrode 4 with a conductive material such as solder, and is mounted on a metal pattern (not shown) such as copper bonded to the upper surface of the insulating substrate 3. Make up the circuit. The control board 1 on which a control circuit for controlling the main circuit is mounted is housed inside the module and is located above the insulating board 3. The power semiconductor element 5 and the control board 1 are connected by the relay terminals 2 and the bonding wires 7. Connected. Also, by the input / output pin 6,
A power supply voltage and a control signal of the control circuit are input and output.

【０００４】一方、ＩＧＢＴモジュールは、ＩＰＭのよ
うな短絡、過電流、過熱、及び制御電源電圧低下に対す
る制御回路を内蔵していないが、モジュール外部に設け
られる制御回路は、モジュールの上面、即ち、ＩＧＢＴ
モジュールにおいてもＩＰＭ同様に、制御回路はモジュ
ール内の絶縁基板３より上方に位置している。On the other hand, the IGBT module does not include a control circuit for short-circuit, overcurrent, overheating, and control power supply voltage drop unlike the IPM, but a control circuit provided outside the module is provided on the upper surface of the module, IGBT
Similarly to the IPM, the control circuit is located above the insulating substrate 3 in the module.

【０００５】次に、制御方法について述べる。短絡ある
いは過電流に対する保護は主回路を流れる電流を検出
し、設定値以上の電流を検出した際、過電流によるチッ
プ破壊を保護するために、ＩＧＢＴのゲートを遮断す
る。過電流の検出方法はいくつかあるが、例えば、ＩＧ
ＢＴチップ上に作成した微小な電流検出用パターンにお
いて、主電流の１／１０００から１／２００００程度の
電流を検出し、電流検出用抵抗の両端の電圧で判別する
方法がある。この方法を以下ではセンスチップ方式と呼
び、このセンスチップ方式において、電流検出用の抵抗
の一端をセンス、他端をセンスエミッタと呼ぶことにす
る。センス・センスエミッタを一対とする電流検出用端
子から中継端子を介して制御回路に信号が入力され、制
御回路上のＩＣにより過電流時にゲートオフするように
制御を行う。他にもロゴスキーコイルやＣＴ（カレント
トランスフォーマ）等の電流検出器を直接モジュールに
内蔵し、これら電流検出器により過電流時に保護する方
法もある。また、ＩＧＢＴチップの過熱保護のためチッ
プ温度が定格値以上にならないよう制御するのが過熱保
護であり、ＩＧＢＴチップ近傍に配置した温度検出器
（例えばサーミスタ等）により、チップ温度に近い基板
温度をモニタし、設定温度以上の温度検出時に、制御回
路上のＩＣによりゲート遮断するように制御する。Next, a control method will be described. The protection against short-circuit or overcurrent detects the current flowing through the main circuit, and when the current equal to or more than the set value is detected, shuts off the gate of the IGBT in order to protect the chip from being damaged by the overcurrent. There are several methods for detecting overcurrent, for example, IG
In a minute current detection pattern created on a BT chip, there is a method of detecting a current of about 1/1000 to 1/20000 of the main current and determining the voltage based on the voltage across the current detection resistor. This method is hereinafter referred to as a sense chip method. In this sense chip method, one end of a current detecting resistor is referred to as a sense, and the other end is referred to as a sense emitter. A signal is input to the control circuit from a current detection terminal having a pair of sense and sense emitters via a relay terminal, and control is performed by an IC on the control circuit so that the gate is turned off when an overcurrent occurs. In addition, there is a method in which a current detector such as a Rogowski coil or a CT (current transformer) is directly built in the module, and the current detector protects against an overcurrent. In order to protect the IGBT chip from overheating, controlling the chip temperature so as not to exceed the rated value is overheating protection. A temperature detector (for example, a thermistor) arranged near the IGBT chip detects a substrate temperature close to the chip temperature. Monitoring is performed, and when a temperature equal to or higher than the set temperature is detected, control is performed so that the gate is cut off by an IC on the control circuit.

【０００６】パワー半導体素子５、中継端子２、ボンデ
ィングワイヤ７、温度検出器１４、電流検出用抵抗２１
と制御基板１とを簡略化した回路図で表したのが図１５
である。図１５において、ハッチを設けた部分が中継端
子２、または中継端子２とボンディングワイヤ７で構成
される信号線に相当しており、これら中継端子２、また
は中継端子２とボンディングワイヤ７を介して、パワー
半導体素子５や温度検出器１４、電流検出用抵抗２１等
の信号端子と制御回路１とが電気的に接続されている。
中継端子のうち、８ａはゲート端子、１６ａはエミッタ
端子、９ａは電流検出用端子のセンス端子、１７ａはセ
ンスエミッタ端子である。The power semiconductor element 5, the relay terminal 2, the bonding wire 7, the temperature detector 14, the current detecting resistor 21
FIG. 15 is a simplified circuit diagram showing the control board 1 and the control board 1.
It is. In FIG. 15, a hatched portion corresponds to the relay terminal 2 or a signal line composed of the relay terminal 2 and the bonding wire 7, and is connected to the relay terminal 2 or the relay terminal 2 and the bonding wire 7 via the bonding wire 7. The signal terminals such as the power semiconductor element 5, the temperature detector 14, and the current detecting resistor 21 are electrically connected to the control circuit 1.
Among the relay terminals, 8a is a gate terminal, 16a is an emitter terminal, 9a is a sense terminal of a current detection terminal, and 17a is a sense emitter terminal.

【０００７】図１６に電流検出方法としてセンスチップ
方式を採用したＩＰＭの絶縁基板３上におけるパワー半
導体素子５、温度検出器１４、電流検出用抵抗２１、及
び第１の中継基板１３の配置の一例を示す。図１６にお
いて、１３は絶縁基板上に配置された第１の中継基板で
あり、パワー半導体素子５、温度検出器１４、および電
流検出用抵抗２１と接続される信号接続端子１５を有す
る。また、第１の中継基板１３には、制御基板１と上記
信号接続端子１５とを接続する中継端子２、パワー半導
体モジュールの動作時の温度をモニターする温度検出器
１４、主回路を流れる電流をモニターする電流検出用抵
抗２１等が実装されている。中継端子２は、前述のよう
に、ゲート端子８ａ、エミッタ端子１６ａ、一対の電流
検出用端子９ａ，１７ａ、及び一対の温度検出用端子よ
りなり、第１の中継基板１３上の信号接続端子１５およ
び制御基板上の信号接続端子を介して、パワー半導体素
子５のゲート端子８ｂやエミッタ端子１６ｂ、電流検出
用抵抗２１、温度検出器１４と制御基板１上の制御回路
とを接続する。なお、図１６の例では、温度検出器１４
や電流検出用抵抗２１が第１の中継基板１３上に配置し
ている例を示したが、必ずしも第１の中継基板１３上に
位置していなくてもよい。FIG. 16 shows an example of the arrangement of the power semiconductor element 5, the temperature detector 14, the current detecting resistor 21, and the first relay board 13 on the IPM insulating substrate 3 employing the sense chip method as the current detecting method. Is shown. In FIG. 16, reference numeral 13 denotes a first relay board arranged on an insulating board, which has a signal connection terminal 15 connected to the power semiconductor element 5, a temperature detector 14, and a current detection resistor 21. The first relay board 13 includes a relay terminal 2 for connecting the control board 1 and the signal connection terminal 15, a temperature detector 14 for monitoring a temperature of the power semiconductor module during operation, and a current flowing through the main circuit. A current detection resistor 21 and the like to be monitored are mounted. As described above, the relay terminal 2 includes the gate terminal 8a, the emitter terminal 16a, the pair of current detection terminals 9a and 17a, and the pair of temperature detection terminals, and the signal connection terminal 15 on the first relay substrate 13. Further, the control circuit on the control board 1 is connected to the gate terminal 8b and the emitter terminal 16b of the power semiconductor element 5, the current detecting resistor 21, the temperature detector 14 via the signal connection terminal on the control board. Note that, in the example of FIG.
Although the example in which the resistor 21 for current detection and the current detection resistor 21 are disposed on the first relay substrate 13 has been described, it is not always necessary to be located on the first relay substrate 13.

【０００８】ゲート電圧、過電流保護用信号や過熱保護
用信号は、すべて、ある基準電位に対する電圧として中
継端子２、または中継端子２とボンディングワイヤ７を
伝送する。例えば、ゲート電圧はエミッタ電位を基準と
しており、ゲート端子８ａとエミッタ端子１６ａが一対
となり、パワー半導体素子５のゲートのオンオフ制御を
行っている。また、電流検出方式として前述のセンスチ
ップ方式を用いた際の過電流保護用信号は、電流検出用
抵抗２１の両端の電圧を信号としており、センス端子９
ａとセンスエミッタ端子１７ａが一対をなしている。過
熱保護用信号は基準温度（例えば０℃）に対する温度が
温度検出器の信号である。過電流保護の方法としてセン
スチップ方式を採用しているＩＰＭでは、ＩＧＢＴチッ
プ上に作成したセンスチップを流れる電流を検出するこ
とにより過電流保護を行うが、第１の中継基板１３上に
実装された電流検出用抵抗２１の両端が、中継端子２を
構成するセンス端子９ａとセンスエミッタ端子１７ａを
介して、制御基板１と接続され、過電流検出時に制御回
路上のＩＣによりゲート遮断するように制御する。過熱
保護用信号についても温度検出器１４の信号が中継端子
２を介して制御基板１に伝送され、設定温度以上の温度
検出時に、制御回路上のＩＣによりゲート遮断するよう
に制御する。The gate voltage, the overcurrent protection signal and the overheat protection signal all transmit the relay terminal 2 or the relay terminal 2 and the bonding wire 7 as a voltage with respect to a certain reference potential. For example, the gate voltage is based on the emitter potential, and the gate terminal 8a and the emitter terminal 16a are paired to perform on / off control of the gate of the power semiconductor element 5. The overcurrent protection signal when the above-described sense chip method is used as the current detection method uses the voltage at both ends of the current detection resistor 21 as a signal, and
a and the sense emitter terminal 17a form a pair. The overheat protection signal is a signal from the temperature detector that has a temperature relative to a reference temperature (for example, 0 ° C.). In the IPM adopting the sense chip method as the overcurrent protection method, the overcurrent protection is performed by detecting the current flowing through the sense chip created on the IGBT chip, but is mounted on the first relay board 13. Both ends of the current detection resistor 21 are connected to the control board 1 via the sense terminal 9a and the sense emitter terminal 17a forming the relay terminal 2, and the gate on the control circuit is cut off when an overcurrent is detected. Control. As for the overheat protection signal, the signal of the temperature detector 14 is transmitted to the control board 1 via the relay terminal 2, and when a temperature equal to or higher than the set temperature is detected, the IC on the control circuit controls the gate to be cut off.

【０００９】次に、中継端子２の形状であるが、制御基
板１が絶縁基板３の上方に位置しているＩＰＭにおいて
は、図１７に示すような棒状であったり、あるいは、図
１８や図１９に示すように、熱応力を緩和することを目
的として、中継端子２の中間部に曲げ加工を施してい
る。図１８は中継端子全体の形状がＳ字型となるように
端子中間部にベンドを設けた例、図１９は端子中間部の
形状をＣ字型としている例である。このような端子中間
部にベンド部を有している中継端子は、一般にベンド部
が同一方向となるように配置されている。Next, regarding the shape of the relay terminal 2, in an IPM in which the control board 1 is located above the insulating board 3, a rod shape as shown in FIG. As shown in FIG. 19, the intermediate portion of the relay terminal 2 is bent to reduce thermal stress. FIG. 18 shows an example in which a bend is provided in a terminal intermediate portion so that the shape of the entire relay terminal becomes S-shaped, and FIG. 19 shows an example in which the shape of the terminal intermediate portion is C-shaped. Such a relay terminal having a bend portion in the terminal intermediate portion is generally arranged such that the bend portions are in the same direction.

【００１０】このように、従来のパワー半導体モジュー
ルでは、第１の中継基板１３と制御基板１との間に設け
られる中継端子２の構造は図１７に示すような棒状であ
ったり、あるいは、図１８や図１９に示すように端子の
中間部にベンド部を有する形状をしている。中継端子２
は、任意の信号線とその基準電位線の電圧を検出し制御
回路に信号を伝送する部材であり、制御回路のＩＣによ
り制御を行う。ここで、例えば中継端子のゲート端子と
エミッタ端子といった一対の信号線が距離ｄだけ離れて
おり、また、中継端子の高さをｈとした場合、例えば図
１７に示すように、中継端子の形状が棒状の場合、ｄ×
ｈの面積を有する閉ループが形成される。また、中継端
子にベンド部を有していても、ベンド部が同一方向に配
置されている場合、同様に、ｄ×ｈの面積を有する閉ル
ープが形成される。このような閉ループが形成されてい
るとき、パワー半導体モジュールがスイッチングする
と、スイッチングにより発生する磁束がこのような閉ル
ープと鎖交し、電磁誘導により誘導電圧が発生すること
になる。As described above, in the conventional power semiconductor module, the structure of the relay terminal 2 provided between the first relay board 13 and the control board 1 is rod-shaped as shown in FIG. As shown in FIG. 18 and FIG. 19, the terminal has a shape having a bend in the middle of the terminal. Relay terminal 2
Is a member for detecting the voltage of an arbitrary signal line and its reference potential line and transmitting a signal to a control circuit, which is controlled by an IC of the control circuit. Here, for example, when a pair of signal lines such as a gate terminal and an emitter terminal of the relay terminal are separated by a distance d and the height of the relay terminal is h, for example, as shown in FIG. If is a bar, d ×
A closed loop having an area of h is formed. Even if the relay terminal has a bend, if the bends are arranged in the same direction, a closed loop having an area of d × h is similarly formed. When the power semiconductor module switches while such a closed loop is formed, the magnetic flux generated by the switching links with the closed loop, and an induced voltage is generated by electromagnetic induction.

【００１１】[0011]

【発明が解決しようとする課題】パワー半導体モジュー
ルは主として電力変換装置として使用されるが、この場
合、パワー半導体モジュールと直流平滑用コンデンサ及
び負荷とは図２０に示すように、外部配線導体１８ａ、
１８ｂを用いて接続する。外部配線導体１８ａ、１８ｂ
はパワー半導体モジュールのケース上面の主電極４とボ
ルト１９により接続される。ここで、容量の大きなパワ
ー半導体モジュールを用いる場合、パワー半導体モジュ
ール内部の主回路配線、あるいは、直流平滑用コンデン
サ及び負荷と接続している外部配線導体１８ａ、１８ｂ
には大電流が流れる。パワー半導体モジュール内部の主
回路配線あるいは外部配線導体を電流が流れると、その
周囲には磁束が発生し、また磁束が時間的に変化するた
め、閉ループと電磁結合が生じる。電磁結合により例え
ばゲートエミッタ間の電圧に、誘導電圧が重畳するとパ
ワー半導体素子やパワー半導体モジュールの動作に影響
を及ぼす可能性がある。The power semiconductor module is mainly used as a power converter. In this case, the power semiconductor module, the DC smoothing capacitor and the load are connected to the external wiring conductors 18a and 18a as shown in FIG.
18b. External wiring conductors 18a, 18b
Is connected to the main electrode 4 on the upper surface of the case of the power semiconductor module by a bolt 19. Here, when a power semiconductor module having a large capacity is used, the main circuit wiring inside the power semiconductor module or the external wiring conductors 18a and 18b connected to a DC smoothing capacitor and a load are used.
A large current flows through. When a current flows through the main circuit wiring or the external wiring conductor inside the power semiconductor module, a magnetic flux is generated around the main circuit wiring and the magnetic flux changes with time, so that a closed loop and electromagnetic coupling occur. For example, when an induced voltage is superimposed on a voltage between a gate and an emitter due to electromagnetic coupling, the operation of a power semiconductor element or a power semiconductor module may be affected.

【００１２】電磁結合の大きさは、磁束の時間的変化の
割合が一定の時、磁束密度と鎖交面積に比例する。ま
た、電磁結合により発生する誘導電圧は磁束の発生要因
である電流の大きさに比例する。従って、パワー半導体
モジュールあるいは電力変換装置を安定に動作させるた
めには、電磁結合を減らすことが重要となる。特に、大
容量のパワー半導体モジュールを用いた電鉄用等の電力
変換装置では、外部配線導体あるいはパワーモジュール
内の主回路配線を流れる電流値が大きいため、なおさら
重要な課題である。The magnitude of electromagnetic coupling is proportional to the magnetic flux density and the interlinkage area when the rate of change of magnetic flux over time is constant. Further, the induced voltage generated by the electromagnetic coupling is proportional to the magnitude of the current which is a factor of generating the magnetic flux. Therefore, in order to operate the power semiconductor module or the power converter stably, it is important to reduce electromagnetic coupling. In particular, in a power conversion device for electric railways or the like using a large-capacity power semiconductor module, the current flowing through the external wiring conductor or the main circuit wiring in the power module is large, which is an even more important problem.

【００１３】本発明は上記のような課題を解決するため
になされたもので、特にスイッチング動作時に発生する
磁束と、パワー半導体モジュールにおけるパワー半導体
素子を含む部材とその制御回路とを接続する接合部にお
ける電磁結合を小さくし、電磁ノイズの影響を受け難
く、安定に動作するパワー半導体モジュールを提供する
ことを目的とするものである。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and more particularly, a joint for connecting a magnetic flux generated during a switching operation, a member including a power semiconductor element in a power semiconductor module, and a control circuit therefor. It is an object of the present invention to provide a power semiconductor module in which the electromagnetic coupling in the device is reduced, and the power semiconductor module is less affected by electromagnetic noise and operates stably.

【００１４】[0014]

【課題を解決するための手段】本発明の第１の構成によ
るパワー半導体モジュールは、絶縁基板上にパワー半導
体素子を含む部材が配置され、上記部材の信号端子と、
上記部材の制御回路とが少なくとも一対の信号線によっ
て接続されるパワー半導体モジュールにおいて、上記一
対の信号線は、ある平面に投影したとき、少なくとも一
箇所で交差し、上記交差点で互いの距離が近接するよう
にしたものである。According to a first aspect of the present invention, there is provided a power semiconductor module in which a member including a power semiconductor element is disposed on an insulating substrate.
In a power semiconductor module in which the control circuit of the member is connected by at least a pair of signal lines, the pair of signal lines intersect at at least one point when projected onto a plane, and the distance between the two at the intersection is short It is something to do.

【００１５】また、本発明の第２の構成によるパワー半
導体モジュールは、第１の構成において、絶縁基板上に
設けられた中継基板と、上記絶縁基板の上方に配置さ
れ、制御回路を実装した制御基板との間に設けられた一
対の中継端子が一対の信号線の一部を構成するととも
に、上記一対の中継端子は、ある平面に投影したとき、
少なくとも一箇所で交差し、上記交差点で互いの距離が
近接するようにしたものである。Further, the power semiconductor module according to the second configuration of the present invention, in the first configuration, includes a relay board provided on the insulating substrate, and a control board disposed above the insulating substrate and mounted with a control circuit. A pair of relay terminals provided between the substrate and a part of a pair of signal lines, and the pair of relay terminals, when projected on a certain plane,
It crosses at least at one point, and the distance between them is close at the intersection.

【００１６】また、本発明の第３の構成によるパワー半
導体モジュールは、第２の構成において、一対の中継端
子をある平面に投影したときに、上記一対の中継端子と
制御基板と中継基板とにより作られる領域が最大の面積
を示す平面において、上記一対の中継端子が少なくとも
１箇所で交差し、上記交差点で、上記一対の中継端子が
複数の閉ループに分割される時、上記各閉ループに誘起
される誘起電圧の合計がほぼ零となるように、上記一対
の中継端子の形状を工夫したものである。Further, in the power semiconductor module according to the third configuration of the present invention, in the second configuration, when the pair of relay terminals are projected onto a certain plane, the power semiconductor module includes the pair of relay terminals, the control board, and the relay board. When the pair of relay terminals intersects at least at one point on a plane where the region to be formed has the largest area, and at the intersection, the pair of relay terminals is divided into a plurality of closed loops, the induction is induced in each of the closed loops. The shape of the pair of relay terminals is devised so that the total of induced voltages becomes substantially zero.

【００１７】また、本発明の第４の構成によるパワー半
導体モジュールは、第１の構成において、一対の信号線
の一部を一対のボンディングワイヤで構成するととも
に、上記一対のボンディングワイヤは、ある平面に投影
したとき、少なくとも一箇所で交差し、上記交差点で互
いの距離が近接するようにしたものである。Further, in the power semiconductor module according to the fourth configuration of the present invention, in the first configuration, a part of the pair of signal lines is formed by a pair of bonding wires, and the pair of bonding wires is formed in a plane. Are projected at least at one point, and the distances are close to each other at the intersection.

【００１８】また、本発明の第５の構成によるパワー半
導体モジュールは、第４の構成において、その両端が絶
縁基板上の部材に設けられた信号端子に接続された一対
のボンディングワイヤが、一対の信号線の一部を構成
し、かつ上記一対のボンディングワイヤは絶縁基板上に
配置された中継基板上で交差するとともに、上記一対の
ボンディングワイヤを上記絶縁基板上に投影したとき
に、上記交差点で、上記一対のボンディングワイヤが複
数の閉ループに分割される時、上記各閉ループに誘起さ
れる誘起電圧の合計がほぼ零となるような位置に、上記
中継基板を設置したものである。Further, in the power semiconductor module according to the fifth configuration of the present invention, in the fourth configuration, a pair of bonding wires, both ends of which are connected to signal terminals provided on a member on the insulating substrate, are formed by a pair of bonding wires. A part of the signal line is formed, and the pair of bonding wires intersect on the relay substrate disposed on the insulating substrate, and when the pair of bonding wires are projected on the insulating substrate, When the pair of bonding wires is divided into a plurality of closed loops, the relay board is disposed at a position where the sum of induced voltages induced in each of the closed loops becomes substantially zero.

【００１９】また、本発明の第６の構成によるパワー半
導体モジュールは、第１の構成において、一対の信号線
の一部を、ボンディングワイヤと、絶縁基板上の中継基
板に設けた配線パターンとで構成するとともに、上記配
線パターンと上記ボンディングワイヤとが、ある平面に
投影したとき、少なくとも一箇所で交差するようにした
ものである。Further, in the power semiconductor module according to the sixth configuration of the present invention, in the first configuration, a part of the pair of signal lines is formed by bonding wires and a wiring pattern provided on a relay substrate on an insulating substrate. In addition, the wiring pattern and the bonding wire intersect at least at one point when projected onto a certain plane.

【００２０】また、本発明の第７の構成によるパワー半
導体モジュールは、第１の構成において、一対の信号線
の一部を、絶縁基板上の中継基板に設けた一対の配線パ
ターンで構成するとともに、上記一対の配線パターン
が、少なくとも一箇所で絶縁層を介して交差するように
したものである。Further, in the power semiconductor module according to the seventh configuration of the present invention, in the first configuration, a part of the pair of signal lines is formed by a pair of wiring patterns provided on a relay substrate on the insulating substrate. The pair of wiring patterns intersect at least at one position via an insulating layer.

【００２１】[0021]

【発明の実施の形態】実施の形態１．図１は、本発明の
実施の形態１に係るパワー半導体モジュールの構成を簡
略化して示す鳥瞰図である。図において、１は制御基
板、２は中継端子、３は絶縁基板、５はパワー半導体素
子、７はボンディングワイヤ、８ｂは半導体素子５のゲ
ート端子、９ｂは半導体素子５のセンス端子、１６ｂは
半導体素子５のエミッタ端子、１３は第１の中継基板、
１４は温度検出器、２１は電流検出用抵抗２１である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a bird's-eye view showing a simplified configuration of the power semiconductor module according to Embodiment 1 of the present invention. In the figure, 1 is a control substrate, 2 is a relay terminal, 3 is an insulating substrate, 5 is a power semiconductor element, 7 is a bonding wire, 8b is a gate terminal of the semiconductor element 5, 9b is a sense terminal of the semiconductor element 5, 16b is a semiconductor. An emitter terminal of the element 5, 13 is a first relay board,
14 is a temperature detector, 21 is a current detecting resistor 21.

【００２２】パワー半導体素子５は絶縁基板３上に接着
された銅等の金属パターン上（図示せず）に実装されて
いる。また、主回路を制御する制御回路を実装した制御
基板１は、絶縁基板３の上方に位置している。パワー半
導体素子５のゲート端子８ｂとエミッタ端子１６ｂは、
ボンディングワイヤ７と中継端子２により、第１の中継
基板１３を介して、それぞれ制御基板１のゲート接続端
子、エミッタ接続端子と接続される。制御回路から中継
端子２、ボンディングワイヤ７を介して、パワー半導体
素子のゲートにオンオフ信号（ゲート電圧）が入力され
る。また、半導体素子５のセンス端子９ｂは、パワー半
導体素子５上に作成された微小電流検出用パターンで、
主電流の１／１０００から１／２００００程度の電流を
検出するセンサである。センス端子９ｂはボンディング
ワイヤ７を介して中継端子２と電気的に接続され、ま
た、電流検出用抵抗２１を介して他の中継端子とも接続
される。このようにして、電流検出用抵抗２１の両端の
電圧が制御回路に入力され、設定値以上の電流検出時
に、ゲート遮断するように制御する。また、第１の中継
基板１３上に温度検出器１４が設けられており、チップ
温度に近い基板温度をモニタし、温度検出器１４の出力
が中継端子を介して制御回路に入力され、設定温度以上
の温度検出時に、ゲート遮断するように制御する。The power semiconductor element 5 is mounted on a metal pattern (not shown) of copper or the like adhered on the insulating substrate 3. The control board 1 on which a control circuit for controlling the main circuit is mounted is located above the insulating board 3. The gate terminal 8b and the emitter terminal 16b of the power semiconductor element 5
The bonding wire 7 and the relay terminal 2 are connected to the gate connection terminal and the emitter connection terminal of the control board 1 via the first relay board 13, respectively. An on / off signal (gate voltage) is input from the control circuit to the gate of the power semiconductor element via the relay terminal 2 and the bonding wire 7. The sense terminal 9b of the semiconductor element 5 is a minute current detection pattern formed on the power semiconductor element 5,
This sensor detects a current of about 1/1000 to 1/20000 of the main current. The sense terminal 9b is electrically connected to the relay terminal 2 via the bonding wire 7, and is also connected to another relay terminal via the current detecting resistor 21. In this way, the voltage at both ends of the current detection resistor 21 is input to the control circuit, and control is performed so as to shut off the gate when a current equal to or greater than the set value is detected. Further, a temperature detector 14 is provided on the first relay substrate 13 to monitor a substrate temperature close to the chip temperature, and an output of the temperature detector 14 is input to a control circuit via a relay terminal, and a set temperature is set. At the time of the above temperature detection, control is performed to shut off the gate.

【００２３】本実施の形態１によるパワー半導体モジュ
ールにおいて、中継端子２の形状は、中間部において曲
げ加工がなされ、中継端子全体がＳ字型をしており、さ
らに、中継端子２は、図１に示すように一対の隣接する
中継端子２が、逆方向に取り付けられ、制御基板１と絶
縁基板３との間において、ある平面に投影したとき、一
点が交差し、上記交差点で互いの距離が近接するように
なされている。図２は一対の中継端子２を上から見た図
である。上記一対の隣接する中継端子２は、一対の信号
線の一部を構成しており、ゲート端子とエミッタ端子、
一対の過電流保護用端子、一対の過熱保護用端子よりな
る。これら一対の中継端子２が第１の中継基板１３およ
び制御基板１上で隣接する距離をｄ、中継端子２の高さ
をｈとすると、ｄ×ｈの面積の閉ループが形成される
が、図１に示すように、一対の中継端子２を一箇所で交
差させることにより、閉ループは２分割される。その交
差箇所が閉ループの中間地点であれば、電磁誘導による
誘起電圧は、分割された閉ループの両隣でほぼ等しく、
かつ、隣同士の電圧は逆向きであるため互いに打ち消さ
れる。特に、交差点の数を増やし、閉ループを多数の微
小ループに分割すればするほどその効果は大きい。In the power semiconductor module according to the first embodiment, the shape of the relay terminal 2 is such that a bending process is performed at an intermediate portion, and the entire relay terminal has an S-shape. As shown in FIG. 2, a pair of adjacent relay terminals 2 are attached in opposite directions, and when projected onto a certain plane between the control board 1 and the insulating board 3, one point intersects and the distance between the control board 1 and the insulating board 3 is reduced. It is made to be close. FIG. 2 is a view of the pair of relay terminals 2 as viewed from above. The pair of adjacent relay terminals 2 constitute a part of the pair of signal lines, and include a gate terminal, an emitter terminal,
It consists of a pair of overcurrent protection terminals and a pair of overheat protection terminals. Assuming that the distance between the pair of relay terminals 2 adjacent to each other on the first relay board 13 and the control board 1 is d and the height of the relay terminals 2 is h, a closed loop having an area of d × h is formed. As shown in FIG. 1, the closed loop is divided into two by crossing the pair of relay terminals 2 at one place. If the intersection is the middle point of the closed loop, the induced voltage due to electromagnetic induction is almost equal on both sides of the divided closed loop,
In addition, since the voltages of the adjacent ones are in opposite directions, they are mutually canceled. In particular, the effect increases as the number of intersections is increased and the closed loop is divided into a large number of minute loops.

【００２４】このように、一対の中継端子２を、絶縁基
板３と制御基板１の中間において、少なくとも一箇所で
交差させることにより、電力変換装置を構成するパワー
半導体モジュールのスイッチング時に、パワー半導体モ
ジュール上部に配設された外部配線導体を流れる電流、
あるいはパワー半導体モジュール内部の主回路配線を流
れる電流と、閉ループを形成する中継端子部との間に生
じる電磁結合を小さくすることができるため、制御回路
が誤動作することなく、安定に動作するパワー半導体モ
ジュールを提供することができる。As described above, the pair of relay terminals 2 are crossed at at least one position between the insulating substrate 3 and the control substrate 1 so that the power semiconductor module constituting the power converter can be switched at the time of switching. Current flowing through the external wiring conductors arranged at the top,
Alternatively, the electromagnetic coupling generated between the current flowing through the main circuit wiring inside the power semiconductor module and the relay terminal forming the closed loop can be reduced, so that the power semiconductor that operates stably without malfunctioning of the control circuit Modules can be provided.

【００２５】なお、図１の例では、電流検出方法とし
て、センスチップ方式を採用した例を示したが、ロゴス
キーコイルやＣＴ（カレントトランスフォーマ）等の電
流センサを用いていても、これら電流センサの出力と接
続される信号線と基準電位信号線が中継端子部において
少なくとも一箇所で交差していればよい。さらに、図１
の例では、温度検出器１４が第１の中継基板１３上に配
置されているが、パワー半導体素子５の近傍に配置され
ていれば、必ずしも第１の中継基板１３上に配置されて
なくともよく、温度検出器の出力と接続される信号線と
基準電位信号線が中継端子部において少なくとも一箇所
で交差していればよい。FIG. 1 shows an example in which a sense chip method is employed as a current detection method. However, even if a current sensor such as a Rogowski coil or a CT (current transformer) is used, these current sensors may be used. It is only necessary that the signal line connected to the output of the relay terminal and the reference potential signal line intersect at least at one point in the relay terminal portion. Further, FIG.
In the example, the temperature detector 14 is disposed on the first relay substrate 13. However, if the temperature detector 14 is disposed near the power semiconductor element 5, the temperature detector 14 does not necessarily have to be disposed on the first relay substrate 13. It is sufficient that the signal line connected to the output of the temperature detector and the reference potential signal line intersect at least at one point in the relay terminal portion.

【００２６】実施の形態２．図３は、本発明の実施の形
態２によるパワー半導体モジュールの構成を簡略化して
示す鳥瞰図である。図３においては、熱応力を緩和する
ために、中間部において曲げ加工が施され、端子中間部
形状がＣ字型をした一対の中継端子２が、Ｃ字型のベン
ド部が対向するように、かつ、一対の中継端子をある平
面に投影したときに、上記ベント部で交差するように取
り付けられている。図４に一対の中継端子をある平面に
投影したときの交差の状態を示す。図４は一対の中継端
子と制御基板と中継基板とにより作られる領域が最大の
面積を示す平面における交差の状態を示している。一対
の中継端子２は２箇所で交差し、交差点で、一対の中継
端子２が３つの閉ループに分割されている。この時、各
閉ループの面積Ｓ１、Ｓ２、Ｓ３を、Ｓ１＋Ｓ３＝Ｓ２
となるように構成すれば、上記各閉ループに誘起される
誘起電圧の合計がほぼ零となり、中継端子部全体におい
て発生する誘導電圧を小さくすることができる。これに
より、制御回路が誤動作することがなく、安定に動作す
るパワー半導体モジュールを提供することができる。Embodiment 2 FIG. FIG. 3 is a bird's-eye view showing a simplified configuration of the power semiconductor module according to the second embodiment of the present invention. In FIG. 3, in order to reduce thermal stress, a bending process is performed at an intermediate portion, and a pair of relay terminals 2 whose terminal intermediate portions have a C-shape are arranged such that a C-shaped bend portion is opposed. And, when the pair of relay terminals are projected on a certain plane, they are attached so as to intersect at the vent portion. FIG. 4 shows a state of intersection when a pair of relay terminals is projected on a certain plane. FIG. 4 shows a state in which a region formed by the pair of relay terminals, the control board, and the relay board intersects on a plane showing the maximum area. The pair of relay terminals 2 intersect at two places, and at the intersection, the pair of relay terminals 2 are divided into three closed loops. At this time, the areas S1, S2, and S3 of each closed loop are calculated as S1 + S3 = S2
With this configuration, the sum of the induced voltages induced in each of the closed loops becomes substantially zero, and the induced voltage generated in the entire relay terminal portion can be reduced. This makes it possible to provide a power semiconductor module that operates stably without malfunction of the control circuit.

【００２７】なお、図３においては、パワー半導体素子
のゲート端子８ｂおよびエミッタ端子１６ｂと接続され
る一対の中継端子２が交差している例を示しているが、
温度検出器、あるいは電流検出用抵抗両端と接続される
一対の中継端子が交差していてもよい。FIG. 3 shows an example in which a pair of relay terminals 2 connected to the gate terminal 8b and the emitter terminal 16b of the power semiconductor element intersect.
A pair of relay terminals connected to both ends of the temperature detector or the current detection resistor may cross.

【００２８】実施の形態３．図５は、本発明の実施の形
態３によるパワー半導体モジュールの構成を簡略化して
示す鳥瞰図である。図５において、制御回路と接続され
る中継端子２は、第１の中継基板１３上に設けられた信
号接続端子（図示せず）と接続され、さらに第１の中継
基板１３上の信号接続端子とパワー半導体素子とがボン
ディングワイヤ７により接続される。本実施の形態は、
パワー半導体素子を含む部材の信号端子と、上記部材の
制御回路とを接続する、一対の中継端子２と一対のボン
ディングワイヤ７により構成された一対の信号線におい
て、一対の中継端子２をある平面に投影したときに交差
するように取り付けるとともに、一対のボンディングワ
イヤ７が、ある平面に投影したとき、少なくとも一箇所
で交差し、上記交差点で互いの距離が近接するようにし
たものである。Embodiment 3 FIG. 5 is a bird's-eye view showing a simplified configuration of the power semiconductor module according to the third embodiment of the present invention. In FIG. 5, the relay terminal 2 connected to the control circuit is connected to a signal connection terminal (not shown) provided on the first relay board 13, and further connected to a signal connection terminal on the first relay board 13. And the power semiconductor element are connected by a bonding wire 7. In this embodiment,
In a pair of signal lines formed by a pair of relay terminals 2 and a pair of bonding wires 7 for connecting a signal terminal of a member including a power semiconductor element and a control circuit of the member, a pair of relay terminals 2 are formed on a plane. The projections are mounted so that they intersect each other when projected onto a plane, and the pair of bonding wires 7 intersect at least at one point when projected onto a certain plane, and the distances between the bonding wires 7 are short at the intersections.

【００２９】図５において、一対のボンディングワイヤ
７がその中間部において交差することにより、ボンディ
ングワイヤ部における閉ループは２分割される。スイッ
チング時に発生する磁束による誘起電圧は、分割された
閉ループの両隣でほぼ等しく、かつ、隣同士の電圧は逆
向きであるため互いに打ち消される。このように、一対
の信号線において、一対の中継端子のみならず、一対の
ボンディングワイヤを少なくとも一箇所で交差させるこ
とにより、電力変換装置を構成するパワー半導体モジュ
ールがスイッチングした際に、パワー半導体モジュール
上に位置する外部配線導体、あるいは、パワー半導体モ
ジュール内部の主回路配線を流れる電流と、ボンディン
グワイヤ部との間に生じる電磁結合を小さくすることが
できるため、制御回路が誤動作することがなく、安定に
動作するパワー半導体モジュールを提供することができ
る。In FIG. 5, a closed loop in the bonding wire portion is divided into two by a pair of bonding wires 7 intersecting at an intermediate portion thereof. The induced voltage due to the magnetic flux generated at the time of switching is substantially equal on both sides of the divided closed loop, and the voltages on the adjacent sides are opposite to each other, so that they are mutually canceled. As described above, in the pair of signal lines, not only the pair of relay terminals but also the pair of bonding wires are crossed at at least one place, so that when the power semiconductor module constituting the power converter is switched, the power semiconductor module is switched. Since the electromagnetic coupling generated between the external wiring conductor located above or the main circuit wiring inside the power semiconductor module and the bonding wire portion can be reduced, the control circuit does not malfunction. A power semiconductor module that operates stably can be provided.

【００３０】なお、図５では中継端子２の形状が中間部
にＣ字型のベンドを有する形状の例を示したが、図１に
示したような形状であってもよい。また、中継端子とボ
ンディングワイヤで構成される一対の信号線のうち、一
対のボンディングワイヤ７のみが交差するようにしても
よい。また、パワー半導体素子５のゲート端子８ｂおよ
びエミッタ端子１６ｂと接続される一対のボンディング
ワイヤ７が交差している例を示したが、電流検出用端
子、温度検出用端子と接続される一対のボンディングワ
イヤが交差していてもよいことはいうまでもない。Although FIG. 5 shows an example in which the shape of the relay terminal 2 has a C-shaped bend in the middle part, the shape as shown in FIG. 1 may be used. Alternatively, of the pair of signal lines formed by the relay terminal and the bonding wires, only the pair of bonding wires 7 may intersect. Also, an example is shown in which a pair of bonding wires 7 connected to the gate terminal 8b and the emitter terminal 16b of the power semiconductor element 5 intersect, but a pair of bonding wires connected to the current detection terminal and the temperature detection terminal are shown. It goes without saying that the wires may cross.

【００３１】図６は、本発明の実施の形態３によるパワ
ー半導体モジュールの他の例を示す鳥瞰図である。温度
検出器１４の信号線と温度検出器１４の基準電位信号線
とが交差している例を示したものである。このように、
一対の信号線を構成する一対のボンディングワイヤを交
差させることにより、電力変換装置を構成するパワー半
導体モジュールがスイッチングした際に、パワー半導体
モジュール上に位置する外部配線導体、あるいはパワー
半導体モジュール内部の主回路配線を流れる電流と、閉
ループを形成するボンディングワイヤ部との間に生じる
電磁結合を小さくすることができるため、制御回路が誤
動作することがなく、安定に動作するパワー半導体モジ
ュールを提供することができる。FIG. 6 is a bird's-eye view showing another example of the power semiconductor module according to the third embodiment of the present invention. This shows an example in which a signal line of the temperature detector 14 and a reference potential signal line of the temperature detector 14 intersect. in this way,
By crossing a pair of bonding wires constituting a pair of signal lines, when a power semiconductor module constituting the power converter is switched, an external wiring conductor located on the power semiconductor module or a main part inside the power semiconductor module is switched. Since the electromagnetic coupling generated between the current flowing through the circuit wiring and the bonding wire forming a closed loop can be reduced, it is possible to provide a power semiconductor module that operates stably without malfunction of the control circuit. it can.

【００３２】また、図６において、１４は温度検出器を
表しているが、１４がロゴスキーコイルやＣＴ（カレン
トトランスフォーマ）等の電流検出器であっても同等の
効果が得られる。In FIG. 6, reference numeral 14 denotes a temperature detector, but the same effect can be obtained even if 14 is a current detector such as a Rogowski coil or a CT (current transformer).

【００３３】実施の形態４．図７は、本発明の実施の形
態４によるパワー半導体モジュールの構成を簡略化して
示す鳥瞰図である。図において、１０は絶縁基板３上に
設けられた第２の中継基板、７１はパワー半導体素子５
と第２の中継基板１０とを接続する第１のボンディング
ワイヤ、７２は第２の中継基板１０と中継端子２とを接
続する第２のボンディングワイヤである。本実施の形態
においては、パワー半導体素子５と第１の中継基板１３
とを接続する一対のボンディングワイヤ７が、第１のボ
ンディングワイヤ７１と第２のボンディングワイヤ７２
とで構成され、第１のボンディングワイヤ７１及び第２
のボンディングワイヤ７２がともに交差している。Embodiment 4 FIG. FIG. 7 is a simplified bird's-eye view showing a configuration of a power semiconductor module according to Embodiment 4 of the present invention. In the figure, reference numeral 10 denotes a second relay substrate provided on the insulating substrate 3 and 71 denotes a power semiconductor element 5
A first bonding wire 72 connects the second relay board 10 to the relay terminal 2, and a second bonding wire 72 connects the second relay board 10 to the relay terminal 2. In the present embodiment, the power semiconductor element 5 and the first relay substrate 13
Are connected by a first bonding wire 71 and a second bonding wire 72.
The first bonding wire 71 and the second bonding wire 71
Bonding wires 72 cross each other.

【００３４】このように、パワー半導体素子５と第１の
中継基板１３との間に第２の中継基板１０を設けること
により、パワー半導体素子５と中継端子２とを接続する
一対のボンディングワイヤ７を２箇所で容易に交差させ
ることができる。閉ループを多数の微小ループに分割す
ることにより、電磁結合を小さくすることができる。従
って、パワー半導体素子５と中継端子２間に第２の中継
基板１０を設けることにより、ボンディングワイヤ部に
おける閉ループの分割数を容易に増やすことができ、電
力変換装置を構成するパワー半導体モジュールがスイッ
チングした際に、パワー半導体モジュール上に位置する
外部配線導体、あるいは、パワー半導体モジュール内部
の主回路配線を流れる電流と、閉ループを形成するボン
ディングワイヤ部との間に生じる電磁結合を小さくする
ことができるため、制御回路が誤動作することがなく、
安定に動作するパワー半導体モジュールを提供すること
ができる。As described above, by providing the second relay board 10 between the power semiconductor element 5 and the first relay board 13, a pair of bonding wires 7 connecting the power semiconductor element 5 and the relay terminal 2 are provided. Can easily be crossed at two places. By dividing the closed loop into a number of minute loops, electromagnetic coupling can be reduced. Accordingly, by providing the second relay substrate 10 between the power semiconductor element 5 and the relay terminal 2, the number of divided closed loops in the bonding wire portion can be easily increased, and the power semiconductor module constituting the power converter can be switched. Then, the electromagnetic coupling generated between the external wiring conductor located on the power semiconductor module or the current flowing through the main circuit wiring inside the power semiconductor module and the bonding wire forming the closed loop can be reduced. Therefore, the control circuit does not malfunction,
A power semiconductor module that operates stably can be provided.

【００３５】なお、図７では絶縁基板３上に第２の中継
基板１０を設けて、パワー半導体素子５と中継端子２と
を接続する一対のボンディングワイヤを２箇所で交差す
るようにしたが、絶縁基板３上にさらに第３、第４…の
中継基板を設け、一対のボンディングワイヤをさらに複
数の箇所で交差するようにしてもよい。In FIG. 7, the second relay substrate 10 is provided on the insulating substrate 3 so that a pair of bonding wires connecting the power semiconductor element 5 and the relay terminal 2 intersect at two places. The third, fourth,... Relay substrates may be further provided on the insulating substrate 3, and the pair of bonding wires may further intersect at a plurality of locations.

【００３６】また、図７ではパワー半導体素子５のゲー
ト端子８ｂおよびエミッタ端子１６ｂと接続される一対
のボンディングワイヤ７が２箇所で交差している例を示
したが、電流検出用端子と接続されるボンディングワイ
ヤ、あるいは温度検出用端子と接続されるボンディング
ワイヤが交差していてもよい。また、更に中継端子２の
形状が図１に示したように交差していてもよい。FIG. 7 shows an example in which a pair of bonding wires 7 connected to the gate terminal 8b and the emitter terminal 16b of the power semiconductor element 5 intersect at two places, but are connected to a current detection terminal. Bonding wires or bonding wires connected to the temperature detection terminals may intersect. Further, the shape of the relay terminals 2 may intersect as shown in FIG.

【００３７】実施の形態５．図８は、本発明の実施の形
態５に係るパワー半導体モジュールの構成を簡略化して
示す鳥瞰図である。実施の形態３、４に示した例では、
一対のボンディングワイヤを絶縁基板３の上方にて一箇
所または２箇所で交差させた例を示したが、絶縁基板３
の上方にて一対のボンディングワイヤを交差させるのは
実際に製作するうえで容易ではない。本実施の形態は、
パワー半導体素子５と第１の中継基板１３間に設けた第
２の中継基板１０に配線パターンを設けるとともに、第
２の中継基板１０上方にて、少なくとも一箇所で上記配
線パターンとボンディングワイヤとを交差させるように
したものである。図８において、１２は第２の中継基板
１０上に設けた配線パターン、１１は第２の中継基板１
０上に設けた一組の信号接続端子であり、信号接続端子
１１間には第２の中継基板１０上方で上記配線パターン
１２と交差するようにボンディングワイヤ７３が接続さ
れている。また、第２の中継基板１０上の配線パターン
１２と信号接続端子１１に接続されたボンディングワイ
ヤ７３とを介して、パワー半導体素子５と中継端子２と
が一対のボンディングワイヤ７１、７２により接続され
ている。Embodiment 5 FIG. 8 is a bird's-eye view showing a simplified configuration of a power semiconductor module according to Embodiment 5 of the present invention. In the examples shown in the third and fourth embodiments,
Although an example in which a pair of bonding wires intersect at one or two positions above the insulating substrate 3 has been described, the insulating substrate 3
It is not easy to actually make the pair of bonding wires cross each other above the wire. In this embodiment,
A wiring pattern is provided on the second relay board 10 provided between the power semiconductor element 5 and the first relay board 13, and the wiring pattern and the bonding wires are connected at least at one place above the second relay board 10. It is made to cross. 8, reference numeral 12 denotes a wiring pattern provided on the second relay substrate 10, and 11 denotes a second relay substrate 1.
The bonding wires 73 are connected between the signal connection terminals 11 so as to intersect the wiring patterns 12 above the second relay board 10. Further, the power semiconductor element 5 and the relay terminal 2 are connected by a pair of bonding wires 71 and 72 via the wiring pattern 12 on the second relay substrate 10 and the bonding wire 73 connected to the signal connection terminal 11. ing.

【００３８】このようにすることにより、ボンディング
ワイヤ部における閉ループを容易に交差させることがで
き、電力変換装置を構成するパワー半導体モジュールが
スイッチングした際に、パワー半導体モジュール上に位
置する外部配線導体、あるいは、パワー半導体モジュー
ル内部の主回路配線を流れる電流と、閉ループを形成す
るボンディングワイヤ部との間に生じる電磁結合を小さ
くすることができるため、制御回路が誤動作することが
なく、安定に動作するパワー半導体モジュールを提供す
ることができる。In this manner, the closed loop in the bonding wire portion can be easily crossed, and when the power semiconductor module constituting the power converter is switched, the external wiring conductor positioned on the power semiconductor module, Alternatively, since the electromagnetic coupling generated between the current flowing through the main circuit wiring inside the power semiconductor module and the bonding wire forming the closed loop can be reduced, the control circuit operates stably without malfunctioning. A power semiconductor module can be provided.

【００３９】なお、図８では絶縁基板３上に第２の中継
基板１０を設けて、パワー半導体素子５と中継端子２と
を接続する一対のボンディングワイヤを交差するように
したが、絶縁基板３上にさらに第３、第４…の中継基板
を設け、一対のボンディングワイヤを２箇所、３箇所…
で交差するようにしてもよい。In FIG. 8, the second relay substrate 10 is provided on the insulating substrate 3 so that the pair of bonding wires connecting the power semiconductor element 5 and the relay terminal 2 cross each other. Further, third, fourth,... Relay boards are provided thereon, and a pair of bonding wires are provided at two places, three places,.
May cross each other.

【００４０】また、第２の中継基板、あるいは第２、第
３…の中継基板を設置する位置は、絶縁基板上に設けら
れた信号端子に接続され、かつ第２の中継基板、あるい
は第２、第３…の中継基板上で交差させた一対のボンデ
ィングワイヤを上記絶縁基板上に投影したときに、上記
交差点で、上記一対のボンディングワイヤは複数の閉ル
ープに分割されるが、この時、上記各閉ループに誘起さ
れる誘起電圧の合計がほぼ零となるような位置に、上記
第２の中継基板、あるいは第２、第３…の中継基板を設
置するとよい。このようにすれば、絶縁基板上に設けら
れた信号端子に接続されたボンディングワイヤ全体にお
いて発生する誘導電圧を小さくすることができる。これ
により、制御回路が誤動作することがなく、安定に動作
するパワー半導体モジュールを提供することができる。The position where the second relay board or the second, third,... Relay boards are installed is connected to the signal terminal provided on the insulating board, and is connected to the second relay board or the second relay board. When the pair of bonding wires crossed on the third, third, relay board are projected onto the insulating substrate, the pair of bonding wires are divided into a plurality of closed loops at the intersection. The second relay board, or the second, third,... Relay boards may be provided at positions where the sum of the induced voltages induced in each closed loop becomes substantially zero. With this configuration, it is possible to reduce the induced voltage generated in the entire bonding wire connected to the signal terminal provided on the insulating substrate. This makes it possible to provide a power semiconductor module that operates stably without malfunction of the control circuit.

【００４１】また、図８では、パワー半導体素子５のゲ
ート端子８ｂとエミッタ端子１６ｂと接続されるボンデ
ィングワイヤ部が交差している例を示したが、電流検出
用端子と接続されるボンディングワイヤ、あるいは温度
検出用端子が接続されるボンディングワイヤが交差して
いてもよい。また、更に中継端子２が図１あるいは図３
に示したように交差していてもよい。FIG. 8 shows an example in which the bonding wires connected to the gate terminal 8b and the emitter terminal 16b of the power semiconductor element 5 intersect. Alternatively, the bonding wires connected to the temperature detection terminals may intersect. In addition, the relay terminal 2 is connected to the terminal shown in FIG.
May intersect as shown in FIG.

【００４２】図９は、本発明の実施の形態５によるパワ
ー半導体モジュールの他の例を示す鳥瞰図である。図８
では、パワー半導体素子５と第１の中継基板１３とを接
続する一対のボンディングワイヤがともに第２の中継基
板１０と接続されている例を示したが、図９において
は、一方のボンディングワイヤ７０は、パワー半導体素
子５から直接第１の中継基板１３に接続され、他方のボ
ンディングワイヤ７１のみが第２の中継基板１０に接続
され、第２の中継基板１０上に設けられた配線パターン
１２を介し、ボンディングワイヤ７２により第１の中継
基板１３と接続されている。また、パワー半導体素子５
から直接第１の中継基板１３と接続されるボンディング
ワイヤ７０と、第２の中継基板１０上に設けられた配線
パターン１２とは少なくとも一箇所で交差している。FIG. 9 is a bird's-eye view showing another example of the power semiconductor module according to the fifth embodiment of the present invention. FIG.
FIG. 9 shows an example in which a pair of bonding wires for connecting the power semiconductor element 5 and the first relay board 13 are both connected to the second relay board 10, but in FIG. Is connected directly from the power semiconductor element 5 to the first relay board 13, only the other bonding wire 71 is connected to the second relay board 10, and the wiring pattern 12 provided on the second relay board 10 is The first relay board 13 is connected to the first relay board 13 via bonding wires 72. In addition, the power semiconductor element 5
The bonding wire 70 directly connected to the first relay board 13 and the wiring pattern 12 provided on the second relay board 10 intersect at least at one position.

【００４３】このようにすることにより、パワー半導体
素子５と中継端子２間を接続する一対のボンディングワ
イヤを容易に交差させることができ、電力変換装置を構
成するパワー半導体モジュールがスイッチングした際
に、パワー半導体モジュール上に位置する外部配線導
体、あるいは、パワー半導体モジュール内部の主回路配
線を流れる電流と、閉ループを形成するボンディングワ
イヤ部との間に生じる電磁結合を小さくすることができ
るため、制御回路が誤動作することがなく、安定に動作
するパワー半導体モジュールを提供することができる。By doing so, the pair of bonding wires connecting the power semiconductor element 5 and the relay terminal 2 can easily cross each other, and when the power semiconductor module constituting the power converter is switched, Since it is possible to reduce electromagnetic coupling between a current flowing through an external wiring conductor located on the power semiconductor module or a main circuit wiring inside the power semiconductor module and a bonding wire forming a closed loop, a control circuit is provided. Can operate stably without malfunction of the power semiconductor module.

【００４４】なお、図９では絶縁基板３上に第２の中継
基板１０を設けて、パワー半導体素子５と中継端子２と
を接続する一対のボンディングワイヤを交差するように
したが、絶縁基板３上にさらに第３、第４…の中継基板
を設け、一対のボンディングワイヤを２箇所、３箇所…
で交差するようにしてもよい。In FIG. 9, the second relay substrate 10 is provided on the insulating substrate 3 so that a pair of bonding wires connecting the power semiconductor element 5 and the relay terminal 2 cross each other. Further, third, fourth,... Relay boards are provided thereon, and a pair of bonding wires are provided at two places, three places,.
May cross each other.

【００４５】また、第２の中継基板、あるいは第２、第
３…の中継基板を設置する位置は、絶縁基板上に設けら
れた信号端子に接続され、かつ第２の中継基板、あるい
は第２、第３…の中継基板上で交差させた一対のボンデ
ィングワイヤを上記絶縁基板上に投影したときに、上記
交差点で、上記一対のボンディングワイヤは複数の閉ル
ープに分割されるが、この時、上記各閉ループに誘起さ
れる誘起電圧の合計がほぼ零となるような位置に、上記
第２の中継基板、あるいは第２、第３…の中継基板を設
置するとよい。このようにすれば、絶縁基板上に設けら
れた信号端子に接続されたボンディングワイヤ全体にお
いて発生する誘導電圧を小さくすることができる。これ
により、制御回路が誤動作することがなく、安定に動作
するパワー半導体モジュールを提供することができる。The position where the second relay board or the second, third,... Relay boards are installed is connected to the signal terminal provided on the insulating board, and is connected to the second relay board or the second relay board. When the pair of bonding wires crossed on the third, third, relay board are projected onto the insulating substrate, the pair of bonding wires are divided into a plurality of closed loops at the intersection. The second relay board, or the second, third,... Relay boards may be provided at positions where the sum of the induced voltages induced in each closed loop becomes substantially zero. With this configuration, it is possible to reduce the induced voltage generated in the entire bonding wire connected to the signal terminal provided on the insulating substrate. This makes it possible to provide a power semiconductor module that operates stably without malfunction of the control circuit.

【００４６】また、図８、９では、第１の中継基板１３
とパワー半導体素子５との間に第２の中継基板１０を設
けたが、図１０に示すように、第２のボンディングワイ
ヤ７２を省略するとともに、第１の中継基板１３と第２
の中継基板１０を１つの中継基板２２とし、上記中継基
板２２上に一対の中継端子２の一方と直接接続する配線
パターン１２を設け、一対の中継端子２の他方と直接接
続するボンディングワイヤと上記配線パターン１２とが
交差するようにしてもよい。8 and 9, the first relay board 13
The second relay board 10 is provided between the first relay board 13 and the second relay board 13, as shown in FIG.
Is used as one relay board 22, a wiring pattern 12 for directly connecting to one of the pair of relay terminals 2 is provided on the relay board 22, and a bonding wire for directly connecting to the other of the pair of relay terminals 2 is provided on the relay board 22. The wiring pattern 12 may intersect.

【００４７】また、図９では、パワー半導体素子５のゲ
ート端子８ｂとエミッタ端子１６ｂと接続されるボンデ
ィングワイヤ部が交差している例を示したが、電流検出
用端子、温度検出用端子が交差していてもよい。また、
更に中継端子２が図１あるいは図３に示したように交差
していてもよい。FIG. 9 shows an example in which the bonding wires connected to the gate terminal 8b and the emitter terminal 16b of the power semiconductor element 5 intersect. However, the current detecting terminal and the temperature detecting terminal intersect. It may be. Also,
Further, the relay terminals 2 may intersect as shown in FIG. 1 or FIG.

【００４８】実施の形態６．図１１は、本発明の実施の
形態６によるパワー半導体モジュールの構成を簡略化し
て示す鳥瞰図である。本実施の形態においては、パワー
半導体素子５と第１の中継基板１３とが第２の中継基板
１０を介して、一対のボンディングワイヤ７１、７２に
より接続されており、さらに第２の中継基板１０は、絶
縁層を介して導電層が少なくとも２層設けられた多層基
板で構成されている。また、第２の中継基板１０の異な
る層に設けた各導電層は、各々第１の配線パターン１２
ａと第２の配線パターン１２ｂとよりなる一対の配線パ
ターンを有し、上記一対の配線パターンは少なくとも一
箇所で絶縁層を介して交差している。さらに、パワー半
導体素子５と第２の中継基板１０を接続する一対の第１
のボンディングワイヤ７１と、第２の中継基板１０と第
１の中継基板１３とを接続する一対の第２のボンディン
グワイヤ７２とを第２の中継基板１０上で各々電気的に
接続する際に、一対のボンディングワイヤの各々に対し
て、第２の中継基板１０の異なる層に設けた、第１の配
線パターン１２ａと第２の配線パターン１２ｂによりそ
れぞれ電気的接続を行い、第２の中継基板１０部におい
て、一対のボンディングワイヤを交差させている。Embodiment 6 FIG. FIG. 11 is a simplified bird's-eye view showing a configuration of a power semiconductor module according to Embodiment 6 of the present invention. In the present embodiment, the power semiconductor element 5 and the first relay board 13 are connected by a pair of bonding wires 71 and 72 via the second relay board 10, and the second relay board 10 Is composed of a multilayer substrate provided with at least two conductive layers via an insulating layer. Also, each conductive layer provided on a different layer of the second relay substrate 10 has a first wiring pattern 12.
a and a second wiring pattern 12b, and the pair of wiring patterns intersect at least at one position via an insulating layer. Furthermore, a pair of first and second power semiconductor elements 5 and the second relay board 10 are connected.
When the bonding wires 71 and the pair of second bonding wires 72 connecting the second relay board 10 and the first relay board 13 are electrically connected on the second relay board 10, Electrical connection is made to each of the pair of bonding wires by the first wiring pattern 12a and the second wiring pattern 12b provided on different layers of the second relay board 10, respectively. In the portion, a pair of bonding wires cross each other.

【００４９】このようにすることにより、パワー半導体
素子５と中継端子２間を接続する一対のボンディングワ
イヤを容易に交差させることができ、電力変換装置を構
成するパワー半導体モジュールがスイッチングした際
に、パワー半導体モジュール上に位置する外部配線導
体、あるいは、パワー半導体モジュール内部の主回路配
線を流れる電流と、閉ループを形成するボンディングワ
イヤ部との間に生じる電磁結合を小さくすることができ
るため、制御回路が誤動作することがなく、安定に動作
するパワー半導体モジュールを提供することができる。
また、中継基板が２層以上の多層基板で構成されている
おり、第１の配線パターン１２ａと第２の配線パターン
１２ｂを第２の中継基板１０の異なる層に設けているの
で、配線パターンの形状を工夫することにより複数箇所
で交差させることも容易にできる。このようにして、ボ
ンディングワイヤ部における閉ループの分割数を容易に
増やすことができ、電磁結合を小さくすることができる
ため、制御回路が誤動作することがなく、安定に動作す
るパワー半導体モジュールを提供することができる。In this manner, the pair of bonding wires connecting the power semiconductor element 5 and the relay terminal 2 can easily cross each other, and when the power semiconductor module constituting the power converter is switched, Since it is possible to reduce electromagnetic coupling between a current flowing through an external wiring conductor located on the power semiconductor module or a main circuit wiring inside the power semiconductor module and a bonding wire forming a closed loop, a control circuit is provided. Can operate stably without malfunction of the power semiconductor module.
In addition, since the relay board is formed of a multilayer board having two or more layers, and the first wiring pattern 12a and the second wiring pattern 12b are provided on different layers of the second relay board 10, the wiring pattern By devising the shape, it is possible to easily cross at a plurality of places. In this manner, the number of divided closed loops in the bonding wire portion can be easily increased, and the electromagnetic coupling can be reduced, so that a power semiconductor module that operates stably without malfunction of the control circuit is provided. be able to.

【００５０】図１２は、本発明の実施の形態６によるパ
ワー半導体モジュールの他の例を示す鳥瞰図である。図
１１では、パワー半導体素子５のゲート端子８ｂおよび
エミッタ端子１６ｂと接続される一対のボンディングワ
イヤ７１、７２が第１の配線パターン１２ａと第２の配
線パターン１２ｂにより、第２の中継基板１０上で交差
している例を示したが、図１２に示すように、温度検出
用端子１４と接続される一対のボンディングワイヤ７
１、７２が第１の配線パターン１２ａと第２の配線パタ
ーン１２ｂにより、第２の中継基板１０上で交差してい
てもよい。FIG. 12 is a bird's-eye view showing another example of the power semiconductor module according to the sixth embodiment of the present invention. In FIG. 11, a pair of bonding wires 71 and 72 connected to the gate terminal 8b and the emitter terminal 16b of the power semiconductor element 5 are formed on the second relay substrate 10 by the first wiring pattern 12a and the second wiring pattern 12b. In the example shown in FIG. 12, a pair of bonding wires 7 connected to the temperature detection terminal 14 are connected.
The first and second wiring patterns 12a and 12b may intersect on the second relay substrate 10 by the first wiring pattern 12a and the second wiring pattern 12b.

【００５１】なお、図１２において、１４は温度検出器
を表しているが、１４がロゴスキーコイルやＣＴ（カレ
ントトランスフォーマ）等の電流検出器であっても同等
の効果が得られる。また、中継端子２が図１あるいは図
３に示すように交差していてもよい。In FIG. 12, reference numeral 14 denotes a temperature detector, but the same effect can be obtained even if 14 is a current detector such as a Rogowski coil or a CT (current transformer). Further, the relay terminals 2 may intersect as shown in FIG. 1 or FIG.

【００５２】また、図１１、１２では絶縁基板３上に第
２の中継基板１０を設けて、パワー半導体素子５、ある
いは温度検出器や電流検出器と中継端子２とを接続する
一対のボンディングワイヤを交差するようにしたが、絶
縁基板３上にさらに第３、第４…の中継基板を設け、一
対のボンディングワイヤを２箇所、３箇所…で交差する
ようにしてもよい。11 and 12, a second relay substrate 10 is provided on the insulating substrate 3, and a pair of bonding wires for connecting the power semiconductor element 5 or the temperature detector or the current detector to the relay terminal 2 is provided. However, a third, fourth,... Relay board may be further provided on the insulating substrate 3, and a pair of bonding wires may intersect at two places, three places,.

【００５３】また、第２の中継基板、あるいは第２、第
３…の中継基板を設置する位置は、絶縁基板上に設けら
れた信号端子に接続され、かつ第２の中継基板、あるい
は第２、第３…の中継基板上で交差させた一対のボンデ
ィングワイヤを上記絶縁基板上に投影したときに、上記
交差点で、上記一対のボンディングワイヤは複数の閉ル
ープに分割されるが、この時、上記各閉ループに誘起さ
れる誘起電圧の合計がほぼ零となるような位置に、上記
第２の中継基板、あるいは第２、第３…の中継基板を設
置するとよい。このようにすれば、絶縁基板上に設けら
れた信号端子に接続されたボンディングワイヤ全体にお
いて発生する誘導電圧を小さくすることができる。これ
により、制御回路が誤動作することがなく、安定に動作
するパワー半導体モジュールを提供することができる。The position where the second relay board or the second, third,... Relay boards are installed is connected to the signal terminal provided on the insulating board, and is connected to the second relay board or the second relay board. When the pair of bonding wires crossed on the third, third, relay board are projected onto the insulating substrate, the pair of bonding wires are divided into a plurality of closed loops at the intersection. The second relay board, or the second, third,... Relay boards may be provided at positions where the sum of the induced voltages induced in each closed loop becomes substantially zero. With this configuration, it is possible to reduce the induced voltage generated in the entire bonding wire connected to the signal terminal provided on the insulating substrate. This makes it possible to provide a power semiconductor module that operates stably without malfunction of the control circuit.

【００５４】また、図１１、１２では、第１の中継基板
１３とパワー半導体素子５、あるいは温度検出器や電流
検出器との間に第２の中継基板１０を設けたが、図１３
に示すように、第２のボンディングワイヤ７２を省略す
るとともに、第１の中継基板１３と第２の中継基板１０
を１つの中継基板２２とし、上記中継基板２２上に交差
する配線パターン１２ａ、１２ｂを設け、この配線パタ
ーン１２ａ、１２ｂと一対の中継端子２とを直接接続し
てもよい。In FIGS. 11 and 12, the second relay board 10 is provided between the first relay board 13 and the power semiconductor element 5 or between the temperature detector and the current detector.
As shown in FIG. 5, the second bonding wires 72 are omitted, and the first relay substrate 13 and the second relay substrate 10 are omitted.
May be used as one relay board 22, wiring patterns 12a and 12b intersecting on the relay board 22 may be provided, and the wiring patterns 12a and 12b and the pair of relay terminals 2 may be directly connected.

【００５５】また、上記実施の形態１〜６では、パワー
半導体素子としてＩＧＢＴを用い、モジュール内部に制
御回路を収納しているインテリジェントパワーモジュー
ル（ＩＰＭ）を用いたが、他のパワー半導体素子がケー
ス内に収納されたパワー半導体モジュールにおいても同
等の効果が得られる。In the first to sixth embodiments, an IGBT is used as a power semiconductor element and an intelligent power module (IPM) having a control circuit housed in the module is used. The same effect can be obtained in the power semiconductor module housed in the power semiconductor module.

【００５６】[0056]

【発明の効果】以上のように、この発明の第１の構成の
パワー半導体モジュールによれば、絶縁基板上にパワー
半導体素子を含む部材が配置され、上記部材の信号端子
と、上記部材の制御回路とが少なくとも一対の信号線に
よって接続されるパワー半導体モジュールにおいて、上
記一対の信号線は、ある平面に投影したとき、少なくと
も一箇所で交差し、上記交差点で互いの距離が近接する
ようにしたので、一対の信号線は２つ以上の閉ループに
分割され、電力変換装置を構成する際にパワー半導体モ
ジュール上に位置する外部配線導体、あるいはパワー半
導体モジュール内部の主回路配線を流れる電流と、上記
一対の信号線との電磁結合を小さくすることができ、安
定に動作するパワー半導体モジュールを得ることができ
る。As described above, according to the power semiconductor module of the first configuration of the present invention, the member including the power semiconductor element is disposed on the insulating substrate, and the signal terminal of the member and the control of the member are controlled. In a power semiconductor module in which a circuit and a signal line are connected by at least a pair of signal lines, the pair of signal lines intersect at least at one point when projected onto a plane, and the distances between the signal lines are short at the intersection. Therefore, the pair of signal lines are divided into two or more closed loops, and the current flowing through the external wiring conductor located on the power semiconductor module or the main circuit wiring inside the power semiconductor module when configuring the power converter, and Electromagnetic coupling with a pair of signal lines can be reduced, and a power semiconductor module that operates stably can be obtained.

【００５７】また、この発明の第２の構成のパワー半導
体モジュールによれば、第１の構成において、絶縁基板
上に設けられた中継基板と、上記絶縁基板の上方に配置
され、制御回路を実装した制御基板との間に設けられた
一対の中継端子が一対の信号線の一部を構成するととも
に、上記一対の中継端子は、ある平面に投影したとき、
少なくとも一箇所で交差し、上記交差点で互いの距離が
近接するようにしたので、一対の中継端子は２つ以上の
閉ループに分割され、電力変換装置を構成する際にパワ
ー半導体モジュール上に位置する外部配線導体、あるい
はパワー半導体モジュール内部の主回路配線を流れる電
流と、一対の中継端子との電磁結合を小さくすることが
できるため、安定に動作するパワー半導体モジュールを
得ることができる。According to the power semiconductor module of the second configuration of the present invention, in the first configuration, the relay substrate provided on the insulating substrate and the control circuit mounted on the insulating substrate and mounted on the insulating substrate are mounted. A pair of relay terminals provided between the control board and a part of a pair of signal lines, and the pair of relay terminals, when projected on a plane,
Since the intersections are made at least at one point and the distances at the intersections are close to each other, the pair of relay terminals is divided into two or more closed loops and is located on the power semiconductor module when configuring the power converter. Since the electromagnetic coupling between the current flowing through the external wiring conductor or the main circuit wiring inside the power semiconductor module and the pair of relay terminals can be reduced, a stable power semiconductor module can be obtained.

【００５８】また、この発明の第３の構成のパワー半導
体モジュールによれば、第２の構成において、一対の中
継端子をある平面に投影したときに、上記一対の中継端
子と制御基板と中継基板とにより作られる領域が最大の
面積を示す平面において、上記一対の中継端子が少なく
とも１箇所で交差し、上記交差点で、上記一対の中継端
子が複数の閉ループに分割される時、上記各閉ループに
誘起される誘起電圧の合計がほぼ零となるように、上記
一対の中継端子の形状を工夫したので、電力変換装置を
構成する際にパワー半導体モジュール上に位置する外部
配線導体、あるいはパワー半導体モジュール内部の主回
路配線を流れる電流と、一対の中継端子との電磁結合を
より小さくすることができ、安定に動作するパワー半導
体モジュールを得ることができる。According to the power semiconductor module of the third configuration of the present invention, in the second configuration, when the pair of relay terminals are projected onto a plane, the pair of relay terminals, the control board, and the relay board are provided. When the pair of relay terminals intersect at least at one point on a plane where the region created by the pair has the largest area, and at the intersection, the pair of relay terminals is divided into a plurality of closed loops, Since the shape of the pair of relay terminals is devised so that the total induced voltage is substantially zero, the external wiring conductor or the power semiconductor module located on the power semiconductor module when configuring the power converter. It is possible to further reduce the electromagnetic coupling between the current flowing through the internal main circuit wiring and the pair of relay terminals, and obtain a stable power semiconductor module. It is possible.

【００５９】また、この発明の第４の構成のパワー半導
体モジュールによれば、第１の構成において、一対の信
号線の一部を一対のボンディングワイヤで構成するとと
もに、上記一対のボンディングワイヤは、ある平面に投
影したとき、少なくとも一箇所で交差し、上記交差点で
互いの距離が近接するようにしたので、一対のボンディ
ングワイヤは２つ以上の閉ループに分割され、電力変換
装置を構成する際にパワー半導体モジュール上に位置す
る外部配線導体、あるいはパワー半導体モジュール内部
の主回路配線を流れる電流と、上記一対のボンディング
ワイヤとの電磁結合を小さくすることができ、安定に動
作するパワー半導体モジュールを得ることができる。According to the power semiconductor module of the fourth configuration of the present invention, in the first configuration, a part of the pair of signal lines is formed by a pair of bonding wires, and the pair of bonding wires is When projected onto a certain plane, they intersect at least at one point, and the distance between them is made closer at the intersection, so that a pair of bonding wires is divided into two or more closed loops, and when configuring a power converter, Electromagnetic coupling between the current flowing through the external wiring conductor located on the power semiconductor module or the main circuit wiring inside the power semiconductor module and the pair of bonding wires can be reduced, and a stable power semiconductor module can be obtained. be able to.

【００６０】また、この発明の第５の構成のパワー半導
体モジュールによれば、第４の構成において、その両端
が絶縁基板上の部材に設けられた信号端子に接続された
一対のボンディングワイヤが、一対の信号線の一部を構
成し、かつ上記一対のボンディングワイヤは絶縁基板上
に配置された中継基板上で交差するとともに、上記一対
のボンディングワイヤを上記絶縁基板上に投影したとき
に、上記交差点で、上記一対のボンディングワイヤが複
数の閉ループに分割される時、上記各閉ループに誘起さ
れる誘起電圧の合計がほぼ零となるような位置に、上記
中継基板を設置したので、電力変換装置を構成する際に
パワー半導体モジュール上に位置する外部配線導体、あ
るいはパワー半導体モジュール内部の主回路配線を流れ
る電流と、一対のボンディングワイヤとの電磁結合をよ
り小さくすることができ、安定に動作するパワー半導体
モジュールを得ることができる。According to the power semiconductor module of the fifth configuration of the present invention, in the fourth configuration, a pair of bonding wires, both ends of which are connected to signal terminals provided on a member on the insulating substrate, Forming a part of a pair of signal lines, and the pair of bonding wires intersect on the relay board disposed on the insulating substrate, and when projecting the pair of bonding wires on the insulating substrate, At the intersection, when the pair of bonding wires is divided into a plurality of closed loops, the relay board is installed at a position where the sum of induced voltages induced in each of the closed loops is substantially zero. When configuring a power semiconductor module, an external wiring conductor located on the power semiconductor module, or a current flowing through the main circuit wiring inside the power semiconductor module, and a pair of It is possible to further reduce the electromagnetic coupling between the emission loading wire, it is possible to obtain a power semiconductor module which operates stably.

【００６１】また、この発明の第６の構成のパワー半導
体モジュールによれば、第１の構成において、一対の信
号線の一部を、ボンディングワイヤと、絶縁基板上の中
継基板に設けた配線パターンとで構成するとともに、上
記配線パターンと上記ボンディングワイヤとが、ある平
面に投影したとき、少なくとも一箇所で交差するように
したので、一対の信号線は２つ以上の閉ループに分割さ
れ、電力変換装置を構成する際にパワー半導体モジュー
ル上に位置する外部配線導体、あるいはパワー半導体モ
ジュール内部の主回路配線を流れる電流と、上記一対の
信号線との電磁結合を小さくすることができ、安定に動
作するパワー半導体モジュールを得ることができる。ま
た、ボンディングワイヤ同士を交差させるよりも製作が
容易となる。According to the power semiconductor module of the sixth configuration of the present invention, in the first configuration, a part of the pair of signal lines is formed by bonding wires and a wiring pattern provided on a relay substrate on an insulating substrate. When the wiring pattern and the bonding wire are projected on a certain plane, they intersect at least at one place. Therefore, the pair of signal lines is divided into two or more closed loops, and the power conversion is performed. The electromagnetic coupling between the pair of signal lines and the current flowing through the external wiring conductor located on the power semiconductor module or the main circuit wiring inside the power semiconductor module when configuring the device can be reduced, and the device operates stably. Power semiconductor module can be obtained. In addition, the manufacturing is easier than crossing the bonding wires.

【００６２】また、この発明の第７の構成のパワー半導
体モジュールによれば、第１の構成において、一対の信
号線の一部を、絶縁基板上の中継基板に設けた一対の配
線パターンで構成するとともに、上記一対の配線パター
ンが、少なくとも一箇所で絶縁層を介して交差するよう
にしたので、一対の信号線は２つ以上の閉ループに分割
され、電力変換装置を構成する際にパワー半導体モジュ
ール上に位置する外部配線導体、あるいはパワー半導体
モジュール内部の主回路配線を流れる電流と、上記一対
の信号線との電磁結合を小さくすることができ、安定に
動作するパワー半導体モジュールを得ることができる。
また、信号線を容易に交差させることができる。さら
に、配線パターンを用いて、容易に、複数箇所で交差さ
せることも可能となる。According to the power semiconductor module of the seventh configuration of the present invention, in the first configuration, a part of the pair of signal lines is constituted by the pair of wiring patterns provided on the relay board on the insulating substrate. At the same time, since the pair of wiring patterns intersect at least at one position via the insulating layer, the pair of signal lines are divided into two or more closed loops, and a power semiconductor device is used when configuring the power conversion device. It is possible to reduce electromagnetic coupling between the current flowing through the external wiring conductor located on the module or the main circuit wiring inside the power semiconductor module and the pair of signal lines, and to obtain a power semiconductor module that operates stably. it can.
In addition, the signal lines can easily cross each other. Furthermore, it is also possible to easily cross at a plurality of locations by using a wiring pattern.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 この発明の実施の形態１によるパワー半導体
モジュールの構成を簡略化して示す鳥瞰図である。FIG. 1 is a bird's-eye view showing a simplified configuration of a power semiconductor module according to a first embodiment of the present invention.

【図２】 この発明の実施の形態１に係る一対の中継端
子を上から見た図である。FIG. 2 is a top view of a pair of relay terminals according to the first embodiment of the present invention.

【図３】 この発明の実施の形態２によるパワー半導体
モジュールの構成を簡略化して示す鳥瞰図である。FIG. 3 is a simplified bird's-eye view showing a configuration of a power semiconductor module according to a second embodiment of the present invention;

【図４】 この発明の実施の形態２に係る一対の中継端
子をある平面に投影したときの交差の状態を示す図であ
る。FIG. 4 is a diagram showing a state of intersection when a pair of relay terminals according to Embodiment 2 of the present invention are projected onto a certain plane.

【図５】 この発明の実施の形態３によるパワー半導体
モジュールの構成を簡略化して示す鳥瞰図である。FIG. 5 is a simplified bird's-eye view showing a configuration of a power semiconductor module according to a third embodiment of the present invention;

【図６】 この発明の実施の形態３によるパワー半導体
モジュールの他の構成を簡略化して示す鳥瞰図である。FIG. 6 is a simplified bird's-eye view showing another configuration of the power semiconductor module according to the third embodiment of the present invention.

【図７】 この発明の実施の形態４によるパワー半導体
モジュールの構成を簡略化して示す鳥瞰図である。FIG. 7 is a simplified bird's-eye view showing a configuration of a power semiconductor module according to a fourth embodiment of the present invention.

【図８】 この発明の実施の形態５によるパワー半導体
モジュールの構成を簡略化して示す鳥瞰図である。FIG. 8 is a simplified bird's-eye view showing a configuration of a power semiconductor module according to a fifth embodiment of the present invention.

【図９】 この発明の実施の形態５によるパワー半導体
モジュールの他の構成を簡略化して示す鳥瞰図である。FIG. 9 is a simplified bird's-eye view showing another configuration of the power semiconductor module according to the fifth embodiment of the present invention.

【図１０】 この発明の実施の形態５によるパワー半導
体モジュールの他の構成を簡略化して示す鳥瞰図であ
る。FIG. 10 is a simplified bird's-eye view showing another configuration of the power semiconductor module according to the fifth embodiment of the present invention.

【図１１】 この発明の実施の形態６によるパワー半導
体モジュールの構成を簡略化して示す鳥瞰図である。FIG. 11 is a simplified bird's-eye view showing a configuration of a power semiconductor module according to a sixth embodiment of the present invention.

【図１２】 この発明の実施の形態６によるパワー半導
体モジュールの他の構成を簡略化して示す鳥瞰図であ
る。FIG. 12 is a simplified bird's-eye view showing another configuration of the power semiconductor module according to the sixth embodiment of the present invention.

【図１３】 この発明の実施の形態６によるパワー半導
体モジュールの他の構成を簡略化して示す鳥瞰図であ
る。FIG. 13 is a simplified bird's-eye view showing another configuration of the power semiconductor module according to the sixth embodiment of the present invention.

【図１４】 従来のパワー半導体モジュールを示す断面
構成図である。FIG. 14 is a sectional view showing a conventional power semiconductor module.

【図１５】 制御回路とパワー半導体素子等の部材との
電気的接続を表す回路図である。FIG. 15 is a circuit diagram illustrating electrical connection between a control circuit and members such as a power semiconductor element.

【図１６】 絶縁基板上のパワー半導体素子等の配置図
である。FIG. 16 is a layout view of a power semiconductor element and the like on an insulating substrate.

【図１７】 従来の中継端子の形状を表す図である。FIG. 17 is a diagram illustrating a shape of a conventional relay terminal.

【図１８】 従来の中継端子の形状の他の例を表す図で
ある。FIG. 18 is a diagram illustrating another example of the shape of a conventional relay terminal.

【図１９】 従来の中継端子の形状の他の例を表す図で
ある。FIG. 19 is a diagram illustrating another example of the shape of a conventional relay terminal.

【図２０】 パワー半導体モジュールと外部配線導体と
の接続例を表す図である。FIG. 20 is a diagram illustrating a connection example of a power semiconductor module and an external wiring conductor.

【符号の説明】[Explanation of symbols]

１ 制御基板、２ 中継端子、３ 絶縁基板、４ 主電
極、５ パワー半導体素子、６ 入出力ピン、７，７
０，７１，７２，７３ ボンディングワイヤ、８ａ 中
継端子（ゲート端子）、８ｂ パワー半導体素子のゲー
ト端子、９ａ 中継端子（センス端子）、９ｂ パワー
半導体素子のセンス端子、１０ 第２の中継基板、１
１，１５ 信号接続端子、１２，１２ａ，１２ｂ 配線
パターン、１３ 第１の中継基板、１４ 温度検出器、
１６ａ 中継端子（エミッタ端子）、１６ｂ パワー半
導体素子のエミッタ端子、１７ａ 中継端子（センスエ
ミッタ端子）、１８ａ，１８ｂ 外部配線導体、１９
ボルト、２０ 金属ベース板、２１ 電流検出用抵抗、
２２ 中継基板。Reference Signs List 1 control board, 2 relay terminal, 3 insulating board, 4 main electrodes, 5 power semiconductor element, 6 input / output pins, 7, 7
0, 71, 72, 73 bonding wire, 8a relay terminal (gate terminal), 8b gate terminal of power semiconductor element, 9a relay terminal (sense terminal), 9b sense terminal of power semiconductor element, 10 second relay board, 1
1, 15 signal connection terminal, 12, 12a, 12b wiring pattern, 13 first relay board, 14 temperature detector,
16a relay terminal (emitter terminal), 16b emitter terminal of power semiconductor device, 17a relay terminal (sense emitter terminal), 18a, 18b external wiring conductor, 19
Bolt, 20 metal base plate, 21 current detection resistor,
22 Relay board.

フロントページの続き (72)発明者 武藤 浩隆 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 菊永 敏之 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F044 AA02 AA10 AA19 AA20 Continued on the front page (72) Inventor Hirotaka Muto 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsubishi Electric Corporation (72) Inventor Toshiyuki Kikunaga 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsubishi Electric Co., Ltd. F-term (reference) 5F044 AA02 AA10 AA19 AA20

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】 絶縁基板上にパワー半導体素子を含む部
材が配置され、上記部材の信号端子と、上記部材の制御
回路とが少なくとも一対の信号線によって接続されるパ
ワー半導体モジュールにおいて、上記一対の信号線は、
ある平面に投影したとき、少なくとも一箇所で交差し、
上記交差点で互いの距離が近接するようにしたことを特
徴とするパワー半導体モジュール。1. A power semiconductor module in which a member including a power semiconductor element is disposed on an insulating substrate, and a signal terminal of the member and a control circuit of the member are connected by at least a pair of signal lines. The signal line is
When projected onto a plane, they intersect at least at one point,
A power semiconductor module, wherein the distance between the intersections is short. 【請求項２】 絶縁基板上に設けられた中継基板と、上
記絶縁基板の上方に配置され、制御回路を実装した制御
基板との間に設けられた一対の中継端子が一対の信号線
の一部を構成するとともに、上記一対の中継端子は、あ
る平面に投影したとき、少なくとも一箇所で交差し、上
記交差点で互いの距離が近接するようにしたことを特徴
とする請求項１記載のパワー半導体モジュール。2. A pair of relay terminals provided between a relay substrate provided on an insulating substrate and a control substrate disposed above the insulating substrate and having a control circuit mounted thereon, includes a pair of signal lines. 2. The power according to claim 1, wherein said pair of relay terminals intersect at least at one point when projected onto a plane, and the distance therebetween is short at said intersection. Semiconductor module. 【請求項３】 一対の中継端子をある平面に投影したと
きに、上記一対の中継端子と制御基板と中継基板とによ
り作られる領域が最大の面積を示す平面において、上記
一対の中継端子が少なくとも１箇所で交差し、上記交差
点で、上記一対の中継端子が複数の閉ループに分割され
る時、上記各閉ループに誘起される誘起電圧の合計がほ
ぼ零となるように、上記一対の中継端子の形状が加工さ
れていることを特徴とする請求項２記載のパワー半導体
モジュール。3. When the pair of relay terminals is projected onto a plane, a region formed by the pair of relay terminals, the control board, and the relay board has a maximum area. Intersect at one point, and at the intersection, when the pair of relay terminals is divided into a plurality of closed loops, so that the sum of induced voltages induced in each of the closed loops is substantially zero. The power semiconductor module according to claim 2, wherein the shape is processed. 【請求項４】 一対の信号線の一部を一対のボンディン
グワイヤで構成するとともに、上記一対のボンディング
ワイヤは、ある平面に投影したとき、少なくとも一箇所
で交差し、上記交差点で互いの距離が近接するようにし
たことを特徴とする請求項１記載のパワー半導体モジュ
ール。4. A part of a pair of signal lines is constituted by a pair of bonding wires, and the pair of bonding wires intersect at least at one point when projected onto a certain plane, and the distance between the two at the intersection is different. 2. The power semiconductor module according to claim 1, wherein the power semiconductor module is arranged close to the power semiconductor module. 【請求項５】 その両端が絶縁基板上の部材に設けられ
た信号端子に接続された一対のボンディングワイヤが、
一対の信号線の一部を構成し、かつ上記一対のボンディ
ングワイヤは絶縁基板上に配置された中継基板上で交差
するとともに、上記一対のボンディングワイヤを上記絶
縁基板上に投影したときに、上記交差点で、上記一対の
ボンディングワイヤが複数の閉ループに分割される時、
上記各閉ループに誘起される誘起電圧の合計がほぼ零と
なるような位置に、上記中継基板を設置したことを特徴
とする請求項４記載のパワー半導体モジュール。5. A pair of bonding wires, both ends of which are connected to signal terminals provided on a member on an insulating substrate,
Forming a part of a pair of signal lines, and the pair of bonding wires intersect on the relay board disposed on the insulating substrate, and when projecting the pair of bonding wires on the insulating substrate, At the intersection, when the pair of bonding wires is divided into a plurality of closed loops,
The power semiconductor module according to claim 4, wherein the relay board is provided at a position where the sum of the induced voltages induced in each of the closed loops becomes substantially zero. 【請求項６】 一対の信号線の一部を、ボンディングワ
イヤと、絶縁基板上の中継基板に設けた配線パターンと
で構成するとともに、上記配線パターンとボンディング
ワイヤとが、ある平面に投影したとき、少なくとも一箇
所で交差するようにしたことを特徴とする請求項１記載
のパワー半導体モジュール。6. When a part of a pair of signal lines is constituted by a bonding wire and a wiring pattern provided on a relay board on an insulating substrate, and the wiring pattern and the bonding wire are projected on a plane. 2. The power semiconductor module according to claim 1, wherein the power semiconductor module intersects at least one point. 【請求項７】 一対の信号線の一部を、絶縁基板上の中
継基板に設けた一対の配線パターンで構成するととも
に、上記一対の配線パターンが、少なくとも一箇所で絶
縁層を介して交差するようにしたことを特徴とする請求
項１記載のパワー半導体モジュール。7. A part of a pair of signal lines is constituted by a pair of wiring patterns provided on a relay substrate on an insulating substrate, and the pair of wiring patterns intersect at least at one position via an insulating layer. The power semiconductor module according to claim 1, wherein:
JP33100399A 1999-11-22 1999-11-22 Power semiconductor module Pending JP2001148458A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33100399A JP2001148458A (en) 1999-11-22 1999-11-22 Power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33100399A JP2001148458A (en) 1999-11-22 1999-11-22 Power semiconductor module

Publications (1)

Publication Number Publication Date
JP2001148458A true JP2001148458A (en) 2001-05-29

Family

ID=18238750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33100399A Pending JP2001148458A (en) 1999-11-22 1999-11-22 Power semiconductor module

Country Status (1)

Country Link
JP (1) JP2001148458A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007525842A (en) * 2004-02-26 2007-09-06 フリースケール セミコンダクター インコーポレイテッド Semiconductor package with crossed conductor assembly and method of manufacturing the same
JP2008043023A (en) * 2006-08-03 2008-02-21 Toyota Motor Corp Structure of electric circuit
JP2010245096A (en) * 2009-04-01 2010-10-28 Mitsubishi Electric Corp Semiconductor device
JP2011217604A (en) * 2011-06-14 2011-10-27 Sanyo Electric Co Ltd Power supply device for vehicle
WO2012117477A1 (en) * 2011-02-28 2012-09-07 日立オートモティブシステムズ株式会社 Electric power converter
WO2015001727A1 (en) * 2013-07-03 2015-01-08 株式会社デンソー Semiconductor apparatus
JP2017046529A (en) * 2015-08-28 2017-03-02 三菱電機株式会社 Semiconductor device, intelligent power module, and power conversion device
WO2019167104A1 (en) * 2018-02-27 2019-09-06 三菱電機株式会社 Semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007525842A (en) * 2004-02-26 2007-09-06 フリースケール セミコンダクター インコーポレイテッド Semiconductor package with crossed conductor assembly and method of manufacturing the same
JP2008043023A (en) * 2006-08-03 2008-02-21 Toyota Motor Corp Structure of electric circuit
JP2010245096A (en) * 2009-04-01 2010-10-28 Mitsubishi Electric Corp Semiconductor device
WO2012117477A1 (en) * 2011-02-28 2012-09-07 日立オートモティブシステムズ株式会社 Electric power converter
JP2011217604A (en) * 2011-06-14 2011-10-27 Sanyo Electric Co Ltd Power supply device for vehicle
WO2015001727A1 (en) * 2013-07-03 2015-01-08 株式会社デンソー Semiconductor apparatus
JP2015015301A (en) * 2013-07-03 2015-01-22 株式会社デンソー Semiconductor device
US9595500B2 (en) 2013-07-03 2017-03-14 Denso Corporation Semiconductor device
JP2017046529A (en) * 2015-08-28 2017-03-02 三菱電機株式会社 Semiconductor device, intelligent power module, and power conversion device
WO2019167104A1 (en) * 2018-02-27 2019-09-06 三菱電機株式会社 Semiconductor device
CN111742407A (en) * 2018-02-27 2020-10-02 三菱电机株式会社 Semiconductor device with a plurality of semiconductor chips
US11296073B2 (en) 2018-02-27 2022-04-05 Mitsubishi Electric Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
US10283699B2 (en) Hall-effect sensor isolator
US8487407B2 (en) Low impedance gate control method and apparatus
US6271655B1 (en) Planar coil device, method and system for sensing changing currents in a planar conductor path
JP2008091809A (en) Semiconductor module
JP5293666B2 (en) Semiconductor device
JP2001148458A (en) Power semiconductor module
JP2017158407A (en) Current controller for power conversion system
JP4731418B2 (en) Semiconductor module
JP4513770B2 (en) Semiconductor device
EP0257738B1 (en) Electrical component with added connecting conducting paths
JPH07170723A (en) Semiconductor stack
EP0709888A2 (en) Low inductance conductor topography for MOSFET circuit
CN215731694U (en) Power semiconductor device
JP2019145641A (en) Semiconductor device
JP3658946B2 (en) Power transistor mounting structure
WO2019167104A1 (en) Semiconductor device
CN102468262A (en) Semiconductor device with a plurality of semiconductor chips
WO2007086278A1 (en) Integrated circuit device
JP2004221260A (en) Semiconductor device
JPH05235258A (en) Transistor module
US7087990B2 (en) Power semiconductor device
JP2570865Y2 (en) Current detection resistor
CN100378980C (en) Semiconductor device
US20240106342A1 (en) Half-bridge power device and half-bridge power module
US20020135354A1 (en) Current sensor, current measuring method, and switch circuit

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040630