JP2001148448A - 集積回路素子搭載用基板および集積回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 端子電極の高密度化に従って、接地配線・電
源配線のインダクタンスが増加し、集積回路素子への電
源・接地電位の安定供給が困難となった。 【解決手段】 絶縁基体２の上面の搭載部２ａに集積回
路素子９が搭載実装される集積回路素子搭載用基板１に
おいて、接地端子６および電源端子７は、搭載部２ａの
内側領域に、両端子を交互に略等間隔で３個以上並べた
列を３列以上略平行に、かつ奇数番目の列同士および偶
数番目の列同士における両端子の順番を同じにして配置
するとともに、隣接する列の端子同士を列方向に端子間
の間隔の略半分ずらせて配置されている集積回路素子搭
載用基板１である。また、これに集積回路素子９を搭載
実装して成る集積回路装置11である。接地配線および電
源配線を低抵抗かつ低インダクタンスなものとして集積
回路素子９を安定して動作させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はコンピュータ等の情
報処理装置に使用される集積回路装置用の集積回路素子
搭載用基板およびそれに集積回路素子を実装して成る集
積回路装置に関し、より詳細には、搭載される集積回路
素子へ電源および接地電位を供給する端子を、端子およ
びその端子に接続される配線導体のインダクタンスが小
さくなるように配置して、集積回路素子を容易かつ安定
に高速動作させることができる集積回路素子搭載用基板
および集積回路装置に関するものである。

【０００２】

【従来の技術】従来より、半導体集積回路素子を高速で
かつ安定して動作させる目的で、集積回路素子への電源
供給および電源ノイズ抑制のために、いわゆるデカップ
リングコンデンサを半導体集積回路素子の近傍に配置し
て電源のインピーダンスを低減することにより、集積回
路素子に対する電源電位および接地（グランド）電位を
安定させることが検討されている。

【０００３】同時に、電源および接地電位を供給する端
子のインダクタンスを低減して電源インピーダンスを低
下させるために、電源端子と接地端子とを交互に配置す
ることにより相互インダクタンスを低減することも行な
われている。

【０００４】例えば、集積回路装置を構成する集積回路
素子収納用パッケージに集積回路素子を実装する目的で
形成された凹部であるキャビティ部の底面に、集積回路
素子の裏面側を金−シリコン等の合金ろう材で接合し、
この集積回路素子の表面側の外周に設けられた信号およ
び電源接続用の端子電極と、パッケージのキャビティ部
の外周近傍に設けられ、パッケージ内部あるいは表面に
形成された配線導体と電気的に接続された端子パッドと
を、金やアルミニウム等から成る細線によってワイヤボ
ンディング接続する場合であれば、電源と接地とが対に
なるようにして、信号用端子と電源・接地の対端子とを
交互に配置することが行なわれてきた。

【０００５】

【発明が解決しようとする課題】しかしながら、近年、
集積回路素子の動作がさらに高速になってきたことか
ら、集積回路素子を集積回路素子収納用パッケージに搭
載してワイヤボンディング接続した場合には、その金属
細線のインダクタンスの影響が無視できなくなり、デカ
ップリングコンデンサによる電源インピーダンスの低減
だけでは電源および接地の電位を安定して供給すること
が困難になるという問題点が生じることとなった。

【０００６】そこで、ワイヤボンディング接続に代わっ
て、集積回路素子の端子電極上に半田ボール等の導体バ
ンプを形成し、これを用いて集積回路素子収納用パッケ
ージや集積回路搭載用の配線基板上の接続端子に直接搭
載して接続する、いわゆるフリップチップ接続法が考案
された。

【０００７】このような集積回路素子は、従来の集積回
路素子においては集積回路素子の外周部より信号・電源
および接地電位を供給していたが、集積回路素子の大型
化や微細配線化による配線の抵抗およびインダクタンス
の増大によって集積回路素子の中央部に配置している論
理回路へ電源・接地電位を安定して供給することが困難
になるという問題点があったため、集積回路素子の中央
部に配置された論理回路部にできる限り短い距離で電源
および接地電位を供給するため、一般に信号用の端子電
極をその表面の外周部に、電源および接地用の端子電極
をその内側の中央部に略格子状に配置することが行なわ
れている。そのため、この集積回路素子をフリップチッ
プ実装する場合は、例えば図４および図５に要部平面図
で示すように、配線基板の集積回路素子搭載部において
電源および接地電位供給用の端子を格子位置に配置する
こととなる。

【０００８】図４および図５において、21は多層配線基
板等の集積回路素子搭載用基板、22はその集積回路素子
搭載部に形成され、内部の接地配線層と電気的に接続さ
れた接地端子（図中にＧの記号で示す）、23は同じく集
積回路素子搭載部に形成され、内部の電源配線層と電気
的に接続された電源端子（図中にＰの記号で示す）であ
る。これら接地端子22および電源端子23には、それぞれ
集積回路素子搭載用基板21内に形成された接地配線層お
よび電源配線層（図示せず）が、それぞれビア導体等の
貫通導体を介して電気的に接続されている。なお、これ
ら格子状に配置された接地端子22および電源端子23の周
囲には通常は信号端子が配置されるが、ここでは図示し
ていない。また、ｄ’は円形に形成された各端子の直
径、ｐ’は各端子の配置間隔（ピッチ）を表している。

【０００９】ここで、図４においては、格子状に配置し
た端子の各列内および隣接する各列間で接地端子22およ
び電源端子23を交互に配置した例を示しており、図５に
おいては、格子状に配置した端子の各列内はすべて接地
端子22または電源端子23とし、隣接する各列間で接地端
子22および電源端子23を交互に配置した例を示してい
る。

【００１０】しかしながら、これら図４および図５に示
すような端子配置の構成においても、これに搭載され接
続される集積回路素子をさらに高速で動作させる場合に
は、動作電圧の低減とともに動作信号の最大周波数の増
大を必要とすることから、接地端子22および電源端子23
の配列に起因する相互インダクタンスの影響が無視でき
ないものとなるために、集積回路素子への電源および接
地電位の安定した供給が困難となるという問題点があっ
た。

【００１１】一方、このような構成で接地および電源端
子22・23が配置された集積回路素子搭載用基板21におい
ては、その内部の接地配線層および電源配線層につい
て、接地および電源電位の安定化を図るために接地配線
層および電源配線層を広面積のいわゆるべた面とするこ
とにより接地端子22および電源端子23に各電位を供給す
るための配線導体層の抵抗を低くし、かつ、接地配線層
および電源配線層を絶縁層を挟んで交互に積層してこれ
らの層間に容量成分を持たせることにより、接地および
電源のインピーダンスを低下させて安定して各電位が供
給される構造をとっていた。

【００１２】しかしながら、近年の集積回路素子の端子
電極数の増大および端子電極配置の高密度化により、集
積回路素子がフリップチップ実装される集積回路素子搭
載用基板21においては、従来、接地配線層および電源配
線層を十分な面積のべた面として形成することが困難と
なってこれらにより形成されていた容量成分を十分に確
保することができなくなってしまうという問題点があっ
た。

【００１３】この状態を説明するための例を図６に要部
平面図で示す。図６は多層配線基板21の内部において集
積回路素子搭載部の下方に位置する絶縁層上に形成され
た接地配線層等の配置構成を示すものである。同図にお
いて、24は絶縁層上に広面積で形成された接地配線層、
25はこの接地配線層24と多層配線基板21の集積回路素子
搭載部の接地端子22および他の絶縁層や外部の接地配線
とを電気的に接続するための接地貫通導体、26は接地配
線層24を貫通して集積回路素子搭載部の電源端子23と他
の絶縁層や外部の電源配線とを電気的に接続するための
電源貫通導体、27は接地配線層24と電源貫通導体26とを
絶縁するためのクリアランスである。

【００１４】このように、多層配線基板の集積回路素子
搭載部において集積回路素子の端子電極数の増大および
端子電極配置の高密度化により、接地端子22および電源
端子23が配置された端子部はそのほとんどの部分が端子
により占められるという状況になり、これに対応して内
部の接地配線層24においては、図６に示すように、電源
端子23に接続される電源貫通導体26が接地配線層24を貫
通するためにクリアランス27を設けることが必要なこと
から、このクリアランス27により接地配線層24は容量成
分を得るためのベタ面としては不十分な状態になってし
まっていた。

【００１５】また同様に、多層配線基板21内部の電源配
線層においても、接地端子22に接続される接地貫通導体
25を貫通させるために所定のクリアランスが必要であ
り、このクリアランスによりベタ面としては不十分な状
態になってしまっていた。このため、各配線層の導体抵
抗および各貫通導体のインダクタンスが大きくなり、集
積回路素子への電源およびグランドの電位を安定して供
給することが困難になってしまうという問題点があっ
た。

【００１６】本発明は上記従来の問題点に鑑み案出され
たものであり、その目的は、接地電極および電源電極が
高密度で配置された高速で動作する集積回路素子に対し
て低抵抗および低インダクタンスで安定した接地および
電源電位の供給を行なうことができる集積回路素子搭載
用基板を提供することにある。

【００１７】また本発明の他の目的は、低抵抗および低
インダクタンスで安定した接地および電源電位の供給を
行なうことができる集積回路素子搭載用基板に接地電極
および電源電極が高密度で配置された高速で動作する集
積回路素子を搭載して成る、高速で安定して動作させる
ことができる集積回路装置を提供することにある。

【００１８】

【課題を解決するための手段】本発明者は、上記従来技
術の問題点に対して種々の検討を行なった結果、集積回
路素子を配線基板上にフリップチップ接続により搭載実
装する場合に、素子搭載部における接地および電源の供
給端子の配置について、第１列の端子の配列では電源端
子と接地端子とが交互に配置され、次列では電源端子と
接地端子とが交互に配置されるとともに、第１列の端子
の配列に対しその端子が中間に位置する配置にあり、第
３列では電源端子と接地端子との配列が第１列の配列と
同じとして、隣接する端子同士の間隔が最小となるよう
に配置したことを特徴とする構成とすることにより、電
源および接地電位の供給を低抵抗および低インダクタン
スで安定して行なえることを見出した。

【００１９】本発明の集積回路素子搭載用基板は、絶縁
基体の上面に集積回路素子の搭載部を有し、内部に接地
配線層、電源配線層および信号配線層が形成されるとと
もに、これら各配線層とそれぞれ電気的に接続された接
地端子、電源端子および信号端子が前記搭載部に配列形
成されて成り、これら各端子に前記搭載部に搭載される
前記集積回路素子の下面の接地電極、電源電極および信
号電極がそれぞれ電気的に接続される集積回路素子搭載
用基板において、前記信号端子は前記集積回路素子の周
辺領域に配置されており、前記接地端子および前記電源
端子は、その内側領域に、両端子を交互に略等間隔で３
個以上並べた列を３列以上略平行に、かつ奇数番目の列
同士および偶数番目の列同士における両端子の順番を同
じにして配置するとともに、隣接する列の端子同士を列
方向に端子間の間隔の略半分ずらせて配置されているこ
とを特徴とするものである。

【００２０】また、本発明の集積回路装置は、上記構成
の集積回路素子搭載用基板の前記搭載部に、下面に前記
接地端子、電源端子および信号端子にそれぞれ対応する
前記接地電極、電源電極および信号電極を有する前記集
積回路素子を、対応する各端子と各電極とを電気的に接
続して搭載したことを特徴とするものである。

【００２１】本発明の集積回路素子搭載用基板によれ
ば、集積回路素子の各電極と電気的に接続される各端子
が、信号端子は集積回路素子の周辺領域に配置されてお
り、接地端子および電源端子は、その内側領域に、両端
子を交互に略等間隔で３個以上並べた列を３列以上略平
行に、かつ奇数番目の列同士および偶数番目の列同士に
おける両端子の順番を同じにして配置するとともに、隣
接する列の端子同士を列方向に端子間の間隔の略半分ず
らせて配置されていることから、例えば、ある接地端子
を見た場合にその周りに６個の端子が配置され、そのう
ちの４個を電源端子とすることができるので、従来の格
子状に周りに８個の端子が配置される構成に比べて、接
地配線層に接続された接地端子と電源配線層に接続され
た電源端子との相互インダクタンスを最小にすることが
できる。

【００２２】また、本発明の集積回路素子搭載用基板に
よれば、上記のような接地端子および電源端子の配置に
よりこれら端子が２列づついわゆる千鳥格子状に配置さ
れることとなるため、この接地端子および電源端子にそ
れぞれ接続される接地配線層および電源配線層はそれぞ
れ端子配列の２列分の線幅に対応させて十分な広面積で
形成することができ、接地配線層および電源配線層を低
抵抗なものとすることができるとともに、この接地配線
層と電源配線層とを対向させて得られる容量成分も十分
な大きさで持たせることができるものとなり、これによ
り接地配線および電源配線を低抵抗かつ低インダクタン
スなものとすることができる。

【００２３】この結果、本発明の集積回路素子搭載用基
板によれば、高速で動作する集積回路素子を安定して動
作させるための素子への接地・電源供給および電源ノイ
ズ抑制を極めて効果的に安定して行なうことができるも
のとなる。

【００２４】また、本発明の集積回路装置によれば、上
記構成の集積回路素子搭載用基板の搭載部に、接地端
子、電源端子および信号端子にそれぞれ対応する接地電
極、電源電極および信号電極を下面に有する集積回路素
子を、対応する各端子と各電極とを電気的に接続して搭
載したことから、集積回路素子に対して低抵抗および低
インダクタンスで安定した接地および電源電位の供給を
行なうことができ、高速で安定して動作させることがで
きるものとなる。

【００２５】

【発明の実施の形態】次に、本発明の集積回路素子搭載
用基板および集積回路装置について添付図面に基づき詳
細に説明する。

【００２６】図１は本発明の集積回路素子搭載用基板お
よびそれを用いた集積回路装置の実施の形態の一例を示
す断面図である。

【００２７】同図において、１は集積回路素子搭載用基
板であり、２は絶縁基体、２ａは絶縁基体２上面に形成
された集積回路素子の搭載部、３は絶縁基体２の内部に
形成された接地配線層、４は電源配線層、５は信号配線
層であり、６は接地配線層３と電気的に接続されて搭載
部２ａに形成された接地端子、７は同じく電源配線層４
と電気的に接続された電源端子、８は同じく信号配線層
５と電気的に接続された信号端子である。なお、各配線
層３〜５および各端子６〜８については代表的なもの以
外は図示を省略してある。

【００２８】９は集積回路素子であり、その下面には集
積回路素子搭載用基板１の各端子６〜８にそれぞれ対応
する接地電極・電源電極および信号電極（図示せず）を
有している。10は集積回路素子搭載用基板１の各端子と
集積回路素子９の各電極とを電気的に接続する導体バン
プ、例えば半田バンプである。

【００２９】そして、集積回路素子９が搭載部２ａ上に
搭載され、集積回路素子９の接地電極と接地端子６、電
源電極と電源端子７、信号電極と信号端子８がそれぞれ
導体バンプ10を介して電気的に接続されることにより、
本発明の集積回路装置11が構成されている。

【００３０】なお、12は外部電気回路基板であり、本発
明の集積回路装置11を搭載実装し、外部電気回路基板12
の上面に形成された接続用導体13に導電性接続部材14を
介して接続することによって、集積回路素子９の各電極
が各端子６〜８・各配線層３〜５を介して外部電気回路
基板12と電気的に接続されることとなる。

【００３１】また図２は、本発明の集積回路素子搭載用
基板１の搭載部２ａにおける接地端子６および電源端子
７の配置の例を示す、図４および図５と同様の要部平面
図である。

【００３２】図２において、２は集積回路素子搭載用基
板１の絶縁基体、６はその集積回路素子搭載部２ａに形
成された接地端子（図中にＧの記号で示す）、７は同じ
く集積回路素子搭載部２ａに形成された電源端子（図中
にＰの記号で示す）である。

【００３３】これら接地端子６および電源端子７は、そ
れぞれ絶縁基体２内に形成された接地配線層３および電
源配線層４（図示せず）に、それぞれビア導体等の貫通
導体を介して電気的に接続されている。なお、これら接
地端子６および電源端子７の周囲である搭載部２ａの周
辺領域には信号端子８が配置されるが、ここでは図示し
ていない。また、ｄは円形に形成された各端子の直径、
ｐは各端子の列内における配置間隔（ピッチ）、ｑは各
端子の各列間で隣接する端子同士の配置間隔を表してい
る。

【００３４】図２に示す例においては、接地端子６およ
び電源端子７の配置を、図中の縦の列を左側から１列目
・２列目・３列目・・・と見たときに、各列において接
地端子６および電源端子７を交互に略等間隔ｐで５個ず
つ並べた列を５列、各列を略平行に、かつ奇数番目の１
列目・３列目・５列目の列同士および偶数番目の２列目
・４列目の列同士における接地端子６および電源端子７
の順番を同じにして配置するとともに、隣接する列の端
子同士、すなわち１列目と２列目・２列目と３列目・３
列目と４列目および４列目と５列目の端子同士を列方向
に端子間の間隔ｐの略半分ずらせて配置したものとして
いる。そして、各列間の間隔を、例えば各端子の列内に
おける配置間隔ｐと各端子の各列間で隣接する端子同士
の配置間隔ｑとが略等しくなるように設定すれば、従来
の端子配置と同程度の端子間距離を確保して各端子同士
およびそれに接続された各貫通導体同士の相互インダク
タンスを抑えつつ、各端子をより高密度に配置すること
ができる。

【００３５】このように接地端子６および電源端子７を
配置することにより、図４および図５に示したような従
来の格子状の配置に比べて、各端子の回りを囲む相手方
の端子、すなわち接地端子６の回りを囲む電源端子７、
ならびに電源端子７の回りを囲む接地端子６の数を多く
することができるので、その相互作用によって、各端子
および各貫通導体の自己インダクタンスを下げることが
可能となる。

【００３６】このように、本発明の集積回路素子搭載用
基板１によれば、集積回路素子搭載部２ａの周辺領域に
配置された信号端子８の内側領域に、接地端子６および
電源端子７を、両端子を交互に略等間隔で３個以上並べ
た列を３列以上略平行に、かつ奇数番目の列同士および
偶数番目の列同士における両端子の順番を同じにして配
置するとともに、隣接する列の端子同士を列方向に端子
間の間隔の略半分ずらせて配置したことから、集積回路
素子搭載用基板１の接地配線および電源配線のインダク
タンスをより小さくすることができる。

【００３７】次に、このような端子配置の本発明の集積
回路素子搭載用基板１の絶縁基板２内部における集積回
路素子搭載部２ａの下方に位置する絶縁層上に形成され
た接地配線層３等の配置構成の例を、図６と同様の要部
平面図で図３に示す。同図において、３は絶縁層上に広
面積で形成された接地配線層、３’はこの接地配線層３
と集積回路素子搭載用基板１の集積回路素子搭載部２ａ
の接地端子６および他の絶縁層や外部の接地配線とを電
気的に接続するための接地貫通導体、４’は接地配線層
３を貫通して集積回路素子搭載部２ａの電源端子７と他
の絶縁層や外部の電源配線とを電気的に接続するための
電源貫通導体、15は接地配線層３と電源貫通導体４’と
を絶縁するためのクリアランスである。

【００３８】本発明の集積回路素子搭載用基板１によれ
ば、図２に示す例から分かるように、接地端子６および
電源端子７がその配置を横方向に見たときに２列ずつい
わゆる千鳥格子状に配置されることとなるため、その下
方に形成される接地配線層３は、その２列分の線幅を有
する広面積のものとして形成することができることとな
る。また、別の絶縁層上に形成される電源配線層４につ
いても、同じく、同様の２列分の線幅を有する広面積の
ものとして形成することができることとなる。

【００３９】これにより、接地配線層および電源配線層
を低抵抗なものとすることができるとともに、この接地
配線層と電源配線層とを対向させて得られる容量成分も
十分な大きさで持たせることができるものとなり、これ
により接地配線および電源配線を低抵抗かつ低インダク
タンスなものとすることができる。

【００４０】従って、このような本発明の集積回路素子
搭載用基板１を用いる本発明の集積回路装置11によれば
集積回路素子９に対して低抵抗および低インダクタンス
で安定した接地および電源電位の供給を行なうことがで
き、この結果、高速で動作する集積回路素子９を安定し
て動作させるための素子への電源供給および電源のノイ
ズ抑制を極めて効果的に安定して行なうことができるた
め、集積回路素子９を高速で安定して動作させることが
できるものとなる。

【００４１】例えば、図４に示す従来の端子配置につい
て、厚みが１ｍｍのアルミナセラミック多層配線基板に
おいて、導体配線にタングステンを用い、その基板を貫
通するビア導体について接地端子22および電源端子23の
直径ｄ’および配置間隔ｐ’とそれに対する接地端子22
の相互インダクタンスを考慮したビア導体１本当たりの
インダクタンスＬを調べたところ、 ｄ’（μｍ）− ｐ’（μｍ）− Ｌ（ｐＨ／ｍｍ） ５０ − １５０ − ３７１ ７５ − ２２５ − ３７１ １００ − ３５０ − ４１１ １５０ − ５００ − ３９８ となり、図５に示す従来の端子配置については、同様に
ｄ’・ｐ’・Ｌは、 ｄ’（μｍ）− ｐ’（μｍ）− Ｌ（ｐＨ／ｍｍ） ５０ − １５０ − ３９４ ７５ − ２２５ − ３９４ １００ − ３５０ − ４３４ １５０ − ５００ − ４２２ となったのに対して、図２に示す本発明の集積回路素子
搭載用基板１における端子配置によれば、同様に接地端
子６および電源端子７の直径ｄおよび配置間隔ｐ・ｑ
（ｐ＝ｑとした）とそれに対するインダクタンスＬは、 ｄ（μｍ）− ｐ・ｑ（μｍ）−Ｌ（ｐＨ／ｍｍ） ５０ − １５０ − ３６９ ７５ − ２２５ − ３６７ １００ − ３５０ − ４０７ １５０ − ５００ − ３９５ となり、同じ直径・同じ配置間隔でより高密度に端子を
配置しながら、インダクタンスを低減できることが確認
できた。

【００４２】なお、以上の例では隣接する列の端子同士
を列方向にずらせるのに際し、奇数番目の列と偶数番目
の列とを交互に互い違いとなるようにずらせているが、
各列をずらせるのはこのようなずらせ方に限られず、集
積回路素子９の電極配置の仕様等に応じて適宜選択すれ
ばよい。

【００４３】本発明の集積回路素子搭載用基板１におい
て、絶縁基体２は、酸化アルミニウム質焼結体や窒化ア
ルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼
結体・ガラスセラミックス等のセラミック材料、もしく
はエポキシ樹脂・ＢＴ（ビス−トリアジン）レジン・ポ
リイミド・ベンゾシクロブテン・ポリノルボルネン・フ
ッ素樹脂等の高分子絶縁材料、あるいはセラミック材料
から成る無機絶縁物粉末を熱硬化性の高分子絶縁材料で
結合して成る複合絶縁材料等から成る、例えば略四角形
状の平板状のものである。

【００４４】また、セラミック材料からなる絶縁基体２
の上面に高分子絶縁材料から成る層間絶縁層と配線導体
とを積層した多層配線部を形成したものであってもよ
い。

【００４５】信号配線層３・電源配線層４・信号配線層
５および接地貫通導体３’・電源貫通導体４’・信号貫
通導体から成る各配線は、例えばタングステンやモリブ
デン・モリブデン−マンガン・銅・銀・銀−パラジウム
等からなる電気配線用導電体であり、絶縁基体２上面か
ら例えば絶縁基体２下面にかけて、厚膜印刷法等によっ
て金属粉末メタライズ等により複数が被着形成されてい
る。

【００４６】また、接地端子６・電源端子７・信号端子
８は、絶縁基体２に各配線層３〜５と同様の材料・方法
により形成されている。これら各端子６〜８は、それぞ
れ端子パッドとして絶縁基体２上面の搭載部２ａに被着
形成してもよく、接地貫通導体３’・電源貫通導体４’
および信号貫通導体の端面を搭載部２ａに露出させて、
その端面をそれぞれの端子としてもよい。

【００４７】絶縁基体２は、例えば酸化アルミニウム質
焼結体から成る場合であれば、酸化アルミニウム・酸化
珪素・酸化マグネシウム・酸化カルシウム等の原料粉末
に適当なバインダ・溶剤・可塑剤・分散剤等を添加混合
して泥漿状となすとともにこれを従来周知のドクターブ
レード法を採用してシート状となすことにより複数枚の
セラミックグリーンシートを得て、しかる後、このセラ
ミックグリーンシートに適当な打ち抜き加工を施すとと
もに各配線層３〜５および各端子６〜８となる金属ペー
ストを印刷・充填し、最後にこのセラミックグリーンシ
ートを上下積層するとともに約1600℃の温度で焼成する
ことによって作製される。

【００４８】なお、各配線層３〜５および各端子６〜８
を形成するための金属ペーストは、例えばこれらがタン
グステンメタライズから成る場合であれば、タングステ
ン粉末に適当な有機バインダ・溶剤・可塑剤等を添加混
合してペースト状としたものが用いられ、セラミックグ
リーンシートへの被着形成や充填はスクリーン印刷法等
を採用することによって行なわれる。

【００４９】そして、絶縁基体２上面の搭載部２ａには
集積回路素子９が半田または金−錫合金・金・導電性樹
脂・ＡＣＦ等の導体バンプ10を介して搭載実装されて各
電極と各端子６〜８とが電気的に接続される。

【００５０】このようにして本発明の集積回路装置11が
完成することになるが、絶縁基体２の上面には、集積回
路素子９と搭載部２ａとの間にいわゆるアンダーフィル
樹脂を充填してもよく、さらに集積回路素子９およびそ
の周辺の絶縁基体２の上面を被覆するようにして樹脂製
被覆剤を被着してもよく、あるいは集積回路素子９を覆
うようにして絶縁基体２の上面に蓋体を接合してもよ
い。

【００５１】そして、この本発明の集積回路装置11は、
絶縁基体２の下面に導出した各配線と外部電気回路基板
12の接続用導体13とを導電性接続部材14を介して接続す
ることによって、外部電気回路基板12上に実装されるの
と同時に集積回路素子９の各電極が外部電気回路に接続
されることになる。

【００５２】なお、本発明は以上の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の改良・変更を施すことは何ら差し支えない。

【００５３】例えば、絶縁基体２の下面において外部電
気回路基板12と接続される各配線の導出部、いわゆる２
次実装側の配置を搭載部２ａにおける各端子６〜８の配
置と同じとすることによって、集積回路素子搭載用基板
１における各端子６〜８および各配線のインダクタンス
をさらに低減することができる。

【００５４】

【発明の効果】以上詳述した通り、本発明の集積回路素
子搭載用基板によれば、集積回路素子の各電極と電気的
に接続される各端子が、信号端子は集積回路素子の周辺
領域に配置されており、接地端子および電源端子は、そ
の内側領域に、両端子を交互に略等間隔で３個以上並べ
た列を３列以上略平行に、かつ奇数番目の列同士および
偶数番目の列同士における両端子の順番を同じにして配
置するとともに、隣接する列の端子同士を列方向に端子
間の間隔の略半分ずらせて配置されていることから、従
来の格子状に端子が配置される構成に比べて、より端子
の配置をより高密度化しつつ、接地配線層に接続された
接地端子と電源配線層に接続された電源端子との相互イ
ンダクタンスを最小にすることができた。

【００５５】また、本発明の集積回路素子搭載用基板に
よれば、上記のような接地端子および電源端子の配置に
よりこれら端子が２列づついわゆる千鳥格子状に配置さ
れることとなるため、この接地端子および電源端子にそ
れぞれ接続される接地配線層および電源配線層はそれぞ
れ端子配列の２列分の線幅に対応させて十分な広面積で
形成することができ、接地配線層および電源配線層を低
抵抗なものとすることができるとともに、この接地配線
層と電源配線層とを対向させて得られる容量成分も十分
な大きさで持たせることができるものとなり、これによ
り接地配線および電源配線を低抵抗かつ低インダクタン
スなものとすることができた。

【００５６】この結果、本発明の集積回路素子搭載用基
板によれば、高速で動作する集積回路素子を安定して動
作させるための素子への接地・電源供給および電源ノイ
ズ抑制を極めて効果的に安定して行なうことができた。

【００５７】また、本発明の集積回路装置によれば、上
記構成の集積回路素子搭載用基板の搭載部に、接地端
子、電源端子および信号端子にそれぞれ対応する接地電
極、電源電極および信号電極を下面に有する集積回路素
子を、対応する各端子と各電極とを電気的に接続して搭
載したことから、集積回路素子に対して低抵抗および低
インダクタンスで安定した接地および電源電位の供給を
行なうことができ、高速で安定して動作させることがで
きた。

【図面の簡単な説明】

【図１】本発明の集積回路素子搭載用基板およびそれを
用いた集積回路装置の実施の形態の一例を示す断面図で
ある。

【図２】本発明の集積回路素子搭載用基板における接地
端子および電源端子の配置の例を示す要部平面図であ
る。

【図３】本発明の集積回路素子搭載用基板の絶縁基板内
部における集積回路素子搭載部の下方に位置する絶縁層
上に形成された接地配線層等の配置構成の例を示す要部
平面図である。

【図４】従来の集積回路素子搭載用基板における接地端
子および電源端子の配置の例を示す要部平面図である。

【図５】従来の集積回路素子搭載用基板における接地端
子および電源端子の配置の他の例を示す要部平面図であ
る。

【図６】従来の集積回路素子搭載用基板の絶縁基板内部
における集積回路素子搭載部の下方に位置する絶縁層上
に形成された接地配線層等の配置構成の例を示す要部平
面図である。

【符号の説明】

１・・・・集積回路素子搭載用基板 ２・・・・絶縁基体 ２ａ・・・集積回路素子の搭載部 ３・・・・接地配線層 ４・・・・電源配線層 ５・・・・信号配線層 ６・・・・接地端子 ７・・・・電源端子 ８・・・・信号端子 ９・・・・集積回路素子

Claims (2)

【特許請求の範囲】
1. 【請求項１】 絶縁基体の上面に集積回路素子の搭載部
   を有し、内部に接地配線層、電源配線層および信号配線
   層が形成されるとともに、これら各配線層とそれぞれ電
   気的に接続された接地端子、電源端子および信号端子が
   前記搭載部に配列形成されて成り、これら各端子に前記
   搭載部に搭載される前記集積回路素子の下面の接地電
   極、電源電極および信号電極がそれぞれ電気的に接続さ
   れる集積回路素子搭載用基板において、前記信号端子は
   前記集積回路素子の周辺領域に配置されており、前記接
   地端子および前記電源端子は、その内側領域に、両端子
   を交互に略等間隔で３個以上並べた列を３列以上略平行
   に、かつ奇数番目の列同士および偶数番目の列同士にお
   ける両端子の順番を同じにして配置するとともに、隣接
   する列の端子同士を列方向に端子間の間隔の略半分ずら
   せて配置されていることを特徴とする集積回路素子搭載
   用基板。
2. 【請求項２】 請求項１記載の集積回路素子搭載用基板
   の前記搭載部に、下面に前記接地端子、電源端子および
   信号端子にそれぞれ対応する前記接地電極、電源電極お
   よび信号電極を有する前記集積回路素子を、対応する各
   端子と各電極とを電気的に接続して搭載したことを特徴
   とする集積回路装置。