JP2001147905A - プログラマブルコントローラシステム - Google Patents

Abstract

(57)【要約】 【課題】 Ｉ／Ｏモジュールを追加する場合にシステム
的にＩ／Ｏアドレス空間を使い切った状態でもＩ／Ｏ空
間を拡張できるようにする。 【解決手段】 ＣＰＵモジュール２が２局（＃５１、＃
５２）、Ｉ／Ｏモジュール３が８局（＃１〜＃８）、シ
リアルリンクバス１に接続されて成るＰＣシステムにお
いて、更にＩ／Ｏモジュール３が８局（＃９〜＃１６）
追加された場合、Ｉ／Ｏ空間識別番号に基づいて新たな
周期情報／新たな位相情報を算出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プログラマブルコ
ントローラに係わり、特にリング型のバスにＣＰＵモジ
ュール、Ｉ／Ｏモジュールが接続されて成るプログラマ
ブルコントローラシステムに関する。

【０００２】

【従来の技術】近年、プラント、工場などでは、機械や
装置のシーケンス制御に多くのプログラマブルコントロ
ーラ（以下ＰＣという）を用い、ＦＡ（ファクトリーオ
ートメーション）化を実現している。

【０００３】あるＰＣシステムは、プログラムの実行や
データの演算処理等を行うＣＰＵモジュールや、制御機
器とプロセスデータの入出力を行うＩ／Ｏモジュールが
バス（システムバス等）で接続されて成る構成となって
いる。これら各モジュールは、システムバスを介して互
いにデータのやりとりを行い、接続機器の制御処理を行
う。

【０００４】このＰＣシステムが複数のＣＰＵモジュー
ルを備える構成の場合、各ＣＰＵモジュールはそれぞれ
非同期に動作処理を行っており、またＩ／Ｏモジュール
に対するプロセスデータの入出力処理もそれぞれ非同期
に行っている。このような各ＣＰＵモジュールそれぞれ
が非同期に処理を行うと、ＣＰＵモジュール間で入出力
処理に対する競合が発生する場合がある。この場合は１
つのＣＰＵモジュールのみが入出力処理を行うことが出
来、他のＣＰＵモジュールは、その間、処理の実行を待
たされることになる。

【０００５】また、各Ｉ／Ｏモジュールは、リアルタイ
ムで接続機器からのプロセスデータの出力を行い、また
ＣＰＵモジュールからのデータを必要としているので、
複数のＣＰＵモジュールが連携して処理を行う場合に、
ＣＰＵモジュール間やタスク間で同期が行われていない
と、異なるデータを同じデータと認識して処理してしま
うなどの問題が生じる場合がある。

【０００６】

【発明が解決しようとする課題】このような問題に対し
て、本発明の出願人は、先出願（特願平１０−１４８６
４８、特願平１１−９０２７８）において、ＣＰＵモジ
ュール間やマルチタスク処理時のタスク間で同期してデ
ータのやり取りを行うことが可能なＰＣ及びその入出力
制御方式を提案している。

【０００７】上記先出願に記載のＰＣシステムは、ＣＰ
Ｕモジュール、Ｉ／Ｏモジュール等が、その内部のシリ
アルリンク制御ＬＳＩ（不図示）を介して、シリアルリ
ンクバスと接続されて成る。ネットワーク上を流れるフ
レームは、シリアルリンクバス上を一定方向に巡回し、
各モジュールのシリアルリンク制御ＬＳＩは、上流局か
ら送信されたフレームを自己の受信バッファに取込み、
自局に対するデータがなければそのまま下流局に送り、
また自局に対するデータがあればそれを取込む。このよ
うにして、シリアルリンクバス上をフレームデータが一
定方向に巡回して各モジュール間のデータ送受信を実現
する。

【０００８】そして、ＣＰＵモジュールがＩ／Ｏモジュ
ールからデータを受信する“受信処理”のときのデータ
転送は、トータルフレーム方式により行う。またＣＰＵ
モジュールからＩ／Ｏモジュールへデータを出力する
“送信処理”のときのデータ転送は、マルチキャスト方
式により行う。

【０００９】概略的に説明するならば、トータルフレー
ム方式は、リング状のトポロジーを持つシリアルリンク
バスにおいて、巡回する１つのフレームに対してＩ／Ｏ
モジュールの各局が自局データを追加してゆき、フレー
ムがシリアルリンクバスを２巡回することで、自局デー
タの送信及び他局データの受信を行い、各局が他局のデ
ータの共有化を図ると共に伝送効率を上げるようにした
伝送方式である。一方、マルチキャスト方式では、シリ
アルリンクバス上にマルチキャスト通信用のフリートー
クンを巡回させ、データ伝送を要求する局（出力装置に
出力するための送信データが用意されており、また当該
送信帯域の送信許可設定がされている局）は、フリート
ークンを確保して代わりにマルチキャストフレームの送
信を行う。マルチキャストフレームはシリアルリンクバ
ス上を巡回し、このマルチキャストフレームを受信した
ネットワーク上の局は、それを下流へ中継して巡回させ
ると共に、フレーム内の出力データの設定内容に基づい
て自局宛のデータの取込みを行う。

【００１０】図１０は、先出願のＰＣシステムにおける
トータルフレーム方式に係わる構成の一例を示す図であ
る。同図に示すＰＣシステムは、１または複数のＣＰＵ
モジュール１０２と複数のＩ／Ｏモジュール１０３（ト
ータルフレーム方式に係わる構成であるので、全て入力
装置としてのＩ／Ｏモジュールである）がリング型の伝
送トポロジーをもつシリアルリンクバス１０１によって
接続されるネットワーク構成をもつ。このシリアルリン
クバス１０１に接続されている各モジュールには、その
ネットワーク上での局としてそれぞれを一意に識別する
局番が設定されている。同図では、ＣＰＵモジュール１
０２が２局、Ｉ／Ｏモジュール１０３が８局接続されて
おり、各局にその局番として＃５１、＃５２（ＣＰＵモ
ジュール１０２）、＃１〜＃８（Ｉ／Ｏモジュール１０
３）が設定されているものとする。

【００１１】図１１は、図１０に示す様に各Ｉ／Ｏモジ
ュール毎に“周期情報”と“位相情報”が設定された場
合に、ＣＰＵモジュール１０２が受け取るトータルフレ
ームに付加されるデータの一例を示す図である。

【００１２】トータルフレームには、図１１に示すよう
に、その先頭部分にタクトNO. が設定される。タクトN
O. は、例えばＣＰＵモジュール１０２（リングマスタ
ー局となっているモジュール）が、フレームをシリアル
リンクバス１上に送出する毎に＋１インクリメントす
る。勿論これに限るものではなく、タクトNO. は何等か
の所定の規則にしたがって更新されていくものである。

【００１３】各Ｉ／Ｏモジュール１０３（＃１〜＃８）
は、受信したフレームのタクトNO.を参照し、図１０に
示すように設定された“周期情報”と“位相情報”とに
基づいて、自局のデータ出力タイミングであるか否かを
判定し、そうである場合は受信したフレームの末尾に自
局のデータを付加して出力する。判定の方法は、例え
ば、受信したフレームのタクトNO. を“周期情報”で割
り、その余りが“位相情報”と一致するか否かで行う。
これより、図１０に示すように“周期情報”、“位相情
報”が設定されている場合は、各トータルフレームが、
各Ｉ／Ｏモジュール１０３から上記判定の結果に応じて
自局のデータを付加されながら、シリアルリンクバス１
上を巡回して、最終的に、ＣＰＵモジュール１０２が図
１１に示す各トータルフレームを受け取る。このよう
に、各トータルフレーム毎に、自局のデータ出力タイミ
ングであるＩ／Ｏモジュール１０３のデータのみが付加
されてＣＰＵモジュール１０２に転送される。

【００１４】図１２は、先出願のＰＣシステムにおける
マルチキャストフレーム方式に係わる構成の一例を示す
図である。同図においては、シリアルリンクバス１０１
にＣＰＵモジュール１０２が２局、Ｉ／Ｏモジュール１
０４（マルチキャストフレーム方式に係わる構成である
ので、全て出力装置としてのＩ／Ｏモジュールである）
が８局接続されており、各局にその局番として＃２１〜
＃２８（Ｉ／Ｏモジュール１０４）、＃５１、＃５２
（ＣＰＵモジュール１０２）が設定されているものとす
る。

【００１５】マルチキャストフレームにも、その先頭部
分にタクトNO. が設定される。ＣＰＵモジュール１０２
は、タクトNO. に応じた所定のＩ／Ｏモジュール１０４
に対するデータのみ有するマルチキャストフレームを出
力する。例えば、図１２に示す様な各Ｉ／Ｏモジュール
毎の“周期”と“位相”に対応して、ＣＰＵモジュール
１０２内のメモリ等に各タクトNO. 毎にデータ出力すべ
きＩ／Ｏモジュール（の番号等）がテーブル形式で格納
されており、これに応じて例えば図１３に示すようなマ
ルチキャストフレームが、ＣＰＵモジュール１０２から
シリアルリンクバス１０１上に出力される。各Ｉ／Ｏモ
ジュール１０４は、シリアルリンクバス１０１を介して
受信したマルチキャストフレームの中から、自局に対す
るデータを取込み、自局に接続されている制御機器等に
出力する。

【００１６】ここで、一般的に、システムとして扱える
Ｉ／Ｏアドレス空間には制限がある。上記先出願では、
上記ＰＣシステム的にＩ／Ｏアドレス空間を使い切った
状態で、更にＩ／Ｏモジュールを追加しようとした場
合、ハードウェアを変更することなくＩ／Ｏアドレス空
間を拡張することはできなかった。

【００１７】すなわち、上記先出願では、ＣＰＵモジュ
ール＃５１、＃５２のように複数のＣＰＵモジュールを
実装し、マルチＣＰＵシステムを構築した場合でも、例
えば図１４（ａ）に示すように、ＣＰＵモジュール間で
Ｉ／Ｏアドレス空間は共通の空間とならざるを得ない。
あるいは、例えばＣＰＵモジュール＃５２がＩ／Ｏモジ
ュール＃１、＃２だけを使用している場合、そのＩ／Ｏ
アドレス空間は、図１４（ｂ）に示すようになるが、余
っている領域に対してＩ／Ｏモジュール＃１〜＃８以外
の他のＩ／Ｏモジュール（追加しようとするＩ／Ｏモジ
ュール）用のＩ／Ｏアドレスを割り当てることはできな
い。

【００１８】この為、システム的にＩ／Ｏアドレス空間
を使い切った状態で、更に例えば（入力装置としての）
Ｉ／Ｏモジュール＃９〜＃１６を追加しようとした場
合、例えば図１５に示すように、シリアルリンクバス１
０５、ＣＰＵモジュール１０６、Ｉ／Ｏモジュール１０
７（＃９〜＃１６）より成るもう１つシステムを構築す
るしかなかった。しかしながら、この場合、２つのシス
テム間で同期を取るのが困難であった（それぞれのシス
テムにおける制御周期等の同期性は保証されない）。

【００１９】本発明の課題は、Ｉ／Ｏモジュールを追加
しようとした場合に、システム的にＩ／Ｏアドレス空間
を使い切った状態でもＩ／Ｏ空間を拡張できるように
し、以て将来のシステム増設等に容易に対応できるＰＣ
システムを提供することである。

【００２０】

【課題を解決するための手段】本発明によるプログラマ
ブルコントローラシステムは、少なくとも１つ以上のＣ
ＰＵモジュールと複数のＩ／Ｏモジュールが、リング型
のバスに接続されて成るプログラマブルコントローラシ
ステムにおいて、前記各Ｉ／Ｏモジュールは、前記バス
上を周回するトータルフレームを受信する毎に該トータ
ルフレームに付加される識別番号に応じて自己のデータ
出力タイミングであるか否かを判断する為の出力タイミ
ング情報を格納する出力タイミング情報格納手段を有
し、Ｉ／Ｏモジュールの追加によって前記プログラマブ
ルコントローラシステムのＩ／Ｏアドレス空間を拡張す
る場合に、Ｉ／Ｏ空間識別番号を用いて新たな出力タイ
ミング情報を算出して前記出力タイミング情報格納手段
に格納する出力タイミング情報更新手段を備える。

【００２１】上記プログラマブルコントローラシステム
において、例えば、前記出力タイミング情報は、周期情
報と位相情報であり、前記出力タイミング情報更新手段
は、前記Ｉ／Ｏアドレス空間をＮ倍に拡張する場合（Ｉ
／Ｏ空間識別番号＝０，１，・・・Ｎ−１）、 新たな周期情報＝周期情報×Ｎ 新たな位相情報＝位相情報×Ｎ＋Ｉ／Ｏ空間識別番号
または新たな位相情報＝位相情報＋周期情報×Ｉ／Ｏ空
間識別番号 により前記新たな出力タイミング情報を算出する。

【００２２】また、本発明によるプログラマブルコント
ローラシステムは、少なくとも１つ以上のＣＰＵモジュ
ールと複数のＩ／Ｏモジュールが、リング型のバスに接
続されて成るプログラマブルコントローラシステムにお
いて、前記ＣＰＵモジュールは、前記バスを介して受信
するマルチキャストフレームに付加される各識別番号に
応じたデータ出力対象のＩ／Ｏモジュールを示す情報を
格納するデータ出力対象情報格納手段を有し、Ｉ／Ｏモ
ジュールの追加によって前記プログラマブルコントロー
ラシステムのＩ／Ｏアドレス空間を拡張する場合に、Ｉ
／Ｏ空間識別番号を用いて新たなデータ出力対象情報を
求めて前記データ出力対象情報格納手段に格納するデー
タ出力対象情報更新手段を備える。

【００２３】上記プログラマブルコントローラシステム
において、例えば、前記データ出力対象情報は、周期情
報と位相情報とに基づいて求められるものであり、前記
データ出力対象情報更新手段は、前記Ｉ／Ｏアドレス空
間をＮ倍に拡張する場合（Ｉ／Ｏ空間識別番号＝０，
１，・・・Ｎ−１）、 新たな周期情報＝周期情報×Ｎ 新たな位相情報＝位相情報×Ｎ＋Ｉ／Ｏ空間識別番号
または新たな位相情報＝位相情報＋周期情報×Ｉ／Ｏ空
間識別番号 により新たな周期情報／位相情報を算出し、該新たな周
期情報／位相情報に基づいて前記新たなデータ出力対象
情報を求める。

【００２４】上述したプログラマブルコントローラシス
テムによれば、特にＣＰＵモジュール間やマルチタスク
処理時のタスク間で同期したデータのやり取りを行うこ
とが可能なプログラマブルコントローラシステムにおい
て、例えばＩ／Ｏモジュールを追加しようとした場合に
システム的にＩ／Ｏアドレス空間を使い切った状態であ
っても、Ｉ／Ｏ空間識別番号を用いて新たな周期情報／
位相情報を算出することにより、Ｉ／Ｏ空間を拡張する
ことを可能にする。また、これを以て将来のシステム増
設等に容易に対応できるようになる。

【００２５】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。まず、ＣＰＵモジュール
が各Ｉ／Ｏモジュールからデータを受信する“受信処
理”（トータルフレーム方式）に関して、説明する。

【００２６】図１は、本発明の一実施形態のＰＣシステ
ムにおけるトータルフレーム方式に係わる構成の一例を
示す図である。同図に示すＰＣシステムは、１または複
数のＣＰＵモジュール２と複数のＩ／Ｏモジュール３
（トータルフレーム方式に係わる構成であるので、全て
入力装置としてのＩ／Ｏモジュールである）が、リング
型の伝送トポロジーをもつシリアルリンクバス１によっ
て接続されるネットワーク構成をもつ。

【００２７】このシリアルリンクバス１に接続されてい
る各モジュールには、そのネットワーク上での局として
それぞれを一意に識別する局番が設定されている。同図
では、図１０に示すようなＣＰＵモジュール２が２局
（＃５１、＃５２）、Ｉ／Ｏモジュール３が８局（＃１
〜＃８）、シリアルリンクバス１に接続されて成るＰＣ
システムにおいて、更にＩ／Ｏモジュール３が８局（＃
９〜＃１６）追加された場合の構成を示している。

【００２８】図２は、ＣＰＵモジュール２内での入力デ
ータに対する制御処理を示す図である。すなわち、特に
トータルフレーム方式に係わる構成を示してある。同図
において、ＣＰＵモジュール２は、データの入力制御を
行うための構成要素として、入力バッファ２１、Ｉ／Ｏ
領域２２、入力バッファ転送テーブル２３及び入力デー
タ転送テーブル２４を有する。また、ＣＰＵモジュール
２は、シリアルリンク制御ＬＳＩ１０を備えており、こ
れはデータの入力制御に係わる構成要素として、受信バ
ッファ１１を有する。

【００２９】入力バッファ２１は、上流局から流れてき
たデータの中で自モジュールで必要な局からのプロセス
データを取込む為のバッファである。Ｉ／Ｏ領域２２
は、自局で実行されているアプリケーションプログラム
の各タスク２５が、直接アクセスすることが出来るメモ
リ領域である。ＣＰＵモジュール２内にあるプログラム
処理を行う実行プロセッサ（不図示）は、このＩ／Ｏ領
域２２内から自己が必要とするデータを読み出したり、
あるいはＩ／Ｏモジュール３への出力データをＩ／Ｏ領
域２２に書込む。

【００３０】尚、このＩ／Ｏ領域２２が、上記Ｉ／Ｏア
ドレス空間に相当するものである。また、Ｉ／Ｏ領域２
２の大きさは、システム（ＣＰＵモジュール２）として
決まった大きさになる。

【００３１】シリアルリンク制御ＬＳＩ１０は、シリア
ルリンクバス１からトータルフレーム方式により送信さ
れてくるフレーム（トータルフレーム）を受信すると、
これを自己の受信バッファ１１に取込むと共に下流局の
モジュールに流す。そして、ＣＰＵモジュール２は、入
力バッファ転送テーブル２３を参照して、必要なデータ
を受信バッファ１１から入力バッファ２１に取込む。詳
しくは、受信バッファ１１に一時的に記憶されたデータ
の中で自局が必要とするデータは、タクト周期（シリア
ルリンクバス１の転送周期と同一周期）で、受信バッフ
ァ１１から入力バッファ２１に転送される。そして、タ
スク２５起動時に、そのタスクに対応する入力データ転
送テーブル２４が参照されて、そのタスクが必要とする
データが入力バッファ２１からＩ／Ｏ領域２２に転送さ
れる。

【００３２】図３は、Ｉ／Ｏモジュール３の構成の一例
を示す図である。ここでは、入力装置としてのＩ／Ｏモ
ジュール３の構成を示す。図３に示すＩ／Ｏモジュール
３は、シリアルリンク制御ＬＳＩ３１、バッファ３２等
を有する。また、同図に示す（自局の）“局番情報”、
“構成情報”等を記憶する記憶部等も備えている。

【００３３】シリアルリンク制御ＬＳＩ３１は、シリア
ルリンクバス１よりトータルフレーム方式のフレーム
（１巡目のフレーム）を受信すると、後述する自局のデ
ータ出力タイミング（制御機器からの入力データをＣＰ
Ｕモジュールへ転送するタイミング）である場合のみ、
受信したフレームの末尾に自局のデータを付加して出力
する。この出力データは、当該入力装置としてのＩ／Ｏ
モジュール３に接続されている制御機器からの入力デー
タに基づいて、事前に出力バッファ３２内に生成してお
いたものである。また、このデータには、上記自局の局
番情報、構成情報（データサイズ、ステータス情報等）
が付加される。

【００３４】Ｉ／Ｏモジュール３のシリアルリンク制御
ＬＳＩ３１は、その内部の不図示のメモリ等に周期情報
と位相情報の格納領域を備えており、上記フレームを受
信すると、このフレームに含まれる“タクトNO. ”と、
当該周期情報と位相情報とに基づいて、自局の出力タイ
ミングであるか否かを判定し、そうである場合のみデー
タ出力を行う。尚、これらの情報は、例えば電源ＯＮ時
やリセットスタート時等のイニシャル処理時に、ＣＰＵ
モジュール２が各Ｉ／Ｏモジュール３に対して設定す
る。設定内容は、プログラム作成ツール（ローダ）によ
るプログラム作成時やシステム構成作成時に、自動ある
いは手動により作成される。

【００３５】ここで、本実施形態のプログラマブルコン
トローラシステムにおいては、上記プログラム作成ツー
ル（ローダ）のコンパイラは、上記図１に示すように新
たなＩ／Ｏモジュール＃９〜＃１６が追加された場合、
Ｉ／Ｏ空間識別番号（後述する）に基づいて新たな周期
情報／新たな位相情報を算出する。これより、例えば電
源ＯＮ時やリセットスタート時に、上記各Ｉ／Ｏモジュ
ールの“局番情報”、“構成情報”等を記憶する記憶部
（メモリ等）に、上記新たな周期情報、新たな位相情報
が記憶される。

【００３６】上記新たな周期情報／新たな位相情報の算
出方法は、Ｉ／Ｏアドレス空間をＮ倍にする場合（Ｉ／
Ｏ空間識別番号＝０，１，２，・・・Ｎ−１となる）、
以下の（１）式により、新たな周期情報／新たな位相情
報を算出する。

【００３７】 新たな周期情報＝周期情報×Ｎ 新たな位相情報＝位相情報×Ｎ＋Ｉ／Ｏ空間識別番号 ・・・（１） または、 新たな位相情報＝位相情報＋周期情報×Ｉ／Ｏ空間識別番号・・（２） としてもよい。

【００３８】このようにＩ／Ｏ空間識別番号に基づく新
たな周期情報／新たな位相情報の算出について、図１に
示す具体例を参照しながら（１）式の場合について以下
に説明する。

【００３９】図１において、新たなＩ／Ｏモジュールを
追加する前の既存のＩ／Ｏモジュール群（＃１〜＃８）
の周期情報、位相情報は、図１に示す様に、Ｉ／Ｏモジ
ュール＃１から＃８まで順に、（周期情報，位相情報）
＝（１，０）、（２，０）、（２，１）、（２，０）、
（４，０）、（４，１）、（４，２）、（４，３）であ
った。

【００４０】また、追加したＩ／Ｏモジュール＃９〜＃
１６の制御周期が、同図に示す様に、Ｉ／Ｏモジュール
＃９から＃１６まで順に、制御周期＝１(ms）、１(m
s）、４(ms)、４(ms)、４(ms)、４(ms)、４(ms)、４(m
s)であったものとすると、このＩ／Ｏモジュール＃９〜
＃１６についての周期情報、位相情報は、同図に示す様
に、Ｉ／Ｏモジュール＃９から＃１６まで順に、（周期
情報，位相情報）＝（１，０）、（１，０）、（４，
０）、（４，１）、（４，２）、（４，３）、（４，
０）、（４，１）となるべきものである。

【００４１】このような既存のＩ／Ｏモジュール群（＃
１〜＃８）に対して、Ｉ／Ｏモジュール＃９〜＃１６を
追加する例では、上記Ｎは‘２’となり、Ｉ／Ｏ空間識
別番号は‘０’、‘１’が用いられる。そして、図１に
示す例では、既存のＩ／Ｏモジュール群（＃１〜＃８）
に対しては‘０’が、新たに追加したＩ／Ｏモジュール
群（＃９〜＃１６）に対しては‘１’が割り当てられ
る。

【００４２】このような例において、上記算出式により
新たな周期情報／新たな位相情報を算出した結果を、図
１の下側に示してある。これら（新たな）周期情報／位
相情報は、先出願と同様、例えば各Ｉ／Ｏモジュール内
の（不図示の）メモリ等に格納される。

【００４３】これより、各Ｉ／Ｏモジュール（＃１〜＃
１６）は、リングマスター局によっってそのタクトNO.
が＋１インクリメントされながらシリアルリンクバス１
上を巡回するトータルフレームを受信する毎に、受信し
たフレームのタクトNO. と、上記新たな“周期情報”と
“位相情報”とに基づいて、自局のデータ出力タイミン
グであるか否かを判定し、そうである場合は受信したフ
レームの末尾に自局のデータを付加して出力する。そし
て、これら自局のデータ出力タイミングである全てのＩ
／Ｏモジュールのデータが付加されたフレームを、ＣＰ
Ｕモジュール２が受け取ることになる。例えば上記図１
下側に示す新たな周期情報／位相情報では、例えば図４
に示す各フレームをＣＰＵモジュールが受け取ることに
なる。

【００４４】このように、Ｉ／Ｏ空間識別番号を用いる
ことによって、Ｉ／Ｏモジュールが追加された新たなシ
ステム構成に対応する転送タイミングを示す（新たな）
周期情報／位相情報が生成／格納される。各ＣＰＵモジ
ュール、Ｉ／Ｏモジュールは、単に、この新たに生成／
格納された「周期情報／位相情報」に応じて動作するの
であり、Ｉ／Ｏアドレス空間が拡張されたことを意識す
ることなく動作する。

【００４５】このようにすることで、例えば図１のＣＰ
Ｕモジュール（＃５１、＃５２）各々のＩ／Ｏ領域２２
（Ｉ／Ｏアドレス空間）は、図５（ａ）に示すように、
ＣＰＵモジュール＃５１ではＩ／Ｏモジュール＃１〜＃
８用のＩ／Ｏアドレスを割り当て、ＣＰＵモジュール＃
５２ではＩ／Ｏモジュール＃９〜＃１６用のＩ／Ｏアド
レスを割り当てることができる。このように、複数のＣ
ＰＵモジュールを実装している場合、各ＣＰＵモジュー
ルで異なるＩ／Ｏアドレス空間を持つことができるよう
になる。すなわち、システム的にＩ／Ｏアドレス空間を
使い切った状態でもＩ／Ｏ空間を拡張することができ
る。尚、例えば、Ｉ／Ｏモジュール＃９、＃１０の２つ
のＩ／Ｏモジュールのみが追加された場合等には、図５
（ｂ）に示すように、Ｉ／Ｏアドレス空間は２倍に拡張
され、Ｉ／Ｏモジュール＃９、＃１０用のＩ／Ｏアドレ
スが割り当てられ、それ以外は未使用領域となるが、こ
の未使用領域は、後に更にＩ／Ｏモジュールが追加され
た場合等に、順次使用されることになる。あるいは、逆
に、例えばＩ／Ｏアドレス空間を３倍に拡張しなければ
ならない数のＩ／Ｏモジュールが追加される場合（上記
Ｎが‘３’となる場合）には、不図示のＣＰＵモジュー
ル＃５３を追加する等して、必要なメモリ容量を確保す
る必要がある。

【００４６】上述したＩ／Ｏ空間識別番号は、ユーザ等
がプログラム作成の際に指定したり、コンパイル時にＣ
ＰＵモジュールの番号（＃５１、＃５２）によって自動
的に決まるようにしておく。

【００４７】ユーザがプログラムを作成する際に指定す
る方法では、例えば新たなＩ／Ｏモジュール＃９〜＃１
６が追加されてＩ／Ｏアドレス空間を拡張する必要が生
じる場面において、ユーザ等がＰＣのアプリケーション
・プログラムを作成する際に、拡張されたＩ／Ｏアドレ
ス空間を認識してプログラミングする。

【００４８】これについて、図６を参照して説明する。
図６は、プログラム作成ツール（ローダ）でユーザ等に
より作成される上記アプリケーション・プログラムの一
例を示す図であり、同図（ａ）は従来のプログラム例、
同図（ｂ）は上記拡張されたＩ／Ｏアドレス空間を認識
したプログラム例である。

【００４９】図６（ａ）に示すプログラムは、＃１のＩ
／Ｏモジュールの０ワード目のデータを１ワード分ロー
ドするプログラムである（“％ＩＷ”は、Ｉ／Ｏモジュ
ールのデータをワード処理するコマンド）。

【００５０】図６（ｂ）に示すプログラムは、Ｉ／Ｏア
ドレス空間を使い切った状態で新たなＩ／Ｏモジュール
を追加した場合等において、Ｉ／Ｏ空間識別番号‘１’
を指定し、＃９のＩ／Ｏモジュールの３ワード目のデー
タを１ワード分ロードするプログラムである。このプロ
グラムをコンパイルすると、上記＃９のＩ／Ｏモジュー
ルからデータをロードするタイミング（転送タイミン
グ）が、Ｉ／Ｏ空間識別番号‘１’に応じたタイミング
となる。

【００５１】一方、ＣＰＵモジュールの番号（＃５１、
＃５２）によって決定する方法では、例えばＣＰＵモジ
ュール＃５１に対してはＩ／Ｏ空間識別番号‘０’と
し、ＣＰＵモジュール＃５２に対してはＩ／Ｏ空間識別
番号‘１’とするように予め設定しておく。このように
すると、各ＣＰＵモジュール毎にＩ／Ｏアドレス空間を
分けることが可能となる。

【００５２】次に、以下に、ＣＰＵモジュールからＩ／
Ｏモジュールへデータを出力する“送信処理”（マルチ
キャスト方式）に関して、説明する。図７は、本発明の
一実施形態のＰＣシステムにおけるマルチキャスト方式
に係わる構成の一例を示す図である。

【００５３】同図では、図１２に示すようにシリアルリ
ンクバス１にＣＰＵモジュール２が２局（＃５１、＃５
２）接続されＩ／Ｏモジュール４（出力装置）が８局
（＃２１〜＃２８）接続された構成において、更にＩ／
Ｏモジュール４を８局（＃２９〜＃３６）追加した場合
の構成を示している。

【００５４】図８は、ＣＰＵモジュール２内でのデータ
出力に関する制御処理を示す図である。すなわち、特に
マルチキャスト方式に係わる構成を示してある。ＣＰＵ
モジュール２内には、データの出力制御を行うための構
成要素として、出力バッファ２６、出力データ転送テー
ブル２７、及び出力バッファ転送テーブル２８を有し、
またシリアルリンク制御ＬＳＩ１０内に送信バッファ１
２を有する。

【００５５】出力バッファ２６は、出力データ転送テー
ブル２７の参照結果により、データを出力する局毎に、
タスク２５が出力処理を行うデータを、出力先のＩ／Ｏ
モジュールの局番、データのサイズ及びマスク情報と共
に蓄積するバッファである。

【００５６】出力データ転送テーブル２７は、タスク毎
に存在し、そのタスクが出力する出力データを、Ｉ／Ｏ
領域２２から出力バッファ２６へ転送を行う際に、参照
されるテーブルである。

【００５７】出力バッファ転送テーブル２８は、各タク
トNO. 毎に対応する各テーブルより成り、各々のテーブ
ルにはそのタクトNO. を持つマルチキャスト用のトーク
ンを受信したときに、どのＩ／Ｏモジュール宛にデータ
出力すべきかを示すデータ（例えば、出力データ転送テ
ーブル２７において、上記データ出力すべきＩ／Ｏモジ
ュールへの出力データが格納されているアドレス等）が
格納されている。

【００５８】本実施形態のマルチキャスト方式において
は、マルチキャスト用のトークンの中にタクトNO. が含
まれている。そして、ＣＰＵモジュール２（シリアルリ
ンクＬＳＩ１０）は、受信したマルチキャスト用のトー
クン中にあるタクトNO. より、出力バッファ転送テーブ
ル２８の中でこのタクトNO. に対応するテーブルを用い
て、出力バッファ２６から送信バッファ１２に必要なデ
ータを転送させる。

【００５９】そして、例えば図７に示すように新たなＩ
／Ｏモジュール（＃２９〜＃３６）が追加された場合、
上述したトータルフレーム方式の場合と略同様に、プロ
グラム作成ツール（ローダ）において、Ｉ／Ｏ空間識別
番号を用いて上記（１）式により新たな周期情報／新た
な位相情報を算出する。例えば、図７に示す例では、図
の下側に示すような新たな周期情報／新たな位相情報が
求められる。そして、プログラム作成ツール（ローダ）
は、この新たな周期情報／新たな位相情報に基づいて、
各タクトNO. 毎に、そのタクトNO. を持つマルチキャス
ト用のトークンを受信したときにデータ出力すべきＩ／
Ｏモジュールを求め、これを（上記アドレス等を）上記
出力バッファ転送テーブル２８に格納する。このように
して、出力バッファ転送テーブル２８は、上記新たな周
期情報／新たな位相情報に対応した新たな内容に更新さ
れる。これより、ＣＰＵモジュール２において、受信し
たマルチキャスト用のトークン中にあるタクトNO. よ
り、上記更新された出力バッファ転送テーブル２８の中
でこのタクトNO. に対応するテーブルを用いて、出力バ
ッファ２６から送信バッファ１２に必要なデータを転送
させると、例えば図９に示すようなマルチキャストフレ
ームが、順次、シリアルリンクバス１上に送出されるこ
とになる。

【００６０】以上、新たな位相情報を（１）式から求め
た場合について説明したが、（２）式から求めた場合も
同様である。図１及び図７には、（２）式から求めた場
合の新たな位相情報の例も示してある。尚、（１）式や
（２）式は、新たな位相情報を求めるための何通りもあ
る算出式の中の一例である。（１）式と（２）式の違い
は、処理順番の違いであり、（１）式の場合、既存のモ
ジュールＩ／Ｏ群と拡張されたモジュールＩ／Ｏ群とを
交互に処理している。これに対し、（２）式の場合、ま
ず既存のモジュールＩ／Ｏ群を処理し、次いで拡張され
たモジュールＩ／Ｏ群を処理している。つまり、処理す
る順番の組み合わせにより、上記の（１）式、（２）式
以外にも様々な算出式が考えられる。

【００６１】上述したように、ＣＰＵモジュール間やマ
ルチタスク処理時のタスク間で同期してデータのやり取
りを行うことが可能なＰＣシステムにおいて、トータル
フレーム方式、マルチキャスト方式のいずれにおいて
も、Ｉ／Ｏモジュールを追加しようとした場合にＩ／Ｏ
アドレス空間が不足する場合であっても、Ｉ／Ｏ空間識
別番号を用いて上記（１）式または（２）式により新た
な周期情報／新たな位相情報を算出することにより、デ
ータ転送タイミングがコントロールされるので、新たな
システムを追加する必要なく、Ｉ／Ｏ空間を拡張するこ
とができる。

【００６２】

【発明の効果】以上、詳細に説明したように、本発明の
プログラマブルコントローラシステムによれば、特にＣ
ＰＵモジュール間やマルチタスク処理時のタスク間で同
期したデータのやり取りを行うことが可能なプログラマ
ブルコントローラシステムにおいて、Ｉ／Ｏモジュール
を追加しようとした場合にシステム的にＩ／Ｏアドレス
空間を使い切った状態であっても、Ｉ／Ｏ空間を拡張で
きるようになり、以て将来のシステム増設等に容易に対
応できるようになる。

【図面の簡単な説明】

【図１】ＰＣシステムにおけるトータルフレーム方式に
係わる構成の一例を示す図である。

【図２】図１のＣＰＵモジュールにおけるデータ入力に
係わる構成を示す図である。

【図３】Ｉ／Ｏモジュールの構成の一例を示す図であ
る。

【図４】図１に示す新たな周期情報／位相情報に応じ
た、トータルフレームの構成の一例を示す図である。

【図５】（ａ）、（ｂ）は、Ｉ／Ｏモジュールが追加さ
れた場合の各ＣＰＵモジュール内のＩ／Ｏ領域２２（Ｉ
／Ｏアドレス空間）の一例を示す図である。

【図６】ローダで作成されるアプリケーション・プログ
ラムの一例を示す図であり、（ａ）は従来のプログラム
例、（ｂ）はＩ／Ｏ空間識別番号を用いたプログラム例
である。

【図７】ＰＣシステムにおけるマルチキャスト方式に係
わる構成の一例を示す図である。

【図８】図７のＣＰＵモジュールにおけるデータ出力に
係わる構成を示す図である。

【図９】図７に示す新たな周期情報／位相情報に応じ
た、マルチキャストフレームの構成の一例を示す図であ
る。

【図１０】先出願のＰＣシステムであってトータルフレ
ーム方式に係わる構成の一例を示す図である。

【図１１】図１０に示す“周期情報”、“位相情報”の
例に応じた、トータルフレームに付加されるデータの一
例を示す図である。

【図１２】先出願のＰＣシステムであってマルチキャス
トフレーム方式に係わる構成の一例を示す図である。

【図１３】図１２に示す“周期情報”、“位相情報”の
例に応じた、マルチキャストフレームに付加されるデー
タの一例を示す図である。

【図１４】（ａ）、（ｂ）は、マルチＣＰＵシステムを
構築した場合の各ＣＰＵモジュールのＩ／Ｏアドレス空
間の一例を示す図である。

【図１５】Ｉ／Ｏモジュールの追加に対して、もう１つ
システムを構築する対応策を説明する為の図である。

【符号の説明】

１ シリアルリンクバス ２ ＣＰＵモジュール ３ Ｉ／Ｏモジュール（入力装置） ４ Ｉ／Ｏモジュール（出力装置） １０ シリアルリンク制御ＬＳＩ １１ 受信バッファ １２ 送信バッファ ２１ 入力バッファ ２２ Ｉ／Ｏ領域 ２３ 入力バッファ転送テーブル ２４ 入力データ転送テーブル ２５ タスク ２６ 出力バッファ ２７ 出力データ転送テーブル ２８ 出力バッファ転送テーブル ３１ シリアルリンク制御ＬＳＩ ３２ バッファ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B045 AA00 BB13 BB28 BB30 BB31 BB57 EE07 EE22 5H220 BB07 BB17 CC09 CX01 CX09 EE06 JJ12 JJ17 JJ29 JJ55 JJ59 5K031 AA13 BA01 DA15 DB02 DB03 EC04 9A001 BB02 BB03 BB04 CC02 DD10 JJ12 JJ49 KK37 KK54 LL09

Claims (4)

【特許請求の範囲】
1. 【請求項１】 少なくとも１つ以上のＣＰＵモジュール
   と複数のＩ／Ｏモジュールが、リング型のバスに接続さ
   れて成るプログラマブルコントローラシステムにおい
   て、 前記各Ｉ／Ｏモジュールは、前記バス上を周回するトー
   タルフレームを受信する毎に該トータルフレームに付加
   される識別番号に応じて自己のデータ出力タイミングで
   あるか否かを判断する為の出力タイミング情報を格納す
   る出力タイミング情報格納手段を有し、 Ｉ／Ｏモジュールの追加によって前記プログラマブルコ
   ントローラシステムのＩ／Ｏアドレス空間を拡張する場
   合に、Ｉ／Ｏ空間識別番号を用いて新たな出力タイミン
   グ情報を算出して前記出力タイミング情報格納手段に格
   納する出力タイミング情報更新手段を備えることを特徴
   とするプログラマブルコントローラシステム。
2. 【請求項２】 前記出力タイミング情報は、周期情報と
   位相情報であり、 前記出力タイミング情報更新手段は、前記Ｉ／Ｏアドレ
   ス空間をＮ倍に拡張する場合（Ｉ／Ｏ空間識別番号＝
   ０，１，・・・Ｎ−１）、 新たな周期情報＝周期情報×Ｎ 新たな位相情報＝位相情報×Ｎ＋Ｉ／Ｏ空間識別番号
   または新たな位相情報＝位相情報＋周期情報×Ｉ／Ｏ空
   間識別番号により前記新たな出力タイミング情報を算出
   することを特徴とする請求項１記載のプログラマブルコ
   ントローラシステム。
3. 【請求項３】 少なくとも１つ以上のＣＰＵモジュール
   と複数のＩ／Ｏモジュールが、リング型のバスに接続さ
   れて成るプログラマブルコントローラシステムにおい
   て、 前記ＣＰＵモジュールは、前記バスを介して受信するマ
   ルチキャストフレームに付加される各識別番号に応じた
   データ出力対象のＩ／Ｏモジュールを示す情報を格納す
   るデータ出力対象情報格納手段を有し、 Ｉ／Ｏモジュールの追加によって前記プログラマブルコ
   ントローラシステムのＩ／Ｏアドレス空間を拡張する場
   合に、Ｉ／Ｏ空間識別番号を用いて新たなデータ出力対
   象情報を求めて前記データ出力対象情報格納手段に格納
   するデータ出力対象情報更新手段を備えることを特徴と
   するプログラマブルコントローラシステム。
4. 【請求項４】 前記データ出力対象情報は、周期情報と
   位相情報とに基づいて求められるものであり、 前記データ出力対象情報更新手段は、前記Ｉ／Ｏアドレ
   ス空間をＮ倍に拡張する場合（Ｉ／Ｏ空間識別番号＝
   ０，１，・・・Ｎ−１）、 新たな周期情報＝周期情報×Ｎ 新たな位相情報＝位相情報×Ｎ＋Ｉ／Ｏ空間識別番号
   または新たな位相情報＝位相情報＋周期情報×Ｉ／Ｏ空
   間識別番号により新たな周期情報／位相情報を算出し、
   該新たな周期情報／位相情報に基づいて前記新たなデー
   タ出力対象情報を求めることを特徴とする請求項３記載
   のプログラマブルコントローラシステム。