JP2001144550A - Nonlinear distortion compensation circuit and nonlinear distortion compensation power amplifier - Google Patents
Nonlinear distortion compensation circuit and nonlinear distortion compensation power amplifierInfo
- Publication number
- JP2001144550A JP2001144550A JP32335199A JP32335199A JP2001144550A JP 2001144550 A JP2001144550 A JP 2001144550A JP 32335199 A JP32335199 A JP 32335199A JP 32335199 A JP32335199 A JP 32335199A JP 2001144550 A JP2001144550 A JP 2001144550A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- linear
- nonlinear distortion
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、主として高周波電
力増幅器等の非線型歪み補償回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nonlinear distortion compensating circuit for a high-frequency power amplifier or the like.
【０００２】[0002]
【従来の技術】近年、移動体通信では、より線形性の高
い電力増幅器が求められており、非線型歪み補償回路を
電力増幅器の前段に接続することによって線形性を高め
ることが考えられている。従来の非線型歪み補償回路の
一例として、図４に示した構成のものが考えられる（山
内他 「並列ダイオードを用いたマイクロ波簡易リニア
ライザ」；信学技報ＥＤ９６−Ｉ８９、及び、山内他
「A Microwave Miniaturized Linearizer Using a Para
llel Diode with a Bias Feed Resistance」；IEEE Tra
nsactions on MW Theory & Techniques, vol.45,No.12.
Dec.1997、参照）。図４には示していないが、出力端子
５０の後段には電力増幅器が接続されてるものとする。
図４において、入力端子４１に接続された第１のコンデ
ンサ４２の他端は第２のコンデンサ４３に接続され、第
２のコンデンサ４３の他端は出力端子５０に接続されて
いる。第１のコンデンサ４２と第２のコンデンサ４３と
の接続点には抵抗（Ｒｂ１）４４とダイオード４７のア
ノード端子が接続され、ダイオード４７のカソード端子
は接地されている。抵抗（Ｒｂ１）４４の他端は電源端
子４６が接続され、抵抗（Ｒｂ１）４４と電源端子４６
との接続点は第３のコンデンサ４５を介して接地されて
いる。また、ダイオード４７のカソード端子とアノード
端子との電位差をＶｄ１とし、ダイオード４７を流れる
電流をＩｄ１とする。このとき、電源端子４６には電圧
Ｖｃ１が印加されている。また、ダイオード４７の等価
回路を図５に示す。2. Description of the Related Art In recent years, there has been a demand for a power amplifier having higher linearity in mobile communication, and it has been considered to improve the linearity by connecting a non-linear distortion compensating circuit to a stage preceding the power amplifier. . As an example of a conventional nonlinear distortion compensating circuit, one having the configuration shown in FIG. 4 is conceivable (Yamauchi et al. “Microwave Simple Linearizer Using Parallel Diode”; IEICE Technical Report ED96-I89, Yamauchi et al.
`` A Microwave Miniaturized Linearizer Using a Para
llel Diode with a Bias Feed Resistance ”; IEEE Tra
nsactions on MW Theory & Techniques, vol. 45, No.12.
Dec. 1997, see). Although not shown in FIG. 4, it is assumed that a power amplifier is connected to a stage subsequent to the output terminal 50.
4, the other end of the first capacitor 42 connected to the input terminal 41 is connected to the second capacitor 43, and the other end of the second capacitor 43 is connected to the output terminal 50. A resistor (Rb1) 44 and an anode terminal of a diode 47 are connected to a connection point between the first capacitor 42 and the second capacitor 43, and a cathode terminal of the diode 47 is grounded. The other end of the resistor (Rb1) 44 is connected to a power supply terminal 46, and the resistor (Rb1) 44 and the power supply terminal 46
Is grounded via a third capacitor 45. The potential difference between the cathode terminal and the anode terminal of the diode 47 is Vd1, and the current flowing through the diode 47 is Id1. At this time, the voltage Vc1 is applied to the power supply terminal 46. FIG. 5 shows an equivalent circuit of the diode 47.
【０００３】以上のように構成された非線形歪み補償回
路について、以下にその動作を図６および（数１）から
（数７）を用いて説明する。The operation of the nonlinear distortion compensating circuit configured as described above will be described below with reference to FIG. 6 and (Equation 1) to (Equation 7).
【０００４】[0004]
【数１】 (Equation 1)
【０００５】[0005]
【数２】 (Equation 2)
【０００６】[0006]
【数３】 (Equation 3)
【０００７】[0007]
【数４】 (Equation 4)
【０００８】[0008]
【数５】 (Equation 5)
【０００９】[0009]
【数６】 (Equation 6)
【００１０】[0010]
【数７】 図４の回路の入力端子４１から入力信号が印加される
と、ダイオード４７の整流作用により、信号の波形がク
リップされ、直流電流Ｉｄ１が発生する。その結果、バ
イアス点が移動するが、この様子を示したのが図６であ
る。図６において、点Ｓは小信号バイアス点であり、点
Ｌは大信号バイアス点である。小信号バイアス点Ｓにお
いて、ダイオード４７を流れる直流電流Ｉｄ１＝Ｉｄｓ
１および、アノード端子電圧Ｖｄ１＝Ｖｄｓ１をそれぞ
れ（数１）と（数２）に示す。（数１）で関数ｆ０
（Ｖ）はダイオード４７の電流対電圧特性を示す。入力
信号レベルの増加に伴い、ダイオード４７において信号
の波形がクリップされるため、整流電流Ｉｓ１が発生す
る。大信号バイアス点Ｌにおいて、ダイオード４７を流
れる直流電流Ｉｄ１＝Ｉｄｌ１および、アノード端子電
圧Ｖｄ１＝Ｖｄｌ１を、それぞれ（数３）と（数４）に
示す。（数１）から（数４）により、入力信号レベルの
増加に伴って発生する整流電流Ｉｓによって、小信号バ
イアス点Ｓから大信号バイアス点Ｌにバイアス点が移動
し、その結果、等価抵抗（Ｒｄ１）５１が増加すること
がわかる。(Equation 7) When an input signal is applied from the input terminal 41 of the circuit of FIG. 4, the waveform of the signal is clipped by the rectification of the diode 47, and a DC current Id1 is generated. As a result, the bias point moves, and FIG. 6 shows this state. In FIG. 6, point S is a small signal bias point, and point L is a large signal bias point. At small signal bias point S, DC current Id1 flowing through diode 47 = Ids
1 and the anode terminal voltage Vd1 = Vds1 are shown in (Equation 1) and (Equation 2), respectively. The function f0 in (Equation 1)
(V) shows the current-voltage characteristic of the diode 47. As the input signal level increases, the signal waveform is clipped in the diode 47, so that a rectified current Is1 is generated. At the large signal bias point L, DC current Id1 = Id11 flowing through the diode 47 and anode terminal voltage Vd1 = Vdl1 are shown in (Equation 3) and (Equation 4), respectively. From (Equation 1) to (Equation 4), the bias point moves from the small signal bias point S to the large signal bias point L due to the rectified current Is generated as the input signal level increases, and as a result, the equivalent resistance ( Rd1) 51 increases.
【００１１】図４に示す回路の高周波等価回路を図７に
示す。図７において、入力ポートから出力ポートへの信
号の通過量Ｓ２１は（数５）のように示される。Ｚ０は
主線路の特性インピーダンスを意味している。（数５）
から、図４に示す回路の利得（｜Ｓ２１｜）と位相（∠
Ｓ２１）はそれぞれ（数６）と（数７）で示される。こ
のとき、（数６）と（数７）から、図４に示す回路が抵
抗Ｒ０の増加に対して利得が増加し、位相が遅れる特性
であることがわかる。FIG. 7 shows a high-frequency equivalent circuit of the circuit shown in FIG. In FIG. 7, the signal transmission amount S21 from the input port to the output port is represented by (Equation 5). Z0 means the characteristic impedance of the main line. (Equation 5)
From the gain (| S21 |) and phase (∠) of the circuit shown in FIG.
S21) is shown by (Equation 6) and (Equation 7), respectively. At this time, from (Equation 6) and (Equation 7), it can be seen that the circuit shown in FIG. 4 has a characteristic that the gain increases and the phase lags as the resistance R0 increases.
【００１２】[0012]
【発明が解決しようとする課題】一般的に電力増幅器
は、図８に示すように、低出力時には位相変化量と利得
は一定であるが、出力が高くなるにつれて利得が減少
し、位相変化量も大きくなるため、非線型歪みが大きく
なる。そこで、電力増幅器とは逆特性の振幅特性および
位相特性を有する非線型歪み補償回路を用いて高出力時
まで電力増幅器の位相変化と利得変化を打ち消すことに
より、非線型歪みの発生を抑圧する。この場合、電源電
圧の変動に対して非線型歪み補償回路の振幅特性や位相
特性の変化が小さいほど量産化には適している。Generally, as shown in FIG. 8, in a power amplifier, the amount of phase change and the gain are constant at low output, but the gain decreases as the output increases, and the amount of phase change increases. , The nonlinear distortion increases. Therefore, the use of a nonlinear distortion compensating circuit having amplitude characteristics and phase characteristics opposite to those of a power amplifier cancels out the phase change and gain change of the power amplifier until high output, thereby suppressing the generation of nonlinear distortion. In this case, the smaller the change in the amplitude characteristic and phase characteristic of the nonlinear distortion compensating circuit with respect to the change in the power supply voltage, the more suitable for mass production.
【００１３】しかしながら、従来例に示すような回路構
成の場合、電源電圧を変化させることにより電力増幅器
の逆特性を実現するため、バイアスの変化に対して安定
した特性が実現できないという課題があった。また、電
源電圧の変動に対して特性を安定させるためには抵抗
（Ｒｂ１）４４を大きくすればよいが、この場合には、
（数６）中のＲ０がＲｄ１とほぼ等しくなり、回路設計
の自由度が１つ失われてしまう。この結果、電力増幅器
の逆特性を精度良く実現できないという課題があった。However, in the case of the circuit configuration as shown in the conventional example, since the reverse characteristic of the power amplifier is realized by changing the power supply voltage, there is a problem that stable characteristics cannot be realized with respect to a change in bias. . In order to stabilize the characteristics with respect to the fluctuation of the power supply voltage, the resistance (Rb1) 44 may be increased. In this case,
R0 in (Equation 6) becomes substantially equal to Rd1, and one degree of freedom in circuit design is lost. As a result, there is a problem that the inverse characteristic of the power amplifier cannot be realized with high accuracy.
【００１４】本発明は、従来の非線形歪み補償回路のこ
のような課題を考慮し、簡単な回路構成で、電力増幅器
の振幅特性及び位相特性の逆特性精度良く実現でき、電
源電圧の変動に対して安定な特性を実現できる非線形歪
み補償回路及び非線形歪み補償電力増幅器を提供するこ
とを目的とするものである。The present invention, taking into account such a problem of the conventional nonlinear distortion compensating circuit, can realize the amplitude characteristic and the phase characteristic of the power amplifier with the reverse characteristic accuracy with a simple circuit configuration, and can suppress the fluctuation of the power supply voltage. It is an object of the present invention to provide a nonlinear distortion compensating circuit and a nonlinear distortion compensating power amplifier capable of realizing stable characteristics.
【００１５】[0015]
【課題を解決するための手段】請求項１から７に記載の
本発明は、非線型回路と線型回路とを主線路と接地間に
接続した簡易な回路構成で、電力増幅器の振幅特性およ
び位相特性の逆特性を精度良く実現することが可能な
上、電源電圧の変動に対して特性の変化が非常に小さく
できる。The present invention according to claims 1 to 7 has a simple circuit configuration in which a non-linear circuit and a linear circuit are connected between a main line and a ground. The inverse characteristic of the characteristic can be realized with high accuracy, and the change in the characteristic with respect to the fluctuation of the power supply voltage can be extremely small.
【００１６】請求項８と９に記載の本発明は、請求項４
の構成において、抵抗を可変抵抗とすることにより、上
記特徴に加え、電力増幅器の特性の変化に対応して非線
型歪み補償回路の特性を最適化できることが期待され
る。The present invention described in claims 8 and 9 provides the present invention according to claim 4.
In the above configuration, it is expected that the characteristics of the non-linear distortion compensating circuit can be optimized in response to a change in the characteristics of the power amplifier by using a variable resistor as the resistor.
【００１７】請求項１０の本発明は、主線路と接地間
に、更にコンデンサを構成要素とする線形回路を接続し
たものであり、非線型歪み補償回路の特性を調整でき、
電力増幅器の振幅特性および位相特性の逆特性を精度良
く実現できる。According to a tenth aspect of the present invention, a linear circuit having a capacitor as a component is further connected between the main line and the ground, and the characteristics of the nonlinear distortion compensating circuit can be adjusted.
The inverse characteristics of the amplitude characteristics and the phase characteristics of the power amplifier can be realized with high accuracy.
【００１８】請求項１１に記載の本発明は、請求項１か
ら１０のいずれかに記載の全構成要素を同一半導体チッ
プ上に形成する構成を示したものであり、請求項１２及
び１３に記載の本発明は、請求項１から１０のいずれか
に記載の全構成要素のうちの一部分を同一半導体チップ
上に形成する構成を示したものである。これらの構成に
おいては、各部品間の間隔を縮め不要なインダクタンス
やキャパシタンスの発生を防ぎ回路動作を安定化させ、
かつ構成部品数を減少することができ、特に同一条件の
製品を大量に生産する場合に好適である。The present invention described in claim 11 shows a configuration in which all the components described in any one of claims 1 to 10 are formed on the same semiconductor chip. The present invention shows a configuration in which a part of all the constituent elements according to any one of claims 1 to 10 is formed on the same semiconductor chip. In these configurations, the distance between each component is reduced, unnecessary inductance and capacitance are prevented, and the circuit operation is stabilized.
In addition, the number of components can be reduced, which is particularly suitable when mass-producing products under the same conditions.
【００１９】請求項１４に記載の本発明は、請求項１か
ら１３のいずれかに記載の非線型歪み補償回路を、電力
増幅器を構成する整合回路の一部として用いることによ
り、構成部品数を少なくすることができる。According to a fourteenth aspect of the present invention, the number of components is reduced by using the nonlinear distortion compensation circuit according to any one of the first to thirteenth aspects as a part of a matching circuit constituting a power amplifier. Can be reduced.
【００２０】請求項１５に記載の本発明は、請求項１４
の構成において、非線型歪み補償回路のバイアス供給手
段における電源端子を電力増幅器のバイアス供給手段の
少なくとも１つの電源端子と共通にすることで、回路構
成を簡素化でき、構成部品数を減少することができる。The present invention described in claim 15 provides the present invention according to claim 14.
In the configuration of the above, the power supply terminal of the bias supply means of the nonlinear distortion compensation circuit is shared with at least one power supply terminal of the bias supply means of the power amplifier, whereby the circuit configuration can be simplified and the number of components can be reduced. Can be.
【００２１】請求項１６に記載の本発明は、非線型回路
を構成するダイオードあるいはショットキー型のダイオ
ードのいずれかを、電力増幅器を構成するトランジスタ
と同一半導体チップ上に形成する構成を示したものであ
り、実装面積を小さくすることが期待できる。また、同
一条件の製品を大量に生産する場合に好適である。According to the present invention, there is provided a structure in which either a diode constituting a nonlinear circuit or a Schottky diode is formed on the same semiconductor chip as a transistor constituting a power amplifier. Therefore, it can be expected that the mounting area is reduced. It is also suitable for mass-producing products under the same conditions.
【００２２】[0022]
【発明の実施の形態】以下に、本発明をその実施の形態
を示す図面に基づいて説明する。 （実施の形態１）図１は、本発明の実施の形態１の非線
型歪み補償回路を示す構成図である。図１には示してい
ないが、出力端子７の後段には電力増幅器が接続されて
いるものとする。図１において、入力端子１に接続され
た第１のコンデンサ２の出力は第２のコンデンサ３の入
力に接続され、第２のコンデンサ３の出力は出力端子７
に接続されている。第１のコンデンサ２と第２のコンデ
ンサ３との接続点にはバイアス供給手段４と非線型回路
５が接続され、非線型回路５の他端は線型回路６を介し
て接地されている。また、信号を入力しない状態では非
線型回路５が非導通となるように、バイアス供給手段４
によりバイアスを印加している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings showing an embodiment. (Embodiment 1) FIG. 1 is a configuration diagram showing a nonlinear distortion compensation circuit according to Embodiment 1 of the present invention. Although not shown in FIG. 1, it is assumed that a power amplifier is connected to a stage subsequent to the output terminal 7. In FIG. 1, the output of a first capacitor 2 connected to an input terminal 1 is connected to the input of a second capacitor 3, and the output of the second capacitor 3 is
It is connected to the. A bias supply means 4 and a nonlinear circuit 5 are connected to a connection point between the first capacitor 2 and the second capacitor 3, and the other end of the nonlinear circuit 5 is grounded via a linear circuit 6. Further, the bias supply means 4 is provided so that the non-linear circuit 5 becomes non-conductive when no signal is input.
To apply a bias.
【００２３】図２は、図１の具体的な回路の一例を示す
ものである。図２において、図１と同一部分には同一符
号を付けてある。入力端子１に接続された第１のコンデ
ンサ２の出力は第２のコンデンサ３の入力に接続され、
第２のコンデンサ３の出力は出力端子７に接続されてい
る。第１のコンデンサ２と第２のコンデンサ３との接続
点には第１の抵抗（Ｒｂ）２１と非線型回路であるダイ
オード２４のアノード端子が接続され、ダイオード２４
のカソード端子は線型回路である第２の抵抗（Ｒ１）２
５を介し接地されている。第１の抵抗（Ｒｂ）２１の他
端には電源端子２３が接続され、第１の抵抗（Ｒｂ）２
１と電源端子２３との接続点は第３のコンデンサ２２を
介して接地されている。バイアス供給手段は、第１の抵
抗（Ｒｂ）２１、第３のコンデンサ２２および電源端子
２３により構成されている。また、ダイオード２４のカ
ソード端子とアノード端子との間の電位差をＶｄとし、
ダイオード２４を流れる電流をＩｄとする。このとき、
信号を入力しない状態ではダイオード２４が非導通とな
るように電源端子２３にはバイアスＶｃｃが印加されて
いる。FIG. 2 shows an example of a specific circuit of FIG. 2, the same parts as those in FIG. 1 are denoted by the same reference numerals. The output of the first capacitor 2 connected to the input terminal 1 is connected to the input of the second capacitor 3,
The output of the second capacitor 3 is connected to the output terminal 7. A connection point between the first capacitor 2 and the second capacitor 3 is connected to a first resistor (Rb) 21 and an anode terminal of a diode 24 which is a non-linear circuit.
Is a second resistor (R1) 2 which is a linear circuit.
5 is grounded. A power terminal 23 is connected to the other end of the first resistor (Rb) 21, and the first resistor (Rb) 2
The connection point between the power supply terminal 1 and the power supply terminal 23 is grounded via the third capacitor 22. The bias supply means includes a first resistor (Rb) 21, a third capacitor 22, and a power supply terminal 23. Further, the potential difference between the cathode terminal and the anode terminal of the diode 24 is represented by Vd,
The current flowing through the diode 24 is defined as Id. At this time,
A bias Vcc is applied to the power supply terminal 23 so that the diode 24 is turned off when no signal is input.
【００２４】図１２は、図１の具体的な回路の別の一例
を示すものである。図１２において、図１と同一部分に
は同一符号を付けてある。入力端子１に接続された第１
のコンデンサ２の出力は第２のコンデンサ３の入力に接
続され、第２のコンデンサ３の出力は出力端子７に接続
されている。第１のコンデンサ２と第２のコンデンサ３
との接続点には第１の抵抗（Ｒｂ）１２１と非線型回路
であるダイオード１２４のアノード端子が接続され、ダ
イオード１２４のカソード端子は線型回路であるインダ
クタ（Ｌ）１２５を介し接地されている。第１の抵抗
（Ｒｂ）１２１の他端には電源端子１２３が接続され、
第１の抵抗（Ｒｂ）１２１と電源端子１２３との接続点
は第３のコンデンサ１２２を介して接地されている。バ
イアス供給手段は、第１の抵抗（Ｒｂ）１２１、第３の
コンデンサ１２２および電源端子１２３により構成され
ている。また、ダイオード１２４のカソード端子とアノ
ード端子との間の電位差をＶｄとし、ダイオード１２４
を流れる電流をＩｄとする。このとき、信号を入力しな
い状態ではダイオード１２４が非導通となるように電源
端子１２３にはバイアスＶｃｃが印加されている。FIG. 12 shows another example of the specific circuit of FIG. 12, the same parts as those in FIG. 1 are denoted by the same reference numerals. The first terminal connected to the input terminal 1
The output of the second capacitor 3 is connected to the input of the second capacitor 3, and the output of the second capacitor 3 is connected to the output terminal 7. First capacitor 2 and second capacitor 3
Is connected to the first resistor (Rb) 121 and the anode terminal of a diode 124 which is a non-linear circuit, and the cathode terminal of the diode 124 is grounded via an inductor (L) 125 which is a linear circuit. . A power terminal 123 is connected to the other end of the first resistor (Rb) 121,
A connection point between the first resistor (Rb) 121 and the power supply terminal 123 is grounded via a third capacitor 122. The bias supply means includes a first resistor (Rb) 121, a third capacitor 122, and a power supply terminal 123. The potential difference between the cathode terminal and the anode terminal of the diode 124 is represented by Vd,
Is defined as Id. At this time, the bias Vcc is applied to the power supply terminal 123 so that the diode 124 is turned off when no signal is input.
【００２５】図１３は、図１の具体的な回路のまた別の
一例を示すものである。図１３において、図１と同一部
分には同一符号を付けてある。入力端子１に接続された
第１のコンデンサ２の出力は第２のコンデンサ３の入力
に接続され、第２のコンデンサ３の出力は出力端子７に
接続されている。第１のコンデンサ２と第２のコンデン
サ３との接続点には第１の抵抗（Ｒｂ）１３１と非線型
回路であるダイオード１３４のアノード端子が接続され
ている。第１の抵抗（Ｒｂ）１３１の他端には電源端子
１３３が接続され、第１の抵抗（Ｒｂ）１３１と電源端
子１３３との接続点は第３のコンデンサ１３２を介して
接地されている。また、ダイオード１３４のカソード端
子は線型回路である並列に接続された第２の抵抗１３５
と第４のコンデンサ１３６の一方に接続されており、並
列に接続された第２の抵抗１３５と第４のコンデンサ１
３６の他端は接地されている。バイアス供給手段は、第
１の抵抗１３１、第３のコンデンサ１３２および電源端
子１３３により構成されている。また、ダイオード１３
４のカソード端子とアノード端子との間の電位差をＶｄ
とし、ダイオード１３４を流れる電流をＩｄとする。こ
のとき、信号を入力しない状態ではダイオード１３４が
非導通となるように電源端子１３３にはバイアスＶｃｃ
が印加されている。FIG. 13 shows another example of the specific circuit of FIG. 13, the same parts as those in FIG. 1 are denoted by the same reference numerals. The output of the first capacitor 2 connected to the input terminal 1 is connected to the input of the second capacitor 3, and the output of the second capacitor 3 is connected to the output terminal 7. A connection point between the first capacitor 2 and the second capacitor 3 is connected to a first resistor (Rb) 131 and an anode terminal of a diode 134 which is a non-linear circuit. A power terminal 133 is connected to the other end of the first resistor (Rb) 131, and a connection point between the first resistor (Rb) 131 and the power terminal 133 is grounded via a third capacitor 132. The cathode terminal of the diode 134 is connected to a second resistor 135 connected in parallel, which is a linear circuit.
And one of the fourth capacitors 136 and the second resistor 135 and the fourth capacitor 1 connected in parallel.
The other end of 36 is grounded. The bias supply means includes a first resistor 131, a third capacitor 132, and a power supply terminal 133. The diode 13
4 is a potential difference between the cathode terminal and the anode terminal of Vd.
And the current flowing through the diode 134 is Id. At this time, the bias Vcc is applied to the power supply terminal 133 so that the diode 134 is turned off when no signal is input.
Is applied.
【００２６】以上のように構成された実施の形態１の非
線型歪み補償回路について、以下にその動作を図面を参
照しながら説明する。尚、図３は、図２、１２、あるい
は１３におけるダイオード２４、１２４、１３４の等価
回路を示す。The operation of the nonlinear distortion compensating circuit of the first embodiment configured as described above will be described below with reference to the drawings. FIG. 3 shows an equivalent circuit of the diodes 24, 124, and 134 in FIGS.
【００２７】図２（図１２、１３についても同様、それ
ぞれの図における符号をかっこ内に示す）の回路の入力
端子１から入力信号が印加されると、ダイオード２４
（１２４、１３４）の整流作用により、信号の波形がク
リップされ、直流電流Ｉｄが発生する。その結果、バイ
アス点が移動するが、この様子を示したのが図９であ
る。図９において、点Ｓは小信号バイアス点であり、点
Ｌは大信号バイアス点である。Ｖｃｃのばらつきに対し
てＳ点、Ｌ点への変動量が図６と比べて小さい。小信号
バイアス点Ｓにおいて、ダイオード２４（１２４、１３
４）を流れる直流電流Ｉｄ＝Ｉｄｓおよび、カソード端
子とアノード端子との間の電圧Ｖｄ＝Ｖｄｓをそれぞれ
（数８）と（数９）に示す。When an input signal is applied from the input terminal 1 of the circuit shown in FIG. 2 (similarly in FIGS.
Due to the rectification of (124, 134), the waveform of the signal is clipped, and a DC current Id is generated. As a result, the bias point moves. FIG. 9 shows this state. In FIG. 9, point S is a small signal bias point, and point L is a large signal bias point. The amount of change to points S and L with respect to the variation of Vcc is smaller than that in FIG. At the small signal bias point S, the diode 24 (124, 13
The DC current Id = Ids flowing through 4) and the voltage Vd = Vds between the cathode terminal and the anode terminal are shown in (Equation 8) and (Equation 9), respectively.
【００２８】[0028]
【数８】 (Equation 8)
【００２９】[0029]
【数９】 （数８）で関数ｆ１（Ｖ）はダイオード２４（１２４、
１３４）の電流対電圧特性を示す。一般に、非線型歪み
補償回路の消費電流は、電力増幅器の消費電流に比べて
少ないほど望ましいため、Ｒｂ≫Ｚ１（Ｚ１は主線路の
特性インピーダンスである）となる値を用いることが重
要である。これにより、直流電流Ｉｄｓは小信号時には
０となり、大信号時にも電力増幅器の消費電流に比べ無
視できる値となる。さて、入力信号レベルが増加する
と、ダイオード２４（１２４、１３４）において信号の
波形がクリップされるため、わずかに整流電流Ｉｓが発
生する。大信号バイアス点Ｌにおいて、ダイオード２４
（１２４、１３４）を流れる直流電流Ｉｄ＝Ｉｄｌおよ
び、カソード端子とアノード端子との間の電圧Ｖｄ＝Ｖ
ｄｌを、それぞれ（数１０）と（数１１）に示す。(Equation 9) In (Equation 8), the function f1 (V) is equivalent to the diode 24 (124,
134) shows the current-voltage characteristics. In general, it is desirable that the current consumption of the nonlinear distortion compensation circuit be smaller than the current consumption of the power amplifier. Therefore, it is important to use a value that satisfies Rb≫Z1 (Z1 is the characteristic impedance of the main line). As a result, the DC current Ids becomes 0 at the time of a small signal, and has a value that can be ignored even at the time of a large signal as compared with the current consumption of the power amplifier. When the input signal level increases, the signal waveform is clipped in the diode 24 (124, 134), so that a rectified current Is is slightly generated. At the large signal bias point L, the diode 24
(124, 134), and a voltage Vd = Vd between the cathode terminal and the anode terminal.
dl is shown in (Equation 10) and (Equation 11), respectively.
【００３０】[0030]
【数１０】 (Equation 10)
【００３１】[0031]
【数１１】 （数８）から（数１１）より、入力信号レベルの増加に
伴って発生する整流電流Ｉｓにより、小信号バイアス点
Ｓから大信号バイアス点Ｌにバイアス点が移動し、その
結果、図３における等価抵抗（Ｒｄ）３１が増加する。[Equation 11] From (Equation 8) to (Equation 11), the rectified current Is generated with an increase in the input signal level causes the bias point to move from the small signal bias point S to the large signal bias point L, and as a result, the bias point in FIG. The equivalent resistance (Rd) 31 increases.
【００３２】図２、１２、１３に示す回路の高周波等価
回路を図１０に示す。図１０のＺは第２の抵抗（Ｒ１）
２５、インダクタ（Ｌ）１２５、あるいは並列に接続さ
れた第２の抵抗１３５と第４のコンデンサ１３６を表
す。図１０はさらに図１１の等価回路で表せる。図１１
において、入力ポートから出力ポートへの信号の通過量
Ｓ２１は（数１２）のように示される。FIG. 10 shows a high-frequency equivalent circuit of the circuits shown in FIGS. In FIG. 10, Z is a second resistor (R1).
25, an inductor (L) 125, or a second resistor 135 and a fourth capacitor 136 connected in parallel. FIG. 10 can be further represented by the equivalent circuit of FIG. FIG.
In, the passing amount S21 of the signal from the input port to the output port is shown as (Equation 12).
【００３３】[0033]
【数１２】 （数１２）から、図１１に示す回路の利得（｜Ｓ２１
｜）と位相（∠Ｓ２１）はそれぞれ（数１３）と（数１
４）で示される。(Equation 12) From (Equation 12), the gain of the circuit shown in FIG.
|) And phase (∠S21) are (Equation 13) and (Equation 1), respectively.
4).
【００３４】[0034]
【数１３】 (Equation 13)
【００３５】[0035]
【数１４】 このとき、（数１３）と（数１４）から、図１１に示す
回路が抵抗Ｒの増加に対して利得が増加し、位相が遅れ
る特性であり、さらに、ＲＡとＸＡにより利得と位相の
変化量を調整できることがわかる。つまり、非線型歪み
補償回路の特性を電源電圧の変動に対して安定となるよ
う電源電圧を印加した場合でも、第２の抵抗（Ｒ１）２
５、またはインダクタ（Ｌ）１２５、あるいは並列に接
続された第２の抵抗１３５と第４のコンデンサ１３６に
より利得特性と位相特性を調整できるので、電力増幅器
の逆特性を精度良く実現することが可能となる。[Equation 14] At this time, from (Equation 13) and (Equation 14), the circuit shown in FIG. 11 has a characteristic that the gain increases and the phase lags as the resistance R increases. It can be seen that the amount can be adjusted. In other words, even when the power supply voltage is applied so that the characteristics of the nonlinear distortion compensating circuit become stable against the fluctuation of the power supply voltage, the second resistor (R1) 2
5, or the inductor (L) 125, or the gain characteristic and the phase characteristic can be adjusted by the second resistor 135 and the fourth capacitor 136 connected in parallel, so that the inverse characteristic of the power amplifier can be realized with high accuracy. Becomes
【００３６】また、図１０に示す等価回路からわかるよ
うに、非線型回路５と線型回路６を入れ替えても同じ特
性が得られることは容易に推測できる。すなわち、図１
９に示すようにな回路構成でもまったく同じ効果が得ら
れることは当然である。図１９において、図１と同一部
分には同一符号を付けてある。入力端子１に接続された
第１のコンデンサ２の出力は第２のコンデンサ３の入力
に接続され、第２のコンデンサ３の出力は出力端子７に
接続されている。第１のコンデンサ２と第２のコンデン
サ３との接続点にはバイアス供給手段４と線型回路６が
接続され、線型回路６の他端は非線型回路５を介して接
地されている。上記全ての具体例において、線型回路と
非線型回路を入れ換えた構成が考えられるが、その場合
にも、同様の効果が期待できることは言うまでもない。As can be seen from the equivalent circuit shown in FIG. 10, it can be easily presumed that the same characteristics can be obtained even if the nonlinear circuit 5 and the linear circuit 6 are exchanged. That is, FIG.
Obviously, the same effect can be obtained with the circuit configuration shown in FIG. In FIG. 19, the same portions as those in FIG. 1 are denoted by the same reference numerals. The output of the first capacitor 2 connected to the input terminal 1 is connected to the input of the second capacitor 3, and the output of the second capacitor 3 is connected to the output terminal 7. A bias supply means 4 and a linear circuit 6 are connected to a connection point between the first capacitor 2 and the second capacitor 3, and the other end of the linear circuit 6 is grounded via a non-linear circuit 5. In all of the above specific examples, a configuration in which the linear circuit and the non-linear circuit are exchanged can be considered. In this case, it is needless to say that the same effect can be expected.
【００３７】なお、図１３の回路例では、線形回路を抵
抗とコンデンサとの並列接続で構成したが、これに代え
て、インダクタとコンデンサとの並列接続としてもよ
い。In the circuit example shown in FIG. 13, the linear circuit is formed by connecting a resistor and a capacitor in parallel. Alternatively, the linear circuit may be formed by connecting an inductor and a capacitor in parallel.
【００３８】また、コンデンサを構成要素とする線形回
路を、主線路と接地間に接続する構成なども十分考えら
れることであり、上記回路構成に限定されるものではな
い。 （実施の形態２）つぎに本発明の実施の形態２につい
て、図１４と１５を用いて説明する。本発明の実施の形
態２の図１４は、実施の形態１の非線型歪み補償回路と
電力増幅器との接続例を示したものである。以下の実施
の形態において、電力増幅器の構成要素であるトランジ
スタはすべてＦＥＴを例に説明するが、トランジスタは
ＦＥＴに限定されるものではない。図１４には示してい
ないが、電力増幅器を構成する第１のＦＥＴ１４０９と
第２のＦＥＴ１４１１にはそれぞれバイアス回路が接続
されている。Further, a configuration in which a linear circuit having a capacitor as a constituent element is connected between the main line and the ground can be sufficiently considered, and the present invention is not limited to the above circuit configuration. (Embodiment 2) Next, Embodiment 2 of the present invention will be described with reference to FIGS. FIG. 14 of the second embodiment of the present invention shows an example of connection between the nonlinear distortion compensation circuit of the first embodiment and a power amplifier. In the following embodiments, all the transistors as components of the power amplifier will be described using FETs as an example, but the transistors are not limited to FETs. Although not shown in FIG. 14, a bias circuit is connected to each of the first FET 1409 and the second FET 1411 constituting the power amplifier.
【００３９】図１４において、入力端子１４０１に接続
された第１のコンデンサ１４０２の出力は第２のコンデ
ンサ１４０３の入力に接続され、第２のコンデンサ１４
０３の出力は出力端子１４０４に接続されている。第１
のコンデンサ１４０２と第２のコンデンサ１４０３との
接続点にはバイアス供給手段１４０５とダイオード１４
０６が接続され、ダイオード１４０６の他端は線型回路
１４０７を介して接地されている。出力端子１４０４は
電力増幅器の入力側整合回路１４０８に接続され、入力
側整合回路１４０８の他端は第１のＦＥＴ１４０９のゲ
ート端子に接続されている。第１のＦＥＴ１４０９はソ
ース端子が接地され、ドレイン端子は段間整合回路１４
１０を介して第２のＦＥＴ１４１１のゲート端子に接続
されている。第２のＦＥＴ１４１１はソース端子が接地
され、ドレイン端子は出力側整合回路１４１２を介し電
力増幅器の出力端子１４１３に接続されている。In FIG. 14, the output of the first capacitor 1402 connected to the input terminal 1401 is connected to the input of the second capacitor 1403,
03 is connected to the output terminal 1404. First
A connection point between the capacitor 1402 and the second capacitor 1403 is connected to the bias supply means 1405 and the diode 14.
06 is connected, and the other end of the diode 1406 is grounded via a linear circuit 1407. The output terminal 1404 is connected to the input matching circuit 1408 of the power amplifier, and the other end of the input matching circuit 1408 is connected to the gate terminal of the first FET 1409. The first FET 1409 has a source terminal grounded and a drain terminal connected to the interstage matching circuit 14.
10 is connected to the gate terminal of the second FET 1411. The source terminal of the second FET 1411 is grounded, and the drain terminal is connected to the output terminal 1413 of the power amplifier via the output side matching circuit 1412.
【００４０】図１５は、実施の形態１における非線型回
路を構成するショットキー型のダイオードを電力増幅器
を構成するＦＥＴと同一半導体チップ上に形成する例を
示したものであり、図１４のダイオード１４０６、第１
のＦＥＴ１４０９および第２のＦＥＴ１４１１を同一半
導体チップ上に形成した一例である。図１５において、
図１４と同一部分には同一符号を付け、説明を省略す
る。ダイオード１４０６のアノード電極１４０６ａと第
１の電極パッド１４１４ａ、ダイオード１４０６のカソ
ード電極１４０６ｂと第２の電極パッド１４１４ｂ、第
１のＦＥＴ１４０９のゲート電極１４０９ａと第３の電
極パッド１４１４ｃ、第１のＦＥＴ１４０９のドレイン
電極１４０９ｂと第４の電極パッド１４１４ｄ、第２の
ＦＥＴ１４１１のゲート電極１４１１ａと第５の電極パ
ッド１４１４ｅおよび第２のＦＥＴ１４１１のドレイン
電極１４１１ｂと第６の電極パッド１４１４ｆはそれぞ
れワイヤーで接続されている。FIG. 15 shows an example in which the Schottky diode constituting the nonlinear circuit in the first embodiment is formed on the same semiconductor chip as the FET constituting the power amplifier. 1406, first
This is an example in which the FET 1409 and the second FET 1411 are formed on the same semiconductor chip. In FIG.
The same parts as those in FIG. 14 are denoted by the same reference numerals, and description thereof will be omitted. Anode electrode 1406a and first electrode pad 1414a of diode 1406, cathode electrode 1406b and second electrode pad 1414b of diode 1406, gate electrode 1409a and third electrode pad 1414c of first FET 1409, drain of first FET 1409 The electrode 1409b and the fourth electrode pad 1414d, the gate electrode 1411a of the second FET 1411 and the fifth electrode pad 1414e, and the drain electrode 1411b of the second FET 1411 and the sixth electrode pad 1414f are connected by wires.
【００４１】このような構成にすることで、実装面積を
小さくすることができる。また、同一条件の製品を大量
に生産する場合に好適である。 （実施の形態３）つぎに本発明の実施の形態３につい
て、図１６を用いて説明する。本発明の実施の形態３の
図１６は、実施の形態１の図２における第２の抵抗（Ｒ
１）２５をスイッチにより値の異なる抵抗を切り替え可
能な可変抵抗手段で置き換えた構成を示している。図１
６において、図２と同一部分には同一符号を付けてあ
る。図１６には示していないが、出力端子７の後段には
電力増幅器が接続されてるものとする。入力端子１に接
続された第１のコンデンサ２の出力は第２のコンデンサ
３の入力に接続され、第２のコンデンサ３の出力は出力
端子７に接続されている。第１のコンデンサ２と第２の
コンデンサ３との接続点には第１の抵抗（Ｒｂ）２１と
非線型回路であるダイオード２４のアノード端子が接続
され、ダイオード２４のカソード端子はスイッチ１６１
の端子１６１ａに接続されている。スイッチ１６１の端
子１６１ｂは第２の抵抗１６２を介し接地され、スイッ
チ１６１の端子１６１ｃは第３の抵抗１６３を介して接
地されている。線型回路は第２の抵抗１６２と第３の抵
抗１６３で構成される。第１の抵抗（Ｒｂ）２１の他端
には電源端子２３が接続され、第１の抵抗（Ｒｂ）２１
と電源端子２３との接続点は第３のコンデンサ２２を介
して接地されている。バイアス供給手段は、第１の抵抗
（Ｒｂ）２１、第３のコンデンサ２２および電源端子２
３で構成されている。With this configuration, the mounting area can be reduced. It is also suitable for mass-producing products under the same conditions. Embodiment 3 Next, Embodiment 3 of the present invention will be described with reference to FIG. FIG. 16 of the third embodiment of the present invention shows the second resistor (R) in FIG. 2 of the first embodiment.
1) A configuration in which 25 is replaced with variable resistance means capable of switching resistances having different values by switches. FIG.
In FIG. 6, the same parts as those in FIG. 2 are denoted by the same reference numerals. Although not shown in FIG. 16, it is assumed that a power amplifier is connected to the subsequent stage of the output terminal 7. The output of the first capacitor 2 connected to the input terminal 1 is connected to the input of the second capacitor 3, and the output of the second capacitor 3 is connected to the output terminal 7. A connection point between the first capacitor 2 and the second capacitor 3 is connected to a first resistor (Rb) 21 and an anode terminal of a diode 24 which is a non-linear circuit, and a cathode terminal of the diode 24 is connected to a switch 161.
Is connected to the terminal 161a. The terminal 161b of the switch 161 is grounded via the second resistor 162, and the terminal 161c of the switch 161 is grounded via the third resistor 163. The linear circuit includes a second resistor 162 and a third resistor 163. A power terminal 23 is connected to the other end of the first resistor (Rb) 21, and the first resistor (Rb) 21
The connection point between the power supply terminal 23 and the power supply terminal 23 is grounded via the third capacitor 22. The bias supply means includes a first resistor (Rb) 21, a third capacitor 22, and a power supply terminal 2.
3.
【００４２】上記のような構成にすることで、例えば、
送信出力制御を行うシステムの場合、入力信号レベルの
大小により抵抗値を変化させて使用することでダイナミ
ックレンジを広げることが期待できる。また、入力信号
レベルが非常に小さく、歪み補償を行う必要のない範囲
においては抵抗値が大となる抵抗を選択するか、図中に
は示していないがスイッチをオフとすることにより主線
路からダイオード側を見たインピーダンスを十分大きく
できるため、非線型歪み補償回路での信号の減衰量を小
さくすることが可能となる。また、衛星システムのよう
に環境の変化が激しい場合や、部品交換等が容易ではな
い場合においては、電力増幅器の特性の変化に対する非
線型歪み補償回路の特性の最適化が抵抗値を切り替える
ことにより容易となることが期待できる。With the above configuration, for example,
In the case of a system that performs transmission output control, it is expected that the dynamic range can be widened by changing the resistance value according to the level of the input signal and using it. In the range where the input signal level is very small and distortion does not need to be compensated, select a resistor with a large resistance value, or turn off the switch (not shown in the figure) to switch from the main line. Since the impedance seen from the diode side can be made sufficiently large, it is possible to reduce the amount of signal attenuation in the nonlinear distortion compensation circuit. In addition, when the environment changes rapidly, such as in a satellite system, or when component replacement is not easy, optimization of the characteristics of the nonlinear distortion compensation circuit with respect to changes in the characteristics of the power amplifier is achieved by switching the resistance value. It can be expected to be easier.
【００４３】なお、本実施の形態においては、値の異な
る２つの抵抗をスイッチを用いて切り換える場合につい
て説明したが、３つ以上の抵抗値を切り換えて使用でき
ることは当然のことであり、上記の回路構成に限定され
るものではない。例えば、スイッチによる切り換えでは
なく、可変抵抗を用いても良い。 （実施の形態４）つぎに本発明の実施の形態４につい
て、図１７を用いて説明する。本発明の実施の形態４の
図１７は、図２に示した非線型歪み補償回路の電源端子
と電力増幅器のゲート側電源端子とを共通化した例を示
したものである。図１７において、図２と同一部分には
同一符号を付けてある。また、図１７には示していない
が、電力増幅器を構成する第１のＦＥＴ１７０２と第２
のＦＥＴ１７０４にはそれぞれドレインバイアス回路が
接続されている。In this embodiment, a case has been described in which two resistors having different values are switched using a switch. However, it goes without saying that three or more resistance values can be switched and used. It is not limited to the circuit configuration. For example, instead of switching with a switch, a variable resistor may be used. (Embodiment 4) Next, Embodiment 4 of the present invention will be described with reference to FIG. FIG. 17 of the fourth embodiment of the present invention shows an example in which the power supply terminal of the nonlinear distortion compensation circuit shown in FIG. 2 and the gate-side power supply terminal of the power amplifier are shared. 17, the same parts as those in FIG. 2 are denoted by the same reference numerals. Although not shown in FIG. 17, the first FET 1702 and the second FET
Are connected to a drain bias circuit.
【００４４】図１７において、入力端子１に接続された
第１のコンデンサ２の出力は第２のコンデンサ３の入力
に接続され、第２のコンデンサ３の出力は出力端子７に
接続されている。第１のコンデンサ２と第２のコンデン
サ３との接続点には第１の抵抗（Ｒｂ）２１と非線型回
路であるダイオード２４のアノード端子が接続され、ダ
イオード２４のカソード端子は線形回路である第２の抵
抗（Ｒ１）２５を介して接地されている。出力端子７は
電力増幅器の入力側整合回路１７０１に接続され、入力
側整合回路１７０１の他端は第１のＦＥＴ１７０２のゲ
ート端子に接続されている。第１のＦＥＴ１７０２はソ
ース端子が接地され、ドレイン端子は段間整合回路１７
０３を介して第２のＦＥＴ１７０４のゲート端子に接続
されている。第２のＦＥＴ１７０４はソース端子が接地
され、ドレイン端子は出力側整合回路１７０５を介し電
力増幅器の出力端子１７１２に接続されている。第１の
抵抗（Ｒｂ）２１の他端は電源端子１７１０に接続され
ており、第１の抵抗（Ｒｂ）２１と電源端子１７１０と
の接続点は第３のコンデンサ１７１１を介して接地され
ると同時に、第３の抵抗１７０６および第５の抵抗１７
０８と接続されている。第３の抵抗１７０６の他端は、
入力側整合回路１７０１と第１のＦＥＴ１７０２のゲー
ト端子との接続点に接続されており、さらに、第４の抵
抗１７０７を介して接地されている。第５の抵抗１７０
８の他端は、段間整合回路１７０３と第２のＦＥＴ１７
０４のゲート端子との接続点に接続されており、さら
に、第６の抵抗１７０９を介して接地されている。In FIG. 17, the output of the first capacitor 2 connected to the input terminal 1 is connected to the input of the second capacitor 3, and the output of the second capacitor 3 is connected to the output terminal 7. A connection point between the first capacitor 2 and the second capacitor 3 is connected to a first resistor (Rb) 21 and an anode terminal of a diode 24 which is a non-linear circuit, and a cathode terminal of the diode 24 is a linear circuit. It is grounded via a second resistor (R1) 25. The output terminal 7 is connected to the input side matching circuit 1701 of the power amplifier, and the other end of the input side matching circuit 1701 is connected to the gate terminal of the first FET 1702. The first FET 1702 has a source terminal grounded and a drain terminal connected to the interstage matching circuit 17.
03 is connected to the gate terminal of the second FET 1704. The source terminal of the second FET 1704 is grounded, and the drain terminal is connected to the output terminal 1712 of the power amplifier via the output side matching circuit 1705. The other end of the first resistor (Rb) 21 is connected to a power supply terminal 1710, and a connection point between the first resistor (Rb) 21 and the power supply terminal 1710 is grounded via a third capacitor 1711. At the same time, the third resistor 1706 and the fifth resistor 17
08. The other end of the third resistor 1706 is
It is connected to the connection point between the input side matching circuit 1701 and the gate terminal of the first FET 1702, and is further grounded via the fourth resistor 1707. Fifth resistor 170
8 is connected to the inter-stage matching circuit 1703 and the second FET 17.
It is connected to the connection point with the gate terminal of No. 04, and is further grounded via the sixth resistor 1709.
【００４５】以上のように構成された本実施の形態で
は、第１のＦＥＴ１７０２および第２のＦＥＴ１７０４
がノーマリーオン型のＦＥＴの場合を想定している。こ
の場合、電源端子１７１０には負のバイアス（−Ｖｇ
ｇ）が印加される。これにより、ダイオード２４には逆
バイアスが印加されるため、電源電圧の変動に対して振
幅特性および位相特性が安定した動作を行う。なお、第
１のＦＥＴ１７０２および第２のＦＥＴ１７０４がノー
マリーオフ型のＦＥＴの場合には、電源端子１７１０に
は正のバイアスが印加されるが、この場合にはダイオー
ド２４のアノード端子とカソード端子を入れ替えればよ
く、これによりノーマリーオン型のＦＥＴを用いる場合
と同等の効果が期待できる。In the present embodiment configured as described above, the first FET 1702 and the second FET 1704
Is a normally-on type FET. In this case, a negative bias (−Vg
g) is applied. As a result, a reverse bias is applied to the diode 24, so that an operation in which the amplitude characteristic and the phase characteristic are stable with respect to the fluctuation of the power supply voltage is performed. When the first FET 1702 and the second FET 1704 are normally-off type FETs, a positive bias is applied to the power supply terminal 1710. In this case, the anode terminal and the cathode terminal of the diode 24 are connected. The same effect can be expected as in the case of using a normally-on type FET.
【００４６】このように、非線型歪み補償回路のバイア
ス供給手段の電源端子と電力増幅器のゲート側電源端子
とを共通化することにより、外部の制御回路を簡素化で
きるため回路規模を小さくでき、構成部品点数を減少す
ることができる。As described above, by sharing the power supply terminal of the bias supply means of the non-linear distortion compensation circuit and the gate side power supply terminal of the power amplifier, the external control circuit can be simplified and the circuit scale can be reduced. The number of components can be reduced.
【００４７】なお、本実施の形態では、ゲート側電源端
子を例にして示したが、ドレイン側電源端子と非線型歪
み補償回路のバイアス供給手段の電源端子とを共通化可
能なことは明らかである。 （実施の形態５）つぎに本発明の実施の形態５につい
て、図１８を用いて説明する。本発明の実施の形態５の
図１８は、実施の形態１から４の非線型歪み補償回路を
電力増幅器を構成する整合回路の一部として用いた例を
示したものである。図１８には示していないが、電力増
幅器を構成する第１のＦＥＴ１８０９と第２のＦＥＴ１
８１１にはそれぞれバイアス回路が接続されている。In this embodiment, the gate-side power supply terminal is shown as an example. However, it is apparent that the drain-side power supply terminal and the power supply terminal of the bias supply means of the nonlinear distortion compensation circuit can be shared. is there. Embodiment 5 Next, Embodiment 5 of the present invention will be described with reference to FIG. FIG. 18 of the fifth embodiment of the present invention shows an example in which the nonlinear distortion compensating circuits of the first to fourth embodiments are used as a part of a matching circuit constituting a power amplifier. Although not shown in FIG. 18, the first FET 1809 and the second FET 1
A bias circuit is connected to each of 811.
【００４８】図１８において、入力端子１８０１に接続
された第１のコンデンサ１８０２の出力は第２のコンデ
ンサ１８０６の入力に接続され、第２のコンデンサ１８
０６の他端はインダクタ１８０７に接続されている。第
１のコンデンサ１８０２と第２のコンデンサ１８０６と
の接続点にはバイアス供給回路１８０３と非線型回路１
８０４が接続され、非線型回路１８０４の他端は線型回
路１８０５を介して接地されている。インダクタ１８０
７の他端は第１のＦＥＴ１８０９のゲート端子に接続さ
れており、インダクタ１８０７と第１のＦＥＴ１８０９
のゲート端子との接続点は第３のコンデンサ１８０８を
介して接地されている。第１のＦＥＴ１８０９はソース
端子が接地され、ドレイン端子は段間整合回路１８１０
を介して第２のＦＥＴ１８１１のゲート端子に接続され
ている。第２のＦＥＴ１８１１はソース端子が接地さ
れ、ドレイン端子は出力側整合回路１８１２を介して出
力端子１８１３に接続されている。また、図中の破線１
８１４に囲まれた範囲、すなわち第１のコンデンサ１８
０２、バイアス供給回路１８０３、非線型回路１８０
４、線型回路１８０５、第２のコンデンサ１８０６、イ
ンダクタ１８０７および第３のコンデンサ１８０８を含
む部分は、電力増幅器の入力側整合回路として機能、そ
の一例を示すものである。この場合、第１のコンデンサ
１８０２および第２のコンデンサ１８０６のうち少なく
とも一方は直流阻止の機能以外に、整合素子としての機
能を有している。図中には示していないが、第１のコン
デンサ１８０２と第２のコンデンサ１８０６との間に直
列型あるいは並列型の整合素子を挿入してもまったく問
題はない。In FIG. 18, the output of the first capacitor 1802 connected to the input terminal 1801 is connected to the input of the second capacitor 1806,
06 is connected to the inductor 1807 at the other end. A connection point between the first capacitor 1802 and the second capacitor 1806 is connected to the bias supply circuit 1803 and the non-linear circuit 1.
804 is connected, and the other end of the nonlinear circuit 1804 is grounded via the linear circuit 1805. Inductor 180
7 is connected to the gate terminal of the first FET 1809, and the inductor 1807 and the first FET 1809 are connected to each other.
Is connected to the ground via a third capacitor 1808. The first FET 1809 has a source terminal grounded and a drain terminal connected to the interstage matching circuit 1810.
Is connected to the gate terminal of the second FET 1811 via the. The source terminal of the second FET 1811 is grounded, and the drain terminal is connected to the output terminal 1813 via the output matching circuit 1812. Also, the broken line 1 in the figure
814, that is, the first capacitor 18
02, bias supply circuit 1803, nonlinear circuit 180
4. The portion including the linear circuit 1805, the second capacitor 1806, the inductor 1807, and the third capacitor 1808 functions as an input-side matching circuit of the power amplifier, and shows an example thereof. In this case, at least one of the first capacitor 1802 and the second capacitor 1806 has a function as a matching element in addition to a DC blocking function. Although not shown in the figure, there is no problem even if a series or parallel type matching element is inserted between the first capacitor 1802 and the second capacitor 1806.
【００４９】以上のように、電力増幅器を構成する整合
回路の一部を非線型歪み補償回路の一部あるいは全部に
より置き換えることにより、部品点数を減少でき、実装
面積も削減できる。As described above, by replacing part of the matching circuit constituting the power amplifier with part or all of the nonlinear distortion compensating circuit, the number of components can be reduced and the mounting area can be reduced.
【００５０】なお、本実施の形態では、非線型歪み補償
回路を電力増幅器を構成する入力側整合回路の一部とし
て用いる場合について説明したが、非線型歪み補償回路
の一部あるいは全ての構成要素を電力増幅器を構成する
段間整合回路の一部として用いることも考えられる。 （実施の形態６）つぎに上記実施の形態１から４の回路
を集積回路化する場合について説明する。図１における
全ブロックすなわち破線８に囲まれた部分、または図２
における全ブロックすなわち破線２８に囲まれた部分、
または図１２における全ブロックすなわち破線１２８に
囲まれた部分、または図１３における全ブロックすなわ
ち破線１３９に囲まれた部分、または図１６における全
ブロックすなわち破線１６４に囲まれた部分を、集積回
路により構成することによって各部品間の間隔を縮め不
要なインダクタンスやキャパシタンスの発生を防ぎ回路
動作を安定化させ、かつ構成部品数を減少することがで
き、特に同一条件の製品を大量に生産する場合に好適で
ある。In this embodiment, the case where the non-linear distortion compensating circuit is used as a part of the input side matching circuit constituting the power amplifier has been described, but a part or all of the components of the non-linear distortion compensating circuit are used. May be used as a part of an interstage matching circuit constituting a power amplifier. (Embodiment 6) Next, a case in which the circuits of Embodiments 1 to 4 are integrated will be described. All blocks in FIG. 1, that is, a portion surrounded by a broken line 8, or FIG.
, That is, the portion surrounded by the broken line 28,
Alternatively, all blocks in FIG. 12, that is, a portion surrounded by a broken line 128, or all blocks in FIG. 13, that is, a portion surrounded by a broken line 139, or all blocks in FIG. By doing so, it is possible to reduce the distance between each part, prevent unnecessary inductance and capacitance from occurring, stabilize the circuit operation, and reduce the number of components, especially suitable for mass-producing products under the same conditions. It is.
【００５１】さらに、図１の破線９で囲まれた範囲、す
なわちバイアス供給手段４の一部、非線型回路５および
線型回路６を含む部分、あるいは図２の破線２９で囲ま
れた範囲、すなわち第１の抵抗（Ｒｂ）２１、ダイオー
ド２４および第２の抵抗（Ｒ１）２５を含む部分、ある
いは図１２の破線１２９で囲まれた範囲、すなわち第１
の抵抗（Ｒｂ）１２１、ダイオード１２４およびインダ
クタ（Ｌ）１２５を含む部分、あるいは図１３の破線１
４０で囲まれた範囲、すなわち第１の抵抗（Ｒｂ）１３
１、ダイオード１３４、第２の抵抗１３５、第４のコン
デンサ１３６を含む部分、あるいは図１６の破線１６５
で囲まれた範囲、すなわち第１の抵抗（Ｒｂ）２１、ダ
イオード２４、スイッチ１６１、第２の抵抗１６２およ
び第３の抵抗１６３を含む部分を同一半導体チップ上で
実現することにより、さらに汎用性が増し多くの機種に
適用する範囲が広がることも考えられる。同様に図１の
破線１０に囲まれた範囲、すなわちバイアス供給手段４
の一部と非線型回路５を含む部分、あるいは図２の破線
３０で囲まれた範囲、すなわち第１の抵抗（Ｒｂ）２１
とダイオード２４を含む部分、あるいは図１２の破線１
３０で囲まれた範囲、すなわち第１の抵抗（Ｒｂ）１２
１とダイオード１２４を含む部分、あるいは図１３の破
線１４１で囲まれた範囲、すなわち第１の抵抗（Ｒｂ）
１３１とダイオード１３４を含む部分、あるいは図１６
の破線１６６で囲まれた範囲、すなわち第１の抵抗（Ｒ
ｂ）２１とダイオード２４を含む部分を同一半導体チッ
プ上で実現することにより、さらに汎用性が増し多くの
機種に適用する範囲が広がることも考えられる。Further, a range surrounded by a broken line 9 in FIG. 1, that is, a portion including the bias supply means 4, a portion including the non-linear circuit 5 and the linear circuit 6, or a range surrounded by a broken line 29 in FIG. A portion including the first resistor (Rb) 21, the diode 24 and the second resistor (R1) 25, or a range surrounded by a broken line 129 in FIG.
13 includes a resistor (Rb) 121, a diode 124 and an inductor (L) 125, or a broken line 1 in FIG.
40, that is, the first resistor (Rb) 13
1, a portion including the diode 134, the second resistor 135, and the fourth capacitor 136, or a broken line 165 in FIG.
Is realized on the same semiconductor chip, that is, the area surrounded by the circles, that is, the portion including the first resistor (Rb) 21, the diode 24, the switch 161, the second resistor 162, and the third resistor 163, is realized. It is also conceivable that the range of application to many models will increase. Similarly, a range surrounded by a broken line 10 in FIG.
2 and a portion including the non-linear circuit 5, or a range surrounded by a broken line 30 in FIG. 2, that is, the first resistor (Rb) 21
And the portion including the diode 24, or the broken line 1 in FIG.
30; that is, the first resistor (Rb) 12
13 or a portion surrounded by a broken line 141 in FIG. 13, that is, a first resistor (Rb)
16 and the portion including the diode 134 or FIG.
Of the first resistor (R
b) By realizing the portion including the 21 and the diode 24 on the same semiconductor chip, it is conceivable that the versatility is further increased and the range applicable to many models is expanded.
【００５２】なお、ここでは非線型歪み補償回路の集積
化について示したが、少なくとも上記構成要素を含み、
電力増幅器の構成要素と同一半導体チップ上に形成する
ことは差し支えない。Although the integration of the nonlinear distortion compensating circuit has been described here, at least the above components are included,
It may be formed on the same semiconductor chip as the components of the power amplifier.
【００５３】また、上記実施の形態では、いずれも非線
形回路にダイオードを用いたが、これに限らず、他の非
線形素子を用いてもよい。In each of the above embodiments, a diode is used in the nonlinear circuit. However, the present invention is not limited to this, and another nonlinear element may be used.
【００５４】また、各実施の形態における回路構成の細
部は、任意に変更または同様な機能の他の回路で置き換
えることができ、特許請求の範囲内での細部の変更は可
能であり、例示の回路構成に限定されるものではない。The details of the circuit configuration in each embodiment can be arbitrarily changed or replaced by another circuit having the same function, and the details can be changed within the scope of the claims. It is not limited to the circuit configuration.
【００５５】[0055]
【発明の効果】以上述べたところから明らかなように本
発明は、請求項１から７の構成によれば、非線型回路と
線型回路とを主線路と接地間に接続した簡易な回路構成
で、電力増幅器の振幅特性および位相特性の逆特性を精
度良く実現することが可能な上、電源電圧の変動に対し
て安定な特性を実現できる。As is apparent from the above description, the present invention has a simple circuit configuration in which a non-linear circuit and a linear circuit are connected between a main line and ground according to the first to seventh aspects. In addition, it is possible to accurately realize the inverse characteristics of the amplitude characteristics and the phase characteristics of the power amplifier, and to realize stable characteristics with respect to fluctuations in the power supply voltage.
【００５６】また、本発明は、請求項８又は９の構成に
よれば、上記効果に加え、電力増幅器の特性の変化に対
応して非線型歪み補償回路の特性を最適化することが可
能となる。According to the present invention, in addition to the above effects, it is possible to optimize the characteristics of the nonlinear distortion compensating circuit in accordance with the change in the characteristics of the power amplifier. Become.
【００５７】また、本発明は、請求項１０の構成とする
ことにより、非線型歪み補償回路の特性を調整でき、電
力増幅器の振幅特性および位相特性の逆特性を精度良く
実現できる。According to the present invention, the characteristics of the nonlinear distortion compensating circuit can be adjusted, and the inverse characteristics of the amplitude characteristics and the phase characteristics of the power amplifier can be realized with high accuracy.
【００５８】また、本発明は、請求項１１から１３の構
成とすることにより、構成要素を全部または部分的に同
一半導体チップ上に一体化することで、各部品間の間隔
を縮め不要なインダクタンスやキャパシタンスの発生を
防ぎ回路動作を安定化させ、かつ構成部品数を減少する
ことができ、特に同一条件の製品を大量に生産する場合
に好適である。Further, according to the present invention, the components of the present invention are completely or partially integrated on the same semiconductor chip, thereby reducing the distance between the components and reducing unnecessary inductance. In addition, the circuit operation can be stabilized by stabilizing the circuit operation and the number of components can be reduced, which is particularly suitable when mass-producing products under the same conditions.
【００５９】また、本発明は、請求項１４の構成とし、
非線型歪み補償回路の一部あるいは全部を電力増幅器を
構成する整合回路の一部として用いることで、構成部品
点数を少なくすることができる。According to the present invention, there is provided the configuration of claim 14,
By using a part or all of the nonlinear distortion compensation circuit as a part of a matching circuit constituting a power amplifier, the number of components can be reduced.
【００６０】また、本発明は、請求項１５の構成とし、
非線型歪み補償回路のバイアス供給手段における電源端
子を電力増幅器のバイアス供給手段の少なくとも１つの
電源端子と共通にすることで、回路構成を簡素化でき、
構成部品数を減少することができる。Further, the present invention has the structure of claim 15,
By making the power supply terminal of the bias supply means of the nonlinear distortion compensation circuit common to at least one power supply terminal of the bias supply means of the power amplifier, the circuit configuration can be simplified,
The number of components can be reduced.
【００６１】また、本発明は、請求項１６の構成とする
ことにより、実装面積を小さくでき、また、同一条件の
製品を大量に生産する場合に好適である。According to the present invention, the mounting area can be reduced, and the present invention is suitable for mass-producing products under the same conditions.
【図１】本発明の実施の形態１の非線型歪み補償回路の
ブロック図である。FIG. 1 is a block diagram of a nonlinear distortion compensation circuit according to a first embodiment of the present invention.
【図２】同実施の形態１における具体的な回路の一例を
示す図である。FIG. 2 is a diagram illustrating an example of a specific circuit in Embodiment 1;
【図３】同実施の形態１におけるダイオードの等価回路
を示す図である。FIG. 3 is a diagram showing an equivalent circuit of the diode according to the first embodiment.
【図４】従来の非線型歪み補償回路の一例を示すブロッ
ク図である。FIG. 4 is a block diagram illustrating an example of a conventional nonlinear distortion compensation circuit.
【図５】図４に示した従来例におけるダイオードの等価
回路を示す図である。5 is a diagram showing an equivalent circuit of the diode in the conventional example shown in FIG.
【図６】図４に示した従来例におけるダイオードの入力
レベルによるバイアス点移動を示す図である。6 is a diagram showing a bias point shift according to the input level of the diode in the conventional example shown in FIG.
【図７】図４に示した従来例の回路の高周波等価回路を
示す図である。FIG. 7 is a diagram showing a high-frequency equivalent circuit of the conventional circuit shown in FIG.
【図８】一般的な電力増幅器の入出力特性を示す図であ
る。FIG. 8 is a diagram showing input / output characteristics of a general power amplifier.
【図９】図２に示したダイオードの入力レベルによるバ
イアス点移動を示す図である。FIG. 9 is a diagram illustrating a shift of a bias point according to an input level of the diode illustrated in FIG. 2;
【図１０】図２に示した回路の高周波等価回路を示す図
である。FIG. 10 is a diagram showing a high-frequency equivalent circuit of the circuit shown in FIG. 2;
【図１１】図２に示した回路の高周波等価回路を示す図
である。FIG. 11 is a diagram showing a high-frequency equivalent circuit of the circuit shown in FIG. 2;
【図１２】図１に示した非線型歪み補償回路の具体的な
回路の一例を示す図である。FIG. 12 is a diagram illustrating an example of a specific circuit of the nonlinear distortion compensation circuit illustrated in FIG. 1;
【図１３】図１に示した非線型歪み補償回路の具体的な
回路の別の一例を示す図である。FIG. 13 is a diagram illustrating another example of a specific circuit of the nonlinear distortion compensation circuit illustrated in FIG. 1;
【図１４】本発明の実施の形態２の非線型歪み補償回路
と電力増幅器の接続例を示すブロック図である。FIG. 14 is a block diagram illustrating a connection example of a nonlinear distortion compensation circuit and a power amplifier according to a second embodiment of the present invention.
【図１５】同実施の形態２の具体的な構成例として、図
１４に示したダイオードとＦＥＴを同一半導体チップ上
に形成する一例を示す図である。FIG. 15 is a diagram showing an example in which the diode and the FET shown in FIG. 14 are formed on the same semiconductor chip as a specific configuration example of the second embodiment.
【図１６】本発明の実施の形態３の具体的な回路の一例
を示す構成図である。FIG. 16 is a configuration diagram illustrating an example of a specific circuit according to the third embodiment of the present invention.
【図１７】本発明の実施の形態４の具体的な回路の一例
を示す構成図である。FIG. 17 is a configuration diagram illustrating an example of a specific circuit according to Embodiment 4 of the present invention;
【図１８】本発明の実施の形態５の具体的な回路の一例
を示す構成図である。FIG. 18 is a configuration diagram illustrating an example of a specific circuit according to the fifth embodiment of the present invention.
【図１９】非線型回路と線型回路を入れ換えた回路のブ
ロック図である。FIG. 19 is a block diagram of a circuit in which a non-linear circuit and a linear circuit are interchanged.
１ 入力端子 ２ 第１のコンデンサ ３ 第２のコンデンサ ４ バイアス供給手段 ５ 非線形回路 ６ 線形回路 ７ 出力端子 ２３ 電源端子 ２４ ダイオード １２５ インダクタ １６１ スイッチ DESCRIPTION OF SYMBOLS 1 Input terminal 2 1st capacitor 3 2nd capacitor 4 Bias supply means 5 Nonlinear circuit 6 Linear circuit 7 Output terminal 23 Power supply terminal 24 Diode 125 Inductor 161 Switch
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂倉 真 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 小原 敏男 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5J090 AA04 AA41 CA25 CA26 CA92 FA08 FA10 GN03 GN11 HA09 HA19 HA25 HA27 HA29 HA33 HN14 KA12 KA23 KA29 MA08 QA03 QA04 SA14 TA01 TA02 5J091 AA04 AA41 CA25 CA26 CA92 FA08 FA10 HA09 HA19 HA25 HA27 HA29 HA33 KA12 KA23 KA29 MA08 QA03 QA04 SA14 TA01 TA02 UW08 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Makoto Sakakura 1006 Kazuma Kadoma, Osaka Pref. Matsushita Electric Industrial Co., Ltd. Terms (reference) 5J090 AA04 AA41 CA25 CA26 CA92 FA08 FA10 GN03 GN11 HA09 HA19 HA25 HA27 HA29 HA33 HN14 KA12 KA23 KA29 MA08 QA03 QA04 SA14 TA01 TA02 5J091 AA04 AA41 CA25 CA26 CA92 FA08 FA10 HA09 HA23 KA29 HA29 HA04 SA14 TA01 TA02 UW08
Claims (16)
子に接続された第１のコンデンサと、その第１のコンデ
ンサの他端に接続された第２のコンデンサと、その第２
のコンデンサの他端に接続された出力端子と、前記第１
のコンデンサと前記第２のコンデンサとの接続点に接続
された非線型回路と、その非線型回路の他端に接続さ
れ、他端が接地された線形回路と、前記第１のコンデン
サと前記第２のコンデンサとの接続点に接続され、前記
非線型回路および前記線型回路にバイアスを供給するバ
イアス供給手段とを備えたことを特徴とする非線型歪み
補償回路。An input terminal for inputting a signal; a first capacitor connected to the input terminal; a second capacitor connected to the other end of the first capacitor;
An output terminal connected to the other end of the first capacitor;
A non-linear circuit connected to a connection point between the first capacitor and the second capacitor, a linear circuit connected to the other end of the non-linear circuit and the other end grounded, the first capacitor and the second A non-linear distortion compensating circuit comprising: a non-linear circuit; and a bias supply means for supplying a bias to the non-linear circuit and connected to a connection point with the second capacitor.
子に接続された第１のコンデンサと、その第１のコンデ
ンサの他端に接続された第２のコンデンサと、その第２
のコンデンサの他端に接続された出力端子と、前記第１
のコンデンサと前記第２のコンデンサとの接続点に接続
された線形回路と、その線形回路の他端に接続され、他
端が接地された非線形回路と、前記第１のコンデンサと
前記第２のコンデンサとの接続点に接続され、前記線形
回路および前記非線形回路にバイアスを供給するバイア
ス供給手段とを備えたことを特徴とする非線型歪み補償
回路。2. An input terminal for inputting a signal, a first capacitor connected to the input terminal, a second capacitor connected to the other end of the first capacitor, and a second capacitor connected to the other end of the first capacitor.
An output terminal connected to the other end of the first capacitor;
A linear circuit connected to a connection point between the first capacitor and the second capacitor, a non-linear circuit connected to the other end of the linear circuit and the other end grounded, the first capacitor and the second capacitor A non-linear distortion compensation circuit, comprising: a bias supply unit connected to a connection point with a capacitor and configured to supply a bias to the linear circuit and the non-linear circuit.
を特徴とする請求項１、または２に記載の非線型歪み補
償回路。3. The non-linear distortion compensating circuit according to claim 1, wherein the non-linear circuit is a diode.
素とすることを特徴とする請求項１、２、または３に記
載の非線型歪み補償回路。4. The nonlinear distortion compensating circuit according to claim 1, wherein the linear circuit has at least a resistor as a component.
構成要素とすることを特徴とする請求項１、２、または
３に記載の非線型歪み補償回路。5. The nonlinear distortion compensating circuit according to claim 1, wherein the linear circuit has at least an inductor as a component.
と、それに並列に接続されたコンデンサとを構成要素と
することを特徴とする請求項１、２、または３に記載の
非線型歪み補償回路。6. The nonlinear distortion compensating circuit according to claim 1, wherein the linear circuit includes a resistor or an inductor and a capacitor connected in parallel with the resistor or the inductor.
ことを特徴とする請求項３に記載の非線型歪み補償回
路。7. The nonlinear distortion compensating circuit according to claim 3, wherein the diode is of a Schottky type.
くとも１つは可変抵抗であることを特徴とする請求項４
に記載の非線型歪み補償回路。8. The device according to claim 4, wherein at least one of the resistors constituting the linear circuit is a variable resistor.
3. The nonlinear distortion compensation circuit according to 1.
抵抗値を調整可能であることを特徴とする請求項８に記
載の非線型歪み補償回路。9. The nonlinear distortion compensating circuit according to claim 8, wherein the resistance of the variable resistor is electrically adjustable by a switch.
第２のコンデンサの接続点と前記接地との間に直列接続
された前記非線形回路及び前記線形回路に対して、並列
に接続され、コンデンサを構成要素とする線形回路を備
えたことを特徴とする請求項１から９のいずれかに記載
の非線型歪み補償回路。10. The non-linear circuit and the linear circuit connected in series between a connection point of the first capacitor and the second capacitor and the ground, and the capacitor is connected in parallel to the non-linear circuit and the linear circuit. 10. The non-linear distortion compensation circuit according to claim 1, further comprising a linear circuit as a component.
成したことを特徴とする請求項１から１０のいずれかに
記載の非線型歪み補償回路。11. The non-linear distortion compensation circuit according to claim 1, wherein all the components are formed on the same semiconductor chip.
線型回路および前記線型回路を同一半導体チップ上に構
成したことを特徴とする請求項１から１０のいずれかに
記載の非線型歪み補償回路。12. The nonlinear distortion compensating circuit according to claim 1, wherein a part of said bias supply means, said nonlinear circuit and said linear circuit are formed on the same semiconductor chip. .
線型回路を同一半導体チップ上に構成したことを特徴と
する請求項１から１０のいずれかに記載の非線型歪み補
償回路。13. The nonlinear distortion compensating circuit according to claim 1, wherein a part of said bias supply means and said nonlinear circuit are formed on the same semiconductor chip.
記非線型歪み補償回路と、少なくとも入力側整合回路、
トランジスタ、出力側整合回路およびバイアス供給手段
を有する電力増幅器とを備え、前記非線形歪み補償回路
は、前記電力増幅器の前記入力側整合回路の一部として
機能することを特徴とする歪み補償電力増幅器。14. The nonlinear distortion compensating circuit according to claim 1, further comprising: at least an input-side matching circuit;
A distortion-compensated power amplifier, comprising: a transistor, an output-side matching circuit, and a power amplifier having a bias supply unit, wherein the non-linear distortion compensating circuit functions as a part of the input-side matching circuit of the power amplifier.
少なくとも１つの電源端子が、前記非線形歪み補償回路
のバイアス供給手段の電源端子と共通であることを特徴
とする請求項１４に記載の非線型歪み補償電力増幅器。15. The nonlinear distortion according to claim 14, wherein at least one power supply terminal of a bias supply unit of the power amplifier is common to a power supply terminal of a bias supply unit of the nonlinear distortion compensation circuit. Compensated power amplifier.
償回路と、少なくともトランジスタを構成要素とする電
力増幅器とを備え、前記非線形歪み補償回路のダイオー
ドを、前記トランジスタと同一半導体チップ上に形成し
たことを特徴とする非線型歪み補償電力増幅器。16. The nonlinear distortion compensating circuit according to claim 3 or 7, and a power amplifier having at least a transistor as a constituent element, wherein a diode of the nonlinear distortion compensating circuit is formed on the same semiconductor chip as the transistor. A nonlinear distortion-compensating power amplifier characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32335199A JP2001144550A (en) | 1999-11-12 | 1999-11-12 | Nonlinear distortion compensation circuit and nonlinear distortion compensation power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32335199A JP2001144550A (en) | 1999-11-12 | 1999-11-12 | Nonlinear distortion compensation circuit and nonlinear distortion compensation power amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144550A true JP2001144550A (en) | 2001-05-25 |
Family
ID=18153826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32335199A Pending JP2001144550A (en) | 1999-11-12 | 1999-11-12 | Nonlinear distortion compensation circuit and nonlinear distortion compensation power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001144550A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007312003A (en) * | 2006-05-17 | 2007-11-29 | Mitsubishi Electric Corp | Attenuator |
| JP2007336367A (en) * | 2006-06-16 | 2007-12-27 | Sharp Corp | Distortion compensator circuit, power amplifier using the same and communication apparats with power amplifier |
| US7321265B2 (en) | 2004-11-29 | 2008-01-22 | Sharp Kabushiki Kaisha | Distortion compensating circuit having negative gain deviation, power amplifier using the same, and communication device having power amplifier |
| US7425873B2 (en) | 2005-07-27 | 2008-09-16 | Matsushita Electric Industrial Co., Ltd. | Radio frequency amplification apparatus |
| CN106571780A (en) * | 2016-11-17 | 2017-04-19 | 锐迪科微电子（上海）有限公司 | Adaptive biasing radio frequency power amplifier |
| KR20190120290A (en) | 2017-03-28 | 2019-10-23 | 미쓰비시덴키 가부시키가이샤 | Diode linearizer |
| WO2021077594A1 (en) * | 2019-10-23 | 2021-04-29 | 广州慧智微电子有限公司 | Power amplifier and electronic device |
-
1999
- 1999-11-12 JP JP32335199A patent/JP2001144550A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7321265B2 (en) | 2004-11-29 | 2008-01-22 | Sharp Kabushiki Kaisha | Distortion compensating circuit having negative gain deviation, power amplifier using the same, and communication device having power amplifier |
| US7425873B2 (en) | 2005-07-27 | 2008-09-16 | Matsushita Electric Industrial Co., Ltd. | Radio frequency amplification apparatus |
| JP2007312003A (en) * | 2006-05-17 | 2007-11-29 | Mitsubishi Electric Corp | Attenuator |
| JP2007336367A (en) * | 2006-06-16 | 2007-12-27 | Sharp Corp | Distortion compensator circuit, power amplifier using the same and communication apparats with power amplifier |
| CN106571780A (en) * | 2016-11-17 | 2017-04-19 | 锐迪科微电子（上海）有限公司 | Adaptive biasing radio frequency power amplifier |
| CN106571780B (en) * | 2016-11-17 | 2019-11-15 | 锐迪科微电子（上海）有限公司 | A kind of adaptive-biased radio-frequency power amplifier |
| KR20190120290A (en) | 2017-03-28 | 2019-10-23 | 미쓰비시덴키 가부시키가이샤 | Diode linearizer |
| DE112017007373T5 (en) | 2017-03-28 | 2019-12-05 | Mitsubishi Electric Corporation | Diodenlinearisierer |
| US11031914B2 (en) | 2017-03-28 | 2021-06-08 | Mitsubishi Electric Corporation | Diode linearizer |
| WO2021077594A1 (en) * | 2019-10-23 | 2021-04-29 | 广州慧智微电子有限公司 | Power amplifier and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100830361B1 (en) | Active bias circuit | |
| KR100824561B1 (en) | Quiescent current control circuit for high-power amplifiers | |
| CN104682898B (en) | Active bias circuit for power amplifier and communication equipment | |
| JPWO2008065762A1 (en) | Operational amplifier | |
| JP2003017954A (en) | High frequency power amplifier circuit | |
| US10082812B2 (en) | Low dropout voltage regulator | |
| JPH06224647A (en) | Amplifier circuit | |
| EP1344312B1 (en) | Linearized class c amplifier with dynamic biasing | |
| CN111200408A (en) | Linear compensation power amplifier | |
| JP2001144550A (en) | Nonlinear distortion compensation circuit and nonlinear distortion compensation power amplifier | |
| JP2014030257A (en) | Amplifying signal using current-shared amplifier | |
| US20230049170A1 (en) | Power amplifier device | |
| CN107026623B (en) | Power amplifier | |
| JPH1188065A (en) | Semiconductor amplifier circuit | |
| US7420419B2 (en) | Variable gain voltage/current converter circuit having current compensation circuit for compensating for change in DC current flowing into active element for performing voltage/current conversion | |
| KR20010015039A (en) | Linearizer | |
| JP4457294B2 (en) | Variable attenuator, module including the same, and communication device | |
| US6104249A (en) | Highly linear transconductance circuit and filter using same | |
| US6825710B2 (en) | Current mirror for an integrated circuit | |
| CN112087205B (en) | Compensator device for MMIC HEMT amplifier | |
| JP2023138141A (en) | Amplifier circuit and field device | |
| JPH1131931A (en) | High-frequency amplifier | |
| CN117850534A (en) | Source follower, source follower application circuit and chip | |
| KR100956906B1 (en) | Active Inductor, Method for Realizing Inductance Using Feedback Inductor | |
| JP4307961B2 (en) | Frequency conversion circuit |