JP2001144272A - 半導体素子のキャパシタ製造方法 - Google Patents
半導体素子のキャパシタ製造方法Info
- Publication number
- JP2001144272A JP2001144272A JP2000341575A JP2000341575A JP2001144272A JP 2001144272 A JP2001144272 A JP 2001144272A JP 2000341575 A JP2000341575 A JP 2000341575A JP 2000341575 A JP2000341575 A JP 2000341575A JP 2001144272 A JP2001144272 A JP 2001144272A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- capacitor
- film
- temperature
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000006243 chemical reaction Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 61
- 239000007789 gas Substances 0.000 claims description 35
- 238000010438 heat treatment Methods 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 5
- 238000005121 nitriding Methods 0.000 claims description 4
- 239000012495 reaction gas Substances 0.000 claims description 4
- 238000002425 crystallisation Methods 0.000 claims description 3
- 230000008025 crystallization Effects 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 239000002210 silicon-based material Substances 0.000 claims description 2
- 238000006557 surface reaction Methods 0.000 claims description 2
- 238000007599 discharging Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 239000007769 metal material Substances 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 4
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 abstract 6
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000011066 ex-situ storage Methods 0.000 description 2
- 238000010406 interfacial reaction Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000005745 Captan Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 150000001722 carbon compounds Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
- H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 Ｔａ2Ｏ5キャパシタにおいてＴａ2Ｏ5誘電体
膜とＴｉＮ上部電極間の界面反応による誘電体特性劣化
を防ぐために、上部電極としてＴａＮを用いてＴａ2Ｏ5
キャパシタの誘電体特性劣化を防止することは勿論のこ
と、ＴａＮの高い仕事関数によるＴａ2Ｏ5キャパシタの
漏れ電流特性を改善することのできる半導体素子のキャ
パシタ製造方法を提供すること。 【解決手段】 本発明に係る半導体素子のキャパシタ製
造方法は、半導体素子を形成するためのいろいろな要素
が形成された基板上に下部電極を形成する段階と、前記
下部電極上にＴａ2Ｏ5誘電体膜を形成する段階と、前記
Ｔａ2Ｏ5誘電体膜上にＴａＮ膜からなる上部電極を形成
する段階とを含んでなることを特徴とする。
膜とＴｉＮ上部電極間の界面反応による誘電体特性劣化
を防ぐために、上部電極としてＴａＮを用いてＴａ2Ｏ5
キャパシタの誘電体特性劣化を防止することは勿論のこ
と、ＴａＮの高い仕事関数によるＴａ2Ｏ5キャパシタの
漏れ電流特性を改善することのできる半導体素子のキャ
パシタ製造方法を提供すること。 【解決手段】 本発明に係る半導体素子のキャパシタ製
造方法は、半導体素子を形成するためのいろいろな要素
が形成された基板上に下部電極を形成する段階と、前記
下部電極上にＴａ2Ｏ5誘電体膜を形成する段階と、前記
Ｔａ2Ｏ5誘電体膜上にＴａＮ膜からなる上部電極を形成
する段階とを含んでなることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子のキャパ
シタ製造方法に係り、特にＴａ2Ｏ5キャパシタの誘電体
特性劣化を防止し且つ漏れ電流特性を改善することがで
きる半導体素子のキャパシタ製造方法に関する。
シタ製造方法に係り、特にＴａ2Ｏ5キャパシタの誘電体
特性劣化を防止し且つ漏れ電流特性を改善することがで
きる半導体素子のキャパシタ製造方法に関する。
【０００２】
【従来の技術】一般に、Ｔａ2Ｏ5キャパシタはＭＩＳ(M
etal-Insulator-Silicon)構造を使用しており、上部電
極としてＴｉＮ膜／ポリシリコン膜の積層構造を使用し
ている。ＴｉＮ膜／ポリシリコン膜の積層構造を使用す
るのはポリシリコン膜に比べてＴｉＮ膜の仕事関数(wor
k function)値が高くて漏れ電流特性を改善することが
できるからである。
etal-Insulator-Silicon)構造を使用しており、上部電
極としてＴｉＮ膜／ポリシリコン膜の積層構造を使用し
ている。ＴｉＮ膜／ポリシリコン膜の積層構造を使用す
るのはポリシリコン膜に比べてＴｉＮ膜の仕事関数(wor
k function)値が高くて漏れ電流特性を改善することが
できるからである。
【０００３】ところが、ＴｉＮ膜を上部電極として使用
する際、次のような問題点がある。ＴｉＣｌ4＋ＮＨ3混
合ガスを用いたＣＶＤ-ＴｉＮ膜形成工程はＴａ2Ｏ5に
ハロゲンガスによって漏れ電流を増加させ、約５００℃
でＴａ2Ｏ5誘電体膜とＴｉＮ膜との間に界面反応が起こ
ってＴａ2Ｏ5誘電体膜内の酸素がＴｉＮ膜側に移動し、
Ｔａ2Ｏ5誘電体膜内に酸素空孔(vacancy)が生じてしま
い、漏れ電流が増加する結果をもたらすことになる。T
ｉＮ膜とＴａ2Ｏ5誘電体膜間の反応は次の式１で示され
る。このような反応によって形成されたＴｉＯ2膜がキ
ャパシタの特性を劣化させる。
する際、次のような問題点がある。ＴｉＣｌ4＋ＮＨ3混
合ガスを用いたＣＶＤ-ＴｉＮ膜形成工程はＴａ2Ｏ5に
ハロゲンガスによって漏れ電流を増加させ、約５００℃
でＴａ2Ｏ5誘電体膜とＴｉＮ膜との間に界面反応が起こ
ってＴａ2Ｏ5誘電体膜内の酸素がＴｉＮ膜側に移動し、
Ｔａ2Ｏ5誘電体膜内に酸素空孔(vacancy)が生じてしま
い、漏れ電流が増加する結果をもたらすことになる。T
ｉＮ膜とＴａ2Ｏ5誘電体膜間の反応は次の式１で示され
る。このような反応によって形成されたＴｉＯ2膜がキ
ャパシタの特性を劣化させる。
【０００４】
【式１】
【０００５】
【発明が解決しようとする課題】従って、本発明は、Ｔ
ａ2Ｏ5キャパシタにおいてＴａ2Ｏ5誘電体膜とＴｉＮ上
部電極間の界面反応による誘電体特性劣化を防ぐため
に、上部電極としてＴａＮを用いてＴａ2Ｏ5キャパシタ
の誘電体特性劣化を防止することは勿論のこと、ＴａＮ
の高い仕事関数によるＴａ2Ｏ5キャパシタの漏れ電流特
性を改善することができる半導体素子のキャパシタ製造
方法を提供することを目的とする。
ａ2Ｏ5キャパシタにおいてＴａ2Ｏ5誘電体膜とＴｉＮ上
部電極間の界面反応による誘電体特性劣化を防ぐため
に、上部電極としてＴａＮを用いてＴａ2Ｏ5キャパシタ
の誘電体特性劣化を防止することは勿論のこと、ＴａＮ
の高い仕事関数によるＴａ2Ｏ5キャパシタの漏れ電流特
性を改善することができる半導体素子のキャパシタ製造
方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】前記目的を達成するため
の本発明に係る半導体素子のキャパシタ製造方法は、半
導体素子を形成するためのいろいろな要素が形成された
基板上に下部電極を形成する段階と、前記下部電極上に
Ｔａ2Ｏ5誘電体膜を形成する段階と、前記Ｔａ 2Ｏ5誘電
体膜上にＴａＮ膜からなる上部電極を形成する段階とを
含んでなることを特徴とする。
の本発明に係る半導体素子のキャパシタ製造方法は、半
導体素子を形成するためのいろいろな要素が形成された
基板上に下部電極を形成する段階と、前記下部電極上に
Ｔａ2Ｏ5誘電体膜を形成する段階と、前記Ｔａ 2Ｏ5誘電
体膜上にＴａＮ膜からなる上部電極を形成する段階とを
含んでなることを特徴とする。
【０００７】
【発明の実施の形態】以下、本発明を添付図に基づいて
詳細に説明する。
詳細に説明する。
【０００８】図１ａ乃至図１ｄは本発明に係る半導体素
子のキャパシタ製造方法を説明するための素子の断面図
である。
子のキャパシタ製造方法を説明するための素子の断面図
である。
【０００９】図１ａを参照すると、半導体素子を形成す
るためのいろいろな要素（図示せず）が形成された半導
体基板１１上に層間絶縁膜１２を形成した後、キャパシ
タの下部電極１３を形成する。
るためのいろいろな要素（図示せず）が形成された半導
体基板１１上に層間絶縁膜１２を形成した後、キャパシ
タの下部電極１３を形成する。
【００１０】ここで、下部電極１３はドープトポリシリ
コンやドープト非晶質シリコンなどのシリコン系物質で
形成するか、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒ
ｕ、ＲｕＯ2、Ｉｒ、ＩｒＯ2、Ｐｔなどのような金属系
物質で形成する。下部電極１３は簡単なスタック構造(s
imple stacked structure)もしくは図示のシリンダ構造
を基本とする二重及び３重構造のような３次元構造に形
成して有効表面積を増大させるか、半球形ポリシリコン
層をさらに形成して有効表面積を増大させることができ
る。
コンやドープト非晶質シリコンなどのシリコン系物質で
形成するか、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒ
ｕ、ＲｕＯ2、Ｉｒ、ＩｒＯ2、Ｐｔなどのような金属系
物質で形成する。下部電極１３は簡単なスタック構造(s
imple stacked structure)もしくは図示のシリンダ構造
を基本とする二重及び３重構造のような３次元構造に形
成して有効表面積を増大させるか、半球形ポリシリコン
層をさらに形成して有効表面積を増大させることができ
る。
【００１１】図１ｂを参照すると、下部電極１３の表面
を窒化させてその表面に窒化膜１４を薄く形成する。
を窒化させてその表面に窒化膜１４を薄く形成する。
【００１２】ここで、窒化膜１４は、キャパシタの誘電
体膜形成時または後続の熱工程によって誘電体膜と下部
電極１３との界面に低誘電自然酸化膜ＳｉＯ2が生成さ
れることを防止する役割を果たし、低圧化学気相成長
（ＬＰＣＶＤ）チャンバで誘電体膜の形成前にインサイ
チュ(In-situ)もしくはエクスサイチュ(Ex-situ)状態で
２００乃至６００℃の温度でプラズマを放電させてNＨ3
ガス、Ｎ2／Ｈ２ガス或いはＮ2Ｏガス雰囲気中で窒化さ
せることにより形成される。プラズマを用いて窒化させ
る代わりに、急速熱工程(Rapid Thermal Process；ＲＴ
Ｐ)を用いて６５０乃至９５０℃の温度及びＮＨ3ガス雰
囲気中でアニーリングして窒化膜１４を形成するか、電
気炉(furnace)を用いて６５０乃至９５０℃の温度及び
ＮＨ3ガス雰囲気中で窒化膜１４を形成することができ
る。
体膜形成時または後続の熱工程によって誘電体膜と下部
電極１３との界面に低誘電自然酸化膜ＳｉＯ2が生成さ
れることを防止する役割を果たし、低圧化学気相成長
（ＬＰＣＶＤ）チャンバで誘電体膜の形成前にインサイ
チュ(In-situ)もしくはエクスサイチュ(Ex-situ)状態で
２００乃至６００℃の温度でプラズマを放電させてNＨ3
ガス、Ｎ2／Ｈ２ガス或いはＮ2Ｏガス雰囲気中で窒化さ
せることにより形成される。プラズマを用いて窒化させ
る代わりに、急速熱工程(Rapid Thermal Process；ＲＴ
Ｐ)を用いて６５０乃至９５０℃の温度及びＮＨ3ガス雰
囲気中でアニーリングして窒化膜１４を形成するか、電
気炉(furnace)を用いて６５０乃至９５０℃の温度及び
ＮＨ3ガス雰囲気中で窒化膜１４を形成することができ
る。
【００１３】図１ｃを参照すると、窒化膜１４が形成さ
れている全上面にＴａ2Ｏ5誘電体膜１５を形成する。
れている全上面にＴａ2Ｏ5誘電体膜１５を形成する。
【００１４】ここで、Ｔａ2Ｏ5誘電体膜１５は、３００
乃至６００℃の温度と１０ｔｏｒｒ以下の圧力に維持さ
れた低圧化学気相成長チャンバ内でＴａ化合物蒸気ガス
と反応ガスとしてのＯ2ガス（１０乃至１０００ｓｃｃ
ｍ）をＭＦＣ(Mass Flow Controller)のような流量調節
器を介して定量供給してウェーハ上から起こる表面化学
反応(surface chemical reaction)を通して５０乃至１
５０Åの厚さに非晶質状態のＴａ2Ｏ5薄膜を形成した
後、低温熱工程及び高温熱工程を行なうことにより形成
される。
乃至６００℃の温度と１０ｔｏｒｒ以下の圧力に維持さ
れた低圧化学気相成長チャンバ内でＴａ化合物蒸気ガス
と反応ガスとしてのＯ2ガス（１０乃至１０００ｓｃｃ
ｍ）をＭＦＣ(Mass Flow Controller)のような流量調節
器を介して定量供給してウェーハ上から起こる表面化学
反応(surface chemical reaction)を通して５０乃至１
５０Åの厚さに非晶質状態のＴａ2Ｏ5薄膜を形成した
後、低温熱工程及び高温熱工程を行なうことにより形成
される。
【００１５】Ｔａ化合物蒸気ガスは９９.９９９％以上
のＴａ（ＯＣ2Ｈ5）5溶液をＭＦＣのような流量調節器
を用いて１５０乃至２００℃の温度に維持されている蒸
発器または蒸発管に定量供給して生成させるが、この
際、オリフィスまたはノズルを含んだ蒸発器は勿論のこ
と、Tａ蒸気の流路(flow path)となる供給管はＴａ蒸気
の凝縮を防止するために１５０乃至２００℃の温度範囲
を常時維持させる。
のＴａ（ＯＣ2Ｈ5）5溶液をＭＦＣのような流量調節器
を用いて１５０乃至２００℃の温度に維持されている蒸
発器または蒸発管に定量供給して生成させるが、この
際、オリフィスまたはノズルを含んだ蒸発器は勿論のこ
と、Tａ蒸気の流路(flow path)となる供給管はＴａ蒸気
の凝縮を防止するために１５０乃至２００℃の温度範囲
を常時維持させる。
【００１６】非晶質状態のＴａ2Ｏ5薄膜を形成した後で
行なわれる低温熱工程は、プラズマを用いて２００乃至
６００℃の温度とＮ2ＯまたはＯ2雰囲気下で行なって非
晶質状態のＴａ2Ｏ5薄膜内の置換形Ｔａ原子に残ってい
る酸素空孔と炭素不純物を酸化させて漏れ電流発生要因
を除去する。低温熱工程は３００乃至５００℃の温度で
ＵＶ-Ｏ3を用いて実施することができる。
行なわれる低温熱工程は、プラズマを用いて２００乃至
６００℃の温度とＮ2ＯまたはＯ2雰囲気下で行なって非
晶質状態のＴａ2Ｏ5薄膜内の置換形Ｔａ原子に残ってい
る酸素空孔と炭素不純物を酸化させて漏れ電流発生要因
を除去する。低温熱工程は３００乃至５００℃の温度で
ＵＶ-Ｏ3を用いて実施することができる。
【００１７】低温熱工程後の高温熱工程は、６５０乃至
９５０℃の温度とＮ2Ｏ、Ｏ2或いはＮ2ガス雰囲気中で
電気炉或いは急速熱工程(rapid thermal process;ＲＴ
Ｐ)を用いて実施するが、これは低温熱工程後にも非晶
質状態のＴａ2Ｏ5薄膜内に残っている揮発性炭素化合物
を除去して漏れ電流発生を防止すると共に、非晶質状態
のＴａ2Ｏ5薄膜の結晶化を誘導して誘電率を増加させ
る。高温熱工程は非晶質状態のＴａ2Ｏ5薄膜を蒸着した
後実施してもよく、上部電極を形成した後実施してもよ
い。
９５０℃の温度とＮ2Ｏ、Ｏ2或いはＮ2ガス雰囲気中で
電気炉或いは急速熱工程(rapid thermal process;ＲＴ
Ｐ)を用いて実施するが、これは低温熱工程後にも非晶
質状態のＴａ2Ｏ5薄膜内に残っている揮発性炭素化合物
を除去して漏れ電流発生を防止すると共に、非晶質状態
のＴａ2Ｏ5薄膜の結晶化を誘導して誘電率を増加させ
る。高温熱工程は非晶質状態のＴａ2Ｏ5薄膜を蒸着した
後実施してもよく、上部電極を形成した後実施してもよ
い。
【００１８】図１ｄを参照すると、Ｔａ2Ｏ5誘電体膜１
５上にＴａＮ膜１６及びポリシリコン膜１７を順次形成
して上部電極を形成する。
５上にＴａＮ膜１６及びポリシリコン膜１７を順次形成
して上部電極を形成する。
【００１９】ここで、ＴａＮ膜１６はＴａ化合物蒸気ガ
ス及び反応ガスとしてのＮＨ3ガスを１０乃至１０００
ｓｃｃｍの流量で供給した後３００乃至６００℃の低圧
化学気相成長チャンバ内で表面反応させて形成する。こ
の際、反応性を向上させるためにプラズマを励起して進
行することができる。
ス及び反応ガスとしてのＮＨ3ガスを１０乃至１０００
ｓｃｃｍの流量で供給した後３００乃至６００℃の低圧
化学気相成長チャンバ内で表面反応させて形成する。こ
の際、反応性を向上させるためにプラズマを励起して進
行することができる。
【００２０】Ｔａ化合物蒸気ガスは３００乃至６００℃
の低圧化学気相成長チャンバでＨ2ＴａＦ7をＬＭＦＣ(L
iquid Mass Flow Controller) のような流量調節器を介
して定量された量を蒸発器もしくは蒸発管に供給した
後、一定量を１２０乃至２００℃の温度で蒸発させて得
る。
の低圧化学気相成長チャンバでＨ2ＴａＦ7をＬＭＦＣ(L
iquid Mass Flow Controller) のような流量調節器を介
して定量された量を蒸発器もしくは蒸発管に供給した
後、一定量を１２０乃至２００℃の温度で蒸発させて得
る。
【００２１】一方、上述した本発明の実施例では非晶質
状態のＴａ2Ｏ5薄膜形成時に反応ソースガスとしてＯ2
ガスを使用したが、Ｈ2ＴａＦ7及びＯ2ガスを使用する
ことができる。反応ソースガスとしてＨ2ＴａＦ7及びＯ
2ガスを使用する場合、反応ソースガス内に炭素がな
く、上部電極としてＴａＮ膜１６を使用するので、Ｔａ
2Ｏ5薄膜内の酸素がＴａＮ膜と反応しないため酸素空孔
(vacancy)が形成されず、低温熱工程を省略することが
できるとともに、インサイチュでTａＮ膜１６を蒸着し
た後高温熱工程を行なって非晶質状態のＴａ2Ｏ5薄膜の
結晶化を誘導することができる。
状態のＴａ2Ｏ5薄膜形成時に反応ソースガスとしてＯ2
ガスを使用したが、Ｈ2ＴａＦ7及びＯ2ガスを使用する
ことができる。反応ソースガスとしてＨ2ＴａＦ7及びＯ
2ガスを使用する場合、反応ソースガス内に炭素がな
く、上部電極としてＴａＮ膜１６を使用するので、Ｔａ
2Ｏ5薄膜内の酸素がＴａＮ膜と反応しないため酸素空孔
(vacancy)が形成されず、低温熱工程を省略することが
できるとともに、インサイチュでTａＮ膜１６を蒸着し
た後高温熱工程を行なって非晶質状態のＴａ2Ｏ5薄膜の
結晶化を誘導することができる。
【００２２】なお、本発明は、基板上に下部電極を形成
する段階と、前記下部電極上にＴａ 2Ｏ5誘電体膜を形成
する段階と、前記Ｔａ2Ｏ5誘電体膜上にＴａＮ膜からな
る上部電極を形成する段階とを含んでなることを特徴と
する半導体素子のキャパシタ製造方法にも関する。
する段階と、前記下部電極上にＴａ 2Ｏ5誘電体膜を形成
する段階と、前記Ｔａ2Ｏ5誘電体膜上にＴａＮ膜からな
る上部電極を形成する段階とを含んでなることを特徴と
する半導体素子のキャパシタ製造方法にも関する。
【００２３】
【発明の効果】上述したように、本発明はＴａ2Ｏ5キャ
パシタにおいてＴａＮ薄膜が既存の上部電極として用い
られたＴｉＮ薄膜より仕事関数値が大きくて漏れ電流特
性を改善することができ、Ｔａ2Ｏ5誘電体膜とＴａＮ上
部電極との界面反応がないため誘電体の特性劣化を防止
することができると共に、本発明に用いられるＨ2Ｔａ
Ｆ7ガスはＴａ2Ｏ5誘電体膜蒸着のソースガスとしても
使用可能であってＴａ2Ｏ 5誘電体膜とＴａＮ上部電極を
同一のチャンバでインサイチュで形成することができ、
工程時間の節約と新しいＴａＮ蒸着装備の投資費用を節
減することができる。
パシタにおいてＴａＮ薄膜が既存の上部電極として用い
られたＴｉＮ薄膜より仕事関数値が大きくて漏れ電流特
性を改善することができ、Ｔａ2Ｏ5誘電体膜とＴａＮ上
部電極との界面反応がないため誘電体の特性劣化を防止
することができると共に、本発明に用いられるＨ2Ｔａ
Ｆ7ガスはＴａ2Ｏ5誘電体膜蒸着のソースガスとしても
使用可能であってＴａ2Ｏ 5誘電体膜とＴａＮ上部電極を
同一のチャンバでインサイチュで形成することができ、
工程時間の節約と新しいＴａＮ蒸着装備の投資費用を節
減することができる。
【図１】図１ａ乃至図１ｄは本発明に係る半導体素子の
キャパシタ製造方法を説明するための素子の断面図であ
る。
キャパシタ製造方法を説明するための素子の断面図であ
る。
１１ 半導体基板 １２ 層間絶縁膜 １３ 下部電極 １４ 窒化膜 １５ Ｔａ2Ｏ5誘電体膜 １６ ＴａＮ膜 １７ ポリシリコン膜
Claims (14)
- 【請求項１】 半導体素子を形成するためのいろいろな
要素が形成された基板上に下部電極を形成する段階と、 前記下部電極上にＴａ2Ｏ5誘電体膜を形成する段階と、 前記Ｔａ2Ｏ5誘電体膜上にＴａＮ膜からなる上部電極を
形成する段階とを含んでなることを特徴とする半導体素
子のキャパシタ製造方法。 - 【請求項２】 前記下部電極はドープトポリシリコンや
ドープト非晶質シリコンのようなシリコン系物質で形成
するか、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、Ｒ
ｕＯ2、Ｉｒ、ＩｒＯ2、Ｐｔのような金属系物質で形成
することを特徴とする請求項１記載の半導体素子のキャ
パシタ製造方法。 - 【請求項３】 前記Ｔａ2Ｏ5誘電体膜形成前に前記下部
電極の表面を窒化させて窒化膜を形成する段階をさらに
含むことを特徴とする請求項１記載の半導体素子のキャ
パシタ製造方法。 - 【請求項４】 前記窒化膜は、低圧化学気相成長チャン
バでプラズマを放電させてＮＨ3ガス、Ｎ2／Ｈ2ガスま
たはＮ2Ｏガス雰囲気中で窒化させることにより形成さ
れることを特徴とする請求項3記載の半導体素子のキャ
パシタ製造方法。 - 【請求項５】 前記窒化膜は、６５０乃至９５０℃の温
度及びＮＨ3ガス雰囲気中で急速熱工程または電気炉を
用いて形成することを特徴とする請求項３記載の半導体
素子のキャパシタ製造方法。 - 【請求項６】 Ｔａ2Ｏ5誘電体膜は、３００乃至６００
℃の温度に維持された低圧化学気相成長チャンバ内でＴ
ａ化合物蒸気ガス及び反応ガスとしてのＯ2ガスを、流
量調節器を介して定量供給してウェーハ上で起こる表面
化学反応を通して非晶質状態のＴａ2Ｏ5薄膜を形成した
後、低温熱工程及び高温熱工程を行なうことにより形成
されることを特徴とする請求項１記載の半導体素子のキ
ャパシタ製造方法。 - 【請求項７】 前記Ｔａ化合物蒸気ガスは、Ｔａ（ＯＣ
2Ｈ5）5溶液を、流量調節器を用いて１５０乃至２００
℃の温度に維持されている蒸発器または蒸発管に定量供
給して生成させることを特徴とする請求項６記載の半導
体素子のキャパシタ製造方法。 - 【請求項８】 前記低温熱工程は、プラズマを用いて２
００乃至６００℃の温度とＮ2ＯまたはＯ2雰囲気中で実
施することを特徴とする請求項６記載の半導体素子のキ
ャパシタ製造方法。 - 【請求項９】 前記低温熱工程は、３００乃至５００℃
の温度でＵＶ-Ｏ3を用いて実施することを特徴とする請
求項６記載の半導体素子のキャパシタ製造方法。 - 【請求項１０】 前記高温熱工程は、６５０乃至９５０
℃の温度とＮ2Ｏ、Ｏ2またはＮ2ガス雰囲気中で電気炉
または急速熱工程を用いて実施することを特徴とする請
求項６記載の半導体素子のキャパシタ製造方法。 - 【請求項１１】 前記上部電極は、前記ＴａＮ膜上にド
ープトポリシリコンを積層して形成することを特徴とす
る請求項１記載の半導体素子のキャパシタ製造方法。 - 【請求項１２】 前記ＴａＮ膜は、Ｔａ化合物蒸気ガス
及び反応ガスとしてのＮＨ3ガスを用いて３００乃至６
００℃の低圧化学気相成長チャンバ内で表面反応させて
形成することを特徴とする請求項１記載の半導体素子の
キャパシタ製造方法。 - 【請求項１３】 前記Ｔａ化合物蒸気ガスは、３００乃
至６００℃の低圧化学気相成長チャンバでＨ2ＴａＦ
7を、流量調節器を介して定量された量を蒸発器または
蒸発管に供給した後、一定量を１２０乃至２００℃の温
度で蒸発させて生成することを特徴とする請求項１２記
載の半導体素子のキャパシタ製造方法。 - 【請求項１４】 前記Ｔａ2Ｏ5誘電体膜は、反応ソース
ガスとしてＨ2ＴａＦ7及びＯ2ガスを用いて非晶質状態
のＴａ2Ｏ5薄膜を形成した後、インサイチュで前記Ｔａ
Ｎ膜を蒸着した後、高温熱工程を行なって非晶質状態の
Ｔａ2Ｏ5薄膜の結晶化を誘導することを特徴とする請求
項１記載の半導体素子のキャパシタ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0049501A KR100482753B1 (ko) | 1999-11-09 | 1999-11-09 | 반도체 소자의 캐패시터 제조방법 |
| KR1999-49501 | 1999-11-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144272A true JP2001144272A (ja) | 2001-05-25 |
| JP4812164B2 JP4812164B2 (ja) | 2011-11-09 |
Family
ID=19619246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000341575A Expired - Fee Related JP4812164B2 (ja) | 1999-11-09 | 2000-11-09 | 半導体素子のキャパシタ製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6461910B1 (ja) |
| JP (1) | JP4812164B2 (ja) |
| KR (1) | KR100482753B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003031677A1 (de) * | 2001-10-08 | 2003-04-17 | Aixtron Ag | Verfahren und vorrichtung zum abscheiden einer vielzahl von schichten auf einem substrat |
| JP2006135339A (ja) * | 2004-11-08 | 2006-05-25 | Hynix Semiconductor Inc | ジルコニウム酸化膜を有する半導体素子のキャパシタ及びその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100410389B1 (ko) * | 2001-06-12 | 2003-12-18 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| KR100433041B1 (ko) * | 2001-12-27 | 2004-05-24 | 동부전자 주식회사 | 반도체 메모리의 커패시터 제조방법 |
| KR100587693B1 (ko) * | 2004-11-30 | 2006-06-08 | 삼성전자주식회사 | 커패시터 하부 전극 형성 방법 |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03209869A (ja) * | 1990-01-12 | 1991-09-12 | Nec Corp | 容量絶縁膜の形成方法 |
| JPH04307764A (ja) * | 1991-04-04 | 1992-10-29 | Nec Corp | 半導体装置の製造方法 |
| JPH06244364A (ja) * | 1993-02-17 | 1994-09-02 | Nec Corp | 半導体装置の製造方法 |
| JPH0714986A (ja) * | 1993-06-22 | 1995-01-17 | Toshiba Corp | 半導体装置の製造方法及びその製造装置 |
| JPH07161827A (ja) * | 1993-12-02 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
| JPH07193138A (ja) * | 1993-12-27 | 1995-07-28 | Mitsubishi Electric Corp | 半導体装置 |
| JPH07263431A (ja) * | 1994-03-17 | 1995-10-13 | Sony Corp | タンタルを含む高誘電体膜の形成方法 |
| JPH09121035A (ja) * | 1995-09-01 | 1997-05-06 | Samsung Electron Co Ltd | 半導体素子のキャパシタ製造方法 |
| JPH09506675A (ja) * | 1993-12-14 | 1997-06-30 | イー・アイ・デュポン・ドゥ・ヌムール・アンド・カンパニー | 使用済み触媒の回収 |
| JPH09199690A (ja) * | 1995-12-30 | 1997-07-31 | Lg Semicon Co Ltd | 半導体素子のキャパシタの製造方法 |
| JPH09246477A (ja) * | 1996-02-29 | 1997-09-19 | Samsung Electron Co Ltd | 半導体装置のキャパシタ製造方法 |
| JPH09246494A (ja) * | 1996-03-01 | 1997-09-19 | Texas Instr Japan Ltd | 誘電体キャパシタと誘電体メモリ装置、及びこれらの製造方法 |
| JPH1117150A (ja) * | 1997-06-10 | 1999-01-22 | Samsung Electron Co Ltd | ビットラインの酸化を防止するための半導体メモリー装置の製造方法及び半導体メモリー装置 |
| JPH11233723A (ja) * | 1998-02-13 | 1999-08-27 | Sony Corp | 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法 |
| JPH11513652A (ja) * | 1995-10-12 | 1999-11-24 | キャボット コーポレイション | 五酸化ニオブ及びタンタル化合物 |
| JP2000208744A (ja) * | 1999-01-12 | 2000-07-28 | Lucent Technol Inc | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 |
| JP2001085645A (ja) * | 1999-08-31 | 2001-03-30 | Lucent Technol Inc | 半導体ウエハ上に、金属−酸化物−金属のキャパシタを製造する方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4397077A (en) | 1981-12-16 | 1983-08-09 | Inmos Corporation | Method of fabricating self-aligned MOS devices and independently formed gate dielectrics and insulating layers |
| JPS62204567A (ja) | 1986-03-04 | 1987-09-09 | Seiko Epson Corp | 多層配線容量結合半導体装置 |
| US5106776A (en) | 1988-06-01 | 1992-04-21 | Texas Instruments Incorporated | Method of making high performance composed pillar dRAM cell |
| US5103276A (en) | 1988-06-01 | 1992-04-07 | Texas Instruments Incorporated | High performance composed pillar dram cell |
| US4895520A (en) | 1989-02-02 | 1990-01-23 | Standard Microsystems Corporation | Method of fabricating a submicron silicon gate MOSFETg21 which has a self-aligned threshold implant |
| US5219778A (en) | 1990-10-16 | 1993-06-15 | Micron Technology, Inc. | Stacked V-cell capacitor |
| KR970009976B1 (ko) | 1991-08-26 | 1997-06-19 | 아메리칸 텔리폰 앤드 텔레그라프 캄파니 | 증착된 반도체상에 형성된 개선된 유전체 |
| US5313089A (en) | 1992-05-26 | 1994-05-17 | Motorola, Inc. | Capacitor and a memory cell formed therefrom |
| JP2636755B2 (ja) * | 1994-11-09 | 1997-07-30 | 日本電気株式会社 | 半導体装置および半導体装置の製造方法 |
| KR970018537A (ko) * | 1995-09-21 | 1997-04-30 | 김광호 | 반도체 소자의 커패시터 형성방법 |
| CN1150624C (zh) * | 1995-12-08 | 2004-05-19 | 株式会社日立制作所 | 半导体集成电路器件及其制造方法 |
| US5716875A (en) | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
| US5923056A (en) | 1996-10-10 | 1999-07-13 | Lucent Technologies Inc. | Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials |
| US5960270A (en) | 1997-08-11 | 1999-09-28 | Motorola, Inc. | Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions |
| US6066525A (en) | 1998-04-07 | 2000-05-23 | Lsi Logic Corporation | Method of forming DRAM capacitor by forming separate dielectric layers in a CMOS process |
| US5907780A (en) | 1998-06-17 | 1999-05-25 | Advanced Micro Devices, Inc. | Incorporating silicon atoms into a metal oxide gate dielectric using gas cluster ion beam implantation |
| US6200844B1 (en) * | 1999-02-12 | 2001-03-13 | United Microelectronics Corp. | Method of manufacturing dielectric film of capacitor in dynamic random access memory |
| US6319843B1 (en) * | 1999-06-08 | 2001-11-20 | Advanced Micro Devices | Nitride surface passivation for acid catalyzed chemically amplified resist processing |
-
1999
- 1999-11-09 KR KR10-1999-0049501A patent/KR100482753B1/ko not_active IP Right Cessation
-
2000
- 2000-11-08 US US09/708,063 patent/US6461910B1/en not_active Expired - Fee Related
- 2000-11-09 JP JP2000341575A patent/JP4812164B2/ja not_active Expired - Fee Related
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03209869A (ja) * | 1990-01-12 | 1991-09-12 | Nec Corp | 容量絶縁膜の形成方法 |
| JPH04307764A (ja) * | 1991-04-04 | 1992-10-29 | Nec Corp | 半導体装置の製造方法 |
| JPH06244364A (ja) * | 1993-02-17 | 1994-09-02 | Nec Corp | 半導体装置の製造方法 |
| JPH0714986A (ja) * | 1993-06-22 | 1995-01-17 | Toshiba Corp | 半導体装置の製造方法及びその製造装置 |
| JPH07161827A (ja) * | 1993-12-02 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
| JPH09506675A (ja) * | 1993-12-14 | 1997-06-30 | イー・アイ・デュポン・ドゥ・ヌムール・アンド・カンパニー | 使用済み触媒の回収 |
| JPH07193138A (ja) * | 1993-12-27 | 1995-07-28 | Mitsubishi Electric Corp | 半導体装置 |
| JPH07263431A (ja) * | 1994-03-17 | 1995-10-13 | Sony Corp | タンタルを含む高誘電体膜の形成方法 |
| JPH09121035A (ja) * | 1995-09-01 | 1997-05-06 | Samsung Electron Co Ltd | 半導体素子のキャパシタ製造方法 |
| JPH11513652A (ja) * | 1995-10-12 | 1999-11-24 | キャボット コーポレイション | 五酸化ニオブ及びタンタル化合物 |
| JPH09199690A (ja) * | 1995-12-30 | 1997-07-31 | Lg Semicon Co Ltd | 半導体素子のキャパシタの製造方法 |
| JPH09246477A (ja) * | 1996-02-29 | 1997-09-19 | Samsung Electron Co Ltd | 半導体装置のキャパシタ製造方法 |
| JPH09246494A (ja) * | 1996-03-01 | 1997-09-19 | Texas Instr Japan Ltd | 誘電体キャパシタと誘電体メモリ装置、及びこれらの製造方法 |
| JPH1117150A (ja) * | 1997-06-10 | 1999-01-22 | Samsung Electron Co Ltd | ビットラインの酸化を防止するための半導体メモリー装置の製造方法及び半導体メモリー装置 |
| JPH11233723A (ja) * | 1998-02-13 | 1999-08-27 | Sony Corp | 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法 |
| JP2000208744A (ja) * | 1999-01-12 | 2000-07-28 | Lucent Technol Inc | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 |
| JP2001085645A (ja) * | 1999-08-31 | 2001-03-30 | Lucent Technol Inc | 半導体ウエハ上に、金属−酸化物−金属のキャパシタを製造する方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003031677A1 (de) * | 2001-10-08 | 2003-04-17 | Aixtron Ag | Verfahren und vorrichtung zum abscheiden einer vielzahl von schichten auf einem substrat |
| JP2006135339A (ja) * | 2004-11-08 | 2006-05-25 | Hynix Semiconductor Inc | ジルコニウム酸化膜を有する半導体素子のキャパシタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010045960A (ko) | 2001-06-05 |
| JP4812164B2 (ja) | 2011-11-09 |
| US6461910B1 (en) | 2002-10-08 |
| KR100482753B1 (ko) | 2005-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100519800B1 (ko) | 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법 | |
| JP4441099B2 (ja) | 半導体素子のキャパシターの製造方法 | |
| JP2003100908A (ja) | 高誘電膜を備えた半導体素子及びその製造方法 | |
| JP3854925B2 (ja) | 五酸化タンタル−酸化アルミニウム膜の製造方法及びこれを適用した半導体素子 | |
| JP4035626B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| US6787414B2 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| KR100373159B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US20040011279A1 (en) | Method of manufacturing semiconductor device | |
| JP2001203339A (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2001036045A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| US7371670B2 (en) | Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device | |
| US6541330B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| US8586430B2 (en) | Method of forming dielectric film and capacitor manufacturing method using the same | |
| JP4812164B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2001345285A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| US20070264770A1 (en) | Capacitor forming method | |
| US6835658B2 (en) | Method of fabricating capacitor with hafnium | |
| US6337291B1 (en) | Method of forming capacitor for semiconductor memory device | |
| KR100358066B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100511914B1 (ko) | 피이사이클 시브이디법을 이용한 반도체소자의 제조방법 | |
| KR20040060416A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20050002027A (ko) | 이중 유전막을 구비하는 캐패시터 및 그 제조 방법 | |
| KR100434701B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR20060000877A (ko) | 하프늄질화막을 구비한 캐패시터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110823 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |