JP2001127280A - Method for manufacturing semiconductor device and p- channel type semiconductor device - Google Patents
Method for manufacturing semiconductor device and p- channel type semiconductor deviceInfo
- Publication number
- JP2001127280A JP2001127280A JP30216799A JP30216799A JP2001127280A JP 2001127280 A JP2001127280 A JP 2001127280A JP 30216799 A JP30216799 A JP 30216799A JP 30216799 A JP30216799 A JP 30216799A JP 2001127280 A JP2001127280 A JP 2001127280A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- gas
- oxidation
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法及びｐチャネル型半導体装置の製造方法に関する。The present invention relates to a method for manufacturing a semiconductor device and a method for manufacturing a p-channel type semiconductor device.
【０００２】[0002]
【従来の技術】近年、ＣＭＯＳトランジスタにおいて
は、低消費電力化のために低電圧化が図られており、そ
のために、ｐチャネル型半導体装置とｎチャネル型半導
体装置に対して、十分に低く、しかも対称な閾値電圧が
要求される。このような要求に対処するために、ｐチャ
ネル型半導体装置においては、これまでのｎ型不純物を
含むポリシリコン層から構成されたゲート電極に替わ
り、ｐ型不純物を含むポリシリコン層から構成されたゲ
ート電極が用いられるようになっている。尚、このよう
な構造のＣＭＯＳＦＥＴは、デュアルゲート構造を有す
るＣＭＯＳＦＥＴと呼ばれている。ところが、通常用い
られるｐ型不純物であるボロン原子（Ｂ）は、ゲート電
極形成後の半導体装置製造工程における各種の熱処理に
よってゲート電極からゲート絶縁膜を通過し、シリコン
半導体基板にまで容易に到達し、ｐチャネル型半導体装
置の閾値電圧を変動させる。このような現象は、低電圧
化のためにゲート絶縁膜を一層薄くした場合、一層顕著
に現れる。2. Description of the Related Art In recent years, the voltage of CMOS transistors has been reduced in order to reduce power consumption. For this reason, p-channel semiconductor devices and n-channel semiconductor devices have been required to have a sufficiently low voltage. Moreover, a symmetric threshold voltage is required. In order to cope with such a demand, in a p-channel type semiconductor device, instead of the conventional gate electrode composed of a polysilicon layer containing an n-type impurity, a gate electrode composed of a polysilicon layer containing a p-type impurity is used. A gate electrode is used. The CMOSFET having such a structure is called a CMOSFET having a dual gate structure. However, boron atoms (B), which are commonly used p-type impurities, easily pass through the gate insulating film from the gate electrode to the silicon semiconductor substrate by various heat treatments in a semiconductor device manufacturing process after the gate electrode is formed. , The threshold voltage of the p-channel semiconductor device is varied. Such a phenomenon appears more conspicuously when the gate insulating film is made thinner for lowering the voltage.
【０００３】また、近年の半導体装置の微細化による半
導体集積回路の高集積化に伴い、ゲート電極等の電極や
ゲート配線等の配線におけるＲＣ遅延によって半導体装
置の動作速度が律速されるといった問題がある。それ
故、ゲート電極として、ポリシリコン層単層の代わり
に、ポリシリコン層と金属シリサイド層との２層構造
（ポリサイド構造）のゲート電極が用いられている。し
かしながら、０．２５μｍ世代以降の半導体装置におい
ては、ポリサイド構造を有するゲート電極よりも更に低
抵抗のゲート電極が求められており、近年、ポリメタル
構造を有するゲート電極が注目を集めている。ここで、
ポリメタル構造を有するゲート電極は、ポリシリコン層
とタングステン層とが積層された構造を有する。尚、ポ
リシリコン層とタングステン層との間に、シリコンとタ
ングステンとの反応を防止するために、例えばＷＮから
成る反応防止層が形成されている。Further, with the recent increase in the degree of integration of semiconductor integrated circuits due to the miniaturization of semiconductor devices, there has been the problem that the operating speed of semiconductor devices is limited by RC delay in electrodes such as gate electrodes and wiring such as gate wiring. is there. Therefore, a gate electrode having a two-layer structure (polycide structure) of a polysilicon layer and a metal silicide layer is used instead of a single polysilicon layer. However, in a semiconductor device of the 0.25 μm generation or later, a gate electrode having a lower resistance than a gate electrode having a polycide structure has been demanded, and a gate electrode having a polymetal structure has recently attracted attention. here,
A gate electrode having a polymetal structure has a structure in which a polysilicon layer and a tungsten layer are stacked. Note that a reaction preventing layer made of, for example, WN is formed between the polysilicon layer and the tungsten layer in order to prevent a reaction between silicon and tungsten.
【０００４】半導体装置の製造工程においては、ゲート
電極を形成した後、半導体装置の特性や信頼性の向上を
目的とした後酸化が行われている。後酸化を行うことに
よって、ポリシリコン層の側面が酸化されると同時に、
ゲート絶縁膜端部近傍におけるゲート絶縁膜の膜厚が厚
くなり、ゲート絶縁膜端部近傍のおけるゲート絶縁膜を
介してリーク電流が発生することを抑制することができ
る。In a manufacturing process of a semiconductor device, after a gate electrode is formed, post-oxidation is performed for the purpose of improving characteristics and reliability of the semiconductor device. By performing post-oxidation, the side of the polysilicon layer is oxidized,
The thickness of the gate insulating film in the vicinity of the end of the gate insulating film is increased, so that the occurrence of leakage current through the gate insulating film in the vicinity of the end of the gate insulating film can be suppressed.
【０００５】ポリシリコン層とタングステンシリサイド
（ＷＳｉX）層とから構成されるポリサイド構造を有す
るゲート電極においては、通常、タングステンシリサイ
ド層として、化学量論的組成であるＸ＝２．０よりも、
Ｓｉが過剰なタングステンシリサイド層が用いられる。
後酸化工程では、ゲート電極が形成された半導体基板を
加熱しながら、半導体基板を酸化性雰囲気に置く。これ
によって、タングステンシリサイド（ＷＳｉX）層中の
余剰のＳｉが酸化され、露出したポリシリコン層の側面
だけでなく、タングステンシリサイド層の表面にも酸化
シリコン膜が形成される。[0005] In the gate electrode having a polycide structure consisting of a polysilicon layer and a tungsten silicide (WSi X) layer, usually, a tungsten silicide layer, than X = 2.0 is a stoichiometric composition,
A tungsten silicide layer containing excess Si is used.
In the post-oxidation step, the semiconductor substrate is placed in an oxidizing atmosphere while heating the semiconductor substrate on which the gate electrode is formed. Thus, the excess Si tungsten silicide (WSi X) layer is oxidized, not only the side surface of the exposed polysilicon layer, on the surface of the tungsten silicide layer a silicon oxide film is formed.
【０００６】[0006]
【発明が解決しようとする課題】一方、後酸化をポリシ
リコン層とタングステン層とが積層されたポリメタル構
造を有するゲート電極に適用した場合、タングステン層
が酸化され、ＷＯ3となる。タングステン層の酸化には
大きな体積膨張を伴うので、タングステン層の剥離等が
発生し、半導体装置を製造することができなくなるとい
った問題がある。[SUMMARY OF THE INVENTION On the other hand, if the post-oxidation is a polysilicon layer and a tungsten layer is applied to the gate electrode having the polymetal structure is laminated, a tungsten layer is oxidized, and WO 3. Since the oxidation of the tungsten layer involves a large volume expansion, there is a problem that the tungsten layer is peeled off and the semiconductor device cannot be manufactured.
【０００７】このようなタングステン層の酸化を防止す
るための方法が、例えば、特開昭６０−９１６６号公報
から公知である。この特許公開公報に開示された技術に
よれば、シリコン半導体基板上にゲート酸化膜を形成
し、ゲート酸化膜上に例えばタングステンから成る電極
を形成した後、５００〜１２００゜Ｃの温度範囲で、Ｈ
2Ｏを１０ｐｐｍ〜１０％含むＨ2キャリアガス中で熱処
理を行う。Ｈ2Ｏの存在によってゲート酸化膜の膜厚が
厚くなり、Ｈ2ガスの存在によってタングステン層の酸
化が防止され、結果としてシリコン半導体基板が選択的
に酸化される。[0007] Such oxidation of the tungsten layer is prevented.
For example, Japanese Patent Application Laid-Open No. 60-9166 discloses
Is known. The technology disclosed in this patent publication
According to the report, a gate oxide film is formed on a silicon semiconductor substrate
And an electrode made of, for example, tungsten on the gate oxide film.
Is formed in a temperature range of 500 to 1200 ° C.
TwoH containing O at 10 ppm to 10%TwoHeat treatment in carrier gas
Work. HTwoThe thickness of the gate oxide film depends on the presence of O
Thicker, HTwoAcid in the tungsten layer due to the presence of gas
Is prevented, resulting in a selective silicon semiconductor substrate.
Is oxidized.
【０００８】ポリシリコン層とタングステン層が積層さ
れたポリメタル構造を有するゲート電極にこの特許公開
公報に開示された技術を適用した場合、雰囲気温度を８
００゜Ｃ以上にする必要がある。ところが、通常用いら
れるｐ型不純物であるボロン原子は、この後酸化工程に
おいて、ゲート電極からゲート絶縁膜を通過し、シリコ
ン半導体基板にまで容易に到達し、ｐチャネル型半導体
装置の閾値電圧を変動させる。しかも、高温の後酸化の
雰囲気中には水素ガスが含まれているので、水素による
増速拡散が生じ、ボロン原子が一層容易にゲート電極か
らゲート絶縁膜を通過し、シリコン半導体基板にまで到
達する。When the technology disclosed in this patent application is applied to a gate electrode having a polymetal structure in which a polysilicon layer and a tungsten layer are stacked, the ambient temperature is set to 8
It must be at least 00 ° C. However, boron atoms, which are commonly used p-type impurities, easily pass through the gate insulating film from the gate electrode to the silicon semiconductor substrate in the oxidation step, and change the threshold voltage of the p-channel semiconductor device. Let it. In addition, since the high-temperature post-oxidation atmosphere contains hydrogen gas, accelerated diffusion by hydrogen occurs, and boron atoms more easily pass through the gate insulating film from the gate electrode to the silicon semiconductor substrate. I do.
【０００９】従って、本発明の目的は、例えばポリメタ
ル構造を有するゲート電極に対する半導体装置の特性や
信頼性の向上を目的とした後酸化を行うとき、ゲート電
極を構成するシリコン層の側面を選択的に酸化すること
ができ、ゲート電極を構成する金属層の酸化を防止で
き、しかも、後酸化に起因した半導体装置の閾値電圧の
変動を出来る限り抑制し得る半導体装置の製造方法及び
ｐチャネル型半導体装置の製造方法を提供することにあ
る。Accordingly, an object of the present invention is to provide a gate electrode having a polymetal structure, for example, when performing post-oxidation for the purpose of improving the characteristics and reliability of a semiconductor device, the side surface of a silicon layer forming the gate electrode is selectively formed. And a p-channel type semiconductor device capable of preventing oxidation of a metal layer forming a gate electrode, and further suppressing variation in threshold voltage of the semiconductor device due to post-oxidation as much as possible. An object of the present invention is to provide a method for manufacturing a device.
【００１０】[0010]
【課題を解決するための手段】上記の目的を達成するた
めの本発明の第１の態様に係る半導体装置の製造方法
は、（イ）半導体層上に、シリコン層及び金属層を順次
形成した後、金属層及びシリコン層をパターニングし
て、側面にシリコン層が露出した積層体を形成する工程
と、（ロ）シリコン層の側面を被覆し、且つ、金属層が
突出するように、半導体層上に酸化性ガス透過層を形成
する工程と、（ハ）酸化性ガス透過層から突出した金属
層の頂面及び側面を耐酸化性層で被覆する工程と、
（ニ）半導体層上の酸化性ガス透過層を選択的に除去
し、酸化性ガス透過層をシリコン層の側面に残す工程
と、（ホ）酸化性雰囲気中で熱処理を行うことによっ
て、シリコン層の側面に酸化膜を形成する工程、から成
ることを特徴とする。According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of (a) forming a silicon layer and a metal layer on a semiconductor layer sequentially; After that, a step of patterning the metal layer and the silicon layer to form a laminate in which the silicon layer is exposed on the side surface, and (ii) a semiconductor layer covering the side surface of the silicon layer and projecting the metal layer A step of forming an oxidizing gas permeable layer thereon, and (c) a step of covering the top surface and side surfaces of the metal layer protruding from the oxidizing gas permeable layer with an oxidation resistant layer;
(D) selectively removing the oxidizing gas permeable layer on the semiconductor layer and leaving the oxidizing gas permeable layer on the side surface of the silicon layer; and (e) performing heat treatment in an oxidizing atmosphere to form the silicon layer. Forming an oxide film on the side surface of the substrate.
【００１１】上記の目的を達成するための本発明の第２
の態様に係る半導体装置の製造方法は、（イ）半導体層
上に、シリコン層、金属層及び耐酸化性層を順次形成し
た後、耐酸化性層、金属層及びシリコン層をパターニン
グして、側面にシリコン層が露出した積層体を形成する
工程と、（ロ）シリコン層の側面を被覆し、且つ、耐酸
化性層及び金属層が突出するように、半導体層上に酸化
性ガス透過層を形成する工程と、（ハ）酸化性ガス透過
層から突出した金属層の側面を耐酸化性膜で被覆する工
程と、（ニ）半導体層上の酸化性ガス透過層を選択的に
除去し、酸化性ガス透過層をシリコン層の側面に残す工
程と、（ホ）酸化性雰囲気中で熱処理を行うことによっ
て、シリコン層の側面に酸化膜を形成する工程、から成
ることを特徴とする。[0011] In order to achieve the above object, the second aspect of the present invention.
The method for manufacturing a semiconductor device according to the aspect, (a) after sequentially forming a silicon layer, a metal layer and an oxidation-resistant layer on the semiconductor layer, patterning the oxidation-resistant layer, the metal layer and the silicon layer, Forming a laminated body having a silicon layer exposed on the side surface; and (b) oxidizing gas permeable layer on the semiconductor layer so as to cover the side surface of the silicon layer and project the oxidation resistant layer and the metal layer. (C) covering the side surface of the metal layer protruding from the oxidizing gas permeable layer with an oxidation resistant film; and (d) selectively removing the oxidizing gas permeable layer on the semiconductor layer. (E) leaving an oxidizing gas permeable layer on the side surface of the silicon layer; and (e) forming an oxide film on the side surface of the silicon layer by performing heat treatment in an oxidizing atmosphere.
【００１２】上記の目的を達成するための本発明の第１
の態様に係るｐチャネル型半導体装置の製造方法は、
（Ａ）半導体層の表面にゲート絶縁膜を形成する工程
と、（Ｂ）ゲート絶縁膜上に、ｐ型不純物を含有するシ
リコン層、及び、金属層が積層されたゲート電極を形成
する工程と、（Ｃ）シリコン層の側面を被覆し、且つ、
金属層が突出するように、半導体層上に酸化性ガス透過
層を形成する工程と、（Ｄ）酸化性ガス透過層から突出
した金属層の頂面及び側面を耐酸化性層で被覆する工程
と、（Ｅ）半導体層上の酸化性ガス透過層を選択的に除
去し、酸化性ガス透過層をシリコン層の側面に残す工程
と、（Ｆ）酸化性雰囲気中で熱処理を行うことによっ
て、シリコン層の側面に酸化膜を形成する工程、を備え
ていることを特徴とする。The first object of the present invention for achieving the above object is as follows.
The method for manufacturing a p-channel semiconductor device according to the aspect
(A) a step of forming a gate insulating film on a surface of a semiconductor layer; and (B) a step of forming a gate electrode on which a silicon layer containing a p-type impurity and a metal layer are stacked on the gate insulating film. (C) covering the side surface of the silicon layer, and
Forming an oxidizing gas permeable layer on the semiconductor layer so that the metal layer protrudes, and (D) covering the top and side surfaces of the metal layer protruding from the oxidizing gas permeable layer with an oxidation resistant layer (E) selectively removing the oxidizing gas permeable layer on the semiconductor layer and leaving the oxidizing gas permeable layer on the side surface of the silicon layer; and (F) performing heat treatment in an oxidizing atmosphere. Forming an oxide film on the side surface of the silicon layer.
【００１３】上記の目的を達成するための本発明の第２
の態様に係るｐチャネル型半導体装置の製造方法は、
（Ａ）半導体層の表面にゲート絶縁膜を形成する工程
と、（Ｂ）ゲート絶縁膜上に、ｐ型不純物を含有するシ
リコン層、金属層、及び耐酸化性層が積層されたゲート
電極を形成する工程と、（Ｃ）シリコン層の側面を被覆
し、且つ、耐酸化性層及び金属層が突出するように、半
導体層上に酸化性ガス透過層を形成する工程と、（Ｄ）
酸化性ガス透過層から突出した金属層の側面を耐酸化性
膜で被覆する工程と、（Ｅ）半導体層上の酸化性ガス透
過層を選択的に除去し、酸化性ガス透過層をシリコン層
の側面に残す工程と、（Ｆ）酸化性雰囲気中で熱処理を
行うことによって、シリコン層の側面に酸化膜を形成す
る工程、を備えていることを特徴とする。The second object of the present invention for achieving the above object is as follows.
The method for manufacturing a p-channel semiconductor device according to the aspect
(A) a step of forming a gate insulating film on the surface of a semiconductor layer; and (B) a gate electrode in which a silicon layer containing a p-type impurity, a metal layer, and an oxidation-resistant layer are stacked on the gate insulating film. (D) forming an oxidizing gas-permeable layer on the semiconductor layer so as to cover the side surface of the silicon layer and project the oxidation-resistant layer and the metal layer; and (D)
A step of coating the side surface of the metal layer protruding from the oxidizing gas permeable layer with an oxidation resistant film; and (E) selectively removing the oxidizing gas permeable layer on the semiconductor layer, and replacing the oxidizing gas permeable layer with a silicon layer. And (F) forming an oxide film on the side surface of the silicon layer by performing a heat treatment in an oxidizing atmosphere.
【００１４】本発明の第１若しくは第２の態様に係る半
導体装置の製造方法においては、金属層はタングステン
（Ｗ）あるいはモリブデン（Ｍｏ）から成り、シリコン
層はポリシリコンあるいはアモルファスシリコンから成
り、積層体はゲート電極を構成する形態とすることがで
きる。また、本発明の第１若しくは第２の態様に係るｐ
チャネル型半導体装置の製造方法においては、金属層は
タングステン（Ｗ）あるいはモリブデン（Ｍｏ）から成
り、シリコン層はポリシリコンあるいはアモルファスシ
リコンから成ることが好ましい。これらの場合、タング
ステンやモリブデンから成る金属層とポリシリコンやア
モルファスシリコンから成るシリコン層との間に、シリ
コン層を構成するシリコン原子と金属層を構成する金属
原子との反応を防止するために、例えば、ＷＮ、Ｔｉ
Ｎ、ＺｒＮ、ＨｆＮといった各種金属窒化物から成る反
応防止層を形成することが好ましい。In the method of manufacturing a semiconductor device according to the first or second aspect of the present invention, the metal layer is made of tungsten (W) or molybdenum (Mo), and the silicon layer is made of polysilicon or amorphous silicon. The body can be configured to form a gate electrode. Further, p according to the first or second aspect of the present invention
In the method of manufacturing a channel-type semiconductor device, it is preferable that the metal layer is made of tungsten (W) or molybdenum (Mo), and the silicon layer is made of polysilicon or amorphous silicon. In these cases, between the metal layer made of tungsten or molybdenum and the silicon layer made of polysilicon or amorphous silicon, in order to prevent the reaction between the silicon atoms forming the silicon layer and the metal atoms forming the metal layer, For example, WN, Ti
It is preferable to form a reaction prevention layer made of various metal nitrides such as N, ZrN, and HfN.
【００１５】本発明の第１若しくは第２の態様に係る半
導体装置の製造方法、あるいは又、本発明の第１若しく
は第２の態様に係るｐチャネル型半導体装置の製造方法
（以下、これらを総称して、単に本発明と呼ぶ場合があ
る）において、酸化性ガス透過層（酸素ガスや水蒸気を
透過させ得る層）は、酸化シリコン（ＳｉＯ2）から成
ることが好ましいが、その他、ＳＯＧ（Spin On Glas
s）、ＰＳＧ（PhosphoSicicate Glass）、ＢＰＳＧ（Bo
ro-PhosphoSicicate Glass）、ＢＳＧ、ＡｓＳＧ、Ｐｂ
ＳＧ、ＳｂＳＧ、ＮＳＧ、ＬＴＯ（Low Temperature Ox
ide、低温ＣＶＤ−ＳｉＯ2）、比誘電率が３．５以下の
低誘電率絶縁材料（例えば、ポリアリールエーテル、シ
クロパーフルオロカーボンポリマー、ベンゾシクロブテ
ン）、ポリイミド等の有機高分子材料、あるいはこれら
の材料を積層したものを挙げることができる。A method of manufacturing a semiconductor device according to the first or second embodiment of the present invention, or a method of manufacturing a p-channel semiconductor device according to the first or second embodiment of the present invention (hereinafter, these are collectively referred to as In some cases, the oxidizing gas-permeable layer (a layer through which oxygen gas and water vapor can pass) is preferably made of silicon oxide (SiO 2 ). On Glas
s), PSG (PhosphoSicicate Glass), BPSG (Bo
ro-PhosphoSicicate Glass), BSG, AsSG, Pb
SG, SbSG, NSG, LTO (Low Temperature Ox
ide, low-temperature CVD-SiO 2 ), low dielectric constant insulating material having a relative dielectric constant of 3.5 or less (for example, polyarylether, cycloperfluorocarbon polymer, benzocyclobutene), organic polymer material such as polyimide, or these. Can be listed.
【００１６】一方、耐酸化性層及び耐酸化性膜（酸素ガ
スや水蒸気を透過させ難い層あるいは膜）は、窒化シリ
コン（ＳｉＮ）あるいはＳｉＯＮから成ることが好まし
い。On the other hand, the oxidation-resistant layer and the oxidation-resistant film (a layer or a film hardly permeating oxygen gas or water vapor) are preferably made of silicon nitride (SiN) or SiON.
【００１７】本発明の第１若しくは第２の態様に係るｐ
チャネル型半導体装置の製造方法において、ｐ型不純物
を含むシリコン層（例えばポリシリコン層やアモルファ
スシリコン層）及び金属層が積層されて成るゲート電極
の形成方法として、例えば、ｐ型不純物（例えば、ボロ
ン）を含むシリコン層をＣＶＤ法に基づきゲート絶縁膜
上に製膜した後、金属層を全面に製膜し、次いで、金属
層及びシリコン層をパターニングする方法、不純物を含
まないシリコン層をＣＶＤ法にてゲート絶縁膜上に形成
した後にｐ型不純物（例えばボロンやＢＦ2）をイオン
注入法にてシリコン層に注入した後、金属層を全面に製
膜し、次いで、金属層及びシリコン層をパターニングす
る方法を挙げることができる。The p according to the first or second aspect of the present invention
In a method of manufacturing a channel-type semiconductor device, as a method of forming a gate electrode formed by stacking a silicon layer containing a p-type impurity (for example, a polysilicon layer or an amorphous silicon layer) and a metal layer, for example, a p-type impurity (for example, boron) ) Is formed on the gate insulating film based on the CVD method, a metal layer is formed on the entire surface, and then the metal layer and the silicon layer are patterned. The silicon layer containing no impurities is formed by the CVD method. After a p-type impurity (for example, boron or BF 2 ) is implanted into the silicon layer by ion implantation, a metal layer is formed on the entire surface, and then the metal layer and the silicon layer are formed. A patterning method can be used.
【００１８】本発明において、半導体層は、例えばシリ
コン半導体基板それ自体から構成されていてもよいし、
スピネル上にシリコンやＳｉ−Ｇｅ混晶系をエピタキシ
ャル成長させた基板、サファイヤ上にシリコンやＳｉ−
Ｇｅ混晶系をエピタキシャル成長させた基板、絶縁膜上
に多結晶シリコンを溶融、再結晶させた基板を例示する
ことができる。シリコン半導体基板としては、ｎ型の不
純物がドープされたｎ型シリコン半導体基板やｐ型の不
純物がドープされたｐ型シリコン半導体基板を用いるこ
とができる。シリコン半導体基板（シリコン単結晶ウエ
ハ）は、ＣＺ法、ＭＣＺ法、ＤＬＣＺ法、ＦＺ法等、如
何なる方法で作製されたシリコン半導体基板であっても
よく、また、予め水素アニールが加えられたものでもよ
い。また、半導体層は、支持体表面に形成された絶縁層
上に形成されている、所謂ＳＯＩ（Semiconductor-On-I
nsulator）層から構成されていてもよい。半導体層がシ
リコン半導体基板それ自体から構成されている場合に
は、半導体装置は所謂バルク半導体装置となるし、ＳＯ
Ｉ層から構成されている場合には、半導体装置は所謂Ｓ
ＯＩ型半導体装置となる。半導体層は、Ｓｉから構成さ
れていてもよいし、Ｓｉ−Ｇｅ混晶系から構成されてい
てもよい。In the present invention, the semiconductor layer may be composed of, for example, the silicon semiconductor substrate itself,
Substrate on which silicon or Si-Ge mixed crystal system is epitaxially grown on spinel, and silicon or Si-
A substrate obtained by epitaxially growing a Ge mixed crystal system and a substrate obtained by melting and recrystallizing polycrystalline silicon on an insulating film can be exemplified. As the silicon semiconductor substrate, an n-type silicon semiconductor substrate doped with an n-type impurity or a p-type silicon semiconductor substrate doped with a p-type impurity can be used. The silicon semiconductor substrate (silicon single crystal wafer) may be a silicon semiconductor substrate manufactured by any method such as a CZ method, an MCZ method, a DLCZ method, and an FZ method, or may be a substrate to which hydrogen annealing has been added in advance. Good. Further, the semiconductor layer is formed on an insulating layer formed on the surface of the support, that is, a so-called SOI (Semiconductor-On-I
nsulator) layer. When the semiconductor layer is composed of the silicon semiconductor substrate itself, the semiconductor device is a so-called bulk semiconductor device,
When the semiconductor device is composed of an I layer, the semiconductor device
An OI type semiconductor device is obtained. The semiconductor layer may be composed of Si, or may be composed of a Si-Ge mixed crystal system.
【００１９】ＳＯＩ層の形成方法として、 半導体基板と支持基板とを絶縁層を介して張り合わ
せた後、半導体基板を裏面から研削、研磨することによ
って、支持基板から成る支持体と、絶縁層と、研削、研
磨後の半導体基板から成る半導体層を得る、基板張り合
わせ法 半導体基板上に絶縁層を形成した後、半導体基板に
水素イオンをイオン注入し、剥離層を半導体基板内部に
形成した後、半導体基板と支持基板とを絶縁層を介して
張り合わせ、次いで、熱処理を行うことによって剥離層
から半導体基板を剥離（劈開）し、残された半導体基板
を裏面から研削、研磨することによって、支持基板から
成る支持体と、絶縁層と、研削、研磨後の半導体基板か
ら成る半導体層を得る、スマート・カット法 半導体基板の内部に酸素イオンをイオン注入した
後、熱処理を行うことによって、半導体基板の内部に絶
縁層を形成し、絶縁層の下に半導体基板の一部から成る
支持体を、また、絶縁層の上に半導体基板の一部から成
る半導体層を、それぞれ得るＳＩＭＯＸ（Separation b
y IMplanted OXygen）法 支持体に相当する半導体基板上に形成された絶縁層
上に気相又は固相で単結晶半導体層を形成することによ
って、半導体基板から成る支持体と、絶縁層と、単結晶
半導体層から成る半導体層を得る方法 陽極酸化によって半導体基板の表面を部分的に多孔
質化して絶縁層を形成することによって、絶縁層の下に
半導体基板の一部から成る支持体を、また、絶縁層の上
に半導体基板の一部から成る半導体層を、それぞれ得る
方法 を挙げることができる。ここで、支持基板として、シリ
コン半導体基板、スピネル上にシリコンをエピタキシャ
ル成長させた基板、サファイヤ上にシリコンをエピタキ
シャル成長させた基板、絶縁膜上に多結晶シリコンを溶
融、再結晶させた基板、ガラス基板や石英基板を例示す
ることができる。As a method of forming the SOI layer, a semiconductor substrate and a supporting substrate are bonded together via an insulating layer, and then the semiconductor substrate is ground and polished from the back surface, so that the supporting body made of the supporting substrate, the insulating layer, A substrate bonding method in which a semiconductor layer composed of a semiconductor substrate after grinding and polishing is obtained. After an insulating layer is formed on the semiconductor substrate, hydrogen ions are ion-implanted into the semiconductor substrate, and a release layer is formed inside the semiconductor substrate. The substrate and the supporting substrate are attached to each other with an insulating layer interposed therebetween, and then the semiconductor substrate is separated (cleaved) from the separation layer by performing a heat treatment, and the remaining semiconductor substrate is ground and polished from the back surface, so that the supporting substrate is Smart cut method to obtain a semiconductor layer consisting of a support, an insulating layer, and a semiconductor substrate after grinding and polishing. After that, a heat treatment is performed to form an insulating layer inside the semiconductor substrate, a support consisting of a part of the semiconductor substrate below the insulating layer, and a part of the semiconductor substrate above the insulating layer. SIMOX (Separation b)
y IMplanted OXygen) method By forming a single crystal semiconductor layer in a gas phase or a solid phase on an insulating layer formed on a semiconductor substrate corresponding to a support, a support composed of a semiconductor substrate, an insulating layer, and a single crystal semiconductor layer are formed. A method for obtaining a semiconductor layer composed of a crystalline semiconductor layer By forming an insulating layer by partially making the surface of the semiconductor substrate porous by anodic oxidation, a support comprising a part of the semiconductor substrate under the insulating layer, And a method for obtaining a semiconductor layer composed of a part of the semiconductor substrate on the insulating layer. Here, as a supporting substrate, a silicon semiconductor substrate, a substrate on which silicon is epitaxially grown on spinel, a substrate on which sapphire is epitaxially grown on silicon, a substrate on which polycrystalline silicon is melted and recrystallized on an insulating film, a glass substrate, A quartz substrate can be exemplified.
【００２０】本発明における酸化性雰囲気として、乾燥
酸素ガスを含む雰囲気、水蒸気を含む雰囲気を挙げるこ
とができる。シリコン層の側面に形成された酸化膜の厚
さは、２ｎｍ乃至２０ｎｍ、好ましくは４ｎｍ乃至１０
ｎｍであることが望ましい。本発明における酸化性雰囲
気の温度としては、ｐ型不純物がこの工程において、例
えば、シリコン層からゲート絶縁膜を通過し、半導体層
にまで到達しないような温度、具体的には、水蒸気が半
導体層等の上で結露しない温度以上、好ましくは２００
゜Ｃ乃至１０００゜Ｃ、一層好ましくは２００゜Ｃ乃至
９００゜Ｃとすることが望ましい。The oxidizing atmosphere in the present invention includes an atmosphere containing dry oxygen gas and an atmosphere containing steam. The thickness of the oxide film formed on the side surface of the silicon layer is 2 nm to 20 nm, preferably 4 nm to 10 nm.
nm is desirable. As the temperature of the oxidizing atmosphere in the present invention, the temperature at which the p-type impurity passes through the gate insulating film from the silicon layer and does not reach the semiconductor layer in this step, specifically, water vapor is applied to the semiconductor layer. Above the temperature at which no condensation occurs, preferably 200
It is desirable that the temperature be in the range of ゜ C to 1000 ° C, more preferably 200 ° C to 900 ° C.
【００２１】本発明の第１若しくは第２の態様に係るｐ
チャネル型半導体装置の製造方法において、前記工程
（Ａ）における半導体層の表面にゲート絶縁膜を形成す
るための酸化種として、乾燥酸素ガス、水蒸気を挙げる
ことができる。According to the first or second aspect of the present invention, p
In the method for manufacturing a channel-type semiconductor device, dry oxygen gas and water vapor can be used as oxidizing species for forming a gate insulating film on the surface of the semiconductor layer in the step (A).
【００２２】水蒸気を生成させる方法を、酸素ガスと水
素ガスとを燃焼させる方法（パイロジェニック酸化
法）、純水を加熱する方法、酸素ガス又は不活性ガスに
よって加熱純水をバブリングする方法、触媒（例えば、
ＮｉＯ等のＮｉ系触媒、ＰｔやＰｔＯ2等のＰｔ系触
媒、ＰｄやＰｄＯ等のＰｄ系触媒、Ｉｒ系触媒、Ｒｕや
ＲｕＯ2等のＲｕ系触媒、ＡｇやＡｇ2Ｏ等のＡｇ系触
媒、Ａｕ系触媒、ＣｕＯ等のＣｕ系触媒、ＭｎＯ2等の
Ｍｎ系触媒、Ｃｏ3Ｏ4等のＣｏ系触媒）を用いた触媒作
用に基づき水素ガスと酸化性ガスとを反応させる方法と
することもできるが、水素ガス及び酸素ガスに１ＧＨｚ
乃至１００ＧＨｚのマイクロ波（例えば、２．４５ＧＨ
ｚのマイクロ波）を照射する方法（以下、便宜上、プラ
ズマ酸化法と呼ぶ）、即ち、半導体層をプラズマ処理装
置に搬入した後、水素ガス及び酸素ガスに１ＧＨｚ乃至
１００ＧＨｚのマイクロ波（例えば、２．４５ＧＨｚの
マイクロ波）を照射することによって水蒸気を生成さ
せ、該水蒸気を用いて半導体層表面を酸化する方法、あ
るいは又、シリコン層の側面に酸化膜を形成する方法と
することが望ましい。尚、これらの水蒸気の生成方法に
基づき半導体層表面にゲート絶縁膜を形成する方法、あ
るいは又、シリコン層の側面に酸化膜を形成する方法
を、総称して加湿酸化法と呼ぶ場合がある。The method of generating steam includes a method of burning oxygen gas and hydrogen gas (pyrogenic oxidation method), a method of heating pure water, a method of bubbling heated pure water with an oxygen gas or an inert gas, and a catalyst. (For example,
Ni-based catalysts such as NiO, Pt-based catalyst 2 such as Pt or PtO, Pd and Pd-based catalyst such as PdO, Ir-based catalysts, Ru-based catalyst such as Ru and RuO 2, Ag-based catalyst such as Ag or Ag 2 O , An Au-based catalyst, a Cu-based catalyst such as CuO, a Mn-based catalyst such as MnO 2 , and a Co-based catalyst such as Co 3 O 4 ). It is possible to use 1 GHz for hydrogen gas and oxygen gas.
To 100 GHz microwave (for example, 2.45 GHz
z microwave) (hereinafter referred to as a plasma oxidation method for convenience), that is, after the semiconductor layer is carried into a plasma processing apparatus, a 1 GHz to 100 GHz microwave (for example, 2 .45 GHz microwave) to generate water vapor and oxidize the surface of the semiconductor layer using the water vapor, or a method of forming an oxide film on the side surface of the silicon layer. Note that a method of forming a gate insulating film on the surface of a semiconductor layer based on a method of generating water vapor or a method of forming an oxide film on a side surface of a silicon layer may be collectively referred to as a humidifying oxidation method.
【００２３】マイクロ波放電によって生成した酸素プラ
ズマにおいては、基底状態Ｏ2（Ｘ3Σｇ-）は電子の衝
突によって励起状態Ｏ2（Ａ3Σｕ+）又はＯ2（Ｂ3Σ
ｕ-）に励起され、それぞれ、以下の式のように酸素原
子に解離する。In the oxygen plasma generated by the microwave discharge, the ground state O 2 (X 3 Σg − ) changes into the excited state O 2 (A 3 Σu + ) or O 2 (B 3 Σ) due to the collision of electrons.
u -) to be excited, respectively, to dissociate the oxygen atom by the following equation.
【００２４】 Ｏ2（Ｘ3Σｇ-）＋ ｅ → Ｏ2（Ａ3Σｕ+）＋ ｅ 式（１−１） Ｏ2（Ａ3Σｕ+）＋ ｅ → Ｏ（3Ｐ）＋Ｏ（3Ｐ）＋ ｅ 式（１−２） Ｏ2（Ｘ3Σｇ-）＋ ｅ → Ｏ2（Ｂ3Σｕ-）＋ ｅ 式（１−３） Ｏ2（Ｂ3Σｕ-）＋ ｅ → Ｏ（3Ｐ）＋Ｏ（1Ｄ）＋ ｅ 式（１−４）O 2 (X 3 Σg − ) + e → O 2 (A 3 Σu + ) + e Equation (1-1) O 2 (A 3 Σu + ) + e → O ( 3 P) + O ( 3 P) ) + E Formula (1-2) O 2 (X 3 Σg − ) + e → O 2 (B 3 Σu − ) + e Formula (1-3) O 2 (B 3 Σu − ) + e → O ( 3 P) + O ( 1 D) + e Formula (1-4)
【００２５】従って、酸素プラズマ中には励起酸素分子
と酸素原子が存在し、これらが反応種となる。ここに水
素Ｈ2を導入すると、以下のようなプラズマが生成す
る。Accordingly, excited oxygen molecules and oxygen atoms are present in the oxygen plasma, and these become reactive species. When hydrogen H 2 is introduced here, the following plasma is generated.
【００２６】Ｈ2 ＋ ｅ → ２Ｈ 式（２）H 2 + e → 2H Formula (2)
【００２７】そして、酸素プラズマの内、例えば式（１
−２）で生成した酸素プラズマと式（２）で生成した水
素プラズマが反応して、水蒸気が生成する。そして、加
熱された半導体層の表面、あるいは積層体やゲート電極
を構成するシリコン層の側面は、酸化性ガス透過層を通
してこの水蒸気によって酸化され、その表面に酸化膜が
形成される。尚、本発明において、酸素ガス及び水素ガ
スに１ＧＨｚ乃至１００ＧＨｚのマイクロ波（例えば、
２．４５ＧＨｚのマイクロ波）を照射することによって
生成した水蒸気は、一部、プラズマ状態となっている。In the oxygen plasma, for example, the formula (1)
The oxygen plasma generated in -2) reacts with the hydrogen plasma generated in equation (2) to generate water vapor. Then, the surface of the heated semiconductor layer or the side surface of the silicon layer forming the stacked body or the gate electrode is oxidized by the water vapor through the oxidizing gas permeable layer, and an oxide film is formed on the surface. In the present invention, a microwave (for example, 1 GHz to 100 GHz) is added to the oxygen gas and the hydrogen gas.
The water vapor generated by irradiating (a microwave of 2.45 GHz) is partially in a plasma state.
【００２８】 ２Ｈ ＋ Ｏ（3Ｐ） → Ｈ2Ｏ 式（３）2H + O ( 3 P) → H 2 O Formula (3)
【００２９】本発明の第１若しくは第２の態様に係るｐ
チャネル型半導体装置の製造方法にあっては、工程
（Ａ）にて半導体層の表面にゲート絶縁膜を形成する工
程に、ゲート絶縁膜の窒化処理工程を含めることができ
る。この窒化処理工程は、窒素系ガスに電磁波を照射す
ることによって生成した励起状態の窒素分子、窒素分子
イオン、窒素原子若しくは窒素原子イオンによりゲート
絶縁膜の表面を窒化する工程（便宜上、プラズマ窒化処
理と呼ぶ）から成ることが好ましい。電磁波を照射すべ
き窒素系ガスとして、窒素ガス（Ｎ2ガス）の他、Ｎ
Ｏ、Ｎ2Ｏ、ＮＯ2等、窒素原子と酸素原子の化合物であ
るガスを例示することができる。即ち、窒素系ガスを、
Ｎ2、ＮＯ、Ｎ2Ｏ及びＮＯ2から成る群から選択された
少なくとも一種類のガスとすることができる。窒素系ガ
スは、これらのガスを少なくとも２種類、混合したガス
であってもよい。ゲート絶縁膜の表面に窒化処理を施し
た後に加熱処理を施すことが、ゲート絶縁膜に生じたダ
メージの緩和を図る上で好ましい。加熱処理は、窒素ガ
ス等の不活性ガス雰囲気で行うことが望ましく、加熱処
理温度として８００゜Ｃ乃至１２００゜Ｃ、加熱処理時
間として１０秒乃至１時間を例示することができる。The p according to the first or second aspect of the present invention
In the method for manufacturing a channel-type semiconductor device, the step of forming the gate insulating film on the surface of the semiconductor layer in the step (A) can include a step of nitriding the gate insulating film. This nitriding step is a step of nitriding the surface of the gate insulating film with nitrogen molecules, nitrogen molecule ions, nitrogen atoms or nitrogen atom ions in an excited state generated by irradiating a nitrogen-based gas with electromagnetic waves (for convenience, plasma nitriding treatment). ). As the nitrogen-based gas to be irradiated with electromagnetic waves, nitrogen gas (N 2 gas) and N
Gases that are compounds of a nitrogen atom and an oxygen atom, such as O, N 2 O and NO 2 , can be exemplified. That is, the nitrogen-based gas is
At least one gas selected from the group consisting of N 2 , NO, N 2 O and NO 2 can be used. The nitrogen-based gas may be a mixture of at least two of these gases. It is preferable to perform heat treatment after performing nitriding treatment on the surface of the gate insulating film in order to reduce damage caused to the gate insulating film. The heat treatment is desirably performed in an atmosphere of an inert gas such as nitrogen gas. The heat treatment temperature is, for example, 800 ° C. to 1200 ° C., and the heat treatment time is 10 seconds to 1 hour.
【００３０】窒素系ガスとして窒素（Ｎ2）ガスを用い
る場合、窒素（Ｎ2）は、マイクロ波によるプラズマ中
で、例えば、以下の式のように励起される。即ち、プラ
ズマ中に存在する電子が励起され、これと窒素分子との
非弾性衝突により励起された窒素分子及び窒素分子イオ
ンが生成される。これらの励起された窒素分子及び窒素
分子イオンがゲート絶縁膜の表面の半導体層を主に構成
する原子と酸素原子との結合（例えば、半導体層を主に
構成する原子がＳｉの場合、Ｓｉ−Ｏ結合）を切断し
て、窒化酸化物（例えば、Ｓｉ−Ｏ−Ｎ結合）が形成さ
れ、ゲート絶縁膜の表面が窒化される。ゲート絶縁膜の
表面の組成は、半導体層を主に構成する原子がＳｉの場
合、ＳｉＯXＮYで表される。When a nitrogen (N 2 ) gas is used as the nitrogen-based gas, the nitrogen (N 2 ) is excited in the microwave plasma by the following formula, for example. That is, the electrons existing in the plasma are excited, and the nitrogen molecules and the nitrogen molecule ions excited by the inelastic collision of the electrons with the nitrogen molecules are generated. These excited nitrogen molecules and nitrogen molecule ions are bonded to oxygen atoms and atoms mainly constituting the semiconductor layer on the surface of the gate insulating film (for example, when the atoms mainly constituting the semiconductor layer are Si, Si— The O bond is cut to form a nitrided oxide (e.g., Si-ON bond), and the surface of the gate insulating film is nitrided. The composition of the surface of the gate insulating film is represented by SiO X N Y when atoms mainly constituting the semiconductor layer are Si.
【００３１】 Ｎ2（Ｘ1Σｇ）＋ ｅ → Ｎ2（Ａ3Σｕ+）＋ ｅ 式（４−１） Ｎ2（Ｎ1Σｇ）＋ ｅ → Ｎ2（Ｃ3Πｕ） ＋ ｅ 式（４−２） Ｎ2（Ｃ3Πｕ）＋ ｅ → Ｎ2（Ｂ3Πｇ） ＋ ｈν 式（４−３） Ｎ2（Ｂ3Πｇ）＋ ｅ → Ｎ2（Ａ3Σｕ+）＋ ｈν 式（４−４）N 2 (X 1 Σg) + e → N 2 (A 3 Σu + ) + e Equation (4-1) N 2 (N 1 Σg) + e → N 2 (C 3 Πu) + e Equation ( 4-2) N 2 (C 3 Πu) + e → N 2 (B 3 Πg) + hv formula (4-3) N 2 (B 3 Πg) + e → N 2 (A 3 Σu + ) + hv formula (4-4)
【００３２】このように、プラズマ窒化処理を行うこと
によって、ゲート絶縁膜の表面を窒化することができ、
しかも、熱窒化法のように高い温度で窒化処理を行う必
要が無く、例えば常温でゲート絶縁膜の表面を窒化する
窒化処理を行うことができるので、熱窒化法による窒素
原子のゲート絶縁膜中への導入における問題、即ち、シ
リコン半導体基板に窒素が侵入することによる電流駆動
能力の低下等の半導体装置特性への悪影響がない。更に
は、シリコン層に含まれるボロン原子がゲート絶縁膜を
通過して半導体層にまで到達し、ｐチャネル型半導体装
置の閾値電圧が変動するといった現象を、窒化処理を行
うことによって一層確実に回避することができる。As described above, by performing the plasma nitriding treatment, the surface of the gate insulating film can be nitrided,
Further, it is not necessary to perform a nitriding treatment at a high temperature as in the thermal nitriding method. For example, a nitriding treatment for nitriding the surface of the gate insulating film at room temperature can be performed. There is no adverse effect on the characteristics of the semiconductor device such as a problem in the introduction into the semiconductor device, that is, a decrease in current driving capability due to nitrogen intrusion into the silicon semiconductor substrate. Further, the phenomenon that the boron atoms contained in the silicon layer reach the semiconductor layer through the gate insulating film and fluctuate the threshold voltage of the p-channel semiconductor device can be more reliably avoided by performing the nitriding treatment. can do.
【００３３】尚、電磁波として、１ＧＨｚ乃至１００Ｇ
Ｈｚのマイクロ波（例えば、２．４５ＧＨｚのマイクロ
波）を用いることができる。水蒸気及び水素ガスを窒
素、アルゴン、ヘリウム、ネオン、クリプトン、キセノ
ンといった不活性ガスにて希釈した雰囲気中に、半導体
層、積層体あるいはゲート電極を晒してもよい。また、
電磁波を照射すべきガスとして、酸素ガスの代わりに、
ＮＯ、Ｎ2Ｏを用いることもできる。As an electromagnetic wave, 1 GHz to 100 G
Hz microwave (for example, 2.45 GHz microwave) can be used. The semiconductor layer, the stack, or the gate electrode may be exposed to an atmosphere in which steam and hydrogen gas are diluted with an inert gas such as nitrogen, argon, helium, neon, krypton, or xenon. Also,
As a gas to be irradiated with electromagnetic waves, instead of oxygen gas,
NO and N 2 O can also be used.
【００３４】シリコン半導体基板を基にして半導体装置
を製造する場合、従来、ゲート絶縁膜を形成する前に、
ＮＨ4ＯＨ／Ｈ2Ｏ2水溶液で洗浄し更にＨＣｌ／Ｈ2Ｏ2
水溶液で洗浄するというＲＣＡ洗浄によりシリコン半導
体基板の表面を洗浄し、その表面から微粒子や金属不純
物を除去する。ところで、ＲＣＡ洗浄を行うと、シリコ
ン半導体基板の表面は洗浄液と反応し、厚さ０．５〜１
ｎｍ程度の酸化シリコン膜が形成される。かかる酸化シ
リコン膜の膜厚は不均一であり、しかも、この酸化シリ
コン膜中には洗浄液成分が残留する。そこで、フッ化水
素酸水溶液にシリコン半導体基板を浸漬して、かかる酸
化シリコン膜を除去し、更に純水で薬液成分を除去す
る。これによって、大部分が水素で終端され、極一部が
フッ素で終端されたシリコン半導体基板の表面を得るこ
とができる。尚、このような工程によって、大部分が水
素で終端され、極一部がフッ素で終端されたシリコン半
導体基板の表面を得ることを、本明細書では、シリコン
半導体基板の表面を露出させると表現する。その後、か
かるシリコン半導体基板の表面にゲート絶縁膜を形成す
る。When manufacturing a semiconductor device based on a silicon semiconductor substrate, conventionally, before forming a gate insulating film,
Wash with aqueous NH 4 OH / H 2 O 2 and further add HCl / H 2 O 2
The surface of the silicon semiconductor substrate is cleaned by RCA cleaning in which cleaning is performed with an aqueous solution, and fine particles and metal impurities are removed from the surface. By the way, when the RCA cleaning is performed, the surface of the silicon semiconductor substrate reacts with the cleaning liquid to have a thickness of 0.5 to 1.
A silicon oxide film of about nm is formed. The thickness of such a silicon oxide film is not uniform, and a cleaning liquid component remains in the silicon oxide film. Therefore, the silicon semiconductor substrate is immersed in an aqueous solution of hydrofluoric acid to remove the silicon oxide film, and further to remove chemical components with pure water. Thereby, it is possible to obtain a surface of the silicon semiconductor substrate that is mostly terminated with hydrogen and extremely partially terminated with fluorine. In this specification, obtaining a surface of a silicon semiconductor substrate that is mostly terminated with hydrogen and a very small portion is terminated with fluorine is referred to as exposing the surface of the silicon semiconductor substrate in this specification. I do. Thereafter, a gate insulating film is formed on the surface of the silicon semiconductor substrate.
【００３５】ところで、加湿酸化法に基づきゲート絶縁
膜を形成する前の雰囲気を高温の窒素ガス雰囲気とする
と、シリコン半導体基板の表面に荒れ（凹凸）が生じる
場合がある。このような現象は、フッ化水素酸水溶液及
び純水での洗浄によってシリコン半導体基板の表面に形
成されたＳｉ−Ｈ結合の一部あるいは又Ｓｉ−Ｆ結合の
一部が、水素やフッ素の昇温脱離によって失われ、シリ
コン半導体基板の表面にエッチング現象が生じることに
起因すると考えられている。例えば、アルゴンガス中で
シリコン半導体基板を６００゜Ｃ以上に昇温するとシリ
コン半導体基板の表面に激しい凹凸が生じることが、培
風館発行、大見忠弘著「ウルトラクリーンＵＬＳＩ技
術」、第２１頁に記載されている。By the way, if the atmosphere before forming the gate insulating film based on the humidifying oxidation method is a high-temperature nitrogen gas atmosphere, the surface of the silicon semiconductor substrate may be roughened (irregularities). Such a phenomenon occurs because a part of the Si—H bond or a part of the Si—F bond formed on the surface of the silicon semiconductor substrate by washing with the hydrofluoric acid aqueous solution and the pure water increases hydrogen or fluorine. It is thought to be lost due to thermal desorption and caused by an etching phenomenon occurring on the surface of the silicon semiconductor substrate. For example, when the temperature of a silicon semiconductor substrate is raised to 600 ° C. or more in argon gas, severe irregularities may occur on the surface of the silicon semiconductor substrate. Have been.
【００３６】本発明の第１若しくは第２の態様に係るｐ
チャネル型半導体装置の製造方法にあっては、工程
（Ａ）において、半導体層の表面から半導体層を主に構
成する原子が脱離しない温度に半導体層を保持した状態
にて、加湿酸化法によって半導体層の表面にゲート絶縁
膜の形成を開始することで、このような半導体層の表面
に荒れ（凹凸）が発生するといった現象の発生を回避す
ることが可能である。尚、半導体層の表面から半導体層
を主に構成する原子が脱離しない温度は、半導体層表面
を終端している原子と半導体層を主に構成する原子との
結合が切断されない温度であることが望ましい。半導体
層を主に構成する原子がＳｉである場合、即ち、半導体
層がシリコン半導体基板、単結晶シリコン層、ポリシリ
コン層あるいはアモルファスシリコン層、ＳＯＩ層から
構成されている場合、半導体層の表面から半導体層を主
に構成する原子が脱離しない温度を、半導体層表面のＳ
ｉ−Ｈ結合が切断されない温度、あるいは又、半導体層
表面のＳｉ−Ｆ結合が切断されない温度とすることが望
ましい。面方位が（１００）のシリコン半導体基板を半
導体層として用いる場合、シリコン半導体基板の表面に
おける水素原子の大半がシリコン原子の２本の結合手の
それぞれに１つずつ結合しており、Ｈ−Ｓｉ−Ｈの終端
構造を有する。然るに、シリコン半導体基板の表面状態
が崩れた部分（例えばステップ形成箇所）には、シリコ
ン原子の１本の結合手のみに水素原子が結合した状態の
終端構造、あるいは、シリコン原子の３本の結合手のそ
れぞれに水素原子が結合した状態の終端構造が存在す
る。尚、通常、シリコン原子の残りの結合手は結晶内部
のシリコン原子と結合している。本明細書における「Ｓ
ｉ−Ｈ結合」という表現には、シリコン原子の２本の結
合手のそれぞれに水素原子が結合した状態の終端構造、
シリコン原子の１本の結合手のみに水素原子が結合した
状態の終端構造、あるいは、シリコン原子の３本の結合
手のそれぞれに水素原子が結合した状態の終端構造の全
てが包含される。半導体層の表面にゲート絶縁膜の形成
を開始するときの温度は、より具体的には、水蒸気が半
導体層上で結露しない温度以上、好ましくは２００゜Ｃ
以上、より好ましくは３００゜Ｃ以上とすることが、ス
ループットの面から望ましい。The p according to the first or second aspect of the present invention
In the method for manufacturing a channel-type semiconductor device, in the step (A), a humidifying oxidation method is used while maintaining the semiconductor layer at a temperature at which atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer. By starting formation of the gate insulating film on the surface of the semiconductor layer, it is possible to avoid such a phenomenon that the surface of the semiconductor layer is roughened (irregular). The temperature at which atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer is a temperature at which bonds between atoms terminating the surface of the semiconductor layer and atoms mainly constituting the semiconductor layer are not broken. Is desirable. When the atoms mainly constituting the semiconductor layer are Si, that is, when the semiconductor layer is composed of a silicon semiconductor substrate, a single crystal silicon layer, a polysilicon layer or an amorphous silicon layer, and an SOI layer, the surface of the semiconductor layer The temperature at which atoms mainly constituting the semiconductor layer do not desorb is determined by the S on the surface of the semiconductor layer.
It is preferable that the temperature be a temperature at which the i-H bond is not broken, or a temperature at which the Si-F bond on the surface of the semiconductor layer is not broken. When a silicon semiconductor substrate having a plane orientation of (100) is used as a semiconductor layer, most of hydrogen atoms on the surface of the silicon semiconductor substrate are bonded one by one to two bonds of silicon atoms. It has a -H termination structure. However, a portion where the surface state of the silicon semiconductor substrate is broken (for example, a step forming portion) has a terminal structure in which a hydrogen atom is bonded to only one bond of a silicon atom, or a three-bonded silicon atom. There is a terminal structure in which a hydrogen atom is bonded to each of the hands. Usually, the remaining bonds of silicon atoms are bonded to silicon atoms inside the crystal. In this specification, "S
The expression “i-H bond” includes a terminal structure in which a hydrogen atom is bonded to each of two bonds of a silicon atom,
The terminating structure in which a hydrogen atom is bonded to only one bond of a silicon atom or the terminal structure in which a hydrogen atom is bonded to each of three bonds of a silicon atom is included. The temperature at which the formation of the gate insulating film on the surface of the semiconductor layer is started is more specifically a temperature at which water vapor does not condense on the semiconductor layer, preferably 200 ° C.
From the viewpoint of throughput, it is more preferable that the temperature be 300 ° C. or higher.
【００３７】尚、工程（Ａ）において、加湿酸化法によ
ってゲート絶縁膜の形成が完了したときの半導体層の温
度を、ゲート絶縁膜の形成を開始する際の半導体層の温
度よりも高くしてもよい。この場合、ゲート絶縁膜の形
成が完了したときの半導体層の温度は、６００乃至１２
００゜Ｃ、好ましくは７００乃至１０００゜Ｃ、更に好
ましくは７５０乃至９００゜Ｃであることが望ましい
が、このような値に限定するものではない。尚、階段状
（ステップ状）に昇温してもよく、あるいは又、連続的
に昇温してもよい。In the step (A), the temperature of the semiconductor layer when the formation of the gate insulating film is completed by the humidifying oxidation method is set higher than the temperature of the semiconductor layer when the formation of the gate insulating film is started. Is also good. In this case, the temperature of the semiconductor layer when the formation of the gate insulating film is completed is 600 to 12
The temperature is desirably 00 ° C, preferably 700 to 1000 ° C, and more preferably 750 to 900 ° C, but is not limited to such a value. The temperature may be raised stepwise (stepwise) or continuously.
【００３８】昇温を階段状にて行う場合、半導体層の表
面から半導体層を主に構成する原子が脱離しない温度に
て半導体層の表面に加湿酸化法によりゲート絶縁膜の形
成を開始した後、所定の期間、半導体層の表面から半導
体層を主に構成する原子が脱離しない温度範囲に半導体
層を保持してゲート絶縁膜を形成する第１のゲート絶縁
膜形成工程と、半導体層の表面から半導体層を主に構成
する原子が脱離しない温度範囲よりも高い温度にて、加
湿酸化法によって所望の厚さになるまでゲート絶縁膜を
更に形成する第２のゲート絶縁膜形成工程を含むことが
好ましい。第２のゲート絶縁膜形成工程におけるゲート
絶縁膜の形成温度は、６００乃至１２００゜Ｃ、好まし
くは７００乃至１０００゜Ｃ、更に好ましくは７５０乃
至９００゜Ｃであることが望ましい。尚、第１のゲート
絶縁膜形成工程における半導体層の保持温度範囲の上限
としては、５００゜Ｃ、好ましくは４５０゜Ｃ、より好
ましくは４００゜Ｃを挙げることができる。第２のゲー
ト絶縁膜形成工程を経た後の最終的なゲート絶縁膜の膜
厚は、半導体装置に要求される所定の厚さとすればよ
い。一方、第１のゲート絶縁膜形成工程を経た後のゲー
ト絶縁膜の膜厚は、出来る限り薄いことが好ましい。但
し、現在、半導体装置の製造に用いられているシリコン
半導体基板の面方位は殆どの場合（１００）であり、如
何にシリコン半導体基板の表面を平滑化しても（１０
０）シリコンの表面には必ずステップと呼ばれる段差が
形成される。このステップは通常シリコン原子１層分で
あるが、場合によっては２〜３層分の段差が形成される
ことがある。従って、第１のゲート絶縁膜形成工程を経
た後のゲート絶縁膜の膜厚は、半導体層として（１０
０）シリコン半導体基板を用いる場合、１ｎｍ以上とす
ることが好ましいが、これに限定するものではない。When the temperature is raised stepwise, the formation of a gate insulating film on the surface of the semiconductor layer by a humidifying oxidation method is started at a temperature at which atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer. A first gate insulating film forming step of forming the gate insulating film by holding the semiconductor layer within a temperature range in which atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer for a predetermined period; A second gate insulating film forming step of further forming a gate insulating film by a humidifying oxidation method at a temperature higher than a temperature range in which atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer until a desired thickness is obtained. It is preferable to include The temperature at which the gate insulating film is formed in the second gate insulating film forming step is preferably 600 to 1200 ° C., more preferably 700 to 1000 ° C., and further preferably 750 to 900 ° C. Note that the upper limit of the semiconductor layer holding temperature range in the first gate insulating film forming step may be 500 ° C., preferably 450 ° C., and more preferably 400 ° C. The final thickness of the gate insulating film after the second gate insulating film forming step may be a predetermined thickness required for the semiconductor device. On the other hand, the thickness of the gate insulating film after the first gate insulating film forming step is preferably as thin as possible. However, the plane orientation of a silicon semiconductor substrate currently used for manufacturing a semiconductor device is almost (100) in most cases, and no matter how smooth the surface of the silicon semiconductor substrate is (10).
0) A step called a step is always formed on the surface of silicon. This step is usually for one layer of silicon atoms, but in some cases, a step for two to three layers may be formed. Accordingly, the thickness of the gate insulating film after the first gate insulating film forming step is (10
0) When a silicon semiconductor substrate is used, the thickness is preferably 1 nm or more, but is not limited thereto.
【００３９】第１のゲート絶縁膜形成工程と第２のゲー
ト絶縁膜形成工程との間に昇温工程を含んでもよい。こ
の場合、昇温工程における雰囲気を、不活性ガス雰囲気
若しくは減圧雰囲気とするか、あるいは又、水蒸気を含
む酸化性雰囲気とすることが望ましい。ここで、不活性
ガスとして、窒素ガス、アルゴンガス、ヘリウムガスを
例示することができる。尚、昇温工程における雰囲気中
の不活性ガス若しくは水蒸気を含むガスには、ハロゲン
元素が含有されていてもよい。これによって、第１のゲ
ート絶縁膜形成工程にて形成されたゲート絶縁膜の特性
の一層の向上を図ることができる。即ち、半導体層を主
に構成する原子がＳｉの場合、第１のゲート絶縁膜形成
工程において生じ得る欠陥であるシリコンダングリング
ボンド（Ｓｉ・）やＳｉＯＨが昇温工程においてハロゲ
ン元素と反応し、シリコンダングリングボンドが終端し
あるいは脱水反応を生じる結果、信頼性劣化因子である
これらの欠陥が排除される。特に、これらの欠陥の排除
は、第１のゲート絶縁膜形成工程において形成された初
期のゲート絶縁膜（酸化シリコン膜）に対して効果的で
ある。ハロゲン元素として、塩素、臭素、フッ素を挙げ
ることができるが、なかでも塩素であることが望まし
い。不活性ガス若しくは水蒸気を含むガス中に含有され
るハロゲン元素の形態としては、例えば、塩化水素（Ｈ
Ｃｌ）、ＣＣｌ 4、Ｃ2ＨＣｌ3、Ｃｌ2、ＨＢｒ、ＮＦ3
を挙げることができる。不活性ガス若しくは水蒸気を含
むガス中のハロゲン元素の含有率は、分子又は化合物の
形態を基準として、０．００１〜１０容量％、好ましく
は０．００５〜１０容量％、更に好ましくは０．０２〜
１０容量％である。例えば塩化水素ガスを用いる場合、
不活性ガス若しくは水蒸気を含むガス中の塩化水素ガス
含有率は０．０２〜１０容量％であることが望ましい。
尚、昇温工程における雰囲気を、不活性ガスで希釈され
た水蒸気を含む雰囲気とすることもできる。First gate insulating film forming step and second gate insulating film forming step
A temperature raising step may be included between the step of forming the insulating film. This
In the case of, the atmosphere in the heating process is an inert gas atmosphere.
Or a reduced pressure atmosphere, or
It is desirable to use an oxidizing atmosphere. Where inactive
As gas, nitrogen gas, argon gas, helium gas
Examples can be given. In addition, in the atmosphere in the heating process
Inactive gas or gas containing water vapor contains halogen
An element may be contained. As a result, the first game
Of gate insulating film formed in gate insulating film forming process
Can be further improved. That is, the semiconductor layer is mainly
Formation of the first gate insulating film when the atoms constituting the first layer are Si
Silicon dangling, a possible defect in the process
Bonds (Si.) And SiOH may cause halogenation in the heating process.
Reacts with the silicon element to terminate the silicon dangling bond.
Alternatively, a dehydration reaction occurs, which is a reliability deterioration factor.
These defects are eliminated. In particular, the elimination of these defects
Are the first formed in the first gate insulating film forming step.
Effective for gate insulating film (silicon oxide film)
is there. Chlorine, bromine and fluorine as halogen elements
But chlorine is preferred.
No. Contained in inert gas or gas containing water vapor
Examples of the form of the halogen element include hydrogen chloride (H
Cl), CCl Four, CTwoHClThree, ClTwo, HBr, NFThree
Can be mentioned. Contains inert gas or water vapor
The content of the halogen element in the gas
0.001 to 10% by volume, preferably based on the form
Is 0.005 to 10% by volume, more preferably 0.02 to 10% by volume.
10% by volume. For example, when using hydrogen chloride gas,
Hydrogen chloride gas in inert gas or gas containing steam
The content is desirably 0.02 to 10% by volume.
The atmosphere in the temperature raising step is diluted with an inert gas.
Alternatively, the atmosphere may include water vapor.
【００４０】本発明の第１若しくは第２の態様に係るｐ
チャネル型半導体装置の製造方法においては、ゲート絶
縁膜の形成中の水蒸気を含む酸化性雰囲気にハロゲン元
素を含有させてもよい。これによって、タイムゼロ絶縁
破壊（ＴＺＤＢ）特性及び経時絶縁破壊（ＴＤＤＢ）特
性に優れたゲート絶縁膜を得ることができる。尚、ハロ
ゲン元素として、塩素、臭素、フッ素を挙げることがで
きるが、なかでも塩素であることが望ましい。水蒸気を
含むガス中に含有されるハロゲン元素の形態としては、
例えば、塩化水素（ＨＣｌ）、ＣＣｌ4、Ｃ2ＨＣｌ3、
Ｃｌ2、ＨＢｒ、ＮＦ3を挙げることができる。水蒸気を
含むガス中のハロゲン元素の含有率は、分子又は化合物
の形態を基準として、０．００１〜１０容量％、好まし
くは０．００５〜１０容量％、更に好ましくは０．０２
〜１０容量％である。例えば塩化水素ガスを用いる場
合、水蒸気を含むガス中の塩化水素ガス含有率は０．０
２〜１０容量％であることが望ましい。The p according to the first or second embodiment of the present invention
In the method for manufacturing a channel-type semiconductor device, a halogen element may be contained in an oxidizing atmosphere containing water vapor during formation of the gate insulating film. Thereby, a gate insulating film having excellent time-zero dielectric breakdown (TZDB) characteristics and temporal dielectric breakdown (TDDB) characteristics can be obtained. In addition, as the halogen element, chlorine, bromine and fluorine can be mentioned, and among them, chlorine is preferable. As the form of the halogen element contained in the gas containing water vapor,
For example, hydrogen chloride (HCl), CCl 4 , C 2 HCl 3 ,
Cl 2 , HBr and NF 3 can be mentioned. The content of the halogen element in the gas containing water vapor is 0.001 to 10% by volume, preferably 0.005 to 10% by volume, more preferably 0.02% by volume, based on the form of the molecule or the compound.
-10% by volume. For example, when using hydrogen chloride gas, the content of hydrogen chloride gas in the gas containing water vapor is 0.0
It is desirably 2 to 10% by volume.
【００４１】形成されたゲート絶縁膜の特性を一層向上
させるために、本発明の第１若しくは第２の態様に係る
ｐチャネル型半導体装置の製造方法において、ゲート絶
縁膜の形成後、形成されたゲート絶縁膜に熱処理を施し
てもよい。In order to further improve the characteristics of the formed gate insulating film, in the method of manufacturing a p-channel type semiconductor device according to the first or second aspect of the present invention, the gate insulating film is formed after forming the gate insulating film. Heat treatment may be performed on the gate insulating film.
【００４２】この場合、熱処理の雰囲気を、ハロゲン元
素を含有する不活性ガス雰囲気とすることが望ましい。
ハロゲン元素を含有する不活性ガス雰囲気中でゲート絶
縁膜を熱処理することによって、タイムゼロ絶縁破壊
（ＴＺＤＢ）特性及び経時絶縁破壊（ＴＤＤＢ）特性に
優れたゲート絶縁膜を得ることができる。熱処理におけ
る不活性ガスとしては、窒素ガス、アルゴンガス、ヘリ
ウムガスを例示することができる。また、ハロゲン元素
として、塩素、臭素、フッ素を挙げることができるが、
なかでも塩素であることが望ましい。不活性ガス中に含
有されるハロゲン元素の形態としては、例えば、塩化水
素（ＨＣｌ）、ＣＣｌ4、Ｃ2ＨＣｌ3、Ｃｌ2、ＨＢｒ、
ＮＦ3を挙げることができる。不活性ガス中のハロゲン
元素の含有率は、分子又は化合物の形態を基準として、
０．００１〜１０容量％、好ましくは０．００５〜１０
容量％、更に好ましくは０．０２〜１０容量％である。
例えば塩化水素ガスを用いる場合、不活性ガス中の塩化
水素ガス含有率は０．０２〜１０容量％であることが望
ましい。In this case, it is desirable that the atmosphere for the heat treatment be an inert gas atmosphere containing a halogen element.
By subjecting the gate insulating film to heat treatment in an inert gas atmosphere containing a halogen element, a gate insulating film having excellent time-zero dielectric breakdown (TZDB) characteristics and temporal dielectric breakdown (TDDB) characteristics can be obtained. Examples of the inert gas in the heat treatment include a nitrogen gas, an argon gas, and a helium gas. In addition, examples of the halogen element include chlorine, bromine, and fluorine.
Among them, chlorine is desirable. Examples of the form of the halogen element contained in the inert gas include hydrogen chloride (HCl), CCl 4 , C 2 HCl 3 , Cl 2 , HBr,
NF 3 can be mentioned. The content of the halogen element in the inert gas is based on the form of the molecule or compound,
0.001 to 10% by volume, preferably 0.005 to 10%
%, More preferably 0.02 to 10% by volume.
For example, when using hydrogen chloride gas, the content of hydrogen chloride gas in the inert gas is preferably 0.02 to 10% by volume.
【００４３】尚、ゲート絶縁膜の形成と熱処理とを同一
処理室内で行うことができる。熱処理の温度は、７００
〜１２００゜Ｃ、好ましくは７００〜１０００゜Ｃ、更
に好ましくは７００〜９５０゜Ｃである。また、熱処理
の時間は、枚葉処理にて行う場合、１〜１０分とするこ
とが好ましく、バッチ式にて行う場合、５〜６０分、好
ましくは１０〜４０分、更に好ましくは２０〜３０分と
することが望ましい。The formation of the gate insulating film and the heat treatment can be performed in the same processing chamber. The heat treatment temperature is 700
~ 1200 ° C, preferably 700-1000 ° C, more preferably 700-950 ° C. In addition, the time of the heat treatment is preferably 1 to 10 minutes when performing the single-wafer processing, and 5 to 60 minutes, preferably 10 to 40 minutes, and more preferably 20 to 30 when performing the batch processing. Minutes.
【００４４】熱処理を行う場合、形成されたゲート絶縁
膜に熱処理を施す際の雰囲気温度を、ゲート絶縁膜の形
成が完了したときの温度よりも高くすることが望まし
い。この場合、ゲート絶縁膜の形成が完了した後、処理
室内の雰囲気を不活性ガス雰囲気に切り替えた後、熱処
理を施すための雰囲気温度まで昇温してもよいし、雰囲
気をハロゲン元素を含有する不活性ガス雰囲気に切り替
えた後、熱処理を施すための雰囲気温度まで昇温しても
よい。ここで、不活性ガスとして、窒素ガス、アルゴン
ガス、ヘリウムガスを例示することができる。ハロゲン
元素として、塩素、臭素、フッ素を挙げることができる
が、なかでも塩素であることが望ましい。また、不活性
ガス中に含有されるハロゲン元素の形態としては、例え
ば、塩化水素（ＨＣｌ）、ＣＣｌ4、Ｃ2ＨＣｌ3、Ｃ
ｌ2、ＨＢｒ、ＮＦ3を挙げることができる。不活性ガス
中のハロゲン元素の含有率は、分子又は化合物の形態を
基準として、０．００１〜１０容量％、好ましくは０．
００５〜１０容量％、更に好ましくは０．０２〜１０容
量％である。例えば塩化水素ガスを用いる場合、不活性
ガス中の塩化水素ガス含有率は０．０２〜１０容量％で
あることが望ましい。In the case of performing the heat treatment, it is desirable that the temperature of the atmosphere when the heat treatment is performed on the formed gate insulating film is higher than the temperature when the formation of the gate insulating film is completed. In this case, after the formation of the gate insulating film is completed, the atmosphere in the processing chamber is switched to an inert gas atmosphere, and then the temperature may be increased to an ambient temperature for performing heat treatment, or the atmosphere may include a halogen element. After switching to the inert gas atmosphere, the temperature may be raised to the ambient temperature for performing the heat treatment. Here, examples of the inert gas include a nitrogen gas, an argon gas, and a helium gas. Examples of the halogen element include chlorine, bromine, and fluorine, and among them, chlorine is preferable. Examples of the form of the halogen element contained in the inert gas include hydrogen chloride (HCl), CCl 4 , C 2 HCl 3 , C 2
l 2, HBr, mention may be made of the NF 3. The content of the halogen element in the inert gas is 0.001 to 10% by volume, preferably 0.1 to 10% by volume, based on the form of the molecule or the compound.
005 to 10% by volume, more preferably 0.02 to 10% by volume. For example, when using hydrogen chloride gas, the content of hydrogen chloride gas in the inert gas is preferably 0.02 to 10% by volume.
【００４５】通常、シリコン半導体基板の表面にゲート
絶縁膜を形成する前に、ＮＨ4ＯＨ／Ｈ2Ｏ2水溶液で洗
浄し更にＨＣｌ／Ｈ2Ｏ2水溶液で洗浄するというＲＣＡ
洗浄によりシリコン半導体基板の表面を洗浄し、その表
面から微粒子や金属不純物を除去した後、フッ化水素酸
水溶液及び純水によるシリコン半導体基板の洗浄を行
う。ところが、その後、シリコン半導体基板が大気に曝
されると、シリコン半導体基板の表面が汚染され、水分
や有機物がシリコン半導体基板の表面に付着し、あるい
は又、シリコン半導体基板表面のＳｉ原子が水酸基（Ｏ
Ｈ）と結合する虞がある（例えば、文献 "Highly-relia
ble Gate Oxide Formation for Giga-Scale LSIs by us
ing Closed Wet Cleaning System and Wet Oxidation w
ith Ultra-Dry Unloading", J. Yugami, et al., Inter
national Electron Device MeetingTechnical Digest 9
5, pp 855-858 参照）。このような場合、そのままの状
態でゲート絶縁膜の形成を開始すると、形成されたゲー
ト絶縁膜中に水分や有機物、あるいは又、例えばＳｉ−
ＯＨが取り込まれ、形成されたゲート絶縁膜の特性低下
あるいは欠陥部分の発生の原因となり得る。尚、欠陥部
分とは、シリコンダングリングボンド（Ｓｉ・）やＳｉ
−Ｈ結合といった欠陥が含まれるゲート絶縁膜の部分、
あるいは又、Ｓｉ−Ｏ−Ｓｉ結合が応力によって圧縮さ
れ若しくはＳｉ−Ｏ−Ｓｉ結合の角度が厚い若しくはバ
ルクの酸化シリコン膜中のＳｉ−Ｏ−Ｓｉ結合の角度と
異なるといったＳｉ−Ｏ−Ｓｉ結合が含まれたゲート絶
縁膜の部分を意味する。それ故、このような問題の発生
を回避するために、本発明の第１若しくは第２の態様に
係るｐチャネル型半導体装置の製造方法においては、ゲ
ート絶縁膜の形成の前に半導体層表面を洗浄する工程を
含み、表面洗浄後の半導体層を大気に曝すことなく（即
ち、例えば、半導体層表面の洗浄からゲート絶縁膜形成
工程の開始までの雰囲気を不活性ガス雰囲気若しくは真
空雰囲気とし）、ゲート絶縁膜の形成を実行することが
好ましい。これによって、例えば半導体層としてシリコ
ン半導体基板を用いる場合、大部分が水素で終端され、
極一部がフッ素で終端された表面を有するシリコン半導
体基板の表面にゲート絶縁膜を形成することができ、形
成されたゲート絶縁膜の特性低下あるいは欠陥部分の発
生を防止することができる。Usually, before forming a gate insulating film on the surface of a silicon semiconductor substrate, RCA is used to wash with an NH 4 OH / H 2 O 2 aqueous solution and then with an HCl / H 2 O 2 aqueous solution.
After cleaning the surface of the silicon semiconductor substrate to remove fine particles and metal impurities from the surface, the silicon semiconductor substrate is cleaned with a hydrofluoric acid aqueous solution and pure water. However, when the silicon semiconductor substrate is subsequently exposed to the air, the surface of the silicon semiconductor substrate is contaminated, and moisture and organic substances adhere to the surface of the silicon semiconductor substrate, or Si atoms on the surface of the silicon semiconductor substrate become hydroxyl groups ( O
H) (see, for example, the document "Highly-relia"
ble Gate Oxide Formation for Giga-Scale LSIs by us
ing Closed Wet Cleaning System and Wet Oxidation w
ith Ultra-Dry Unloading ", J. Yugami, et al., Inter
national Electron Device MeetingTechnical Digest 9
5, see pp 855-858). In such a case, when the formation of the gate insulating film is started as it is, moisture or an organic substance or, for example, Si-
OH is taken in and may cause deterioration of characteristics of the formed gate insulating film or generation of a defective portion. In addition, a defect part is a silicon dangling bond (Si
A portion of the gate insulating film containing defects such as -H bonds,
Alternatively, a Si—O—Si bond in which the Si—O—Si bond is compressed by stress or the angle of the Si—O—Si bond is different from the angle of the Si—O—Si bond in the thick or bulk silicon oxide film Means a portion of the gate insulating film. Therefore, in order to avoid such a problem, in the method for manufacturing a p-channel semiconductor device according to the first or second aspect of the present invention, the surface of the semiconductor layer is formed before forming the gate insulating film. A cleaning step, without exposing the semiconductor layer after the surface cleaning to the atmosphere (that is, for example, setting the atmosphere from cleaning of the semiconductor layer surface to the start of the gate insulating film forming step to an inert gas atmosphere or a vacuum atmosphere). It is preferable to form a gate insulating film. Thereby, for example, when a silicon semiconductor substrate is used as a semiconductor layer, most of the semiconductor layer is terminated with hydrogen,
A gate insulating film can be formed on the surface of a silicon semiconductor substrate having a surface partly terminated with fluorine, and deterioration of characteristics of the formed gate insulating film or generation of a defective portion can be prevented.
【００４６】ゲート絶縁膜の形成においてプラズマ酸化
法を採用する場合、プラズマ処理装置の処理室内に水素
ガス及び酸素ガスを導入するが、この際、水素ガスが処
理室内に流入し、系外に流出することによって爆鳴気反
応が生じることを防止するために、処理室内に水素ガス
を導入する前に酸素ガスを導入することが望ましい。然
るに、酸素ガスの処理室内への導入によって半導体層に
酸化膜が形成される虞がある。このような酸化膜はドラ
イ酸化膜であり、加湿酸化法によって形成される酸化膜
よりも特性が劣っている。このようなドライ酸化膜の形
成を確実に防止するためには、例えば、ゲート絶縁膜の
形成開始前に、処理室内に窒素ガス等の不活性ガスで希
釈した水素ガスを先ず導入し、次いで、処理室内に酸素
ガスを導入すればよい。但し、この場合には、爆鳴気反
応の発生を確実に防止するために、水素ガスの濃度を、
水素ガスが酸素ガスと反応して燃焼しないような濃度、
具体的には、空気中での爆轟範囲以下（空気との容量％
で表した場合、１８．３容量％以下）、好ましくは空気
中での燃焼範囲以下（空気との容量％で表した場合、
４．０容量％以下）、あるいは又、酸素中での爆轟範囲
以下（酸素との容量％で表した場合、１５．０容量％以
下）、好ましくは酸素中での燃焼範囲以下（酸素との容
量％で表した場合、４．５容量％以下）となるような濃
度とすることが望ましい。When the plasma oxidation method is employed in forming the gate insulating film, hydrogen gas and oxygen gas are introduced into the processing chamber of the plasma processing apparatus. At this time, the hydrogen gas flows into the processing chamber and flows out of the system. Therefore, it is preferable to introduce oxygen gas before introducing hydrogen gas into the processing chamber in order to prevent a detonation reaction from occurring. However, there is a possibility that an oxide film is formed in the semiconductor layer by introduction of oxygen gas into the treatment chamber. Such an oxide film is a dry oxide film and has inferior characteristics to an oxide film formed by a humidification oxidation method. In order to reliably prevent the formation of such a dry oxide film, for example, before starting the formation of the gate insulating film, a hydrogen gas diluted with an inert gas such as a nitrogen gas is first introduced into the processing chamber, Oxygen gas may be introduced into the treatment chamber. However, in this case, the concentration of the hydrogen gas is set to
Concentration that hydrogen gas reacts with oxygen gas and does not burn,
Specifically, below the detonation range in air (volume% with air
When represented by 18.3% by volume or less, preferably below the combustion range in air (when represented by% by volume with air,
4.0% by volume or less) or below the detonation range in oxygen (15.0% by volume or less when expressed in terms of volume percentage with oxygen), preferably below the combustion range in oxygen (with oxygen). (In terms of volume% of 4.5% by volume or less).
【００４７】本発明においては、金属層の頂面及び側面
を耐酸化性層で被覆した状態で、あるいは又、金属層の
頂面及び側面のそれぞれを耐酸化性層及び耐酸化性膜で
被覆した状態で、シリコン層の側面に残された酸化性ガ
ス透過層を通してシリコン層の側面に酸化膜を形成する
ので、即ち、後酸化処理を行うので、半導体装置の特性
や信頼性の向上を図りつつ、金属層が酸化されることを
防止することができる。しかも、従来の技術と異なり、
Ｈ2Ｏを１０ｐｐｍ〜１０％含むＨ2キャリアガス中で熱
処理を行う必要が無く、通常用いられるｐ型不純物であ
るボロン原子がゲート電極からゲート絶縁膜を通過し、
シリコン半導体基板にまで容易に到達し、ｐチャネル型
半導体装置の閾値電圧を変動させるといった現象の発生
を確実に防止することができる。In the present invention, the top and side surfaces of the metal layer are covered with an oxidation-resistant layer, or alternatively, the top and side surfaces of the metal layer are covered with an oxidation-resistant layer and an oxidation-resistant film, respectively. In this state, an oxide film is formed on the side surface of the silicon layer through the oxidizing gas permeable layer remaining on the side surface of the silicon layer, that is, post-oxidation is performed, thereby improving the characteristics and reliability of the semiconductor device. In addition, the oxidation of the metal layer can be prevented. Moreover, unlike conventional technology,
There is no need to perform heat treatment in an H 2 carrier gas containing 10 ppm to 10% of H 2 O, and boron atoms, which are commonly used p-type impurities, pass through the gate insulating film from the gate electrode,
A phenomenon that easily reaches the silicon semiconductor substrate and fluctuates the threshold voltage of the p-channel semiconductor device can be reliably prevented.
【００４８】[0048]
【発明の実施の形態】以下、図面を参照して、発明の実
施の形態（以下、実施の形態と略称する）に基づき本発
明を説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings based on embodiments of the present invention (hereinafter, abbreviated as embodiments).
【００４９】（実施の形態１）実施の形態１は、本発明
の第１の態様に係る半導体装置の製造方法及びｐチャネ
ル型半導体装置の製造方法に関する。Embodiment 1 Embodiment 1 relates to a method for manufacturing a semiconductor device and a method for manufacturing a p-channel semiconductor device according to the first aspect of the present invention.
【００５０】本発明の実施に適した枚葉方式のプラズマ
処理装置の概念図を図１に示す。このプラズマ処理装置
は、処理室１０と、半導体層（実施の形態１において
は、シリコン半導体基板２０）を載置するステージ１１
と、処理室１０の外部に配設された磁石１３と、処理室
１０の頂部に取り付けられたマイクロ波導波管１４と、
処理室１０の頂部に配設されたガス導入部１６Ａ，１６
Ｂ，１６Ｃから構成されている。処理室１０は、プラズ
マ生成領域１０Ａと、プラズマ処理領域１０Ｂから構成
されており、ステージ１１はプラズマ処理領域１０Ｂに
配されている。また、シリコン半導体基板２０を加熱す
るための加熱手段１２であるランプがステージ１１内に
納められている。マイクロ波導波管１４にはマグネトロ
ン１５が取り付けられ、マグネトロン１５によって１Ｇ
Ｈｚ乃至１００ＧＨｚのマイクロ波（例えば、２．４５
ＧＨｚのマイクロ波）が生成させられ、マイクロ波導波
管１４を介してかかるマイクロ波は処理室１０のプラズ
マ生成領域１０Ａに導入される。更には、ガス導入部１
６Ａ，１６Ｂ，１６Ｃのそれぞれから処理室１０内に水
素ガス、酸素ガス、窒素ガスが導入される。また、処理
室１０の側面に配設されたガス導入部１７から処理室１
０内に不活性ガス（例えば窒素ガス）が導入される。処
理室１０内に導入された各種のガスは、処理室１０の下
部に設けられたガス排気部１８から系外に排気される。
処理室１０の外部には処理室１０内部が結露しないよう
に処理室１０の内部の温度を制御するためのヒータ１９
が配設されている。FIG. 1 shows a conceptual diagram of a single-wafer plasma processing apparatus suitable for carrying out the present invention. The plasma processing apparatus includes a processing chamber 10 and a stage 11 on which a semiconductor layer (a silicon semiconductor substrate 20 in the first embodiment) is mounted.
A magnet 13 disposed outside the processing chamber 10, a microwave waveguide 14 attached to the top of the processing chamber 10,
Gas inlets 16A, 16 provided at the top of the processing chamber 10
B, 16C. The processing chamber 10 includes a plasma generation region 10A and a plasma processing region 10B, and the stage 11 is disposed in the plasma processing region 10B. Further, a lamp as heating means 12 for heating silicon semiconductor substrate 20 is housed in stage 11. A magnetron 15 is attached to the microwave waveguide 14, and a 1 G
Hz to 100 GHz microwave (for example, 2.45
GHz microwave) is generated, and the microwave is introduced into the plasma generation region 10 </ b> A of the processing chamber 10 via the microwave waveguide 14. Further, the gas introduction unit 1
Hydrogen gas, oxygen gas, and nitrogen gas are introduced into the processing chamber 10 from each of 6A, 16B, and 16C. In addition, the processing chamber 1 is supplied from a gas introduction unit 17 disposed on the side of the processing chamber 10.
An inert gas (for example, nitrogen gas) is introduced into the chamber. Various gases introduced into the processing chamber 10 are exhausted out of the system from a gas exhaust unit 18 provided in a lower part of the processing chamber 10.
A heater 19 for controlling the temperature inside the processing chamber 10 is provided outside the processing chamber 10 so that the inside of the processing chamber 10 does not form dew.
Are arranged.
【００５１】プラズマ生成領域１０Ａにおいて、酸素ガ
ス及び水素ガスに１ＧＨｚ乃至１００ＧＨｚのマイクロ
波（例えば、２．４５ＧＨｚのマイクロ波）を照射する
ことによって水蒸気を生成させる。水蒸気の一部はプラ
ズマ状態にある。プラズマ処理領域１０Ｂにおいて、か
かる水蒸気及び水素ガスに、半導体層の表面が晒されて
ゲート絶縁膜が形成され、あるいは又、積層体やゲート
電極を構成するシリコン層の側面が酸化性ガス透過層を
介して曝され、シリコン層の側面に酸化膜が形成され
る。In the plasma generation region 10A, water vapor is generated by irradiating oxygen gas and hydrogen gas with microwaves of 1 GHz to 100 GHz (for example, microwaves of 2.45 GHz). Some of the water vapor is in a plasma state. In the plasma processing region 10B, the surface of the semiconductor layer is exposed to such water vapor and hydrogen gas to form a gate insulating film. And an oxide film is formed on the side surface of the silicon layer.
【００５２】尚、プラズマ酸化法を採用して半導体層の
表面にゲート絶縁膜を形成する場合には、プラズマ生成
領域１０Ａにおいて、水素ガス及び酸素ガスに１ＧＨｚ
乃至１００ＧＨｚのマイクロ波（例えば、２．４５ＧＨ
ｚのマイクロ波）を照射することによって水蒸気を生成
させる。また、プラズマ処理領域１０Ｂにおいて、この
水蒸気を用いて半導体層の表面を酸化し、あるいは又、
シリコン層の側面を酸化する。When the gate insulating film is formed on the surface of the semiconductor layer by using the plasma oxidation method, 1 GHz is applied to the hydrogen gas and the oxygen gas in the plasma generation region 10A.
To 100 GHz microwave (for example, 2.45 GHz
(microwave of z) to generate water vapor. In the plasma processing region 10B, the surface of the semiconductor layer is oxidized using the water vapor, or
Oxidize the sides of the silicon layer.
【００５３】更には、プラズマ窒化処理を行う場合に
は、プラズマ生成領域１０Ａにおいて、窒素系ガスに１
ＧＨｚ乃至１００ＧＨｚのマイクロ波（例えば、２．４
５ＧＨｚのマイクロ波）を照射することによって、励起
状態の窒素分子、窒素分子イオン、窒素原子若しくは窒
素原子イオンを生成させる。また、プラズマ処理領域１
０Ｂにおいて、半導体層の表面に形成されたゲート絶縁
膜の表面を窒化する。Further, when performing the plasma nitriding treatment, the plasma generation region 10A is exposed to 1
GHz to 100 GHz microwave (for example, 2.4 GHz)
Irradiation with microwaves (5 GHz) generates excited nitrogen molecules, nitrogen molecule ions, nitrogen atoms, or nitrogen atom ions. In addition, the plasma processing region 1
At 0B, the surface of the gate insulating film formed on the surface of the semiconductor layer is nitrided.
【００５４】実施の形態１においては、半導体層として
シリコン半導体基板を用いる。また、実施の形態１にお
いては、プラズマ酸化法を採用した。図１に示したプラ
ズマ処理装置を用いた本発明の第１の態様に係る半導体
装置の製造方法及びｐチャネル型半導体装置の製造方法
を、以下、シリコン半導体基板２０等の模式的な一部断
面図である図２〜図６を参照して説明する。In the first embodiment, a silicon semiconductor substrate is used as a semiconductor layer. In the first embodiment, the plasma oxidation method is employed. A method of manufacturing a semiconductor device and a method of manufacturing a p-channel type semiconductor device according to the first embodiment of the present invention using the plasma processing apparatus shown in FIG. This will be described with reference to FIGS.
【００５５】［工程−１００］先ず、リンをドープした
直径８インチのｎ型シリコンウエハ（ＣＺ法にて作製）
であるシリコン半導体基板２０に、公知の方法でＬＯＣ
ＯＳ構造を有する素子分離領域２１を形成し、次いでウ
エルイオン注入、チャネルストップイオン注入、閾値調
整イオン注入を行う。尚、素子分離領域はトレンチ構造
を有していてもよいし、ＬＯＣＯＳ構造とトレンチ構造
の組み合わせであってもよい。その後、ＲＣＡ洗浄によ
りシリコン半導体基板２０の表面の微粒子や金属不純物
を除去し、次いで、０．１％フッ化水素酸水溶液及び純
水によるシリコン半導体基板２０の表面洗浄を行い、シ
リコン半導体基板２０の表面を露出させる（図２の
（Ａ）参照）。尚、シリコン半導体基板２０の表面は大
半が水素で終端しており、極一部がフッ素で終端されて
いる。[Step-100] First, an n-type silicon wafer of 8 inches in diameter doped with phosphorus (prepared by CZ method)
LOC is formed on the silicon semiconductor substrate 20 by a known method.
An element isolation region 21 having an OS structure is formed, and then well ion implantation, channel stop ion implantation, and threshold adjustment ion implantation are performed. Note that the element isolation region may have a trench structure or a combination of a LOCOS structure and a trench structure. Thereafter, fine particles and metal impurities on the surface of the silicon semiconductor substrate 20 are removed by RCA cleaning, and then the surface of the silicon semiconductor substrate 20 is cleaned with a 0.1% aqueous hydrofluoric acid solution and pure water. The surface is exposed (see FIG. 2A). The surface of the silicon semiconductor substrate 20 is mostly terminated with hydrogen, and a very small part is terminated with fluorine.
【００５６】［工程−１１０］次に、シリコン半導体基
板２０を、図１に示したプラズマ処理装置に図示しない
扉から搬入し、ステージ１１に載置した後、ガス導入部
１７から不活性ガス（例えば窒素ガス）を処理室１０内
に導入する。そして、加熱手段１２によってシリコン半
導体基板２０を８００゜Ｃに加熱する。[Step-110] Next, the silicon semiconductor substrate 20 is carried into the plasma processing apparatus shown in FIG. For example, nitrogen gas) is introduced into the processing chamber 10. Then, the silicon semiconductor substrate 20 is heated to 800 ° C. by the heating means 12.
【００５７】そして、半導体層であるシリコン半導体基
板２０の表面にゲート絶縁膜２２を形成する。即ち、希
釈用ガスとしての不活性ガス（例えば窒素ガス）の処理
室１０内への導入を中断し、ガス導入部１６Ａ及びガス
導入部１６Ｂから処理室１０内に水素ガス及び酸素ガス
を導入する。併せて、マグネトロン１５にマイクロ波電
力を供給し、マグネトロン１５にて生成した１ＧＨｚ乃
至１００ＧＨｚのマイクロ波（例えば、２．４５ＧＨｚ
のマイクロ波）をマイクロ波導波管１４を介して処理室
１０のプラズマ生成領域１０Ａに導入する。これによっ
て、即ち、水素ガス及び酸素ガスに電磁波を照射するこ
とによって、上述の式（１−１）〜（１−４）の反応、
及び式（２）、式（３）の反応が生じ、水蒸気が生成す
る。発生した水蒸気は処理室１０の下方に位置するプラ
ズマ処理領域１０Ｂに到達し、加熱手段１２によって加
熱された半導体層（具体的にはシリコン半導体基板２
０）の表面が酸化される。こうして、半導体層の表面に
厚さ２ｎｍのゲート絶縁膜２２を形成することができる
（図２の（Ｂ）参照）。ゲート絶縁膜２２の形成条件
を、以下の表１に例示する。Then, a gate insulating film 22 is formed on the surface of the silicon semiconductor substrate 20, which is a semiconductor layer. That is, introduction of an inert gas (for example, nitrogen gas) as a diluting gas into the processing chamber 10 is interrupted, and hydrogen gas and oxygen gas are introduced into the processing chamber 10 from the gas introduction unit 16A and the gas introduction unit 16B. . At the same time, microwave power is supplied to the magnetron 15 to generate microwaves of 1 GHz to 100 GHz (for example, 2.45 GHz) generated by the magnetron 15.
Is introduced into the plasma generation region 10 </ b> A of the processing chamber 10 via the microwave waveguide 14. Thus, that is, by irradiating the hydrogen gas and the oxygen gas with electromagnetic waves, the reactions of the above-mentioned formulas (1-1) to (1-4)
And the reactions of the formulas (2) and (3) occur, and steam is generated. The generated steam reaches the plasma processing region 10B located below the processing chamber 10 and is heated by the heating means 12 in the semiconductor layer (specifically, the silicon semiconductor substrate 2).
The surface of 0) is oxidized. Thus, a gate insulating film 22 with a thickness of 2 nm can be formed over the surface of the semiconductor layer (see FIG. 2B). The conditions for forming the gate insulating film 22 are exemplified in Table 1 below.
【００５８】［表１］ マイクロ波電力 ：１ｋＷ マイクロ波周波数：２．４５ＧＨｚ 酸素ガス流量 ：１０ＳＬＭ 水素ガス流量 ：０．２ＳＬＭ 基板温度 ：８００゜Ｃ[Table 1] Microwave power: 1 kW Microwave frequency: 2.45 GHz Oxygen gas flow rate: 10 SLM Hydrogen gas flow rate: 0.2 SLM Substrate temperature: 800 ° C.
【００５９】［工程−１２０］その後、半導体層上に、
シリコン層２３Ａ及び金属層２３Ｃを順次形成した後、
金属層２３Ｃ及びシリコン層２３Ａをパターニングし
て、側面にシリコン層２３Ａが露出した積層体を形成す
る。あるいは又、ゲート絶縁膜２２上に、ｐ型不純物を
含むシリコン層２３Ａ、及び金属層２３Ｃが積層されて
成るゲート電極２３を形成する。具体的には、ゲート絶
縁膜２２の形成が完了したならば、マグネトロン１５へ
のマイクロ波電力の供給、処理室１０への水素ガス及び
酸素ガスの導入を中止し、ガス導入部１７から不活性ガ
スを処理室１０内へ導入しながら、シリコン半導体基板
２０を室温まで冷却し、その後、シリコン半導体基板２
０をプラズマ処理装置から搬出する。そして、ｐ型不純
物（例えばボロン）を含んだ厚さ約１００ｎｍのシリコ
ン層２３Ａ（実施の形態１においてはポリシリコン層）
をＣＶＤ法にて全面に製膜する。次いで、厚さ約５ｎｍ
のＷＮから成る反応防止層２３Ｂ、厚さ約１００nｍの
タングステン（Ｗ）から成る金属層２３Ｃを順次、スパ
ッタ法にて形成した後、リソグラフィ技術及びドライエ
ッチング技術に基づき、金属層２３Ｃ、反応防止層２３
Ｂ及びシリコン層２３Ａをパターニングする。こうし
て、図２の（Ｃ）に示すゲート電極２３、あるいは又、
シリコン層２３Ａ及び金属層２３Ｃが積層され、側面に
シリコン層２３Ａが露出した積層体を得ることができ
る。[Step-120] Then, on the semiconductor layer,
After sequentially forming the silicon layer 23A and the metal layer 23C,
The metal layer 23C and the silicon layer 23A are patterned to form a laminate in which the silicon layer 23A is exposed on the side surfaces. Alternatively, a gate electrode 23 is formed on the gate insulating film 22 by stacking a silicon layer 23A containing a p-type impurity and a metal layer 23C. Specifically, when the formation of the gate insulating film 22 is completed, the supply of the microwave power to the magnetron 15 and the introduction of the hydrogen gas and the oxygen gas into the processing chamber 10 are stopped, and the inert gas is While introducing the gas into the processing chamber 10, the silicon semiconductor substrate 20 is cooled to room temperature.
0 is unloaded from the plasma processing apparatus. Then, a silicon layer 23A having a thickness of about 100 nm containing a p-type impurity (for example, boron) (a polysilicon layer in the first embodiment)
Is formed on the entire surface by the CVD method. Then, about 5 nm thick
A reaction preventing layer 23B made of WN and a metal layer 23C made of tungsten (W) having a thickness of about 100 nm are sequentially formed by a sputtering method, and then, based on a lithography technique and a dry etching technique, the metal layer 23C 23
B and the silicon layer 23A are patterned. Thus, the gate electrode 23 shown in FIG.
A stacked body in which the silicon layer 23A and the metal layer 23C are stacked and the silicon layer 23A is exposed on the side surface can be obtained.
【００６０】［工程−１３０］次に、ｐ型不純物（例え
ばボロンやＢＦ2）をイオン注入法にて半導体層（具体
的には、シリコン半導体基板２０）に注入して低濃度の
不純物領域２４を形成する（図３の（Ａ）参照）。場合
によっては、低濃度の不純物領域２４の代わりに、エク
ステンション領域を形成してもよい。その後、導入され
たｐ型不純物を活性化するためのＲＴＡ（Rapid THerma
l Annealing）処理を行う。[Step-130] Next, a p-type impurity (for example, boron or BF 2 ) is implanted into the semiconductor layer (specifically, the silicon semiconductor substrate 20) by an ion implantation method, and the low-concentration impurity region 24 is formed. Is formed (see FIG. 3A). In some cases, an extension region may be formed instead of the low-concentration impurity region 24. Thereafter, RTA (Rapid THerma) for activating the introduced p-type impurities is used.
l Annealing) processing.
【００６１】［工程−１４０］その後、シリコン層２３
Ａの側面を被覆し、且つ、金属層２３Ｃが突出するよう
に、半導体層であるシリコン半導体基板２０上に酸化性
ガス透過層２５を形成する。具体的には、酸化シリコン
（ＳｉＯ2）から成る酸化性ガス透過層２５を全面に、
以下の表２に例示する高密度プラズマＣＶＤ（ＨＤＰ−
ＣＶＤ）法にて形成する（図３の（Ｂ）参照）。尚、形
成方法は、ＨＤＰ−ＣＶＤ法に限定されない。ゲート電
極２３から離れたシリコン半導体基板２０上での酸化性
ガス透過層２５の厚さを、ゲート電極２３を構成するシ
リコン層２３Ａの頂面（シリコン層２３Ａと反応防止層
２３Ｂの界面）のシリコン半導体基板２０からの高さと
概ね等しくする。そして、ゲート電極２３の上方の酸化
性ガス透過層２５が露出し、シリコン半導体基板２０上
の酸化性ガス透過層２５が覆われるように、レジスト層
２６を形成し（図３の（Ｃ）参照）、レジスト層２６で
覆われていない酸化性ガス透過層２５をドライエッチン
グ法にて除去した後、レジスト層２６を除去する（図４
の（Ａ）参照）。ドライエッチング法にて除去された後
の酸化性ガス透過層２５の部分の厚さを、ゲート電極２
３から離れたシリコン半導体基板２０上での酸化性ガス
透過層２５の厚さと略等しくする。[Step-140] Thereafter, the silicon layer 23 is formed.
An oxidizing gas permeable layer 25 is formed on the silicon semiconductor substrate 20 as a semiconductor layer so as to cover the side surface of A and to project the metal layer 23C. Specifically, an oxidizing gas permeable layer 25 made of silicon oxide (SiO 2 ) is
The high-density plasma CVD (HDP-
It is formed by a CVD method (see FIG. 3B). Note that the formation method is not limited to the HDP-CVD method. The thickness of the oxidizing gas permeable layer 25 on the silicon semiconductor substrate 20 apart from the gate electrode 23 is determined by the thickness of the silicon on the top surface of the silicon layer 23A constituting the gate electrode 23 (the interface between the silicon layer 23A and the reaction prevention layer 23B). The height is substantially equal to the height from the semiconductor substrate 20. Then, a resist layer 26 is formed so that the oxidizing gas permeable layer 25 above the gate electrode 23 is exposed and the oxidizing gas permeable layer 25 on the silicon semiconductor substrate 20 is covered (see FIG. 3C). 4), after removing the oxidizing gas permeable layer 25 not covered with the resist layer 26 by dry etching, the resist layer 26 is removed (FIG. 4).
(A)). The thickness of the portion of the oxidizing gas permeable layer 25 removed by the dry etching method is determined by the gate electrode 2
The thickness of the oxidizing gas permeable layer 25 on the silicon semiconductor substrate 20 apart from 3 is made substantially equal.
【００６２】 ［表２］ 使用ガス ：ＳｉＨ4／Ｏ2／Ａｒ＝１５０／２５０／１２５sccm 圧力 ：０．６Ｐａ ＲＦ電力 ：上部１．３ｋＷ／下部３．１ｋＷ バイアス電力：３．１ｋＷ 基板温度 ：３５０゜Ｃ[Table 2] Working gas: SiH 4 / O 2 / Ar = 150/250/125 sccm Pressure: 0.6 Pa RF power: Upper 1.3 kW / Lower 3.1 kW Bias power: 3.1 kW Substrate temperature: 350゜ C
【００６３】［工程−１５０］次に、酸化性ガス透過層
２５から突出した金属層２３Ｃの頂面及び側面を耐酸化
性層２７で被覆する。具体的には、平行平板型のＣＶＤ
装置を用い、以下の表３に例示する条件にて窒化シリコ
ン（ＳｉＮ）から成る耐酸化性層２７を全面に形成する
（図４の（Ｂ）参照）。[Step-150] Next, the top and side surfaces of the metal layer 23C protruding from the oxidizing gas permeable layer 25 are covered with the oxidation resistant layer 27. Specifically, a parallel plate type CVD
Using the apparatus, an oxidation resistant layer 27 made of silicon nitride (SiN) is formed on the entire surface under the conditions exemplified in Table 3 below (see FIG. 4B).
【００６４】 ［表３］ 使用ガス ：ＳｉＨ4／ＮＨ3／Ｎ2＝２９０／１００／４０００sccm 圧力 ：５６５Ｐａ ＲＦ電力 ：６９０Ｗ 基板温度 ：４００゜Ｃ[Table 3] Gas used: SiH 4 / NH 3 / N 2 = 290/100/4000 sccm Pressure: 565 Pa RF power: 690 W Substrate temperature: 400 ° C.
【００６５】［工程−１６０］その後、半導体層である
シリコン半導体基板２０上の酸化性ガス透過層２５を選
択的に除去し、酸化性ガス透過層２５をシリコン層２３
Ａの側面に残す。具体的には、ゲート電極２３の上方の
耐酸化性層２７の突出部を覆うようにレジスト層２８を
形成し（図４の（Ｃ）参照）、かかるレジスト層２８を
エッチング用マスクとして用いて耐酸化性層２７及び酸
化性ガス透過層２５をエッチングした後、レジスト層２
８を除去する（図５の（Ａ）参照）。シリコン層２３Ａ
の側面に、厚さ数十ｎｍ程度の酸化性ガス透過層２５が
残るように、エッチングを行う。[Step-160] Thereafter, the oxidizing gas permeable layer 25 on the silicon semiconductor substrate 20 as a semiconductor layer is selectively removed, and the oxidizing gas permeable layer 25 is replaced with the silicon layer 23.
Leave on the side of A. Specifically, a resist layer 28 is formed so as to cover the protrusion of the oxidation-resistant layer 27 above the gate electrode 23 (see FIG. 4C), and the resist layer 28 is used as an etching mask. After etching the oxidation resistant layer 27 and the oxidizing gas permeable layer 25, the resist layer 2
8 is removed (see FIG. 5A). Silicon layer 23A
Is etched such that the oxidizing gas permeable layer 25 having a thickness of about several tens nm is left on the side surface of the substrate.
【００６６】［工程−１７０］次に、酸化性雰囲気中で
熱処理を行うことによって、即ち、後酸化処理を行うこ
とによって、シリコン層２３Ａの側面に酸化膜２３Ｄを
形成する（図５の（Ｂ）参照）。具体的には、シリコン
半導体基板２０を、図１に示したプラズマ処理装置に図
示しない扉から搬入し、ステージ１１に載置した後、ガ
ス導入部１７から不活性ガス（例えば窒素ガス）を処理
室１０内に導入する。そして、以下の表４に例示する条
件に基づく熱処理を行う。尚、酸化性雰囲気は、乾燥酸
素ガスを含む雰囲気であってもよい。また、水蒸気の生
成方法はプラズマ酸化法に限定されない。水蒸気が酸化
性ガス透過層２５を通過し、シリコン層２３Ａの側面を
酸化し、シリコン層２３Ａの側面に酸化膜２３Ｄが形成
される。尚、シリコン半導体基板２０の表面にも酸化シ
リコン膜が形成されるが、かかる酸化シリコン膜の図示
は省略した。金属層２３Ｃの頂面及び側面が耐酸化性層
で被覆されているので、金属層２３Ｃが酸化されること
が無く、従って、高温の後酸化の雰囲気中に水素ガスを
含ませる必要がないので、水素による増速拡散が生じ、
ボロン原子が一層容易にゲート電極からゲート絶縁膜を
通過し、シリコン半導体基板にまで到達するといった現
象が発生することがない。[Step-170] Next, an oxide film 23D is formed on the side surface of the silicon layer 23A by performing a heat treatment in an oxidizing atmosphere, that is, by performing a post-oxidation treatment (FIG. 5B). )reference). Specifically, the silicon semiconductor substrate 20 is carried into the plasma processing apparatus shown in FIG. 1 from a door (not shown), and is placed on the stage 11, and then the inert gas (for example, nitrogen gas) is processed from the gas introduction unit 17. It is introduced into the room 10. Then, heat treatment is performed under the conditions exemplified in Table 4 below. Note that the oxidizing atmosphere may be an atmosphere containing a dry oxygen gas. Further, the method for generating steam is not limited to the plasma oxidation method. The water vapor passes through the oxidizing gas permeable layer 25, oxidizes the side surface of the silicon layer 23A, and forms an oxide film 23D on the side surface of the silicon layer 23A. Although a silicon oxide film is also formed on the surface of the silicon semiconductor substrate 20, illustration of the silicon oxide film is omitted. Since the top and side surfaces of the metal layer 23C are covered with the oxidation-resistant layer, the metal layer 23C is not oxidized, and therefore it is not necessary to include hydrogen gas in a high temperature post-oxidation atmosphere. , Accelerated diffusion by hydrogen occurs,
The phenomenon that boron atoms pass through the gate insulating film from the gate electrode more easily and reach the silicon semiconductor substrate does not occur.
【００６７】［表４］ マイクロ波電力 ：１０ｋＷ マイクロ波周波数：２．４５ＧＨｚ 酸素ガス流量 ：１０ＳＬＭ 水素ガス流量 ：０．２ＳＬＭ 基板温度 ：８００゜Ｃ[Table 4] Microwave power: 10 kW Microwave frequency: 2.45 GHz Oxygen gas flow rate: 10 SLM Hydrogen gas flow rate: 0.2 SLM Substrate temperature: 800 ° C.
【００６８】［工程−１８０］その後、ゲート電極２３
の側面の耐酸化性層２７及び酸化性ガス透過層２５をＲ
ＩＥ法に基づきエッチングすることによって、耐酸化性
層２７及び酸化性ガス透過層２５から成るサイドウオー
ル２９を形成する（図５の（Ｃ）参照）。次いで、ｐ型
不純物（例えばボロンやＢＦ2）をイオン注入法にて半
導体層（具体的には、シリコン半導体基板２０）に注入
してソース／ドレイン領域３０を形成した後（図６の
（Ａ）参照）、導入されたｐ型不純物を活性化するため
のＲＴＡ処理を行う。低濃度の不純物領域２４によって
挟まれたシリコン半導体基板２０の領域がチャネル形成
領域３１に相当する。その後、全面に層間絶縁層３２を
ＣＶＤ法にて製膜し、ソース／ドレイン領域３０の上方
の層間絶縁層３２に開口部を設け、かかる開口部内を含
む層間絶縁層３２の上に配線材料層をスパッタ法にて形
成し、配線材料層をパターニングすることによって配線
３３を形成し、図６の（Ｂ）に模式的な一部断面図を示
すｐチャネル型半導体装置を得ることができる。尚、開
口部内に、不純物を含有するポリシリコン、金属あるい
は金属化合物から成るコンタクトプラグを形成し、次い
で、層間絶縁層３２の上に配線材料層をスパッタ法にて
形成し、配線材料層をパターニングすることによって配
線３３を形成してもよい。[Step-180] Thereafter, the gate electrode 23
The oxidation resistant layer 27 and the oxidizing gas permeable layer 25 on the side of
By etching based on the IE method, a sidewall 29 including the oxidation resistant layer 27 and the oxidizing gas permeable layer 25 is formed (see FIG. 5C). Next, a source / drain region 30 is formed by implanting a p-type impurity (for example, boron or BF 2 ) into the semiconductor layer (specifically, the silicon semiconductor substrate 20) by an ion implantation method (see FIG. )), An RTA process for activating the introduced p-type impurities is performed. The region of the silicon semiconductor substrate 20 sandwiched between the low-concentration impurity regions 24 corresponds to the channel formation region 31. Thereafter, an interlayer insulating layer 32 is formed on the entire surface by the CVD method, an opening is provided in the interlayer insulating layer 32 above the source / drain region 30, and a wiring material layer is formed on the interlayer insulating layer 32 including the inside of the opening. Is formed by a sputtering method, and the wiring 33 is formed by patterning the wiring material layer, whereby a p-channel semiconductor device whose schematic partial cross-sectional view is shown in FIG. 6B can be obtained. A contact plug made of polysilicon, metal or a metal compound containing impurities is formed in the opening, and then a wiring material layer is formed on the interlayer insulating layer 32 by a sputtering method, and the wiring material layer is patterned. By doing so, the wiring 33 may be formed.
【００６９】（実施の形態２）実施の形態２は、実施の
形態１のｐチャネル型半導体装置の製造方法の変形であ
る。実施の形態２が実施の形態１と相違する点は、［工
程−１１０］に引き続き、プラズマ窒化処理をゲート絶
縁膜２２に対して施す点にある。この点を除き、実施の
形態２は実施の形態１と同様である。Second Embodiment A second embodiment is a modification of the method for manufacturing a p-channel semiconductor device of the first embodiment. The second embodiment is different from the first embodiment in that plasma nitridation is performed on the gate insulating film 22 after [Step-110]. Except for this point, the second embodiment is the same as the first embodiment.
【００７０】具体的には、ゲート絶縁膜の形成完了後、
マグネトロン１５へのマイクロ波電力の供給、処理室１
０への水素ガス及び酸素ガスの導入を中止し、ガス導入
部１７から不活性ガスを処理室１０内へ導入しながら、
シリコン半導体基板２０を室温まで冷却する。次いで、
ガス導入部１７からの不活性ガスの処理室１０内への導
入を中止する。その後、ガス導入部１６Ｃから処理室１
０に、窒素系ガスである窒素ガスを導入する。併せて、
マグネトロン１５にマイクロ波電力を供給し、マグネト
ロン１５にて生成した１ＧＨｚ乃至１００ＧＨｚのマイ
クロ波（例えば、２．４５ＧＨｚのマイクロ波）をマイ
クロ波導波管１４を介して処理室１０のプラズマ生成領
域１０Ａに導入する。これによって、即ち、窒素ガスに
電磁波を照射することによって上述の式（４−１）〜
（４−４）の反応にて生成した励起状態の窒素分子、窒
素分子イオン、窒素原子若しくは窒素原子イオンが処理
室１０の下方に位置するプラズマ処理領域１０Ｂに到達
し、ゲート絶縁膜２２の表面が窒化される。プラズマ窒
化処理の条件を、以下の表５に例示する。尚、シリコン
半導体基板の温度を室温にする理由は、窒化処理におい
て窒素原子がシリコン半導体基板内に拡散することを抑
制するためである。Specifically, after the formation of the gate insulating film is completed,
Supply of microwave power to magnetron 15, processing room 1
While stopping the introduction of hydrogen gas and oxygen gas to 0, and introducing an inert gas from the gas introduction unit 17 into the processing chamber 10,
The silicon semiconductor substrate 20 is cooled to room temperature. Then
The introduction of the inert gas from the gas introduction unit 17 into the processing chamber 10 is stopped. Thereafter, the processing chamber 1 is moved from the gas inlet 16C.
At 0, nitrogen gas, which is a nitrogen-based gas, is introduced. together,
Microwave power is supplied to the magnetron 15, and the microwave of 1 GHz to 100 GHz (for example, the microwave of 2.45 GHz) generated by the magnetron 15 is supplied to the plasma generation region 10 </ b> A of the processing chamber 10 via the microwave waveguide 14. Introduce. Thus, that is, by irradiating the nitrogen gas with electromagnetic waves,
Excited nitrogen molecules, nitrogen molecule ions, nitrogen atoms or nitrogen atom ions generated in the reaction of (4-4) reach the plasma processing region 10 </ b> B located below the processing chamber 10, and the surface of the gate insulating film 22. Is nitrided. Table 5 shows the conditions of the plasma nitriding treatment. The reason for setting the temperature of the silicon semiconductor substrate to room temperature is to suppress diffusion of nitrogen atoms into the silicon semiconductor substrate in the nitriding treatment.
【００７１】［表５］ マイクロ波電力 ：１ｋＷ マイクロ波周波数：２．４５ＧＨｚ 窒素ガス流量 ：０．４ＳＬＭ 圧力 ：０．１６Ｐａ 基板温度 ：室温（２５゜Ｃ）[Table 5] Microwave power: 1 kW Microwave frequency: 2.45 GHz Nitrogen gas flow rate: 0.4 SLM Pressure: 0.16 Pa Substrate temperature: room temperature (25 ° C.)
【００７２】尚、プラズマ窒化処理を行った後、加熱処
理を行ってもよい。具体的には、ガス導入部１６Ｃから
の処理室１０への窒素ガスの導入を中止し、ガス導入部
１７から不活性ガスを処理室１０内へ導入しながら、加
熱手段１２によってシリコン半導体基板２０を８５０゜
Ｃまで昇温する。そして、シリコン半導体基板２０の温
度が８５０゜Ｃに達し、その温度が安定したならば、窒
素ガス流量４ＳＬＭで５分間、加熱処理を行う。この加
熱処理によって、ゲート絶縁膜に生じたダメージの緩和
を図ることができる。After the plasma nitriding, a heat treatment may be performed. Specifically, the introduction of the nitrogen gas into the processing chamber 10 from the gas introduction unit 16C is stopped, and the silicon semiconductor substrate 20 is heated by the heating unit 12 while the inert gas is introduced into the processing chamber 10 from the gas introduction unit 17. To 850 ° C. When the temperature of the silicon semiconductor substrate 20 reaches 850 ° C. and the temperature is stabilized, a heat treatment is performed at a nitrogen gas flow rate of 4 SLM for 5 minutes. By this heat treatment, damage caused on the gate insulating film can be reduced.
【００７３】（実施の形態３）実施の形態３も、実施の
形態１のｐチャネル型半導体装置の製造方法の変形であ
る。実施の形態１においてはシリコン半導体基板２０を
８００゜Ｃに加熱した状態でプラズマ酸化法にてゲート
絶縁膜を形成したが、実施の形態３においては、プラズ
マ酸化法に基づき、２段階の酸化を行う。即ち、ゲート
絶縁膜の形成を、半導体層の表面から半導体層を主に構
成する原子が脱離しない温度にて半導体層の表面にゲー
ト絶縁膜の形成を開始した後、所定の期間、半導体層の
表面から半導体層を主に構成する原子が脱離しない温度
範囲に半導体層を保持してゲート絶縁膜を形成する第１
のゲート絶縁膜形成工程と、半導体層の表面から半導体
層を主に構成する原子が脱離しない温度範囲よりも高い
温度にて、所望の厚さになるまでゲート絶縁膜を更に形
成する第２のゲート絶縁膜形成工程から構成した。尚、
実施の形態３においても図１に示したプラズマ処理装置
を用いる。Third Embodiment A third embodiment is also a modification of the method for manufacturing a p-channel semiconductor device of the first embodiment. In the first embodiment, the gate insulating film is formed by the plasma oxidation method while the silicon semiconductor substrate 20 is heated to 800 ° C., but in the third embodiment, the two-stage oxidation is performed based on the plasma oxidation method. Do. That is, the formation of the gate insulating film is started at a temperature at which atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer. Forming a gate insulating film by holding the semiconductor layer in a temperature range where atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer.
Forming a gate insulating film at a temperature higher than a temperature range in which atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer until a desired thickness is obtained. From the gate insulating film forming step. still,
Embodiment 3 also uses the plasma processing apparatus shown in FIG.
【００７４】［工程−３００］先ず、実施の形態１の
［工程−１００］と同様の工程を実行する。[Step-300] First, the same step as [Step-100] of the first embodiment is performed.
【００７５】［工程−３１０］次に、シリコン半導体基
板２０を、図１に示したプラズマ処理装置に図示しない
扉から搬入し、ステージ１１に載置した後、ガス導入部
１７から不活性ガス（例えば窒素ガス）を処理室１０内
に導入する。そして、加熱手段１２によってシリコン半
導体基板２０を３００゜Ｃに加熱する。尚、この温度に
おいては、半導体層表面のＳｉ−Ｈ結合は切断されな
い。従って、半導体層（実施の形態３においてはシリコ
ン半導体基板２０）の表面に凹凸（荒れ）が生じること
がない。[Step-310] Next, the silicon semiconductor substrate 20 is carried into the plasma processing apparatus shown in FIG. 1 from a door (not shown), and is placed on the stage 11, and then the inert gas ( For example, nitrogen gas) is introduced into the processing chamber 10. Then, the silicon semiconductor substrate 20 is heated to 300 ° C. by the heating means 12. At this temperature, the Si—H bond on the surface of the semiconductor layer is not broken. Therefore, the surface of the semiconductor layer (the silicon semiconductor substrate 20 in the third embodiment) does not have unevenness (roughness).
【００７６】［工程−３２０］その後、希釈用ガスとし
ての不活性ガス（例えば窒素ガス）をガス導入部１７か
ら処理室１０内に導入しながら、ガス導入部１６Ａ及び
ガス導入部１６Ｂから処理室１０内に水素ガス及び酸素
ガスを導入する。併せて、マグネトロン１５にマイクロ
波電力を供給し、マグネトロン１５にて生成した１ＧＨ
ｚ乃至１００ＧＨｚのマイクロ波（例えば、２．４５Ｇ
Ｈｚのマイクロ波）をマイクロ波導波管１４を介して処
理室１０のプラズマ生成領域１０Ａに導入する。これに
よって、水蒸気が生成する。発生した水蒸気は処理室１
０の下方に位置するプラズマ処理領域１０Ｂに到達し、
加熱手段１２によって加熱された半導体層（具体的には
シリコン半導体基板２０）の表面が酸化される。こうし
て、半導体層の表面にゲート絶縁膜（実施の形態３にお
いては酸化シリコン膜）を形成することができる。ゲー
ト絶縁膜の形成条件を、以下の表６に例示する。この第
１のゲート絶縁膜形成工程において、厚さ１ｎｍのゲー
ト絶縁膜を形成する。[Step-320] Then, while introducing an inert gas (for example, nitrogen gas) as a diluting gas into the processing chamber 10 from the gas introducing section 17, the gas is introduced from the gas introducing sections 16A and 16B to the processing chamber. Hydrogen gas and oxygen gas are introduced into 10. At the same time, microwave power is supplied to the magnetron 15 to generate 1 GH generated by the magnetron 15.
microwave of z to 100 GHz (for example, 2.45 G
(Microwave of 1 Hz) is introduced into the plasma generation region 10A of the processing chamber 10 through the microwave waveguide 14. Thereby, steam is generated. The generated steam is in processing chamber 1
0, reaches the plasma processing region 10B located below,
The surface of the semiconductor layer (specifically, the silicon semiconductor substrate 20) heated by the heating means 12 is oxidized. Thus, a gate insulating film (a silicon oxide film in Embodiment 3) can be formed on the surface of the semiconductor layer. Table 6 below exemplifies conditions for forming the gate insulating film. In this first gate insulating film forming step, a gate insulating film having a thickness of 1 nm is formed.
【００７７】［表６］ マイクロ波電力 ：１ｋＷ マイクロ波周波数：２．４５ＧＨｚ 酸素ガス流量 ：１０ＳＬＭ 水素ガス流量 ：０．２ＳＬＭ 不活性ガス流量 ：１０ＳＬＭ 基板温度 ：３００゜Ｃ[Table 6] Microwave power: 1 kW Microwave frequency: 2.45 GHz Oxygen gas flow rate: 10 SLM Hydrogen gas flow rate: 0.2 SLM Inert gas flow rate: 10 SLM Substrate temperature: 300 ° C.
【００７８】［工程−３３０］その後、マグネトロン１
５へのマイクロ波電力の供給、処理室１０への水素ガス
及び酸素ガスの導入を中断し、ガス導入部１７からの不
活性ガスの処理室１０内への導入を継続しながら、加熱
手段１２によってシリコン半導体基板２０を８００゜Ｃ
まで昇温する。尚、半導体層の表面に既に薄いゲート絶
縁膜が形成されているので、この昇温工程において半導
体層（実施の形態３においてはシリコン半導体基板２
０）の表面に凹凸（荒れ）が生じることがない。次い
で、再び、ガス導入部１６Ａ及びガス導入部１６Ｂから
処理室１０内に水素ガス及び酸素ガスを導入する。併せ
て、再び、マグネトロン１５にマイクロ波電力を供給
し、マグネトロン１５にて生成した１ＧＨｚ乃至１００
ＧＨｚのマイクロ波（例えば、２．４５ＧＨｚのマイク
ロ波）をマイクロ波導波管１４を介して処理室１０のプ
ラズマ生成領域１０Ａに導入する。これによって、水蒸
気が生成する。発生した水蒸気は処理室１０の下方に位
置するプラズマ処理領域１０Ｂに到達し、加熱手段１２
によって加熱された半導体層（具体的にはシリコン半導
体基板２０）の表面を更に酸化する。こうして、半導体
層の表面に総厚２ｎｍのゲート絶縁膜を形成する。この
第２のゲート絶縁膜形成工程におけるゲート絶縁膜の形
成条件を、以下の表７に例示する。[Step-330] Then, the magnetron 1
The supply of the microwave power to the processing chamber 5 and the introduction of the hydrogen gas and the oxygen gas into the processing chamber 10 are interrupted, and the introduction of the inert gas from the gas introducing section 17 into the processing chamber 10 is continued. The silicon semiconductor substrate 20 at 800 ° C.
Heat up to Since a thin gate insulating film is already formed on the surface of the semiconductor layer, the semiconductor layer (the silicon semiconductor substrate 2 in the third embodiment)
No unevenness (roughness) occurs on the surface of 0). Next, hydrogen gas and oxygen gas are again introduced into the processing chamber 10 from the gas introduction unit 16A and the gas introduction unit 16B. At the same time, the microwave power is again supplied to the magnetron 15, and the frequency of 1 GHz to 100
A microwave of GHz (for example, a microwave of 2.45 GHz) is introduced into the plasma generation region 10A of the processing chamber 10 through the microwave waveguide 14. Thereby, steam is generated. The generated steam reaches the plasma processing region 10B located below the processing chamber 10 and
The surface of the semiconductor layer (specifically, the silicon semiconductor substrate 20) heated by the above is further oxidized. Thus, a gate insulating film having a total thickness of 2 nm is formed on the surface of the semiconductor layer. Table 7 below shows conditions for forming the gate insulating film in the second gate insulating film forming step.
【００７９】［表７］ マイクロ波電力 ：１ｋＷ マイクロ波周波数：２．４５ＧＨｚ 酸素ガス流量 ：１０ＳＬＭ 水素ガス流量 ：０．２ＳＬＭ 不活性ガス流量 ：１０ＳＬＭ 基板温度 ：８００゜Ｃ[Table 7] Microwave power: 1 kW Microwave frequency: 2.45 GHz Oxygen gas flow rate: 10 SLM Hydrogen gas flow rate: 0.2 SLM Inert gas flow rate: 10 SLM Substrate temperature: 800 ° C.
【００８０】［工程−３４０］以降、実施の形態１の
［工程−１２０］〜［工程−１８０］を実行することに
よって、あるいは又、実施の形態２にて説明したプラズ
マ窒化処理を経た後、実施の形態１の［工程−１２０］
〜［工程−１８０］を実行することによって、ｐチャネ
ル型半導体装置を得ることができる。[Step-340] After that, by performing [Step-120] to [Step-180] of the first embodiment, or after performing the plasma nitriding treatment described in the second embodiment, [Step-120] of the first embodiment
By performing [Step-180], a p-channel semiconductor device can be obtained.
【００８１】（実施の形態４）実施の形態４も、実施の
形態１のｐチャネル型半導体装置の製造方法の変形であ
る。実施の形態４が実施の形態１と相違する点は、半導
体層の表面にゲート絶縁膜を形成した後、形成されたゲ
ート絶縁膜に加熱処理を施す点にある。以下、実施の形
態４のｐチャネル型半導体装置の製造方法を説明する。
尚、実施の形態４においても図１に示したプラズマ処理
装置を用いる。(Embodiment 4) Embodiment 4 is also a modification of the method for manufacturing a p-channel semiconductor device of Embodiment 1. Embodiment 4 is different from Embodiment 1 in that after a gate insulating film is formed on the surface of a semiconductor layer, a heat treatment is performed on the formed gate insulating film. Hereinafter, a method for manufacturing the p-channel semiconductor device of the fourth embodiment will be described.
In the fourth embodiment, the plasma processing apparatus shown in FIG. 1 is used.
【００８２】［工程−４００］実施の形態１の［工程−
１００］〜［工程−１１０］と同様の工程を実行するこ
とによって、半導体層（実施の形態４においてはシリコ
ン半導体基板２０）の表面に厚さ２ｎｍのゲート絶縁膜
を形成する。[Step-400] [Step-400] of Embodiment 1
100] to [Step-110], a 2 nm-thick gate insulating film is formed on the surface of the semiconductor layer (the silicon semiconductor substrate 20 in the fourth embodiment).
【００８３】［工程−４１０］その後、マグネトロン１
５へのマイクロ波電力の供給、処理室１０への水素ガス
及び酸素ガスの導入を中止し、ガス導入部１７からの不
活性ガスの処理室１０内へ導入しながら、加熱手段１２
によってシリコン半導体基板２０を８５０゜Ｃまで昇温
する。次いで、塩化水素ガスを０．１容量％含有する窒
素ガスをガス導入部１７から処理室１０内に導入し、５
分間、加熱処理を行う。これによって、タイムゼロ絶縁
破壊（ＴＺＤＢ）特性及び経時絶縁破壊（ＴＤＤＢ）特
性に優れたゲート絶縁膜を得ることができる。[Step-410] Then, magnetron 1
The supply of the microwave power to the processing chamber 5 and the introduction of the hydrogen gas and the oxygen gas into the processing chamber 10 are stopped.
As a result, the temperature of the silicon semiconductor substrate 20 is raised to 850 ° C. Next, nitrogen gas containing 0.1% by volume of hydrogen chloride gas was introduced into the processing chamber 10 from the gas introduction unit 17,
Heat treatment for minutes. Thereby, a gate insulating film having excellent time-zero dielectric breakdown (TZDB) characteristics and temporal dielectric breakdown (TDDB) characteristics can be obtained.
【００８４】［工程−４２０］その後、ガス導入部１７
からの塩化水素ガスを０．１容量％含有する窒素ガスの
処理室１０への導入を中止し、ガス導入部１７から不活
性ガス（例えば窒素ガス）を処理室１０へ導入する。以
降、実施の形態１の［工程−１２０］〜［工程−１８
０］を実行することによって、あるいは又、実施の形態
２にて説明したプラズマ窒化処理を経た後、実施の形態
１の［工程−１２０］〜［工程−１８０］を実行するこ
とによって、ｐチャネル型半導体装置を得ることができ
る。また、実施の形態４の加熱処理を、実施の形態３の
２段階のゲート絶縁膜形成工程に加えてもよい。[Step-420] Then, the gas introduction unit 17
The introduction of nitrogen gas containing 0.1% by volume of hydrogen chloride gas into the processing chamber 10 is stopped, and an inert gas (for example, nitrogen gas) is introduced into the processing chamber 10 from the gas introduction unit 17. Hereinafter, [Step-120] to [Step-18] of Embodiment 1
0], or by performing [Step-120] to [Step-180] of the first embodiment after the plasma nitridation processing described in the second embodiment. A semiconductor device can be obtained. Further, the heat treatment of Embodiment 4 may be added to the two-step gate insulating film forming step of Embodiment 3.
【００８５】（実施の形態５）実施の形態５も、実施の
形態１のｐチャネル型半導体装置の製造方法の変形であ
る。実施の形態５が実施の形態１と相違する点は、ゲー
ト絶縁膜の形成にパイロジェニック酸化法を採用した点
にある。(Fifth Embodiment) A fifth embodiment is also a modification of the method of manufacturing the p-channel semiconductor device of the first embodiment. The fifth embodiment is different from the first embodiment in that a pyrogenic oxidation method is used for forming a gate insulating film.
【００８６】パイロジェニック酸化法に基づき酸化シリ
コン膜を形成するための縦型方式の酸化膜形成装置の概
念図を図７に示す。この縦型方式の酸化膜形成装置は、
垂直方向に保持された石英製の二重管構造の酸化炉５０
（処理室に相当する）と、酸化炉５０へ湿式ガス及び／
ガスを導入するためのガス導入部５２と、酸化炉５０か
ら湿式ガス及び／ガスを排気するガス排気部５３と、Ｓ
ｉＣから成る円筒状の均熱管５６を介して酸化炉５０内
を所定の雰囲気温度に保持するためのヒータ５４と、基
板搬出入部６０と、基板搬出入部６０へ窒素ガス等の不
活性ガスを導入するためのガス導入部６１と、基板搬出
入部６０からガスを排気するガス排気部６２と、酸化炉
５０と基板搬出入部６０とを仕切るシャッター５５と、
シリコン半導体基板２０を酸化炉５０内に搬入出するた
めのエレベータ機構６３から構成されている。エレベー
タ機構６３には、シリコン半導体基板２０を載置するた
めの石英ボート６４が取り付けられている。また、燃焼
室７０に供給された水素ガスを酸素ガスと、燃焼室７０
内で高温にて混合し、燃焼させることによって、湿式ガ
スを生成させる。かかる湿式ガスは、配管７１、ガス流
路５１及びガス導入部５２を介して酸化炉５０内に導入
される。尚、ガス流路５１は、二重管構造の酸化炉５０
の内壁及び外壁の間の空間に相当する。FIG. 7 is a conceptual diagram of a vertical type oxide film forming apparatus for forming a silicon oxide film based on the pyrogenic oxidation method. This vertical type oxide film forming apparatus
Oxidizing furnace 50 of double tube structure made of quartz held vertically
(Corresponding to a processing chamber) and the wet gas and / or
A gas introduction unit 52 for introducing gas, a gas exhaust unit 53 for exhausting wet gas and / or gas from the oxidation furnace 50,
A heater 54 for maintaining the inside of the oxidizing furnace 50 at a predetermined atmospheric temperature through a cylindrical heat equalizing tube 56 made of iC, a substrate carrying-in / out part 60, and an inert gas such as a nitrogen gas are introduced into the substrate carrying-in / out part 60. A gas introduction unit 61 for exhausting gas, a gas exhaust unit 62 for exhausting gas from the substrate loading / unloading unit 60, a shutter 55 for separating the oxidation furnace 50 and the substrate loading / unloading unit 60,
An elevator mechanism 63 is provided for carrying the silicon semiconductor substrate 20 into and out of the oxidation furnace 50. A quartz boat 64 for mounting the silicon semiconductor substrate 20 is attached to the elevator mechanism 63. Further, the hydrogen gas supplied to the combustion chamber 70 is replaced with the oxygen gas,
A wet gas is generated by mixing and burning at a high temperature in the furnace. The wet gas is introduced into the oxidation furnace 50 via the pipe 71, the gas flow path 51, and the gas introduction unit 52. The gas flow path 51 is provided in the oxidation furnace 50 having a double pipe structure.
Corresponds to the space between the inner wall and the outer wall.
【００８７】図７に示した縦型方式の酸化膜形成装置を
使用した、パイロジェニック酸化法に基づくゲート絶縁
膜の形成方法の概要を、以下、説明する。An outline of a method of forming a gate insulating film based on a pyrogenic oxidation method using the vertical type oxide film forming apparatus shown in FIG. 7 will be described below.
【００８８】［工程−５００］先ず、実施の形態１の
［工程−１００］と同様の工程を実行する。[Step-500] First, the same step as [Step-100] of the first embodiment is performed.
【００８９】［工程−５１０］配管７２、燃焼室７０、
配管７１、ガス流路５１及びガス導入部５２を介して酸
化炉５０へ窒素ガスを導入し、酸化炉５０内を窒素ガス
雰囲気とし、且つ、均熱管５６を介してヒータ５４によ
って酸化炉５０の雰囲気温度を７００゜Ｃ前後に保持す
る。この状態においては、シャッター５５は閉じてお
く。基板搬出入部６０は大気に解放された状態である。
そして、基板搬出入部６０にシリコン半導体基板２０を
搬入し、石英ボート６４にシリコン半導体基板２０を載
置する。基板搬出入部６０へのシリコン半導体基板２０
の搬入が完了した後、図示しない扉を閉め、基板搬出入
部６０にガス導入部６１から窒素ガスを導入し、ガス排
気部６２から排出し、基板搬出入部６０内を窒素ガス雰
囲気とする。[Step-510] Piping 72, combustion chamber 70,
Nitrogen gas is introduced into the oxidation furnace 50 through a pipe 71, a gas flow path 51, and a gas introduction unit 52, and the inside of the oxidation furnace 50 is set to a nitrogen gas atmosphere. The ambient temperature is maintained at around 700 ° C. In this state, the shutter 55 is kept closed. The substrate loading / unloading section 60 is open to the atmosphere.
Then, the silicon semiconductor substrate 20 is loaded into the substrate loading / unloading section 60, and the silicon semiconductor substrate 20 is placed on the quartz boat 64. Silicon semiconductor substrate 20 to substrate carry-in / out section 60
Is completed, the door (not shown) is closed, a nitrogen gas is introduced into the substrate carrying-in / out section 60 from the gas introduction section 61, and the gas is exhausted from the gas exhausting section 62, and the inside of the substrate carrying-in / out section 60 is set to a nitrogen gas atmosphere.
【００９０】［工程−５２０］基板搬出入部６０内が十
分に窒素ガス雰囲気となった時点で、シャッター５５を
開き、エレベータ機構６３を作動させて石英ボート６４
を上昇させ、シリコン半導体基板２０を酸化炉５０内に
搬入する。エレベータ機構６３が最上昇位置に辿り着く
と、石英ボート６４の基部によって酸化炉５０と基板搬
出入部６０との間は連通しなくなる。[Step-520] When the inside of the substrate loading / unloading section 60 has a sufficient nitrogen gas atmosphere, the shutter 55 is opened and the elevator mechanism 63 is operated to operate the quartz boat 64.
Is raised, and the silicon semiconductor substrate 20 is carried into the oxidation furnace 50. When the elevator mechanism 63 reaches the highest position, the base of the quartz boat 64 stops communication between the oxidation furnace 50 and the substrate loading / unloading section 60.
【００９１】［工程−５３０］その後、窒素ガス雰囲気
の酸化炉５０の雰囲気温度を昇温し、８００〜９００゜
Ｃとする。そして、配管７２，７３を介して燃焼室７０
内に酸素ガス及び水素ガスを供給し、水素ガスを酸素ガ
スと燃焼室７０内で高温にて混合し、燃焼させることに
よって生成した湿式ガスを、配管７１、ガス流路５１及
びガス導入部５２を介して酸化炉５０へ導入し、ガス排
気部５３から排気する。これによって、シリコン半導体
基板２０の表面にゲート絶縁膜が形成される。尚、燃焼
室７０内の温度を、例えばヒータ（図示せず）によって
７００〜９００゜Ｃに保持する。パイロジェニック酸化
法における条件を、以下の表８に例示する。[Step-530] Thereafter, the ambient temperature of the oxidation furnace 50 in a nitrogen gas atmosphere is increased to 800 to 900 ° C. And, through the pipes 72 and 73, the combustion chamber 70
An oxygen gas and a hydrogen gas are supplied into the inside, and the wet gas generated by mixing the hydrogen gas and the oxygen gas at a high temperature in the combustion chamber 70 and burning the mixture is supplied to a pipe 71, a gas flow path 51, and a gas introduction section 52. The gas is introduced into the oxidation furnace 50 through the gas exhaust unit 53 and exhausted from the gas exhaust unit 53. Thus, a gate insulating film is formed on the surface of the silicon semiconductor substrate 20. The temperature in the combustion chamber 70 is maintained at 700 to 900 ° C. by, for example, a heater (not shown). Table 8 below shows conditions in the pyrogenic oxidation method.
【００９２】［表８］ 水素ガス流量：５ＳＬＭ 酸素ガス流量：１０ＳＬＭ 燃焼温度 ：７５０゜Ｃ[Table 8] Hydrogen gas flow rate: 5 SLM Oxygen gas flow rate: 10 SLM Combustion temperature: 750 ° C
【００９３】［工程−５４０］所望の厚さのゲート絶縁
膜を形成した後、燃焼室７０内への酸素ガス及び水素ガ
スの供給を中止し、次いで、酸化炉５０内に窒素ガス等
の不活性ガスを導入しながら、酸化炉５０の雰囲気温度
を７００゜Ｃ前後まで降温し、次いで、エレベータ機構
６３を動作させて石英ボート６４を下降させ、次いで、
基板搬出入部６０からシリコン半導体基板２０を搬出す
る。[Step-540] After a gate insulating film having a desired thickness is formed, supply of oxygen gas and hydrogen gas into the combustion chamber 70 is stopped. While introducing the active gas, the ambient temperature of the oxidation furnace 50 was lowered to about 700 ° C., and then the elevator mechanism 63 was operated to lower the quartz boat 64,
The silicon semiconductor substrate 20 is carried out from the substrate carrying-in / out section 60.
【００９４】［工程−５５０］以降、実施の形態１の
［工程−１２０］〜［工程−１８０］を実行することに
よって、あるいは又、実施の形態２にて説明したプラズ
マ窒化処理を経た後、実施の形態１の［工程−１２０］
〜［工程−１８０］を実行することによって、ｐチャネ
ル型半導体装置を得ることができる。尚、実施の形態５
のパイロジェニック酸化法に基づき、実施の形態３にて
説明した２段階のゲート絶縁膜形成工程を実行してもよ
いし、更には、実施の形態４にて説明した加熱処理を加
えてもよい。また、実施の形態１の［工程−１７０］に
おける酸化性雰囲気をパイロジェニック酸化法に基づき
形成してもよい。金属層２３Ｃの頂面及び側面が耐酸化
性層で被覆されているので、金属層２３Ｃが酸化される
ことが無く、従って、高温の後酸化の雰囲気中に水素ガ
スを含ませる必要がないので、水素による増速拡散が生
じ、ボロン原子が一層容易にゲート電極からゲート絶縁
膜を通過し、シリコン半導体基板にまで到達するといっ
た現象が発生することがない。[Step-550] After that, by performing [Step-120] to [Step-180] of the first embodiment, or after performing the plasma nitriding treatment described in the second embodiment, [Step-120] of the first embodiment
By performing [Step-180], a p-channel semiconductor device can be obtained. Embodiment 5
The two-step gate insulating film forming process described in the third embodiment may be executed based on the pyrogenic oxidation method, or the heat treatment described in the fourth embodiment may be added. . Further, the oxidizing atmosphere in [Step-170] of the first embodiment may be formed based on a pyrogenic oxidation method. Since the top and side surfaces of the metal layer 23C are covered with the oxidation-resistant layer, the metal layer 23C is not oxidized, and therefore it is not necessary to include hydrogen gas in a high temperature post-oxidation atmosphere. In addition, accelerated diffusion by hydrogen does not occur, and the phenomenon that boron atoms more easily pass through the gate insulating film from the gate electrode and reach the silicon semiconductor substrate does not occur.
【００９５】（実施の形態６）実施の形態６は、本発明
の第２の態様に係る半導体装置の製造方法及びｐチャネ
ル型半導体装置の製造方法に関する。(Embodiment 6) Embodiment 6 relates to a method for manufacturing a semiconductor device and a method for manufacturing a p-channel semiconductor device according to the second aspect of the present invention.
【００９６】実施の形態６においても、半導体層として
シリコン半導体基板を用いた。また、実施の形態６にお
いても、プラズマ酸化法を採用した。図１に示したプラ
ズマ処理装置を用いた本発明の第６の態様に係る半導体
装置の製造方法及びｐチャネル型半導体装置の製造方法
を、以下、シリコン半導体基板２０等の模式的な一部断
面図である図８〜図１１を参照して説明する。Also in the sixth embodiment, a silicon semiconductor substrate was used as a semiconductor layer. Also, in the sixth embodiment, the plasma oxidation method is employed. A method for manufacturing a semiconductor device and a method for manufacturing a p-channel semiconductor device according to the sixth embodiment of the present invention using the plasma processing apparatus shown in FIG. This will be described with reference to FIGS.
【００９７】［工程−６００］先ず、実施の形態１の
［工程−１００］及び［工程−１１０］と同様の工程を
実行する。[Step-600] First, the same steps as [Step-100] and [Step-110] of the first embodiment are performed.
【００９８】［工程−６１０］その後、半導体層上に、
シリコン層２３Ａ、金属層２３Ｃ及び耐酸化性層４０を
順次形成した後、耐酸化性層４０、金属層２３Ｃ及びシ
リコン層２３Ａをパターニングして、側面にシリコン層
２３Ａが露出した積層体を形成する。あるいは又、ゲー
ト絶縁膜２２上に、ｐ型不純物を含むシリコン層２３
Ａ、金属層２３Ｃ、及び耐酸化性層４０が積層されたゲ
ート電極１２３を形成する。具体的には、ゲート絶縁膜
２２の形成が完了したならば、マグネトロン１５へのマ
イクロ波電力の供給、処理室１０への水素ガス及び酸素
ガスの導入を中止し、ガス導入部１７から不活性ガスを
処理室１０内へ導入しながら、シリコン半導体基板２０
を室温まで冷却し、その後、シリコン半導体基板２０を
プラズマ処理装置から搬出する。そして、ｐ型不純物
（例えばボロン）を含んだ厚さ約１００ｎｍのシリコン
層２３Ａ（実施の形態１においてはポリシリコン層）を
ＣＶＤ法にて全面に製膜する。次いで、厚さ約５ｎｍの
ＷＮから成る反応防止層２３Ｂ、厚さ約１００nｍのタ
ングステンから成る金属層２３Ｃ、厚さ約１００ｎｍの
窒化シリコン（ＳｉＮ）から成る耐酸化性層４０を順次
形成した後、リソグラフィ技術及びドライエッチング技
術に基づき、耐酸化性層４０、金属層２３Ｃ、反応防止
層２３Ｂ及びシリコン層２３Ａをパターニングする。こ
うして、図８の（Ａ）に示すように、ゲート電極１２
３、あるいは又、シリコン層２３Ａ、金属層２３Ｃ及び
耐酸化性層４０が積層され、側面にシリコン層２３Ａが
露出した積層体を得ることができる。[Step-610] Then, on the semiconductor layer,
After the silicon layer 23A, the metal layer 23C, and the oxidation-resistant layer 40 are sequentially formed, the oxidation-resistant layer 40, the metal layer 23C, and the silicon layer 23A are patterned to form a laminate in which the silicon layer 23A is exposed on side surfaces. . Alternatively, a silicon layer 23 containing a p-type impurity is formed on the gate insulating film 22.
A, a gate electrode 123 on which the metal layer 23C and the oxidation-resistant layer 40 are stacked is formed. Specifically, when the formation of the gate insulating film 22 is completed, the supply of the microwave power to the magnetron 15 and the introduction of the hydrogen gas and the oxygen gas into the processing chamber 10 are stopped, and the inert gas is While introducing gas into the processing chamber 10, the silicon semiconductor substrate 20
Is cooled to room temperature, and then the silicon semiconductor substrate 20 is carried out of the plasma processing apparatus. Then, a silicon layer 23A (polysilicon layer in the first embodiment) having a thickness of about 100 nm containing a p-type impurity (for example, boron) is formed on the entire surface by the CVD method. Next, a reaction prevention layer 23B made of WN having a thickness of about 5 nm, a metal layer 23C made of tungsten having a thickness of about 100 nm, and an oxidation resistant layer 40 made of silicon nitride (SiN) having a thickness of about 100 nm are sequentially formed. The oxidation resistant layer 40, the metal layer 23C, the reaction prevention layer 23B, and the silicon layer 23A are patterned based on the lithography technique and the dry etching technique. Thus, as shown in FIG.
3, or alternatively, a laminate in which the silicon layer 23A, the metal layer 23C, and the oxidation-resistant layer 40 are laminated and the silicon layer 23A is exposed on the side surface can be obtained.
【００９９】［工程−６２０］次に、実施の形態１の
［工程−１３０］と同様の工程を実行することによっ
て、シリコン半導体基板２０に低濃度の不純物領域２４
を形成する（図８の（Ｂ）参照）。場合によっては、低
濃度の不純物領域２４の代わりに、エクステンション領
域を形成してもよい。[Step-620] Next, by performing the same step as [Step-130] of the first embodiment, the low concentration impurity region 24 is formed in the silicon semiconductor substrate 20.
Is formed (see FIG. 8B). In some cases, an extension region may be formed instead of the low-concentration impurity region 24.
【０１００】［工程−６３０］その後、シリコン層２３
Ａの側面を被覆し、且つ、耐酸化性層４０及び金属層２
３Ｃが突出するように、半導体層であるシリコン半導体
基板２０上に酸化性ガス透過層２５を形成する。具体的
には、酸化シリコン（ＳｉＯ2）から成る酸化性ガス透
過層２５を全面に、表２に例示した高密度プラズマＣＶ
Ｄ（ＨＤＰ−ＣＶＤ）法にて形成する（図８の（Ｃ）参
照）。ゲート電極１２３から離れたシリコン半導体基板
２０上での酸化性ガス透過層２５の厚さを、ゲート電極
１２３を構成するシリコン層２３Ａの頂面（シリコン層
２３Ａと反応防止層２３Ｂの界面）のシリコン半導体基
板２０からの高さと概ね等しくする。そして、ゲート電
極１２３の上方の酸化性ガス透過層２５が露出し、シリ
コン半導体基板２０上の酸化性ガス透過層２５が覆われ
るように、レジスト層２６を形成し（図９の（Ａ）参
照）、レジスト層２６で覆われていない酸化性ガス透過
層２５をドライエッチング法にて除去した後、レジスト
層２６を除去する（図９の（Ｂ）参照）。ドライエッチ
ング法にて除去された後の酸化性ガス透過層２５の部分
の厚さを、ゲート電極１２３から離れたシリコン半導体
基板２０上での酸化性ガス透過層２５の厚さと略等しく
する。[Step-630] Then, the silicon layer 23
A, and the oxidation-resistant layer 40 and the metal layer 2
An oxidizing gas permeable layer 25 is formed on a silicon semiconductor substrate 20 which is a semiconductor layer so that 3C protrudes. Specifically, an oxidizing gas-permeable layer 25 made of silicon oxide (SiO 2 )
It is formed by a D (HDP-CVD) method (see FIG. 8C). The thickness of the oxidizing gas permeable layer 25 on the silicon semiconductor substrate 20 away from the gate electrode 123 is determined by the thickness of the silicon on the top surface of the silicon layer 23A constituting the gate electrode 123 (the interface between the silicon layer 23A and the reaction prevention layer 23B) The height from the semiconductor substrate 20 is substantially equal. Then, a resist layer 26 is formed so that the oxidizing gas permeable layer 25 above the gate electrode 123 is exposed and the oxidizing gas permeable layer 25 on the silicon semiconductor substrate 20 is covered (see FIG. 9A). After removing the oxidizing gas permeable layer 25 not covered with the resist layer 26 by dry etching, the resist layer 26 is removed (see FIG. 9B). The thickness of the portion of the oxidizing gas permeable layer 25 after being removed by the dry etching method is made substantially equal to the thickness of the oxidizing gas permeable layer 25 on the silicon semiconductor substrate 20 apart from the gate electrode 123.
【０１０１】［工程−６４０］次に、酸化性ガス透過層
２５から突出した金属層２３Ｃの側面を耐酸化性膜４１
で被覆する（図９の（Ｃ）参照）。具体的には、平行平
板型のＣＶＤ装置を用い、表３に例示した条件にて窒化
シリコン（ＳｉＮ）層を全面に形成した後、窒化シリコ
ン層をエッチバックすることによって、酸化性ガス透過
層２５から突出した金属層２３Ｃの側面を窒化シリコン
（ＳｉＮ）から成る耐酸化性膜４１で被覆することがで
きる。[Step-640] Next, the side surface of the metal layer 23C protruding from the oxidizing gas permeable layer 25 is
(See FIG. 9C). Specifically, a silicon nitride (SiN) layer is formed on the entire surface under the conditions exemplified in Table 3 using a parallel plate type CVD apparatus, and then the silicon nitride layer is etched back to form an oxidizing gas permeable layer. The side surface of the metal layer 23C protruding from 25 can be covered with an oxidation-resistant film 41 made of silicon nitride (SiN).
【０１０２】［工程−６５０］その後、耐酸化性膜４１
をエッチング用マスクとして用いて、半導体層であるシ
リコン半導体基板２０上の酸化性ガス透過層２５をドラ
イエッチング法にて選択的に除去し、酸化性ガス透過層
２５をシリコン層２３Ａの側面に残す（図１０の（Ａ）
参照）。シリコン層２３Ａの側面に、厚さ数十ｎｍ程度
の酸化性ガス透過層２５が残るように、エッチングを行
う。[Step-650] Then, the oxidation-resistant film 41 is formed.
Is used as an etching mask, the oxidizing gas permeable layer 25 on the silicon semiconductor substrate 20, which is a semiconductor layer, is selectively removed by dry etching, leaving the oxidizing gas permeable layer 25 on the side surface of the silicon layer 23A. ((A) of FIG. 10)
reference). Etching is performed so that the oxidizing gas permeable layer 25 having a thickness of about several tens nm is left on the side surface of the silicon layer 23A.
【０１０３】［工程−６６０］次に、実施の形態１の
［工程−１７０］と同様にして、酸化性雰囲気中で熱処
理を行うことによって、即ち、後酸化処理を行うことに
よって、シリコン層２３Ａの側面に酸化膜２３Ｄを形成
する（図１０の（Ｂ）参照）。尚、シリコン半導体基板
２０の表面にも酸化シリコン膜が形成されるが、かかる
酸化シリコン膜の図示は省略した。[Step-660] Next, in the same manner as in [Step-170] of the first embodiment, the silicon layer 23A is subjected to a heat treatment in an oxidizing atmosphere, that is, by performing a post-oxidation treatment. (See FIG. 10B). Although a silicon oxide film is also formed on the surface of the silicon semiconductor substrate 20, illustration of the silicon oxide film is omitted.
【０１０４】［工程−６７０］その後、ｐ型不純物（例
えばボロンやＢＦ2）をイオン注入法にて半導体層（具
体的には、シリコン半導体基板２０）に注入してソース
／ドレイン領域３０を形成した後（図１１の（Ａ）参
照）、導入されたｐ型不純物を活性化するためのＲＴＡ
処理を行う。低濃度の不純物領域２４によって挟まれた
シリコン半導体基板２０の領域がチャネル形成領域３１
に相当する。その後、全面に層間絶縁層３２をＣＶＤ法
にて製膜し、ソース／ドレイン領域３０の上方の層間絶
縁層３２に開口部を設け、かかる開口部内を含む層間絶
縁層３２の上に配線材料層をスパッタ法にて形成し、配
線材料層をパターニングすることによって配線３３を形
成し、図１１の（Ｂ）に模式的な一部断面図を示すｐチ
ャネル型半導体装置を得ることができる。尚、開口部内
に、不純物を含有するポリシリコン、金属あるいは金属
化合物から成るコンタクトプラグを形成し、次いで、層
間絶縁層３２の上に配線材料層をスパッタ法にて形成
し、配線材料層をパターニングすることによって配線３
３を形成してもよい。[Step-670] Thereafter, source / drain regions 30 are formed by implanting p-type impurities (for example, boron or BF 2 ) into the semiconductor layer (specifically, the silicon semiconductor substrate 20) by ion implantation. (See FIG. 11A), RTA for activating the introduced p-type impurities.
Perform processing. The region of the silicon semiconductor substrate 20 sandwiched between the low concentration impurity regions 24 is a channel forming region 31
Is equivalent to Thereafter, an interlayer insulating layer 32 is formed on the entire surface by the CVD method, an opening is provided in the interlayer insulating layer 32 above the source / drain region 30, and a wiring material layer is formed on the interlayer insulating layer 32 including the inside of the opening. Is formed by a sputtering method, and the wiring 33 is formed by patterning the wiring material layer, whereby a p-channel semiconductor device whose schematic partial cross-sectional view is shown in FIG. 11B can be obtained. A contact plug made of polysilicon, metal or a metal compound containing impurities is formed in the opening, and then a wiring material layer is formed on the interlayer insulating layer 32 by a sputtering method, and the wiring material layer is patterned. By doing the wiring 3
3 may be formed.
【０１０５】尚、実施の形態２〜実施の形態５にて説明
した実施の形態１の各種変形例を、実施の形態６の半導
体装置の製造方法及びｐチャネル型半導体装置の製造方
法に適用することができる。Various modifications of the first embodiment described in the second to fifth embodiments are applied to the semiconductor device manufacturing method and the p-channel type semiconductor device manufacturing method of the sixth embodiment. be able to.
【０１０６】以上、本発明を好ましい実施の形態に基づ
き説明したが、本発明はこれらの実施の形態に限定され
るものではない。実施の形態にて説明した各種の条件や
プラズマ処理装置の構造は例示であり、適宜変更するこ
とができる。Although the present invention has been described based on the preferred embodiments, the present invention is not limited to these embodiments. The various conditions and the structure of the plasma processing apparatus described in the embodiment are merely examples, and can be changed as appropriate.
【０１０７】例えば、実施の形態３の［工程−３３０］
において、マグネトロン１５へのマイクロ波電力の供
給、処理室１０への水素ガス及び酸素ガスの導入を中止
することなく加熱手段１２によってシリコン半導体基板
２０を８００゜Ｃまで昇温してもよい。また、実施の形
態４の［工程−４１０］において、不活性ガス（例えば
窒素ガス）をガス導入部１７から処理室１０内に導入し
つつシリコン半導体基板２０の温度を加熱手段１２によ
って８５０゜Ｃまで昇温したが、その代わりに、例えば
塩化水素ガスを０．１容量％含有する不活性ガス（例え
ば窒素ガス）をガス導入部１７から処理室１０内に導入
しつつ、シリコン半導体基板２０の温度を加熱手段１２
によって８５０゜Ｃまで昇温してもよい。更には、第１
のゲート絶縁膜形成工程、昇温工程、第２のゲート絶縁
膜形成工程のそれぞれにおける雰囲気に、例えば塩化水
素ガスを含ませてもよい。For example, [Step-330] of the third embodiment.
In the above, the silicon semiconductor substrate 20 may be heated to 800 ° C. by the heating means 12 without stopping the supply of the microwave power to the magnetron 15 and the introduction of the hydrogen gas and the oxygen gas into the processing chamber 10. Further, in [Step-410] of the fourth embodiment, the temperature of the silicon semiconductor substrate 20 is increased to 850 ° C. by the heating unit 12 while introducing an inert gas (for example, nitrogen gas) from the gas introduction unit 17 into the processing chamber 10. Temperature, but instead, for example, an inert gas (for example, nitrogen gas) containing 0.1% by volume of hydrogen chloride gas is introduced into the processing chamber 10 from the gas introduction unit 17 while the silicon semiconductor substrate 20 Heating means 12
To 850 ° C. by heating. Furthermore, the first
For example, a hydrogen chloride gas may be contained in the atmosphere in each of the gate insulating film forming step, the temperature raising step, and the second gate insulating film forming step.
【０１０８】実施の形態においては、専らシリコン半導
体基板の表面に絶縁膜を形成したが、本発明に基づき、
基板の上に製膜されたエピタキシャルシリコン層にｐチ
ャネル型半導体装置を形成することもできるし、基板の
上に形成された絶縁層の上に製膜されたポリシリコン層
あるいはアモルファスシリコン層等にｐチャネル型半導
体装置を形成することもできる。In the embodiment, the insulating film is formed exclusively on the surface of the silicon semiconductor substrate.
A p-channel semiconductor device can be formed on an epitaxial silicon layer formed on a substrate, or a polysilicon layer or an amorphous silicon layer formed on an insulating layer formed on a substrate. A p-channel semiconductor device can also be formed.
【０１０９】あるいは又、ＳＯＩ層にｐチャネル型半導
体装置を形成してもよい。尚、ＳＯＩ型半導体装置にお
ける素子分離領域は、以下の方法で形成することができ
る。 （ａ）半導体層上にパッド酸化膜及び窒化シリコン膜を
形成し、窒化シリコン膜及びパッド酸化膜をパターニン
グすることによって、素子分離領域形成用のマスクを形
成し、かかる素子分離領域形成用のマスクを用いて半導
体層を熱酸化することで素子分離領域を形成する、所謂
ＬＯＣＯＳ法 （ｂ）半導体層をパターニングすることによってトレン
チを半導体層に形成した後、トレンチ内を絶縁材料で埋
め込む、所謂ＳＴＩ（Shallow Trench Isolation）法 （ｃ）前述のあるいはの方法に基づき基板を準備す
る場合、予め、半導体基板にトレンチを形成し、かかる
トレンチ内を絶縁層で埋め込み、次いで、全面に層間膜
（例えば、ＳｉＯ2膜、ＳｉＯ2膜とポリシリコン膜の積
層構造を有する膜）を形成した後、かかる半導体基板と
支持基板とをこの層間膜を介して張り合わせ、半導体基
板を裏面から研削、研磨することによって、支持基板か
ら成る支持体と、絶縁層と、半導体基板から成る半導体
層を得る、基板張り合わせ法とＳＴＩ法とを組み合わせ
た方法 （ｄ）絶縁層上の半導体層を除去することによって絶縁
層を露出させることで、素子分離領域を形成するメサ
（Mesa）型素子分離領域形成法Alternatively, a p-channel semiconductor device may be formed in the SOI layer. The element isolation region in the SOI semiconductor device can be formed by the following method. (A) Forming a pad oxide film and a silicon nitride film on a semiconductor layer and patterning the silicon nitride film and the pad oxide film to form a mask for forming an element isolation region; (B) forming a trench in the semiconductor layer by patterning the semiconductor layer, and then filling the trench with an insulating material, so-called STI (C) When preparing a substrate based on the above or another method, a trench is formed in a semiconductor substrate in advance, the inside of the trench is filled with an insulating layer, and then an interlayer film (for example, SiO 2 film, after forming a film) having a laminated structure of SiO 2 film and polysilicon film, this and to take the semiconductor substrate supporting substrate A substrate bonding method and an STI method were combined, in which a semiconductor substrate was ground and polished from the back surface by grinding and polishing, thereby obtaining a support composed of a support substrate, an insulating layer, and a semiconductor layer composed of a semiconductor substrate. Method (d) Mesa-type element isolation region forming method of forming an element isolation region by exposing the insulating layer by removing a semiconductor layer on the insulating layer
【０１１０】ゲート絶縁膜の形成及び／又はゲート絶縁
膜の表面への窒化処理、後酸化は、枚葉方式だけでな
く、複数の半導体層を同時に処理するバッチ方式にて行
うこともできる。The formation of the gate insulating film and / or the nitriding treatment and post-oxidation of the surface of the gate insulating film can be performed not only in the single-wafer method but also in a batch method in which a plurality of semiconductor layers are simultaneously processed.
【０１１１】実施の形態において０．１％フッ化水素酸
水溶液及び純水により半導体層の表面洗浄を行った後、
半導体層をプラズマ処理装置や酸化膜形成装置（以下、
これらの装置を総称してプラズマ処理装置等と呼ぶ）に
搬入したが、半導体層の表面洗浄からプラズマ処理装置
等への搬入までの雰囲気を、不活性ガス（例えば窒素ガ
ス）雰囲気としてもよい。尚、このような雰囲気は、例
えば、半導体層の表面洗浄装置の雰囲気を不活性ガス雰
囲気とし、且つ、不活性ガスが充填された搬送用ボック
ス内に半導体層（例えばシリコン半導体基板）を納めて
プラズマ処理装置等に搬入する方法や、図１２に模式図
を示すように、表面洗浄装置、プラズマ処理装置等、搬
送路、ローダー及びアンローダーから構成されたクラス
ターツール装置を用い、表面洗浄装置からプラズマ処理
装置等までを搬送路で結び、かかる表面洗浄装置、搬送
路及びプラズマ処理装置等の雰囲気を不活性ガス雰囲気
とする方法によって達成することができる。In the embodiment, after the surface of the semiconductor layer is cleaned with a 0.1% aqueous solution of hydrofluoric acid and pure water,
The semiconductor layer is formed by a plasma processing apparatus or an oxide film forming apparatus (hereinafter, referred to as a “plasma processing apparatus”).
These devices are collectively referred to as a plasma processing device or the like), but the atmosphere from the surface cleaning of the semiconductor layer to the transfer to the plasma processing device or the like may be an inert gas (eg, nitrogen gas) atmosphere. In addition, such an atmosphere is, for example, an atmosphere of a semiconductor layer surface cleaning apparatus is an inert gas atmosphere, and a semiconductor layer (for example, a silicon semiconductor substrate) is placed in a transport box filled with an inert gas. As shown in the schematic diagram in FIG. 12, a method for carrying in a plasma processing apparatus or the like, a surface cleaning apparatus, a plasma processing apparatus, or the like, using a cluster tool apparatus including a transport path, a loader, and an unloader, This can be achieved by a method in which the plasma processing apparatus and the like are connected by a transport path, and the atmosphere of the surface cleaning apparatus, the transport path, the plasma processing apparatus, and the like is an inert gas atmosphere.
【０１１２】あるいは又、０．１％フッ化水素酸水溶液
及び純水により半導体層の表面洗浄を行う代わりに、表
９に例示する条件にて、無水フッ化水素ガスを用いた気
相洗浄法によって半導体層の表面洗浄を行ってもよい。
尚、パーティクルの発生防止のためにメタノールを添加
する。あるいは又、表１０に例示する条件にて、塩化水
素ガスを用いた気相洗浄法によって半導体層の表面洗浄
を行ってもよい。尚、半導体層の表面洗浄開始前あるい
は表面洗浄完了後における表面洗浄装置内の雰囲気や搬
送路等内の雰囲気は、不活性ガス雰囲気としてもよい
し、例えば１．３×１０-1Ｐａ（１０-3Torr）程度の真
空雰囲気としてもよい。尚、搬送路等内の雰囲気を真空
雰囲気とする場合には、半導体層を搬入する際のプラズ
マ処理装置等の雰囲気を例えば１．３×１０-1Ｐａ（１
０-3Torr）程度の真空雰囲気としておき、半導体層の搬
入完了後、プラズマ処理装置等の雰囲気を不活性ガス
（例えば窒素ガス）雰囲気とすればよい。Alternatively, instead of cleaning the surface of the semiconductor layer with a 0.1% hydrofluoric acid aqueous solution and pure water, a gas phase cleaning method using anhydrous hydrogen fluoride gas under the conditions shown in Table 9 is used. May be used to clean the surface of the semiconductor layer.
Note that methanol is added to prevent generation of particles. Alternatively, the surface of the semiconductor layer may be cleaned by a vapor phase cleaning method using hydrogen chloride gas under the conditions exemplified in Table 10. The atmosphere in the surface cleaning apparatus and the atmosphere in the transfer path before starting the surface cleaning of the semiconductor layer or after the surface cleaning is completed may be an inert gas atmosphere, for example, 1.3 × 10 −1 Pa (10 A vacuum atmosphere of about -3 Torr) may be used. When the atmosphere in the transfer path or the like is a vacuum atmosphere, the atmosphere of the plasma processing apparatus or the like when the semiconductor layer is loaded is set to, for example, 1.3 × 10 −1 Pa (1
A vacuum atmosphere of about 0 −3 Torr) may be provided, and after the loading of the semiconductor layer is completed, the atmosphere of the plasma processing apparatus or the like may be an inert gas (eg, nitrogen gas) atmosphere.
【０１１３】［表９］ 無水フッ化水素ガス：３００sccm メタノール蒸気 ：８０sccm 窒素ガス ：１０００sccm 圧力 ：０．３Ｐａ 温度 ：６０゜Ｃ[Table 9] Anhydrous hydrogen fluoride gas: 300 sccm Methanol vapor: 80 sccm Nitrogen gas: 1000 sccm Pressure: 0.3 Pa Temperature: 60 ° C.
【０１１４】［表１０］ 塩化水素ガス／窒素ガス：１容量％ 温度 ：８００゜Ｃ[Table 10] Hydrogen chloride gas / nitrogen gas: 1% by volume Temperature: 800 ° C
【０１１５】これらの方法を採用することによって、ゲ
ート絶縁膜の形成前に半導体層の表面を汚染等の無い状
態に保つことができる結果、形成されたゲート絶縁膜中
に水分や有機物、あるいは又、例えばＳｉ−ＯＨが取り
込まれ、形成されたゲート絶縁膜の特性が低下しあるい
は欠陥部分が発生することを、効果的に防ぐことができ
る。By employing these methods, it is possible to keep the surface of the semiconductor layer free from contamination or the like before forming the gate insulating film. As a result, moisture or organic substances or For example, it is possible to effectively prevent the characteristics of the formed gate insulating film from being degraded or causing a defective portion from being taken in by, for example, Si-OH.
【０１１６】先に説明したように、プラズマ酸化法を採
用する場合、ゲート絶縁膜の形成において、処理室１０
内に水素ガス及び酸素ガスを導入するが、この際、水素
ガスが処理室１０内に流入し、系外に流出することによ
って爆鳴気反応が生じることを防止するため、且つ、半
導体層にドライ酸化膜が形成されることを防止するため
に、例えば、実施の形態１の［工程−１１０］におい
て、ガス導入部１７から処理室１０内に例えば流量１０
ＳＬＭの希釈用ガスとしての不活性ガス（例えば窒素ガ
ス）を導入しながら、ガス導入部１６Ａから処理室１０
内に流量０．２ＳＬＭの水素ガスを導入し、その後、例
えばガス導入部１６Ｂから処理室１０内に例えば流量１
０ＳＬＭの酸素ガスの導入を開始し、希釈用の不活性ガ
スの処理室１０内への導入を中止すればよい。次いで、
マグネトロン１５にマイクロ波電力を供給し、マグネト
ロン１５にて生成した２．４５ＧＨｚのマイクロ波をマ
イクロ波導波管１４を介して処理室１０のプラズマ生成
領域１０Ａに導入する。このような操作によって、水蒸
気生成前の処理室１０内における水素ガス濃度は十分に
低い値となり、爆鳴気反応が生じることを確実に防止す
ることができ、しかも、ドライ酸化膜の形成を確実に防
止することができる。As described above, in the case where the plasma oxidation method is employed, in forming the gate insulating film, the processing chamber 10 is used.
A hydrogen gas and an oxygen gas are introduced into the processing chamber. At this time, in order to prevent a detonation reaction from occurring due to the hydrogen gas flowing into the processing chamber 10 and flowing out of the system, In order to prevent a dry oxide film from being formed, for example, in [Step-110] of the first embodiment, for example, a flow rate of 10
While introducing an inert gas (for example, nitrogen gas) as a gas for diluting the SLM, the processing chamber 10 is introduced through the gas inlet 16A.
A hydrogen gas at a flow rate of 0.2 SLM is introduced into the processing chamber 10, and then, for example, a flow rate of 1
The introduction of the oxygen gas of 0 SLM may be started, and the introduction of the inert gas for dilution into the processing chamber 10 may be stopped. Then
Microwave power is supplied to the magnetron 15, and the microwave of 2.45 GHz generated by the magnetron 15 is introduced into the plasma generation region 10 </ b> A of the processing chamber 10 via the microwave waveguide 14. By such an operation, the hydrogen gas concentration in the processing chamber 10 before the generation of water vapor becomes a sufficiently low value, and it is possible to reliably prevent the detonation reaction from occurring, and furthermore, to surely form the dry oxide film. Can be prevented.
【０１１７】[0117]
【発明の効果】本発明においては、金属層の頂面及び側
面を耐酸化性層で被覆した状態で、あるいは又、金属層
の頂面を耐酸化性層で、側面を耐酸化性膜で被覆した状
態で、後酸化処理を行うので、半導体装置の特性や信頼
性の向上を図りつつ、金属層が酸化されることを防止す
ることができる。しかも、従来の技術と異なり、Ｈ2Ｏ
を含むＨ2キャリアガス中で熱処理を行う必要が無く、
ボロン原子がゲート電極からゲート絶縁膜を通過すると
いった現象の発生を抑制することができるので、ｐチャ
ネル型半導体装置の閾値電圧の変動を回避するすること
ができる。According to the present invention, the top and side surfaces of the metal layer are covered with an oxidation-resistant layer, or alternatively, the top surface of the metal layer is covered with an oxidation-resistant layer and the side surfaces are covered with an oxidation-resistant film. Since the post-oxidation treatment is performed in the covered state, it is possible to prevent the metal layer from being oxidized while improving the characteristics and reliability of the semiconductor device. In addition, unlike conventional technology, H 2 O
Need not be heat treated in H 2 carrier gas containing
Since the occurrence of a phenomenon that boron atoms pass from the gate electrode to the gate insulating film can be suppressed, fluctuations in the threshold voltage of the p-channel semiconductor device can be avoided.
【０１１８】尚、酸素ガス及び水素ガスに電磁波を照射
することによって生成した水蒸気及び水素ガスに積層体
あるいはゲート電極を晒せば、従来の後酸化よりも低い
温度でシリコン層の側面を酸化することができる結果、
ｐ型不純物であるボロン原子がこの後酸化工程におい
て、シリコン層からゲート絶縁膜を通過し、半導体層に
まで到達することを効果的に抑制することができる。し
かも、プラズマ酸化法を採用すれば、本質的に１つのプ
ラズマ処理装置内でゲート絶縁膜の形成と後酸化とを行
うことが可能となり、ゲート絶縁膜の形成と後酸化のた
めの装置が１つで済み、装置構成を簡素化することがで
きる。また、プラズマ酸化法を採用すれば、酸化速度が
抑制・制御された状態で水蒸気を容易に且つ確実に生成
させることが可能となり、加湿酸化法によって薄いゲー
ト絶縁膜を形成することができる。しかも、水蒸気を用
いた酸化法によって酸化膜を形成するので、優れた経時
絶縁破壊（ＴＤＤＢ）特性を有する酸化膜を得ることが
できる。When the laminate or the gate electrode is exposed to water vapor and hydrogen gas generated by irradiating oxygen gas and hydrogen gas with electromagnetic waves, the side surface of the silicon layer is oxidized at a lower temperature than the conventional post-oxidation. As a result,
In the subsequent oxidation step, boron atoms, which are p-type impurities, can be effectively suppressed from passing through the gate insulating film from the silicon layer and reaching the semiconductor layer. In addition, if the plasma oxidation method is adopted, it is possible to form the gate insulating film and post-oxidize in one plasma processing apparatus, and one apparatus for forming and post-oxidizing the gate insulating film can be used. And the configuration of the apparatus can be simplified. In addition, when the plasma oxidation method is employed, water vapor can be easily and reliably generated with the oxidation rate suppressed and controlled, and a thin gate insulating film can be formed by the humidification oxidation method. In addition, since the oxide film is formed by an oxidation method using water vapor, an oxide film having excellent time-dependent dielectric breakdown (TDDB) characteristics can be obtained.
【図１】本発明の方法の実施に適したプラズマ処理装置
の概念図である。FIG. 1 is a conceptual diagram of a plasma processing apparatus suitable for performing a method of the present invention.
【図２】実施の形態１の絶縁膜の形成方法を説明するた
めのシリコン半導体基板等の模式的な一部断面図であ
る。FIG. 2 is a schematic partial cross-sectional view of a silicon semiconductor substrate or the like for describing a method of forming an insulating film according to the first embodiment.
【図３】図２に引き続き、実施の形態１の絶縁膜の形成
方法を説明するためのシリコン半導体基板等の模式的な
一部断面図である。FIG. 3 is a schematic partial cross-sectional view of the silicon semiconductor substrate and the like for explaining the method for forming the insulating film of the first embodiment, following FIG. 2;
【図４】図３に引き続き、実施の形態１の絶縁膜の形成
方法を説明するためのシリコン半導体基板等の模式的な
一部断面図である。FIG. 4 is a schematic partial cross-sectional view of a silicon semiconductor substrate and the like for explaining the method of forming the insulating film of the first embodiment, following FIG. 3;
【図５】図４に引き続き、実施の形態１の絶縁膜の形成
方法を説明するためのシリコン半導体基板等の模式的な
一部断面図である。FIG. 5 is a schematic partial cross-sectional view of the silicon semiconductor substrate and the like for explaining the method for forming the insulating film of the first embodiment, following FIG. 4;
【図６】図５に引き続き、実施の形態１の絶縁膜の形成
方法を説明するためのシリコン半導体基板等の模式的な
一部断面図である。FIG. 6 is a schematic partial cross-sectional view of the silicon semiconductor substrate and the like for explaining the method for forming the insulating film of the first embodiment, following FIG. 5;
【図７】パイロジェニック酸化法に基づき酸化膜を形成
するための縦型方式の酸化膜形成装置の概念図である。FIG. 7 is a conceptual diagram of a vertical type oxide film forming apparatus for forming an oxide film based on a pyrogenic oxidation method.
【図８】実施の形態６の絶縁膜の形成方法を説明するた
めのシリコン半導体基板等の模式的な一部断面図であ
る。FIG. 8 is a schematic partial cross-sectional view of a silicon semiconductor substrate or the like for describing a method of forming an insulating film according to a sixth embodiment.
【図９】図８に引き続き、実施の形態６の絶縁膜の形成
方法を説明するためのシリコン半導体基板等の模式的な
一部断面図である。FIG. 9 is a schematic partial cross-sectional view of a silicon semiconductor substrate or the like for describing a method of forming an insulating film according to the sixth embodiment, following FIG. 8;
【図１０】図９に引き続き、実施の形態６の絶縁膜の形
成方法を説明するためのシリコン半導体基板等の模式的
な一部断面図である。FIG. 10 is a schematic partial cross-sectional view of a silicon semiconductor substrate and the like for illustrating a method of forming an insulating film according to the sixth embodiment, following FIG. 9;
【図１１】図１０に引き続き、実施の形態６の絶縁膜の
形成方法を説明するためのシリコン半導体基板等の模式
的な一部断面図である。FIG. 11 is a schematic partial cross-sectional view of a silicon semiconductor substrate or the like for describing a method of forming an insulating film according to the sixth embodiment, following FIG. 10;
【図１２】クラスターツール装置の模式図である。FIG. 12 is a schematic view of a cluster tool device.
１０・・・処理室、１０Ａ・・・プラズマ生成領域、１
０Ｂ・・・プラズマ処理領域、１１・・・ステージ、１
２・・・加熱手段、１３・・・磁石、１４・・・マイク
ロ波導波管、１５・・・マグネトロン、１６Ａ，１６
Ｂ，１６Ｃ・・・ガス導入部、１７・・・ガス導入部、
１８・・・ガス排気部、１９・・・ヒータ、２０・・・
シリコン半導体基板、２１・・・素子分離領域、２２・
・・ゲート絶縁膜、２３，１２３・・・ゲート電極、２
３Ａ・・・シリコン層、２３Ｂ・・・反応防止層、２３
Ｃ・・・金属層、２３Ｄ・・・酸化膜、２４・・・低濃
度の不純物領域、２５・・・酸化性ガス透過層、２６・
・・レジスト層、２７・・・耐酸化性層、２８・・・レ
ジスト層、２９・・・サイドウオール、３０・・・ソー
ス／ドレイン領域、３１・・・チャネル形成領域、３２
・・・層間絶縁層、３３・・・配線、４０・・・耐酸化
性層、４１・・・耐酸化性膜、５０・・・酸化炉、５１
・・・ガス流路、５２・・・ガス導入部、５３・・・ガ
ス排気部、５４・・・ヒータ、５５・・・シャッター、
５６・・・均熱管、６０・・・基板搬出入部、６１・・
・ガス導入部、６２・・・ガス排気部、６３・・・エレ
ベータ機構、６４・・・石英ボート、７０・・・燃焼
室、７１，７２，７３・・・配管10 processing chamber, 10A plasma generation area, 1
0B: Plasma processing area, 11: Stage, 1
2 ... heating means, 13 ... magnet, 14 ... microwave waveguide, 15 ... magnetron, 16A, 16
B, 16C: gas introduction unit, 17: gas introduction unit,
18 ... gas exhaust unit, 19 ... heater, 20 ...
Silicon semiconductor substrate, 21 ... element isolation region, 22
..Gate insulating films, 23, 123 ... gate electrodes, 2
3A: Silicon layer, 23B: Reaction prevention layer, 23
C: Metal layer, 23D: Oxide film, 24: Low concentration impurity region, 25: Oxidizing gas permeable layer, 26:
..Resist layer, 27 ... oxidation resistant layer, 28 ... resist layer, 29 ... side wall, 30 ... source / drain region, 31 ... channel forming region, 32
... interlayer insulating layer, 33 ... wiring, 40 ... oxidation-resistant layer, 41 ... oxidation-resistant film, 50 ... oxidation furnace, 51
... gas flow path, 52 ... gas introduction part, 53 ... gas exhaust part, 54 ... heater, 55 ... shutter,
56 ... heat equalizing tube, 60 ... substrate loading / unloading part, 61 ...
・ Gas introduction part, 62 ・ ・ ・ Gas exhaust part, 63 ・ ・ ・ Elevator mechanism, 64 ・ ・ ・ Quartz boat, 70 ・ ・ ・ Combustion chamber, 71, 72, 73 ・ ・ ・ Piping
フロントページの続き Ｆターム(参考） 4M104 AA01 BB01 BB16 BB18 BB29 BB30 BB33 BB40 CC05 DD04 DD08 DD37 DD43 DD65 DD89 EE05 EE09 EE12 EE14 EE17 FF18 GG09 GG10 GG14 HH04 HH08 5F040 DB03 EC02 EC03 EC07 EK01 FA05 FC02 5F058 BA20 BC02 BF37 BF39 BF55 BF73 BJ01 BJ07 5F110 AA03 AA04 EE04 EE09 EE15 EE33 EE44 EE45 FF02 FF25 NN23 NN28 NN37 Continued on the front page F term (reference) 4M104 AA01 BB01 BB16 BB18 BB29 BB30 BB33 BB40 CC05 DD04 DD08 DD37 DD43 DD65 DD89 EE05 EE09 EE12 EE14 EE17 FF18 GG09 GG10 GG14 HH04 HH08 5F040 DB03 EC01 EC05 EC02 EC02 BF73 BJ01 BJ07 5F110 AA03 AA04 EE04 EE09 EE15 EE33 EE44 EE45 FF02 FF25 NN23 NN28 NN37
Claims (12)
層を順次形成した後、金属層及びシリコン層をパターニ
ングして、側面にシリコン層が露出した積層体を形成す
る工程と、 （ロ）シリコン層の側面を被覆し、且つ、金属層が突出
するように、半導体層上に酸化性ガス透過層を形成する
工程と、 （ハ）酸化性ガス透過層から突出した金属層の頂面及び
側面を耐酸化性層で被覆する工程と、 （ニ）半導体層上の酸化性ガス透過層を選択的に除去
し、酸化性ガス透過層をシリコン層の側面に残す工程
と、 （ホ）酸化性雰囲気中で熱処理を行うことによって、シ
リコン層の側面に酸化膜を形成する工程、から成ること
を特徴とする半導体装置の製造方法。(A) a step of sequentially forming a silicon layer and a metal layer on a semiconductor layer, and then patterning the metal layer and the silicon layer to form a stacked body having the silicon layer exposed on side surfaces; B) forming an oxidizing gas permeable layer on the semiconductor layer so as to cover the side surface of the silicon layer and project the metal layer; (D) selectively removing the oxidizing gas permeable layer on the semiconductor layer and leaving the oxidizing gas permeable layer on the side surface of the silicon layer; A) forming an oxide film on the side surface of the silicon layer by performing a heat treatment in an oxidizing atmosphere.
ゲート電極を構成することを特徴とする請求項１に記載
の半導体装置の製造方法。2. The method according to claim 1, wherein the metal layer is made of tungsten, and the stacked body forms a gate electrode.
り、耐酸化性層は窒化シリコンから成ることを特徴とす
る請求項１に記載の半導体装置の製造方法。3. The method according to claim 1, wherein the oxidizing gas permeable layer is made of silicon oxide, and the oxidation resistant layer is made of silicon nitride.
及び耐酸化性層を順次形成した後、耐酸化性層、金属層
及びシリコン層をパターニングして、側面にシリコン層
が露出した積層体を形成する工程と、 （ロ）シリコン層の側面を被覆し、且つ、耐酸化性層及
び金属層が突出するように、半導体層上に酸化性ガス透
過層を形成する工程と、 （ハ）酸化性ガス透過層から突出した金属層の側面を耐
酸化性膜で被覆する工程と、 （ニ）半導体層上の酸化性ガス透過層を選択的に除去
し、酸化性ガス透過層をシリコン層の側面に残す工程
と、 （ホ）酸化性雰囲気中で熱処理を行うことによって、シ
リコン層の側面に酸化膜を形成する工程、から成ること
を特徴とする半導体装置の製造方法。(A) forming a silicon layer, a metal layer, and an oxidation-resistant layer on the semiconductor layer in that order, patterning the oxidation-resistant layer, the metal layer, and the silicon layer to expose the silicon layer on the side surfaces; (B) covering the side surface of the silicon layer and forming an oxidizing gas-permeable layer on the semiconductor layer so that the oxidation-resistant layer and the metal layer protrude; (C) a step of covering the side surface of the metal layer protruding from the oxidizing gas permeable layer with an oxidation resistant film; and (iv) selectively removing the oxidizing gas permeable layer on the semiconductor layer to form an oxidizing gas permeable layer. (E) performing a heat treatment in an oxidizing atmosphere to form an oxide film on the side surface of the silicon layer.
ゲート電極を構成することを特徴とする請求項４に記載
の半導体装置の製造方法。5. The method according to claim 4, wherein the metal layer is made of tungsten, and the stacked body forms a gate electrode.
り、耐酸化性層及び耐酸化性膜は窒化シリコンから成る
ことを特徴とする請求項４に記載の半導体装置の製造方
法。6. The method according to claim 4, wherein the oxidizing gas-permeable layer is made of silicon oxide, and the oxidation-resistant layer and the oxidation-resistant film are made of silicon nitride.
成する工程と、 （Ｂ）ゲート絶縁膜上に、ｐ型不純物を含有するシリコ
ン層、及び、金属層が積層されたゲート電極を形成する
工程と、 （Ｃ）シリコン層の側面を被覆し、且つ、金属層が突出
するように、半導体層上に酸化性ガス透過層を形成する
工程と、 （Ｄ）酸化性ガス透過層から突出した金属層の頂面及び
側面を耐酸化性層で被覆する工程と、 （Ｅ）半導体層上の酸化性ガス透過層を選択的に除去
し、酸化性ガス透過層をシリコン層の側面に残す工程
と、 （Ｆ）酸化性雰囲気中で熱処理を行うことによって、シ
リコン層の側面に酸化膜を形成する工程、を備えている
ことを特徴とするｐチャネル型半導体装置の製造方法。7. A gate electrode comprising: (A) a step of forming a gate insulating film on a surface of a semiconductor layer; and (B) a gate electrode in which a silicon layer containing a p-type impurity and a metal layer are stacked on the gate insulating film. (C) forming an oxidizing gas permeable layer on the semiconductor layer so as to cover the side surface of the silicon layer and project the metal layer; and (D) oxidizing gas permeable layer. Covering the top and side surfaces of the metal layer protruding from the surface with an oxidation-resistant layer; and (E) selectively removing the oxidizing gas permeable layer on the semiconductor layer, and replacing the oxidizing gas permeable layer with the side surfaces of the silicon layer. And (F) forming an oxide film on the side surface of the silicon layer by performing a heat treatment in an oxidizing atmosphere.
とする請求項７に記載のｐチャネル型半導体装置の製造
方法。8. The method according to claim 7, wherein the metal layer is made of tungsten.
り、耐酸化性層は窒化シリコンから成ることを特徴とす
る請求項７に記載のｐチャネル型半導体装置の製造方
法。9. The method according to claim 7, wherein the oxidizing gas permeable layer is made of silicon oxide, and the oxidation resistant layer is made of silicon nitride.
形成する工程と、 （Ｂ）ゲート絶縁膜上に、ｐ型不純物を含有するシリコ
ン層、金属層、及び耐酸化性層が積層されたゲート電極
を形成する工程と、 （Ｃ）シリコン層の側面を被覆し、且つ、耐酸化性層及
び金属層が突出するように、半導体層上に酸化性ガス透
過層を形成する工程と、 （Ｄ）酸化性ガス透過層から突出した金属層の側面を耐
酸化性膜で被覆する工程と、 （Ｅ）半導体層上の酸化性ガス透過層を選択的に除去
し、酸化性ガス透過層をシリコン層の側面に残す工程
と、 （Ｆ）酸化性雰囲気中で熱処理を行うことによって、シ
リコン層の側面に酸化膜を形成する工程、を備えている
ことを特徴とするｐチャネル型半導体装置の製造方法。(A) a step of forming a gate insulating film on the surface of a semiconductor layer; and (B) a silicon layer containing a p-type impurity, a metal layer, and an oxidation-resistant layer laminated on the gate insulating film. (C) forming an oxidizing gas-permeable layer on the semiconductor layer so as to cover the side surface of the silicon layer and project the oxidation-resistant layer and the metal layer. (D) a step of coating the side surface of the metal layer protruding from the oxidizing gas permeable layer with an oxidation resistant film; and (E) selectively removing the oxidizing gas permeable layer on the semiconductor layer, thereby allowing oxidizing gas permeation. A p-channel semiconductor comprising: a step of leaving a layer on the side surface of the silicon layer; and (F) a step of forming an oxide film on the side surface of the silicon layer by performing heat treatment in an oxidizing atmosphere. Device manufacturing method.
徴とする請求項１０に記載のｐチャネル型半導体装置の
製造方法。11. The method according to claim 10, wherein the metal layer is made of tungsten.
り、耐酸化性層及び耐酸化性膜は窒化シリコンから成る
ことを特徴とする請求項１０に記載のｐチャネル型半導
体装置の製造方法。12. The method according to claim 10, wherein the oxidizing gas-permeable layer is made of silicon oxide, and the oxidation-resistant layer and the oxidation-resistant film are made of silicon nitride.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30216799A JP2001127280A (en) | 1999-10-25 | 1999-10-25 | Method for manufacturing semiconductor device and p- channel type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30216799A JP2001127280A (en) | 1999-10-25 | 1999-10-25 | Method for manufacturing semiconductor device and p- channel type semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001127280A true JP2001127280A (en) | 2001-05-11 |
Family
ID=17905740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30216799A Withdrawn JP2001127280A (en) | 1999-10-25 | 1999-10-25 | Method for manufacturing semiconductor device and p- channel type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001127280A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005081302A1 (en) * | 2004-02-19 | 2005-09-01 | Tokyo Electron Limited | Method for cleaning treatment chamber in substrate treating apparatus and method for detecting endpoint of cleaning |
| JP2007173762A (en) * | 2005-12-23 | 2007-07-05 | Hynix Semiconductor Inc | Method for manufacturing flash memory device |
| US7385264B2 (en) | 2002-03-29 | 2008-06-10 | Kabushiki Kaisha Toshiba | Method of forming semiconductor device and semiconductor device |
| JP2008300779A (en) * | 2007-06-04 | 2008-12-11 | Elpida Memory Inc | Semiconductor device and manufacturing method therefor |
| JPWO2007010736A1 (en) * | 2005-07-19 | 2009-01-29 | パイオニア株式会社 | Protective film manufacturing method, inorganic film manufacturing method |
| US7655993B2 (en) | 2001-11-15 | 2010-02-02 | Renesas Technology Corporation | Method for manufacturing semiconductor integrated circuit device |
-
1999
- 1999-10-25 JP JP30216799A patent/JP2001127280A/en not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7655993B2 (en) | 2001-11-15 | 2010-02-02 | Renesas Technology Corporation | Method for manufacturing semiconductor integrated circuit device |
| US7385264B2 (en) | 2002-03-29 | 2008-06-10 | Kabushiki Kaisha Toshiba | Method of forming semiconductor device and semiconductor device |
| US8227356B2 (en) | 2002-03-29 | 2012-07-24 | Kabushiki Kaisha Toshiba | Method of forming semiconductor device and semiconductor device |
| WO2005081302A1 (en) * | 2004-02-19 | 2005-09-01 | Tokyo Electron Limited | Method for cleaning treatment chamber in substrate treating apparatus and method for detecting endpoint of cleaning |
| KR100830749B1 (en) * | 2004-02-19 | 2008-05-20 | 도쿄엘렉트론가부시키가이샤 | Method for cleaning treatment chamber in substrate treating apparatus and method for detecting endpoint of cleaning |
| US7887637B2 (en) | 2004-02-19 | 2011-02-15 | Tokyo Electron Limited | Method for cleaning treatment chamber in substrate treating apparatus and method for detecting endpoint of cleaning |
| JP4836780B2 (en) * | 2004-02-19 | 2011-12-14 | 東京エレクトロン株式会社 | Method of cleaning a processing chamber in a substrate processing apparatus and a method for detecting an end point of cleaning |
| JPWO2007010736A1 (en) * | 2005-07-19 | 2009-01-29 | パイオニア株式会社 | Protective film manufacturing method, inorganic film manufacturing method |
| JP4671201B2 (en) * | 2005-07-19 | 2011-04-13 | パイオニア株式会社 | Protective film manufacturing method, inorganic film manufacturing method |
| JP2007173762A (en) * | 2005-12-23 | 2007-07-05 | Hynix Semiconductor Inc | Method for manufacturing flash memory device |
| JP2008300779A (en) * | 2007-06-04 | 2008-12-11 | Elpida Memory Inc | Semiconductor device and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5358165B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
| JP4334225B2 (en) | Manufacturing method of electronic device material | |
| JP4429300B2 (en) | Manufacturing method of electronic device material | |
| JP4340830B2 (en) | Method for forming gate insulating film of semiconductor device | |
| JP3220645B2 (en) | Method for manufacturing semiconductor device | |
| US7759598B2 (en) | Substrate treating method and production method for semiconductor device | |
| KR101188574B1 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| JP2000349081A (en) | Method for formation of oxide film | |
| JP2000332245A (en) | MANUFACTURE OF SEMICONDUCTOR DEVICE AND MANUFACTURE OF p-TYPE SEMICONDUCTOR ELEMENT | |
| JP2008244059A (en) | Manufacturing method of semiconductor device | |
| JP2000332009A (en) | Method of forming insulating film and manufacture of p-type semiconductor element | |
| JP4095326B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP3399413B2 (en) | Oxynitride film and method for forming the same | |
| JPH11162970A (en) | Method of formation of oxide film | |
| JP4403321B2 (en) | Method for forming oxide film and method for manufacturing p-type semiconductor element | |
| JP2001127280A (en) | Method for manufacturing semiconductor device and p- channel type semiconductor device | |
| JPH11204517A (en) | Forming method of silicon oxide film and silicon oxide film forming equipment | |
| JPH11186255A (en) | Method of forming silicon oxide film | |
| JP3588994B2 (en) | Method of forming oxide film and method of manufacturing p-type semiconductor device | |
| JP2008072001A (en) | Semiconductor device and manufacturing method therefor | |
| JP2000340670A (en) | Insulating film and formation thereof | |
| JP2000068266A (en) | Method for forming oxide film | |
| JP2000332005A (en) | Plasma nitriding apparatus, formation of insulating film, and manufacture of p-type semiconductor element | |
| JP2000216156A (en) | Formation of silicon nitride oxide film and manufacture of p type semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060313 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070612 |