JP2001127154A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 配線間容量を小さく抑え、かつ、アライメン
トずれが発生しても隣接する配線間等のショート不良
や、配線と層間接続用金属プラグとの接続不良が発生し
にくい半導体装置を実現する。 【解決手段】 絶縁膜２上に第１の配線用の第１の金属
層１０３と層間接続用金属プラグ形成用の第２の金属層
１０４とを堆積し、それらを同一の第１のレジストをマ
スクにエッチングして第１の配線の形状とした後、第２
のレジストをマスクに第２の金属層１０４のみをエッチ
ングして層間接続用金属プラグを形成することにより、
層間接続用金属プラグは第１の配線上に確実に形成され
る。その後、第１の配線である第１の金属層１０３の間
に空孔１０７が形成されるように層間絶縁膜１０８を形
成し、その表面を平坦化して第２の金属層１０４からな
るプラグに接続される第２の配線を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものである。

【０００２】

【従来の技術】最近、配線や素子の微細加工の半導体プ
ロセス技術が進み、集積回路デバイスの高性能化が進ん
できた。しかし、配線の集積化に伴い配線における信号
線の遅延がデバイスのスピードを律速するようになって
きた。そのため、例えばデザインルール０．２５μｍ世
代以降のデバイスに用いる層間絶縁膜の材料として、従
来のＳｉＯ₂ （比誘電率ε＝４．３）に代わって比誘電
率が低い材料、例えばフッ素をドーピングしたＳｉＯＦ
（ε＝３．５）や有機物を含んだＳｉＯ：Ｃ（ε＝２．
８〜３．２）等が提案されている。しかし、これらの材
料は、吸湿性や耐熱性の点で問題があるので実際にデバ
イスを製造することは難しい。

【０００３】このため、配線間の絶縁性物質に空気（ε
＝１．０）によって形成される空孔を意図的に設けるこ
とによって、配線間における比誘電率を下げる技術が例
えば特開昭６２−５６４３号公報に開示されている。空
孔を利用したこのようなデバイスは、信号線の遅延の影
響が特に大きい配線間の容量を大幅に低減することが可
能となるため有望である。以下この技術について図１３
を参照して説明する。

【０００４】図１３は、従来の半導体装置の構造を示す
断面図である。図１３において、半導体基板１の上に設
けられた絶縁性物質２における、配線３と４間に空孔６
を、配線４と５間に空孔７をそれぞれ設ける。この絶縁
性物質２の材料としてはＳｉＯ₂ が用いられる。配線３
と配線４との間の容量は、配線３から空孔６間の容量
と、空孔６の容量と、空孔６から配線４間の容量との直
列容量とみなすことができる。空孔６，７以外の部分で
ある絶縁性物質２の材料ＳｉＯ₂ の比誘電率に比べて、
空気によって形成された空孔６，７における比誘電率は
約１／４である。

【０００５】したがって、空孔を設けることによって隣
接する配線間の容量を低減でき、隣接する配線間におけ
る信号の遅延を抑制できるので、高速動作可能な半導体
装置を実現できる。

【０００６】

【発明が解決しようとする課題】しかしながら図１３の
構成を、多層配線構造を有する半導体装置に適用した場
合、従来の製造方法によると問題点が生じる。この問題
点について従来の製造方法とともに、図１４と図１５を
参照しながら説明する。図１４（ａ）、（ｂ）および図
１５（ａ）〜（ｃ）は、多層配線構造を有する従来の半
導体装置の製造方法を示す工程断面図である。

【０００７】まず、図１４（ａ）に示す様に、半導体基
板１１の上に絶縁膜１２、第１の配線１３、層間絶縁膜
１４を順次形成する。層間絶縁膜１４としてプラズマＣ
ＶＤ法によって堆積されたＳｉＯ₂ を使用するので、ス
テップカバレッジが悪い。すなわち、平坦な部分におけ
る堆積膜厚に対する第１の配線１３間の領域である配線
間隙１５の堆積膜厚の比率が低い。このことにより、配
線間隙１５における層間絶縁膜１４に空孔１６が形成さ
れる。

【０００８】しかし、ステップカバレッジ（前述の比
率）は０％にはならないので、配線間隙１５はそのすべ
てが空孔にはならず、配線間には層間絶縁膜１４が存在
する。したがって、配線間における比誘電率を低減する
という目的に対しては、配線間隙１５において層間絶縁
膜１４の堆積率をさらに低下させて比誘電率を下げる方
法が考えられる。この場合には、空孔１６はさらに大き
い領域を占める。

【０００９】次に、図１４（ｂ）に示す様に、レジスト
エッチバック法、化学的機械研磨（ＣＭＰ）法等を使用
して層間絶縁膜１４の一部を除去することにより、層間
絶縁膜１４の表面を平坦化する。

【００１０】次に、図１５（ａ）に示す様に、フォトリ
ソグラフィーとドライエッチングとを使用して層間接続
孔１７を形成する。ここで、第１の配線１３の配線幅１
８と層間接続孔１７の直径１９とが同じ寸法であって、
フォトリソグラフィーにおいてずれ寸法２０だけのアラ
イメントずれが発生した場合を考える。この場合には、
上記アライメントずれによって第１の配線１３の上面か
らずれた部分の層間接続孔１７は、第１の配線１３の上
面の位置よりも深く形成される。したがって、層間接続
孔１７は空孔１６と一体化する。

【００１１】次に、図１５（ｂ）に示す様に、プラグと
して、層間接続孔１７の内部へＣＶＤ法を使用してタン
グステンよりなる層間接続用金属２１を形成する。この
層間接続用金属２１として形成されるＣＶＤ法によるタ
ングステンは、ステップカバレッジが良いので図１５
（ａ）における層間接続孔１７だけではなく、空孔１６
をも埋めてしまう。

【００１２】このことにより、空孔１６であった部分に
形成された層間接続用金属２１を介して隣接する第１の
配線１３同士が接続され、ショート不良を引き起こす。
配線間隙１５における比誘電率をより下げようとする
と、空孔１６はさらに大きい領域を占めるので、ショー
ト不良を一層引き起こしやすくなる。

【００１３】一方、図１５（ａ）におけるずれ寸法２０
がさらに大きくなった場合には、第１の配線１３と、層
間接続孔１７に埋め込まれた層間接続用金属２１との接
続面積が小さくなるので、第１の配線１３と層間接続用
金属２１との接続不良が発生する。特に、層間絶縁膜１
４の材料として有機系の材料を使用した場合には、上記
接続不良が発生しやすい。

【００１４】また、アライメントずれが発生し、かつ層
間接続孔１７が深くエッチングされた場合には、形成さ
れた層間接続用金属２１によって第１の配線１３と半導
体基板１１とが接続され、ショート不良が発生すること
にもなる。

【００１５】次に、図１５（ｃ）に示す様に、層間接続
用金属２１を介して第１の配線１３に接続される第２の
配線２２を、層間接続用金属２１と層間絶縁膜１４との
上へ形成する。

【００１６】上記の製造方法では、フォトリソグラフィ
ー工程においてアライメントずれが生じた場合に、第１
の問題として、層間接続用金属と配線の接続面積が小さ
くなり接続不良の発生がある。また、第２の問題とし
て、層間接続孔を開口するときに層間接続孔と空孔が一
体化し、その領域に層間接続用金属が入ることによって
配線間のショート不良の発生がある。さらに、アライメ
ントずれが発生し、かつ層間接続孔が深くエッチングさ
れた場合には、層間接続用金属によって配線とその下層
の半導体基板あるいは下層の配線とが接続され、ショー
ト不良が発生するという問題も生じる。以上の問題は、
配線幅と層間接続孔直径とが同一寸法の設計ルールのデ
バイスの場合に生じやすい。

【００１７】この問題を回避するための方法の一つに、
層間接続用金属を配線用金属よりも先に形成し、そのセ
ルフアラインで配線を形成する方法が提案されている
（文献；Symp. VLSI Tech. Dig. Tech. Papers．pp111,
1999）。この方法によれば、アライメントがずれて配線
から多少はみ出しても、その時点で配線は形成されてい
ないため、ずれたその位置に層間接続用金属が形成さ
れ、下層の配線との接続は十分に確保されることになる
（同文献のＦｉｇ．３（ａ））。

【００１８】しかし、この方法では、配線の間隔が狭く
なると、はみ出した層間接続用金属と隣の配線との間隔
が局所的に狭くなるなどの問題が生じ、信頼性に悪影響
を及ぼす等の懸念がある。

【００１９】この問題を解決するためには、下層の配線
に対してアライメントフリーの層間接続用金属を形成す
ることが必要となる。

【００２０】本発明は、上記従来の問題に鑑みて、配線
と層間接続用金属プラグとの接続不良を防止でき、ま
た、アライメントずれによる隣接する配線間等のショー
ト不良を防止し、配線間容量を小さく抑えられる半導体
装置の製造方法を提供することを目的とする。

【００２１】

【課題を解決するための手段】本発明の請求項１の半導
体装置の製造方法は、第１の配線上に層間絶縁膜を介し
て第２の配線が形成され、層間絶縁膜を貫通する層間接
続用金属プラグにより第１の配線と第２の配線とが接続
された半導体装置の製造方法であって、絶縁膜上に第１
の配線用の第１の金属層を堆積する工程と、第１の金属
層上に第２の金属層を堆積する工程と、第２の金属層の
表面に第１のレジストを塗布し第１の配線の形状にパタ
ーンニングする工程と、第１のレジストをマスクに第２
の金属層をエッチングするとともに第１の金属層をエッ
チングして第１の配線を形成する工程と、第１のレジス
トを除去した後、第２のレジストを塗布し第１の配線の
形状に加工された第２の金属層の層間接続用金属プラグ
の形成領域部分を覆うようにパターンニングする工程
と、第２のレジストをマスクに第２の金属層のみをエッ
チングすることにより残存する第２の金属層からなる層
間接続用金属プラグを形成する工程と、第２のレジスト
を除去した後、層間絶縁膜を全面に形成する工程と、層
間接続用金属プラグの上面を露出させる工程と、層間接
続用金属プラグの上面を露出させた後、全面に第３の金
属層を形成し、第３の金属層を所望の形状にエッチング
して第２の配線を形成する工程とを含むことを特徴とす
る。

【００２２】この製造方法によれば、第１の配線用の第
１の金属層と層間接続用金属プラグ形成用の第２の金属
層とを堆積し、それらを同一の第１のレジストをマスク
にエッチングして第１の配線の形状とした後、第２のレ
ジストをマスクに第２の金属層のみをエッチングして層
間接続用金属プラグを形成することにより、層間接続用
金属プラグは、第１の配線上からずれることなく第１の
配線上に確実に形成され、層間接続用金属プラグと第１
の配線との接続不良を防止できる。また、層間接続用金
属プラグを形成した後に層間絶縁膜を形成するため、従
来のように層間絶縁膜に層間接続孔を開口する必要がな
い。このように層間接続孔を開口しないため、従来のよ
うにアライメントずれが生じ、さらに層間接続孔が深く
エッチングされた場合に、層間接続用金属によって配線
とその下層の半導体基板あるいは下層の配線とが接続
し、ショート不良が発生するというような問題は生じな
い。

【００２３】本発明の請求項２の半導体装置の製造方法
は、第１の配線上に層間絶縁膜を介して第２の配線が形
成され、層間絶縁膜を貫通する層間接続用金属プラグに
より第１の配線と第２の配線とが接続された半導体装置
の製造方法であって、絶縁膜上に第１の配線用の第１の
金属層を堆積する工程と、第１の金属層上に第１のハー
ドマスク層を堆積する工程と、第１のハードマスク層の
表面に第１のレジストを塗布し第１の配線の形状にパタ
ーンニングする工程と、第１のレジストをマスクに第１
のハードマスク層をエッチングする工程と、第１のレジ
スト以外の部分に埋め込み材料を埋め込む工程と、第１
のレジストを除去した後、第２のレジストを塗布し層間
接続用金属プラグの形成領域部分を開口するようにパタ
ーンニングする工程と、第２のレジストをマスクに第１
のハードマスク層をエッチングし第１の金属層を露出さ
せる工程と、第２のレジストを除去した後、電解めっき
法により露出した第１の金属層の表面をめっきすること
によりそのめっき形成部分からなる層間接続用金属プラ
グを形成する工程と、層間接続用金属プラグ上にのみ第
２のハードマスク層を堆積する工程と、埋め込み材料を
除去する工程と、第１のハードマスク層と第２のハード
マスク層とをマスクとして第１の金属層をエッチングし
て第１の配線を形成する工程と、第１および第２のハー
ドマスク層を除去した後、層間絶縁膜を全面に形成する
工程と、層間接続用金属プラグの上面を露出させる工程
と、層間接続用金属プラグの上面を露出させた後、全面
に第２の金属層を形成し、第２の金属層を所望の形状に
エッチングして第２の配線を形成する工程とを含むこと
を特徴とする。

【００２４】この製造方法によれば、第１の配線用の第
１の金属層上に形成する第１のハードマスク層を第１の
配線の形状に加工し、さらに第２のレジストをマスクに
第１のハードマスク層をエッチングして層間接続用金属
プラグの形成領域部分の第１の金属層を露出させ、その
露出部分をめっきして層間接続用金属プラグを形成し、
第１のハードマスク層と層間接続用金属プラグ上にのみ
形成した第２のハードマスク層とをマスクとして第１の
金属層をエッチングして第１の配線を形成することによ
り、層間接続用金属プラグは、第１の配線上からずれる
ことなく第１の配線上に確実に形成され、層間接続用金
属プラグと第１の配線との接続不良を防止できる。ま
た、請求項１同様、層間接続用金属プラグを形成した後
に層間絶縁膜を形成するため、従来のように層間絶縁膜
に層間接続孔を開口する必要がなく、従来のようなアラ
イメントずれが生じ、さらに層間接続孔が深くエッチン
グされた場合に下層の半導体基板あるいは下層の配線と
のショート不良が発生するというような問題は生じな
い。

【００２５】本発明の請求項３の半導体装置の製造方法
は、請求項１または２に記載の半導体装置の製造方法に
おいて、層間絶縁膜は、第１の配線の配線間でかつ層間
接続用金属プラグの上面よりも低い位置に空孔が形成さ
れるように形成することを特徴とする。

【００２６】このように、配線間に空孔が形成されるこ
とにより配線間容量を小さく抑えることができる。ま
た、従来のように層間絶縁膜に層間接続孔を開口しない
ため、従来のようにアライメントずれにより層間接続孔
と空孔が一体化し、その領域に層間接続用金属が入るこ
とによって配線間のショート不良が発生するというよう
な問題は生じない。

【００２７】

【発明の実施の形態】以下の第１の実施の形態および第
２の実施の形態ではともに、第１の配線上に層間絶縁膜
を介して第２の配線が形成され、層間絶縁膜を貫通する
層間接続用金属プラグにより第１の配線と第２の配線と
が接続された半導体装置の製造方法について説明する。

【００２８】（第１の実施の形態）本発明の第１の実施
の形態について、図１〜図５を参照して説明する。各図
はプロセスフローごとの図面で、（ａ）は断面図、
（ｂ）は上面図である。

【００２９】まず、図１で、半導体基板１０１の上に絶
縁膜１０２（例えば膜厚０．８μｍ）を形成し、その上
に例えばアルミニウムとチタン合金との積層構造となる
第１の金属層１０３（膜厚０．５μｍ）、同様にアルミ
ニウムとチタン合金との積層構造となる第２の金属層１
０４（膜厚１．０μｍ）を順次形成する。ここで、第１
の金属層１０３は銅等の材料でも良い。また、第１の金
属層１０３と第２の金属層１０４は異なる材料や組成の
異なるものを用いても良い。また、第１の金属層１０３
と第２の金属層１０４との境界をチタン等の材料にする
ことにより、後の第２の金属層１０４のエッチング時の
ストップを制御する膜として使用することもできる。

【００３０】次に、第２の金属層１０４上に第１のレジ
スト１０５を塗布し、第１の配線の形状にパターンニン
グする。次に、図２で、第１のレジスト１０５をマスク
としてエッチングによって第２の金属層１０４および第
１の金属層１０３をパターンニングする。ここで第１の
金属層１０３がパターンニングされて第１の配線が形成
される。

【００３１】次に、図３で、第１のレジスト１０５を剥
離した後に、第２のレジスト１０６を塗布し、層間接続
用金属プラグの形成領域部分の第２の金属層１０３を覆
うようにパターンニングし、この第２のレジスト１０６
をマスクとして、第２の金属層１０４をエッチングす
る。ここで、前述のように第１の金属層１０３と第２の
金属層１０４との間にチタン等の層を形成し、それをエ
ッチングストッパ層として用いることにより、第２の金
属層１０４のみをエッチングするという制御が容易にな
る。この図３の工程で、層間接続用金属プラグの形成領
域を覆うように第２のレジスト１０６をパターンニング
する際、図３のように第１の金属層１０４および第２の
金属層１０３のパターンニングと交差するようにパター
ンニングする。すなわち、隣接する配線に到達しない程
度で配線幅よりも大きい幅にパターンニングすること
で、配線の幅方向にアライメントずれが多少生じても、
後述の層間接続用金属プラグを第１の配線上に確実に形
成できる。また配線の長手方向にアライメントずれが生
じた場合に層間接続用金属プラグを第１の配線上に確実
に形成できるのは言うまでもない。したがって、ＸＹ平
面上に配線が形成されるとした場合に、Ｘ方向，Ｙ方向
のいずれの方向にアライメントずれが生じても、層間接
続用金属プラグと第１の配線との接続不良を防止でき
る。

【００３２】その後、第２のレジスト１０６を除去す
る。これにより図４に示すように、第２の金属層１０４
は、第１の金属層１０３からなる第１の配線と上層の第
２の配線とを接続するためのプラグ（層間接続用金属プ
ラグ）として形成される。ここで、前述のように第１の
金属層１０３と第２の金属層１０４とを同じ第１のレジ
スト１０５でパターンニングしているため、プラグであ
る第２の金属層１０４が第１の配線である第１の金属層
１０３上からずれることなく形成できる。

【００３３】この後、通常のＳｉＯ₂ 等の層間絶縁膜を
形成することもできるが、本実施の形態では、図５のよ
うに、第１の金属層１０３の間に空孔１０７が形成され
るように、例えばプラズマＣＶＤ装置を用いて層間絶縁
膜１０８を形成する。

【００３４】その後、図示していないが、層間絶縁膜１
０８の表面をＣＭＰで平坦化してプラグである第２の金
属層１０４の上面を露出させるか、または層間絶縁膜１
０８をエッチバックによって平坦化してプラグである第
２の金属層１０４の上面を露出させる。その後、第１の
配線（第１の金属層１０３）とプラグ（第２の金属層１
０４）を介して接続される第２の配線を形成するための
第３の金属層を層間絶縁膜１０８上の全面に形成し、第
３の金属層を通常のリソグラフィおよびエッチング技術
を用いて第２の配線に加工する。なお、第２の配線の上
層に第３の配線がある場合には、第２の配線とその上の
プラグを、前述した第１の配線とプラグと同様に形成し
た後、層間絶縁膜および第３の配線を形成することによ
り、３層の配線構造を形成することができる。４層以上
の配線構造の場合も同様に形成可能である。

【００３５】なお、図５の空孔１０７は、層間絶縁膜１
０８の表面を平坦化して層間接続用金属プラグである第
２の金属層１０４の上面を露出させた際に、露出しない
ように形成される必要がある。したがって、層間絶縁膜
１０８形成時、空孔１０７は第２の金属層１０４の上面
よりも低い位置に形成されるようにする。これにより、
第２の配線となる第３の金属層を全面に形成した時に、
第３の金属層が空孔１０７内に侵入してショート不良に
なるのを防止し、空孔１０７を確実に形成できる。

【００３６】以上のように本実施の形態によれば、第１
の配線用の第１の金属層１０３と層間接続用金属プラグ
形成用の第２の金属層１０４とを堆積し、それらを同一
の第１のレジスト１０５をマスクにエッチングして第１
の配線の形状とした後、第２のレジスト１０６をマスク
に第２の金属層１０４のみをエッチングして層間接続用
金属プラグを形成することにより、層間接続用金属プラ
グは、第１の配線上からずれることなく第１の配線上に
確実に形成され、層間接続用金属プラグと第１の配線と
の接続不良を防止できる。

【００３７】また、本実施の形態によれば、層間接続用
金属プラグを形成した後に、第１の配線間に空孔１０７
が形成されるように層間絶縁膜１０８を形成するため、
従来のように層間絶縁膜に層間接続孔を開口する必要が
ない。このように層間接続孔を開口しないため、従来の
ようにアライメントずれにより層間接続孔と空孔が一体
化し、その領域に層間接続用金属が入ることによって配
線間のショート不良の発生や、さらに層間接続孔が深く
エッチングされた場合に、層間接続用金属によって配線
とその下層の半導体基板あるいは下層の配線とが接続
し、ショート不良が発生するというような問題は生じな
い。また、従来のように空孔が層間接続孔と一体化して
空孔に層間接続用金属が入ることがないため、第１の配
線間の空孔１０７も確実に形成でき、配線間容量を小さ
く抑え、高速動作が可能な半導体装置を実現できる。

【００３８】（第２の実施の形態）本発明の第２の実施
の形態について、図６〜図１２を参照して説明する。各
図はプロセスフローごとの図面で、（ａ）は断面図、
（ｂ）は上面図である。本実施例はめっき法を用いたプ
ロセスによるものである。

【００３９】まず、図６で、半導体基板１０１の上に絶
縁膜１０２（例えば膜厚０．８μｍ）を形成し、その上
に例えばアルミニウムとチタン合金との積層構造または
銅材料の第１の金属層１０３（例えば膜厚０．５μｍ）
を形成する。次に、例えば窒化膜からなる第１のハード
マスク層１１１を形成する。次に、ハードマスク層１１
１上に第１のレジスト１１２を塗布し、第１の配線の形
状にパターンニングする。

【００４０】次に、図７で、第１のレジスト１１２をマ
スクに第１のハードマスク層１１１をエッチングする。
次に、第１のレジスト１１２パターンの残っていない部
分（ハードマスク層１１１のエッチング除去された部
分）に一時的な埋め込み材料１１３を埋め込む。この埋
め込み材料１１３は絶縁物からなり、例えばＳｉＯ₂ 等
の酸化膜でもよい。

【００４１】次に、図８で、第１のレジスト１１２を除
去する。次に第２のレジスト１１４を塗布し、層間接続
用金属プラグの形成領域部分を開口するようにパターン
ニングする。この図８の工程で、層間接続用金属プラグ
の形成領域を開口するように第２のレジスト１１４をパ
ターンニングする際、図８のように第２のレジスト１１
４の開口部分が第１のハードマスク層１１１のパターン
ニングと交差するようにパターンニングする。すなわ
ち、開口部分の幅が、隣接する配線に到達しない程度で
配線幅よりも大きい幅にパターンニングすることで、配
線の幅方向にアライメントずれが多少生じても、後述の
層間接続用金属プラグ１１５を第１の配線上に確実に形
成できる。また配線の長手方向にアライメントずれが生
じた場合に層間接続用金属プラグ１１５を第１の配線上
に確実に形成できるのは言うまでもない。したがって、
ＸＹ平面上に配線が形成されるとした場合に、Ｘ方向，
Ｙ方向のいずれの方向にアライメントずれが生じても、
層間接続用金属プラグ１１５と第１の配線との接続不良
を防止できる。

【００４２】次に、図９で、第２のレジスト１１４をマ
スクに第１のハードマスク層１１１をエッチングして第
１の金属層１０３を露出させる。その後第２のレジスト
１１４を除去する。

【００４３】次に、図１０で、第１の金属層１０３を電
極とし電解めっきを行う。第１の金属層１０３が銅であ
れば、同様の銅材料をめっきで形成する。このめっき形
成された部分が第１の配線と上層の第２の配線とを接続
するための層間接続用金属プラグ１１５である。この
後、層間接続用金属プラグ１１５の上面にのみ例えば窒
化膜からなる第２のハードマスク層１１６をＣＶＤ等の
周知の方法で形成する。

【００４４】次に、図１１で、一時的に埋め込んだ埋め
込み材料１１３を除去する。この後、第１のハードマス
ク層１１１と第２のハードマスク層１１６をマスクとし
て、第１の金属層１０３をエッチングすることにより第
１の配線を形成する。

【００４５】次に、図１２で、第１のハードマスク１１
１と第２のハードマスク１１６を除去する。この後は第
１の実施の形態と同様であり、通常のＳｉＯ₂ 等の層間
絶縁膜を形成することもできるが、本実施の形態では、
図１２のように、第１の金属層１０３の間に空孔１０７
が形成されるように、例えばプラズマＣＶＤ装置を用い
て層間絶縁膜１０８を形成する。

【００４６】その後、図示していないが、層間絶縁膜１
０８の表面をＣＭＰで平坦化して層間接続用金属プラグ
１１５の上面を露出させるか、または層間絶縁膜１０８
をエッチバックによって平坦化して層間接続用金属プラ
グ１１５の上面を露出させる。その後、第１の配線（第
１の金属層１０３）と層間接続用金属プラグ１１５を介
して接続される第２の配線を形成するための第２の金属
層を層間絶縁膜１０８上の全面に形成し、第２の金属層
を通常のリソグラフィおよびエッチング技術を用いて第
２の配線に加工する。なお、第２の配線の上層に第３の
配線がある場合には、第２の配線とその上の層間接続用
金属プラグを、前述した第１の配線と層間接続用金属プ
ラグと同様に形成した後、層間絶縁膜および第３の配線
を形成することにより、３層の配線構造を形成すること
ができる。４層以上の配線構造の場合も同様に形成可能
である。

【００４７】なお、図１２の空孔１０７は、第１の実施
の形態同様、層間絶縁膜１０８の表面を平坦化して層間
接続用金属プラグ１１５の上面を露出させた際に、露出
しないように形成される必要がある。したがって、層間
絶縁膜１０８形成時、空孔１０７は層間接続用金属プラ
グ１１５の上面よりも低い位置に形成されるようにす
る。これにより、第２の配線となる第２の金属層を全面
に形成した時に、第２の金属層が空孔１０７内に侵入し
てショート不良になるのを防止し、空孔１０７を確実に
形成できる。

【００４８】以上のように本実施の形態によれば、第１
の配線用の第１の金属層１０３上に形成する第１のハー
ドマスク層１１１を第１の配線の形状に加工し、さらに
第２のレジストをマスクに第１のハードマスク層１１１
をエッチングして層間接続用金属プラグ１１５の形成領
域部分の第１の金属層１０３を露出させ、その露出部分
をめっきして層間接続用金属プラグ１１５を形成し、第
１のハードマスク層１１１と層間接続用金属プラグ１１
５上にのみ形成した第２のハードマスク層１１６とをマ
スクとして第１の金属層１０３をエッチングして第１の
配線を形成することにより、層間接続用金属プラグ１１
５は、第１の配線上からずれることなく第１の配線上に
確実に形成され、層間接続用金属プラグ１１５と第１の
配線との接続不良を防止できる。

【００４９】また、本実施の形態によれば、層間接続用
金属プラグ１１５は第１の配線となる第１の金属層１０
３の露出部分をめっきして形成されるため、層間接続用
金属プラグ１１５と第１の配線との接続部での接続抵抗
の上昇を回避することができる。

【００５０】また、第１の実施の形態同様、層間接続用
金属プラグ１１５を形成した後に、第１の配線間に空孔
１０７が形成されるように層間絶縁膜１０８を形成する
ため、従来のように層間絶縁膜に層間接続孔を開口する
必要がなく、従来のようにアライメントずれにより層間
接続孔と空孔が一体化し、その領域に層間接続用金属が
入ることによって配線間のショート不良の発生や、さら
に層間接続孔が深くエッチングされた場合に、配線とそ
の下層の半導体基板あるいは下層の配線とのショート不
良の発生は生じない。そして、従来のように空孔が層間
接続孔と一体化することがないため、第１の配線間の空
孔１０７を確実に形成でき、配線間容量を小さく抑え、
高速動作が可能な半導体装置を実現できる。

【００５１】なお、上記第１および第２の実施の形態に
おいて製造される半導体装置は、層間接続用金属プラグ
（図５の１０４、図１２の１１５）の平面形状がほぼ四
角形であり、そのプラグ幅が第１の配線（図５，図１２
の１０３）の配線幅と同一寸法になっている。

【００５２】

【発明の効果】本発明の請求項１の半導体装置の製造方
法によれば、第１の配線用の第１の金属層と層間接続用
金属プラグ形成用の第２の金属層とを堆積し、それらを
同一の第１のレジストをマスクにエッチングして第１の
配線の形状とした後、第２のレジストをマスクに第２の
金属層のみをエッチングして層間接続用金属プラグを形
成することにより、層間接続用金属プラグは、第１の配
線上からずれることなく第１の配線上に確実に形成さ
れ、層間接続用金属プラグと第１の配線との接続不良を
防止できる。

【００５３】本発明の請求項２の半導体装置の製造方法
によれば、第１の配線用の第１の金属層上に形成する第
１のハードマスク層を第１の配線の形状に加工し、さら
に第２のレジストをマスクに第１のハードマスク層をエ
ッチングして層間接続用金属プラグの形成領域部分の第
１の金属層を露出させ、その露出部分をめっきして層間
接続用金属プラグを形成し、第１のハードマスク層と層
間接続用金属プラグ上にのみ形成した第２のハードマス
ク層とをマスクとして第１の金属層をエッチングして第
１の配線を形成することにより、層間接続用金属プラグ
は、第１の配線上からずれることなく第１の配線上に確
実に形成され、層間接続用金属プラグと第１の配線との
接続不良を防止できる。また、層間接続用金属プラグは
第１の配線となる第１の金属層の露出部分をめっきして
形成されるため、層間接続用金属プラグと第１の配線と
の接続部での接続抵抗の上昇を回避することができる。

【００５４】また、請求項１，請求項２のいずれの製造
方法も、層間接続用金属プラグを形成した後に層間絶縁
膜を形成するため、従来のように層間絶縁膜に層間接続
孔を開口する必要がない。このように層間接続孔を開口
しないため、従来のようにアライメントずれが生じ、さ
らに層間接続孔が深くエッチングされた場合に、層間接
続用金属によって配線とその下層の半導体基板あるいは
下層の配線とが接続し、ショート不良が発生するという
ような問題は生じない。

【００５５】さらに、本発明の請求項３の半導体装置の
製造方法によれば、第１の配線の配線間でかつ層間接続
用金属プラグの上面よりも低い位置に空孔が形成される
ように層間絶縁膜を形成し、このように、配線間に空孔
が形成されることにより配線間容量を小さく抑えること
ができる。また、従来のように層間絶縁膜に層間接続孔
を開口しないため、従来のようにアライメントずれによ
り層間接続孔と空孔が一体化し、その領域に層間接続用
金属が入ることによって配線間のショート不良が発生す
るというような問題は生じない。このように、従来のよ
うに空孔が層間接続孔と一体化して空孔に層間接続用金
属が入ることがないため、第１の配線間の空孔も確実に
形成でき、配線間容量を小さく抑え、高速動作が可能な
半導体装置を実現できる。

【図面の簡単な説明】

【図１】（ａ）は本発明の第１の実施の形態に係る半導
体装置の製造方法を示す工程断面図、（ｂ）はそれを上
から見た平面図である。

【図２】（ａ）は本発明の第１の実施の形態に係る半導
体装置の製造方法を示す工程断面図、（ｂ）はそれを上
から見た平面図である。

【図３】（ａ）は本発明の第１の実施の形態に係る半導
体装置の製造方法を示す工程断面図、（ｂ）はそれを上
から見た平面図である。

【図４】（ａ）は本発明の第１の実施の形態に係る半導
体装置の製造方法を示す工程断面図、（ｂ）はそれを上
から見た平面図である。

【図５】（ａ）は本発明の第１の実施の形態に係る半導
体装置の製造方法を示す工程断面図、（ｂ）はそれを上
から見た平面（透視）図である。

【図６】（ａ）は本発明の第２の実施の形態に係る半導
体装置の製造方法を示す工程断面図、（ｂ）はそれを上
から見た平面図である。

【図７】（ａ）は本発明の第２の実施の形態に係る半導
体装置の製造方法を示す工程断面図、（ｂ）はそれを上
から見た平面図である。

【図８】（ａ）は本発明の第２の実施の形態に係る半導
体装置の製造方法を示す工程断面図、（ｂ）はそれを上
から見た平面図である。

【図９】（ａ）は本発明の第２の実施の形態に係る半導
体装置の製造方法を示す工程断面図、（ｂ）はそれを上
から見た平面図である。

【図１０】（ａ）は本発明の第２の実施の形態に係る半
導体装置の製造方法を示す工程断面図、（ｂ）はそれを
上から見た平面図である。

【図１１】（ａ）は本発明の第２の実施の形態に係る半
導体装置の製造方法を示す工程断面図、（ｂ）はそれを
上から見た平面図である。

【図１２】（ａ）は本発明の第２の実施の形態に係る半
導体装置の製造方法を示す工程断面図、（ｂ）はそれを
上から見た平面（透視）図である。

【図１３】従来の半導体装置の構造を示す断面図であ
る。

【図１４】従来の半導体装置の製造方法を示す工程断面
図である。

【図１５】従来の半導体装置の製造方法を示す工程断面
図である。

【符号の説明】

１０１ 半導体基板 １０２ 絶縁膜 １０３ 第１の金属層 １０４ 第２の金属層 １０５，１０６，１１２，１１４ レジスト １０７ 空孔 １０８ 層間絶縁膜 １１１，１１６ ハードマスク層 １１３ 埋め込み材料 １１５ 層間接続用金属プラグ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 JJ08 JJ18 KK08 KK11 KK18 MM05 NN03 NN19 PP27 QQ08 QQ24 QQ28 QQ31 QQ48 RR29 SS15 XX15 XX24

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第１の配線上に層間絶縁膜を介して第２
   の配線が形成され、前記層間絶縁膜を貫通する層間接続
   用金属プラグにより前記第１の配線と前記第２の配線と
   が接続された半導体装置の製造方法であって、 絶縁膜上に前記第１の配線用の第１の金属層を堆積する
   工程と、 前記第１の金属層上に第２の金属層を堆積する工程と、 前記第２の金属層の表面に第１のレジストを塗布し前記
   第１の配線の形状にパターンニングする工程と、 前記第１のレジストをマスクに前記第２の金属層をエッ
   チングするとともに前記第１の金属層をエッチングして
   前記第１の配線を形成する工程と、 前記第１のレジストを除去した後、第２のレジストを塗
   布し前記第１の配線の形状に加工された前記第２の金属
   層の前記層間接続用金属プラグの形成領域部分を覆うよ
   うにパターンニングする工程と、 前記第２のレジストをマスクに前記第２の金属層のみを
   エッチングすることにより残存する前記第２の金属層か
   らなる前記層間接続用金属プラグを形成する工程と、 前記第２のレジストを除去した後、前記層間絶縁膜を全
   面に形成する工程と、 前記層間接続用金属プラグの上面を露出させる工程と、 前記層間接続用金属プラグの上面を露出させた後、全面
   に第３の金属層を形成し、前記第３の金属層を所望の形
   状にエッチングして前記第２の配線を形成する工程とを
   含むことを特徴とする半導体装置の製造方法。
2. 【請求項２】 第１の配線上に層間絶縁膜を介して第２
   の配線が形成され、前記層間絶縁膜を貫通する層間接続
   用金属プラグにより前記第１の配線と前記第２の配線と
   が接続された半導体装置の製造方法であって、 絶縁膜上に前記第１の配線用の第１の金属層を堆積する
   工程と、 前記第１の金属層上に第１のハードマスク層を堆積する
   工程と、 前記第１のハードマスク層の表面に第１のレジストを塗
   布し前記第１の配線の形状にパターンニングする工程
   と、 前記第１のレジストをマスクに前記第１のハードマスク
   層をエッチングする工程と、 前記第１のレジスト以外の部分に埋め込み材料を埋め込
   む工程と、 前記第１のレジストを除去した後、第２のレジストを塗
   布し前記層間接続用金属プラグの形成領域部分を開口す
   るようにパターンニングする工程と、 前記第２のレジストをマスクに前記第１のハードマスク
   層をエッチングし前記第１の金属層を露出させる工程
   と、 前記第２のレジストを除去した後、電解めっき法により
   前記露出した第１の金属層の表面をめっきすることによ
   りそのめっき形成部分からなる前記層間接続用金属プラ
   グを形成する工程と、 前記層間接続用金属プラグ上にのみ第２のハードマスク
   層を堆積する工程と、 前記埋め込み材料を除去する工程と、 前記第１のハードマスク層と第２のハードマスク層とを
   マスクとして前記第１の金属層をエッチングして前記第
   １の配線を形成する工程と、 前記第１および第２のハードマスク層を除去した後、前
   記層間絶縁膜を全面に形成する工程と、 前記層間接続用金属プラグの上面を露出させる工程と、 前記層間接続用金属プラグの上面を露出させた後、全面
   に第２の金属層を形成し、前記第２の金属層を所望の形
   状にエッチングして前記第２の配線を形成する工程とを
   含むことを特徴とする半導体装置の製造方法。
3. 【請求項３】 層間絶縁膜は、第１の配線の配線間でか
   つ層間接続用金属プラグの上面よりも低い位置に空孔が
   形成されるように形成することを特徴とする請求項１ま
   たは２に記載の半導体装置の製造方法。