JP2001125526A

JP2001125526A - 表示装置

Info

Publication number: JP2001125526A
Application number: JP30574099A
Authority: JP
Inventors: Mutsumi Kimura; 睦木村; Hiroshi Maeda; 浩前田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-10-27
Filing date: 1999-10-27
Publication date: 2001-05-11

Abstract

(57)【要約】【課題】表示素子の面積階調方式に要求される完全な
オン状態およびオフ状態を実現すること。また、画面走
査周波数を60Hzよりも低周波数化しても、フリッカが観
測されないようにして、駆動回路の消費電力低減を実現
すること。【解決手段】表示素子がオン・オフ状態となるための
閾値電位をオン・オフ閾値電位とし、オン・オフ状態に対
して印加する制御電位をオン・オフ制御電位とする。オ
ン閾値電位とオフ閾値電位の電圧幅よりも、オン制御電
位とオフ制御電位の電圧幅の方が、予期される電位変動
幅程度(dV1, dV2)、大きくなるように設定する。この条
件を保つ範囲内で、画面走査周波数を60Hzよりも低くす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置、特に、
高画質および低消費電力を実現する、薄膜トランジスタ
駆動有機エレクトロルミネッセンス表示装置および薄膜
トランジスタ駆動液晶表示装置に関する。

【０００２】

【従来の技術】最近、有機エレクトロルミネッセンス表
示装置は、将来的に究極の薄型、軽量、小型、低消費電
力などを実現するディスプレイとして、注目されてい
る。この有機エレクトロルミネッセンス表示装置は、今
後広汎かつ多数用いられるようになると期待されてい
る。

【０００３】一方、現在、液晶表示装置は、パソコンモ
ニタ、ノートパソコン、携帯情報端末、カーナビゲーシ
ョンシステム、ポータブルテレビ、壁掛けテレビ、ビデ
オビューファインダーなどのディスプレイとして、既に
広汎かつ多数用いられている。今後さらに利用範囲は拡
大してゆくことが予想される。

【０００４】これらのディスプレイの駆動方法のひとつ
に、面積階調方式がある（M. Kimura, et al., Proc. E
uro Display '99, to be published、特開平9-23310
7）。面積階調方式とは、マトリクス状に配置された各
々の表示素子が複数の副表示素子から構成され、副表示
素子は制御電位によりオン状態またはオフ状態の2状態
のいずれかに制御され、オン状態の前記副表示素子の総
面積を変化させて階調を得る方式である。

【０００５】有機エレクトロルミネッセンス表示装置に
対する面積階調方式の利点は、画質均一性向上である。
従来用いられているConductance Control方式（T. Shim
oda,M. Kimura, et al., Proc. Asia Display 98, 217
(1998)）の有機エレクトロルミネッセンス表示素子で
は、中間電圧印加時の発光輝度均一性が悪い。そこで、
面積階調方式により、発光輝度均一性のよいオン状態お
よびオフ状態のみを用いることで、画質均一性向上を実
現する（M. Kimura, et al., Proc. Euro Display '99,
to be published、特開平9-233107）。

【０００６】液晶表示装置に対する面積階調方式の利点
は、広視角化である。広く用いられているTwist Nemati
c方式の液晶セルでは、中間電圧印加時の視角依存性が
大きい。そこで、面積階調方式により、視角依存性の少
ないオン状態およびオフ状態のみを用いることで、広視
角化を実現する。

【０００７】

【発明が解決しようとする課題】液晶表示装置や有機エ
レクトロルミネッセンス表示装置に用いられる面積階調
方式では、完全なオン状態およびオフ状態が要求され
る。そこで、本発明の第１の目的は、完全なオン状態お
よびオフ状態を実現することである。

【０００８】液晶表示装置や有機エレクトロルミネッセ
ンス表示装置に期待される特性のひとつに、駆動回路の
消費電力低減が挙げられる。現在のほとんどのディスプ
レイの画面走査周波数は、60Hzである。画面走査周波数
の低周波数化ができれば、駆動回路の消費電力を、大幅
に低減することが可能である。しかしながら、従来のデ
ィスプレイにおいて、画面走査周波数を60Hzよりも低周
波数化すると、フリッカが観測されるようになってしま
う。また、30Hz程度のフリッカは、場合により、視覚を
通じて健康に重大な問題を引き起こすことが知られてい
る（ポケモン症候群）。そこで、本発明の第２の目的
は、画面走査周波数を60Hzよりも低周波数化しても、フ
リッカが観測されないようにして、駆動回路の消費電力
低減を実現することである。

【０００９】

【課題を解決するための手段】請求項１記載の本発明
は、マトリクス状に配置された画素の各々に表示素子が
形成され、表示素子は複数の副表示素子から構成され、
副表示素子は制御電位によりオン状態またはオフ状態の
2状態のいずれかに制御され、オン状態の副表示素子の
総面積を変化させて階調を得る、表示装置において、副
表示素子がオン状態となるための閾値電位をオン閾値電
位とし、副表示素子がオフ状態となるための閾値電位を
オフ閾値電位とし、オン閾値電位およびオフ閾値電位の
うち低電位のほうを低閾値電位とし、オン閾値電位およ
びオフ閾値電位のうち高電位のほうを高閾値電位とし、
オン状態に対して印加する制御電位をオン制御電位と
し、オフ状態に対して印加する制御電位をオフ制御電位
とし、オン制御電位およびオフ制御電位のうち低電位の
ほうを低制御電位とし、オン制御電位およびオフ制御電
位のうち高電位のほうを高制御電位とし、画面走査期間
内の低制御電位の変化量をdV1とし、画面走査期間内の
高制御電位の変化量をdV2とするとき、低制御電位は低
閾値電位よりもdV1だけ低く設定され、高制御電位は高
閾値電位よりもdV2だけ高く設定されることを特徴とす
る、表示装置である。

【００１０】本構成によれば、制御電位が画面走査期間
内に変化しても、各副表示素子を、画面走査の全期間に
対して、完全なオン状態または完全なオフ状態にするこ
とが、可能となる。

【００１１】請求項２記載の本発明は、請求項１記載の
表示装置において、制御電位を保持する静電容量をCと
し、オン状態における静電容量からのリーク電流をI1と
し、オフ状態における静電容量からのリーク電流をI2と
し、画面走査期間をTとするとき、dV1=I1・T/C、dV2=I2・
T/Cで表されることを特徴とする、表示装置である。

【００１２】本構成によれば、静電容量からのリーク電
流が存在しても、各副表示素子を、画面走査の全期間に
対して、完全なオン状態または完全なオフ状態にするこ
とが、可能となる。

【００１３】請求項３記載の本発明は、請求項１記載の
表示装置において、低制御電位が低閾値電位よりもdV1
だけ低く、高制御電位が高閾値電位よりもdV2だけ高い
という条件を保つ範囲内で、画面走査周波数を60Hzより
も低くすることを特徴とする、表示装置である。

【００１４】本構成によれば、画面走査周波数を60Hzよ
りも低周波数化しても、フリッカが観測されず、駆動回
路の消費電力低減が実現できる。

【００１５】請求項４記載の本発明は、請求項１記載の
表示装置において、マトリクス状に配置された画素の各
々に薄膜トランジスタが形成され、薄膜トランジスタに
より制御電位がサンプリングされることを特徴とする、
表示装置である。

【００１６】本構成によれば、薄膜トランジスタによ
り、確実に表示素子を電気的に遮断することで、dV1、d
V2を小さくすることが可能となる。

【００１７】請求項５記載の本発明は、請求項１記載の
表示装置において、表示素子が薄膜トランジスタと薄膜
トランジスタに直列に接続された有機エレクトロルミネ
ッセンス素子であることを特徴とする、表示装置であ
る。

【００１８】本構成によれば、有機エレクトロルミネッ
センス表示装置に対して、制御電位が画面走査期間内に
変化しても、各副表示素子を、画面走査の全期間に対し
て、完全なオン状態または完全なオフ状態にすること
が、可能となる。

【００１９】請求項６記載の本発明は、請求項１記載の
表示装置において、表示素子が液晶表示素子であること
を特徴とする、表示装置である。

【００２０】本構成によれば、液晶表示装置に対して、
制御電位が画面走査期間内に変化しても、各副表示素子
を、画面走査の全期間に対して、完全なオン状態または
完全なオフ状態にすることが、可能となる。

【００２１】

【発明の実施の形態】以下、本発明の好ましい実施例を
説明する。

【００２２】本実施例は、摂氏600度以下の低温プロセ
スで形成された多結晶シリコン薄膜トランジスタ（低温
p-Si TFT）を備えている。低温p-Si TFTは、大型で安価
なガラス基板上に形成でき、パネル上に駆動回路を内蔵
できるので、ディスプレイ製造に適した技術である。ま
た、小サイズでも駆動能力が高く、1画素内にさえ複雑
な回路を組み込めるので、面積階調方式に適した技術で
ある。また、本実施例は、表示素子が薄膜トランジスタ
と薄膜トランジスタに直列に接続された有機エレクトロ
ルミネッセンス素子である。

【００２３】なお、薄膜トランジスタの代わりに、薄膜
ダイオードが用いられたディスプレイに対しても、本発
明の思想は効果がある。さらに、パッシブ駆動のディス
プレイに対しても、本発明の思想は効果がある。

【００２４】図１は、本発明の実施例の画素等価回路図
である。ここでは、１画素のみ図記しているが、実際に
は、上下左右に広がった、複数行および複数列の多数の
画素が存在する。

【００２５】複数の走査線11および複数の信号線12がマ
トリクス状に形成されている。各走査線11と各信号線12
の交点には、画素13が形成されている。画素13内には、
スイッチング薄膜トランジスタ14、保持容量15、表示素
子16が形成されている。本実施例では、表示素子16とし
て、ドライビング薄膜トランジスタ17とこのドライビン
グ薄膜トランジスタ17に直列に接続された有機エレクト
ロルミネッセンス素子18が用いられている。

【００２６】走査線11に選択パルスが印加されている間
に、信号線12に画像信号が印加され、スイッチング薄膜
トランジスタ14を通じて、保持容量15に保持される。こ
の画像信号は、ドライビング薄膜トランジスタ17のゲー
ト端子に印加され、有機エレクトロルミネッセンス素子
18の電流および発光が制御される。発光に用いられる電
流は、電流供給配線191から、ドライビング薄膜トラン
ジスタ17を介して、陰極192へと流れる。

【００２７】本実施例では階調は2ビットで表されるの
で、信号線12は低ビットの信号線121と高ビットの信号
線122から成る。また、これに対応して、スイッチング
薄膜トランジスタ14も低ビットのスイッチング薄膜トラ
ンジスタ141と高ビットのスイッチング薄膜トランジス
タ142から成り、保持容量15も低ビットの保持容量151と
高ビットの保持容量152から成る。さらに、表示素子16
も低ビットの副表示素子161と高ビットの副表示素子162
から成る。低ビットの副表示素子161と高ビットの副表
示素子162に対応して、ドライビング薄膜トランジスタ1
7も低ビットのドライビング薄膜トランジスタ171と高ビ
ットのドライビング薄膜トランジスタ172から成り、有
機エレクトロルミネッセンス素子18も低ビットの有機エ
レクトロルミネッセンス素子181と高ビットの有機エレ
クトロルミネッセンス素子182から成る。低ビットの有
機エレクトロルミネッセンス素子181と高ビットの有機
エレクトロルミネッセンス素子182の面積比は1:2になっ
ている。この比は、同一面積有機エレクトロルミネッセ
ンス素子18を1個および2個ならべることで、得ている。
すなわち、高ビットの有機エレクトロルミネッセンス素
子182は、低ビットの有機エレクトロルミネッセンス素
子181と等しい面積を持つ、第１の高ビットの有機エレ
クトロルミネッセンス素子1821と第２の高ビットの有機
エレクトロルミネッセンス素子1822とから成る。同一輝
度で発光した場合、発光量と発光面積は比例関係になる
ので、発光量も1:2であり、4階調が得られる。なお、3
ビット以上の階調に対しても、本発明の思想は有効であ
る。

【００２８】図２は、本発明の実施例の表示素子の制御
方法を表わす図である。横軸は、ドライビング薄膜トラ
ンジスタ17のゲート電極に印加される制御電位、縦軸
は、表示素子16を流れる電流を示す。表示素子16を流れ
る電流と発光輝度は、ほぼ比例関係にあるので、縦軸を
発光輝度と考えてもよい。

【００２９】表示素子16は、制御電位により、オン状態
またはオフ状態の2状態のいずれかに制御される。表示
素子16がオン状態となるための閾値電位をオン閾値電位
21とし、表示素子16がオフ状態となるための閾値電位を
オフ閾値電位22とする。ここでは、p型のドライビング
薄膜トランジスタ17を用いているので、(オン閾値電位2
1)<(オフ閾値電位22)、となっている。n型のドライビン
グ薄膜トランジスタ17を用いた場合、(オン閾値電位21)
>(オフ閾値電位22)、となり、以下の議論で対応する部
分を入れ替えれば、同様の議論が成り立つ。オン状態に
対して印加する制御電位をオン制御電位23と定義し、オ
フ状態に対して印加する制御電位をオフ制御電位24と定
義する。再び、ここでは、p型のドライビング薄膜トラ
ンジスタ17を用いているので、(オン制御電位23)<(オフ
制御電位24)、となっている。n型のドライビング薄膜ト
ランジスタ17を用いた場合、(オン制御電位23)>(オフ制
御電位24)、となり、以下の議論で対応する部分を入れ
替えれば、同様の議論が成り立つ。

【００３０】スイッチング薄膜トランジスタ14には、小
さいながらも有限なリーク電流が存在するので、走査線
11に選択パルスが印加されている間にサンプリングされ
たオン制御電位23またはオフ制御電位24は、画面走査期
間内すなわち保持期間内に変化してしまう。保持期間内
のオン制御電位23の変化量をdV1とし、保持期間内のオ
フ制御電位24の変化量をdV2とする。オン制御電位23は
オン閾値電位21よりもdV1だけ低く設定され、オフ制御
電位24はオフ閾値電位22よりもdV2だけ高く設定され
る。

【００３１】この構成によれば、制御電位が保持期間内
に変化しても、表示素子16を、全保持期間に対して、完
全なオン状態または完全なオフ状態にすることが、可能
となる。すなわち、走査線11に選択パルスが印加されて
いる間に、オン制御電位23がサンプリングされた場合、
保持期間内に、スイッチング薄膜トランジスタ14のリー
ク電流により、電位がdV1だけ昇圧してしまったとして
も、依然として完全なオン状態は維持される。また、走
査線11に選択パルスが印加されている間に、オフ制御電
位24がサンプリングされた場合、保持期間内に、スイッ
チング薄膜トランジスタ14のリーク電流により、電位が
dV2だけ降圧してしまったとしても、依然として完全な
オフ状態は維持される。

【００３２】dV1およびdV2には、画面走査期間内に刻々
変化する信号線電位および保持容量15に保持される制御
電位に対する、依存性が存在する。故に、これらの依存
性を考慮した最大値を、dV1およびdV2の値として設定す
るのが望ましい。

【００３３】また、制御電位を保持する静電容量、すな
わち、保持容量15とドライビング薄膜トランジスタ17の
ゲート容量の和をCとし、オン状態におけるスイッチン
グ薄膜トランジスタ14のリーク電流をI1とし、オフ状態
におけるスイッチング薄膜トランジスタ14リーク電流を
I2とし、画面走査期間をTとするとき、dV1およびdV2
は、dV1=I1・T/C、dV2=I2・T/Cで表される。

【００３４】この構成によれば、スイッチング薄膜トラ
ンジスタ14のリーク電流が存在しても、表示素子16を、
画面走査の全期間に対して、完全なオン状態または完全
なオフ状態にすることが、可能となる。

【００３５】また、オン制御電位23がオン閾値電位21よ
りもdV1だけ低く、オフ制御電位24がオフ閾値電位22よ
りもdV2だけ高いという条件を保つ範囲内で、画面走査
周波数を60Hzよりも低くしてある。実際、10Hz以下にす
ることも可能で、効果的な低消費電力化を目指すには、
この程度の低周波数が望ましい。

【００３６】この構成によれば、画面走査周波数を60Hz
よりも低周波数化しても、保持期間の全期間にわたっ
て、依然として完全なオフ状態は維持される。故に、フ
リッカ等の問題は、観測されない。画質上の課題が発生
すること無く、駆動回路の消費電力低減が実現できる。

【００３７】図３は、本発明の実施例の駆動回路を表わ
す図である。走査ドライバシフトレジスタ311に走査ド
ライバクロック331が印加されて、出力パルスが転送さ
れる。出力パルスは、走査ドライババッファ312により
駆動能力を高められて、表示領域35に存在する走査線11
に印加される。一方、信号ドライバシフトレジスタ321
に信号ドライバクロック341が印加されて、出力パルス
が転送される。出力パルスは、信号ドライバ第１バッフ
ァ322により駆動能力を高められて、信号ドライバ第１
ラッチ323に印加される。出力パルスに同期して、デジ
タル画像信号342が印加され、信号ドライバ第１ラッチ3
23にサンプリングされる。信号ドライバラッチパルス34
3により、デジタル画像信号342は、信号ドライバ第１ラ
ッチ323から信号ドライバ第２ラッチ324に転送される。
転送されたデジタル画像信号342は、信号ドライバ第２
バッファ325により駆動能力を高められて、表示領域35
に存在する信号線12に印加される。周辺供給配線36から
は、表示領域35内の電流供給配線191に、有機エレクト
ロルミネッセンス素子18を発光させるために必要な電流
が供給される。陰極コンタクト37は、陰極192に接続さ
れ、有機エレクトロルミネッセンス素子18を発光させる
ために用いられた電流を吸い出す。

【００３８】本実施例では、走査ドライバおよび信号ド
ライバは、低温多結晶シリコン薄膜トランジスタ技術に
より、パネル上に組み込まれている。画面走査周波数を
低周波数化することにより、これらの走査ドライバおよ
び信号ドライバの消費電力を、大幅に低減できる。ま
た、図３には図示されていないが、これらの走査ドライ
バおよび信号ドライバに必要なタイミングパルスや、デ
ジタル画像信号342を生成する、パネルに接続される外
部コントローラが存在する。画面走査周波数を低周波数
化することにより、この外部コントローラの消費電力
も、大幅に低減できる。

【００３９】図４は、本発明の実施例の薄膜トランジス
タの製造工程を表わす図である。まず、ガラス基板41上
に、SiH4を用いたPECVDや、Si2H6を用いたLPCVDによ
り、アモルファスシリコンが成膜される。エキシマレー
ザー等のレーザー照射や、固相成長により、アモルファ
スシリコンは再結晶化し、多結晶シリコン42となる（図
４(a)）。多結晶シリコン42をパターニングした後、ゲ
ート絶縁膜43が成膜され、ゲート電極44が成膜およびパ
ターニングされる（図４(b)）。リンやボロンなどの不
純物がゲート電極を用いて自己整合的に多結晶シリコン
42に打ち込まれ、活性化され、CMOS構造のソース領域お
よびドレイン領域45が、形成される。第１層間絶縁膜46
が成膜され、コンタクトホールを開穴し、ソース電極お
よびドレイン電極47が成膜およびパターニングされる
（図４(c)）。さらに、第２層間絶縁膜48が成膜され、
コンタクトホールを開穴し、ITOから成る画素電極49が
成膜およびパターニングされる（図４(d)）。

【００４０】図５は、本発明の実施例の有機エレクトロ
ルミネッセンス素子の製造工程を表わす図である。ま
ず、密着層51が成膜され、発光させたい領域に開口部が
形成される。層間層52が成膜され、開口部が形成される
（図５(a)）。次に、酸素プラズマやCF4プラズマなどの
プラズマ処理により、基板表面の濡れ性を制御する。そ
の後、正孔注入層53および発光層54が、スピンコート、
スキージ塗り、インクジェットプロセスなどの液相プロ
セスや、スパッタ、蒸着などの真空プロセスにより、成
膜される。仕事関数が小さくするためにアルカリ金属を
含んだ陰極55が、成膜され、封止剤56により封止され
て、完成する（図５(b)）。密着層51の役割は、基板と
層間層52との密着性を向上し、また、正確な発光面積を
得ることである。層間層52の役割は、ゲート電極44やソ
ース電極およびドレイン電極47から陰極55を遠ざけて、
寄生容量を低減すること、および、液相プロセスで正孔
注入層53や発光層54を形成する際に、表面の濡れ性を制
御し、正確なパターニングを実現することである（T. S
himoda, M. Kimura, et al., Proc. Asia Display 98,
217(1998)）。

【００４１】本実施例は、請求項１にあるように、マト
リクス状に配置された画素の各々に表示素子が形成さ
れ、表示素子は複数の副表示素子から構成され、副表示
素子は制御電位によりオン状態またはオフ状態の2状態
のいずれかに制御され、オン状態の副表示素子の総面積
を変化させて階調を得る、表示装置において、副表示素
子がオン状態となるための閾値電位をオン閾値電位と
し、副表示素子がオフ状態となるための閾値電位をオフ
閾値電位とし、オン閾値電位およびオフ閾値電位のうち
低電位のほうを低閾値電位とし、オン閾値電位およびオ
フ閾値電位のうち高電位のほうを高閾値電位とし、オン
状態に対して印加する制御電位をオン制御電位とし、オ
フ状態に対して印加する制御電位をオフ制御電位とし、
オン制御電位およびオフ制御電位のうち低電位のほうを
低制御電位とし、オン制御電位およびオフ制御電位のう
ち高電位のほうを高制御電位とし、画面走査期間内の低
制御電位の変化量をdV1とし、画面走査期間内の高制御
電位の変化量をdV2とするとき、低制御電位は低閾値電
位よりもdV1だけ低く設定され、高制御電位は高閾値電
位よりもdV2だけ高く設定されることを特徴とする、表
示装置である。

【００４２】この構成によれば、制御電位が画面走査期
間内に変化しても、各副表示素子を、画面走査の全期間
に対して、完全なオン状態または完全なオフ状態にする
ことが、可能となる。

【００４３】また、本実施例は、請求項２にあるよう
に、制御電位を保持する静電容量をCとし、オン状態に
おける静電容量からのリーク電流をI1とし、オフ状態に
おける静電容量からのリーク電流をI2とし、画面走査期
間をTとするとき、dV1=I1・T/C、dV2=I2・T/Cで表される
ことを特徴とする、表示装置である。

【００４４】この構成によれば、静電容量からのリーク
電流が存在しても、各副表示素子を、画面走査の全期間
に対して、完全なオン状態または完全なオフ状態にする
ことが、可能となる。

【００４５】また、本実施例は、請求項３にあるよう
に、低制御電位が低閾値電位よりもdV1だけ低く、高制
御電位が高閾値電位よりもdV2だけ高いという条件を保
つ範囲内で、画面走査周波数を60Hzよりも低くすること
を特徴とする、表示装置である。

【００４６】この構成によれば、画面走査周波数を60Hz
よりも低周波数化しても、フリッカが観測されず、駆動
回路の消費電力低減が実現できる。

【００４７】また、本実施例は、請求項４にあるよう
に、マトリクス状に配置された画素の各々に薄膜トラン
ジスタが形成され、薄膜トランジスタにより制御電位が
サンプリングされることを特徴とする、表示装置であ
る。

【００４８】この構成によれば、薄膜トランジスタによ
り、確実に表示素子を電気的に遮断することで、dV1、d
V2を小さくすることが可能となる。

【００４９】また、本実施例は、請求項５にあるよう
に、表示素子が薄膜トランジスタと薄膜トランジスタに
直列に接続された有機エレクトロルミネッセンス素子で
あることを特徴とする、表示装置である。

【００５０】この構成によれば、有機エレクトロルミネ
ッセンス表示装置に対して、制御電位が画面走査期間内
に変化しても、各副表示素子を、画面走査の全期間に対
して、完全なオン状態または完全なオフ状態にすること
が、可能となる。

【００５１】なお、本発明の思想は、請求項６にあるよ
うな、表示素子が液晶表示素子であることを特徴とす
る、表示装置に対しても、有効である。さらに、液晶表
示素子以外の電圧により駆動される素子、有機エレクト
ロルミネッセンス素子以外の電流により駆動される素
子、および、液晶表示素子以外の光透過率変調素子、有
機エレクトロルミネッセンス素子以外の発光素子に対し
ても、本発明の思想は、有効である。

【００５２】この構成によれば、液晶表示装置やその他
の表示装置に対して、制御電位が画面走査期間内に変化
しても、各副表示素子を、画面走査の全期間に対して、
完全なオン状態または完全なオフ状態にすることが、可
能となる。

【００５３】

【発明の効果】以上説明したように本発明によれば、制
御電位が画面走査期間内に変化しても、各副表示素子を
画面走査の全期間に対して、完全なオン状態または完全
なオフ状態にすることができる。したがって、画質が均
一になる。また、画面走査周波数を６０Ｈｚよりも低周
波数化しても、フリッカが観測されず、駆動回路の消費
電力低減が実現できる。

【図面の簡単な説明】

【図１】本発明の実施例の画素等価回路図。

【図２】本発明の実施例の示素子の制御方法を表わす
図。

【図３】本発明の実施例の駆動回路を表わす図。

【図４】本発明の実施例の薄膜トランジスタの製造工程
を表わす図。

【図５】本発明の実施例の有機エレクトロルミネッセン
ス素子の製造工程を表わす図。

【符号の説明】

１１走査線１２信号線１２１低ビットの信号線１２２高ビットの信号線１３画素１４スイッチング薄膜トランジスタ１４１低ビットのスイッチング薄膜トランジスタ１４２高ビットのスイッチング薄膜トランジスタ１５保持容量１５１低ビットの保持容量１５２高ビットの保持容量１６表示素子１６１低ビットの副表示素子１６２高ビットの副表示素子１７ドライビング薄膜トランジスタ１７１低ビットのドライビング薄膜トランジスタ１７２高ビットのドライビング薄膜トランジスタ１８有機エレクトロルミネッセンス素子１８１低ビットの有機エレクトロルミネッセンス素子１８２高ビットの有機エレクトロルミネッセンス素子１８２１第１の高ビットの有機エレクトロルミネッセ
ンス素子１８２２第２の高ビットの有機エレクトロルミネッセ
ンス素子１９１電流供給配線１９２陰極２１オン閾値電位２２オフ閾値電位２３オン制御電位２４オフ制御電位３１１走査ドライバシフトレジスタ３１２走査ドライババッファ３２１信号ドライバシフトレジスタ３２２信号ドライバ第１バッファ３２３信号ドライバ第１ラッチ３２４信号ドライバ第２ラッチ３２５信号ドライバ第２バッファ３３１走査ドライバクロック３４１信号ドライバクロック３４２デジタル画像信号３４３信号ドライバラッチパルス３５表示領域３６周辺供給配線３７陰極コンタクト４１ガラス基板４２多結晶シリコン４３ゲート絶縁膜４４ゲート電極４５ソース領域およびドレイン領域４６第１層間絶縁膜４７ソース電極およびドレイン電極４８第２層間絶縁膜４９画素電極５１密着層５２層間層５３正孔注入層５４発光層５５陰極５６封止剤

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/30 Ｇ０９Ｇ 3/30 Ｋ 3/36 3/36 Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 ＡＦターム(参考） 2H093 NA16 NC34 ND10 3K007 AB05 AB17 BA06 CA01 CB01 DA01 DB03 EB00 5C006 AA12 AF51 AF71 BB16 BB17 BC03 BC12 BF03 BF04 FA23 FA47 FA56 GA02 5C080 AA06 AA10 BB05 DD04 DD06 DD26 EE29 FF09 JJ02 JJ03 JJ05 JJ06

Claims

【特許請求の範囲】

【請求項１】マトリクス状に配置された画素の各々に
表示素子が形成され、前記表示素子は複数の副表示素子
から構成され、前記副表示素子は制御電位によりオン状
態またはオフ状態の2状態のいずれかに制御され、前記
オン状態の前記副表示素子の総面積を変化させて階調を
得る、表示装置において、前記副表示素子が前記オン状態となるための閾値電位を
オン閾値電位とし、前記副表示素子が前記オフ状態とな
るための閾値電位をオフ閾値電位とし、前記オン閾値電
位および前記オフ閾値電位のうち低電位のほうを低閾値
電位とし、前記オン閾値電位および前記オフ閾値電位の
うち高電位のほうを高閾値電位とし、前記オン状態に対
して印加する前記制御電位をオン制御電位とし、前記オ
フ状態に対して印加する前記制御電位をオフ制御電位と
し、前記オン制御電位および前記オフ制御電位のうち低
電位のほうを低制御電位とし、前記オン制御電位および
前記オフ制御電位のうち高電位のほうを高制御電位と
し、画面走査期間内の前記低制御電位の変化量をdV1と
し、前記画面走査期間内の前記高制御電位の変化量をdV
2とするとき、前記低制御電位は前記低閾値電位よりもd
V1だけ低く設定され、前記高制御電位は前記高閾値電位
よりもdV2だけ高く設定されることを特徴とする、表示
装置。
【請求項２】請求項１記載の表示装置において、前記制御電位を保持する静電容量をCとし、前記オン状
態における前記静電容量からのリーク電流をI1とし、前
記オフ状態における前記静電容量からのリーク電流をI2
とし、前記画面走査期間をTとするとき、dV1=I1・T/C、d
V2=I2・T/Cで表されることを特徴とする、表示装置。
【請求項３】請求項１記載の表示装置において、前記低制御電位が前記低閾値電位よりもdV1だけ低く、
前記高制御電位が前記高閾値電位よりもdV2だけ高いと
いう条件を保つ範囲内で、画面走査周波数を60Hzよりも
低くすることを特徴とする、表示装置。
【請求項４】請求項１記載の表示装置において、マトリクス状に配置された画素の各々に薄膜トランジス
タが形成され、前記薄膜トランジスタにより前記制御電
位がサンプリングされることを特徴とする、表示装置。
【請求項５】請求項１記載の表示装置において、前記表示素子が薄膜トランジスタと前記薄膜トランジス
タに直列に接続された有機エレクトロルミネッセンス素
子であることを特徴とする、表示装置。
【請求項６】請求項１記載の表示装置において、前記表示素子が液晶表示素子であることを特徴とする、
表示装置。