JP2001125526A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2001125526A JP2001125526A JP30574099A JP30574099A JP2001125526A JP 2001125526 A JP2001125526 A JP 2001125526A JP 30574099 A JP30574099 A JP 30574099A JP 30574099 A JP30574099 A JP 30574099A JP 2001125526 A JP2001125526 A JP 2001125526A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- control potential
- display device
- control
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims description 52
- 238000005401 electroluminescence Methods 0.000 claims description 26
- 239000004973 liquid crystal related substance Substances 0.000 claims description 13
- 230000008859 change Effects 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000003466 anti-cipated effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 19
- 239000010410 layer Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005802 health problem Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 208000011580 syndromic disease Diseases 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000016776 visual perception Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
オン状態およびオフ状態を実現すること。また、画面走
査周波数を60Hzよりも低周波数化しても、フリッカが観
測されないようにして、駆動回路の消費電力低減を実現
すること。 【解決手段】 表示素子がオン・オフ状態となるための
閾値電位をオン・オフ閾値電位とし、オン・オフ状態に対
して印加する制御電位をオン・オフ制御電位とする。オ
ン閾値電位とオフ閾値電位の電圧幅よりも、オン制御電
位とオフ制御電位の電圧幅の方が、予期される電位変動
幅程度(dV1, dV2)、大きくなるように設定する。この条
件を保つ範囲内で、画面走査周波数を60Hzよりも低くす
る。
Description
高画質および低消費電力を実現する、薄膜トランジスタ
駆動有機エレクトロルミネッセンス表示装置および薄膜
トランジスタ駆動液晶表示装置に関する。
示装置は、将来的に究極の薄型、軽量、小型、低消費電
力などを実現するディスプレイとして、注目されてい
る。この有機エレクトロルミネッセンス表示装置は、今
後広汎かつ多数用いられるようになると期待されてい
る。
ニタ、ノートパソコン、携帯情報端末、カーナビゲーシ
ョンシステム、ポータブルテレビ、壁掛けテレビ、ビデ
オビューファインダーなどのディスプレイとして、既に
広汎かつ多数用いられている。今後さらに利用範囲は拡
大してゆくことが予想される。
に、面積階調方式がある(M. Kimura, et al., Proc. E
uro Display '99, to be published、特開平9-23310
7)。面積階調方式とは、マトリクス状に配置された各
々の表示素子が複数の副表示素子から構成され、副表示
素子は制御電位によりオン状態またはオフ状態の2状態
のいずれかに制御され、オン状態の前記副表示素子の総
面積を変化させて階調を得る方式である。
対する面積階調方式の利点は、画質均一性向上である。
従来用いられているConductance Control方式(T. Shim
oda,M. Kimura, et al., Proc. Asia Display 98, 217
(1998))の有機エレクトロルミネッセンス表示素子で
は、中間電圧印加時の発光輝度均一性が悪い。そこで、
面積階調方式により、発光輝度均一性のよいオン状態お
よびオフ状態のみを用いることで、画質均一性向上を実
現する(M. Kimura, et al., Proc. Euro Display '99,
to be published、特開平9-233107)。
は、広視角化である。広く用いられているTwist Nemati
c方式の液晶セルでは、中間電圧印加時の視角依存性が
大きい。そこで、面積階調方式により、視角依存性の少
ないオン状態およびオフ状態のみを用いることで、広視
角化を実現する。
レクトロルミネッセンス表示装置に用いられる面積階調
方式では、完全なオン状態およびオフ状態が要求され
る。そこで、本発明の第1の目的は、完全なオン状態お
よびオフ状態を実現することである。
ンス表示装置に期待される特性のひとつに、駆動回路の
消費電力低減が挙げられる。現在のほとんどのディスプ
レイの画面走査周波数は、60Hzである。画面走査周波数
の低周波数化ができれば、駆動回路の消費電力を、大幅
に低減することが可能である。しかしながら、従来のデ
ィスプレイにおいて、画面走査周波数を60Hzよりも低周
波数化すると、フリッカが観測されるようになってしま
う。また、30Hz程度のフリッカは、場合により、視覚を
通じて健康に重大な問題を引き起こすことが知られてい
る(ポケモン症候群)。そこで、本発明の第2の目的
は、画面走査周波数を60Hzよりも低周波数化しても、フ
リッカが観測されないようにして、駆動回路の消費電力
低減を実現することである。
は、マトリクス状に配置された画素の各々に表示素子が
形成され、表示素子は複数の副表示素子から構成され、
副表示素子は制御電位によりオン状態またはオフ状態の
2状態のいずれかに制御され、オン状態の副表示素子の
総面積を変化させて階調を得る、表示装置において、副
表示素子がオン状態となるための閾値電位をオン閾値電
位とし、副表示素子がオフ状態となるための閾値電位を
オフ閾値電位とし、オン閾値電位およびオフ閾値電位の
うち低電位のほうを低閾値電位とし、オン閾値電位およ
びオフ閾値電位のうち高電位のほうを高閾値電位とし、
オン状態に対して印加する制御電位をオン制御電位と
し、オフ状態に対して印加する制御電位をオフ制御電位
とし、オン制御電位およびオフ制御電位のうち低電位の
ほうを低制御電位とし、オン制御電位およびオフ制御電
位のうち高電位のほうを高制御電位とし、画面走査期間
内の低制御電位の変化量をdV1とし、画面走査期間内の
高制御電位の変化量をdV2とするとき、低制御電位は低
閾値電位よりもdV1だけ低く設定され、高制御電位は高
閾値電位よりもdV2だけ高く設定されることを特徴とす
る、表示装置である。
内に変化しても、各副表示素子を、画面走査の全期間に
対して、完全なオン状態または完全なオフ状態にするこ
とが、可能となる。
表示装置において、制御電位を保持する静電容量をCと
し、オン状態における静電容量からのリーク電流をI1と
し、オフ状態における静電容量からのリーク電流をI2と
し、画面走査期間をTとするとき、dV1=I1・T/C、dV2=I2・
T/Cで表されることを特徴とする、表示装置である。
流が存在しても、各副表示素子を、画面走査の全期間に
対して、完全なオン状態または完全なオフ状態にするこ
とが、可能となる。
表示装置において、低制御電位が低閾値電位よりもdV1
だけ低く、高制御電位が高閾値電位よりもdV2だけ高い
という条件を保つ範囲内で、画面走査周波数を60Hzより
も低くすることを特徴とする、表示装置である。
りも低周波数化しても、フリッカが観測されず、駆動回
路の消費電力低減が実現できる。
表示装置において、マトリクス状に配置された画素の各
々に薄膜トランジスタが形成され、薄膜トランジスタに
より制御電位がサンプリングされることを特徴とする、
表示装置である。
り、確実に表示素子を電気的に遮断することで、dV1、d
V2を小さくすることが可能となる。
表示装置において、表示素子が薄膜トランジスタと薄膜
トランジスタに直列に接続された有機エレクトロルミネ
ッセンス素子であることを特徴とする、表示装置であ
る。
センス表示装置に対して、制御電位が画面走査期間内に
変化しても、各副表示素子を、画面走査の全期間に対し
て、完全なオン状態または完全なオフ状態にすること
が、可能となる。
表示装置において、表示素子が液晶表示素子であること
を特徴とする、表示装置である。
制御電位が画面走査期間内に変化しても、各副表示素子
を、画面走査の全期間に対して、完全なオン状態または
完全なオフ状態にすることが、可能となる。
説明する。
スで形成された多結晶シリコン薄膜トランジスタ(低温
p-Si TFT)を備えている。低温p-Si TFTは、大型で安価
なガラス基板上に形成でき、パネル上に駆動回路を内蔵
できるので、ディスプレイ製造に適した技術である。ま
た、小サイズでも駆動能力が高く、1画素内にさえ複雑
な回路を組み込めるので、面積階調方式に適した技術で
ある。また、本実施例は、表示素子が薄膜トランジスタ
と薄膜トランジスタに直列に接続された有機エレクトロ
ルミネッセンス素子である。
ダイオードが用いられたディスプレイに対しても、本発
明の思想は効果がある。さらに、パッシブ駆動のディス
プレイに対しても、本発明の思想は効果がある。
である。ここでは、1画素のみ図記しているが、実際に
は、上下左右に広がった、複数行および複数列の多数の
画素が存在する。
トリクス状に形成されている。各走査線11と各信号線12
の交点には、画素13が形成されている。画素13内には、
スイッチング薄膜トランジスタ14、保持容量15、表示素
子16が形成されている。本実施例では、表示素子16とし
て、ドライビング薄膜トランジスタ17とこのドライビン
グ薄膜トランジスタ17に直列に接続された有機エレクト
ロルミネッセンス素子18が用いられている。
に、信号線12に画像信号が印加され、スイッチング薄膜
トランジスタ14を通じて、保持容量15に保持される。こ
の画像信号は、ドライビング薄膜トランジスタ17のゲー
ト端子に印加され、有機エレクトロルミネッセンス素子
18の電流および発光が制御される。発光に用いられる電
流は、電流供給配線191から、ドライビング薄膜トラン
ジスタ17を介して、陰極192へと流れる。
で、信号線12は低ビットの信号線121と高ビットの信号
線122から成る。また、これに対応して、スイッチング
薄膜トランジスタ14も低ビットのスイッチング薄膜トラ
ンジスタ141と高ビットのスイッチング薄膜トランジス
タ142から成り、保持容量15も低ビットの保持容量151と
高ビットの保持容量152から成る。さらに、表示素子16
も低ビットの副表示素子161と高ビットの副表示素子162
から成る。低ビットの副表示素子161と高ビットの副表
示素子162に対応して、ドライビング薄膜トランジスタ1
7も低ビットのドライビング薄膜トランジスタ171と高ビ
ットのドライビング薄膜トランジスタ172から成り、有
機エレクトロルミネッセンス素子18も低ビットの有機エ
レクトロルミネッセンス素子181と高ビットの有機エレ
クトロルミネッセンス素子182から成る。低ビットの有
機エレクトロルミネッセンス素子181と高ビットの有機
エレクトロルミネッセンス素子182の面積比は1:2になっ
ている。この比は、同一面積有機エレクトロルミネッセ
ンス素子18を1個および2個ならべることで、得ている。
すなわち、高ビットの有機エレクトロルミネッセンス素
子182は、低ビットの有機エレクトロルミネッセンス素
子181と等しい面積を持つ、第1の高ビットの有機エレ
クトロルミネッセンス素子1821と第2の高ビットの有機
エレクトロルミネッセンス素子1822とから成る。同一輝
度で発光した場合、発光量と発光面積は比例関係になる
ので、発光量も1:2であり、4階調が得られる。なお、3
ビット以上の階調に対しても、本発明の思想は有効であ
る。
方法を表わす図である。横軸は、ドライビング薄膜トラ
ンジスタ17のゲート電極に印加される制御電位、縦軸
は、表示素子16を流れる電流を示す。表示素子16を流れ
る電流と発光輝度は、ほぼ比例関係にあるので、縦軸を
発光輝度と考えてもよい。
またはオフ状態の2状態のいずれかに制御される。表示
素子16がオン状態となるための閾値電位をオン閾値電位
21とし、表示素子16がオフ状態となるための閾値電位を
オフ閾値電位22とする。ここでは、p型のドライビング
薄膜トランジスタ17を用いているので、(オン閾値電位2
1)<(オフ閾値電位22)、となっている。n型のドライビン
グ薄膜トランジスタ17を用いた場合、(オン閾値電位21)
>(オフ閾値電位22)、となり、以下の議論で対応する部
分を入れ替えれば、同様の議論が成り立つ。オン状態に
対して印加する制御電位をオン制御電位23と定義し、オ
フ状態に対して印加する制御電位をオフ制御電位24と定
義する。再び、ここでは、p型のドライビング薄膜トラ
ンジスタ17を用いているので、(オン制御電位23)<(オフ
制御電位24)、となっている。n型のドライビング薄膜ト
ランジスタ17を用いた場合、(オン制御電位23)>(オフ制
御電位24)、となり、以下の議論で対応する部分を入れ
替えれば、同様の議論が成り立つ。
さいながらも有限なリーク電流が存在するので、走査線
11に選択パルスが印加されている間にサンプリングされ
たオン制御電位23またはオフ制御電位24は、画面走査期
間内すなわち保持期間内に変化してしまう。保持期間内
のオン制御電位23の変化量をdV1とし、保持期間内のオ
フ制御電位24の変化量をdV2とする。オン制御電位23は
オン閾値電位21よりもdV1だけ低く設定され、オフ制御
電位24はオフ閾値電位22よりもdV2だけ高く設定され
る。
に変化しても、表示素子16を、全保持期間に対して、完
全なオン状態または完全なオフ状態にすることが、可能
となる。すなわち、走査線11に選択パルスが印加されて
いる間に、オン制御電位23がサンプリングされた場合、
保持期間内に、スイッチング薄膜トランジスタ14のリー
ク電流により、電位がdV1だけ昇圧してしまったとして
も、依然として完全なオン状態は維持される。また、走
査線11に選択パルスが印加されている間に、オフ制御電
位24がサンプリングされた場合、保持期間内に、スイッ
チング薄膜トランジスタ14のリーク電流により、電位が
dV2だけ降圧してしまったとしても、依然として完全な
オフ状態は維持される。
変化する信号線電位および保持容量15に保持される制御
電位に対する、依存性が存在する。故に、これらの依存
性を考慮した最大値を、dV1およびdV2の値として設定す
るのが望ましい。
わち、保持容量15とドライビング薄膜トランジスタ17の
ゲート容量の和をCとし、オン状態におけるスイッチン
グ薄膜トランジスタ14のリーク電流をI1とし、オフ状態
におけるスイッチング薄膜トランジスタ14リーク電流を
I2とし、画面走査期間をTとするとき、dV1およびdV2
は、dV1=I1・T/C、dV2=I2・T/Cで表される。
ンジスタ14のリーク電流が存在しても、表示素子16を、
画面走査の全期間に対して、完全なオン状態または完全
なオフ状態にすることが、可能となる。
りもdV1だけ低く、オフ制御電位24がオフ閾値電位22よ
りもdV2だけ高いという条件を保つ範囲内で、画面走査
周波数を60Hzよりも低くしてある。実際、10Hz以下にす
ることも可能で、効果的な低消費電力化を目指すには、
この程度の低周波数が望ましい。
よりも低周波数化しても、保持期間の全期間にわたっ
て、依然として完全なオフ状態は維持される。故に、フ
リッカ等の問題は、観測されない。画質上の課題が発生
すること無く、駆動回路の消費電力低減が実現できる。
す図である。走査ドライバシフトレジスタ311に走査ド
ライバクロック331が印加されて、出力パルスが転送さ
れる。出力パルスは、走査ドライババッファ312により
駆動能力を高められて、表示領域35に存在する走査線11
に印加される。一方、信号ドライバシフトレジスタ321
に信号ドライバクロック341が印加されて、出力パルス
が転送される。出力パルスは、信号ドライバ第1バッフ
ァ322により駆動能力を高められて、信号ドライバ第1
ラッチ323に印加される。出力パルスに同期して、デジ
タル画像信号342が印加され、信号ドライバ第1ラッチ3
23にサンプリングされる。信号ドライバラッチパルス34
3により、デジタル画像信号342は、信号ドライバ第1ラ
ッチ323から信号ドライバ第2ラッチ324に転送される。
転送されたデジタル画像信号342は、信号ドライバ第2
バッファ325により駆動能力を高められて、表示領域35
に存在する信号線12に印加される。周辺供給配線36から
は、表示領域35内の電流供給配線191に、有機エレクト
ロルミネッセンス素子18を発光させるために必要な電流
が供給される。陰極コンタクト37は、陰極192に接続さ
れ、有機エレクトロルミネッセンス素子18を発光させる
ために用いられた電流を吸い出す。
ライバは、低温多結晶シリコン薄膜トランジスタ技術に
より、パネル上に組み込まれている。画面走査周波数を
低周波数化することにより、これらの走査ドライバおよ
び信号ドライバの消費電力を、大幅に低減できる。ま
た、図3には図示されていないが、これらの走査ドライ
バおよび信号ドライバに必要なタイミングパルスや、デ
ジタル画像信号342を生成する、パネルに接続される外
部コントローラが存在する。画面走査周波数を低周波数
化することにより、この外部コントローラの消費電力
も、大幅に低減できる。
タの製造工程を表わす図である。まず、ガラス基板41上
に、SiH4を用いたPECVDや、Si2H6を用いたLPCVDによ
り、アモルファスシリコンが成膜される。エキシマレー
ザー等のレーザー照射や、固相成長により、アモルファ
スシリコンは再結晶化し、多結晶シリコン42となる(図
4(a))。多結晶シリコン42をパターニングした後、ゲ
ート絶縁膜43が成膜され、ゲート電極44が成膜およびパ
ターニングされる(図4(b))。リンやボロンなどの不
純物がゲート電極を用いて自己整合的に多結晶シリコン
42に打ち込まれ、活性化され、CMOS構造のソース領域お
よびドレイン領域45が、形成される。第1層間絶縁膜46
が成膜され、コンタクトホールを開穴し、ソース電極お
よびドレイン電極47が成膜およびパターニングされる
(図4(c))。さらに、第2層間絶縁膜48が成膜され、
コンタクトホールを開穴し、ITOから成る画素電極49が
成膜およびパターニングされる(図4(d))。
ルミネッセンス素子の製造工程を表わす図である。ま
ず、密着層51が成膜され、発光させたい領域に開口部が
形成される。層間層52が成膜され、開口部が形成される
(図5(a))。次に、酸素プラズマやCF4プラズマなどの
プラズマ処理により、基板表面の濡れ性を制御する。そ
の後、正孔注入層53および発光層54が、スピンコート、
スキージ塗り、インクジェットプロセスなどの液相プロ
セスや、スパッタ、蒸着などの真空プロセスにより、成
膜される。仕事関数が小さくするためにアルカリ金属を
含んだ陰極55が、成膜され、封止剤56により封止され
て、完成する(図5(b))。密着層51の役割は、基板と
層間層52との密着性を向上し、また、正確な発光面積を
得ることである。層間層52の役割は、ゲート電極44やソ
ース電極およびドレイン電極47から陰極55を遠ざけて、
寄生容量を低減すること、および、液相プロセスで正孔
注入層53や発光層54を形成する際に、表面の濡れ性を制
御し、正確なパターニングを実現することである(T. S
himoda, M. Kimura, et al., Proc. Asia Display 98,
217(1998))。
リクス状に配置された画素の各々に表示素子が形成さ
れ、表示素子は複数の副表示素子から構成され、副表示
素子は制御電位によりオン状態またはオフ状態の2状態
のいずれかに制御され、オン状態の副表示素子の総面積
を変化させて階調を得る、表示装置において、副表示素
子がオン状態となるための閾値電位をオン閾値電位と
し、副表示素子がオフ状態となるための閾値電位をオフ
閾値電位とし、オン閾値電位およびオフ閾値電位のうち
低電位のほうを低閾値電位とし、オン閾値電位およびオ
フ閾値電位のうち高電位のほうを高閾値電位とし、オン
状態に対して印加する制御電位をオン制御電位とし、オ
フ状態に対して印加する制御電位をオフ制御電位とし、
オン制御電位およびオフ制御電位のうち低電位のほうを
低制御電位とし、オン制御電位およびオフ制御電位のう
ち高電位のほうを高制御電位とし、画面走査期間内の低
制御電位の変化量をdV1とし、画面走査期間内の高制御
電位の変化量をdV2とするとき、低制御電位は低閾値電
位よりもdV1だけ低く設定され、高制御電位は高閾値電
位よりもdV2だけ高く設定されることを特徴とする、表
示装置である。
間内に変化しても、各副表示素子を、画面走査の全期間
に対して、完全なオン状態または完全なオフ状態にする
ことが、可能となる。
に、制御電位を保持する静電容量をCとし、オン状態に
おける静電容量からのリーク電流をI1とし、オフ状態に
おける静電容量からのリーク電流をI2とし、画面走査期
間をTとするとき、dV1=I1・T/C、dV2=I2・T/Cで表される
ことを特徴とする、表示装置である。
電流が存在しても、各副表示素子を、画面走査の全期間
に対して、完全なオン状態または完全なオフ状態にする
ことが、可能となる。
に、低制御電位が低閾値電位よりもdV1だけ低く、高制
御電位が高閾値電位よりもdV2だけ高いという条件を保
つ範囲内で、画面走査周波数を60Hzよりも低くすること
を特徴とする、表示装置である。
よりも低周波数化しても、フリッカが観測されず、駆動
回路の消費電力低減が実現できる。
に、マトリクス状に配置された画素の各々に薄膜トラン
ジスタが形成され、薄膜トランジスタにより制御電位が
サンプリングされることを特徴とする、表示装置であ
る。
り、確実に表示素子を電気的に遮断することで、dV1、d
V2を小さくすることが可能となる。
に、表示素子が薄膜トランジスタと薄膜トランジスタに
直列に接続された有機エレクトロルミネッセンス素子で
あることを特徴とする、表示装置である。
ッセンス表示装置に対して、制御電位が画面走査期間内
に変化しても、各副表示素子を、画面走査の全期間に対
して、完全なオン状態または完全なオフ状態にすること
が、可能となる。
うな、表示素子が液晶表示素子であることを特徴とす
る、表示装置に対しても、有効である。さらに、液晶表
示素子以外の電圧により駆動される素子、有機エレクト
ロルミネッセンス素子以外の電流により駆動される素
子、および、液晶表示素子以外の光透過率変調素子、有
機エレクトロルミネッセンス素子以外の発光素子に対し
ても、本発明の思想は、有効である。
の表示装置に対して、制御電位が画面走査期間内に変化
しても、各副表示素子を、画面走査の全期間に対して、
完全なオン状態または完全なオフ状態にすることが、可
能となる。
御電位が画面走査期間内に変化しても、各副表示素子を
画面走査の全期間に対して、完全なオン状態または完全
なオフ状態にすることができる。したがって、画質が均
一になる。また、画面走査周波数を60Hzよりも低周
波数化しても、フリッカが観測されず、駆動回路の消費
電力低減が実現できる。
図。
を表わす図。
ス素子の製造工程を表わす図。
ンス素子 1822 第2の高ビットの有機エレクトロルミネッセ
ンス素子 191 電流供給配線 192 陰極 21 オン閾値電位 22 オフ閾値電位 23 オン制御電位 24 オフ制御電位 311 走査ドライバシフトレジスタ 312 走査ドライババッファ 321 信号ドライバシフトレジスタ 322 信号ドライバ第1バッファ 323 信号ドライバ第1ラッチ 324 信号ドライバ第2ラッチ 325 信号ドライバ第2バッファ 331 走査ドライバクロック 341 信号ドライバクロック 342 デジタル画像信号 343 信号ドライバラッチパルス 35 表示領域 36 周辺供給配線 37 陰極コンタクト 41 ガラス基板 42 多結晶シリコン 43 ゲート絶縁膜 44 ゲート電極 45 ソース領域およびドレイン領域 46 第1層間絶縁膜 47 ソース電極およびドレイン電極 48 第2層間絶縁膜 49 画素電極 51 密着層 52 層間層 53 正孔注入層 54 発光層 55 陰極 56 封止剤
Claims (6)
- 【請求項1】 マトリクス状に配置された画素の各々に
表示素子が形成され、前記表示素子は複数の副表示素子
から構成され、前記副表示素子は制御電位によりオン状
態またはオフ状態の2状態のいずれかに制御され、前記
オン状態の前記副表示素子の総面積を変化させて階調を
得る、表示装置において、 前記副表示素子が前記オン状態となるための閾値電位を
オン閾値電位とし、前記副表示素子が前記オフ状態とな
るための閾値電位をオフ閾値電位とし、前記オン閾値電
位および前記オフ閾値電位のうち低電位のほうを低閾値
電位とし、前記オン閾値電位および前記オフ閾値電位の
うち高電位のほうを高閾値電位とし、前記オン状態に対
して印加する前記制御電位をオン制御電位とし、前記オ
フ状態に対して印加する前記制御電位をオフ制御電位と
し、前記オン制御電位および前記オフ制御電位のうち低
電位のほうを低制御電位とし、前記オン制御電位および
前記オフ制御電位のうち高電位のほうを高制御電位と
し、画面走査期間内の前記低制御電位の変化量をdV1と
し、前記画面走査期間内の前記高制御電位の変化量をdV
2とするとき、前記低制御電位は前記低閾値電位よりもd
V1だけ低く設定され、前記高制御電位は前記高閾値電位
よりもdV2だけ高く設定されることを特徴とする、表示
装置。 - 【請求項2】 請求項1記載の表示装置において、 前記制御電位を保持する静電容量をCとし、前記オン状
態における前記静電容量からのリーク電流をI1とし、前
記オフ状態における前記静電容量からのリーク電流をI2
とし、前記画面走査期間をTとするとき、dV1=I1・T/C、d
V2=I2・T/Cで表されることを特徴とする、表示装置。 - 【請求項3】 請求項1記載の表示装置において、 前記低制御電位が前記低閾値電位よりもdV1だけ低く、
前記高制御電位が前記高閾値電位よりもdV2だけ高いと
いう条件を保つ範囲内で、画面走査周波数を60Hzよりも
低くすることを特徴とする、表示装置。 - 【請求項4】 請求項1記載の表示装置において、 マトリクス状に配置された画素の各々に薄膜トランジス
タが形成され、前記薄膜トランジスタにより前記制御電
位がサンプリングされることを特徴とする、表示装置。 - 【請求項5】 請求項1記載の表示装置において、 前記表示素子が薄膜トランジスタと前記薄膜トランジス
タに直列に接続された有機エレクトロルミネッセンス素
子であることを特徴とする、表示装置。 - 【請求項6】 請求項1記載の表示装置において、 前記表示素子が液晶表示素子であることを特徴とする、
表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30574099A JP2001125526A (ja) | 1999-10-27 | 1999-10-27 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30574099A JP2001125526A (ja) | 1999-10-27 | 1999-10-27 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001125526A true JP2001125526A (ja) | 2001-05-11 |
Family
ID=17948781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30574099A Pending JP2001125526A (ja) | 1999-10-27 | 1999-10-27 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001125526A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006106671A (ja) * | 2004-05-25 | 2006-04-20 | Victor Co Of Japan Ltd | 表示装置 |
JP2006106673A (ja) * | 2004-05-25 | 2006-04-20 | Victor Co Of Japan Ltd | 表示装置 |
JP2006106672A (ja) * | 2004-05-25 | 2006-04-20 | Victor Co Of Japan Ltd | 表示装置 |
EP1758072A2 (en) | 2005-08-24 | 2007-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
US7898623B2 (en) | 2005-07-04 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device, electronic device and method of driving display device |
CN102156359A (zh) * | 2010-06-13 | 2011-08-17 | 京东方科技集团股份有限公司 | 阵列基板、液晶面板和液晶显示器及驱动方法 |
US8115788B2 (en) | 2006-05-31 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method of display device, and electronic appliance |
US9449543B2 (en) | 2005-07-04 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method of display device |
-
1999
- 1999-10-27 JP JP30574099A patent/JP2001125526A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006106673A (ja) * | 2004-05-25 | 2006-04-20 | Victor Co Of Japan Ltd | 表示装置 |
JP2006106672A (ja) * | 2004-05-25 | 2006-04-20 | Victor Co Of Japan Ltd | 表示装置 |
JP2006106671A (ja) * | 2004-05-25 | 2006-04-20 | Victor Co Of Japan Ltd | 表示装置 |
US8154678B2 (en) | 2005-07-04 | 2012-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device, electronic device and method of driving display device |
US7898623B2 (en) | 2005-07-04 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device, electronic device and method of driving display device |
US9449543B2 (en) | 2005-07-04 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method of display device |
US8587742B2 (en) | 2005-07-04 | 2013-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device, electronic device and method of driving display device |
US8339530B2 (en) | 2005-07-04 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device, electronic device and method of driving display device |
EP1758072A2 (en) | 2005-08-24 | 2007-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
US7928929B2 (en) | 2005-08-24 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
US8115788B2 (en) | 2006-05-31 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method of display device, and electronic appliance |
CN102156359A (zh) * | 2010-06-13 | 2011-08-17 | 京东方科技集团股份有限公司 | 阵列基板、液晶面板和液晶显示器及驱动方法 |
CN102156359B (zh) * | 2010-06-13 | 2014-05-07 | 京东方科技集团股份有限公司 | 阵列基板、液晶面板和液晶显示器及驱动方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3838063B2 (ja) | 有機エレクトロルミネッセンス装置の駆動方法 | |
KR101962860B1 (ko) | 조절가능한 리프레시 레이트로 구동되는 선택적인 부분들을 포함하는 디스플레이 및 이를 구동하는 방법 | |
US6771247B2 (en) | Display and method of driving display | |
US8144102B2 (en) | Memory element and display device | |
US6778162B2 (en) | Display apparatus having digital memory cell in pixel and method of driving the same | |
JP3767292B2 (ja) | 表示装置の駆動方法 | |
US20020044109A1 (en) | Driving method for electro-optical device, electro-optical device, and electronic apparatus | |
JP2007156476A (ja) | 表示装置及びその駆動方法 | |
CN112397565B (zh) | 显示面板及显示装置 | |
US11538405B2 (en) | Pixel driving circuit, pixel driving method, display panel and display device | |
WO2020100616A1 (ja) | 画素回路、表示装置、画素回路の駆動方法および電子機器 | |
US20020097350A1 (en) | Thin film transistors suitable for use in flat panel displays | |
JP2002175048A (ja) | 電気光学装置の駆動方法及び電気光学装置及び電子機器 | |
KR20020060085A (ko) | 표시 장치 및 그 구동 방법, 전기 광학 장치 및 그 구동방법 | |
JP2001125526A (ja) | 表示装置 | |
US11798474B2 (en) | Display panel, driving method thereof and display device | |
CN109637435A (zh) | 一种显示面板的驱动电路、驱动方法及显示装置 | |
CN113707093A (zh) | 显示像素电路结构及显示面板 | |
Pappas et al. | Active-matrix liquid crystal displays-operation, electronics and analog circuits design | |
CN109584787A (zh) | 一种显示面板的驱动电路、驱动方法及显示装置 | |
KR20060100824A (ko) | 표시 장치 및 그 구동 방법 | |
KR20060083714A (ko) | 액정 표시 장치 | |
JP2004061774A (ja) | 有機elパネル | |
KR20020001265A (ko) | 부분 표시 모드를 갖는 액정 표시 장치 및 그 구동 방법 | |
JP2002311924A (ja) | 表示装置、表示装置の駆動方法、電気光学装置、電気光学装置の駆動方法、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051121 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060131 |