JP2001118953A - Manufacturing method of semiconductor electronic part - Google Patents
Manufacturing method of semiconductor electronic partInfo
- Publication number
- JP2001118953A JP2001118953A JP29787599A JP29787599A JP2001118953A JP 2001118953 A JP2001118953 A JP 2001118953A JP 29787599 A JP29787599 A JP 29787599A JP 29787599 A JP29787599 A JP 29787599A JP 2001118953 A JP2001118953 A JP 2001118953A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- resin
- wafer
- dicing
- semiconductor electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体電子部品の製
造方法に関し、特に、製造工程を削減したものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor electronic component, and more particularly to a method for reducing the number of manufacturing steps.
【０００２】[0002]
【従来の技術】ウエハ単位でバンプ形成工程および樹脂
封止（モールド）工程を経て最後にダイシング工程を行
い、最終的なパッケージ形態を得る半導体電子部品の製
造方法が知られている（例えば、特開平０９−２１９４
２１号公報参照）。2. Description of the Related Art There is known a method of manufacturing a semiconductor electronic component in which a dicing process is performed at the end of a bump forming process and a resin encapsulating (molding) process for each wafer to obtain a final package form (for example, see Japanese Patent Application Laid-Open No. H11-157556). Kaihei 09-2194
No. 21).
【０００３】図３により、上述した半導体電子部品の製
造方法を説明する。図３ａに示す回路素子が形成された
シリコンウエハ１の電極形成領域に、ワイヤーボンディ
ング装置を使って図３ｂに示すようにＡu、Ｃu、半田な
どのスタッドバンプ２を形成する。次に、図３ｃに示す
ように、シリコンウエハ１の回路素子形成面（表面）の
スタッドバンプ２が形成された領域以外の領域と、シリ
コンウエハ１の裏面全体に、エポキシ樹脂、ポリイミド
樹脂、シリコン樹脂などの有機材料３を充填塗布し、樹
脂封止する。さらに、図３ｄに示すように、エッチング
またはレーザー照射によってシリコンウエハ１の裏面に
放熱フィン構造を形成する。そして最後に、ダイシング
装置によって図３ｅに示すようにフルカット切削４を行
い、図３ｆに示すようなチップサイズに分割する。Referring to FIG. 3, a method for manufacturing the above-described semiconductor electronic component will be described. As shown in FIG. 3B, stud bumps 2 made of Au, Cu, solder or the like are formed on the electrode forming region of the silicon wafer 1 on which the circuit elements shown in FIG. Next, as shown in FIG. 3C, epoxy resin, polyimide resin, silicon resin, and the like are formed on the area other than the area where the stud bumps 2 are formed on the circuit element forming surface (front surface) of the silicon wafer 1 and on the entire back surface of the silicon wafer 1. An organic material 3 such as a resin is filled and applied, followed by resin sealing. Further, as shown in FIG. 3D, a radiation fin structure is formed on the back surface of the silicon wafer 1 by etching or laser irradiation. Finally, a full cut 4 is performed by a dicing device as shown in FIG. 3E to divide into chip sizes as shown in FIG. 3F.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体電子部品の製造方法では、放熱フィン構
造の形成（図３ｄ参照）とチップの分割（図３ｅ）とを
別の工程で行っており、製造工程の削減のために改善が
望まれる。However, in the above-described conventional method for manufacturing a semiconductor electronic component, the formation of the heat radiation fin structure (see FIG. 3D) and the division of the chip (FIG. 3E) are performed in different steps. Improvements are desired to reduce the number of manufacturing steps.
【０００５】本発明の目的は、ウエハ単位でバンプ形成
工程および樹脂封止工程を経てダイシング工程でチップ
サイズに分割する半導体電子部品の製造工程を削減する
ことにある。SUMMARY OF THE INVENTION An object of the present invention is to reduce the number of steps for manufacturing semiconductor electronic components which are divided into chip sizes in a dicing step after a bump forming step and a resin sealing step for each wafer.
【０００６】[0006]
【課題を解決するための手段】（１） 発明の第１の実
施の形態を示す図１に対応づけて請求項１の発明を説明
すると、請求項１の発明は、シリコンウエハ１１に回路
素子を形成する第１工程（ａ）と、第１工程（ａ）〜
（ｃ）で製作されたシリコンウエハの回路素子形成面に
バンプ１４を形成する第２工程（ｄ）と、第２工程
（ｄ）で製作されたシリコンウエハの回路素子形成面を
バンプが露出するように樹脂封止するとともに、回路素
子非形成面を樹脂封止する第３工程（ｅ）と、第３工程
（ｅ）で製作されたシリコンウエハの回路素子非形成面
にダイシング切削１７により放熱フィン構造を形成する
とともに、シリコンウエハをダイシング切削１８により
チップサイズに分割する第４工程（ｇ）とを経て半導体
電子部品を製造する。 （２） 発明の第２の実施の形態を示す図２に対応づけ
て請求項２の発明を説明すると、請求項２の半導体電子
部品の製造方法は、第３工程（ｆ）では、シリコンウエ
ハの回路素子非形成面の樹脂封止に代えて、回路素子非
形成面に金属膜２６を形成するようにしたものである。(1) The first embodiment of the present invention will be described with reference to FIG. 1 showing a first embodiment of the present invention. Forming a first step (a) and first steps (a) to
A second step (d) of forming the bumps 14 on the circuit element forming surface of the silicon wafer manufactured in (c), and the bumps are exposed on the circuit element forming surface of the silicon wafer manufactured in the second step (d). In the third step (e) of resin-sealing the surface on which the circuit elements are not formed, and dissipating heat by dicing 17 on the non-circuit element-formed surface of the silicon wafer manufactured in the third step (e). A semiconductor electronic component is manufactured through a fourth step (g) of forming a fin structure and dividing the silicon wafer into chip sizes by dicing and cutting 18. (2) The invention according to claim 2 will be described with reference to FIG. 2 showing a second embodiment of the invention. The method for manufacturing a semiconductor electronic component according to claim 2 includes a third step (f) in which a silicon wafer is formed. The metal film 26 is formed on the circuit element non-formed surface instead of the resin sealing of the circuit element non-formed surface.
【０００７】上述した課題を解決するための手段の項で
は、説明を分かりやすくするために一実施の形態の図を
用いたが、これにより本発明が一実施の形態に限定され
るものではない。In the section of the means for solving the above-described problem, a diagram of one embodiment is used for easy understanding of the description, but the present invention is not limited to this embodiment. .
【０００８】[0008]
【発明の効果】（１） 請求項１の発明によれば、両面
を樹脂封止したシリコンウエハの回路素子非形成面にダ
イシング切削により放熱フィン構造を形成する処理と、
シリコンウエハをダイシング切削によりチップサイズに
分割する処理とを１つの製造工程で行うようにしたの
で、半導体電子部品の製造工程を削減でき、製造コスト
を低減することができる。 （２） また請求項２の発明によれば、シリコンウエハ
の回路素子形成面を樹脂封止するとともに回路素子非形
成面に金属膜を形成した後、回路素子非形成面にダイシ
ング切削により放熱フィン構造を形成する処理と、シリ
コンウエハをダイシング切削によりチップサイズに分割
する処理とを１つの製造工程で行うようにしたので、請
求項１の上記効果に加え、半導体電子部品の放熱性をさ
らに向上させることができる。(1) According to the first aspect of the present invention, a process of forming a radiation fin structure by dicing and cutting on a circuit element non-formation surface of a silicon wafer having both surfaces resin-sealed,
Since the process of dividing the silicon wafer into chip sizes by dicing and cutting is performed in one manufacturing process, the manufacturing process of semiconductor electronic components can be reduced, and the manufacturing cost can be reduced. (2) According to the second aspect of the present invention, after the circuit element forming surface of the silicon wafer is resin-sealed and the metal film is formed on the circuit element non-forming surface, the heat radiation fins are formed by dicing on the circuit element non-forming surface. Since the process of forming the structure and the process of dividing the silicon wafer into chip sizes by dicing and cutting are performed in one manufacturing process, the heat radiation of the semiconductor electronic component is further improved in addition to the above-described effect of claim 1. Can be done.
【０００９】[0009]
【発明の実施の形態】《発明の第１の実施の形態》図１
は第１の実施の形態の半導体電子部品の製造工程を示
す。図１ａに示す回路素子を形成したシリコンウエハ１
１の回路素子形成面（以下、表面と呼ぶ）に、スパッタ
法などによって図１ｂに示すようにバリアメタル（Ｔi
／Ｎi）膜１２を積層する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS << First Embodiment of the Invention >> FIG.
Shows a manufacturing process of the semiconductor electronic component of the first embodiment. Silicon wafer 1 on which circuit elements shown in FIG.
As shown in FIG. 1B, a barrier metal (Ti
/ Ni) Film 12 is laminated.
【００１０】次に、図１ｃに示すように、メッキ用フォ
トレジストを用いて、バンプ形成のために回路の電極形
成領域を開口したパターンのレジスト膜１３を形成す
る。そして、図１ｄに示すように、レジスト開口部から
露出しているバリアメタル膜１２をメッキ導通電極とし
て、レジスト開口部に例えば電解メッキ法によりＡuな
どのバンプ１４を析出させるとともに、メッキ用レジス
ト膜１３を除去し、さらにＡuメッキバンプ１４をマス
クにしてバンプ領域以外のバリアメタル膜１２をウエッ
トエッチングにより除去する。なお、バンプ１４は半田
共晶法、高融点バンプ形成法、蒸着バンプ形成法、無電
解メッキ法、転写バンプ法、メタルジェット法、スタッ
ドバンプ法などの方法により形成する。Next, as shown in FIG. 1C, a resist film 13 having a pattern in which an electrode forming region of a circuit is opened for bump formation is formed by using a photoresist for plating. Then, as shown in FIG. 1D, a bump 14 made of Au or the like is deposited on the resist opening by, for example, an electrolytic plating method using the barrier metal film 12 exposed from the resist opening as a plating conductive electrode. The barrier metal film 12 other than the bump region is removed by wet etching using the Au plated bump 14 as a mask. The bumps 14 are formed by a method such as a solder eutectic method, a high melting point bump forming method, a vapor deposition bump forming method, an electroless plating method, a transfer bump method, a metal jet method, and a stud bump method.
【００１１】バンプ１４の形成後、図１ｅに示すよう
に、シリコンウエハ１１の表面のバンプ１４以外の部分
と、シリコンウエハ１１の回路素子非形成面（以下、裏
面と呼ぶ）全体に、エポキシ樹脂、ポリイミド樹脂、シ
リコン樹脂などの有機材料１５を充填塗布し、樹脂封止
する。なお、シリコンウエハ１１の表面は、バンプ１４
の高さと同じか、またはそれ以下の高さまで有機材料１
５を充填塗布する。また、有機材料１５には、熱伝導率
が高く、且つ配線基板との応力を緩和する材料を用いる
のが望ましい。After the bumps 14 are formed, as shown in FIG. 1E, an epoxy resin is applied to portions of the surface of the silicon wafer 11 other than the bumps 14 and the entire surface of the silicon wafer 11 where no circuit elements are formed (hereinafter referred to as a back surface). Then, an organic material 15 such as a polyimide resin and a silicon resin is filled and applied, followed by resin sealing. Note that the surface of the silicon wafer 11 is
Organic material 1 up to or less than the height of
5 is applied by filling. Further, it is desirable to use, as the organic material 15, a material having a high thermal conductivity and relaxing stress with the wiring board.
【００１２】シリコンウエハ１１を樹脂モールドした
後、図１ｆに示すように、シリコンウエハ１１の表面
に、ダイシングシートへマウントするための平坦性の確
保と、Ａuメッキバンプ１４の破損防止のために、レジ
ストの保護膜１６を形成する。なお、保護膜１６はポリ
イミドや絶縁テープを用いてもよい。After the silicon wafer 11 is resin-molded, as shown in FIG. 1F, on the surface of the silicon wafer 11, in order to secure flatness for mounting on a dicing sheet and to prevent breakage of the Au plated bumps 14, A resist protective film 16 is formed. Note that the protective film 16 may be made of polyimide or insulating tape.
【００１３】最後に、図１ｇに示すように、シリコンウ
エハ１１の裏面に放熱フィン構造を形成するとともに、
チップサイズに分割する。具体的には、シリコンウエハ
１１の表面をダイシングシートへマウントし、シリコン
ウエハ１１の回路素子形成層を切り込まないブレードハ
イト量に設定してハーフカットでダイシング切削１７を
行い、放熱フィン構造を形成するとともに、チップサイ
ズに分割するためにフルカットでダイシング切削１８を
行う。そして、チップサイズに分割した半導体電子部品
を、アセトンなどの有機溶剤を用いて被着したレジスト
を溶解し、図１ｈに示すような最終形態とする。Finally, as shown in FIG. 1g, a radiating fin structure is formed on the back surface of the silicon wafer 11, and
Divide into chip sizes. Specifically, the surface of the silicon wafer 11 is mounted on a dicing sheet, and the blade height is set so that the circuit element forming layer of the silicon wafer 11 is not cut. At the same time, dicing cutting 18 is performed with full cutting in order to divide into chip sizes. Then, the semiconductor electronic component divided into the chip size is dissolved in the applied resist using an organic solvent such as acetone to obtain a final form as shown in FIG. 1h.
【００１４】このように、第１の実施の形態の半導体電
子部品の製造方法によれば、放熱フィン構造の形成をダ
イシング切削加工とし、放熱フィン構造の形成とチップ
サイズへの分割とをダイシングにより同一の製造工程で
行うようにしたので、製造工程を削減でき、半導体電子
部品の製造コストを低減することができる。As described above, according to the method for manufacturing a semiconductor electronic component of the first embodiment, the formation of the heat radiation fin structure is performed by dicing, and the formation of the heat radiation fin structure and the division into the chip size are performed by dicing. Since the processes are performed in the same manufacturing process, the number of manufacturing processes can be reduced, and the manufacturing cost of semiconductor electronic components can be reduced.
【００１５】また、従来の製造方法では、シリコンウエ
ハに有機材料を充填塗布して樹脂封止する工程におい
て、シリコンウエハ裏面の樹脂成形を、シリコンウエハ
全面を加熱し、さらに押圧して形成する場合があり、そ
の場合には工程中にシリコンウエハが反ったり、放熱フ
ィン構造とする溝が凸版型と一致した成形にならなかっ
たりする不具合があった。しかも、場合によってはシリ
コンウエハが破損することがあった。この第１の実施の
形態の製造方法によれば、放熱フィン構造を容易に、精
度よく形成することができ、製造中にシリコンウエハを
破損するようなことがない。さらに、従来はシリコンウ
エハを樹脂封止するためのモールド型を半導体電子部品
ごとに用意しなければならないが、第１の実施の形態の
製造方法によれば、シリコンウエハを樹脂封止するため
のモールド型が不要となる。In the conventional manufacturing method, in the step of filling and coating an organic material on a silicon wafer and sealing the resin, the resin molding on the back surface of the silicon wafer is performed by heating the entire surface of the silicon wafer and further pressing the silicon wafer. In this case, there is a problem that the silicon wafer is warped during the process, or the groove having the heat radiation fin structure is not formed in conformity with the relief mold. In some cases, the silicon wafer may be damaged. According to the manufacturing method of the first embodiment, the radiation fin structure can be easily and accurately formed, and the silicon wafer is not damaged during the manufacturing. Furthermore, conventionally, a mold for resin-sealing a silicon wafer must be prepared for each semiconductor electronic component. However, according to the manufacturing method of the first embodiment, a mold for resin-sealing a silicon wafer is required. The need for a mold is eliminated.
【００１６】《発明の第２の実施の形態》図２は第２の
実施の形態の半導体電子部品の製造工程を示す。図２ａ
に示す回路素子を形成したシリコンウエハ２１の回路素
子形成面（以下、表面と呼ぶ）に、スパッタ法などによ
って図２ｂに示すようにバリアメタル（Ｔi／Ｎi）膜２
２を積層する。<< Second Embodiment of the Invention >> FIG. 2 shows a manufacturing process of a semiconductor electronic component according to a second embodiment. FIG.
As shown in FIG. 2B, a barrier metal (Ti / Ni) film 2 is formed on a circuit element forming surface (hereinafter referred to as a surface) of a silicon wafer 21 on which the circuit elements shown in FIG.
2 are laminated.
【００１７】次に、図２ｃに示すように、メッキ用フォ
トレジストを用いて、バンプを形成するために回路の電
極形成領域を開口したレジスト膜２３のパターンを形成
する。そして、図２ｄに示すように、レジスト開口部か
ら露出しているバリアメタル膜２２をメッキ導通電極と
して、レジスト開口部に例えば電解メッキ法によりＡu
などのバンプ２４を析出させるとともに、メッキ用レジ
スト膜２３を除去し、さらにＡuメッキバンプ２４をマ
スクにしてバリアメタル膜２２をウエットエッチングに
より除去する。なお、バンプ２４は半田共晶法、高融点
バンプ形成法、蒸着バンプ形成法、無電解メッキ法、転
写バンプ法、メタルジェット法、スタッドバンプ法など
の方法により形成する。Next, as shown in FIG. 2C, using a photoresist for plating, a pattern of a resist film 23 having an opening in an electrode formation region of a circuit for forming a bump is formed. Then, as shown in FIG. 2D, the barrier metal film 22 exposed from the resist opening is used as a plating conductive electrode, and Au is applied to the resist opening by, for example, electrolytic plating.
In addition to depositing a bump 24 such as, for example, the plating resist film 23 is removed, and the barrier metal film 22 is removed by wet etching using the Au plating bump 24 as a mask. The bumps 24 are formed by a method such as a solder eutectic method, a high melting point bump forming method, a vapor deposition bump forming method, an electroless plating method, a transfer bump method, a metal jet method, and a stud bump method.
【００１８】バンプ２４の形成後、図２ｅに示すよう
に、シリコンウエハ２１の表面のバンプ２４以外の部分
に、エポキシ樹脂、ポリイミド樹脂、シリコン樹脂など
の有機材料２５を充填塗布し、樹脂封止する。なお、シ
リコンウエハ２１の表面は、バンプ２４の高さと同じ
か、またはそれ以下の高さまで有機材料２５を充填塗布
する。また、有機材料２５には、熱伝導率が高く、且つ
配線基板との応力を緩和する材料を用いるのが望まし
い。After the formation of the bumps 24, as shown in FIG. 2E, an organic material 25 such as an epoxy resin, a polyimide resin, or a silicon resin is filled and applied to a portion of the surface of the silicon wafer 21 other than the bumps 24, and resin sealing is performed. I do. The surface of the silicon wafer 21 is filled with the organic material 25 to a height equal to or less than the height of the bump 24. Further, it is desirable to use, as the organic material 25, a material having high thermal conductivity and capable of relaxing stress with the wiring board.
【００１９】次に、図２ｆに示すように、シリコンウエ
ハ２１の回路素子非形成面（以下、裏面と呼ぶ）全体に
Ａl、Ａl合金、Ｃu、Ｃu合金などの高熱伝導率の金属膜
２６を形成する。さらに、図２ｇに示すように、シリコ
ンウエハ２１の表面に、ダイシングシートへマウントす
るための平坦性の確保と、Ａuメッキバンプ２４の破損
防止のために、レジストの保護膜２７を形成する。な
お、保護膜２７はポリイミドや絶縁テープを用いてもよ
い。Next, as shown in FIG. 2F, a metal film 26 having a high thermal conductivity such as Al, Al alloy, Cu, or Cu alloy is formed on the entire surface of the silicon wafer 21 on which no circuit elements are formed (hereinafter referred to as the back surface). Form. Further, as shown in FIG. 2G, a protective film 27 of a resist is formed on the surface of the silicon wafer 21 in order to secure flatness for mounting on a dicing sheet and to prevent breakage of the Au plating bump 24. The protective film 27 may be made of polyimide or insulating tape.
【００２０】最後に、図２ｈに示すように、シリコンウ
エハ２１の裏面に放熱フィン構造を形成するとともに、
チップサイズに分割する。具体的には、シリコンウエハ
２１の表面をダイシングシートへマウントし、シリコン
ウエハ２１の回路素子形成層を切り込まないブレードハ
イト量に設定してハーフカットでダイシング切削２８を
行い、放熱フィン構造を形成するとともに、チップサイ
ズに分割するためにフルカットでダイシング切削２９を
行う。そして、チップサイズに分割した半導体電子部品
を、アセトンなどの有機溶剤を用いて被着したレジスト
を溶解し、図２ｉに示すような最終形態とする。Finally, as shown in FIG. 2H, a radiation fin structure is formed on the back surface of the silicon wafer 21 and
Divide into chip sizes. More specifically, the surface of the silicon wafer 21 is mounted on a dicing sheet, and the blade height is set so that the circuit element forming layer of the silicon wafer 21 is not cut. At the same time, dicing cutting 29 is performed with full cutting to divide into chip sizes. Then, the semiconductor electronic component divided into the chip size is dissolved in an applied resist using an organic solvent such as acetone to obtain a final form as shown in FIG. 2i.
【００２１】この第２の実施の形態の半導体電子部品の
製造方法によれば、上述した第１の実施の形態の製造方
法の効果に加え、次のような効果がある。シリコンウエ
ハ２１の裏面に金属膜１６を形成し、その金属膜１６に
ダイシング切削により放熱フィン構造を形成したので、
第１の実施の形態のようにシリコンウエハ１１の裏面を
有機材料１５でモールドした場合よりも格段に放熱性が
向上する。According to the method of manufacturing a semiconductor electronic component of the second embodiment, the following effects are obtained in addition to the effects of the manufacturing method of the first embodiment. Since the metal film 16 was formed on the back surface of the silicon wafer 21 and the heat radiation fin structure was formed on the metal film 16 by dicing and cutting,
The heat dissipation is remarkably improved as compared with the case where the back surface of the silicon wafer 11 is molded with the organic material 15 as in the first embodiment.
【００２２】また、シリコンウエハ２１裏面の金属膜２
６に放熱フィン構造を形成した後に、金属膜２６がＡl
またはＡl合金の場合はアルマイト処理などにより金属
膜２６を黒化したり、また、金属膜２６の表面にエンボ
ス加工、サンドブラスト処理、陽極酸化などを施して粗
面化したり、あるいは、マスクホーニング加工して金属
膜２６に溝を形成することによって、放熱性をさらに向
上させることができる。The metal film 2 on the back surface of the silicon wafer 21
6, after the heat radiation fin structure is formed, the metal film 26 is made of Al.
Alternatively, in the case of Al alloy, the metal film 26 is blackened by alumite treatment or the like, or the surface of the metal film 26 is roughened by embossing, sandblasting, anodizing, or mask honing. By forming the groove in the metal film 26, the heat dissipation can be further improved.
【図１】 第１の実施の形態の半導体電子部品の製造工
程を示す図である。FIG. 1 is a diagram illustrating a manufacturing process of a semiconductor electronic component according to a first embodiment.
【図２】 第２の実施の形態の半導体電子部品の製造工
程を示す図である。FIG. 2 is a diagram illustrating a manufacturing process of a semiconductor electronic component according to a second embodiment.
【図３】 従来の半導体電子部品の製造工程を示す図で
ある。FIG. 3 is a diagram showing a conventional manufacturing process of a semiconductor electronic component.
１１、２１ シリコンウエハ １２、２２ バリアメタル膜 １３、２３ レジスト膜 １４、２４ バンプ １５、２５ 有機材料 １５、２７ 保護膜 １７、２８ ハーフカットのダイシング切削 １８、２９ フルカットのダイシング切削 ２６ 金属膜 11, 21 Silicon wafer 12, 22 Barrier metal film 13, 23 Resist film 14, 24 Bump 15, 25 Organic material 15, 27 Protective film 17, 28 Half-cut dicing 18, 29 Full-cut dicing 26 Metal film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩崎 政夫 神奈川県横浜市神奈川区宝町２番地 日産 自動車株式会社内 (72)発明者 松下 努 神奈川県横浜市神奈川区宝町２番地 日産 自動車株式会社内 Ｆターム(参考） 5F061 AA01 CA05 CB13 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Masao Iwasaki, Nissan Motor Co., Ltd., 2 Takaracho, Kanagawa-ku, Yokohama, Kanagawa Prefecture (72) Inventor Tsutomu Matsushita 2 Takaracho, Kanagawa-ku, Yokohama, Kanagawa, F Nissan Motor Co., Ltd. Term (reference) 5F061 AA01 CA05 CB13
Claims (2)
工程と、 前記第１工程で製作されたシリコンウエハの回路素子形
成面にバンプを形成する第２工程と、 前記第２工程で製作されたシリコンウエハの回路素子形
成面を前記バンプが露出するように樹脂封止するととも
に、回路素子非形成面を樹脂封止する第３工程と、 前記第３工程で製作されたシリコンウエハの回路素子非
形成面にダイシング切削により放熱フィン構造を形成す
るとともに、前記シリコンウエハをダイシング切削によ
りチップサイズに分割する第４工程とを有することを特
徴とする半導体電子部品の製造方法。1. A first method for forming circuit elements on a silicon wafer.
A step of forming a bump on a circuit element forming surface of the silicon wafer manufactured in the first step; and a step of exposing the bump on a circuit element forming surface of the silicon wafer manufactured in the second step. A third step of resin-sealing the circuit element non-formation surface with a resin, and forming a radiation fin structure by dicing cutting on the circuit element non-formation surface of the silicon wafer manufactured in the third step. A fourth step of dividing the silicon wafer into chip sizes by dicing and cutting.
法において、 前記第３工程では、前記シリコンウエハの回路素子非形
成面の樹脂封止に代えて、回路素子非形成面に金属膜を
形成することを特徴とする半導体電子部品の製造方法。2. The method of manufacturing a semiconductor electronic component according to claim 1, wherein, in the third step, a metal film is formed on the circuit element non-formation surface of the silicon wafer, instead of the resin encapsulation surface of the silicon wafer. Forming a semiconductor electronic component.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29787599A JP2001118953A (en) | 1999-10-20 | 1999-10-20 | Manufacturing method of semiconductor electronic part |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29787599A JP2001118953A (en) | 1999-10-20 | 1999-10-20 | Manufacturing method of semiconductor electronic part |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001118953A true JP2001118953A (en) | 2001-04-27 |
Family
ID=17852258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29787599A Pending JP2001118953A (en) | 1999-10-20 | 1999-10-20 | Manufacturing method of semiconductor electronic part |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001118953A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003031526A (en) * | 2001-07-16 | 2003-01-31 | Mitsumi Electric Co Ltd | Module and manufacturing method thereof |
| US6653731B2 (en) | 2000-02-28 | 2003-11-25 | Nec Corporation | Semiconductor device and method for fabricating same |
| JP2004186651A (en) * | 2002-12-06 | 2004-07-02 | Nec Corp | Semiconductor device and its manufacture |
| JP2004296690A (en) * | 2003-03-26 | 2004-10-21 | Shinko Electric Ind Co Ltd | Manufacturing method of multilayer circuit board with built-in semiconductor device |
| JP2004538641A (en) * | 2001-07-31 | 2004-12-24 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Electronic component having synthetic resin housing and method of manufacturing the same |
| KR101058637B1 (en) | 2009-02-09 | 2011-08-22 | 삼성전기주식회사 | Manufacturing Method of Wafer Level Package |
| JP2012156330A (en) * | 2011-01-26 | 2012-08-16 | Hitachi Chem Co Ltd | Laminated sheet and method for manufacturing semiconductor device |
| US8736047B2 (en) | 2006-03-29 | 2014-05-27 | Semiconductor Components Industries, Llc | Semiconductor device and manufacturing method thereof |
| CN105140184A (en) * | 2015-07-30 | 2015-12-09 | 常州银河世纪微电子有限公司 | Chip scale packaging method |
| KR20160005857A (en) * | 2014-07-07 | 2016-01-18 | 삼성전자주식회사 | Semiconducor packages having residual stress and methods for fabricating the same |
| JP2016174182A (en) * | 2016-06-17 | 2016-09-29 | 日立化成株式会社 | Semiconductor device manufacturing method |
| CN109979333A (en) * | 2019-05-17 | 2019-07-05 | 京东方科技集团股份有限公司 | A kind of display panel and preparation method thereof, display device |
-
1999
- 1999-10-20 JP JP29787599A patent/JP2001118953A/en active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6653731B2 (en) | 2000-02-28 | 2003-11-25 | Nec Corporation | Semiconductor device and method for fabricating same |
| JP2003031526A (en) * | 2001-07-16 | 2003-01-31 | Mitsumi Electric Co Ltd | Module and manufacturing method thereof |
| JP2004538641A (en) * | 2001-07-31 | 2004-12-24 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Electronic component having synthetic resin housing and method of manufacturing the same |
| JP2004186651A (en) * | 2002-12-06 | 2004-07-02 | Nec Corp | Semiconductor device and its manufacture |
| JP2004296690A (en) * | 2003-03-26 | 2004-10-21 | Shinko Electric Ind Co Ltd | Manufacturing method of multilayer circuit board with built-in semiconductor device |
| US9917010B2 (en) | 2006-03-29 | 2018-03-13 | Semiconductor Components Industries, Llc | Semiconductor device manufacturing method |
| US8736047B2 (en) | 2006-03-29 | 2014-05-27 | Semiconductor Components Industries, Llc | Semiconductor device and manufacturing method thereof |
| KR101058637B1 (en) | 2009-02-09 | 2011-08-22 | 삼성전기주식회사 | Manufacturing Method of Wafer Level Package |
| JP2012156330A (en) * | 2011-01-26 | 2012-08-16 | Hitachi Chem Co Ltd | Laminated sheet and method for manufacturing semiconductor device |
| KR20160005857A (en) * | 2014-07-07 | 2016-01-18 | 삼성전자주식회사 | Semiconducor packages having residual stress and methods for fabricating the same |
| KR102351257B1 (en) | 2014-07-07 | 2022-01-17 | 삼성전자주식회사 | Semiconducor packages having residual stress and methods for fabricating the same |
| CN105140184A (en) * | 2015-07-30 | 2015-12-09 | 常州银河世纪微电子有限公司 | Chip scale packaging method |
| JP2016174182A (en) * | 2016-06-17 | 2016-09-29 | 日立化成株式会社 | Semiconductor device manufacturing method |
| CN109979333A (en) * | 2019-05-17 | 2019-07-05 | 京东方科技集团股份有限公司 | A kind of display panel and preparation method thereof, display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7863757B2 (en) | Methods and systems for packaging integrated circuits | |
| US8236609B2 (en) | Packaging an integrated circuit die with backside metallization | |
| US8048781B2 (en) | Methods and systems for packaging integrated circuits | |
| TWI253155B (en) | Thermally enhanced semiconductor package and fabrication method thereof | |
| US4827376A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| US20150008566A1 (en) | Method and structure of panelized packaging of semiconductor devices | |
| JP4195380B2 (en) | Semiconductor device package with improved cooling | |
| US20060231944A1 (en) | Thermally enhanced semiconductor package and fabrication method thereof | |
| US5889324A (en) | Package for a semiconductor device | |
| US20080242003A1 (en) | Integrated circuit devices with integral heat sinks | |
| US20090115037A1 (en) | Integrated circuit package with integrated heat sink | |
| JP2005516402A (en) | Semiconductor die package using a semiconductor die with electrical connections on the side | |
| JP2005506691A5 (en) | ||
| JP2002184904A (en) | Semiconductor device and method for manufacturing the same | |
| JP2982126B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20220246475A1 (en) | Component and Method of Manufacturing a Component Using an Ultrathin Carrier | |
| TW202215612A (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
| JP2001118953A (en) | Manufacturing method of semiconductor electronic part | |
| US6716675B2 (en) | Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame | |
| JP2008543049A (en) | Semiconductor package and method for forming the same | |
| US8030138B1 (en) | Methods and systems of packaging integrated circuits | |
| KR20220042705A (en) | Semiconductor package and method of manufacturing the semiconductor package | |
| CN109216214B (en) | Semiconductor packaging structure and manufacturing method thereof | |
| CN112786456A (en) | Semiconductor package and related method | |
| JP2006049694A (en) | Dual gauge lead frame |