JP2001111020A - 撮像装置および撮像システム - Google Patents
撮像装置および撮像システムInfo
- Publication number
- JP2001111020A JP2001111020A JP28313199A JP28313199A JP2001111020A JP 2001111020 A JP2001111020 A JP 2001111020A JP 28313199 A JP28313199 A JP 28313199A JP 28313199 A JP28313199 A JP 28313199A JP 2001111020 A JP2001111020 A JP 2001111020A
- Authority
- JP
- Japan
- Prior art keywords
- imaging device
- conversion element
- pixel
- radiation
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Radiation (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 高性能、高信頼性な主に放射線用の撮像装置
を得る。 【解決手段】 放射線又は光を電気信号に変換する変換
素子と変換素子を駆動する駆動回路とを有する画素を複
数備えるとともに、画素中の前記変換素子以外の各端子
を固定電位設定状態と浮遊状態とに切り換える手段を備
え、浮遊状態にある時間(Tread)を、変換素子の変換
時間(Tstr)の所定値以下とした。
を得る。 【解決手段】 放射線又は光を電気信号に変換する変換
素子と変換素子を駆動する駆動回路とを有する画素を複
数備えるとともに、画素中の前記変換素子以外の各端子
を固定電位設定状態と浮遊状態とに切り換える手段を備
え、浮遊状態にある時間(Tread)を、変換素子の変換
時間(Tstr)の所定値以下とした。
Description
【0001】
【発明の属する技術分野】本発明は撮像装置および撮像
システムに係わり、特にSOI(Silicon On Insulato
r)基板を用い、放射線を検知する撮像装置に好適に用
いられる撮像装置および撮像システムに関するものであ
る。
システムに係わり、特にSOI(Silicon On Insulato
r)基板を用い、放射線を検知する撮像装置に好適に用
いられる撮像装置および撮像システムに関するものであ
る。
【0002】
【従来の技術】従来、例えばX線の撮像装置には、高エ
ネルギー放射線であるX線を検知し、直接電気信号に変
換するものと、一旦低エネルギーの光線である可視光等
の光に変換した後に、この光を光電変換して電気信号に
変換するものとが有った。
ネルギー放射線であるX線を検知し、直接電気信号に変
換するものと、一旦低エネルギーの光線である可視光等
の光に変換した後に、この光を光電変換して電気信号に
変換するものとが有った。
【0003】前者には例えば放射線−電気変換素子にp
−n接合を用いたもの(特開平8−130298号公
報)、ヘテロ接合を用いたもの(特許第2697767
号)、SIT(Static Induction Transistor)を用い
たもの(特開平5−243544号公報)等がある。
−n接合を用いたもの(特開平8−130298号公
報)、ヘテロ接合を用いたもの(特許第2697767
号)、SIT(Static Induction Transistor)を用い
たもの(特開平5−243544号公報)等がある。
【0004】また後者には光電変換素子にシンチレーシ
ョン蛍光体を用いたもの(特開平10−39439号公
報)、更にオプティカルファイバープレート(以下、O
FPという。)を用いたもの(特開平9−199699
号公報)等がある。
ョン蛍光体を用いたもの(特開平10−39439号公
報)、更にオプティカルファイバープレート(以下、O
FPという。)を用いたもの(特開平9−199699
号公報)等がある。
【0005】また、X線を直接電気信号に変換する撮像
装置あるいは可視光等の光を電気信号に変換する撮像装
置の基板には、通常の単結晶シリコン基板以外にガラス
等の透明絶縁基板上に形成された非単結晶シリコン基板
(TFT基板)が用いられていた。
装置あるいは可視光等の光を電気信号に変換する撮像装
置の基板には、通常の単結晶シリコン基板以外にガラス
等の透明絶縁基板上に形成された非単結晶シリコン基板
(TFT基板)が用いられていた。
【0006】また、SOI基板上に形成された撮像装置
の例として、例えば特許第2617798号、特公平7
−34465号公報、等がある。
の例として、例えば特許第2617798号、特公平7
−34465号公報、等がある。
【0007】また、SOI基板上に形成された光電変換
素子として、例えばProceedings 1998 IEEE Internatio
nal SOI Conference,Oct,1998“High Responsivity Pho
to-Sensor Using Gate-Body Tied SOI MOSFET”が紹介
されている。
素子として、例えばProceedings 1998 IEEE Internatio
nal SOI Conference,Oct,1998“High Responsivity Pho
to-Sensor Using Gate-Body Tied SOI MOSFET”が紹介
されている。
【0008】またX線以外の放射線においても同様の状
況である。
況である。
【0009】
【発明が解決しようとする課題】前記可視光等の光を電
気信号に変換する撮像装置においても、光電変換の効率
は100%ではなく、蛍光体を透過して高エネルギー放
射線であるX線は撮像装置に入射している。可視光等の
光を電気信号に変換する撮像装置は通常は単結晶シリコ
ン基板上に形成されたCCD型であるが、前記単結晶シ
リコン基板に放射線であるX線が入射すると、光電変換
部以外においても多量の電子−正孔対を発生させる。発
生したキャリヤである電子、正孔は周囲に輸送され、撮
像装置の電子回路を誤動作させる原因ともなる。
気信号に変換する撮像装置においても、光電変換の効率
は100%ではなく、蛍光体を透過して高エネルギー放
射線であるX線は撮像装置に入射している。可視光等の
光を電気信号に変換する撮像装置は通常は単結晶シリコ
ン基板上に形成されたCCD型であるが、前記単結晶シ
リコン基板に放射線であるX線が入射すると、光電変換
部以外においても多量の電子−正孔対を発生させる。発
生したキャリヤである電子、正孔は周囲に輸送され、撮
像装置の電子回路を誤動作させる原因ともなる。
【0010】また画素中に到達した前記キャリヤはスポ
ット状の偽信号を発生させる。この偽信号はショットノ
イズ的であり、後段の画像処理回路によって除去可能で
あるが、その処理はシステムの価格を引上げ、X線撮像
装置の運用を制限することになる。
ット状の偽信号を発生させる。この偽信号はショットノ
イズ的であり、後段の画像処理回路によって除去可能で
あるが、その処理はシステムの価格を引上げ、X線撮像
装置の運用を制限することになる。
【0011】撮像装置の基板がTFT基板である場合に
は、放射線入射に対するキャリヤ発生の割合は、前記基
板の活性層の厚さが数百Åと1/100,000の厚さ
であるため、問題とはならない。
は、放射線入射に対するキャリヤ発生の割合は、前記基
板の活性層の厚さが数百Åと1/100,000の厚さ
であるため、問題とはならない。
【0012】しかし、非単結晶シリコン層に形成された
TFTは一般に駆動能力が低く、リーク電流が大きいた
め、大規模な画素アレーを駆動するには不向きである。
また画素アレーの周辺に形成する電子回路の性能も単結
晶シリコンのそれと比べると劣っている。
TFTは一般に駆動能力が低く、リーク電流が大きいた
め、大規模な画素アレーを駆動するには不向きである。
また画素アレーの周辺に形成する電子回路の性能も単結
晶シリコンのそれと比べると劣っている。
【0013】またTFT基板の活性層がアモルファスS
iで形成されている場合には、光電変換部の変換効率は
高いものの、リーク電流は大きいため、必ずしも理想的
なホトダイオード(放射線−電気変換素子)を形成する
ことはできないのが現状である。
iで形成されている場合には、光電変換部の変換効率は
高いものの、リーク電流は大きいため、必ずしも理想的
なホトダイオード(放射線−電気変換素子)を形成する
ことはできないのが現状である。
【0014】また、光電変換を行うシンチレーション蛍
光体及びOFPにおいては、X線が可視光等の光に変換
され、この光を電気信号に変換する撮像装置に入射する
ため、発光光の回折による像のボケが生じる。前記蛍光
体の厚さは大略100μmであり、従って単結晶シリコ
ン基板上に形成可能な数μmの画素を有する高精細撮像
装置をそのまま用いることはできない。
光体及びOFPにおいては、X線が可視光等の光に変換
され、この光を電気信号に変換する撮像装置に入射する
ため、発光光の回折による像のボケが生じる。前記蛍光
体の厚さは大略100μmであり、従って単結晶シリコ
ン基板上に形成可能な数μmの画素を有する高精細撮像
装置をそのまま用いることはできない。
【0015】CCD等の高精細な撮像装置を用いるため
には絞りの入った高価なOFPが必要であり、このOF
Pは数十万円と非常に高価である。また、前記蛍光体の
ボケも深刻である。
には絞りの入った高価なOFPが必要であり、このOF
Pは数十万円と非常に高価である。また、前記蛍光体の
ボケも深刻である。
【0016】従って、活性層に単結晶シリコンを用いた
SOI基板が望ましい。SOI基板上には、通常のMO
SFET及びホトダイオードを形成可能であるが、放射
線入射を前提として検討を行うと、種々の問題点が存在
することが判る。
SOI基板が望ましい。SOI基板上には、通常のMO
SFET及びホトダイオードを形成可能であるが、放射
線入射を前提として検討を行うと、種々の問題点が存在
することが判る。
【0017】第1の問題点は図27(c)に示したよう
に、活性層の厚さが1μm以下と薄いため、通常の2次
元状のホトダイオードにおいては、光キャリヤを発生す
るための空乏層が広く張れないという点である。これは
光電変換素子の変換効率を確実に低下させる。光電変換
効率の低下は、シンチレーション蛍光体のような光電変
換素子、あるいは公知の光倍増素子を併用しない場合に
は、特に深刻である。
に、活性層の厚さが1μm以下と薄いため、通常の2次
元状のホトダイオードにおいては、光キャリヤを発生す
るための空乏層が広く張れないという点である。これは
光電変換素子の変換効率を確実に低下させる。光電変換
効率の低下は、シンチレーション蛍光体のような光電変
換素子、あるいは公知の光倍増素子を併用しない場合に
は、特に深刻である。
【0018】図27はホトダイオードの一画素分の構成
を示す説明図であり、図27(b)は単結晶基板にホト
ダイオードを形成した場合の断面図、図27(c)はS
OI基板の半導体層にホトダイオードを形成した場合の
断面図、図27(a)は図27(b),(c)に示され
るホトダイオードの平面図である。図27において、4
01はP-領域、402はN+領域、403は空乏層、4
04は絶縁層、405は絶縁基板である。
を示す説明図であり、図27(b)は単結晶基板にホト
ダイオードを形成した場合の断面図、図27(c)はS
OI基板の半導体層にホトダイオードを形成した場合の
断面図、図27(a)は図27(b),(c)に示され
るホトダイオードの平面図である。図27において、4
01はP-領域、402はN+領域、403は空乏層、4
04は絶縁層、405は絶縁基板である。
【0019】また、第2の問題点は、画素を構成するM
OSFETのチャネル及びゲートに放射線が入射する場
合には、前記文献 Proceedings 1998 IEEE Internation
al SOI Conference,Oct,1998“High Responsivity Phot
o-Sensor Using Gate-Body Tied SOI MOSFET”にあるよ
うに,MOSFETを流れるソース−ドレイン電流を変
調させるため、何らかの対策が必要である。
OSFETのチャネル及びゲートに放射線が入射する場
合には、前記文献 Proceedings 1998 IEEE Internation
al SOI Conference,Oct,1998“High Responsivity Phot
o-Sensor Using Gate-Body Tied SOI MOSFET”にあるよ
うに,MOSFETを流れるソース−ドレイン電流を変
調させるため、何らかの対策が必要である。
【0020】また、第3の問題点は、ボディコンタクト
を有しないMOSFETにおいては信学技報TECHNICAL
REPORT OF IEICE,SDM96-217(1997-03)“SOI集積回路
に対する基板浮遊効果の影響”あるいはIEDM94,pp809-8
12に記載のDynamic Threshold Voltage Lowering(基板
浮遊効果;以下、DTVLという。)が存在する。
を有しないMOSFETにおいては信学技報TECHNICAL
REPORT OF IEICE,SDM96-217(1997-03)“SOI集積回路
に対する基板浮遊効果の影響”あるいはIEDM94,pp809-8
12に記載のDynamic Threshold Voltage Lowering(基板
浮遊効果;以下、DTVLという。)が存在する。
【0021】MOSFETのボディコンタクトを取ろう
とすれば、活性層の厚さを厚くするあるいは前記ボディ
コンタクトのための余分な面積が必要であり、それは取
りも直さず、意図しない放射線によるキャリヤ対の発生
を増大させることになる。
とすれば、活性層の厚さを厚くするあるいは前記ボディ
コンタクトのための余分な面積が必要であり、それは取
りも直さず、意図しない放射線によるキャリヤ対の発生
を増大させることになる。
【0022】またDTVLはMOSFETの使われ方を
制限し、回路構成に影響を与える。
制限し、回路構成に影響を与える。
【0023】本発明は前述の課題に鑑みなされたもので
あり、高性能な主に放射線用撮像装置を安価に提供する
ことを目的とする。
あり、高性能な主に放射線用撮像装置を安価に提供する
ことを目的とする。
【0024】
【課題を解決するための手段および作用】本発明の撮像
装置は、放射線又は光を電気信号に変換する変換素子と
該変換素子を駆動する駆動回路とを有する画素を複数備
えるとともに、前記画素中の前記変換素子以外の各端子
を固定電位設定状態と浮遊状態(フローティング状態)
とに切り換える手段を備え、前記浮遊状態にある時間
を、前記変換素子の変換時間の所定値以下としたことを
特徴とするものである。なお、放射線とはX線やα,
β,γ線等をいい、光は光電変換素子により検出可能な
波長領域の電磁波、例えば可視光をいう。
装置は、放射線又は光を電気信号に変換する変換素子と
該変換素子を駆動する駆動回路とを有する画素を複数備
えるとともに、前記画素中の前記変換素子以外の各端子
を固定電位設定状態と浮遊状態(フローティング状態)
とに切り換える手段を備え、前記浮遊状態にある時間
を、前記変換素子の変換時間の所定値以下としたことを
特徴とするものである。なお、放射線とはX線やα,
β,γ線等をいい、光は光電変換素子により検出可能な
波長領域の電磁波、例えば可視光をいう。
【0025】また本発明の撮像システムは、上記本発明
の撮像装置と、前記撮像装置からの信号を処理する信号
処理手段と、前記信号処理手段からの信号を記録するた
めの記録手段と、前記信号処理手段からの信号を表示す
るための表示手段と、前記信号処理手段からの信号を伝
送するための伝送処理手段と、前記放射線を発生させる
ための放射線源とを具備することを特徴とするものであ
る。
の撮像装置と、前記撮像装置からの信号を処理する信号
処理手段と、前記信号処理手段からの信号を記録するた
めの記録手段と、前記信号処理手段からの信号を表示す
るための表示手段と、前記信号処理手段からの信号を伝
送するための伝送処理手段と、前記放射線を発生させる
ための放射線源とを具備することを特徴とするものであ
る。
【0026】上記本発明は、特に絶縁性面上の半導体層
に画素が形成された場合に好適に用いられる。また、一
般的には、変換素子と駆動回路とはそれぞれ、素子分離
された2つの半導体領域に設けられている構成をとる。
素子分離(アイソレーション)の方法としては、半導体
膜を削りとる(メサ型等)方法、デバイス領域を空間と
して空気絶縁する方法、選択酸化,SiO2,SiN等
を用いた絶縁体分離による方法、P−N接合分離(空乏
層分離)による方法等がある。表面電流を抑制する、ス
ケーリングに耐える、放射線入射によるキャリア発生を
抑制する等を考慮すると選択酸化,SiO2,SiN等
を用いた絶縁体分離がより望ましい。特に絶縁性面上の
半導体層に画素を形成する場合には絶縁性面とSi
O2,SiN等による絶縁体分離とを組み合わせてより
優れた絶縁分離が可能となる。
に画素が形成された場合に好適に用いられる。また、一
般的には、変換素子と駆動回路とはそれぞれ、素子分離
された2つの半導体領域に設けられている構成をとる。
素子分離(アイソレーション)の方法としては、半導体
膜を削りとる(メサ型等)方法、デバイス領域を空間と
して空気絶縁する方法、選択酸化,SiO2,SiN等
を用いた絶縁体分離による方法、P−N接合分離(空乏
層分離)による方法等がある。表面電流を抑制する、ス
ケーリングに耐える、放射線入射によるキャリア発生を
抑制する等を考慮すると選択酸化,SiO2,SiN等
を用いた絶縁体分離がより望ましい。特に絶縁性面上の
半導体層に画素を形成する場合には絶縁性面とSi
O2,SiN等による絶縁体分離とを組み合わせてより
優れた絶縁分離が可能となる。
【0027】本発明は撮像装置の画素をSOI基板等の
絶縁性面上の半導体層に形成することにより、意図しな
いキャリヤ対の発生の割合は極小となる。また半導体層
の活性層は単結晶シリコンとすることで駆動能力の高い
周辺回路を同一チップ上に集積可能である。
絶縁性面上の半導体層に形成することにより、意図しな
いキャリヤ対の発生の割合は極小となる。また半導体層
の活性層は単結晶シリコンとすることで駆動能力の高い
周辺回路を同一チップ上に集積可能である。
【0028】また図1に示したように、放射線−電気変
換素子に相当するp−n接合の空乏層を横方向に広げる
ことで、前記薄い活性層により変換素子の変換効率の低
下を極小とする。
換素子に相当するp−n接合の空乏層を横方向に広げる
ことで、前記薄い活性層により変換素子の変換効率の低
下を極小とする。
【0029】図1において、11は絶縁基板15上に形
成されたp型単結晶シリコン層(p -)である。12は
p- 層11よりも低濃度なキャリヤである電子を蓄積す
るN- 拡散層である。拡散層12中には空乏層13を張
るための、N- 拡散層12よりも高濃度なP+ 拡散層1
6がストライプ状(棒状)に形成されている。前記空乏
層13は両拡散層12,16間に印加された逆バイアス
電圧によって、N- 拡散層12の領域のほとんどに広が
っている。14は絶縁層である。
成されたp型単結晶シリコン層(p -)である。12は
p- 層11よりも低濃度なキャリヤである電子を蓄積す
るN- 拡散層である。拡散層12中には空乏層13を張
るための、N- 拡散層12よりも高濃度なP+ 拡散層1
6がストライプ状(棒状)に形成されている。前記空乏
層13は両拡散層12,16間に印加された逆バイアス
電圧によって、N- 拡散層12の領域のほとんどに広が
っている。14は絶縁層である。
【0030】本発明における、前記薄い活性層を用いた
ことによる変換効率の低下は、例えば1レントゲン
(R)程度の強いX線を取扱う場合には問題とならな
い。
ことによる変換効率の低下は、例えば1レントゲン
(R)程度の強いX線を取扱う場合には問題とならな
い。
【0031】放射線1レントゲン(R)に対する物質の
エネルギー吸収量は、理科年表から 5.46×1013×(任意物質の電子密度/空気の電子密度)(eVg-1)・・・(1) である。
エネルギー吸収量は、理科年表から 5.46×1013×(任意物質の電子密度/空気の電子密度)(eVg-1)・・・(1) である。
【0032】単結晶シリコンの場合、(1)式は 1.092×1014 (eVg-1) ・・・(2) となる。
【0033】例えば活性層の厚さが500Åで単位画素
大きさが10μm角の場合、シリコンの重量は1.17
×10-11 gであり、従って1.28×103 eVのエ
ネルギー吸収が単位画素に生じることになる。
大きさが10μm角の場合、シリコンの重量は1.17
×10-11 gであり、従って1.28×103 eVのエ
ネルギー吸収が単位画素に生じることになる。
【0034】シリコンのバンドギャップは1.1eVで
あるから、最大1150個のキャリヤが発生することに
なる。これは現行の撮像装置の検出レベルが電子数個で
あることを考えると充分な値である。
あるから、最大1150個のキャリヤが発生することに
なる。これは現行の撮像装置の検出レベルが電子数個で
あることを考えると充分な値である。
【0035】次に医療用途など、10mRのX線を検知
する場合には、光キャリヤの増倍が求められる。光キャ
リアの増倍は、例えば公知の放射線−光変換素子のオン
チップ化で対処する。ただし100μmもの厚さは不要
である。
する場合には、光キャリヤの増倍が求められる。光キャ
リアの増倍は、例えば公知の放射線−光変換素子のオン
チップ化で対処する。ただし100μmもの厚さは不要
である。
【0036】前述の計算から10-2RのX線に対して
は、厚さ500Å×102 =5μm程度で充分である。
この程度の厚さならば公知の半導体技術であるスピンオ
ン塗布、真空蒸着で充分形成可能な厚さである。また1
0μmの画素大きさに対する前記膜厚5μmによる光の
回折による像のボケ程度も許容の範囲である。
は、厚さ500Å×102 =5μm程度で充分である。
この程度の厚さならば公知の半導体技術であるスピンオ
ン塗布、真空蒸着で充分形成可能な厚さである。また1
0μmの画素大きさに対する前記膜厚5μmによる光の
回折による像のボケ程度も許容の範囲である。
【0037】画素アレー領域に形成されている画素駆動
用の素子であるMOSFETに対しては、画素大きさが
小さいことから、充分な遮蔽対策は取ることは困難であ
る。
用の素子であるMOSFETに対しては、画素大きさが
小さいことから、充分な遮蔽対策は取ることは困難であ
る。
【0038】例えば前記X線の遮蔽能は、主に重量に比
例するため、薄膜軽量なそれでは原理的に遮蔽は困難で
ある。
例するため、薄膜軽量なそれでは原理的に遮蔽は困難で
ある。
【0039】従って、MOSFETにX線等の放射線が
入射することを前提として動作実現可能な回路及び駆動
方法であることが求められる。
入射することを前提として動作実現可能な回路及び駆動
方法であることが求められる。
【0040】本発明では、意図的にMOSFETを一定
電位に固定する時間を長く、MOSFETを駆動する時
間を短くすることで、放射線入射による誤動作の発生を
防止する。本発明は単結晶シリコンをMOSFETに用
いているため、高速動作が可能である。
電位に固定する時間を長く、MOSFETを駆動する時
間を短くすることで、放射線入射による誤動作の発生を
防止する。本発明は単結晶シリコンをMOSFETに用
いているため、高速動作が可能である。
【0041】例えば、1RのX線を光電変換素子である
ホトダイオード(PD)が受けるとすると、PDの1/
10の大きさである駆動MOSFETは0.1RのX線
を受ける。そして1Rの蓄積時間の1/100の時間で
前記MOSFETを駆動したとすると、誤動作を生じる
キャリヤ対は1/1000つまり約1個となる。これは
一般の可視光等の光を電気信号に変換する撮像装置の検
出レベル以下であり、ほとんど問題とならないレベルで
ある。
ホトダイオード(PD)が受けるとすると、PDの1/
10の大きさである駆動MOSFETは0.1RのX線
を受ける。そして1Rの蓄積時間の1/100の時間で
前記MOSFETを駆動したとすると、誤動作を生じる
キャリヤ対は1/1000つまり約1個となる。これは
一般の可視光等の光を電気信号に変換する撮像装置の検
出レベル以下であり、ほとんど問題とならないレベルで
ある。
【0042】X線の照射時間が仮に1/60sec(1
6msec)であっても、MOSFETの駆動時間は高
々16μsecであり、MOSFETの駆動能力(<1
nsec)と比べるとはるかに長い時間である。
6msec)であっても、MOSFETの駆動時間は高
々16μsecであり、MOSFETの駆動能力(<1
nsec)と比べるとはるかに長い時間である。
【0043】またDTVLを防止するために、前記文献
(信学技報TECHNICAL REPORT OF IEICE,SDM96-217(1997
-03)、IEDM94,pp809-812)に記載の通り図2に示したよ
うな金属配線のコンタクトが無い点や一定電位に接続さ
れていない点(X)を作らないことも必要である。即
ち、本発明においては放射線の入射を前提として、フロ
ーティングである光電変換素子と電位固定されている画
素駆動用素子をアイソレーションによって明確に区別
し、放射線入射により多量に発生するキャリヤの流入を
防止し、両者間をコンタクトホール及び導体配線で接続
し、短時間の駆動により光電変換素子の信号を、放射線
が入射しない外部回路へ速やかに読出すことによって低
ノイズな前記放射線信号を得る。
(信学技報TECHNICAL REPORT OF IEICE,SDM96-217(1997
-03)、IEDM94,pp809-812)に記載の通り図2に示したよ
うな金属配線のコンタクトが無い点や一定電位に接続さ
れていない点(X)を作らないことも必要である。即
ち、本発明においては放射線の入射を前提として、フロ
ーティングである光電変換素子と電位固定されている画
素駆動用素子をアイソレーションによって明確に区別
し、放射線入射により多量に発生するキャリヤの流入を
防止し、両者間をコンタクトホール及び導体配線で接続
し、短時間の駆動により光電変換素子の信号を、放射線
が入射しない外部回路へ速やかに読出すことによって低
ノイズな前記放射線信号を得る。
【0044】本発明においては、前述のように放射線に
さらされる回路はホトダイオード端子を除いた各端子は
一定電位に固定されている状態が基本であるので前記D
TVLを防止する働きをも有する。
さらされる回路はホトダイオード端子を除いた各端子は
一定電位に固定されている状態が基本であるので前記D
TVLを防止する働きをも有する。
【0045】また、一定電位に固定されている状態を実
現するにはフルスイングスイッチングを行うCMOS回
路が有力である。SOI基板においてはアイソレーショ
ン工程が簡略化可能であり、しかも搭載するCMOS回
路の占める面積を小さくできることから、マスク枚数が
少なくチップ面積の小さな安価な半導体プロセスを用い
ることができる。また本質的に寄生サイリスタを有しな
いことからラッチアップフリーであるので更に有利であ
る。
現するにはフルスイングスイッチングを行うCMOS回
路が有力である。SOI基板においてはアイソレーショ
ン工程が簡略化可能であり、しかも搭載するCMOS回
路の占める面積を小さくできることから、マスク枚数が
少なくチップ面積の小さな安価な半導体プロセスを用い
ることができる。また本質的に寄生サイリスタを有しな
いことからラッチアップフリーであるので更に有利であ
る。
【0046】本発明によれば高性能で信頼性の高い放射
線用撮像装置を安価に提供することができる。
線用撮像装置を安価に提供することができる。
【0047】ここで、浮遊状態にある時間を変換素子の
変換時間の所定値以下とする本発明の当該所定値の一例
について説明する。画素中に照射する放射線によって単
位時間、単位面積当たりn0個のキャリアが発生すると
し、変換素子の変換時間をta、面積をaとすると、変
換時間taの間に発生するキャリアの総量は(n0×t
a×a)となる。
変換時間の所定値以下とする本発明の当該所定値の一例
について説明する。画素中に照射する放射線によって単
位時間、単位面積当たりn0個のキャリアが発生すると
し、変換素子の変換時間をta、面積をaとすると、変
換時間taの間に発生するキャリアの総量は(n0×t
a×a)となる。
【0048】キャリアの総量(n0×ta×a)は既に
説明したように、1000個程度である(シリコンの場
合、最大1150個のキャリヤが発生する。)。この値
は意味のある量で、放射線入射は確率過程であり、ショ
ットノイズS/N=ntot/√(ntot)=√(ntot)
を伴う。この値はS/N=√(1000)=30(ノイ
ズ3%)となる。
説明したように、1000個程度である(シリコンの場
合、最大1150個のキャリヤが発生する。)。この値
は意味のある量で、放射線入射は確率過程であり、ショ
ットノイズS/N=ntot/√(ntot)=√(ntot)
を伴う。この値はS/N=√(1000)=30(ノイ
ズ3%)となる。
【0049】駆動回路の浮遊状態の時間をtb、面積を
bとすると、前記ノイズの原因となる、時間tb間に発
生するキャリアの総量は(n0×tb×b)となる。
bとすると、前記ノイズの原因となる、時間tb間に発
生するキャリアの総量は(n0×tb×b)となる。
【0050】この総量を撮像素子の検出レベル1個程度
にすると、(n0×tb×b)≦1となる。
にすると、(n0×tb×b)≦1となる。
【0051】n0×ta×a=1000個とすると、 tb≦1/(n0×b)=(ta×a)/(1000×
b)=ta×(1/1000)×(a/b) したがって、本発明に係わる所定値は(1/1000)
×(a/b)以下となる。
b)=ta×(1/1000)×(a/b) したがって、本発明に係わる所定値は(1/1000)
×(a/b)以下となる。
【0052】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。 (第1の実施例)図3(a)は本発明の第1実施例であ
る撮像装置の画素部のレイアウト図である。また図3
(b),(c)は図3(a)中のB−B′及びC−C′
線に沿った概略断面図である。
詳細に説明する。 (第1の実施例)図3(a)は本発明の第1実施例であ
る撮像装置の画素部のレイアウト図である。また図3
(b),(c)は図3(a)中のB−B′及びC−C′
線に沿った概略断面図である。
【0053】撮像装置は口径5インチ厚さ525μmの
サファイア基板35上に形成されている。基板35には
不純物濃度1016cm-3のN型(100)単結晶シリコ
ン層32が厚さ0.3μmで形成されている。
サファイア基板35上に形成されている。基板35には
不純物濃度1016cm-3のN型(100)単結晶シリコ
ン層32が厚さ0.3μmで形成されている。
【0054】画素の大半はN- エピタキシャル層32と
その中に形成された不純物濃度10 19cm-3のP型拡散
層36から成るホトダイオードによって占められてい
る。
その中に形成された不純物濃度10 19cm-3のP型拡散
層36から成るホトダイオードによって占められてい
る。
【0055】ホトダイオードの占める面積は7.6×
9.6=72.96μm2 である。ホトダイオードの陽
極38はAl合金から成る幅0.8μmの垂直電源線4
2に接続されている。また前記ホトダイオードの陰極3
7は画素駆動素子であるL=0.4μm、W=1.0μ
mのNMOSFET39の一方の主電極に接続されてい
る。
9.6=72.96μm2 である。ホトダイオードの陽
極38はAl合金から成る幅0.8μmの垂直電源線4
2に接続されている。また前記ホトダイオードの陰極3
7は画素駆動素子であるL=0.4μm、W=1.0μ
mのNMOSFET39の一方の主電極に接続されてい
る。
【0056】NMOSFET39の制御電極となるゲー
トはタングステンシリサイドから成る幅0.4μmの水
平走査線40の一部である。また他方の主電極は同じく
Al合金の幅0.4μmの垂直信号線41に接続されて
いる。本実施例の一画素当りの等価回路を図4に、また
駆動のタイミングチャートを図5に示す。
トはタングステンシリサイドから成る幅0.4μmの水
平走査線40の一部である。また他方の主電極は同じく
Al合金の幅0.4μmの垂直信号線41に接続されて
いる。本実施例の一画素当りの等価回路を図4に、また
駆動のタイミングチャートを図5に示す。
【0057】本実施例の画素部に放射線が照射されてい
る場合の動作を以下に示す。
る場合の動作を以下に示す。
【0058】垂直電源線42は動作の全期間を通じてロ
ーレベルである0V(GND電位)に保たれている。
ーレベルである0V(GND電位)に保たれている。
【0059】リセット期間であるTreset において、垂
直信号線41の電位Vsig はハイレベルである+1.5
Vに保たれる。次いで水平走査線40の電位Vscanがハ
イレベルの+3.3Vに保たれることで、NMOSFE
T39が導通し、前記垂直信号線41の電位+1.5V
がホトダイオードの陰極37に印加される。その結果、
ホトダイオードは1.5Vの逆バイアス状態となる。
直信号線41の電位Vsig はハイレベルである+1.5
Vに保たれる。次いで水平走査線40の電位Vscanがハ
イレベルの+3.3Vに保たれることで、NMOSFE
T39が導通し、前記垂直信号線41の電位+1.5V
がホトダイオードの陰極37に印加される。その結果、
ホトダイオードは1.5Vの逆バイアス状態となる。
【0060】その後、Vscanはローレベルの0Vとな
り、NMOSFET39が閉じられ、蓄積期間(変換素
子による変換時間)Tstr が始まる。
り、NMOSFET39が閉じられ、蓄積期間(変換素
子による変換時間)Tstr が始まる。
【0061】ホトダイオードは逆バイアス電圧1.5V
によって空乏層が約0.5μm広がり、P+ 拡散層36
の間隔1.1μmの間を両側から埋めつくすように広が
る。その結果、空乏層中に入射した放射線は容易にキャ
リヤ対を発生し易い状態となる。
によって空乏層が約0.5μm広がり、P+ 拡散層36
の間隔1.1μmの間を両側から埋めつくすように広が
る。その結果、空乏層中に入射した放射線は容易にキャ
リヤ対を発生し易い状態となる。
【0062】また、NMOSFET39の活性層領域で
あるチャネル及びソース−ドレイン領域においても同様
にキャリヤ対を発生する状態にある。
あるチャネル及びソース−ドレイン領域においても同様
にキャリヤ対を発生する状態にある。
【0063】ホトダイオード中で発生した光キャリヤで
ある電子はフローティング状態にある陰極37中に蓄積
される。また正孔は低抵抗なP+ 拡散層36を通して吸
上げられ、陽極38を通して垂直電源線42に吸収され
る。陰極37に電子が蓄積するに従って、前記逆バイア
ス電圧は低下する。
ある電子はフローティング状態にある陰極37中に蓄積
される。また正孔は低抵抗なP+ 拡散層36を通して吸
上げられ、陽極38を通して垂直電源線42に吸収され
る。陰極37に電子が蓄積するに従って、前記逆バイア
ス電圧は低下する。
【0064】NMOSFET39に入射した放射線は同
様にキャリヤ対を発生するが、発生した電子の一方は垂
直信号線41によって画素アレー外へと運び去られる。
また他方は蓄積容量であるホトダイオードの一方の電極
である陰極へと蓄積される。これはノイズの原因とな
る。
様にキャリヤ対を発生するが、発生した電子の一方は垂
直信号線41によって画素アレー外へと運び去られる。
また他方は蓄積容量であるホトダイオードの一方の電極
である陰極へと蓄積される。これはノイズの原因とな
る。
【0065】ただし、NMOSFET39の面積は0.
8×2.4=1.92μm2 とホトダイオードの1/3
8(2.6%)の大きさである。また、ホトダイオード
に電荷蓄積が始まり、陰極の電圧降下が始まるに従っ
て、垂直信号線41に逃げる電子の割合が増大するため
ほとんど問題とならない。
8×2.4=1.92μm2 とホトダイオードの1/3
8(2.6%)の大きさである。また、ホトダイオード
に電荷蓄積が始まり、陰極の電圧降下が始まるに従っ
て、垂直信号線41に逃げる電子の割合が増大するため
ほとんど問題とならない。
【0066】むしろ問題なのはp型領域であるチャネル
領域に蓄積する正孔である。正孔の蓄積により制御電極
たるゲートの支配が弱まりNOSFET39が導通する
恐れが有ることである。前記チャネルに蓄積する電荷量
はホトダイオードに蓄積する電荷量の2.6%程度であ
るから、前述の計算を用いて1150×0.7296×
0.026≒22個と求まる。
領域に蓄積する正孔である。正孔の蓄積により制御電極
たるゲートの支配が弱まりNOSFET39が導通する
恐れが有ることである。前記チャネルに蓄積する電荷量
はホトダイオードに蓄積する電荷量の2.6%程度であ
るから、前述の計算を用いて1150×0.7296×
0.026≒22個と求まる。
【0067】NMOSFET39のゲート膜34の厚さ
は200Åであり、ゲート容量は単位面積当り177n
F/cm2 であるから、約0.57fFである。前記2
2個の電荷量をゲート容量の電圧値に換算すると、Q=
CVから、 V=Q/C=(22×1.6×10-19 )/(0.57×10-15) ≒6.2 mV ・・・(3) と熱電圧よりも小さな値であり、ほとんど問題とならな
い大きさである。
は200Åであり、ゲート容量は単位面積当り177n
F/cm2 であるから、約0.57fFである。前記2
2個の電荷量をゲート容量の電圧値に換算すると、Q=
CVから、 V=Q/C=(22×1.6×10-19 )/(0.57×10-15) ≒6.2 mV ・・・(3) と熱電圧よりも小さな値であり、ほとんど問題とならな
い大きさである。
【0068】ただし、1R以上の極端に強い放射線を照
射した場合には別である。
射した場合には別である。
【0069】ホトダイオードの容量は基板濃度1016c
m3 から9.6fFであり、約130,000個の電子
を蓄積できる能力を有している。
m3 から9.6fFであり、約130,000個の電子
を蓄積できる能力を有している。
【0070】約1/60sec(〜16msec)であ
るTstr 期間(蓄積期間、すなわち変換時間)が終了す
るとVsig は画素アレー外方に存在する放射線の入力し
ない信号保持用容量に接続され、フローティング状態と
なる。
るTstr 期間(蓄積期間、すなわち変換時間)が終了す
るとVsig は画素アレー外方に存在する放射線の入力し
ない信号保持用容量に接続され、フローティング状態と
なる。
【0071】それに次いでVscanはハイレベルとなり、
NMOSFET39は導通し、ホトダイオードの信号電
荷を前記信号保持用容量へと転送を開始する(Trea
d)。転送期間Treadは1μsecであり、蓄積期間Ts
tr の1/16,000である。短い転送期間Treadは
高い駆動能力を有するMOSFET39(fT>GH
z)と低抵抗配線41によって実現されている。転送期
間は短いので転送期間Tread中の放射線の悪影響は考え
る必要がない。
NMOSFET39は導通し、ホトダイオードの信号電
荷を前記信号保持用容量へと転送を開始する(Trea
d)。転送期間Treadは1μsecであり、蓄積期間Ts
tr の1/16,000である。短い転送期間Treadは
高い駆動能力を有するMOSFET39(fT>GH
z)と低抵抗配線41によって実現されている。転送期
間は短いので転送期間Tread中の放射線の悪影響は考え
る必要がない。
【0072】転送期間Treadが終了した後に、画素は再
びTreset 状態となる。本実施例は以上の理由で前記放
射線の常時入射によるノイズの発生を極小に抑えること
が可能である。 (第2の実施例)次に本発明の第2実施例として、画素
駆動用トランジスタであるMOSFETの基板コンタク
トを取った例を図6に示す。59はNMOSFETであ
り、チャネル領域の電位を取るために、ゲート電極方向
にチャネル領域のp型半導体領域を延長して、基板コン
タクト63を取っている。
びTreset 状態となる。本実施例は以上の理由で前記放
射線の常時入射によるノイズの発生を極小に抑えること
が可能である。 (第2の実施例)次に本発明の第2実施例として、画素
駆動用トランジスタであるMOSFETの基板コンタク
トを取った例を図6に示す。59はNMOSFETであ
り、チャネル領域の電位を取るために、ゲート電極方向
にチャネル領域のp型半導体領域を延長して、基板コン
タクト63を取っている。
【0073】コンタクト63は開口0.4μm角、全体
大きさ0.8μm角のAl合金製である。前記信学技報
TECHNICAL REPORT OF IEICE,SDM96-217(1997-03)“SO
I集積回路に対する基板浮遊効果の影響”に記載の効果
により放射線入射により発生した正孔は、前記コンタク
ト63の金属接合界面により消失する。
大きさ0.8μm角のAl合金製である。前記信学技報
TECHNICAL REPORT OF IEICE,SDM96-217(1997-03)“SO
I集積回路に対する基板浮遊効果の影響”に記載の効果
により放射線入射により発生した正孔は、前記コンタク
ト63の金属接合界面により消失する。
【0074】前記コンタクト63は必ずしも固定電位に
接続する必要はなく、フローティングであっても構わな
い。また最低電位であるGND電位に接続してもむろん
構わない。本実施例を用いれば更に高照度な放射線に対
応することができる。 (第3の実施例)本発明の第3実施例である撮像装置の
画素のレイアウトを図7に示す。図8に図7に示した画
素の等価回路を示す。
接続する必要はなく、フローティングであっても構わな
い。また最低電位であるGND電位に接続してもむろん
構わない。本実施例を用いれば更に高照度な放射線に対
応することができる。 (第3の実施例)本発明の第3実施例である撮像装置の
画素のレイアウトを図7に示す。図8に図7に示した画
素の等価回路を示す。
【0075】図7に示す画素は溶融石英基板上に形成さ
れた厚さ1000ÅのN型(100)単結晶シリコン層
上に形成されている。この単結晶シリコン層の不純物濃
度は前述した第1の実施例と同様に1016cm-3であ
る。画素の大きさは10μm角であり、レイアウトルー
ル0.4μmで電子回路が描かれている。
れた厚さ1000ÅのN型(100)単結晶シリコン層
上に形成されている。この単結晶シリコン層の不純物濃
度は前述した第1の実施例と同様に1016cm-3であ
る。画素の大きさは10μm角であり、レイアウトルー
ル0.4μmで電子回路が描かれている。
【0076】図7において、72は光電変換素子である
ホトダイオードの一部のN型領域であり、前記単結晶シ
リコン層そのものである。76はこの単結晶シリコン層
中に不純物拡散により形成されたP+ 拡散層であり、N
型領域72とP+ 拡散層76でホトダイオードを形成す
る。このホトダイオードの大きさは5.1×6.6μm
2 である。
ホトダイオードの一部のN型領域であり、前記単結晶シ
リコン層そのものである。76はこの単結晶シリコン層
中に不純物拡散により形成されたP+ 拡散層であり、N
型領域72とP+ 拡散層76でホトダイオードを形成す
る。このホトダイオードの大きさは5.1×6.6μm
2 である。
【0077】ホトダイオードの陽極78は垂直負電源線
82に接続されており、同じく陰極77は増幅アンプを
形成するL=0.8μm、W=0.8μmのNMOSF
ET86のゲートに接続されている。
82に接続されており、同じく陰極77は増幅アンプを
形成するL=0.8μm、W=0.8μmのNMOSF
ET86のゲートに接続されている。
【0078】またNMOSFET86のゲートはリセッ
トを行うL=0.4μm、W=0.8μmのNMOSF
ET88に接続されており、水平リセット線85に信号
を印加することによりNMOSFET86のゲートおよ
び陰極77を垂直正電源線83と導通可能である。
トを行うL=0.4μm、W=0.8μmのNMOSF
ET88に接続されており、水平リセット線85に信号
を印加することによりNMOSFET86のゲートおよ
び陰極77を垂直正電源線83と導通可能である。
【0079】NMOSFET86の一方の主電極は垂直
正電源線83に接続され、他方の主電極は行選択を行う
NMOSFET79と、非選択時に前記他方の主電極が
フローティングになるのを防止するNMOSFET87
とに接続されている。
正電源線83に接続され、他方の主電極は行選択を行う
NMOSFET79と、非選択時に前記他方の主電極が
フローティングになるのを防止するNMOSFET87
とに接続されている。
【0080】NMOSFET79,87は各々垂直信号
線81及び垂直ホールド線84に接続されている。また
NMOSFET79,87のゲートは各々水平走査線8
0と、水平反転走査線76とに接続されている。
線81及び垂直ホールド線84に接続されている。また
NMOSFET79,87のゲートは各々水平走査線8
0と、水平反転走査線76とに接続されている。
【0081】図9に前記画素の電子回路のタイミングチ
ャートを示す。リセット期間Treset において、本実施
例の撮像装置の画素アレー(800×600)中の全画
素はリセットされる。水平走査線80の電位Vscanはハ
イレベルの+3.3Vに取られ、NMOSFET79が
オンしてアンプのNMOSFET86は垂直信号線81
に導通する。垂直信号線81の電位Vsig は同様にハイ
レベルの+3.3Vに取られており、NMOSFET8
6の主電極の一方は+3.3Vの電位となる。NMOS
FET86の主電極の他方は垂直正電源線83によって
+3.3VのV DD電位に接続されているので、NMOS
FET86のソースドレイン間に電流は流れない。
ャートを示す。リセット期間Treset において、本実施
例の撮像装置の画素アレー(800×600)中の全画
素はリセットされる。水平走査線80の電位Vscanはハ
イレベルの+3.3Vに取られ、NMOSFET79が
オンしてアンプのNMOSFET86は垂直信号線81
に導通する。垂直信号線81の電位Vsig は同様にハイ
レベルの+3.3Vに取られており、NMOSFET8
6の主電極の一方は+3.3Vの電位となる。NMOS
FET86の主電極の他方は垂直正電源線83によって
+3.3VのV DD電位に接続されているので、NMOS
FET86のソースドレイン間に電流は流れない。
【0082】また、NMOSFET86の制御電極とな
るゲートは、水平リセット線85にハイレベルが印加さ
れリセット用FET88が導通することによって垂直正
電源線83と接続される。この接続によってNMOSF
ET86のゲートとそれに連なるホトダイオードの陰極
77がVDD電位の+3.3Vになる。それによりホトダ
イオード中に蓄積されていた電荷はリセットされる。蓄
積期間Tstr において、逆バイアスされたホトダイオー
ドは入射する放射線の発生するキャリヤを蓄積する。
るゲートは、水平リセット線85にハイレベルが印加さ
れリセット用FET88が導通することによって垂直正
電源線83と接続される。この接続によってNMOSF
ET86のゲートとそれに連なるホトダイオードの陰極
77がVDD電位の+3.3Vになる。それによりホトダ
イオード中に蓄積されていた電荷はリセットされる。蓄
積期間Tstr において、逆バイアスされたホトダイオー
ドは入射する放射線の発生するキャリヤを蓄積する。
【0083】水平リセット線85の電位Vreset はロー
レベルとなり、NMOSFET86のゲート及びホトダ
イオードと垂直正電源線83との導通は断たれ、NMO
SFET86のゲートとホトダイオードの陰極はフロー
ティング状態となる。ホトダイオードに蓄積した電荷に
よりNMOSFET86のゲートの電位は変動する。ゲ
ートの電位はNMOSFET86を流れる電流を変調す
るが、Vscan及びVsig がハイレベルであることから電
流はほとんど流れない。前記画素及び読出系の回路はダ
イオード部を除いて全て電位が固定された状態にある。
レベルとなり、NMOSFET86のゲート及びホトダ
イオードと垂直正電源線83との導通は断たれ、NMO
SFET86のゲートとホトダイオードの陰極はフロー
ティング状態となる。ホトダイオードに蓄積した電荷に
よりNMOSFET86のゲートの電位は変動する。ゲ
ートの電位はNMOSFET86を流れる電流を変調す
るが、Vscan及びVsig がハイレベルであることから電
流はほとんど流れない。前記画素及び読出系の回路はダ
イオード部を除いて全て電位が固定された状態にある。
【0084】次に蓄積期間Tstr が終了すると、前記各
画素の放射線情報は各水平線毎に順次読出される。N本
目の水平線の情報は1本目から(N−1)本目の読出し
が終了されるまで読出されることはない(Tpre 期
間)。Tpre 期間においては、Vscanは非選択のローレ
ベルの0Vであり、Vsig はフローティング電位に取ら
れ、他の水平線の情報が出力中である。Vscanがローレ
ベルの場合にはVscan ̄はハイレベルであり、従ってN
MOSFET87は代わりに導通し、NMOSFET8
6は垂直ホールド線84に接続される。垂直ホールド線
84の電位Vholdは全期間中一定の電位+3.3Vに保
持されているため、NMOSFET86に電流は流れな
い。
画素の放射線情報は各水平線毎に順次読出される。N本
目の水平線の情報は1本目から(N−1)本目の読出し
が終了されるまで読出されることはない(Tpre 期
間)。Tpre 期間においては、Vscanは非選択のローレ
ベルの0Vであり、Vsig はフローティング電位に取ら
れ、他の水平線の情報が出力中である。Vscanがローレ
ベルの場合にはVscan ̄はハイレベルであり、従ってN
MOSFET87は代わりに導通し、NMOSFET8
6は垂直ホールド線84に接続される。垂直ホールド線
84の電位Vholdは全期間中一定の電位+3.3Vに保
持されているため、NMOSFET86に電流は流れな
い。
【0085】次に、N本目の水平線が読出されるTread
期間においては、Vscanは選択のハイレベルに取られ、
NMOSFET79が導通し、放射線情報は垂直出力線
81に出力される。その際、NMOSFET87は導通
せず、NMOSFET86を流れる前記放射線情報を含
んだ電流はNMOSFET87を流れることはない。
期間においては、Vscanは選択のハイレベルに取られ、
NMOSFET79が導通し、放射線情報は垂直出力線
81に出力される。その際、NMOSFET87は導通
せず、NMOSFET86を流れる前記放射線情報を含
んだ電流はNMOSFET87を流れることはない。
【0086】次に(N+1)本目から600本目までの
読出期間(Tpost)では、前記N本目の水平線はVscan
が非選択のローレベルに、Vscan ̄が選択のハイレベル
に、Vreset がリセット電位のハイレベルにとられる。
従ってNMOSFET88がオンしてホトダイオード及
びアンプのゲートはリセットが直ちに行われ、またNM
OSFET87がオンして垂直ホールド線84を通して
NMOSFET86の一方の主電極は+3.3Vの電位
となる。これにより、N本目の水平線の画素において
は、垂直信号線81以外には電位がフローティングな端
子は存在しない。
読出期間(Tpost)では、前記N本目の水平線はVscan
が非選択のローレベルに、Vscan ̄が選択のハイレベル
に、Vreset がリセット電位のハイレベルにとられる。
従ってNMOSFET88がオンしてホトダイオード及
びアンプのゲートはリセットが直ちに行われ、またNM
OSFET87がオンして垂直ホールド線84を通して
NMOSFET86の一方の主電極は+3.3Vの電位
となる。これにより、N本目の水平線の画素において
は、垂直信号線81以外には電位がフローティングな端
子は存在しない。
【0087】本実施例においては、常時放射線が入力す
る電子回路において、放射線キャリヤ源となる電位フロ
ーティングな部分は最小であり、従って巨大な画素アレ
ー(800×600)を有する撮像装置においても前記
放射線入射による回路の誤動作及び画質の低下を極力抑
えることができる。
る電子回路において、放射線キャリヤ源となる電位フロ
ーティングな部分は最小であり、従って巨大な画素アレ
ー(800×600)を有する撮像装置においても前記
放射線入射による回路の誤動作及び画質の低下を極力抑
えることができる。
【0088】各水平線毎の読出期間(Tread)は約1μ
secであるが、600本では0.6msecとなり、
画素アレーの蓄積時間16msecの1/27(4%)
に相当するが、本実施例を用いればうち599本分の読
出期間の悪影響は無視できる。 (第4の実施例)本実施例は図8の垂直ホールド線84
を垂直正電源線83と共用したものである。図10に本
発明の第4実施例である撮像装置の画素部の等価回路図
を示す。なお、図10において、図8の構成部材と同一
構成部材については図8と同一符号を付する。
secであるが、600本では0.6msecとなり、
画素アレーの蓄積時間16msecの1/27(4%)
に相当するが、本実施例を用いればうち599本分の読
出期間の悪影響は無視できる。 (第4の実施例)本実施例は図8の垂直ホールド線84
を垂直正電源線83と共用したものである。図10に本
発明の第4実施例である撮像装置の画素部の等価回路図
を示す。なお、図10において、図8の構成部材と同一
構成部材については図8と同一符号を付する。
【0089】図10に示すように、垂直ホールド線はな
く、MNOSFET87は垂直正電源線83に接続され
る。本実施例によれば垂直線が1本省略できるため、そ
の分画素の小型化、高性能化が可能である。 (第5の実施例)本実施例は、光電変換素子であるホト
ダイオードに印加する電圧をVDD−VGN D の電圧と異な
る電圧としたものである。図11に本発明の第5実施例
である撮像装置の画素部の等価回路図を示す。なお、図
11において、図10の構成部材と同一構成部材につい
ては図10と同一符号を付する。
く、MNOSFET87は垂直正電源線83に接続され
る。本実施例によれば垂直線が1本省略できるため、そ
の分画素の小型化、高性能化が可能である。 (第5の実施例)本実施例は、光電変換素子であるホト
ダイオードに印加する電圧をVDD−VGN D の電圧と異な
る電圧としたものである。図11に本発明の第5実施例
である撮像装置の画素部の等価回路図を示す。なお、図
11において、図10の構成部材と同一構成部材につい
ては図10と同一符号を付する。
【0090】図11において、119はホトダイオード
の逆バイアス電圧を決める垂直ホトダイオード線であ
り、リセット期間にVPD電位の+1.5Vがホトダイオ
ードの陰極77とアンプとなるNMOSFET86のゲ
ートに加えられる。
の逆バイアス電圧を決める垂直ホトダイオード線であ
り、リセット期間にVPD電位の+1.5Vがホトダイオ
ードの陰極77とアンプとなるNMOSFET86のゲ
ートに加えられる。
【0091】本実施例によれば、ホトダイオードの特性
と、アンプ86を含む読出系の特性とを設計する自由度
が増えたために、更に高性能な撮像装置を得ることがで
きる。また電圧VPDを変えることにより撮像装置の感度
を変えることができる。 (第6の実施例)本実施例は、垂直信号線と垂直正電源
線(垂直ホールド線)に連なるFETに異なる導電型
(P型)のMOSFETを用いることによって、水平走
査線及び反対走査線を1本に共通化したものである。
と、アンプ86を含む読出系の特性とを設計する自由度
が増えたために、更に高性能な撮像装置を得ることがで
きる。また電圧VPDを変えることにより撮像装置の感度
を変えることができる。 (第6の実施例)本実施例は、垂直信号線と垂直正電源
線(垂直ホールド線)に連なるFETに異なる導電型
(P型)のMOSFETを用いることによって、水平走
査線及び反対走査線を1本に共通化したものである。
【0092】図12に本発明の第6実施例である撮像装
置の画素の等価回路図を示す。なお、図12において、
図11の構成部材と同一構成部材については図11と同
一符号を付する。
置の画素の等価回路図を示す。なお、図12において、
図11の構成部材と同一構成部材については図11と同
一符号を付する。
【0093】図12において、79,86,88は上述
した実施例と同様にNMOSFETであり、127はP
MOSFETである。両者のMOSFET79,86,
88,127は使用する基板がSOI基板であるのでウ
ェル拡散層を必要とすることなく容易に形成することが
できる。
した実施例と同様にNMOSFETであり、127はP
MOSFETである。両者のMOSFET79,86,
88,127は使用する基板がSOI基板であるのでウ
ェル拡散層を必要とすることなく容易に形成することが
できる。
【0094】NMOSFET79はスレッショルド電圧
(Vth)+1.0V、L=0.4μm,W=0.8μm
のMOSFETであり、垂直信号線81に接続されてい
る。PMOSFET127はVth−1.0V、L=0.
4μm,W=0.8μmのMOSFETであり、垂直正
電源線83に接続されている。
(Vth)+1.0V、L=0.4μm,W=0.8μm
のMOSFETであり、垂直信号線81に接続されてい
る。PMOSFET127はVth−1.0V、L=0.
4μm,W=0.8μmのMOSFETであり、垂直正
電源線83に接続されている。
【0095】図13に上記画素の信号読み出し動作のタ
イミングチャートを示す。
イミングチャートを示す。
【0096】Vscanがハイレベルの場合は、NMOSF
ET79が導通し、アンプとなるNMOSFET86の
一方の主電極は垂直信号線81に接続される。Vscanが
ローレベルの場合はPMOSFET127が導通し、ア
ンプとなるNMOSFET86の一方の主電極は垂直正
電源線83に接続される。Tstr 期間が終了し、Tpre
期間が始まる時に前記Vscanはハイからローへレベルシ
フトする。すると両FET79,127を通る貫通電流
が一瞬時に垂直信号線81に流れ込むが、その場合には
放射線情報を載せた信号に対してノイズ原因となるた
め、垂直信号線81にぶら下がるサンプルホールド用の
容量と接続されている図示しないサンプルホールド用N
MOSFETは閉じておく(ゲートの電位をローレベル
とする)。図13中のVsamはこのサンプルホールド用
NMOSFETのゲート電位を表わしている。
ET79が導通し、アンプとなるNMOSFET86の
一方の主電極は垂直信号線81に接続される。Vscanが
ローレベルの場合はPMOSFET127が導通し、ア
ンプとなるNMOSFET86の一方の主電極は垂直正
電源線83に接続される。Tstr 期間が終了し、Tpre
期間が始まる時に前記Vscanはハイからローへレベルシ
フトする。すると両FET79,127を通る貫通電流
が一瞬時に垂直信号線81に流れ込むが、その場合には
放射線情報を載せた信号に対してノイズ原因となるた
め、垂直信号線81にぶら下がるサンプルホールド用の
容量と接続されている図示しないサンプルホールド用N
MOSFETは閉じておく(ゲートの電位をローレベル
とする)。図13中のVsamはこのサンプルホールド用
NMOSFETのゲート電位を表わしている。
【0097】同様にして各水平線の読出期間(各Tread
期間)においても、前記各水平線のVscanはロー→ハイ
→ローとレベル変化するが、FET79,127を通る
貫通電流が垂直信号線81に流れ込んでノイズ原因とな
らないように、サンプルホールドはVscanの読出パルス
の充分内側に設定する。
期間)においても、前記各水平線のVscanはロー→ハイ
→ローとレベル変化するが、FET79,127を通る
貫通電流が垂直信号線81に流れ込んでノイズ原因とな
らないように、サンプルホールドはVscanの読出パルス
の充分内側に設定する。
【0098】本実施例によれば一時的に貫通電流が流
れ、多少消費電力は増大するものの、水平方向の配線が
1本省略できるので、画素の小型化、及び高性能化が可
能である。 (第7の実施例)本実施例は、水平走査線にぶら下がる
両導電型MOSFETのVthをお互いに重なるように取
ることで貫通電流を防止するようにしたものである。
れ、多少消費電力は増大するものの、水平方向の配線が
1本省略できるので、画素の小型化、及び高性能化が可
能である。 (第7の実施例)本実施例は、水平走査線にぶら下がる
両導電型MOSFETのVthをお互いに重なるように取
ることで貫通電流を防止するようにしたものである。
【0099】即ち、図12に示すNMOSFET79の
Vth(n)を+2.0V、PMOSFET127のVth(p)
を−2.0Vとし、 Vth(n)+|Vth(p)| > VDD−VGND ・・・(4) とすることによって、両MOSFET79,127が同
時にオフする期間を一時的に設けることによって前記貫
通電流は防止することができる。
Vth(n)を+2.0V、PMOSFET127のVth(p)
を−2.0Vとし、 Vth(n)+|Vth(p)| > VDD−VGND ・・・(4) とすることによって、両MOSFET79,127が同
時にオフする期間を一時的に設けることによって前記貫
通電流は防止することができる。
【0100】本実施例においては、アンプ86の主電極
の一方が一時的にフローティングとなるが、フローティ
ングとなる時間は瞬間であり、その影響はほぼ無視する
ことができる。
の一方が一時的にフローティングとなるが、フローティ
ングとなる時間は瞬間であり、その影響はほぼ無視する
ことができる。
【0101】また本実施例として、読出期間中にフロー
ティングとなる垂直信号線に対する駆動回路を図14に
示す。140は大きさ10μm角の画素であり、多数の
画素がアレー状に配置されている。141は画素140
の放射線情報を出力する垂直信号線である。垂直信号線
141には各線毎にVth=+2.0Vのサンプルホール
ド用NMOSFET145及びVth=−2.0Vのリセ
ット用PMOSFET146が接続されている。
ティングとなる垂直信号線に対する駆動回路を図14に
示す。140は大きさ10μm角の画素であり、多数の
画素がアレー状に配置されている。141は画素140
の放射線情報を出力する垂直信号線である。垂直信号線
141には各線毎にVth=+2.0Vのサンプルホール
ド用NMOSFET145及びVth=−2.0Vのリセ
ット用PMOSFET146が接続されている。
【0102】両FET145,146のゲートには水平
ホールド線144が接続されている。水平ホールド線1
44に+3.3Vが印加されると、各NMOSFET1
45は導通し、垂直信号線141をサンプルホールド用
容量147と接続させる。これにより垂直信号線141
に出力された放射線情報をサンプルホールドすることが
可能となる。
ホールド線144が接続されている。水平ホールド線1
44に+3.3Vが印加されると、各NMOSFET1
45は導通し、垂直信号線141をサンプルホールド用
容量147と接続させる。これにより垂直信号線141
に出力された放射線情報をサンプルホールドすることが
可能となる。
【0103】また水平ホールド線144に0Vが印加さ
れると、各NMOSFET145はオフし、サンプルホ
ールド用容量147に放射線情報電荷は保持され、代わ
りに導通した各PMOSFET146により垂直信号線
141はVDD電位143に接続され、垂直信号線141
の電位は前述のようにVDD電位に保持される。サンプル
ホールド用容量147の一方の電極はGND142に接
続される。 (垂直信号線リセット動作)本実施例によれば、垂直信
号線141の駆動回路を水平ホールド線144の1本に
より駆動可能であり、駆動回路を簡単に構成することが
できる。
れると、各NMOSFET145はオフし、サンプルホ
ールド用容量147に放射線情報電荷は保持され、代わ
りに導通した各PMOSFET146により垂直信号線
141はVDD電位143に接続され、垂直信号線141
の電位は前述のようにVDD電位に保持される。サンプル
ホールド用容量147の一方の電極はGND142に接
続される。 (垂直信号線リセット動作)本実施例によれば、垂直信
号線141の駆動回路を水平ホールド線144の1本に
より駆動可能であり、駆動回路を簡単に構成することが
できる。
【0104】また水平ホールド線144の中間電位では
両FET145,146が同時にオフ状態となり、垂直
信号線141がフローティング状態となるが、その期間
は一瞬であり、前述の誤動作、ノイズの原因としては問
題でない。 (第8の実施例)本実施例は、放射線により発生するキ
ャリヤを蓄積する方式を電子でなく正孔としたものであ
る。正孔は拡散定数が小さい理由により、ホトダイオー
ドの周囲に拡散する速度が小さいため、より画素を微細
化することができる。図15に本実施例の画素の等価回
路を示す。同図に示すように、ホトダイオードの陰極側
は垂直正電源線(VDD)に接続されて、陽極側がアンプ
となるMOSFETのゲートに接続されている。本実施
例によれば垂直負電源線が不要となり、画素の大きさを
更に小さくすることができる。
両FET145,146が同時にオフ状態となり、垂直
信号線141がフローティング状態となるが、その期間
は一瞬であり、前述の誤動作、ノイズの原因としては問
題でない。 (第8の実施例)本実施例は、放射線により発生するキ
ャリヤを蓄積する方式を電子でなく正孔としたものであ
る。正孔は拡散定数が小さい理由により、ホトダイオー
ドの周囲に拡散する速度が小さいため、より画素を微細
化することができる。図15に本実施例の画素の等価回
路を示す。同図に示すように、ホトダイオードの陰極側
は垂直正電源線(VDD)に接続されて、陽極側がアンプ
となるMOSFETのゲートに接続されている。本実施
例によれば垂直負電源線が不要となり、画素の大きさを
更に小さくすることができる。
【0105】また本実施例を含む各実施例において、垂
直正電源線(VDD)、垂直負電源線(VGND)、垂直ホ
トダイオード線(VPD)は電源ラインであるので、何も
垂直線である必要はなく、水平線、遮光を兼ねたような
ベタ状(面状)の2次元配線であっても構わない。 (第9の実施例)本実施例は、放射線情報電荷を増幅す
るアンプであるNMOSFET、あるいは垂直信号線に
接続する画素選択用NMOSFETと、アンプとなるN
MOSFETの一方の主電極に接続するホールド用PM
OSFETを同一のアイソレーション中に形成し、更に
画素の面積を小さくしたものである。
直正電源線(VDD)、垂直負電源線(VGND)、垂直ホ
トダイオード線(VPD)は電源ラインであるので、何も
垂直線である必要はなく、水平線、遮光を兼ねたような
ベタ状(面状)の2次元配線であっても構わない。 (第9の実施例)本実施例は、放射線情報電荷を増幅す
るアンプであるNMOSFET、あるいは垂直信号線に
接続する画素選択用NMOSFETと、アンプとなるN
MOSFETの一方の主電極に接続するホールド用PM
OSFETを同一のアイソレーション中に形成し、更に
画素の面積を小さくしたものである。
【0106】図16(a),(b)に本実施例のNMO
SFETとPMOSFETのレイアウト図と概略断面図
を示す。
SFETとPMOSFETのレイアウト図と概略断面図
を示す。
【0107】両FETの形成されているアクティブエリ
ア161(図16(a)中、太線で示された領域)の大
きさは4.0×0.8(μm2 )であり、両FETが各
々独立に形成されている場合の値2.4×0.8×2
(μm2)よりも小さい。 (第10の実施例)本発明の第10実施例として、ホト
ダイオードとアンプの間に転送スイッチを設けた例を図
17に示す。なお、図17において、図15の構成部材
と同一構成部材については図15と同一符号を付する。
ア161(図16(a)中、太線で示された領域)の大
きさは4.0×0.8(μm2 )であり、両FETが各
々独立に形成されている場合の値2.4×0.8×2
(μm2)よりも小さい。 (第10の実施例)本発明の第10実施例として、ホト
ダイオードとアンプの間に転送スイッチを設けた例を図
17に示す。なお、図17において、図15の構成部材
と同一構成部材については図15と同一符号を付する。
【0108】図17において、180はL=0.4μ
m、W=0.8μmのNMOSFETであり、ホトダイ
オードに蓄積した放射線情報である電荷をNMOSFE
T180のオン・オフ制御により必要に応じてアンプと
なるNMOSFET86のゲートに転送する。
m、W=0.8μmのNMOSFETであり、ホトダイ
オードに蓄積した放射線情報である電荷をNMOSFE
T180のオン・オフ制御により必要に応じてアンプと
なるNMOSFET86のゲートに転送する。
【0109】図18に前記画素部の駆動タイミングチャ
ートを、図19に本実施例の垂直信号線の駆動回路を示
す。
ートを、図19に本実施例の垂直信号線の駆動回路を示
す。
【0110】約10μsecのリセット期間Treset に
おいて、画素アレー中の全画素はVscanがハイレベル、
Vresetがハイレベル、Vtransがハイレベル、Vsigが
ハイレベルとなり、VsamSUVsamN(VsamS又はVsam
N)がローレベルとなることによって、ホトダイオー
ド、アンプゲート、垂直信号線は共にリセットされる。
その後、15msecの蓄積期間Tstr において、Vtr
ansがローレベルとなり、ホトダイオードはアンプとな
るNMOSFET86のゲートから切離されフローティ
ング状態となり蓄積が開始される。ただし垂直信号線8
1は、VsamSUVsamNがローであることからリセット電
圧であるVDDが印加されたままである。
おいて、画素アレー中の全画素はVscanがハイレベル、
Vresetがハイレベル、Vtransがハイレベル、Vsigが
ハイレベルとなり、VsamSUVsamN(VsamS又はVsam
N)がローレベルとなることによって、ホトダイオー
ド、アンプゲート、垂直信号線は共にリセットされる。
その後、15msecの蓄積期間Tstr において、Vtr
ansがローレベルとなり、ホトダイオードはアンプとな
るNMOSFET86のゲートから切離されフローティ
ング状態となり蓄積が開始される。ただし垂直信号線8
1は、VsamSUVsamNがローであることからリセット電
圧であるVDDが印加されたままである。
【0111】Tstr期間が終了すると、各画素は各水平
線毎に各垂直信号線81に順次読出される。1〜(N−
1)番目の水平線が読出されているTpre 期間には、N
番目の画素はVscanが非選択のローレベル、Vresetが
非導通のローレベル、Vtransが非転送のローレベル、
垂直信号線81は他の水平線に専有されている。
線毎に各垂直信号線81に順次読出される。1〜(N−
1)番目の水平線が読出されているTpre 期間には、N
番目の画素はVscanが非選択のローレベル、Vresetが
非導通のローレベル、Vtransが非転送のローレベル、
垂直信号線81は他の水平線に専有されている。
【0112】垂直信号線171には図19に示したよう
な回路が形成されており、後述するノイズ読出し、信号
読出しに対応してVsamN197及びVsamS194が交互
にハイレベル,ローレベルを繰返す。両水平線194,
197が駆動するNMOSFET198,195には電
荷蓄積用の容量199,196が接続されている。
な回路が形成されており、後述するノイズ読出し、信号
読出しに対応してVsamN197及びVsamS194が交互
にハイレベル,ローレベルを繰返す。両水平線194,
197が駆動するNMOSFET198,195には電
荷蓄積用の容量199,196が接続されている。
【0113】N番目の水平線の画素が選択されると、ま
ず最初にアンプとなるNMOSFET86のゲートに残
留するリセット電圧の情報が読出される。これは1μs
ecのTreadN 期間で行われる。
ず最初にアンプとなるNMOSFET86のゲートに残
留するリセット電圧の情報が読出される。これは1μs
ecのTreadN 期間で行われる。
【0114】Vscanがハイレベルで水平線が選択され、
Vresetがローレベル、Vtransがローレベルでアンプと
なるNMOSFET86のゲートはフローティング状態
である。フローティング状態のゲート電圧に対応したノ
イズ情報は垂直信号線81を通して容量199に読出さ
れる(VsamNはハイレベル)。
Vresetがローレベル、Vtransがローレベルでアンプと
なるNMOSFET86のゲートはフローティング状態
である。フローティング状態のゲート電圧に対応したノ
イズ情報は垂直信号線81を通して容量199に読出さ
れる(VsamNはハイレベル)。
【0115】次に1μsecのTtrans 期間によってホ
トダイオードの信号電荷をアンプとなるNMOSFET
86のゲートに転送する。すなわち、Vtransがハイレ
ベルとなることによりNMOSFET180を開き、ホ
トダイオードから信号電荷を転送する。その際、Vsam
N,VsamSもローレベルであるので、垂直信号線81は
(VsamSUVsamNローであるから)Vth=−2.0Vの
PMOSFET200によりVDD電位に保持される。
トダイオードの信号電荷をアンプとなるNMOSFET
86のゲートに転送する。すなわち、Vtransがハイレ
ベルとなることによりNMOSFET180を開き、ホ
トダイオードから信号電荷を転送する。その際、Vsam
N,VsamSもローレベルであるので、垂直信号線81は
(VsamSUVsamNローであるから)Vth=−2.0Vの
PMOSFET200によりVDD電位に保持される。
【0116】次に1μsecのTreadS 期間によってア
ンプとなるMNOSFET86の信号情報は垂直信号線
81に同様に出力される。
ンプとなるMNOSFET86の信号情報は垂直信号線
81に同様に出力される。
【0117】N番目の水平線の読出しが終了すると、
(N+1)番目の読み出しが始まる。(N+1)〜60
0番目の水平線読出期間Tpostでは、N番目の水平線の
画素は直ちにリセット動作が行われる。
(N+1)番目の読み出しが始まる。(N+1)〜60
0番目の水平線読出期間Tpostでは、N番目の水平線の
画素は直ちにリセット動作が行われる。
【0118】Vscanは非選択のローレベルであり、Vre
set ,Vtrans は導通のハイレベルであり、アンプとな
るNMOSFETのゲート及びホトダイオードはVPD電
位にリセットされる。ただし垂直信号線81は他の水平
線に専有されている。
set ,Vtrans は導通のハイレベルであり、アンプとな
るNMOSFETのゲート及びホトダイオードはVPD電
位にリセットされる。ただし垂直信号線81は他の水平
線に専有されている。
【0119】本実施例によれば、増幅アンプ等が有する
FPN(固定パターンノイズ)等のノイズを除去できる
ため、撮像装置の性能を更に向上することができる。S
/Nの向上は、それだけ低照度の放射線で同一の画質の
画像が得られることを意味しており、例えば人体照射、
動画撮影等、撮像装置の用途を拡大することができる。
全読出期間(Tpre 〜Tpost)は1.8msecであ
り、アンプFETのゲートは最大で(600番目)1.
8msecのフローティング、リセット状態にある。こ
れは蓄積期間15msecの1/9.3の長さである。
FPN(固定パターンノイズ)等のノイズを除去できる
ため、撮像装置の性能を更に向上することができる。S
/Nの向上は、それだけ低照度の放射線で同一の画質の
画像が得られることを意味しており、例えば人体照射、
動画撮影等、撮像装置の用途を拡大することができる。
全読出期間(Tpre 〜Tpost)は1.8msecであ
り、アンプFETのゲートは最大で(600番目)1.
8msecのフローティング、リセット状態にある。こ
れは蓄積期間15msecの1/9.3の長さである。
【0120】フローティング状態で放射線がアンプとな
るNMOSFETのゲートに入射して発生するキャリヤ
対は、ホトダイオードの大きさを33.66μm2 、ゲ
ートの大きさを0.64μm2 とすると、ホトダイオー
ドで発生するキャリア対の(1/9.3)×(1/5
2.6)≒1/489である。S/N的に問題となる場
合には次の第11の実施例の構成をとることができる。 (第11の実施例)本実施例は、N番目の水平線の画素
のTreadN 期間直前までVreset をハイレベルとし、ア
ンプとなるNMOSFETのゲートをVPD電位に固定し
ておくものである。
るNMOSFETのゲートに入射して発生するキャリヤ
対は、ホトダイオードの大きさを33.66μm2 、ゲ
ートの大きさを0.64μm2 とすると、ホトダイオー
ドで発生するキャリア対の(1/9.3)×(1/5
2.6)≒1/489である。S/N的に問題となる場
合には次の第11の実施例の構成をとることができる。 (第11の実施例)本実施例は、N番目の水平線の画素
のTreadN 期間直前までVreset をハイレベルとし、ア
ンプとなるNMOSFETのゲートをVPD電位に固定し
ておくものである。
【0121】本実施例によれば前述の〜1.8msec
というようなアンプゲートのフローティングは生ぜず、
従ってS/Nに対する悪影響を生じさせないようにする
ことができる。 (第12の実施例)図15を見ると、画素中の回路は3
つの部分から成立っていることが判る。第1の部分はア
ンプとなるNMOSFET86のゲートに連なるホトダ
イオードとリセット用FET88であり、第2の部分は
アンプとなるNMOSFET86、第3の部分はアンプ
となるNMOSFET86の主電極に連なる2つのスイ
ッチFET79,127である。
というようなアンプゲートのフローティングは生ぜず、
従ってS/Nに対する悪影響を生じさせないようにする
ことができる。 (第12の実施例)図15を見ると、画素中の回路は3
つの部分から成立っていることが判る。第1の部分はア
ンプとなるNMOSFET86のゲートに連なるホトダ
イオードとリセット用FET88であり、第2の部分は
アンプとなるNMOSFET86、第3の部分はアンプ
となるNMOSFET86の主電極に連なる2つのスイ
ッチFET79,127である。
【0122】本実施例は前記第1の部分をホトトランジ
スタで代替えた例である。
スタで代替えた例である。
【0123】図20に本発明の第12実施例である撮像
装置の画素部のレイアウト図を、図21に画素部の等価
回路図を、図22にその動作のタイミングチャートを示
す。
装置の画素部のレイアウト図を、図21に画素部の等価
回路図を、図22にその動作のタイミングチャートを示
す。
【0124】図20において、218はL=1.0μ
m、W=15.0μmのP型MOSFETであり、放射
線が照射するとキャリヤ対を発生し、蓄積するトランジ
スタである。またP型MOSFET218はリセット用
FETをも兼ねている。
m、W=15.0μmのP型MOSFETであり、放射
線が照射するとキャリヤ対を発生し、蓄積するトランジ
スタである。またP型MOSFET218はリセット用
FETをも兼ねている。
【0125】10μsecのリセット期間Treset にお
いては、水平走査線210の電位Vscanはハイレベルに
とられ、NMOSFET209が導通し、アンプ用FE
T216の一方の主電極はVDD電位である垂直信号線2
11と導通する。
いては、水平走査線210の電位Vscanはハイレベルに
とられ、NMOSFET209が導通し、アンプ用FE
T216の一方の主電極はVDD電位である垂直信号線2
11と導通する。
【0126】また水平リセット線215の電位Vreset
はローレベルであり、PMOSFET218は導通し、
アンプ用FET216のゲートは垂直ダイオード線21
9と導通し、+1.5Vの電位となる。Treset に続く
16msecの蓄積期間Tstr においては、Vreset は
ハイとなり、PMOSFET218は閉じ、このPMO
SFET218はキャリヤ蓄積状態となる。このキャリ
ア蓄積状態においては図23に示すように放射線237
によって電子・正孔対が発生する。発生した正孔は+
1.8Vに保持されているFET218のドレイン拡散
層231及びアンプ用FET216のゲートに蓄積され
る。また同時に発生した電子は+3.3Vに保持されて
いるFET218のソース拡散層232から垂直ホトダ
イオード線219へと排出される。蓄積された電荷はア
ンプ用FET216を流れる電流を変調させる。
はローレベルであり、PMOSFET218は導通し、
アンプ用FET216のゲートは垂直ダイオード線21
9と導通し、+1.5Vの電位となる。Treset に続く
16msecの蓄積期間Tstr においては、Vreset は
ハイとなり、PMOSFET218は閉じ、このPMO
SFET218はキャリヤ蓄積状態となる。このキャリ
ア蓄積状態においては図23に示すように放射線237
によって電子・正孔対が発生する。発生した正孔は+
1.8Vに保持されているFET218のドレイン拡散
層231及びアンプ用FET216のゲートに蓄積され
る。また同時に発生した電子は+3.3Vに保持されて
いるFET218のソース拡散層232から垂直ホトダ
イオード線219へと排出される。蓄積された電荷はア
ンプ用FET216を流れる電流を変調させる。
【0127】1〜(N−1)本目の水平線の読出期間T
pre においてはキャリア蓄積状態は保持され、選択され
た水平線の放射線情報は順次フローティングである垂直
信号線211へと出力される。
pre においてはキャリア蓄積状態は保持され、選択され
た水平線の放射線情報は順次フローティングである垂直
信号線211へと出力される。
【0128】また1μsecの読出期間Treadにおいて
は水平走査線は選択され、アンプ用FET216を流れ
る電流が垂直信号線211へと出力される。その後、
(N+1)本以降の読出期間Tpostにおいては前記N本
目の水平線はリセットされる。
は水平走査線は選択され、アンプ用FET216を流れ
る電流が垂直信号線211へと出力される。その後、
(N+1)本以降の読出期間Tpostにおいては前記N本
目の水平線はリセットされる。
【0129】このリセットにより、PMOSFET21
8は導通し、アンプ用FET216のゲートは+1.5
Vとなると共に、PMOSFET218中に蓄わえられ
た過剰な電荷はPMOSFET218を流れる電流によ
り消滅、再結合する。本実施例においては、電荷の消滅
の効率を向上させるため、PMOSFET218の活性
層の厚さは500Åと薄く設計されている。
8は導通し、アンプ用FET216のゲートは+1.5
Vとなると共に、PMOSFET218中に蓄わえられ
た過剰な電荷はPMOSFET218を流れる電流によ
り消滅、再結合する。本実施例においては、電荷の消滅
の効率を向上させるため、PMOSFET218の活性
層の厚さは500Åと薄く設計されている。
【0130】また本実施例においては、意図しない放射
線の入射、キャリヤ対の発生、寄生チャネルの発生を極
力防止するため、各FET216,209,217,2
18のチャネル長は1.0μmと長めに取られている。
線の入射、キャリヤ対の発生、寄生チャネルの発生を極
力防止するため、各FET216,209,217,2
18のチャネル長は1.0μmと長めに取られている。
【0131】また本実施例において、放射線検出に用い
ていたホトダイオードを排し、ホトトランジスタを採用
することによって、リセット用FETと共用化すること
ができ、その分必要な素子数を減らすことが可能であ
る。本実施例によれば素子数減少による信頼性の向上を
見込むことができる。 (第13の実施例)本実施例は、図24に示したよう
に、画素中に対数圧縮用の非線型抵抗素子250を設け
ることによって画素を有する撮像装置を対数圧縮型とし
たものである。本実施例によれば撮像装置を人間の眼の
特性に近いコントラスト重視型、あるいはダイナミック
レンジの広いものとすることができる。
ていたホトダイオードを排し、ホトトランジスタを採用
することによって、リセット用FETと共用化すること
ができ、その分必要な素子数を減らすことが可能であ
る。本実施例によれば素子数減少による信頼性の向上を
見込むことができる。 (第13の実施例)本実施例は、図24に示したよう
に、画素中に対数圧縮用の非線型抵抗素子250を設け
ることによって画素を有する撮像装置を対数圧縮型とし
たものである。本実施例によれば撮像装置を人間の眼の
特性に近いコントラスト重視型、あるいはダイナミック
レンジの広いものとすることができる。
【0132】特に人間の眼の特性に近いコントラスト重
視型とする場合には、電子シャッター等他の露光時間、
あるいは感度の調節をする機能を有することが重要であ
る。
視型とする場合には、電子シャッター等他の露光時間、
あるいは感度の調節をする機能を有することが重要であ
る。
【0133】図25に本実施例の撮像装置のシステムブ
ロック図を示す。図25において、251はマトリクス
状に画素が設けられた画素部、252は画素部251を
駆動する水平シフトレジスタ(HSR)、254は画素
部251からの信号をサンプルホールドするサンプルホ
ールド回路、253はサンプルホールド回路254を制
御する垂直シフトレジスタ(VSR)、255はAGC
(オートゲインコントロール)回路、256は水平シフ
トレジスタ(HSR)252,垂直シフトレジスタ(V
SR)253,サンプルホールド回路254を制御する
コントローラー、257は露光時間設定回路である。
ロック図を示す。図25において、251はマトリクス
状に画素が設けられた画素部、252は画素部251を
駆動する水平シフトレジスタ(HSR)、254は画素
部251からの信号をサンプルホールドするサンプルホ
ールド回路、253はサンプルホールド回路254を制
御する垂直シフトレジスタ(VSR)、255はAGC
(オートゲインコントロール)回路、256は水平シフ
トレジスタ(HSR)252,垂直シフトレジスタ(V
SR)253,サンプルホールド回路254を制御する
コントローラー、257は露光時間設定回路である。
【0134】本実施例においてはコントラストを重視し
ているため、撮像装置のダイナミックレンジは狭くなっ
ている。そこでAGC(オートゲインコントロール)回
路255により適正なゲイン及び照度(電荷量)を検出
した後に、照度を露光時間設定回路257にフィードバ
ックし、前記照度に見合った適正な露光時間を設定する
ことによって、適正な画像を得ることができる。
ているため、撮像装置のダイナミックレンジは狭くなっ
ている。そこでAGC(オートゲインコントロール)回
路255により適正なゲイン及び照度(電荷量)を検出
した後に、照度を露光時間設定回路257にフィードバ
ックし、前記照度に見合った適正な露光時間を設定する
ことによって、適正な画像を得ることができる。
【0135】図25の撮像装置システムは本実施例以外
の各実施例に用いることができ、画素の変換素子以外の
各端子を固定電位と浮遊状態(フローティング状態)と
を切り換える手段はHSR252が該当する。 (第14の実施例)本発明の第14実施例として、シン
チレータとなる蛍光体をオンチップした撮像装置を図2
6に示す。本実施例の構成は図1の光電変換素子上に蛍
光体を設けたものである。
の各実施例に用いることができ、画素の変換素子以外の
各端子を固定電位と浮遊状態(フローティング状態)と
を切り換える手段はHSR252が該当する。 (第14の実施例)本発明の第14実施例として、シン
チレータとなる蛍光体をオンチップした撮像装置を図2
6に示す。本実施例の構成は図1の光電変換素子上に蛍
光体を設けたものである。
【0136】図26において、267は厚さ5μmのG
d2 O2 Sであり、光電変換素子であるホトダイオード
上に積層されている。本実施例によれば蛍光体267に
より放射線であるX線が光に変換されるため、更に撮像
装置の感度が向上する。また本実施例に用いられる蛍光
体は例えばCsI等でも良い。
d2 O2 Sであり、光電変換素子であるホトダイオード
上に積層されている。本実施例によれば蛍光体267に
より放射線であるX線が光に変換されるため、更に撮像
装置の感度が向上する。また本実施例に用いられる蛍光
体は例えばCsI等でも良い。
【0137】シンチレータの厚さは画素の大きさの1/
2以下となることが望ましい。
2以下となることが望ましい。
【0138】いま、図29に示すように、半径r0の画
素の上に厚さz0の円筒型の蛍光体が載っている系にお
いて、1次元近似で前記画素に入射する蛍光体からの発
光光を考える。
素の上に厚さz0の円筒型の蛍光体が載っている系にお
いて、1次元近似で前記画素に入射する蛍光体からの発
光光を考える。
【0139】区間(0,z0)で均一に光が発生すると
すると、区間(0,z0)の間の点(r,z)=(0,
v)の点から発光した光は、全体のΨ/(4π)分だけ
画素に入射する。ここで、Ψは立体角で、
すると、区間(0,z0)の間の点(r,z)=(0,
v)の点から発光した光は、全体のΨ/(4π)分だけ
画素に入射する。ここで、Ψは立体角で、
【0140】
【数1】 と表される。
【0141】これを区間(0,z0)で積分すれば、半
径r0の画素に入射する光の割合が求まる(1次元近
似)。
径r0の画素に入射する光の割合が求まる(1次元近
似)。
【0142】
【数2】 あるいは、k=z0/r0とおくと、
【0143】
【数3】 図30から分かる通り、k=0で最大値1/2をとる。
k=1/2ではI0/I=0.382であり、理想値
(1/2)の76%の入射量である。
k=1/2ではI0/I=0.382であり、理想値
(1/2)の76%の入射量である。
【0144】これは隣接する画素へもれる量が0.5−
0.382=0.118であり、上方へもれる量が0.
5であることを示している。なお、上方へもれる量は上
方にミラーを形成することで、再利用することができ
る。
0.382=0.118であり、上方へもれる量が0.
5であることを示している。なお、上方へもれる量は上
方にミラーを形成することで、再利用することができ
る。
【0145】図31に画素に入射する量I0/Iと、隣
接画素に入射し、空間解像度を劣化させるノイズ成分1
/2−I0/Iとの比をプロットした図を示す。
接画素に入射し、空間解像度を劣化させるノイズ成分1
/2−I0/Iとの比をプロットした図を示す。
【0146】図31はS/Nに相当する量であるが、k
が大きくなるにつれて急激に悪化することがわかる。図
からはkは小さいことに越したことはないが、関数が急
激に立ち上がるk≦0.5が望ましい。
が大きくなるにつれて急激に悪化することがわかる。図
からはkは小さいことに越したことはないが、関数が急
激に立ち上がるk≦0.5が望ましい。
【0147】また、シンチレータの変換する光の波長は
413nm以下であることが望ましい。
413nm以下であることが望ましい。
【0148】シンチレータから入射した単結晶シリコン
の光量は、
の光量は、
【0149】
【数4】 となる。ここで、αは吸収係数、tは単結晶シリコンの
膜厚(cm)である。I 0はt=0での光量である。
膜厚(cm)である。I 0はt=0での光量である。
【0150】上式から、入射光が1/1000になる膜
厚は、
厚は、
【0151】
【数5】 したがって、 −αt=ln(1/1000)t=1μ
m=10-4cmから、 α=−{ln(1/1000)}/t=−(−6.90
8/10-4)=6.908×104 αが6.9×104になるのは図32及び図33から3
eV程度であり、 ε=hν=(h・c)/λ=3×1.602×10-19
(J) よって、 λ=(h×c)/(3×1.602×10-19) =(6.626×10-34×2.998×108)/(3×1.602×10 -19 ) =4.13×10-7m=413nm 従って、シンチレータの変換する光の波長は413nm
以下であることが望ましい。
m=10-4cmから、 α=−{ln(1/1000)}/t=−(−6.90
8/10-4)=6.908×104 αが6.9×104になるのは図32及び図33から3
eV程度であり、 ε=hν=(h・c)/λ=3×1.602×10-19
(J) よって、 λ=(h×c)/(3×1.602×10-19) =(6.626×10-34×2.998×108)/(3×1.602×10 -19 ) =4.13×10-7m=413nm 従って、シンチレータの変換する光の波長は413nm
以下であることが望ましい。
【0152】本発明による撮像装置は、X線等の放射線
を検知する放射線検出装置に用いることができ、医療用
や、無破壊検査等の用途に用いることができる。
を検知する放射線検出装置に用いることができ、医療用
や、無破壊検査等の用途に用いることができる。
【0153】図28は本発明による撮像装置のX線診断
システムへの応用例を示したものである。
システムへの応用例を示したものである。
【0154】X線チューブ6050で発生したX線60
60は患者あるいは被験者6061の胸部6062を透
過し、シンチレーターを上部に実装した光電変換装置6
040に入射する。この入射したX線には患者6061
の体内部の情報が含まれている。X線の入射に対応して
シンチレーターは発光し、これを光電変換して、電気的
情報を得る。この情報はディジタルに変換されイメージ
プロセッサ6070により画像処理され制御室のディス
プレイ6080で観察できる。
60は患者あるいは被験者6061の胸部6062を透
過し、シンチレーターを上部に実装した光電変換装置6
040に入射する。この入射したX線には患者6061
の体内部の情報が含まれている。X線の入射に対応して
シンチレーターは発光し、これを光電変換して、電気的
情報を得る。この情報はディジタルに変換されイメージ
プロセッサ6070により画像処理され制御室のディス
プレイ6080で観察できる。
【0155】また、この情報は電話回線6090等の伝
送手段により遠隔地へ転送でき、別の場所のドクタール
ームなどディスプレイ6081に表示もしくは光ディス
ク等の保存手段に保存することができ、遠隔地の医師が
診断することも可能である。またフィルムプロセッサ6
100によりフィルム6110に記録することもでき
る。
送手段により遠隔地へ転送でき、別の場所のドクタール
ームなどディスプレイ6081に表示もしくは光ディス
ク等の保存手段に保存することができ、遠隔地の医師が
診断することも可能である。またフィルムプロセッサ6
100によりフィルム6110に記録することもでき
る。
【0156】
【発明の効果】以上説明したように、本発明によれば、
高性能、高信頼性な主に放射線用の撮像装置を安価に提
供することができる。また高性能な周辺回路を搭載可能
であることから多くの付加機能を有する撮像装置を提供
することができる。
高性能、高信頼性な主に放射線用の撮像装置を安価に提
供することができる。また高性能な周辺回路を搭載可能
であることから多くの付加機能を有する撮像装置を提供
することができる。
【図1】本発明に用いる変換素子の一例を示す平面図及
び断面図である。
び断面図である。
【図2】NANDゲートを示す図である。
【図3】(a)は本発明の第1実施例の撮像装置の画素
部のレイアウト図、(b)は(a)のレイアウト図中の
B−B′線に沿った概略断面図、(c)は(a)のレイ
アウト図中のC−C′線に沿った概略断面図である。
部のレイアウト図、(b)は(a)のレイアウト図中の
B−B′線に沿った概略断面図、(c)は(a)のレイ
アウト図中のC−C′線に沿った概略断面図である。
【図4】本発明の第1実施例の撮像装置の一画素当たり
の等価回路図である。
の等価回路図である。
【図5】本発明の第1実施例の撮像装置の駆動のタイミ
ングチャートである。
ングチャートである。
【図6】本発明の第2実施例の撮像装置の画素部の、画
素駆動用トランジスタであるMOSFETの基板コンタ
クトを取った例を示す平面図である。
素駆動用トランジスタであるMOSFETの基板コンタ
クトを取った例を示す平面図である。
【図7】本発明の第3実施例の撮像装置の画素部のレイ
アウト図である。
アウト図である。
【図8】本発明の第3実施例の撮像装置の一画素当たり
の等価回路図である。
の等価回路図である。
【図9】本発明の第3実施例の撮像装置の駆動のタイミ
ングチャートである。
ングチャートである。
【図10】本発明の第4実施例の撮像装置の一画素当た
りの等価回路図である。
りの等価回路図である。
【図11】本発明の第5実施例の撮像装置の一画素当た
りの等価回路図である。
りの等価回路図である。
【図12】本発明の第6実施例の撮像装置の一画素当た
りの等価回路図である。
りの等価回路図である。
【図13】本発明の第6実施例の撮像装置の駆動のタイ
ミングチャートである。
ミングチャートである。
【図14】読出期間中にフローティングとなる垂直信号
線に対する駆動回路を示す回路図である。
線に対する駆動回路を示す回路図である。
【図15】本発明の第8実施例の撮像装置の一画素当た
りの等価回路図である。
りの等価回路図である。
【図16】本発明の第9実施例のNMOSFETとPM
OSFETのレイアウト図及び概略断面図である。
OSFETのレイアウト図及び概略断面図である。
【図17】本発明の第10実施例の撮像装置の一画素当
たりの等価回路図である。
たりの等価回路図である。
【図18】本発明の第10実施例の撮像装置の駆動のタ
イミングチャートである。
イミングチャートである。
【図19】本発明の第10実施例の撮像装置の垂直信号
線の駆動回路を示す回路図である。
線の駆動回路を示す回路図である。
【図20】本発明の第12実施例の撮像装置の画素部の
レイアウト図である。
レイアウト図である。
【図21】本発明の第12実施例の撮像装置の一画素当
たりの等価回路図である。
たりの等価回路図である。
【図22】本発明の第12実施例の撮像装置の駆動のタ
イミングチャートである。
イミングチャートである。
【図23】本発明の第12実施例の撮像装置の画素部の
一部断面図である。
一部断面図である。
【図24】本発明の第13実施例の撮像装置の一画素当
たりの等価回路図である。
たりの等価回路図である。
【図25】本発明の撮像装置のシステムブロック図であ
る。
る。
【図26】本発明の撮像装置による、蛍光体をオンチッ
プした撮像装置を示す断面図である。
プした撮像装置を示す断面図である。
【図27】従来のホトダイオードの課題を説明するため
の構成図である。
の構成図である。
【図28】本発明による撮像装置によるX線診断システ
ムへの応用例を示したものである。
ムへの応用例を示したものである。
【図29】半径r0の画素の上に厚さz0の円筒型の蛍光
体が載っている系を示す図である。
体が載っている系を示す図である。
【図30】k(=z0/r0)と画素に入射する量I0/
Iとの関係を示す図である。
Iとの関係を示す図である。
【図31】画素に入射する量I0/Iと、隣接画素に入
射し、空間解像度を劣化させるノイズ成分1/2−I0
/Iとの比をプロットした図である。
射し、空間解像度を劣化させるノイズ成分1/2−I0
/Iとの比をプロットした図である。
【図32】半導体と吸収係数との関係を示す図である。
【図33】シリコンの入射光と吸収係数との関係を示す
図である。
図である。
32 N型(100)単結晶シリコン層 34 NMOSFETのゲート膜 35 サファイア基板 36 P型拡散層 37 ホトダイオードの陰極 38 ホトダイオードの陽極 39 NMOSFET 40 水平走査線 41 垂直信号線 42 垂直電源線
フロントページの続き Fターム(参考) 2G088 EE01 EE27 FF02 GG19 GG20 GG21 JJ05 JJ33 JJ37 4M118 AA01 AA02 AA05 AB01 BA14 BA30 CA03 CA09 CB11 CB20 DB01 DD09 DD12 FA06 GA10 5C024 AA01 AA12 AA16 CA17 FA01 GA01 GA31 HA06 HA10
Claims (22)
- 【請求項1】 放射線又は光を電気信号に変換する変換
素子と該変換素子を駆動する駆動回路とを有する画素を
複数備えるとともに、 前記画素中の前記変換素子以外の各端子を固定電位設定
状態と浮遊状態とに切り換える手段を備え、 前記浮遊状態にある時間を、前記変換素子の変換時間の
所定値以下としたことを特徴とする撮像装置。 - 【請求項2】 請求項1に記載の撮像装置において、前
記画素は絶縁性面上の半導体層に形成されていることを
特徴とする撮像装置。 - 【請求項3】 請求項1又は請求項2に記載の撮像装置
において、前記変換素子と前記駆動回路とはそれぞれ、
素子分離された2つの半導体領域に設けられていること
を特徴とする撮像装置。 - 【請求項4】 請求項1〜3のいずれかの請求項に記載
の撮像装置において、前記変換素子の面積をaとし、前
記駆動回路の面積をbとしたとき、前記所定値は、 (1/1000)×(a/b) であることを特徴とする撮像装置。 - 【請求項5】 請求項2に記載の撮像装置において、前
記半導体層の活性層は単結晶シリコンであることを特徴
とする撮像装置。 - 【請求項6】 請求項2又は請求項5に記載の撮像装置
において、前記変換素子はダイオードであり、空乏層が
横方向に広がる構造であることを特徴とする撮像装置。 - 【請求項7】 請求項6に記載の撮像装置において、前
記ダイオードはストライプ構造であることを特徴とする
撮像装置。 - 【請求項8】 請求項2又は請求項5に記載の撮像装置
において、前記変換素子はトランジスタであることを特
徴とする撮像装置。 - 【請求項9】 請求項8に記載の撮像装置において、前
記トランジスタは画素リセット動作を行うトランジスタ
を兼ねていることを特徴とする撮像装置。 - 【請求項10】 請求項1〜9のいずれかの請求項に記
載の撮像装置において、前記駆動回路はCMOS回路で
あることを特徴とする撮像装置。 - 【請求項11】 請求項10に記載の撮像装置におい
て、前記CMOS回路の両チャネルMOSFETのスレ
ッショルド電圧の絶対値の和は、電源電圧よりも大きい
ことを特徴とする撮像装置。 - 【請求項12】 請求項1〜11のいずれかに記載の撮
像装置において、前記駆動回路は基板コンタクトを有す
る電界効果トランジスタで形成されていることを特徴と
する撮像装置。 - 【請求項13】 請求項1〜12のいずれかに記載の撮
像装置において、放射線が入射しない外部回路を有し、
前記画素から前記外部回路への信号の転送は、前記所定
値から求まる所定時間以下の時間で行われることを特徴
とする撮像装置。 - 【請求項14】 請求項1〜13のいずれかに記載の撮
像装置において、前記変換素子からの信号の転送を制御
する転送スイッチを有し、該転送スイッチの制御によ
り、前記画素からノイズと前記変換素子からの信号とを
読み出すことを特徴とする撮像装置。 - 【請求項15】 請求項1〜14のいずれかに記載の撮
像装置において、前記駆動回路に使用するMOSFET
のチャネル長は、レイアウトルールの最小寸法よりも大
きく設定されていることを特徴とする撮像装置。 - 【請求項16】 請求項1〜15のいずれかに記載の撮
像装置において、前記画素は対数圧縮用の非線型抵抗素
子を有することを特徴とする撮像装置。 - 【請求項17】 請求項16に記載の撮像装置におい
て、前記変換素子の感度あるいは前記変換時間の設定が
可変であることを特徴とする撮像装置。 - 【請求項18】 請求項1〜17のいずれかに記載の撮
像装置において、前記変換素子がオンチップ化されてい
ることを特徴とする撮像装置。 - 【請求項19】 請求項18に記載の撮像装置におい
て、前記変換素子は放射線を光に変換するシンチレータ
と該光を光電変換する光電変換素子からなることを特徴
とする撮像装置。 - 【請求項20】 請求項19に記載の撮像装置におい
て、前記シンチレータの厚さは前記画素の大きさの1/
2以下であることを特徴とする撮像装置。 - 【請求項21】 請求項19に記載の撮像装置におい
て、前記シンチレータの変換する光の波長は413nm
以下であることを特徴とする撮像装置。 - 【請求項22】 請求項1〜21のいずれかに記載の撮
像装置と、 前記撮像装置からの信号を処理する信号処理手段と、 前記信号処理手段からの信号を記録するための記録手段
と、 前記信号処理手段からの信号を表示するための表示手段
と、 前記信号処理手段からの信号を伝送するための伝送処理
手段と、 前記放射線を発生させるための放射線源とを具備するこ
とを特徴とする撮像システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28313199A JP2001111020A (ja) | 1999-10-04 | 1999-10-04 | 撮像装置および撮像システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28313199A JP2001111020A (ja) | 1999-10-04 | 1999-10-04 | 撮像装置および撮像システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001111020A true JP2001111020A (ja) | 2001-04-20 |
Family
ID=17661637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28313199A Pending JP2001111020A (ja) | 1999-10-04 | 1999-10-04 | 撮像装置および撮像システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001111020A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270807A (ja) * | 2001-03-08 | 2002-09-20 | Victor Co Of Japan Ltd | Cmosイメージセンサ |
JP2003075592A (ja) * | 2001-08-30 | 2003-03-12 | Canon Inc | シンチレータ、放射線検出装置及びシステム |
JP2009004682A (ja) * | 2007-06-25 | 2009-01-08 | Shimadzu Corp | 固体撮像素子 |
US7595474B2 (en) | 2007-03-05 | 2009-09-29 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, photoelectric conversion system, and method of driving the same |
JP2011139506A (ja) * | 2011-02-24 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2012049982A (ja) * | 2010-08-30 | 2012-03-08 | Canon Inc | 固体撮像装置及び撮像システム |
JP2012074864A (ja) * | 2010-09-28 | 2012-04-12 | Canon Inc | 放射線撮像装置及びその制御方法 |
US8525819B2 (en) | 2001-07-30 | 2013-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of a semiconductor device |
JP2014239499A (ja) * | 2014-07-30 | 2014-12-18 | キヤノン株式会社 | 放射線撮像装置及びその制御方法 |
JP2021027242A (ja) * | 2019-08-07 | 2021-02-22 | キヤノン株式会社 | 光電変換装置、放射線撮像システム、光電変換システム、移動体 |
-
1999
- 1999-10-04 JP JP28313199A patent/JP2001111020A/ja active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270807A (ja) * | 2001-03-08 | 2002-09-20 | Victor Co Of Japan Ltd | Cmosイメージセンサ |
US9196652B2 (en) | 2001-07-30 | 2015-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of a semiconductor device |
US8525819B2 (en) | 2001-07-30 | 2013-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of a semiconductor device |
US8773416B2 (en) | 2001-07-30 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of a semiconductor device |
JP4587432B2 (ja) * | 2001-08-30 | 2010-11-24 | キヤノン株式会社 | シンチレータパネル、放射線検出装置及びシステム |
JP2003075592A (ja) * | 2001-08-30 | 2003-03-12 | Canon Inc | シンチレータ、放射線検出装置及びシステム |
US7595474B2 (en) | 2007-03-05 | 2009-09-29 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, photoelectric conversion system, and method of driving the same |
JP2009004682A (ja) * | 2007-06-25 | 2009-01-08 | Shimadzu Corp | 固体撮像素子 |
JP2012049982A (ja) * | 2010-08-30 | 2012-03-08 | Canon Inc | 固体撮像装置及び撮像システム |
US8988572B2 (en) | 2010-09-28 | 2015-03-24 | Canon Kabushiki Kaisha | Radiation imaging apparatus including radiation detection unit having a plurality of photoelectric conversion units, and control method therefor |
JP2012074864A (ja) * | 2010-09-28 | 2012-04-12 | Canon Inc | 放射線撮像装置及びその制御方法 |
JP2011139506A (ja) * | 2011-02-24 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2014239499A (ja) * | 2014-07-30 | 2014-12-18 | キヤノン株式会社 | 放射線撮像装置及びその制御方法 |
JP2021027242A (ja) * | 2019-08-07 | 2021-02-22 | キヤノン株式会社 | 光電変換装置、放射線撮像システム、光電変換システム、移動体 |
US11784262B2 (en) | 2019-08-07 | 2023-10-10 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, radiation image capturing system, photoelectric conversion system, moving object |
JP7406887B2 (ja) | 2019-08-07 | 2023-12-28 | キヤノン株式会社 | 光電変換装置、放射線撮像システム、光電変換システム、移動体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7154099B2 (en) | Radiation image pick-up device and radiation image pick-up method | |
JP4307322B2 (ja) | 放射線撮像装置及び放射線撮像システム | |
JP3066944B2 (ja) | 光電変換装置、その駆動方法及びそれを有するシステム | |
JP3984814B2 (ja) | 撮像素子、その撮像素子を用いた放射線撮像装置及びそれを用いた放射線撮像システム | |
JP4724313B2 (ja) | 撮像装置、放射線撮像装置及びそれを用いた放射線撮像システム | |
JP4965931B2 (ja) | 放射線撮像装置、放射線撮像システム、その制御方法、及び制御プログラム | |
US7557355B2 (en) | Image pickup apparatus and radiation image pickup apparatus | |
US7109492B2 (en) | Radiographic apparatus | |
JP3636579B2 (ja) | 光電変換装置、光電変換装置の駆動方法及びその光電変換装置を有するシステム | |
JP3624165B2 (ja) | 電磁波検出装置 | |
JP2008004920A (ja) | 放射線撮像装置及び放射線撮像システム | |
US20090147118A1 (en) | Device and pixel architecture for high resolution digital imaging | |
US9954017B2 (en) | Radiation image-pickup device and radiation image-pickup display system | |
US20110006191A1 (en) | Image capture apparatus and radiation image capture system | |
US20140263952A1 (en) | High performance digital imaging system | |
JP2012159340A (ja) | 放射線撮像装置および放射線撮像表示システム | |
JP3740435B2 (ja) | 放射線撮像装置とその駆動方法、及び放射線撮像システム | |
JP2001111020A (ja) | 撮像装置および撮像システム | |
JP3703217B2 (ja) | X線検出装置 | |
JP2003168794A (ja) | 放射線検出素子、放射線撮像装置、放射線検出方法、及び放射線撮像方法 | |
JP2004265933A (ja) | 放射線検出装置 | |
JP2022122046A (ja) | 放射線撮像装置、該装置を備える放射線撮像システム及び構造物検査装置 | |
US20130075621A1 (en) | Radiation detection apparatus and detection system including same | |
JP2003240859A (ja) | 放射線検出素子、放射線撮像装置 | |
JP2002246577A (ja) | X線画像検出器 |