JP2001102938A - Error detecting method, error correcting method and error correcting device for received signal - Google Patents
Error detecting method, error correcting method and error correcting device for received signalInfo
- Publication number
- JP2001102938A JP2001102938A JP27868199A JP27868199A JP2001102938A JP 2001102938 A JP2001102938 A JP 2001102938A JP 27868199 A JP27868199 A JP 27868199A JP 27868199 A JP27868199 A JP 27868199A JP 2001102938 A JP2001102938 A JP 2001102938A
- Authority
- JP
- Japan
- Prior art keywords
- error
- bit
- detected
- occurred
- received signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、デジタル信号の伝送誤
りを検出する技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for detecting a digital signal transmission error.
【０００２】[0002]
【従来の技術】従来より、デジタル信号の伝送誤りを検
出する手法としては、入力信号に何らかの信号を付加し
たり掛け合わせたりして冗長情報を含ませて符号化した
ものを伝送し、復号するときは、前記冗長情報を利用し
て伝送誤りを検出したり、場合によっては誤り訂正する
ことが行われている。2. Description of the Related Art Conventionally, as a method for detecting a transmission error of a digital signal, a signal obtained by adding or multiplying an input signal with some kind of signal and including redundant information is transmitted and decoded. In some cases, transmission errors are detected using the redundant information, and error correction is performed in some cases.
【０００３】このような伝送誤りを検出するために、も
との入力信号に冗長ビットを付加する手法の一つにパリ
ティ検査法がある。これは、データの送信側において、
送信信号の“１”の個数が偶数個（又は奇数個）になる
ように、即ち、全ビットの和が偶数（又は奇数）になる
ように、送信信号の最後に、“０”又は“１”の何れか
の１ビット（パリティビット）を付加して符号化して送
信するものである。従って、受信側においては、受信信
号（パリティビットを含んだ信号）の“１”の個数が偶
数個（又は奇数個）、即ち、全ビットの和が偶数（又は
奇数）でなかったときには、伝送誤りが発生したことを
検出できるのである。ただし、このようなパリティ検査
法では、奇数ビット誤りは検出できるが、誤っているビ
ットが偶数箇所ある場合には検出できないとともに、誤
りの位置を検出できないので誤りの訂正もできない。In order to detect such a transmission error, a parity check method is one of the methods for adding redundant bits to an original input signal. This means that at the data sender,
At the end of the transmission signal, "0" or "1" is set so that the number of "1" s in the transmission signal is even (or odd), that is, the sum of all bits is even (or odd). Is added and encoded with any one bit (parity bit) and transmitted. Therefore, on the receiving side, when the number of “1” s of the received signal (signal including the parity bit) is even (or odd), that is, when the sum of all bits is not even (or odd), It is possible to detect that an error has occurred. However, such a parity check method can detect an odd-numbered bit error, but cannot detect an erroneous bit when there are even-numbered bits, and cannot correct the error because the error position cannot be detected.
【０００４】そこで、伝送誤りを検出するだけでなく、
誤り訂正も可能とするものとしては、巡回ハミング符号
化誤り訂正方式がある。この方式は、もとの入力信号を
多項式として表現し、送信側においては、この多項式に
特定の生成多項式を掛けることによって符号化する方式
である。なお、前記特定の生成多項式は、以下の条件を
満足するハミング符号を生成することのできる多項式で
ある。 １）２m −１−ｍ個の入力ビットを符号化すると２m −
1 個となる符号。 ２）最小ハミング距離が３である（１ビット誤りを訂正
できる）符号。 そして、受信側においては、受信信号を生成多項式で割
って、割り切れなかった場合には、誤りが発生したこと
を検出できるのである。ここで、巡回ハミング符号はハ
ミング距離が３であるので、３ビット以上の誤りは検出
できなくなるが、２ビット以下の誤りは検出でき、１ビ
ットの誤りは訂正することも可能である。[0004] Therefore, in addition to detecting transmission errors,
As a method that enables error correction, there is a cyclic Hamming coding error correction method. In this method, an original input signal is expressed as a polynomial, and on the transmitting side, encoding is performed by multiplying this polynomial by a specific generator polynomial. The specific generator polynomial is a polynomial capable of generating a Hamming code satisfying the following condition. 1) When 2 m −1 -m input bits are encoded, 2 m −
One sign. 2) A code having a minimum Hamming distance of 3 (a 1-bit error can be corrected). Then, on the receiving side, the received signal can be divided by the generator polynomial, and if it cannot be divided, it can be detected that an error has occurred. Here, since the cyclic Hamming code has a Hamming distance of 3, errors of 3 bits or more cannot be detected, but errors of 2 bits or less can be detected and 1-bit errors can be corrected.
【０００５】[0005]
【発明が解決しようとする課題】前述した巡回ハミング
符号化誤り訂正方式を採用することによって、２ビット
以下の誤りは検出でき、１ビットの誤りは訂正すること
も可能である。しかし、誤りを検出したときに、１ビッ
トの誤りであるのか、２ビットの誤りであるのかを知る
ことができなかった。そのため、パリティ検査だけでは
再送信要求等の処理が必要となり、巡回ハミング符号検
査だけでは１ビットの誤りか２ビットの誤りか判断でき
ないので訂正可能な１ビットの誤りであっても再送信要
求等の処理が必要となるので、受信信号の信頼性が低
く、伝送効率が下がるという問題があった。By employing the above-described cyclic Hamming coding error correction method, an error of 2 bits or less can be detected and a 1-bit error can be corrected. However, when an error was detected, it was not possible to know whether the error was a one-bit error or a two-bit error. Therefore, processing such as a retransmission request is required only with the parity check, and a cyclic Hamming code check alone cannot determine whether the error is a one-bit error or a two-bit error. Therefore, there is a problem that the reliability of the received signal is low and the transmission efficiency is reduced.
【０００６】そこで、本発明は、巡回ハミング符号化誤
り訂正方式を用いて誤りを検出したときに、１ビットの
誤りであるのか、２ビットの誤りであるのかを知ること
のできる手法を提供することを目的としてなされたもの
である。Accordingly, the present invention provides a method for detecting whether an error is a one-bit error or a two-bit error when an error is detected using the cyclic Hamming coding error correction method. It is done for the purpose of.
【０００７】[0007]
【課題を解決するための手段】本発明の請求項１の受信
信号の誤り検出方法は、送信側にて、送信すべき入力信
号を生成多項式を用いて巡回ハミング符号化した後にパ
リティ検査ビットを付加した送信信号を、受信側にて受
信して復号する際の誤り検出方法であって、受信信号を
パリティ検査して１ビットの誤りの有無を検査するパリ
ティ検査ステップと、パリティ検査ビットを除いた受信
信号を生成多項式で割って１ビットもしくは２ビットの
誤りの有無を検査する巡回ハミング符号検査ステップ
と、巡回ハミング符号検査ステップで誤りが検出されな
かった場合には誤りが発生しなかったと判断し、パリテ
ィ検査ステップでも巡回ハミング符号検査ステップでも
誤りが検出された場合には１ビットの誤りが発生したと
判断し、巡回ハミング符号検査ステップにおいてのみ誤
りが検出された場合には２ビットの誤りもしくは伝送異
常が発生したと判断する判断ステップと、を含んでいる
ものである。According to a first aspect of the present invention, there is provided a method for detecting an error in a received signal, comprising the steps of: performing a cyclic hamming encoding on an input signal to be transmitted by using a generator polynomial on a transmitting side; An error detection method for receiving and decoding an added transmission signal on a receiving side, wherein the parity check step for checking whether a 1-bit error exists by performing a parity check on the received signal, and excluding a parity check bit A cyclic hamming code checking step of checking the presence or absence of a 1-bit or 2-bit error by dividing the received signal by a generator polynomial, and determining that no error has occurred if no error is detected in the cyclic hamming code checking step However, if an error is detected in both the parity check step and the cyclic Hamming code check step, it is determined that a 1-bit error has occurred, and the cyclic Hamming code is determined. Only in the code check step are those containing a determining step of error or transmission error of 2 bits is determined to have occurred, the if an error is detected.
【０００８】本発明の請求項２の受信信号の誤り訂正方
法は、送信側にて、送信すべき入力信号を生成多項式を
用いて巡回ハミング符号化した後にパリティ検査ビット
を付加した送信信号を、受信側にて受信して復号する際
の誤り訂正方法であって、受信信号をパリティ検査して
１ビットの誤りの有無を検査するパリティ検査ステップ
と、パリティ検査ビットを除いた受信信号を生成多項式
で割って１ビットもしくは２ビットの誤りの有無を検査
する巡回ハミング符号検査ステップと、巡回ハミング符
号検査ステップで誤りが検出されなかった場合には誤り
が発生しなかったと判断し、パリティ検査ステップでも
巡回ハミング符号検査ステップでも誤りが検出された場
合には１ビットの誤りが発生したと判断し、巡回ハミン
グ符号検査ステップにおいてのみ誤りが検出された場合
には２ビットの誤りもしくは伝送異常が発生したと判断
する判断ステップと、判断ステップにおいて１ビットの
誤りが発生されたと判断されたときには誤りトラップ復
号法を用いて受信信号の誤りを訂正して出力する誤り符
号訂正出力ステップと、を含んでいるものである。According to a second aspect of the present invention, there is provided a method for correcting an error in a received signal, comprising the steps of: performing a cyclic hamming encoding on an input signal to be transmitted on a transmitting side by using a generator polynomial; An error correction method for receiving and decoding at a receiving side, comprising: a parity check step of checking a received signal for parity by checking whether or not there is a 1-bit error; And a cyclic hamming code checking step of checking for the presence or absence of a 1-bit or 2-bit error. If no error is detected in the cyclic hamming code checking step, it is determined that no error has occurred. If an error is also detected in the cyclic hamming code check step, it is determined that a 1-bit error has occurred, and the cyclic hamming code check step is performed. A determination step of determining that a two-bit error or transmission error has occurred if an error is detected only in step (1), and using an error trap decoding method to determine that a one-bit error has occurred in the determination step. And an error code correction output step of correcting and outputting a signal error.
【０００９】本発明の請求項３の受信信号の誤り訂正装
置は、送信側にて、送信すべき入力信号を生成多項式を
用いて巡回ハミング符号化した後にパリティ検査ビット
を付加した送信信号を、受信側にて受信して復号する際
の誤り訂正装置であって、受信信号をパリティ検査して
１ビットの誤りの有無を検査するパリティ検査手段と、
パリティ検査ビットを除いた受信信号を生成多項式で割
って１ビットもしくは２ビットの誤りの有無を検査する
巡回ハミング符号検査手段と、巡回ハミング符号検査手
段で誤りが検出されなかった場合には誤りが発生しなか
ったと判断し、パリティ検査手段でも巡回ハミング符号
検査手段でも誤りが検出された場合には１ビットの誤り
が発生したと判断し、巡回ハミング符号検査手段におい
てのみ誤りが検出された場合には２ビットの誤りもしく
は伝送異常が発生したと判断する判断手段と、判断手段
において１ビットの誤りが発生されたと判断されたとき
には誤りトラップ復号法を用いて受信信号の誤りを訂正
して出力する誤り符号訂正出力手段と、で構成した。According to a third aspect of the present invention, there is provided an error correction apparatus for a received signal, wherein a transmission signal to which an input signal to be transmitted is subjected to cyclic Hamming coding using a generator polynomial and then a parity check bit is added is provided. An error correction device for receiving and decoding at a receiving side, comprising: a parity check unit that performs a parity check on a received signal to check for a 1-bit error;
Cyclic Hamming code checking means for checking the presence or absence of a 1-bit or 2-bit error by dividing the received signal excluding the parity check bit by a generator polynomial, and if no error is detected by the cyclic Hamming code checking means, the error is detected. If it is determined that no error has occurred, and if an error is detected by either the parity check means or the cyclic Hamming code check means, it is determined that a 1-bit error has occurred. If an error is detected only by the cyclic Hamming code check means, Means for judging that a two-bit error or transmission error has occurred, and, when the judging means judges that a one-bit error has occurred, corrects the error of the received signal using an error trap decoding method and outputs it. Error code correction output means.
【００１０】[0010]
【発明の実施の形態】以下に、本発明の実施の形態を、
図１に示した符号化装置と、復号装置に基づいて詳細に
説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below.
This will be described in detail based on the encoding device and the decoding device shown in FIG.
【００１１】１０は送信側の符号化装置、２０は受信側
の復号装置である。前記符号化装置１０においては、伝
送すべき入力信号は巡回ハミング符号化部１１によって
巡回ハミング符号に符号化されて、さらに、パリティビ
ット付加部１２によってパリティビットが付加されて、
送信信号としてデータ伝送媒体へ出力される。前記復号
装置２０においては、前記データ伝送媒体を介して入力
された受信信号を、後述する処理によって誤り検出処理
と誤り訂正処理を行い、誤りが検出されない場合には復
号された信号が出力され、１ビットの誤りが検出された
場合には誤りトラップ復号法によって誤り訂正された信
号が復号されて出力され、２ビットの誤りが検出された
場合には異常信号が出力される。Reference numeral 10 denotes an encoding device on the transmitting side, and reference numeral 20 denotes a decoding device on the receiving side. In the encoding device 10, an input signal to be transmitted is encoded into a cyclic Hamming code by a cyclic Hamming encoding unit 11, and a parity bit is added by a parity bit adding unit 12,
It is output to a data transmission medium as a transmission signal. The decoding device 20 performs an error detection process and an error correction process on a received signal input via the data transmission medium by a process described below, and outputs a decoded signal when no error is detected, When a one-bit error is detected, a signal corrected by the error trap decoding method is decoded and output. When a two-bit error is detected, an abnormal signal is output.
【００１２】前記巡回ハミング符号化部１１において
は、入力信号の多項式表現Ａ（ｘ）に、生成多項式Ｇ
（ｘ）を掛けることによって、巡回ハミング符号Ｗ
（ｘ）を生成する。ここで、生成される巡回ハミング符
号Ｗ（ｘ）はガロア体（Galois Field）ＧＦ（２）上の
符号である。即ち、ＧＦ（２）上の演算とは２を法とす
る演算である。また、巡回ハミング符号Ｗ（ｘ）とは、
以下を満足する符号である。 １）２m −１−ｍ個の入力ビットを符号化すると２m −
１個となる符号。 ２）最小ハミング距離が３である（１ビット誤りを訂正
できる）符号。 ３）１ビット巡回置換すると別の符号の多項式となる符
号。 以下において、巡回ハミング符号の生成をｍ＝３の場
合、即ち、入力信号が４ビットで出力信号が７ビットと
なる場合を説明する。ｍ＝３の場合の生成多項式として
Ｇ（ｘ）＝ｘ3 ＋ｘ＋１がある。この生成多項式を用い
ると、“0000”から“1111”までの入力信号の場合は以
下の表１のようになる。In the cyclic Hamming encoder 11, the polynomial expression A (x) of the input signal is replaced by the generator polynomial G
(X), the cyclic hamming code W
(X) is generated. Here, the generated cyclic Hamming code W (x) is a code on the Galois Field (Galois Field) GF (2). That is, the operation on GF (2) is an operation modulo 2. The cyclic Hamming code W (x) is
The code satisfies the following. 1) When 2 m −1 -m input bits are encoded, 2 m −
One sign. 2) A code having a minimum Hamming distance of 3 (a 1-bit error can be corrected). 3) A code that becomes a polynomial of another code when 1-bit cyclic permutation is performed. Hereinafter, the case where the generation of the cyclic Hamming code is m = 3, that is, the case where the input signal is 4 bits and the output signal is 7 bits will be described. G (x) = x 3 + x + 1 is a generator polynomial when m = 3. When this generator polynomial is used, the input signals from “0000” to “1111” are as shown in Table 1 below.
【００１３】[0013]
【表１】 [Table 1]
【００１４】このようにして、入力信号の多項式表現Ａ
（ｘ）に生成多項式Ｇ（ｘ）を掛けた多項式Ｗ（ｘ）を
ＧＦ（２）上の符号系列に変換することによって送信信
号を得ることができる。なお、上述したＷ（ｘ）＝Ａ
（ｘ）×Ｇ（ｘ）という演算では巡回ハミング符号が生
成できるが、組織符号とならない。なお、組織符号と
は、ビット数がｎビットの符号において、前からｋビッ
トまでが情報ビットで、その後のｎ−ｋビットが検査ビ
ットとなる符号である。そこで、 Ａ（ｘ）ｘn-k ＝Ｑ（ｘ）Ｇ（ｘ）＋Ｒ（ｘ） を満足するＲ（ｘ）＝ｒn-k-1 ｘn-k-1 ＋・・・・・ ＋ｒ1
ｘ＋ｒ0 を求める。即ち、上式から Ｑ（ｘ）Ｇ（ｘ）＝Ｗ（ｘ）＝Ａ（ｘ）ｘn-k −Ｒ
（ｘ） ここで、Ｗ（ｘ）は、生成多項式Ｇ（ｘ）で割り切れる
ので巡回符号となる。そして、前記Ｗ（ｘ）は次式で表
される。 Ｗ（ｘ）＝ａk ｘn ＋・・・・＋ａ0 ｘn-k −ｒn-k-1 ｘ
n-k-1 −・・・・・ −ｒ1 ｘ−ｒ0 従って、符号化後の符号系列は以下のようになる。（ａ
k ，・・・・，ａ0 ，−ｒn-k-1 ，・・・・，−ｒ1 ，−ｒ0 ） そしてここでは、ＧＦ（２）上の符号であるので、ａx
及びｒx は、“０”もしくは“１”の何れかであり、−
ｒx ＝ｒx である。Thus, the polynomial expression A of the input signal
A transmission signal can be obtained by converting a polynomial W (x) obtained by multiplying (x) by a generator polynomial G (x) into a code sequence on GF (2). Note that the above-mentioned W (x) = A
In the operation of (x) × G (x), a cyclic Hamming code can be generated, but is not a systematic code. The systematic code is a code in which the number of bits from the previous to k bits is an information bit and the subsequent nk bits are check bits in a code having n bits. Then, R (x) = r nk-1 x nk-1 +... + R 1 that satisfies A (x) x nk = Q (x) G (x) + R (x)
Find x + r 0 . That is, from the above equation, Q (x) G (x) = W (x) = A (x) xnk- R
(X) Here, W (x) is a cyclic code because it is divisible by the generator polynomial G (x). W (x) is expressed by the following equation. W (x) = a k x n + ···· + a 0 x nk -r nk-1 x
nk-1 - ····· -r 1 x -r 0 Thus, code sequences after encoding is as follows. (A
k ,..., a 0 , −r nk−1 ,..., −r 1 , −r 0 ) and here, since it is a code on GF (2), a x
And r x are either “0” or “1”, and −
r x = r x .
【００１５】また、前記表１における各巡回ハミング符
号においては、最小のハミング距離は３である。従っ
て、巡回ハミング符号の性質から、３ビット未満（２ビ
ットまで）の誤り検出、若しくは、１ビットの誤り訂正
が可能である。In each of the cyclic Hamming codes in Table 1, the minimum Hamming distance is 3. Therefore, due to the nature of the cyclic Hamming code, error detection of less than 3 bits (up to 2 bits) or 1-bit error correction is possible.
【００１６】上述したように、巡回ハミング符号だけで
は、誤りを検出した場合に、１ビットの誤りか２ビット
の誤りか区別できない。そこで、パリティ検査部２１に
よって１ビットの誤りを検出するのである。As described above, it is not possible to distinguish between a 1-bit error and a 2-bit error when an error is detected using only the cyclic Hamming code. Therefore, a 1-bit error is detected by the parity check unit 21.
【００１７】図１において、復号装置２０は、受信信号
のパリティ検査を行って誤り検出の有無を出力するパリ
ティ検査部２１と、受信信号からパリティビットを除去
するパリティビット除去部２２と、パリティビットが除
去された信号を生成多項式で割り切れるか否かを検査し
て誤り検出の有無を出力する巡回ハミング符号検査部２
３と、パリティ検査部２１でも巡回ハミング符号検査部
２３でも誤りが検出されなかった場合には誤りが発生し
なかったと判断して訂正不要信号を出力し、パリティ検
査部２１でも巡回ハミング符号検査部２３でも誤りが検
出された場合には１ビットの誤りが発生したと判断して
訂正指示信号を出力し、巡回ハミング符号検査部２３に
おいてのみ誤りが検出された場合には２ビットの誤りも
しくは伝送異常が発生したと判断するして異常信号を出
力する判断部２４と、訂正不要信号が入力されたときに
は巡回ハミング符号を誤り訂正せずに複合して出力し、
訂正指示信号が入力されたときには巡回ハミング符号を
後述する誤りトラップ復号法によって誤り訂正処理をし
て復号して出力する誤り訂正・復号部２５とを備えてい
る。なお、請求項３における誤り訂正装置は前記復号装
置２０に対応し、パリティ検査手段は前記パリティ検査
部２１に対応し、巡回ハミング符号検査手段は前記巡回
ハミング符号検査部２３に対応し、判断手段は前記判断
部２４に対応し、誤り符号訂正出力手段は前記誤り訂正
・復号部２５に対応している。In FIG. 1, a decoding device 20 performs a parity check on a received signal and outputs the presence or absence of error detection, a parity bit remover 22 for removing parity bits from the received signal, Cyclic hamming code checker 2 for checking whether or not the signal from which the signal has been removed is divisible by a generator polynomial and outputting the presence or absence of error detection
3, when no error is detected in either the parity check unit 21 or the cyclic Hamming code check unit 23, it is determined that no error has occurred, and a correction unnecessary signal is output. 23, if an error is detected, it is determined that a 1-bit error has occurred, and a correction instruction signal is output. If only an error is detected in the cyclic hamming code check unit 23, a 2-bit error or transmission error is detected. A determination unit 24 that determines that an abnormality has occurred and outputs an abnormal signal; and when a correction-unnecessary signal is input, the cyclic hamming code is output without error correction in combination,
An error correction / decoding unit 25 is provided which, when a correction instruction signal is input, performs an error correction process on the cyclic Hamming code by an error trap decoding method described later, decodes the output, and outputs the result. The error correction device according to claim 3 corresponds to the decoding device 20, the parity check unit corresponds to the parity check unit 21, the cyclic Hamming code check unit corresponds to the cyclic Hamming code check unit 23, Corresponds to the determination unit 24, and the error code correction output unit corresponds to the error correction / decoding unit 25.
【００１８】図１で示した機能を、ソフトウェアで実現
する場合のフローチャートで示すと図２のようになる。
図２において、Ｓ１は、受信信号をパリティ検査して１
ビットの誤りの有無を検査するパリティ検査ステップで
ある。Ｓ２は、受信信号からパリティ検査ビットを除い
て生成多項式で割って１ビットもしくは２ビットの誤り
の有無を検査する巡回ハミング符号検査ステップであ
る。Ｓ３は、パリティ検査ステップＳ１でも巡回ハミン
グ符号検査ステップＳ２でも誤りが検出されなかった場
合には誤りが発生しなかったと判断し、パリティ検査ス
テップＳ１でも巡回ハミング符号検査ステップＳ２でも
誤りが検出された場合には１ビットの誤りが発生したと
判断し、巡回ハミング符号検査ステップＳ２においての
み誤りが検出された場合には２ビットの誤りもしくは伝
送異常が発生したと判断する判断ステップである。FIG. 2 is a flowchart when the functions shown in FIG. 1 are realized by software.
In FIG. 2, S1 is a parity check of the received signal, and 1
This is a parity check step for checking the presence or absence of a bit error. S2 is a cyclic Hamming code check step for checking whether a 1-bit or 2-bit error exists by removing the parity check bit from the received signal and dividing by a generator polynomial. In S3, when no error is detected in either the parity check step S1 or the cyclic Hamming code check step S2, it is determined that no error has occurred, and the error is detected in both the parity check step S1 and the cyclic Hamming code check step S2. In this case, it is determined that a 1-bit error has occurred, and when an error is detected only in the cyclic hamming code checking step S2, it is a determination step of determining that a 2-bit error or a transmission error has occurred.
【００１９】Ｓ４は、判断ステップＳ３において、パリ
ティ検査ビットを除いた信号に１ビットの誤りが発生さ
れたと判断されたときには、誤りトラップ復号法を用い
て、信号の誤りを訂正するとともに復号して復号信号と
して出力する誤り符号訂正出力ステップである。Ｓ５
は、判断ステップＳ３において誤りが発生しなかったと
判断された場合には、誤り訂正処理を行わずに復号して
復号信号として出力する復号出力ステップである。Ｓ６
は、判断ステップＳ３において、パリティ検査ビットを
除いた信号に２ビットの誤りもしくは伝送異常が発生し
たと判断された場合には、異常信号を出力する異常信号
出力ステップである。In step S4, when it is determined in the determining step S3 that a 1-bit error has occurred in the signal excluding the parity check bit, the error of the signal is corrected and decoded using the error trap decoding method. This is an error code correction output step of outputting as a decoded signal. S5
Is a decoding output step in which, when it is determined in step S3 that no error has occurred, decoding is performed without performing error correction processing and output as a decoded signal. S6
Is an abnormal signal output step of outputting an abnormal signal when it is determined in the determination step S3 that a 2-bit error or transmission error has occurred in the signal excluding the parity check bit.
【００２０】次に、誤りトラップ復号法を説明する。送
信信号をＷ（ｘ）、誤り系列をＥ（ｘ）＝ｘi 、受信系
列をＹ（ｘ）とすると、 Ｙ（ｘ）＝Ｗ（ｘ）＋Ｅ（ｘ）＝Ｗ（ｘ）＋ｘi と表せる。そして、シンドロームＳ（ｘ）は以下のよう
になる。 Ｓ（ｘ）＝［Ｙ（ｘ）］mod Ｇ（ｘ）＝［ｘ1 ］mod Ｇ
（ｘ） そこで、ｉ＜deg Ｇ（ｘ）＝ｍの場合、 Ｓ（ｘ）＝ｘ1 となり、この場合の誤りの位置はｘであることがわか
る。実際には、受信系列Ｙ（ｘ）の巡回置換 Ｙ' （ｘ）＝［ｘＹ（ｘ）］mod （ｘn −１） を生成多項式Ｇ（ｘ）で割ると、 Ｓ' （ｘ）＝｛［ｘＹ（ｘ）］mod （ｘn −１）｝mod Ｇ（ｘ） ＝［ｘＹ（ｘ）］mod Ｇ（ｘ） となる。一例として、（７，４）巡回ハミング符号の場
合の受信信号から誤りの位置を示す単項式を生成する回
路を、生成多項式Ｇ（ｘ）での割り算回路と、多項式検
出のための論理回路で構成したブロック図の例を図３に
示す。Next, the error trap decoding method will be described. The transmission signal W (x), when the error sequence E (x) = x i, the received sequence and Y (x), and Y (x) = W (x ) + E (x) = W (x) + x i Can be expressed. And the syndrome S (x) is as follows. S (x) = [Y (x)] mod G (x) = [x 1 ] mod G
(X) Therefore, in the case of i <deg G (x) = m, it is seen that S (x) = x 1, and the position of the error in this case is x. Actually, when cyclic permutation Y ′ (x) = [xY (x)] mod (x n −1) of received sequence Y (x) is divided by generator polynomial G (x), S ′ (x) = ｛ [XY (x)] mod ( xn- 1)｝ mod G (x) = [xY (x)] mod G (x). As an example, a circuit that generates a monomial indicating an error position from a received signal in the case of a (7, 4) cyclic Hamming code is configured by a division circuit using a generator polynomial G (x) and a logic circuit for detecting a polynomial. An example of the block diagram is shown in FIG.
【００２１】以下に、パリティ検査部２１で１ビット誤
りが検出された場合と検出されない場合とに分けて説明
する。Ｗ（ｘ）は受信信号からパリティビットを除いた
ビット列の多項式表現であり、Ｇ（ｘ）は生成多項式で
ある。誤りのビット数が０から５までの場合に、巡回ハ
ミング符号検査部２３での誤り検出の有無と、パリティ
検査部２１での誤り検出の有無を以下において説明す
る。まず、パリティビット自体は誤っていない場合は表
２の通りであり、パリティビット自体が誤っている場合
は表３の通りである。Hereinafter, the case where the 1-bit error is detected by the parity check unit 21 and the case where it is not detected will be described separately. W (x) is a polynomial expression of a bit sequence obtained by removing parity bits from the received signal, and G (x) is a generator polynomial. In the case where the number of error bits is from 0 to 5, the presence or absence of error detection in the cyclic hamming code check unit 23 and the presence or absence of error detection in the parity check unit 21 will be described below. First, when the parity bit itself is not erroneous, it is as shown in Table 2, and when the parity bit itself is erroneous, it is as shown in Table 3.
【００２２】[0022]
【表２】 [Table 2]
【００２３】[0023]
【表３】 〇：誤りが検出される ×：誤りが検出されない[Table 3] 〇: Error detected ×: Error not detected
【００２４】表３において、Ｗ（ｘ）の誤りの数は、全
ビットの誤りの数からパリティビットの誤りの数１を引
いたものである。従って、パリティビットにおける１ビ
ットの誤りは、Ｗ（ｘ）には含まれないので、Ｗ（ｘ）
には誤りが全く含まれず、巡回ハミング符号検査部２３
においては検出されない。しかし、全ビットを検査対象
とするパリティ検査部２１では検出される。また、誤り
のビット数が２又は３の場合には、巡回ハミング符号検
査部２３においてはパリティビットが除かれているの
で、誤りの数は１又は２となり、巡回ハミング符号の性
質から検出される。全ビットを検査対象とするパリティ
検査部２１では誤りのビット数が２の場合には検出され
ず、３の場合は検出される。In Table 3, the number of W (x) errors is obtained by subtracting the number of parity bit errors 1 from the number of all bit errors. Therefore, one bit error in the parity bit is not included in W (x), and thus W (x)
Contains no error, and the cyclic Hamming code checking unit 23
Is not detected. However, it is detected by the parity checker 21 which checks all bits. When the number of error bits is 2 or 3, since the parity bit is removed in the cyclic hamming code checking unit 23, the number of errors is 1 or 2, and the error is detected from the property of the cyclic hamming code. . In the parity check unit 21 which checks all bits, the error is not detected when the number of error bits is 2, but is detected when it is 3.
【００２５】従って、表２、表３に基づいて、図１にお
ける判断部２４もしくは図２のフローチャートにおける
判断ステップＳ３においては以下のように判断する。即
ち、パリティ検査でも巡回ハミング符号検査でも誤りが
検出されなかった場合には誤りが発生しなかったと判断
し、パリティ検査でも巡回ハミング符号検査でも誤りが
検出された場合には１ビットの誤りが発生したと判断
し、巡回ハミング符号検査においてのみ誤りが検出され
た場合には、パリティ検査で検出できない２ビットの誤
りもしくは伝送異常が発生したと判断するのである。そ
して、図１における判断部２４，誤り訂正・復号部２５
もしくは図２のフローチャートにおけるステップＳ４、
Ｓ５，Ｓ６においては以下のように処理する。即ち、誤
りが発生しなかったと判断された場合には、受信信号か
らパリティビットを除いたビットについて復号し、１ビ
ットの誤りが発生したと判断された場合には誤り訂正と
復号を行い、２ビットの誤りもしくは伝送異常が発生し
たと判断された場合には再送信を要求する等の処理を行
い、復号はしない。なお、３ビット以上の誤りが含まれ
る場合に関しては除外する。Therefore, based on Tables 2 and 3, in the determination unit 24 in FIG. 1 or in the determination step S3 in the flowchart in FIG. 2, the following determination is made. That is, if no error is detected in either the parity check or the cyclic Hamming code check, it is determined that no error has occurred. If an error is detected in both the parity check and the cyclic Hamming code check, a 1-bit error occurs. If an error is detected only in the cyclic Hamming code check, it is determined that a 2-bit error or a transmission error that cannot be detected in the parity check has occurred. Then, the determination unit 24, the error correction / decoding unit 25 in FIG.
Alternatively, step S4 in the flowchart of FIG.
In S5 and S6, processing is performed as follows. That is, when it is determined that no error has occurred, decoding is performed on the bits excluding the parity bit from the received signal, and when it is determined that an error of one bit has occurred, error correction and decoding are performed. If it is determined that a bit error or transmission error has occurred, processing such as requesting retransmission is performed, and decoding is not performed. The case where an error of 3 bits or more is included is excluded.
【００２６】このようにして、パリティ検査と巡回ハミ
ング符号検査とを有機的に組みあわせることによって、
パリティ検査では検出不可能であった２ビットまでの誤
りは確実に検出でき、誤りがパリティビットにあっても
それ以外のビットにあっても、１ビット以下の誤りは確
実に復号できるので、復号処理の信頼性を向上させるこ
とが可能となる。なお、誤りがパリティビットにあった
場合は、情報信号に無関係の部分であるので、訂正を行
わずにパリティビットの切り捨て処理を行えばよい。ま
た、２ビットの誤りを検出したときにのみ、再送信要求
等の処理を行えばよいので、データ伝送の実質的な効率
を向上させることができるのである。In this manner, by combining the parity check and the cyclic Hamming code check organically,
Errors of up to 2 bits, which cannot be detected by the parity check, can be reliably detected, and errors of 1 bit or less can be reliably decoded regardless of whether the errors are in the parity bits or other bits. It is possible to improve the reliability of the processing. If the error is in the parity bit, it is a part unrelated to the information signal, and therefore, the parity bit may be truncated without correction. Further, only when a two-bit error is detected, the processing such as a retransmission request may be performed, so that the substantial efficiency of data transmission can be improved.
【００２７】[0027]
【発明の効果】本発明の請求項１の受信信号の誤り検出
方法によれば、パリティ検査と巡回ハミング符号検査と
を有機的に組みあわせることによって、１ビットの誤り
と２ビットの誤りとを区別して検出できるので、受信信
号の信頼性を向上させることができる。請求項２の受信
信号の誤り訂正方法によれば、１ビットの誤りが発生さ
れたと判断されたときには訂正して復号できるので受信
信号の信頼性を向上させることができる。そして、２ビ
ットの誤りが発生したと判断されたときにのみ、再送信
要求等の処理を行えばよいので、データ伝送の実質的な
効率を向上させることができる。請求項３の誤り訂正装
置によれば、同様にして、受信信号の信頼性と、データ
伝送の実質的な効率を向上させることができる。According to the method for detecting an error in a received signal according to the first aspect of the present invention, a 1-bit error and a 2-bit error can be determined by organically combining a parity check and a cyclic Hamming code check. Since the signals can be detected separately, the reliability of the received signal can be improved. According to the received signal error correction method, when it is determined that an error of one bit has occurred, the error can be corrected and decoded, so that the reliability of the received signal can be improved. Then, only when it is determined that a two-bit error has occurred, processing such as a retransmission request may be performed, so that the efficiency of data transmission can be substantially improved. According to the error correction device of the third aspect, similarly, the reliability of the received signal and the substantial efficiency of the data transmission can be improved.
【図１】本発明の実施の形態を説明する符号化装置と復
号装置のブロック図である。FIG. 1 is a block diagram of an encoding device and a decoding device for describing an embodiment of the present invention.
【図２】本発明の誤り訂正方法を実現したフローチャー
トである。FIG. 2 is a flowchart that realizes the error correction method of the present invention.
【図３】巡回ハミング符号検査処理の要部のブロック図
である。FIG. 3 is a block diagram of a main part of a cyclic Hamming code inspection process.
１０ 符号化装置 １１ 巡回ハミング符号化部 １２ パリティビット付加部 ２０ 復号装置 ２１ パリティ検査部 ２２ パリティビット除去部 ２３ 巡回ハミング符号検査部 ２４ 判断部 ２５ 誤り訂正・復号部 REFERENCE SIGNS LIST 10 Encoding device 11 Cyclic Hamming encoding unit 12 Parity bit adding unit 20 Decoding device 21 Parity checking unit 22 Parity bit removing unit 23 Cyclic Hamming code checking unit 24 Judgment unit 25 Error correction / decoding unit
Claims (3)
項式を用いて巡回ハミング符号化した後にパリティ検査
ビットを付加した送信信号を、受信側にて受信して復号
する際の誤り検出方法であって、受信信号をパリティ検
査して１ビットの誤りの有無を検査するパリティ検査ス
テップと、パリティ検査ビットを除いた受信信号を生成
多項式で割って１ビットもしくは２ビットの誤りの有無
を検査する巡回ハミング符号検査ステップと、巡回ハミ
ング符号検査ステップで誤りが検出されなかった場合に
は誤りが発生しなかったと判断し、パリティ検査ステッ
プでも巡回ハミング符号検査ステップでも誤りが検出さ
れた場合には１ビットの誤りが発生したと判断し、巡回
ハミング符号検査ステップにおいてのみ誤りが検出され
た場合には２ビットの誤りもしくは伝送異常が発生した
と判断する判断ステップと、からなる受信信号の誤り検
出方法。An error detection when a receiving side receives and decodes a transmission signal to which a parity check bit is added after an input signal to be transmitted is cyclically hammed using a generator polynomial at a transmission side. A parity check step of checking whether a 1-bit error exists by parity-checking the received signal, and dividing the received signal excluding the parity check bit by a generator polynomial to determine whether a 1-bit or 2-bit error exists. When no error is detected in the cyclic hamming code checking step to be checked and the cyclic hamming code checking step, it is determined that no error has occurred. Determines that a 1-bit error has occurred, and if an error is detected only in the cyclic hamming code checking step, 2 bits Decision step and an error detection method of the received signal consisting of an error or transmission error of is judged to have occurred.
項式を用いて巡回ハミング符号化した後にパリティ検査
ビットを付加した送信信号を、受信側にて受信して復号
する際の誤り訂正方法であって、受信信号をパリティ検
査して１ビットの誤りの有無を検査するパリティ検査ス
テップと、パリティ検査ビットを除いた受信信号を生成
多項式で割って１ビットもしくは２ビットの誤りの有無
を検査する巡回ハミング符号検査ステップと、巡回ハミ
ング符号検査ステップで誤りが検出されなかった場合に
は誤りが発生しなかったと判断し、パリティ検査ステッ
プでも巡回ハミング符号検査ステップでも誤りが検出さ
れた場合には１ビットの誤りが発生したと判断し、巡回
ハミング符号検査ステップにおいてのみ誤りが検出され
た場合には２ビットの誤りもしくは伝送異常が発生した
と判断する判断ステップと、判断ステップにおいて１ビ
ットの誤りが発生されたと判断されたときには誤りトラ
ップ復号法を用いて受信信号の誤りを訂正して出力する
誤り符号訂正出力ステップと、からなる受信信号の誤り
訂正方法。2. An error correction method for receiving and decoding a transmission signal to which a parity check bit is added after an input signal to be transmitted is cyclically hamming-encoded by using a generator polynomial on a transmission side. A parity check step of checking whether a 1-bit error exists by parity-checking the received signal, and dividing the received signal excluding the parity check bit by a generator polynomial to determine whether a 1-bit or 2-bit error exists. When no error is detected in the cyclic hamming code checking step to be checked and the cyclic hamming code checking step, it is determined that no error has occurred. Determines that a 1-bit error has occurred, and if an error is detected only in the cyclic hamming code checking step, 2 bits A determining step of determining that an error or a transmission error has occurred, and an error code correction for correcting and outputting a received signal error using an error trap decoding method when it is determined in the determining step that a 1-bit error has occurred. An error correction method for a received signal, comprising: an output step.
項式を用いて巡回ハミング符号化した後にパリティ検査
ビットを付加した送信信号を、受信側にて受信して復号
する際の誤り訂正装置であって、受信信号をパリティ検
査して１ビットの誤りの有無を検査するパリティ検査手
段と、パリティ検査ビットを除いた受信信号を生成多項
式で割って１ビットもしくは２ビットの誤りの有無を検
査する巡回ハミング符号検査手段と、巡回ハミング符号
検査手段で誤りが検出されなかった場合には誤りが発生
しなかったと判断し、パリティ検査手段でも巡回ハミン
グ符号検査手段でも誤りが検出された場合には１ビット
の誤りが発生したと判断し、巡回ハミング符号検査手段
においてのみ誤りが検出された場合には２ビットの誤り
もしくは伝送異常が発生したと判断する判断手段と、判
断手段において１ビットの誤りが発生されたと判断され
たときには誤りトラップ復号法を用いて受信信号の誤り
を訂正して出力する誤り符号訂正出力手段と、からなる
受信信号の誤り訂正装置。3. An error correction in receiving and decoding a transmission signal to which a parity check bit is added after an input signal to be transmitted is cyclically hamming-encoded using a generator polynomial at a transmission side. A parity check means for checking whether a 1-bit error exists by parity-checking the received signal, and dividing the received signal excluding the parity-check bit by a generator polynomial to determine whether a 1-bit or 2-bit error exists. If no error is detected by the cyclic hamming code checking means to be checked and the cyclic hamming code checking means, no error is determined, and if an error is detected by either the parity checking means or the cyclic hamming code checking means, Determines that a 1-bit error has occurred, and if an error is detected only in the cyclic hamming code checking means, a 2-bit error or transmission error is detected. A determination means for determining that a one-bit error has occurred; and an error code correction output means for correcting and outputting an error in the received signal using an error trap decoding method when the determination means determines that a one-bit error has occurred. Error correction device for received signals.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27868199A JP2001102938A (en) | 1999-09-30 | 1999-09-30 | Error detecting method, error correcting method and error correcting device for received signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27868199A JP2001102938A (en) | 1999-09-30 | 1999-09-30 | Error detecting method, error correcting method and error correcting device for received signal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001102938A true JP2001102938A (en) | 2001-04-13 |
Family
ID=17600698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27868199A Pending JP2001102938A (en) | 1999-09-30 | 1999-09-30 | Error detecting method, error correcting method and error correcting device for received signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001102938A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011052987A (en) * | 2009-08-31 | 2011-03-17 | Casio Computer Co Ltd | Positioning data receiver, error correction device, and program |
| JP4861509B1 (en) * | 2010-10-29 | 2012-01-25 | 株式会社東芝 | Encoding / decoding device, data storage device, and method |
| US9634799B2 (en) | 2014-12-26 | 2017-04-25 | Fuji Xerox Co., Ltd. | Decoding device, information transmission system, and non-transitory computer readable medium |
-
1999
- 1999-09-30 JP JP27868199A patent/JP2001102938A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011052987A (en) * | 2009-08-31 | 2011-03-17 | Casio Computer Co Ltd | Positioning data receiver, error correction device, and program |
| JP4861509B1 (en) * | 2010-10-29 | 2012-01-25 | 株式会社東芝 | Encoding / decoding device, data storage device, and method |
| US8429508B2 (en) | 2010-10-29 | 2013-04-23 | Kabushiki Kaisha Toshiba | Data storage apparatus with encoder and decoder |
| US9634799B2 (en) | 2014-12-26 | 2017-04-25 | Fuji Xerox Co., Ltd. | Decoding device, information transmission system, and non-transitory computer readable medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5226519B2 (en) | Method and apparatus for error management | |
| US11201695B2 (en) | Forward error correction with compression coding | |
| US7137057B2 (en) | Method and apparatus for performing error correction code (ECC) conversion | |
| CN1146116C (en) | Shortened fire code error-trapping decoding method and apparatus | |
| US6981200B2 (en) | Interconnect system with error correction | |
| US8910009B1 (en) | Method and apparatus for enhancing error detection in data transmission | |
| WO2011000176A1 (en) | Coding and decoding method and codec of error correction code | |
| US5938773A (en) | Sideband signaling with parity bit schemes | |
| US5878061A (en) | Providing serial data clock signal transitions with parity bits | |
| JP2001102938A (en) | Error detecting method, error correcting method and error correcting device for received signal | |
| JP2007288721A (en) | Communication apparatus and error detecting method | |
| Garg et al. | An introduction to various error detection and correction schemes used in communication | |
| US20050034052A1 (en) | In-line wire error correction | |
| Anantha et al. | ARQ protocols and unidirectional codes | |
| JP4708291B2 (en) | Communications system | |
| JP2002208913A (en) | Reliability setting system for error-correction decoded information | |
| Kim | FPGA implementation of overhead reduction algorithm for interspersed redundancy bits using EEDC | |
| EP1204232A1 (en) | Detection of uncorrectable data blocks in coded communications systems | |
| JPH0964849A (en) | Error correction device | |
| Krishna et al. | Manifold Error Recognition and Modification | |
| CN115037414A (en) | Error correction decoding method, device and terminal based on CRC | |
| CN116866451A (en) | Multi-stage correction-based sampling data transmission method | |
| JP2003298426A (en) | Error correcting apparatus and method | |
| JPH0762829B2 (en) | Error correction device | |
| JPH07326974A (en) | Bch code decoder correcting double error and detecting multiple error |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |