JP2001101244A - Method for creating model parameter of bipolar transistor - Google Patents
Method for creating model parameter of bipolar transistorInfo
- Publication number
- JP2001101244A JP2001101244A JP27370499A JP27370499A JP2001101244A JP 2001101244 A JP2001101244 A JP 2001101244A JP 27370499 A JP27370499 A JP 27370499A JP 27370499 A JP27370499 A JP 27370499A JP 2001101244 A JP2001101244 A JP 2001101244A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- emitter
- electrode
- parameter
- model parameters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体デバイス設
計に用いられる回路シュミレーションにおけるバイポー
ラトランジスタのモデルパラメータの作成方法に関す
る。[0001] 1. Field of the Invention [0002] The present invention relates to a method of creating model parameters of a bipolar transistor in a circuit simulation used for designing a semiconductor device.
【０００２】[0002]
【従来の技術】図８は、デバイス設計に用いられるシミ
ュレータの概念図である。図８を参照すると、このシミ
ュレータでは、回路接続情報（ネットリスト）１００、
実行条件１０１および素子特性に関するモデルパラメー
タ１０２のそれぞれの情報を有する入力データ１０３が
シミュレーション実行部１０４に入力されてシミュレー
ションが行われる。このシミュレーションによって得ら
れた過渡解析結果１０５、ＤＣ解析結果１０６、ＡＣ解
析結果１０７、フーリエ解析結果１０８、２ポート解析
結果１０９はそれぞれ演算処理部１１０に入力されてグ
ラフ作成など処理が施され、その処理結果が結果表示部
１１１に表示される。2. Description of the Related Art FIG. 8 is a conceptual diagram of a simulator used for device design. Referring to FIG. 8, in this simulator, circuit connection information (netlist) 100,
Input data 103 having respective information on the execution conditions 101 and the model parameters 102 related to the element characteristics is input to the simulation execution unit 104, and the simulation is performed. The transient analysis result 105, the DC analysis result 106, the AC analysis result 107, the Fourier analysis result 108, and the two-port analysis result 109 obtained by this simulation are respectively input to the arithmetic processing unit 110 and subjected to processing such as graph creation. The processing result is displayed on the result display unit 111.
【０００３】モデルパラメータ１０２は、試作した素子
の電気特性を測定したデータからモデルパラメータを抽
出することにより作成される。このモデルパラメータ抽
出の１つの手法として、プロセスシミュレーションによ
り素子特性を予測して、モデルパラメータを抽出する方
法がある。A model parameter 102 is created by extracting a model parameter from data obtained by measuring the electrical characteristics of a prototype device. As one method of extracting the model parameters, there is a method of predicting element characteristics by process simulation and extracting model parameters.
【０００４】上記のようなプロセスのばらつきを考慮し
たモデルパラメータ抽出では、デバイスの特性を所望の
特性に合わせ込むことが重要となる。その一手順を図９
に示す。In the extraction of model parameters in consideration of the above-mentioned process variations, it is important to match device characteristics to desired characteristics. One procedure is shown in FIG.
Shown in
【０００５】図９に示すモデルパラメータ抽出手順で
は、まず、１種類の評価素子（通常最小素子）に対し
て、評価を行い、モデルパラメータを抽出する（Ｓ１０
０）。続いて、必要な全てのモデルパラメータを一般的
な理論式により計算する（Ｓ１０１）。続いて、上記ス
テップＳ１０１にて抽出されたモデルパラメータで、全
ての素子のモデルパラメータをリリースする（Ｓ１０
２）。In the model parameter extraction procedure shown in FIG. 9, first, one type of evaluation element (usually the minimum element) is evaluated and model parameters are extracted (S10).
0). Subsequently, all necessary model parameters are calculated by a general theoretical formula (S101). Subsequently, the model parameters of all elements are released with the model parameters extracted in step S101 (S10).
2).
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記個
々のパラメータは、実際にデバイス素子を測定して見な
いとどれだけサイズに依存するかは判らないので、精度
が悪くなるという欠点がある。However, there is a drawback that the accuracy of the individual parameters deteriorates because the individual parameters depend on the size without actually measuring the device elements.
【０００７】たとえば、飽和電流ＩＳは、エミッタ面積
が倍になれば理論上は倍になるが、実際は倍にはならな
い。具体的例としては、エミッタが８倍で３０％ほど電
流値が下がっているものもある。このパラメータを用い
てアナログ設計は行うと精度が悪くなる。For example, the saturation current IS is theoretically doubled when the emitter area is doubled, but is not actually doubled. As a specific example, there is one in which the emitter is eight times and the current value is reduced by about 30%. If analog design is performed using these parameters, the accuracy will deteriorate.
【０００８】次に、使用する可能性のあるパラメータ
を、全て用意する必要がある。これは従来のバイポーラ
トランジスタのモデルパラメータが、ＭＯＳトランジス
タと異なって、素子サイズ１種類に対して１個必要なた
めである。Next, it is necessary to prepare all parameters that may be used. This is because, unlike a MOS transistor, one model parameter of a conventional bipolar transistor is required for one element size.
【０００９】この原因は、ＭＯＳトランジスタが、ゲー
ト長、ゲート幅、ドレイン面積、ソース面積、ドレイン
周囲長、ゲート周囲長の６種類の変化要因で表されるの
に対して、バイポーラトランジスタは、変化要因が多
く、たとえば、エミッタ幅、エミッタ面積、エミッタ周
囲長、ＥＢ間距離、ＣＢ間距離ベース面積、ベース周囲
長、コレクタ面積、コレクタ周囲長エミッタ個数、ベー
ス個数、コレクタ個数、極の位置などがある。The cause is that the MOS transistor is represented by six kinds of change factors, that is, the gate length, the gate width, the drain area, the source area, the drain perimeter, and the gate perimeter. There are many factors, for example, emitter width, emitter area, emitter circumference, EB distance, CB distance base area, base circumference, collector area, collector circumference, emitter count, base count, collector count, pole position, etc. is there.
【００１０】よって、従来のバイポーラトランジスタの
モデルパラメータは多種作成する必要が有り、多大な工
数と費用が掛かっていた。Therefore, it is necessary to prepare various types of model parameters of the conventional bipolar transistor, which requires a great deal of man-hour and cost.
【００１１】したがって、本発明の目的は、以上の問題
点を解決したバイポーラトランジスタのモデルパラメー
タの作成方法を提供することにある。Accordingly, an object of the present invention is to provide a method of creating model parameters of a bipolar transistor which solves the above problems.
【００１２】[0012]
【課題を解決するための手段】本発明のバイポーラトラ
ンジスタのモデルパラメータの作成方法は、半導体基板
の一主表面上に配置されるバイポーラトランジスタのモ
デルパラメータの作成方法であって、前記バイポーラト
ランジスタのコレクタ電極、エミッタ電極およびベース
電極のそれぞれの構造を選択する第１のステップと、前
記第１のステップで選択した前記バイポーラトランジス
タの種類を選択する第２のステップと、前記バイポーラ
トランジスタの前記エミッタ電極の長さ、前記エミッタ
電極のの数、前記ベース電極の数、前記コレクタ電極と
前記ベース電極とのペア数および前記コレクタ電極と前
記エミッタ電極とのペア数の５つの変化要因を抽出する
第３のステップと、前記５つの変化要因に対して前記バ
イポーラトランジスタのモデルパラメータを計算する第
４のステップとを有する。According to the present invention, there is provided a method of creating model parameters of a bipolar transistor, the method comprising creating model parameters of a bipolar transistor disposed on one main surface of a semiconductor substrate. A first step of selecting respective structures of an electrode, an emitter electrode, and a base electrode; a second step of selecting a type of the bipolar transistor selected in the first step; and a step of selecting the type of the bipolar transistor. A third extracting means for extracting five changing factors of the length, the number of the emitter electrodes, the number of the base electrodes, the number of pairs of the collector electrode and the base electrode, and the number of pairs of the collector electrode and the emitter electrode. Step and the bipolar transition for the five variables. And a fourth step of calculating model parameters for data.
【００１３】[0013]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。本発明の実施の形態のバイ
ポーラトランジスタのモデルパラメータの作成方法のフ
ローチャートを図１に示す。Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a flowchart of a method for creating a model parameter of a bipolar transistor according to an embodiment of the present invention.
【００１４】図１を参照すると、本発明の一実施の形態
のバイポーラトランジスタのモデルパラメータの作成方
法では、まず最初に、バイポーラトランジスタのコレク
タ電極、エミッタ電極およびベース電極のそれぞれの構
造を選択する（Ｓ１０）。Referring to FIG. 1, in the method for creating model parameters of a bipolar transistor according to an embodiment of the present invention, first, the respective structures of the collector electrode, the emitter electrode, and the base electrode of the bipolar transistor are selected ( S10).
【００１５】次に、ステップＳ１０で選択した前記バイ
ポーラトランジスタの種類を選択し（Ｓ２０）、次に、
バイポーラトランジスタのエミッタ電極の長さ、エミッ
タ電極の数、ベース電極の数、コレクタ電極とベース電
極とのペア数およびコレクタ電極とエミッタ電極とのペ
ア数の５つの変化要因を抽出し（Ｓ３０）、最後に、前
記５つの変化要因に対して前記バイポーラトランジスタ
のモデルパラメータを計算する（Ｓ４０）。Next, the type of the bipolar transistor selected in step S10 is selected (S20).
Five changing factors of the length of the emitter electrode of the bipolar transistor, the number of emitter electrodes, the number of base electrodes, the number of pairs of collector and base electrodes, and the number of pairs of collector and emitter electrodes are extracted (S30). Finally, model parameters of the bipolar transistor are calculated for the five change factors (S40).
【００１６】以下に、この流れを図２および図３を併せ
て参照し、詳細に説明する。Hereinafter, this flow will be described in detail with reference to FIGS. 2 and 3.
【００１７】まず、バイポーラトランジスタは、図２に
示すレイアウト的ルールと第３図に示すコレクタ電極
（以下、Ｃと略記する）、ベース電極（以下、Ｂと略記
する）及びエミッタ電極（以下、Ｅと略記する）の組み
合わせと個数についてのルールに基づいて、構成され
る。First, the bipolar transistor has a layout rule shown in FIG. 2 and a collector electrode (hereinafter abbreviated as C), a base electrode (hereinafter abbreviated as B) and an emitter electrode (hereinafter abbreviated as E) shown in FIG. Are abbreviated as a combination) and a rule on the number of combinations.
【００１８】図２（ａ）を参照すると、第１のスッテプ
Ｓ１０のバイポーラトランジスタの構成の際には、レイ
アウトルールによって、まず低容量、小面積に設計され
るよう設計基準で定められた最小値が選ばれる（Ｓ１
１）。Referring to FIG. 2A, in the configuration of the bipolar transistor of the first step S10, first, according to a layout rule, a minimum value determined by a design standard so as to be designed to have a small capacity and a small area according to a layout rule. Is selected (S1
1).
【００１９】次に、第１のスッテプＳ１０のバイポーラ
トランジスタの構成のステップでは、エミッタ電流によ
り、エミッタサイズを変化させる。そして、エミッタサ
イズの変化は、図２（ｂ）に示すように、エミッタ長さ
方向にのみ施され、エミッタ幅方向にはなされない（Ｓ
１２）。Next, in the step of configuring the bipolar transistor of the first step S10, the emitter size is changed by the emitter current. Then, as shown in FIG. 2B, the change in the emitter size is performed only in the emitter length direction and not in the emitter width direction (S
12).
【００２０】次に、第１のスッテプＳ１０のバイポーラ
トランジスタの構成のステップでは、バイポーラトラン
ジスタのＣＢＥのコンタクトはその配線のために、エミ
ッタ長さ方向に平行に配置される（Ｓ１３）。Next, in the step of constructing the bipolar transistor in the first step S10, the contact of the CBE of the bipolar transistor is arranged in parallel to the emitter length direction for its wiring (S13).
【００２１】そして、図３を参照すると、第１のスッテ
プＳ１０のバイポーラトランジスタの構成の際には、Ｃ
ＢＥの組み合わせと個数のルールによって、コレクタ電
極が最外郭に配置され、コレクタ電極の数が１個または
２個選ばれる（Ｓ１４）。Referring to FIG. 3, in the configuration of the bipolar transistor of the first step S10, C
According to the combination of BE and the rule of the number, the collector electrode is arranged at the outermost periphery, and one or two collector electrodes are selected (S14).
【００２２】このステップＳ１４では、例えば、ＣＢＥ
ＢＣＢＥＢＣのようにＣが間に配置される場合はトラン
ジスタを２個と考え、ＣＢＥＢＣの並びのトランジスタ
とＣＢＥＢＣのトランジスタとする。In step S14, for example, CBE
When C is arranged between BCBEBC, the number of transistors is considered to be two, and the transistors are arranged in a row of CBEBC and a transistor of CBEBC.
【００２３】次に、ベース電極およびエミッタ電極が同
じ電極が並ばないように選ぶ（Ｓ１５）。Next, the base electrode and the emitter electrode are selected so that the same electrode is not arranged (S15).
【００２４】ＣＢＥの組み合わせと個数のルールによれ
ば、ＣＢＥの順列を考えると、トランジスタの形状は、
（１）最初の並びがＣＢでＣが１個の場合、（２）最初
の並びがＣＥでＣが１個の場合、（３）最初の並びがＣ
ＢでＣが２個の場合、（２）最初の並びがＣＥでＣが２
個の場合、の４通りが選ばれる。According to the combination of CBEs and the rule of the number, considering the CBE permutation, the transistor shape is
(1) When the first arrangement is CB and one C, (2) When the first arrangement is CE and one C, (3) The first arrangement is C
If B has two Cs, (2) the first row is CE and C is 2
In the case of the number, four types are selected.
【００２５】すなわち、ステップＳ１１、Ｓ１２、Ｓ１
４およびＳ１５のそれぞれにより、本発明の一実施の形
態のバイポーラトランジスタの基本素子が、図４に示す
ように５通りのモデルが選択される（Ｓ２０）。That is, steps S11, S12, S1
According to steps 4 and S15, five models are selected as basic elements of the bipolar transistor according to the embodiment of the present invention as shown in FIG. 4 (S20).
【００２６】このモデルは、ＣＢＥの並びでエミッタサ
イズが１倍の素子−１、エミッタサイズが２倍の素子−
２、エミッタサイズが４倍の素子−３、ＣＢＥＢの並び
でエミッタサイズが１倍の素子−４、ＣＥＢＥの並びで
エミッタサイズが１倍の素子−５の５通りである。In this model, an element-1 having an emitter size of 1 times and an element having an emitter size of 2 times are arranged in the order of CBE.
2. There are five types: element-3, which has an emitter size of 4 times, element-4, which has an emitter size of 1 in the arrangement of CBEB, and element-5, which has an arrangement of 1 times the emitter size in the arrangement of CEBEs.
【００２７】この最低限の素子に対して、個々にモデル
パラメータを抽出するという事は、ＤＣ的やＡＣ的に測
定した測定値 に対して、モデル式の計算値との差が最
小になる様に、モデルパラメータを決定することであ
る。Extracting the model parameters individually for the minimum number of elements means that the difference between the DC- or AC-measured measured value and the calculated value of the model formula is minimized. Second, determine the model parameters.
【００２８】その際、測定値をそのまま使ったり、計算
式によって抽出したり、抽出ソフトを 使って非線形最
適化によって求める。At this time, the measured value is used as it is, extracted by a calculation formula, or obtained by nonlinear optimization using extraction software.
【００２９】また、最低限評価するバイポーラトランジ
スタのエミッタサイズを１倍、２倍、４倍としたが、必
要に応じて１倍、２倍、４倍、８倍、１６倍としたり、
１倍、１．２倍、１．５倍などとしても良い。Further, the emitter size of the bipolar transistor to be evaluated at a minimum is set to 1, 2, and 4 times. However, it can be set to 1, 2, 4, 8, and 16 times as necessary.
It may be 1 times, 1.2 times, 1.5 times, or the like.
【００３０】そして、本発明の一実施の形態のバイポー
ラトランジスタのモデルパラメータは、ステップＳ１２
でエミッタ長による変化要因を選び、ステップＳ１４で
エッミタの数、ベースの数、ＣＢペアの数およびＣＥペ
アの数のそれぞれによる変化要因を選び、５つの変化要
因を抽出する（Ｓ３０）。Then, the model parameters of the bipolar transistor according to the embodiment of the present invention are obtained in step S12.
In step S14, a change factor due to each of the number of emitters, the number of bases, the number of CB pairs, and the number of CE pairs is selected, and five change factors are extracted (S30).
【００３１】最後に、上記５つの変化要因に対して、ト
ランジスタのモデルパラメータを計算する（Ｓ４０）。
このステップＳ４０のモデルパラメータの計算方法の例
を、代表的なモデルパラメータについて以下に述べる。Finally, the model parameters of the transistor are calculated for the above five change factors (S40).
An example of the method of calculating the model parameters in step S40 will be described below with respect to typical model parameters.
【００３２】ここで入力する値をエミッタ長さの倍数
（ＬＥ）、エミッタの数（ＮＥ）、ベースの数（Ｎ
Ｂ）、ＣＢペアの数（ＮＣＢ）、ＣＥペアの数（ＮＣ
Ｅ）とし、ＮＥＢをＮＥとＮＢの大きい方とする。The values input here are a multiple of the emitter length (LE), the number of emitters (NE), and the number of bases (N
B), number of CB pairs (NCB), number of CE pairs (NC
E), and NEB is the larger of NE and NB.
【００３３】たとえば、ＣＢＥＢＥという並びの場合、
ＮＥ＝２、ＮＢ＝２、ＮＣＢ＝１、ＮＣＥ＝０、ＮＥＢ
＝２となる。For example, in the case of CBEBE,
NE = 2, NB = 2, NCB = 1, NCE = 0, NEB
= 2.
【００３４】（１）まず、第１群のモデルパラメータ
は、以下の２５項目である。すなわち、ＩＳ（飽和電
流）、ＶＡＦ（順方向アーリー電圧）、ＩＫＦ（順方向
ニー電流）、ＩＳＥ（ＢＥリーク飽和電流）、ＢＲ（逆
方向電流増幅率）、ＶＡＲ（逆方向アーリー電圧）、Ｉ
ＫＲ（逆方向ニー電流）、ＩＳＣ（ＢＣリーク飽和電
流）、 ＣＪＥ（ＢＥゼロバイアス接合容量）、ＶＪＥ
（ＢＥ接合電位）、ＭＪＥ（ＢＥ接合容量バイアス依存
指数）、ＶＪＣ（ＢＣ接合電位）、ＭＪＣ（ＢＣ接合容
量バイアス依存指数）、ＸＣＪＣ（ＢＣ接合容量係
数）、ＶＪＳ（ＣＳ接合電位）、ＭＪＳ（ＣＳ接合容量
バイアス依存指数）、ＦＣ（順バイアス接合容量補外パ
ラメータ）、ＴＦ（順方向遷移時間）、ＸＴＦ（遷移時
間バイアス依存係数）、ＶＴＦ（遷移時間コレクタ電圧
依存パラメータ）、ＩＴＦ（遷移時間高電流パラメー
タ）、ＴＲ（逆方向遷移時間）、ＸＴＩ（飽和電流温度
補正指数）、ＫＦ（フリッカノイズ係数）、ＡＦ（フリ
ッカノイズ指数）である。(1) First, the first group of model parameters includes the following 25 items. That is, IS (saturation current), VAF (forward early voltage), IKF (forward knee current), ISE (BE leak saturation current), BR (reverse current amplification factor), VAR (reverse early voltage), I
KR (reverse knee current), ISC (BC leak saturation current), CJE (BE zero bias junction capacitance), VJE
(BE junction potential), MJE (BE junction capacitance bias dependent index), VJC (BC junction potential), MJC (BC junction capacitance bias dependent index), XCJC (BC junction capacitance coefficient), VJS (CS junction potential), MJS ( CS junction capacitance bias dependence index, FC (forward bias junction capacitance extrapolation parameter), TF (forward transition time), XTF (transition time bias dependence coefficient), VTF (transition time collector voltage dependence parameter), ITF (transition time High current parameter), TR (reverse transition time), XTI (saturation current temperature correction index), KF (flicker noise coefficient), and AF (flicker noise index).
【００３５】これらのパラメータ値は、 （ＥＸＰ（ＬＮ（基準値）＋αＬＮ（ＬＥ）））＊（１
＋β（ＮＥ−１）） と表される。These parameter values are (EXP (LN (reference value) + αLN (LE))) * (1
+ Β (NE-1)).
【００３６】（２）第２群のモデルパラメータは、ＢＦ
（順方向電流増幅率）、ＸＴＢ（電流増幅率温度補正指
数）の２項目である。これらのパラメータ値は、 （ＥＸＰ（ＬＮ（基準値）＋αＬＮ（２（ＬＥ＋１）／
ＬＥ）））＊（１＋β（ＮＥ−１）） と表される。(2) The model parameters of the second group are BF
(Forward current amplification factor) and XTB (current amplification factor temperature correction index). These parameter values are expressed as (EXP (LN (reference value) + αLN (2 (LE + 1) /
LE))) * (1 + β (NE-1)).
【００３７】（３）第３群のモデルパラメータは、ＲＥ
（エミッタ抵抗）のみであり、そのパラメータ値は、 （ＥＸＰ（ＬＮ（基準値）＋αＬＮ（ＬＥ）））／（１
＋β（ＮＥ−１）） と表される。(3) The third group of model parameters is RE
(Emitter resistance), and its parameter value is (EXP (LN (reference value) + αLN (LE))) / (1
+ Β (NE-1)).
【００３８】（４）第４群のモデルパラメータは、ＲＢ
（ベース抵抗最大値）、ＩＲＢ（ベース抵抗変調パラメ
ータ）、ＲＢＭ（ベース抵抗最小値）の３項目である。
これらのパラメータ値は、 （ＥＸＰ（ＬＮ（基準値）＋αＬＮ（ＬＥ）））／（１
＋β（ＮＥＢ−１）） と表される。 （５）第５群のモデルパラメータは、ＲＣ（コレクタ抵
抗）のみで、ＮＣＢ＝１またはＮＣＥ＝０の場合、パラ
メータ値は、 ＲＣＢ＝（ＥＸＰ（ＬＮ（基準値）＋αＬＮ（Ｌ
Ｅ）））／ＮＣＢ ＮＣＢ＝０、ＮＣＥ＝１または２の場合パラメータ値
は、 ＲＣＥ＝（ＥＸＰ（ＬＮ（基準値）＋αＬＮ（Ｌ
Ｅ）））／ＮＣＥ ＮＣＢ＝１、ＮＣＥ＝１の場合パラメータ値は、 １／（ＲＣＢ＋ＲＣＥ） となる。 （６）第６群のモデルパラメータは、ＣＪＣ（ＢＣゼロ
バイアスのコレクタ接合容量）である。(4) The model parameters of the fourth group are RB
(Base resistance maximum value), IRB (base resistance modulation parameter), and RBM (base resistance minimum value).
These parameter values are (EXP (LN (reference value) + αLN (LE))) / (1
+ Β (NEB-1)). (5) The model parameter of the fifth group is only RC (collector resistance), and when NCB = 1 or NCE = 0, the parameter value is RCB = (EXP (LN (reference value) + αLN (L
E))) / NCB When NCB = 0, NCE = 1 or 2, the parameter value is RCE = (EXP (LN (reference value) + αLN (L
E))) / NCE When NCB = 1 and NCE = 1, the parameter value is 1 / (RCB + RCE). (6) The model parameter of the sixth group is CJC (BC zero bias collector junction capacitance).
【００３９】まず、図５を参照して、ＥＢ繰り返し容
量、Ｂ端容量、Ｅ端容量の３つの基準素子の容量と、Ｅ
Ｂ容量のエミッタ長さの倍数に係る係数（α１１）、Ｂ
端容量のエミッタ長さの倍数に係る係数（α１２）、Ｅ
端容量のエミッタ長さの倍数に係る係数（α１３）で、
α１１、α１２、α１３を面積比によってそれぞれ求め
る。なお図３の素子ではα１３は計る事が出来ないの
で、α１２で代用する。すなわち、ＥＢ繰り返し容量
は、 ＥＸＰ（ＬＮ（基準素子のＥＢ部容量）＋α１１ＬＮ
（ＬＥ）） となり、Ｂ端容量は、 ＥＸＰ（ＬＮ（基準素子のＢ端容量）＋α１２ＬＮ（Ｌ
Ｅ）） となり、Ｅ端容量は、 ＥＸＰ（ＬＮ（基準素子のＥ端容量）＋α１３ＬＮ（Ｌ
Ｅ）） となる。First, referring to FIG. 5, the capacitance of three reference elements, ie, the EB repetition capacitance, the B-terminal capacitance, and the E-terminal capacitance,
Coefficient (α11) related to a multiple of the emitter length of B capacity, B
Coefficient (α12) related to a multiple of the emitter length of the terminal capacitance, E
A coefficient (α13) related to a multiple of the emitter length of the terminal capacitance,
α11, α12, and α13 are obtained by the area ratio. Since α13 cannot be measured in the element of FIG. 3, α12 is substituted. That is, the EB repetition capacity is EXP (LN (EB part capacity of the reference element) + α11LN
(LE)) and the B-end capacitance is EXP (LN (B-end capacitance of reference element) + α12LN (L
E)), and the E-end capacitance is EXP (LN (E-end capacitance of the reference element) + α13LN (L
E)).
【００４０】次に、図５のＮＥとＮＢの場合分けによっ
て端容量を決定すると、パラメータ値＝ＥＢ繰り返し容
量×ＮＥＢ＋ 端容量となる。 （７）第７群のモデルパラメータは、ＣＪＳ（ＣＳゼロ
バイアスの素子分離接合容量）である。Next, when the terminal capacity is determined according to the case of NE and NB shown in FIG. 5, the parameter value = EB repetition capacity × NEB + terminal capacity. (7) The model parameters of the seventh group are CJS (CS zero bias element isolation junction capacitance).
【００４１】まず、図６を参照して、ＥＢ繰り返し容
量、ＣＢペア容量、ＣＥペア容量、Ｅ端空容量、Ｂ端空
容量の５つの基準容量と、ＥＢ繰り返し容量のエミッタ
長さの倍数に係る係数（α２１）、ＣＢペア容量のエミ
ッタ長さの倍数に係る係数（α２２）、ＣＥペア容量の
エミッタ長さの倍数に係る係数（α２３）、Ｅ端空容量
のエミッタ長さの倍数に係る係数（α２４）、Ｂ端空容
量のエミッタ長さの倍数に係る係数（α２５）を面積比
によってそれぞれ求める。なお、図４の素子では、α２
３及びα２５は計る事が出来ないので、それぞれα２
２、α２４を代用して用いる。First, referring to FIG. 6, five reference capacitances of the EB repetition capacitance, the CB pair capacitance, the CE pair capacitance, the E-terminal empty capacitance, and the B-terminal empty capacitance, and a multiple of the emitter length of the EB repetition capacitance. The coefficient (α21), the coefficient (α22) related to a multiple of the emitter length of the CB pair capacitor, the coefficient (α23) related to a multiple of the emitter length of the CE pair capacitor, and a multiple of the emitter length of the E-terminal free capacitor. A coefficient (α24) and a coefficient (α25) relating to a multiple of the emitter length of the B-end empty capacitance are obtained by the area ratio. In the element of FIG.
Since 3 and α25 cannot be measured, α2
2. Use α24 instead.
【００４２】すなわち、ＥＢ繰り返し容量は、 ＥＸＰ（ＬＮ（基準素子のＥＢ部容量）＋α２１ＬＮ
（ＬＥ）） となり、ＣＢペア容量は、 ＥＸＰ（ＬＮ（基準素子のＣＢペア容量）＋α２２ＬＮ
（ＬＥ）） となり、ＣＥペア容量は、 ＥＸＰ（ＬＮ（基準素子のＣＥペア容量）＋α２３ＬＮ
（ＬＥ）） となり、Ｅ端空容量は、 ＥＸＰ（ＬＮ（基準素子のＥ端空容量）＋α２４ＬＮ
（ＬＥ）） となり、Ｂ端空容量は、 ＥＸＰ（ＬＮ（基準素子のＢ端空容量）＋α２５ＬＮ
（ＬＥ）） 次に、図６のＮＥ、ＮＢ、ＮＣＢ、ＮＣＥの場合分けに
よって端容量を決定すると、パラメータ値＝ＥＢ繰り返
し容量×ＮＥＢ＋端容量となる。 （８）第８群のモデルパラメータは、ＮＦ（順方向エミ
ッション係数）、ＮＲ（逆方向エミッション係数）、Ｎ
ＥＥ（ＢＥリークエミッション係数）、ＮＣＣ（ＢＣリ
ークエミッション係数）、ＥＧ（バンドギャップエネル
ギー）の５項目で、パラメータ値＝固定値とする。上記
の第１群乃至第８群のモデルパラメータで、基準値と
は、各パラメータ毎の最小サイズにおけるモデルパラメ
ータ値をいう。That is, the EB repetition capacity is: EXP (LN (EB part capacity of reference element) + α21LN
(LE)) and the CB pair capacity is EXP (LN (CB pair capacity of reference element) + α22LN
(LE)) and the CE pair capacity is EXP (LN (CE pair capacity of reference element) + α23LN
(LE)), and the E-terminal empty capacity is EXP (LN (E-terminal empty capacity of the reference element) + α24LN
(LE)), and the B-terminal empty capacity is EXP (LN (B-terminal empty capacity of the reference element) + α25LN
(LE)) Next, when the terminal capacity is determined according to the cases of NE, NB, NCB, and NCE in FIG. 6, the parameter value = EB repetition capacity × NEB + terminal capacity. (8) The model parameters of the eighth group are NF (forward emission coefficient), NR (reverse emission coefficient), N
In five items of EE (BE leak emission coefficient), NCC (BC leak emission coefficient), and EG (band gap energy), the parameter value is set to a fixed value. In the model parameters of the first to eighth groups, the reference value refers to the model parameter value at the minimum size for each parameter.
【００４３】αは、各パラメータ毎のエミッタ長さの倍
数に係る係数で、パラメータ毎に求める値である。β
は、各パラメータ毎のＮＥ、ＮＥＢ、ＮＣＢ、ＮＣＥに
係る係数で、パラメータ毎に求める値である。Α is a coefficient related to a multiple of the emitter length for each parameter, and is a value obtained for each parameter. β
Is a coefficient related to NE, NEB, NCB, and NCE for each parameter, and is a value obtained for each parameter.
【００４４】各パラメータ毎に、図４の最低限のバイポ
ーラトランジスタからのモデルパラメータ値を用い回帰
分析によって係数α、係数βの算出を行なう。For each parameter, coefficients α and β are calculated by regression analysis using model parameter values from the minimum number of bipolar transistors in FIG.
【００４５】基本的に、αは図４に示す素子−１、素子
−２、素子−３によって求め、βおよび、ＮＥとＮＣＥ
との関係は、素子−１、素子−５より、ＮＥＢとＮＣＢ
との関係は、素子−１、素子−４よりそれぞれ求める。Basically, α is obtained by the elements 1, 2, and 3 shown in FIG.
The relationship between NEB and NCB is as follows from element-1 and element-5.
Is obtained from element-1 and element-4, respectively.
【００４６】また、図７の様に、容量測定パターン７１
と容量測定パターン７１と面積が等しく、４つの容量測
定パターン７２，７３，７４，７５を測定することによ
って、底面容量と側面容量を分割出来る。これらのパタ
ーンを用意することによって、容量のパラメータを抽出
する精度が向上する。Further, as shown in FIG.
By measuring four capacitance measurement patterns 72, 73, 74, and 75, which have the same area as the capacitance measurement pattern 71 and the capacitance measurement pattern 71, the bottom capacitance and the side capacitance can be divided. By preparing these patterns, the accuracy of extracting the capacitance parameter is improved.
【００４７】[0047]
【発明の効果】以上の説明のように、従来は、精度を維
持するためには、必要な素子は全て評価する必要があっ
たので（通常５０種程度以上）、それと比較すると本発
明は精度を落とす事なく、格段に評価期間を短縮するこ
とが出来る様になった。As described above, conventionally, it was necessary to evaluate all necessary elements in order to maintain the accuracy (usually, about 50 or more types). The evaluation period can be shortened significantly without dropping.
【００４８】また、本発明のバイポーラトランジスタの
モデルパラメータの作成方法の効果は、パラメータ毎の
基準値と、パラメータ毎の係数α、係数βの２つの係数
だけで全てのパラメータを表す事が出来る様になり、こ
のように式で表すことによって、バイポーラトランジス
タのフリーサイズ化が可能となった。The effect of the method of the present invention for creating model parameters of a bipolar transistor is that all parameters can be represented only by a reference value for each parameter and two coefficients α and β for each parameter. ## EQU1 ## By expressing the equation as described above, the free size of the bipolar transistor can be made.
【００４９】さらにまた、使用するバイポーラトランジ
スタの素子サイズの制限が無くなり、必要とする特性を
素子サイズを変える事によって得ることが出来るので、
設計の自由度が広がる様になった。Further, the limitation on the element size of the bipolar transistor to be used is eliminated, and required characteristics can be obtained by changing the element size.
The degree of freedom in design has expanded.
【００５０】先の実施の形態では、図２に示すバイポー
ラトランジスタの作成ルールからエミッタの最小単位を
最小正方形としている（すなわち、最小寸法でエミッタ
を作れば正方形となる）。In the above embodiment, the minimum unit of the emitter is set to the minimum square in accordance with the rules for forming the bipolar transistor shown in FIG. 2 (that is, if the emitter is formed with the minimum size, it becomes a square).
【００５１】これをエミッタ最小ではなくエミッタ長さ
方向に伸ばした素子にしても良い。ただしその際、ＢＦ
のパラメータ計算において、周囲長／面積への依存を表
す計算式を変える必要が有る。すなわち、最小単位をエ
ミッタ長さの倍とすると、パラメータＢＦの ２（ＬＥ
＋１）／ＬＥ の部分を２（２ＬＥ＋１）／ＬＥに換え
る。This may be an element which is not the minimum emitter but extends in the length direction of the emitter. However, in that case, BF
In the parameter calculation of the above, it is necessary to change the calculation formula representing the dependence on the perimeter / area. That is, assuming that the minimum unit is twice the length of the emitter, 2 (LE
+1) / LE is replaced with 2 (2LE + 1) / LE.
【図１】本発明の一実施の形態のバイポーラトランジス
タのモデルパラメータの作成方法のフローチャートであ
る。FIG. 1 is a flowchart of a method for creating model parameters of a bipolar transistor according to an embodiment of the present invention.
【図２】本発明の一実施の形態のバイポーラトランジス
タのモデルパラメータの作成方法のに適用するレイアウ
トルールを表す図である。FIG. 2 is a diagram illustrating a layout rule applied to a method of creating a model parameter of a bipolar transistor according to an embodiment of the present invention.
【図３】本発明の一実施の形態のバイポーラトランジス
タのモデルパラメータの作成方法のに適用するＣＢＥの
組み合わせを表す図である。FIG. 3 is a diagram illustrating a combination of CBEs applied to a method for creating a model parameter of a bipolar transistor according to an embodiment of the present invention.
【図４】基本素子のバイポーラトランジスタ構造であ
る。FIG. 4 shows a bipolar transistor structure of a basic element.
【図５】ＣＪＣの決定方法である。FIG. 5 is a method for determining a CJC.
【図６】ＣＪＳの決定方法である。FIG. 6 shows a method for determining a CJS.
【図７】容量を算出するパターンである。FIG. 7 is a pattern for calculating a capacity.
【図８】シミュレータの概念図である。FIG. 8 is a conceptual diagram of a simulator.
【図９】従来のバイポーラトランジスタのモデルパラメ
ータの作成方法のフローチャートである。FIG. 9 is a flowchart of a conventional method for creating a model parameter of a bipolar transistor.
１，４０，５０ バイポーラトランジスタのコレクタ
領域 ２，１０，１３．１６，１９，２３２，４１，５１
バイポーラトランジスタのコレクタコンタクト ３，４２，５２ バイポーラトランジスタのベース領
域 ４１，１１，１４，１７，２０，２２，２５，４３，４
５，５３，５５ バイポーラトランジスタのベースコ
ンタクト ５ バイポーラトランジスタのエミッタ領域 ６１，１２，１５，１８，２１，２４，２６，４４，４
６，５４，５６ バイポーラトランジスタのエミッタ
コンタクト Ｓ１０〜Ｓ１５，Ｓ２０，Ｓ３０，Ｓ４０，Ｓ１００〜
Ｓ１０２ ステップ1,40,50 Collector region of bipolar transistor 2,10,13.16,19,232,41,51
Collector contact of bipolar transistor 3, 42, 52 Base region 41, 11, 14, 17, 20, 22, 25, 43, 4 of bipolar transistor
5,53,55 Base contact of bipolar transistor 5 Emitter region of bipolar transistor 61,12,15,18,21,24,26,44,4
6,54,56 Emitter contact of bipolar transistor S10-S15, S20, S30, S40, S100-
S102 Step
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B046 AA08 BA03 GA01 JA04 5F003 BB90 BC90 BE90 BF01 BG01 BH01 BH02 5F064 CC02 DD08 DD09 HH09 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5B046 AA08 BA03 GA01 JA04 5F003 BB90 BC90 BE90 BF01 BG01 BH01 BH02 5F064 CC02 DD08 DD09 HH09
Claims (7)
イポーラトランジスタのモデルパラメータの作成方法で
あって、前記バイポーラトランジスタのコレクタ電極、
エミッタ電極およびベース電極のそれぞれの構造を選択
する第１のステップと、 前記第１のステップで選択した前記バイポーラトランジ
スタの種類を選択する第２のステップと、 前記バイポーラトランジスタの前記エミッタ電極の長
さ、前記エミッタ電極のの数、前記ベース電極の数、前
記コレクタ電極と前記ベース電極とのペア数および前記
コレクタ電極と前記エミッタ電極とのペア数の５つの変
化要因を抽出する第３のステップと、 前記５つの変化要因に対して前記バイポーラトランジス
タのモデルパラメータを計算する第４のステップとを有
することを特徴とするバイポーラトランジスタのモデル
パラメータの作成方法。1. A method for creating model parameters of a bipolar transistor disposed on one main surface of a semiconductor substrate, comprising: a collector electrode of the bipolar transistor;
A first step of selecting respective structures of an emitter electrode and a base electrode; a second step of selecting a type of the bipolar transistor selected in the first step; and a length of the emitter electrode of the bipolar transistor A third step of extracting five changing factors: the number of the emitter electrodes, the number of the base electrodes, the number of pairs of the collector electrode and the base electrode, and the number of pairs of the collector electrode and the emitter electrode. A fourth step of calculating model parameters of the bipolar transistor for the five change factors.
トランジスタのレイアウト設計基準の最小値を選択し
て、前記バイポーラトランジスタを構成する第５のステ
ップを含む請求項１記載のバイポーラトランジスタのモ
デルパラメータの作成方法。2. The bipolar transistor according to claim 1, wherein said first step includes a fifth step of selecting a minimum value of a layout design criterion of said bipolar transistor to configure said bipolar transistor. How to make.
トランジスタのエミッタサイズをベース抵抗値が最小に
なるように、前記エミッタ電極の長さ方向を選択して、
前記バイポーラトランジスタを構成する第６のステップ
を含む請求項１または２記載のバイポーラトランジスタ
のモデルパラメータの作成方法。3. The first step comprises selecting an emitter size of the bipolar transistor in a length direction of the emitter electrode such that a base resistance value is minimized.
3. The method according to claim 1, further comprising a sixth step of configuring the bipolar transistor.
トランジスタの前記コレクタ電極および前記ベース電極
を前記エミッタ電極の長さ方向と平行に配置して、前記
バイポーラトランジスタを構成する第７のステップを含
む請求項１，２または３記載のバイポーラトランジスタ
のモデルパラメータの作成方法。4. The first step includes a seventh step of arranging the collector electrode and the base electrode of the bipolar transistor in parallel with a length direction of the emitter electrode to configure the bipolar transistor. 4. The method according to claim 1, 2, or 3, wherein a model parameter of the bipolar transistor is created.
トランジスタの前記コレクタ電極を最外郭に配置して、
前記バイポーラトランジスタを構成する第８のステップ
を含む請求項１，２，３または４記載のバイポーラトラ
ンジスタのモデルパラメータの作成方法。5. The first step comprises: arranging the collector electrode of the bipolar transistor at an outermost position;
5. The method according to claim 1, further comprising an eighth step of configuring said bipolar transistor.
トランジスタの前記ベース電極またはエミッタ電極の同
じ種類の電極が並ばないよう配置して、前記バイポーラ
トランジスタを構成する第９のステップを含む請求項
１，２，３，４または５記載のバイポーラトランジスタ
のモデルパラメータの作成方法。6. The ninth step of forming the bipolar transistor by arranging the base electrode or the emitter electrode of the same type so that the electrodes of the same type are not aligned. , 2, 3, 4, or 5, the method for creating model parameters of a bipolar transistor.
バイポーラトランジスタに適用される請求項１，２，
３，４，５または６記載のバイポーラトランジスタのモ
デルパラメータの作成方法。7. The bipolar transistor according to claim 1, wherein the semiconductor substrate is silicon.
7. The method for creating a model parameter of a bipolar transistor according to 3, 4, 5, or 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27370499A JP2001101244A (en) | 1999-09-28 | 1999-09-28 | Method for creating model parameter of bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27370499A JP2001101244A (en) | 1999-09-28 | 1999-09-28 | Method for creating model parameter of bipolar transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001101244A true JP2001101244A (en) | 2001-04-13 |
Family
ID=17531403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27370499A Pending JP2001101244A (en) | 1999-09-28 | 1999-09-28 | Method for creating model parameter of bipolar transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001101244A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005524993A (en) * | 2002-05-07 | 2005-08-18 | エステーミクロエレクトロニクス ソシエテ アノニム | Electronic circuit having a capacitor and at least one semiconductor element, and method for designing such a circuit |
-
1999
- 1999-09-28 JP JP27370499A patent/JP2001101244A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005524993A (en) * | 2002-05-07 | 2005-08-18 | エステーミクロエレクトロニクス ソシエテ アノニム | Electronic circuit having a capacitor and at least one semiconductor element, and method for designing such a circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2695160B2 (en) | Calculation method of resistance between terminals of arbitrarily shaped resistor | |
| US20030066034A1 (en) | Corner simulation methodology | |
| US7933747B2 (en) | Method and system for simulating dynamic behavior of a transistor | |
| Sanabria-Borbón et al. | Sizing analogue integrated circuits by integer encoding and NSGA-II | |
| JP2001101244A (en) | Method for creating model parameter of bipolar transistor | |
| US6591233B1 (en) | Device for and method of simulation, method of setting manufacturing process condition, and recording medium | |
| JP3001351B2 (en) | Simulation method | |
| US6928626B1 (en) | System and method for modeling of circuit components | |
| CN111916444B (en) | Electrical property analysis layout for finger-like structure fin field effect transistor | |
| Houssein et al. | A 1.26$\mu {\rm W} $ Cytomimetic IC Emulating Complex Nonlinear Mammalian Cell Cycle Dynamics: Synthesis, Simulation and Proof-of-Concept Measured Results | |
| US9607118B1 (en) | Evaluating on-chip voltage regulation | |
| JP3583997B2 (en) | Method for reusing design resources of operational amplifier, layout creating apparatus and layout creating program | |
| Tsai et al. | Levelized incomplete LU method and its application to semiconductor device simulation | |
| JP2001357093A (en) | Method and device for simulating circuit, and storage medium | |
| Suresha et al. | A floating memristor emulator for analog and digital applications with experimental results | |
| JP2010061547A (en) | Semiconductor device design support apparatus and substrate netlist generation method | |
| RU2354028C1 (en) | Stabiliser of bipolar currents | |
| Te Winkel | Past and present of the charge-control concept in the characterization of the bipolar transistor | |
| Hatzopoulos | Computer-aided circuit analysis and design projects for electronic engineering students | |
| JP2630220B2 (en) | Circuit simulation method | |
| KR20030078462A (en) | Ir drop analysis method of asic design | |
| JP3141444B2 (en) | Integrated circuit automatic layout system | |
| Popescu et al. | A method for extracting the main parameters of a NPN bipolar transistor from datasheet for use in the SPICE model | |
| JPH0479606A (en) | Filter circuit | |
| De la Cruz-Blas et al. | 1.5-V square-root domain first-order filter with multiple operating points |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031014 |