JP2001093274A - Spin-dependent switching element - Google Patents
Spin-dependent switching elementInfo
- Publication number
- JP2001093274A JP2001093274A JP26910699A JP26910699A JP2001093274A JP 2001093274 A JP2001093274 A JP 2001093274A JP 26910699 A JP26910699 A JP 26910699A JP 26910699 A JP26910699 A JP 26910699A JP 2001093274 A JP2001093274 A JP 2001093274A
- Authority
- JP
- Japan
- Prior art keywords
- spin
- tunnel
- source
- drain
- drain electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は外部電圧によってそ
の電気抵抗が変化する機能を有したスピン依存スイッチ
ング素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a spin-dependent switching element having a function of changing its electric resistance according to an external voltage.
【０００２】[0002]
【従来の技術】単電子トランジスタ（Ｓｉｎｇｌｅ Ｅ
ｌｅｃｔｒｏｎ Ｔｒａｎｓｉｓｔｏｒ； 以下ＳＥＴ
と略記）は、現在Ｓｉ集積化素子として広く用いられて
いる電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ
Ｔｒａｎｓｉｓｔｏｒ； 以下ＦＥＴと略記）の伝導
チャネルを、微少な導電性粒子からなる電荷島に置き換
え、ソース電極、ドレイン電極との間にトンネル障壁を
設けた構造を持つ。電荷島の体積をナノ領域まで小さく
し、静電容量を１０−１８Ｆまで小さくすると、ソース
電極から電荷島に一つの電子を移動させたときの電荷島
の帯電エネルギーの変化が数１０ｍＶとなる。従って室
温でも電子はソース電極から電荷島へトンネルすること
ができなくなり（クーロンブロッケード効果）、ゲート
電極の電位によってソース−ドレイン間の伝導を制御す
ることが可能となる。また電荷島の帯電エネルギーは、
電荷島に蓄積された素電荷数に応じて離散的な値となる
ため、電荷島に一個ずつの電子を順次数えながら蓄積さ
せることができる。すなわちＳＥＴは、電子の素電荷に
よる電子間のクーロン反発力と電子数の変化による帯電
エネルギーの離散的な変化を積極的に利用したものであ
り、従来のＦＥＴとはその動作原理が大きく異なる。Ｓ
ＥＴは、電子数個で動作可能なため、消費電力の大幅な
低減が可能であるだけでなく、素子寸法の微細化が容
易、クーロンブロッケード効果により輸送電子数の揺ら
ぎが抑えられる等の利点を持ち、ナノ領域の集積化素子
の有力な候補と考えられている。2. Description of the Related Art Single electron transistors (Single E)
Electron Transistor;
Abbreviation) is a field effect transistor (Field Effect) widely used at present as a Si integrated device.
Transistor (hereinafter abbreviated as FET) has a structure in which a conduction channel is replaced with a charged island composed of minute conductive particles, and a tunnel barrier is provided between a source electrode and a drain electrode. When the volume of the charge island is reduced to the nano region and the capacitance is reduced to 10 −18 F, the change in the charge energy of the charge island when transferring one electron from the source electrode to the charge island becomes several tens mV. . Therefore, even at room temperature, electrons cannot tunnel from the source electrode to the charge island (Coulomb blockade effect), and the conduction between the source and the drain can be controlled by the potential of the gate electrode. The charging energy of the charged island is
Since the value is a discrete value according to the number of elementary charges stored in the charge island, electrons can be stored in the charge island while counting one by one. That is, the SET positively utilizes the Coulomb repulsion between electrons due to the elementary charge of the electrons and the discrete change in the charging energy due to the change in the number of electrons, and has a greatly different operating principle from the conventional FET. S
Since the ET can operate with only a few electrons, it not only can significantly reduce power consumption, but also has the advantages of easy miniaturization of device dimensions and suppression of fluctuations in the number of transport electrons due to the Coulomb blockade effect. It is considered to be a promising candidate for integrated devices in the nano region.
【０００３】上述のようなＳＥＴのアイデアを利用した
メモリ素子が幾つか考案されている。（例えばＳｉｎｇ
ｌｅ Ｃｈａｒｇｅ Ｔｕｎｎｅｌｉｎｇ， Ｅｄｉｔ
ｅｄｂｙ Ｈ．Ｇｉｌｂｅｒｔ ａｎｄ Ｍ．Ｈ．Ｄｅ
ｖｅｒｅｔ， Ｐｌｅｎｕｍ Ｐｒｅｓｓ， Ｎｅｗ
Ｙｏｒｋ， １９９２ 参照）そのもっとも究極な構造
である単電子メモリセルでは、電荷島に一個の電子が蓄
えられているか否かをそれぞれ記録情報“１"、“０"に
対応させる。メモリ動作に必要な双安定性を得るため
に、複数の電荷島を直列に接続する構造が一般的であ
り、ドレイン電極を一定電位とし、ソース電極を記録ノ
ードとしてその電位によって記録情報を判定する。記録
情報の書き込みはソース電極に電圧を印加して行う。他
にＳＥＴの電荷島に、記録ノードとして別の電荷島を静
電結合させ、その記録ノードの電荷島に電荷が蓄積され
ているか否かで、ＳＥＴをオンオフさせるもの。（例え
ばＩＥＥＥ Ｔｒａｎｓ． Ｅｌｅｃｔｒｏｎ Ｄｅｖ
ｉｃｅｓ， ４３，１２１３（１９９６）参照）また、
Ｓｉナノクリスタルをフラッシュメモリの浮遊容量層に
用い、ナノクリスタル中に蓄積された電荷量によってＦ
ＥＴの伝導チャネルの伝導特性を変化させるものも考案
されている。（例えばＰｒｏｃｅｅｄｉｎｇｓｏｆ １
９９８ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉ
ｕｍ ｏｎＦｏｒｍａｔｉｏｎ， Ｐｈｙｓｉｃｓ，ａ
ｎｄ Ｄｅｖｉｃｅ Ａｐｐｌｉｃａｔｉｏｎ ｏｆ
Ｑｕａｎｔｕｍ Ｄｏｔ Ｓｔｒｕｃｔｕｒｅ， Ｓａ
ｐｐｏｒｏ， Ｊａｐａｎ， １９９８参照） メモリ素子を考える場合、従来電荷の有無を記録情報に
対応させる方法が多く採られてきた。しかしながら、複
数の強磁性体の相対的な磁化配列を記録情報に対応さ
せ、固体磁気メモリを実現させる方法が最近研究されて
いる。（例えば、Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ８１
３７５８（１９９７）．参照）強磁性体を用いた磁気メ
モリは、不揮発性であること、リード−ライトサイクル
が半永久的であること、放射線耐性に優れるなど大きな
利点を有している。Several memory devices utilizing the above-mentioned SET idea have been devised. (Eg Sing
le Charge Tunneling, Edit
edby H. Gilbert and M.S. H. De
veret, Plenum Press, New
(See York, 1992.) In the single-electron memory cell having the ultimate structure, whether or not one electron is stored in the charge island is made to correspond to recording information "1" and "0", respectively. In order to obtain the bistability required for the memory operation, a structure in which a plurality of charge islands are connected in series is generally used. The drain electrode is set to a constant potential, and the source electrode is used as a recording node to determine recorded information based on the potential. . Writing of recording information is performed by applying a voltage to the source electrode. In addition, another charge island is electrostatically coupled to a SET charge island as a recording node, and the SET is turned on / off depending on whether or not charge is accumulated in the charge island of the recording node. (For example, IEEE Trans. Electron Dev
ices, 43, 1213 (1996))
The Si nanocrystal is used for the floating capacitance layer of the flash memory, and F is determined by the amount of electric charge stored in the nanocrystal.
Those that change the conduction characteristics of the conduction channel of the ET have also been devised. (For example, Proceedingsof 1
998 International Symposi
um onFormation, Physics, a
nd Device Application of
Quantum Dot Structure, Sa
(See pporo, Japan, 1998) When considering a memory element, conventionally, a method of associating the presence / absence of electric charge with recorded information has been widely used. However, a method of realizing a solid-state magnetic memory by making the relative magnetization arrangement of a plurality of ferromagnetic materials correspond to recorded information has been recently studied. (See, for example, J. Appl. Phys. 81
3758 (1997). Reference) A magnetic memory using a ferromagnetic material has great advantages such as being non-volatile, a semi-permanent read-write cycle, and excellent radiation resistance.
【０００４】電極、電荷島が強磁性体からなる強磁性Ｓ
ＥＴに関して、近年理論面、実験面から研究が始められ
ている。（例えばＪ．Ｐｈｙｓ．Ｓｏｃ．Ｊｐｎ，６
６，１２６１（１９９７）参照）強磁性ＳＥＴをメモリ
セルに応用する場合、ソース、ドレイン電極、電荷島の
相対的な磁化配列を記録情報に対応させる。情報の書き
込みは電流磁界により行い、読み出しにはソース−ドレ
イン間のトンネル抵抗値が磁化配列に依存して変化する
いわゆる強磁性トンネル効果（以下ＴＭＲ効果と略記）
を用いる。強磁性ＳＥＴを使ったメモリセルは、ゲー
ト電圧により素子にスイッチング機能を付与させること
ができる、リーク電流等による電荷島内の蓄積電荷数
の変動に強い半導体ＳＥＴに比べ不純物、界面準位の
影響が小さい等の利点を有している。しかし、現状での
ＴＭＲ効果の値は１０〜２０％程度であり、電荷島への
電荷蓄積を利用したメモリセルに比べ、記憶情報に対す
る読み出し出力差が小さいという欠点を有している。近
年、クーロンブロッケード領域における高次のトンネル
効果の存在によるＴＭＲ効果のエンハンス、またクーロ
ンブロッケード領域境界におけるエンハンスが理論的に
指摘されているが、エンハンスの大きさは高々数１０％
程度であり、本質的に解決策となるものではない。ＴＭ
Ｒ効果は、強磁性体の分極率に依存するため、Ｍｎ系化
合物、酸化物等フェルミ面近傍におけるスピン偏極度が
１００％に近い材料を用いる方法も考案されているが、
材料のキュリー温度が低い、材料の作製、加工が困難で
ある等の欠点を有している。[0004] The ferromagnetic S whose electrodes and charge islands are made of a ferromagnetic material
In recent years, research on ET has been started from theoretical and experimental aspects. (For example, J. Phys. Soc. Jpn, 6
When a ferromagnetic SET is applied to a memory cell, the relative magnetization arrangement of the source, drain electrodes and charge islands is made to correspond to the recorded information. Writing of information is performed by a current magnetic field, and reading is performed by a so-called ferromagnetic tunnel effect (hereinafter abbreviated as TMR effect) in which a tunnel resistance value between a source and a drain changes depending on a magnetization arrangement.
Is used. A memory cell using a ferromagnetic SET can provide a switching function to an element by a gate voltage, and is less affected by impurities and interface states than a semiconductor SET, which is more resistant to fluctuations in the number of accumulated charges in a charge island due to leakage current or the like. It has advantages such as small size. However, the value of the TMR effect at present is about 10 to 20%, and has a drawback that a read output difference with respect to stored information is smaller than that of a memory cell utilizing charge accumulation in a charge island. In recent years, enhancement of the TMR effect due to the existence of a higher-order tunnel effect in the Coulomb blockade region and enhancement at the boundary of the Coulomb blockade region have been pointed out theoretically.
Degree, and is not essentially a solution. TM
Since the R effect depends on the polarizability of the ferromagnetic material, a method using a material having a spin polarization near 100% such as a Mn-based compound or oxide near the Fermi surface has been devised.
It has disadvantages such as a low Curie temperature of the material, difficulty in manufacturing and processing the material, and the like.
【０００５】さらに室温動作の強磁性ＳＥＴを実現する
には、電荷島の寸法を数ｎｍ以下とし、その静電容量を
１０−１８Ｆ以下とすることが要請されるが、一般にこ
の寸法でかつ室温で強磁性を示すナノ粒子を得ることは
非常に困難である。Further, in order to realize a ferromagnetic SET operating at room temperature, it is required that the size of the charge island be several nm or less and its capacitance be 10 −18 F or less. It is very difficult to obtain nanoparticles that exhibit ferromagnetism at room temperature.
【０００６】この点を解決するには、近年、研究が行わ
れているスピン蓄積効果を利用することが有用である。
（例えばＰｈｙｓ． Ｒｅｖ． Ｂ５９，９３（１９９
９）、及びＰｈｙｓ． Ｒｅｖ． Ｂ５９，６０１７
（１９９９）参照）スピン蓄積効果は、ソース電極−電
荷島間、また電荷島−ドレイン電極間のトンネルコンダ
クタンスＧ１，Ｇ２が、ＧＱ −１＝ｈ／４ｅ２で表され
る量子コンダクタンスＧ Ｑよりも十分小さく、かつ電荷
島内でのスピン緩和時間τｓｆがそれぞれの接合のトン
ネル時間τｔよりも十分に長い場合に生じる。このよう
な条件を満たす電荷島が、スピンに対して非対称なコン
ダクタンスを持つトンネル接合に挟まれて存在する場
合、電荷島にはスピン偏極した電子が非平衡的に蓄積さ
れる。従って、電荷島の科学ポテンシャルがスピンに依
存してシフトし、電荷島は非平衡的にスピン分極する。
この結果、電荷島が非磁性体であってもＴＭＲ効果が出
現することが予想される。すなわち、スピン蓄積効果出
現の条件を満たす電荷島を用いれば、より小さく静電容
量を減少させることができ、室温でのＳＥＴ動作を容易
に実現させることができる。しかしながら、この場合の
ＴＭＲ効果は、強磁性の電荷島を用いた場合に比べ１／
２に減少する。In order to solve this problem, research has recently been conducted.
It is useful to take advantage of the spin accumulation effect.
(For example, Phys. Rev. B59, 93 (199)
9), and Phys. Rev .. B59, 6017
(Refer to (1999)) The spin accumulation effect depends on the source electrode
Tunnel conductors between cargo islands and between charge islands and drain electrodes
Cactance G1, G2But GQ -1= H / 4e2Represented by
Quantum conductance G QMuch smaller than
Spin relaxation time τ on the islandsfThere are tons of each joint
Flannel time τtOccurs when it is sufficiently longer than like this
Charge island that satisfies the
A field that exists between tunnel junctions with ductance
In this case, spin-polarized electrons accumulate non-equilibrium
It is. Therefore, the scientific potential of the charged island depends on the spin.
And the charge island spins non-equilibrium.
As a result, even if the charge island is a non-magnetic material, the TMR effect is produced.
It is expected to manifest. In other words, the spin accumulation effect
Using charged islands that meet the current conditions will result in smaller capacitance
The amount can be reduced and the SET operation at room temperature is easy.
Can be realized. However, in this case
The TMR effect is 1 / compared to the case using ferromagnetic charge islands.
Reduced to 2.
【０００７】[0007]
【発明が解決しようとする課題】上述したように、強磁
性ＳＥＴをメモリセルに応用することで、従来技術に比
べ優れた特性を有する高密度、低消費電力の不揮発性磁
気メモリを実現することが可能になると期待される。し
かしながら、現状のＴＭＲ効果を用いた情報読み出し
は、記憶情報に対する読み出し出力差が小さいという欠
点を有している。As described above, by applying a ferromagnetic SET to a memory cell, a high-density, low-power-consumption, non-volatile magnetic memory having characteristics superior to those of the prior art can be realized. Is expected to be possible. However, the current information reading using the TMR effect has a disadvantage that the read output difference with respect to the stored information is small.
【０００８】本発明はこのような課題に対処するために
なされたものであり、高密度、低消費電力の不揮発性磁
気メモリセルに適したスピン依存スイッチング素子を提
供することを目的としている。The present invention has been made to address such a problem, and has as its object to provide a spin-dependent switching element suitable for a high-density, low-power-consumption, nonvolatile magnetic memory cell.
【０００９】[0009]
【課題を解決するための手段】本発明は前記のように高
集積度、低消費電力の不揮発性磁気メモリ応用に適した
スピン依存スイッチング素子に関わるものである。まず
第一にスピン蓄積効果について簡単に説明する。図１
（ａ）、（ｂ）には強磁性ＳＥＴの模式図と等価回路を
示す。ここで電荷島は非磁性体からなる。またゲート電
極は電荷島と容量結合しておりゲート電極−電荷島間に
はトンネル電流は流れない。以下、ソース電極−電荷島
間、電荷島−ドレイン電極間のトンネル接合を接合１、
接合２と略記し、変数に対してはそれぞれ添え字を付け
て区別する。いま各接合のトンネルコンダクタンス
Ｇ１，Ｇ２が、ＧＱ −１＝ｈ／４ｅ２で表される量子コ
ンダクタンスＧＱよりも十分小さく、かつ電荷島内での
スピン緩和時間τｓｆがそれぞれの接合のトンネル時間
τｔよりも十分に長い場合を考える。ソース電極とドレ
イン電極の磁化方向が反平行であり、かつそれぞれのス
ピン依存トンネルコンダクタンスＧ１ ↑，Ｇ１ ↓，Ｇ２
↑，Ｇ２ ↓が以下の条件を満足するとする。SUMMARY OF THE INVENTION The present invention relates to a spin-dependent switching element suitable for application to a nonvolatile magnetic memory with high integration and low power consumption as described above. First, the spin accumulation effect will be briefly described. FIG.
(A) and (b) show a schematic diagram of a ferromagnetic SET and an equivalent circuit. Here, the charge island is made of a non-magnetic material. The gate electrode is capacitively coupled to the charge island, and no tunnel current flows between the gate electrode and the charge island. Hereinafter, a tunnel junction between a source electrode and a charge island and a tunnel junction between a charge island and a drain electrode are referred to as a junction 1.
This is abbreviated as “joint 2”, and variables are distinguished by adding subscripts. Now, the tunnel conductances G 1 and G 2 of each junction are sufficiently smaller than the quantum conductance G Q represented by G Q −1 = h / 4e 2 , and the spin relaxation time τ sf in the charge island is smaller than that of each junction. Consider a case that is sufficiently longer than the tunnel time τ t . The magnetization directions of the source and drain electrodes are anti-parallel, and where each of the spin-dependent tunneling conductance G 1 ↑, G 1 ↓, G 2
Assume that ↑ and G 2 ↓ satisfy the following conditions.
【００１０】 Ｇ１ ↑／Ｇ１ ↓≠Ｇ２ ↑／Ｇ２ ↓ （１） このとき、図２に示すように、電荷島中にスピン方向に
依存した化学ポテンシャルシフトΔμが生じる。これが
いわゆるスピン蓄積効果である。各接合を流れるスピン
依存トンネル電流をＩ１ ↑，Ｉ１ ↓，Ｉ２ ↑，Ｉ２ ↓と
書き、スピン電流Ｉｓを次式で定義する。G 1 ↑ / G 1 ↓ ≠ G 2 ／/ G 2 ↓ (1) At this time, as shown in FIG. 2, a chemical potential shift Δμ depending on the spin direction occurs in the charge island. This is the so-called spin accumulation effect. The spin dependent tunneling current through each junction I 1 ↑, I 1 ↓, I 2 ↑, write and I 2 ↓, defining a spin current I s by the following equation.
【００１１】 Ｉｓ＝２（Ｉ１ ↑−Ｉ２ ↑）＝２（Ｉ１ ↓−Ｉ２ ↓） （２） 化学ポテンシャルシフトΔμの大きさは、スピン電流Ｉ
ｓに比例し以下のようにかける。I s = 2 (I 1 ↑ −I 2 ↑ ) = 2 (I 1 ↓ −I 2 ↓ ) (2) The magnitude of the chemical potential shift Δμ depends on the spin current I
Multiplied as follows in proportion to s .
【００１２】Δμ＝Ｉｓ／ｅ・τｓｆδ （３） ここでτｓｆは電荷島中のスピン緩和時間、δは電荷島
のフェルミ面近傍での離散準位のエネルギー間隔であ
る。Δμ = I s / e · τ sf δ (3) where τ sf is a spin relaxation time in the charge island, and δ is an energy interval of a discrete level near the Fermi surface of the charge island.
【００１３】本発明では、図３に示すように、電荷島に
対して三つの強磁性電極を、それぞれトンネル接合を形
成するように配置した構成を持つ。この構成は、いわゆ
るＲＳＥＴ（例えばＩＥＥＥ Ｔｒａｎｓ． Ｍａｇ
ｎ． ２３， １１４２（１９８７）参照）に類似して
いるが、電極が強磁性体からなることさらにその機能が
大きく異なる。As shown in FIG. 3, the present invention has a configuration in which three ferromagnetic electrodes are arranged on a charge island so as to form a tunnel junction. This configuration is a so-called RSET (for example, IEEE Trans. Mag).
n. 23, 1142 (1987)), except that the electrode is made of a ferromagnetic material and the function thereof is greatly different.
【００１４】今、図３に示す構造において、ゲート電
極、ドレイン電極の磁化が反平行であるとし、ゲート−
ドレイン電極間に定電流を流すと、電荷島中には前述の
ように（３）式で表される化学ポテンシャルシフトΔμ
が生じ、ドレイン電極と同方向のスピン成分がより低い
化学ポテンシャルを持つ。今、この状態においてソース
−ドレイン電極間に、低いバイアス電圧をかけ、この際
の電流応答を考察する。図３に示す構成において電荷島
にスピン蓄積効果が生じている場合、ソース電極から電
荷島へ一つの電子をトンネルさせる際のエネルギーの変
化は、ソース電極とドレイン電極の磁化が平行であるか
反平行であるかによって異なり、以下のようにかける。 ＥＰ（ｎ）＝Ｅ（ｎ）＋Δμ／２ （反平行状態） （４） ＥＡＰ（ｎ）＝Ｅ（ｎ）−Δμ／２ （平行状態） （５） ここでＥ（ｎ）は、スピン蓄積効果が生じていない場合
に必要なソース電極から電荷島へ一つの電子をトンネル
させる際のエネルギーである。Now, in the structure shown in FIG. 3, it is assumed that the magnetizations of the gate electrode and the drain electrode are antiparallel,
When a constant current is applied between the drain electrodes, the chemical potential shift Δμ expressed by the equation (3) is generated in the charge island as described above.
Occurs, and the spin component in the same direction as the drain electrode has a lower chemical potential. Now, in this state, a low bias voltage is applied between the source and drain electrodes, and the current response at this time will be considered. In the configuration shown in FIG. 3, when a spin accumulation effect occurs on the charge island, the change in energy when one electron is tunneled from the source electrode to the charge island depends on whether the magnetization of the source electrode and the drain electrode is parallel or not. It depends on whether it is parallel or not, and is applied as follows. E P (n) = E ( n) + Δμ / 2 ( anti-parallel state) (4) E AP (n ) = E (n) -Δμ / 2 ( parallel state) (5) where E (n) is This is the energy required for tunneling one electron from the source electrode to the charged island when the spin accumulation effect does not occur.
【００１５】仮に理想的な場合として、絶対零度であ
り、かつソース電極の伝導電子のスピン偏極度が１００
％であることを仮定する。この場合、ソース−ドレイン
間電圧Ｖ、ゲート電圧Ｖｇに対する素子のスイッチング
特性は図４のように書ける。図４（ａ）は電荷島にスピ
ン蓄積効果が生じていない場合のスイッチング特性であ
る。図の実線はスイッチングの境界領域を示しており、
これよりＶ、Ｖｇが低い場合にはクーロンブロッケード
効果によりトンネル電流は流れず、素子はオフ状態とな
る。スピン蓄積効果が生じていない場合、ソース、ドレ
イン電極の磁化配列に対応したスイッチング特性の変化
は生じない。一方図４（ｂ）は、電荷島にスピン蓄積効
果が生じている場合である。図中の点線は、ソース、ド
レイン電極の磁化配列が平行である場合、破線は反平行
である場合のスイッチングの境界である。（４）、
（５）式で示されるように、Ｖ＝０では両者の間にΔμ
のシフトが生じている。図より明らかなように、ソー
ス、ドレイン電極の磁化配列の違いによって、スイッチ
ング境界のシフトが生じている。すなわち本発明のスピ
ン依存スイッチング素子においては、ソース−ドレイン
間電圧Ｖ、ゲート電圧Ｖｇに関して適切な動作点を選択
することにより、ソース、ドレイン電極の磁化配列の違
いを素子のオン、オフに対応させて検出することが可能
となる。従って、例えばソース電極のドレイン電極に対
する相対的な磁化方向を記憶情報に対応させることで、
記憶情報“１"、“０"を素子のオン、オフで判別するこ
とができる。[0015] As an ideal case, it is absolutely zero and the spin polarization of conduction electrons of the source electrode is 100 degrees.
%. In this case, the source - switching characteristics of the drain voltage V, the element with respect to the gate voltage V g can be written as Fig. FIG. 4A shows switching characteristics when the spin accumulation effect does not occur in the charge island. The solid line in the figure indicates the switching boundary region,
When V and Vg are lower than this, no tunnel current flows due to the Coulomb blockade effect, and the element is turned off. When the spin accumulation effect does not occur, no change in switching characteristics corresponding to the magnetization arrangement of the source and drain electrodes occurs. On the other hand, FIG. 4B shows a case where the charge island has a spin accumulation effect. The dotted line in the figure is the switching boundary when the magnetization arrangement of the source and drain electrodes is parallel, and the broken line is the switching boundary when the magnetization arrangement is antiparallel. (4),
As shown in equation (5), when V = 0, Δμ
Shift has occurred. As is clear from the figure, a shift of the switching boundary occurs due to the difference in the magnetization arrangement of the source and drain electrodes. That is, in the spin-dependent switching element of the present invention, by selecting an appropriate operating point for the source-drain voltage V and the gate voltage Vg , the difference in the magnetization arrangement of the source and drain electrodes corresponds to the on / off state of the element. And it can be detected. Therefore, for example, by associating the magnetization direction of the source electrode with respect to the drain electrode with the stored information,
The stored information "1" and "0" can be determined by turning on / off the element.
【００１６】[0016]
【発明の実施の形態】以下、本発明のスピン依存スイッ
チング素子の動作について図面を参照しつつ説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The operation of a spin-dependent switching element according to the present invention will be described below with reference to the drawings.
【００１７】図５は、電荷島に蓄積された電荷Ｑｅｘに
対するソース−ドレイン電極間のトンネル電流Ｉの変化
を模式的に示す。電荷島の電荷Ｑｅｘは、ゲート電圧Ｖ
ｇによって制御することが可能である。図中の曲線はそ
れぞれ異なるソース−ドレイン電極間のバイアス電圧Ｖ
に対応している。ここでは、理想的に絶対零度であり、
かつソース電極の伝導電子のスピン偏極度が１００％で
ある場合を示した。温度の効果、またスピン偏極度が有
限である場合の効果は本図より容易に推考することがで
きる。図５（ａ）は電荷島にスピン蓄積効果が生じてい
ない場合のＩ−Ｑｅｘ曲線である。バイアス電圧Ｖが十
分に低い場合には、トンネル電流はＱｅ ｘ ＝（２ｎ＋
１）ｅ／２（ｎは整数）近傍のみでしか流れない。図５
（ｂ）は、電荷島にスピン蓄積効果が生じている場合で
ある。この場合、各スピン成分に対して化学ポテンシャ
ルの差Δμが生じ、前述の（４），（５）式に示すよう
に一個の電子をトンネルさせるのに必要なエネルギーＥ
（ｎ）に差が生じる。これは、各スピン成分に対してＱ
ｅｘの値が異なることと実効的に等価である。図５
（ｂ）には、ソース、ドレイン電極の磁化配列が平行、
反平行のときのＩ−Ｑｅ ｘ曲線をそれぞれ点線と、破線
で示した。すなわち図中に示すように、バイアス電圧
Ｖ，ゲート電圧Ｖｇ ＯＮを与えたとき、磁化配列が平行
であれば電流値ＩＰが得られ、反平行であれば電流値は
ＩＡＰとなる。図から明らかなようにＩＡＰ〜０であ
り、ソース、ドレイン電極の磁化配列に依存したスイッ
チングが実現できる。[0017] Figure 5, the source to the charge Q ex accumulated in the charge island - shows the change in the tunneling current I between drain electrode schematically. The charge Q ex of the charge island is equal to the gate voltage V
It can be controlled by g . The curves in the figure represent the bias voltage V between different source-drain electrodes.
It corresponds to. Here, it is ideally absolute zero,
In addition, the case where the spin polarization of the conduction electrons of the source electrode is 100% is shown. The effect of the temperature and the effect when the spin polarization is finite can be easily inferred from FIG. FIG. 5A is an IQ ex curve when the spin accumulation effect does not occur in the charge island. When the bias voltage V is sufficiently low, the tunneling current Q e x = (2n +
1) It flows only in the vicinity of e / 2 (n is an integer). FIG.
(B) is a case where the spin accumulation effect has occurred in the charge island. In this case, a chemical potential difference Δμ is generated for each spin component, and the energy E required to tunnel one electron as shown in the above-mentioned equations (4) and (5).
A difference occurs in (n). This means that for each spin component, Q
This is effectively equivalent to a difference in the value of ex . FIG.
In (b), the magnetization arrangement of the source and drain electrodes is parallel,
And dotted the I-Q e x curve when antiparallel, respectively, indicated by broken lines. That is, as shown in the figure, when given bias voltage V, and the gate voltage V g ON, the magnetization sequence was obtained current value I P if parallel, the current value if the antiparallel becomes I AP. As is apparent from the figure, I AP ０0, and switching depending on the magnetization arrangement of the source and drain electrodes can be realized.
【００１８】図５（ｃ）は、ソース−ドレイン間に定電
流Ｉ０を流した場合の動作を示す。ゲート電圧Ｖｇ ＯＮ
を与えたとき、磁化配列が平行であればソース−ドレイ
ン間電圧はＶＰが得られ、反平行であればＶＡＰとな
る。従って、この場合ソース−ドレイン間電圧を定量的
に判別することにより、ソース、ドレイン電極の磁化配
列を判別することが可能となる。[0018] FIG. 5 (c), the source - shows the operation in passing a constant current I 0 between the drain. Gate voltage V g ON
When given, source if the magnetization arrangement is parallel - drain voltage V P is obtained, the V AP if antiparallel. Therefore, in this case, it is possible to determine the magnetization arrangement of the source and drain electrodes by quantitatively determining the source-drain voltage.
【００１９】本発明のスピン依存スイッチング素子を磁
気メモリセルに応用する場合には、セル選択が必要とな
る。この場合、図５（ｂ）、（ｃ）に示すように選択す
るセルのみＶｇ ＯＮを与え、非選択のセルには、磁化配
列にかかわらずトンネル電流が流れないゲート電圧Ｖｇ
ＯＦＦを与えればよい。さらに、Ｖｇ ＯＮを全てのセル
に与えた状態で、選択セルのみバイアス電圧Ｖを与えて
も良い。またＱｅｘは、電荷島に対して容量結合した第
２のゲート電極によっても制御できる。従って第２のゲ
ート電極の電位によってセル選択を行うこともできる。
この場合第２のゲート電極は強磁性体である必要はな
い。When the spin-dependent switching element of the present invention is applied to a magnetic memory cell, cell selection is required. In this case, as shown in FIGS. 5B and 5C, V g ON is applied only to the selected cell, and to the unselected cell, the gate voltage V g at which the tunnel current does not flow regardless of the magnetization arrangement.
OFF may be given. Further, the bias voltage V may be applied only to the selected cell while V g ON is applied to all the cells. Q ex can also be controlled by a second gate electrode capacitively coupled to the charge island. Therefore, cell selection can be performed by the potential of the second gate electrode.
In this case, the second gate electrode does not need to be a ferromagnetic material.
【００２０】本発明のスピン依存スイッチング素子の室
温動作を実現するためには、電荷島の静電容量が概ね１
×１０−１８Ｆ以下である必要がある。この静電容量の
値を実現するためには、その寸法を数ｎｍ以下とする必
要がある。このような微細寸法の電荷島を直接現在の微
細加工技術で作製するのは困難であり、成膜時に自己形
成されたナノクグラニュラー膜が最適である。ナノグラ
ニュラー膜としては、例えば、絶縁体と金属、半導体と
の同時気相成長により作製したもの、絶縁体基板上への
金属、半導体の初期成長過程における粒状成長を利用し
たもの、アモルファスの結晶化過程を利用したもの、混
晶型化合物半導体成長過程において、成分濃度を制御し
自己組織化させたもの等利用できる。なお、本発明のス
ピン依存スイッチング素子では、スイッチング機能を発
現させる電荷島部分は前述のように数ｎｍの寸法とする
必要があるが、ソース、ドレイン、ゲート電極部の寸法
は現在の微細加工技術で対応できる程度の大きさでもよ
い。従って、メモリセルに応用した場合でも、記録情報
の書き込み法、配線の構成法に従来公知の技術を利用す
ることが可能である。 （実施例１）図６は本発明の第一の実施形態を示す模式
図である。以下、本接合の作製法について述べる。まず
ポジ型レジストと電子線描画を用い、電荷島２０を規定
するパターンをＳＯＩ基板１４上に形成する。次に反応
性化学エッチングにより、レジストパターン以外のＳｉ
層をＳｉＯ２層に達するまでエッチングする。レジスト
除去後、酸素雰囲気中で昇温を行うと、電荷島２０とし
て規定された直方体のＳｉ周囲より酸化が進行し、最終
的には図６に示すように楕円体のＳｉ微粒子を取り囲む
ようにＳｉＯ２膜が成長する。ＳｉＯ２膜２２はトンネ
ル障壁としての役割を果たす。本実施例で得られたＳｉ
微粒子２１の大きさはおよそ８０ｎｍであった。ソース
電極、ドレイン電極にはＣｏを用い、保磁力差を付ける
ためゲート電極にはＮｉＦｅ合金を用いた。電子線描画
とリフトオフ法の組み合わせによって図示のパターンを
作製した。In order to realize the room-temperature operation of the spin-dependent switching element of the present invention, the capacitance of the charge island is approximately 1
× 10 −18 F or less. In order to realize this value of the capacitance, it is necessary to reduce its dimension to several nm or less. It is difficult to directly produce such finely sized charge islands using current microfabrication technology, and a nanogranular film self-formed at the time of film formation is optimal. Nano-granular films include, for example, those produced by simultaneous vapor phase growth of insulator, metal, and semiconductor, metal on insulator substrate, those utilizing granular growth in the initial growth process of semiconductor, amorphous crystallization process And those in which the concentration of components is controlled and self-organized in the growth process of the mixed crystal type compound semiconductor can be used. In the spin-dependent switching element according to the present invention, the charge island portion for exhibiting the switching function needs to have a size of several nm as described above. However, the dimensions of the source, drain and gate electrode portions are determined by the current fine processing technology. It may be of a size that can be handled by Therefore, even when applied to a memory cell, a conventionally known technique can be used for a method of writing recorded information and a method of configuring wiring. (Example 1) FIG. 6 is a schematic view showing a first embodiment of the present invention. Hereinafter, a method for producing the main junction will be described. First, a pattern defining the charge islands 20 is formed on the SOI substrate 14 using a positive resist and electron beam lithography. Next, by reactive chemical etching, Si
The layer is etched until it reaches the SiO 2 layer. When the temperature is increased in an oxygen atmosphere after the removal of the resist, the oxidation proceeds from around the rectangular parallelepiped Si defined as the charge islands 20 and finally surrounds the elliptical Si fine particles as shown in FIG. A SiO 2 film grows. The SiO 2 film 22 plays a role as a tunnel barrier. Si obtained in this example
The size of the fine particles 21 was about 80 nm. Co was used for the source electrode and the drain electrode, and a NiFe alloy was used for the gate electrode to provide a coercive force difference. The illustrated pattern was produced by a combination of electron beam drawing and a lift-off method.
【００２１】図７には本実施例の素子における、ソース
−ドレイン間電流のバイアス電圧依存性を示す。測定温
度は１２０ｍＫである。図中（ａ）の曲線は、紙面下向
きに１ｋＯｅの磁界を印加した後に磁界を取り除いた場
合のＩ−Ｖ特性、（ｂ）の曲線は、紙面下向きに１ｋ０
ｅの磁界を印加した後に、紙面上向きに１００Ｏｅの磁
界を印加し、その後磁界を取り除いた場合のＩ−Ｖ特性
である。（ｂ）の状態では、ソース、ドレイン電極の磁
化は紙面下向きにあり、一方ゲート電極の磁化は紙面上
向きにあることをスピン偏極走査型電子顕微鏡により確
認した。（ａ）、（ｂ）共に低バイアス側でクーロンギ
ャップを生じているが、（ｂ）の場合の方がより低いバ
イアス側で電流が立ち上がっている。この違いは、
（ｂ）ではゲート、ドレイン電極の磁化配置が反平行で
あるため、スピン蓄積効果により電荷島中に化学ポテン
シャルシフトが生じたことを示している。 （実施例２）図８は本発明の第２の実施形態を示す模式
図である。本実施例では、熱酸化Ｓｉ基板１５上にまず
ソース−ドレイン電極が繋がった形状のＣｏ膜のパター
ンを形成する。次に、ネガ型電子線レジストを塗布し、
間隙２１を形成したい部分に低めの露光量で電子線を照
射する。これによりレジストにはＶ字型の窪みが生じ
る。ここでレジストを残したままＡｒミリングを、窪み
の先端がＳｉＯ２膜に達するまで行う。ミリング終点の
検出は二次イオン質量分析法を用いて行った。これによ
り通常の電子線描画の解像度よりも小さな加工寸法の間
隙を形成することが可能である。断面ＴＥＭ観察により
得た間隙の最小幅は約５ｎｍであった。次に平均粒径１
５ｎｍのＳｉＯ２で被覆されたＳｉ微粒子を有機溶剤中
に分散させ、このコロイド溶液をスピンコートする。こ
れにより図示のようにソース−ドレイン間の間隙にＳｉ
微粒子が残留した構造を形成することができる。FIG. 7 shows the bias voltage dependence of the source-drain current in the device of this embodiment. The measurement temperature is 120 mK. In the figure, the curve (a) shows the IV characteristic when the magnetic field of 1 kOe is applied downward and then the magnetic field is removed, and the curve (b) shows the 1 kOe downward of the paper.
This is an IV characteristic in the case where a magnetic field of 100 Oe is applied upward in the drawing after the magnetic field of e is applied, and then the magnetic field is removed. In the state of (b), it was confirmed by a spin-polarized scanning electron microscope that the magnetization of the source and drain electrodes was downward in the drawing, while the magnetization of the gate electrode was upward in the drawing. In both cases (a) and (b), a Coulomb gap occurs on the low bias side, but in the case of (b), the current rises on the lower bias side. The difference is
(B) indicates that a chemical potential shift has occurred in the charge island due to the spin accumulation effect because the magnetization arrangement of the gate and drain electrodes is antiparallel. (Embodiment 2) FIG. 8 is a schematic view showing a second embodiment of the present invention. In this embodiment, first, a pattern of a Co film having a shape in which a source-drain electrode is connected is formed on a thermally oxidized Si substrate 15. Next, apply a negative type electron beam resist,
A portion where the gap 21 is to be formed is irradiated with an electron beam at a lower exposure dose. As a result, a V-shaped depression is formed in the resist. Here, Ar milling is performed with the resist remaining until the tip of the dent reaches the SiO 2 film. The end point of the milling was detected by using secondary ion mass spectrometry. As a result, it is possible to form a gap having a processing size smaller than the resolution of normal electron beam drawing. The minimum width of the gap obtained by cross-sectional TEM observation was about 5 nm. Next, average particle size 1
Si fine particles coated with 5 nm of SiO 2 are dispersed in an organic solvent, and this colloid solution is spin-coated. As a result, as shown in FIG.
A structure in which the fine particles remain can be formed.
【００２２】スピンコート後昇温処理により溶剤を脱離
させたのちに、ＳｉＯ２膜２２を形成する。その後、電
子線描画とリフトオフ法によりゲート電極を形成する。
ゲート電極には実施例１と同様にＮｉＦｅ合金を用い
た。After spin-coating, the solvent is eliminated by a temperature raising treatment, and then a SiO 2 film 22 is formed. Thereafter, a gate electrode is formed by electron beam lithography and a lift-off method.
A NiFe alloy was used for the gate electrode as in Example 1.
【００２３】本実施例で作製した素子について、実施例
１と同様の実験を行ったところ、４０Ｋでも磁化配列に
依存したクーロンギャップのシフトが観測された。 （実施例３）図８は本発明の第３の実施形態を示す模式
図である。本実施例では、熱酸化Ｓｉ基板１５上に膜厚
２ｎｍのアモルファスＳｉをＣＶＤ法により全面に堆積
する。次にこの基板を真空中で加熱処理すると、アモル
ファスＳｉは半球状の結晶粒を形成する。その後、その
表面にＳｉＯ２をパッシベートする。これにより図示の
ようにＳｉＯ２膜にＳｉ微粒子が二次元的に分散したナ
ノグラニュラー膜を作製した。断面ＴＥＭ観察により得
たＳｉ微粒子の大きさはは約３ｎｍであった。The same experiment as in Example 1 was performed on the device manufactured in this example, and a shift in Coulomb gap depending on the magnetization arrangement was observed even at 40K. (Embodiment 3) FIG. 8 is a schematic view showing a third embodiment of the present invention. In this embodiment, amorphous Si having a film thickness of 2 nm is deposited on the entire surface of the thermally oxidized Si substrate 15 by the CVD method. Next, when this substrate is heat-treated in a vacuum, the amorphous Si forms hemispherical crystal grains. Thereafter, the surface is passivated with SiO 2 . As a result, a nano-granular film in which Si fine particles were two-dimensionally dispersed in the SiO 2 film as shown in the figure was produced. The size of the Si fine particles obtained by cross-sectional TEM observation was about 3 nm.
【００２４】次に基板上全面に形成されたナノグラニュ
ラー膜に対して加工を行う。まずポジ型レジストと電子
線描画により、電荷島を規定する矩形をパターンを形成
する。本実施例でのパターンは８０ｎｍ角の正方形であ
り、その中には約２５０個のＳｉ微粒子が含まれてい
る。パターン形成後、基板のＳｉＯ２に達するまでエッ
チングを行い、さらにエッチング後レジストを残したま
まＣｏ膜を成膜する。成膜後レジストを剥離することで
ゲート電極１３のパターンが完成する。ゲート電極には
実施例１と同様にＮｉＦｅ合金を用い、電子線描画とリ
フトオフ法によりパターンを形成した。この素子につい
て実施例１と同様の実験を行ったところ、室温でも磁化
配列に依存したクーロンギャップのシフトが観測され
た。Next, the nano-granular film formed on the entire surface of the substrate is processed. First, a pattern defining a rectangle defining a charge island is formed by a positive resist and electron beam lithography. The pattern in this embodiment is a square of 80 nm square, which contains about 250 Si fine particles. After the pattern formation, etching is performed until the substrate reaches SiO 2 , and a Co film is formed with the resist remaining after the etching. By removing the resist after the film formation, the pattern of the gate electrode 13 is completed. A NiFe alloy was used for the gate electrode as in Example 1, and a pattern was formed by electron beam lithography and a lift-off method. When an experiment similar to that of Example 1 was performed on this device, a shift in Coulomb gap depending on the magnetization arrangement was observed even at room temperature.
【００２５】[0025]
【発明の効果】以上詳述したように、本発明のスピン依
存スイッチング素子では、ゲート電極とドレイン電極の
磁化配列を反映したスイッチング機能を室温で得ること
ができる。従って、本発明の素子を磁気メモリセルに応
用した場合、強磁性トンネル効果を用いたセル場合に比
べ、記録情報に対する読み出し出力差を大きく得ること
ができ、メモリセルとして安定な動作が可能となる。さ
らに、素子自体にスイッチング機能を有しているため、
セル選択用の半導体トランジスタが不要となり、一層の
高集積化が期待できる。As described in detail above, in the spin-dependent switching element of the present invention, a switching function reflecting the magnetization arrangement of the gate electrode and the drain electrode can be obtained at room temperature. Therefore, when the element of the present invention is applied to a magnetic memory cell, a larger read output difference with respect to recorded information can be obtained as compared to a cell using the ferromagnetic tunnel effect, and a stable operation as a memory cell becomes possible. . Furthermore, since the element itself has a switching function,
A semiconductor transistor for cell selection becomes unnecessary, and higher integration can be expected.
【図１】非磁性体からなる電荷島を用いた強磁性単電子
トランジスタの模式図と等価回路である。FIG. 1 is a schematic diagram and an equivalent circuit of a ferromagnetic single-electron transistor using a charge island made of a nonmagnetic material.
【図２】スピン蓄積効果の説明図である。FIG. 2 is an explanatory diagram of a spin accumulation effect.
【図３】本発明のスピン依存スイッチング素子の模式図
と等価回路である。FIG. 3 is a schematic diagram and an equivalent circuit of a spin-dependent switching element of the present invention.
【図４】本発明のスピン依存スイッチング素子の動作原
理を模式的に示す図である。FIG. 4 is a diagram schematically showing the operation principle of the spin-dependent switching element of the present invention.
【図５】本発明のスピン依存スイッチング素子の動作を
模式的に示す図である。FIG. 5 is a diagram schematically showing the operation of the spin-dependent switching element of the present invention.
【図６】本発明のスピン依存スイッチング素子の第１の
実施形態を模式的に示した図である。FIG. 6 is a diagram schematically showing a first embodiment of the spin-dependent switching element of the present invention.
【図７】本発明のスピン依存スイッチング素子の第１の
実施形態におけるＩ−Ｖ特性を示した図である。FIG. 7 is a diagram showing IV characteristics of the spin-dependent switching element according to the first embodiment of the present invention.
【図８】本発明のスピン依存スイッチング素子の第２の
実施形態を模式的に示した図である。FIG. 8 is a diagram schematically showing a second embodiment of the spin-dependent switching element of the present invention.
【図９】本発明のスピン依存スイッチング素子の第３の
実施形態を模式的に示した図である。FIG. 9 is a diagram schematically showing a spin-dependent switching element according to a third embodiment of the present invention.
１０．．．．．電荷島 １１．．．．．ソース電極 １２．．．．．ドレイン電極 １３．．．．．ゲート電極 １４．．．．．ＳＯＩ基板 １５．．．．．熱酸化Ｓｉ基板 ２１．．．．．間隙 ２２．．．．．ＳｉＯ２膜10. . . . . Charge island 11. . . . . Source electrode 12. . . . . Drain electrode 13. . . . . Gate electrode 14. . . . . SOI substrate 15. . . . . Thermally oxidized Si substrate 21. . . . . Gap 22. . . . . SiO 2 film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 好昭 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 Ｆターム(参考） 5F083 ER22 FR05 FZ01 FZ10 GA05 GA09 HA02 JA31 5F102 FB10 GJ10 GT01 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Yoshiaki Saito 1st address, Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa F-term in Toshiba R & D Center (reference) 5F083 ER22 FR05 FZ01 FZ10 GA05 GA09 HA02 JA31 5F102 FB10 GJ10 GT01
Claims (5)
体からなるドレイン電極と、強磁性体からなるゲート電
極と、前記三つの電極間に２重以上のトンネル接合を形
成されるように配置された微小な電荷島とを備え、各ト
ンネル接合の接合抵抗Ｒが、電子の電荷をｅ、プランク
定数をｈとするときＲ＞ｈ／４ｅ２を満足し、かつ前記
導電体を介して各電極間にトンネル電流を流したとき前
記非磁性体内でのスピン緩和時間がトンネル時間よりも
長いことを満足するように構成されているものであっ
て、前記ゲート、ドレイン電極の磁化方向が反平行であ
って、かつゲート−ドレイン間にトンネル電流が流れて
いる場合に、前記ソース、ドレイン電極間のトンネルコ
ンダクタンスが前記ソース、ドレイン電極の磁化配列に
依存して変化することを特徴とするスピン依存スイッチ
ング素子。A ferromagnetic source electrode, a ferromagnetic drain electrode, a ferromagnetic gate electrode, and a double or more tunnel junction formed between the three electrodes. And a small charge island disposed therein, wherein the junction resistance R of each tunnel junction satisfies R> h / 4e 2 when the electron charge is e and the Planck constant is h, and The structure is such that when a tunnel current is passed between the electrodes, the spin relaxation time in the nonmagnetic material is longer than the tunnel time, and the magnetization directions of the gate and drain electrodes are opposite. When parallel and a tunnel current flows between the gate and the drain, the tunnel conductance between the source and drain electrodes changes depending on the magnetization arrangement of the source and drain electrodes. Spin-dependent switching element characterized.
体からなるドレイン電極と、強磁性体からなるゲート電
極と、前記三つの電極間に２重以上のトンネル接合を形
成されるように配置された微小な電荷島とを備え、各ト
ンネル接合の接合抵抗Ｒが、電子の電荷をｅ、プランク
定数をｈとするときＲ＞ｈ／４ｅ２を満足し、かつ前記
導電体を介して各電極間にトンネル電流を流したとき前
記非磁性体内でのスピン緩和時間がトンネル時間よりも
長いことを満足するように構成されているものであっ
て、前記ゲート、ドレイン電極にトンネル電流が流れて
いるおり、前記ソース、ドレイン電極の磁化配列が平行
である場合に、前記ソース、ドレイン電極間のトンネル
コンダクタンスが前記ゲート、ドレイン電極の磁化配列
に依存して変化することを特徴とするスピン依存スイッ
チング素子。2. A ferromagnetic source electrode, a ferromagnetic drain electrode, a ferromagnetic gate electrode, and at least two tunnel junctions formed between the three electrodes. And a small charge island disposed therein, wherein the junction resistance R of each tunnel junction satisfies R> h / 4e 2 when the electron charge is e and the Planck constant is h, and When a tunnel current is passed between the electrodes, the spin relaxation time in the non-magnetic material is configured to satisfy that it is longer than the tunnel time, and a tunnel current flows through the gate and drain electrodes. When the magnetization arrangements of the source and drain electrodes are parallel, the tunnel conductance between the source and drain electrodes changes depending on the magnetization arrangement of the gate and drain electrodes. Spin-dependent switching element characterized and.
ング素子において、前記ソース、ドレイン電極間のトン
ネルコンダクタンスの変化を、ソース、ドレイン電極間
に一定のバイアス電圧を与えた際の電流変化として読み
出すことを特徴とするスピン依存スイッチング素子。3. The spin-dependent switching element according to claim 1, wherein a change in tunnel conductance between said source and drain electrodes is read out as a current change when a constant bias voltage is applied between said source and drain electrodes. A spin-dependent switching element, characterized in that:
ング素子において、前記ソース、ドレイン電極間のトン
ネルコンダクタンスの変化を、ソース、ドレイン電極間
に一定電流を与えた際の電圧変化として読み出すことを
特徴とするスピン依存スイッチング素子。4. The spin-dependent switching element according to claim 1, wherein a change in the tunnel conductance between the source and drain electrodes is read out as a voltage change when a constant current is applied between the source and drain electrodes. Characterized spin-dependent switching element.
スイッチング素子において、前記電荷島に容量結合した
第２のゲート電極を備えることを特徴とするスピン依存
スイッチング素子。5. The spin-dependent switching element according to claim 1, further comprising a second gate electrode capacitively coupled to the charge island.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26910699A JP3566148B2 (en) | 1999-09-22 | 1999-09-22 | Spin-dependent switching element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26910699A JP3566148B2 (en) | 1999-09-22 | 1999-09-22 | Spin-dependent switching element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001093274A true JP2001093274A (en) | 2001-04-06 |
| JP3566148B2 JP3566148B2 (en) | 2004-09-15 |
Family
ID=17467764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26910699A Expired - Fee Related JP3566148B2 (en) | 1999-09-22 | 1999-09-22 | Spin-dependent switching element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3566148B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078185A (en) * | 2001-09-03 | 2003-03-14 | Nec Corp | Ferromagnetic tunnel junction and method for manufacturing the same and magnetic memory using the same |
| WO2004079827A1 (en) * | 2003-03-07 | 2004-09-16 | Japan Science And Technology Agency | Field-effect transistor with spin-dependent transmission characteristic and nonvolatile memory using same |
| WO2005104240A1 (en) * | 2004-04-27 | 2005-11-03 | Agency For Science, Technology And Research | Magneto-electric field effect transistor for spintronic applications |
| US7042036B2 (en) * | 2004-08-05 | 2006-05-09 | The University Of Chicago | Magnetic memory using single domain switching by direct current |
| JP2007165786A (en) * | 2005-12-16 | 2007-06-28 | Toshiba Corp | Field-effect transistor, integrated circuit, and memory |
| EP1830410A1 (en) * | 2006-02-24 | 2007-09-05 | Hitachi, Ltd. | Single-charge tunnelling device |
| JP2011071395A (en) * | 2009-09-28 | 2011-04-07 | Nippon Telegr & Teleph Corp <Ntt> | Spin polarized carrier generation element, and method of generating spin polarized carrier |
| WO2012008555A1 (en) * | 2010-07-14 | 2012-01-19 | Sharp Kabushiki Kaisha | Colloidal-processed silicon particle devices and methods for forming colloidal-processed silicon particle devices |
| CN106449739A (en) * | 2016-10-19 | 2017-02-22 | 中国人民解放军国防科学技术大学 | Single electron spin filter and single electron spin filtering method based on quantum dots |
-
1999
- 1999-09-22 JP JP26910699A patent/JP3566148B2/en not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078185A (en) * | 2001-09-03 | 2003-03-14 | Nec Corp | Ferromagnetic tunnel junction and method for manufacturing the same and magnetic memory using the same |
| WO2004079827A1 (en) * | 2003-03-07 | 2004-09-16 | Japan Science And Technology Agency | Field-effect transistor with spin-dependent transmission characteristic and nonvolatile memory using same |
| US8097909B2 (en) | 2003-03-07 | 2012-01-17 | Japan Science And Technology Agency | Field-effect transistor with spin-dependent transmission characteristics and non-volatile memory using the same |
| US7528428B2 (en) | 2003-03-07 | 2009-05-05 | Japan Science And Technology Agency | Field-effect transistor with spin-dependent transmission characteristics and non-volatile memory using the same |
| US7960757B2 (en) | 2004-04-27 | 2011-06-14 | Agency For Science, Technology And Research | Magneto-electric field effect transistor for spintronic applications |
| WO2005104240A1 (en) * | 2004-04-27 | 2005-11-03 | Agency For Science, Technology And Research | Magneto-electric field effect transistor for spintronic applications |
| US7042036B2 (en) * | 2004-08-05 | 2006-05-09 | The University Of Chicago | Magnetic memory using single domain switching by direct current |
| JP2007165786A (en) * | 2005-12-16 | 2007-06-28 | Toshiba Corp | Field-effect transistor, integrated circuit, and memory |
| JP4599285B2 (en) * | 2005-12-16 | 2010-12-15 | 株式会社東芝 | Field effect transistor, integrated circuit, and memory |
| US7893426B2 (en) * | 2006-02-24 | 2011-02-22 | Hitachi Limited | Single-charge tunnelling device |
| EP1830410A1 (en) * | 2006-02-24 | 2007-09-05 | Hitachi, Ltd. | Single-charge tunnelling device |
| CN101026188B (en) * | 2006-02-24 | 2012-08-15 | 株式会社日立制作所 | Single-charge tunnelling device |
| US8383432B2 (en) | 2008-08-07 | 2013-02-26 | Sharp Laboratories Of America, Inc. | Colloidal-processed silicon particle device |
| JP2011071395A (en) * | 2009-09-28 | 2011-04-07 | Nippon Telegr & Teleph Corp <Ntt> | Spin polarized carrier generation element, and method of generating spin polarized carrier |
| WO2012008555A1 (en) * | 2010-07-14 | 2012-01-19 | Sharp Kabushiki Kaisha | Colloidal-processed silicon particle devices and methods for forming colloidal-processed silicon particle devices |
| CN106449739A (en) * | 2016-10-19 | 2017-02-22 | 中国人民解放军国防科学技术大学 | Single electron spin filter and single electron spin filtering method based on quantum dots |
| CN106449739B (en) * | 2016-10-19 | 2023-09-12 | 中国人民解放军国防科学技术大学 | Single electron spin filter based on quantum dots and single electron spin filtering method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3566148B2 (en) | 2004-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW546648B (en) | Spin switch and magnetic storage element using the same | |
| JP6063381B2 (en) | Writable magnetic element | |
| US8416618B2 (en) | Writable magnetic memory element | |
| US7283386B2 (en) | Voltage-controlled magnetization reversal writing type magnetic random access memory device and method of writing and reading information using the same | |
| US20180301266A1 (en) | Magnetic structures having dusting layer | |
| US8482968B2 (en) | Non-volatile magnetic tunnel junction transistor | |
| US8217438B2 (en) | Spin memory and spin FET | |
| JP4919682B2 (en) | Conductive control device | |
| Wang et al. | Nonvolatile spintronics: perspectives on instant-on nonvolatile nanoelectronic systems | |
| CN106449739B (en) | Single electron spin filter based on quantum dots and single electron spin filtering method | |
| JP3258241B2 (en) | Single electron control magnetoresistive element | |
| JP3566531B2 (en) | Magnetic device | |
| JP3566148B2 (en) | Spin-dependent switching element | |
| WO2023082456A1 (en) | Magnetization reversal device based on orbital transfer torque and implementation method therefor | |
| US9355698B2 (en) | Memory and logic device and methods for performing thereof | |
| Shirakashi et al. | Ferromagnetic ultra-small tunnel junction devices fabricated by scanning probe microscope (SPM) local oxidation | |
| WO2022021344A1 (en) | Magnetic random access memory and device, and read-write control method | |
| JP5058236B2 (en) | Spin memory | |
| Yin et al. | New magnetic nanodot memory with FePt nanodots | |
| JP3436779B2 (en) | Single electron tunneling device | |
| JP2002124717A (en) | Magnetoresistance effect element, its manufacturing method, and magnetic thin film memory using the magnetoresistance effect element | |
| Tomoda et al. | Magnetoresistance properties of planar-type tunnel junctions with ferromagnetic nanogap system fabricated by electromigration method | |
| Yin et al. | New magnetic flash memory with FePt magnetic floating gate | |
| WO2004114415A1 (en) | Surface spintronics device | |
| JP2000114508A (en) | Single electron tunneling element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040609 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |