JP2001092371A - Manufacturing method of electrooptical device - Google Patents
Manufacturing method of electrooptical deviceInfo
- Publication number
- JP2001092371A JP2001092371A JP26853099A JP26853099A JP2001092371A JP 2001092371 A JP2001092371 A JP 2001092371A JP 26853099 A JP26853099 A JP 26853099A JP 26853099 A JP26853099 A JP 26853099A JP 2001092371 A JP2001092371 A JP 2001092371A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- conductor pattern
- electrode
- wiring
- static elimination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は電気光学装置の製造
方法に係り、特に、製造工程中における静電気に起因す
る障害を防止する技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an electro-optical device, and more particularly to a technique for preventing a failure caused by static electricity in a manufacturing process.
【０００２】[0002]
【従来の技術】一般に、液晶表示パネルを有する液晶装
置などの電気光学装置においては、電気光学物質に所定
の電界を印加するための電極パターンを基板の表面上に
備えている。例えば、液晶装置においては、液晶セルを
構成する２枚の透明基板の表面上に所定の電極パターン
が形成され、この電極パターン上に保護膜及び配向膜が
積層される。また、必要に応じてカラーフィルタなどが
形成される場合もある。2. Description of the Related Art Generally, in an electro-optical device such as a liquid crystal device having a liquid crystal display panel, an electrode pattern for applying a predetermined electric field to an electro-optical material is provided on a surface of a substrate. For example, in a liquid crystal device, a predetermined electrode pattern is formed on the surfaces of two transparent substrates constituting a liquid crystal cell, and a protective film and an alignment film are laminated on this electrode pattern. Further, a color filter or the like may be formed as needed.
【０００３】図５は、従来のパッシブマトリクス型の液
晶装置を構成する一方の透明基板上の電極パターン１０
を模式的に示す概略平面図である。この電極パターン１
０は液晶セルを構成するパネル基板よりも大きな母基板
上のパネル予定領域１０Ａ内に形成される。電極パター
ン１０は、ストライプ状に形成され、相互に並列した複
数の電極部１１と、各電極部１１の一端部から引き出さ
れる配線部１２とを備えている。また、パネル予定領域
１０Ａの外部には、複数の配線部１２のそれぞれにおけ
る先端部１２ａに対して僅かな間隔を隔てて対向する複
数の除電分岐部２１を有する除電パターン２０（静電保
護用パターン）が形成されている。配線部１２の先端部
１２ａはパネル予定領域１０Ａの外側に配置され、その
結果、配線部１２と除電分岐部２１との対向部もまたパ
ネル予定領域１０Ａの外側に設定されている。FIG. 5 shows an electrode pattern 10 on one transparent substrate constituting a conventional passive matrix type liquid crystal device.
It is a schematic plan view which shows typically. This electrode pattern 1
0 is formed in a panel scheduled region 10A on a mother substrate larger than the panel substrate constituting the liquid crystal cell. The electrode pattern 10 includes a plurality of electrode portions 11 formed in a stripe shape and arranged in parallel with each other, and a wiring portion 12 drawn from one end of each electrode portion 11. Further, outside the panel scheduled region 10A, a static elimination pattern 20 (electrostatic protection pattern) having a plurality of static elimination branch portions 21 opposed to the tip 12a of each of the plurality of wiring portions 12 at a slight distance from each other. ) Is formed. The distal end portion 12a of the wiring portion 12 is arranged outside the planned panel region 10A. As a result, the facing portion between the wiring portion 12 and the charge eliminating branch portion 21 is also set outside the planned panel region 10A.
【０００４】除電パターン２０は、電極パターン１０が
帯電し、その帯電量が電極パターン１０内において放電
（スパーク）を発生させるほどに高まる前に、配線部１
２の先端部１２ａと除電分岐部２１との間において放電
を発生させることによって、製造工程中における静電気
により電極間や配線間にスパークが発生し、損傷を受け
ることを防止するために設けられているものである。[0006] The charge removing pattern 20 forms the wiring portion 1 before the electrode pattern 10 is charged and the amount of charge increases so much as to generate a discharge (spark) in the electrode pattern 10.
2 is provided in order to prevent a spark from being generated between the electrodes and wiring due to static electricity during the manufacturing process and causing damage between the electrodes and the wiring by generating a discharge between the distal end portion 12a and the charge removing branch portion 21. Is what it is.
【０００５】上記のように電極パターン１０及び除電パ
ターン２０が形成された母基板は、もう一方の母基板に
対して図示しないシール材を介して貼り合わせられ、そ
のシール材の内側には液晶が注入される。この製造工程
において、図示の母基板は途中段階にて図５に示すパネ
ル予定領域１０Ａに沿って分離される。したがって、最
終的には、上記除電パターン２０は配線部１２の先端部
１２ａとともに除去される。The mother board on which the electrode pattern 10 and the charge eliminating pattern 20 are formed as described above is bonded to another mother board via a sealing material (not shown), and a liquid crystal is provided inside the sealing material. Injected. In this manufacturing process, the illustrated mother substrate is separated at an intermediate stage along the planned panel region 10A shown in FIG. Therefore, finally, the charge removing pattern 20 is removed together with the tip 12 a of the wiring portion 12.
【０００６】[0006]
【発明が解決しようとする課題】ところで、上記液晶装
置において、液晶パネル自体に駆動ドライバ回路を内蔵
したドライバＩＣなどの集積回路チップを搭載するＣＯ
Ｇ(Chip On Glass)構造を採用する場合がある。特に、
近年の携帯機器の小型化に伴って駆動回路を含めた液晶
装置の小型化が要求されるようになってきており、ＣＯ
Ｇ構造を採用する機会は増加している。しかしながら、
このＣＯＧ構造を有する液晶装置を製造する場合、電極
パターンの配線部の先端に設けられた接続端子を、集積
回路チップの狭ピッチの端子配列に合わせて配列させな
ければならないため、この配線部の先に上述のような除
電パターンを形成することは構造上困難であり、また、
チップ実装部の下に導体パターンを形成することは電気
的にも問題がある。By the way, in the above-mentioned liquid crystal device, the liquid crystal panel mounts an integrated circuit chip such as a driver IC having a built-in drive driver circuit on the liquid crystal panel itself.
In some cases, a G (Chip On Glass) structure is adopted. In particular,
With the recent miniaturization of portable devices, miniaturization of liquid crystal devices including drive circuits has been required, and CO
Opportunities to adopt the G structure are increasing. However,
When manufacturing a liquid crystal device having this COG structure, the connection terminals provided at the tips of the wiring portions of the electrode pattern must be arranged in accordance with the narrow pitch terminal arrangement of the integrated circuit chip. It is structurally difficult to first form the above-described static elimination pattern,
Forming a conductor pattern under the chip mounting portion has an electrical problem.
【０００７】そこで本発明は上記問題点を解決するもの
であり、その課題は、ＣＯＧ構造を有する液晶装置に対
しても十分な除電効果を得ることのできる静電対策を施
した製造方法を提供することにある。Accordingly, the present invention is to solve the above-mentioned problem, and an object of the present invention is to provide a manufacturing method in which a countermeasure against static electricity is provided which can obtain a sufficient static electricity removing effect even for a liquid crystal device having a COG structure. Is to do.
【０００８】[0008]
【課題を解決するための手段】上記課題を解決するため
に本発明の電気光学装置の製造方法は、電気光学物質に
電解を印加するための電極部、及び該電極部の一端部か
ら引き出された配線部を有する第１の導体パターンを基
板上に形成する電気光学装置の製造方法であり、前導体
パターンの前記一端部以外の部分において前記導体パタ
ーンと接続するように、或いは前記導体パターンと所定
間隔離した位置に、除電用の第２の導体パターンを形成
することを特徴とする電気光学装置の製造方法。According to the present invention, there is provided a method for manufacturing an electro-optical device, comprising: an electrode portion for applying electrolysis to an electro-optical material; and an electrode portion drawn from one end of the electrode portion. Forming a first conductor pattern having a wiring portion on a substrate, wherein the first conductor pattern is connected to the conductor pattern at a portion other than the one end of the front conductor pattern, or A method for manufacturing an electro-optical device, comprising forming a second conductive pattern for static elimination at a position separated by a predetermined distance.
【０００９】この発明によれば、前導体パターンの前記
一端部以外の部分において前記導体パターンと接続する
ように、或いは前記導体パターンと所定間隔離した位置
に、除電用の第２の導体パターンを形成することによ
り、配線部や実装部のパターン構造に支障を与えること
なく除電用のパターンを形成できるので、電極パターン
の設計の自由度を高めることができる。特に、半導体チ
ップを基板上に直接実装するＣＯＧ構造を有する電気光
学装置である場合には、半導体チップ実装部に除電用の
パターンを設けることができないが、本発明によれば支
障なく除電パターンを形成し、十分な静電気対策をとる
ことが可能になる。According to the present invention, the second conductor pattern for static elimination is connected to the conductor pattern at a portion other than the one end of the front conductor pattern or at a position separated from the conductor pattern by a predetermined distance. By forming such a pattern, a pattern for static elimination can be formed without disturbing the pattern structure of the wiring portion and the mounting portion, so that the degree of freedom in designing the electrode pattern can be increased. In particular, in the case of an electro-optical device having a COG structure in which a semiconductor chip is directly mounted on a substrate, a pattern for static elimination cannot be provided in the semiconductor chip mounting portion. It is possible to take sufficient measures against static electricity.
【００１０】本発明において、前記配線部の先端には前
記基板上に実装される半導体チップに接続される接続端
子部が形成されることが好ましい。In the present invention, it is preferable that a connection terminal portion connected to a semiconductor chip mounted on the substrate is formed at an end of the wiring portion.
【００１１】本発明において、前記第１の導体パターン
及び前記第２の導体パターンは各々が対向するように形
成され、その対向部分においては前記第１の導体パター
ン、又は前記第２の導体パターンの少なくとも一方が先
細となっていると好ましい。In the present invention, the first conductor pattern and the second conductor pattern are formed so as to oppose each other, and at the opposing portion, the first conductor pattern or the second conductor pattern is formed. Preferably, at least one is tapered.
【００１２】この発明によれば、第１の導体パターンと
除電用の第２の導体パターンとが所定間隔を以って対向
配置されている場合、両者の対向端部のうち少なくとも
一方が先細形状になっていることによって、この対向部
分において放電部位が限定され、放電が容易に発生する
ようになるので、電極パターンの他の部位において放電
が発生することを防止することができる。特に、本発明
の場合、第１の導体パターンの外縁部のうち、配線部が
引き出された一端部以外の外縁部に対向して除電用の第
２の導体パターンが設けられているので、対向部分にお
ける第１及び第２の導体パターンのパターン形状をより
自由に設計することができるので、上述の先細形状も容
易に形成することができる。According to the present invention, when the first conductor pattern and the second conductor pattern for static elimination are opposed to each other at a predetermined interval, at least one of the opposing end portions has a tapered shape. In this case, the discharge portion is limited in the facing portion, and the discharge is easily generated. Therefore, it is possible to prevent the discharge from being generated in another portion of the electrode pattern. In particular, in the case of the present invention, the second conductor pattern for static elimination is provided facing the outer edge of the first conductor pattern other than the one end from which the wiring portion is drawn out. Since the pattern shapes of the first and second conductor patterns in the portion can be more freely designed, the above-mentioned tapered shape can be easily formed.
【００１３】本発明において、第１の導体パターンは、
前記対向部分におけるパターン幅が前記電極部より細く
形成されると好ましい。In the present invention, the first conductor pattern is
It is preferable that the pattern width in the facing portion is formed smaller than the electrode portion.
【００１４】この発明によれば、第１の導体パターンに
おける除電用の第２の導体パターンに対向する部分のパ
ターン幅は電極パターンの構造によって定まるが、除電
用の第２の導体パターンに対向する部分を電極部よりも
細幅に形成することによって、第１の導体パターンのパ
ターン形状に影響されることなく放電を容易に発生させ
ることができる。特に、本発明の場合、第１の導体パタ
ーンの外縁部のうち、配線部が引き出された一端部以外
の外縁部に除電用の第２の導体パターンが設けられてい
るので、第１の導体パターン除電用の第２の導体パター
ンの対向部分におけるパターン形状をより自由に設計す
ることができる。そのため、上述の細幅形状も容易に形
成することができる。According to the present invention, the pattern width of the portion of the first conductor pattern facing the second conductive pattern for static elimination is determined by the structure of the electrode pattern, but is opposed to the second conductor pattern for static elimination. By forming the portion to be narrower than the electrode portion, discharge can be easily generated without being affected by the pattern shape of the first conductor pattern. In particular, in the case of the present invention, since the second conductor pattern for static elimination is provided at the outer edge of the first conductor pattern other than the one end from which the wiring portion is drawn out, the first conductor pattern is provided. It is possible to more freely design a pattern shape in a portion facing the second conductor pattern for pattern static elimination. Therefore, the above-described narrow width shape can be easily formed.
【００１５】本発明において、前記第２の導体パターン
を切り離す工程を有することを特徴とする。In the present invention, the method further comprises a step of separating the second conductor pattern.
【００１６】この発明によれば、前記第２の導体パター
ンを切り離す工程を有するため、電気光学装置には除電
用の第２の導体パターンが残存しないので、除電用パタ
ーンの残存による電気的影響を回避することができると
ともに、除電用パターンをより自由に、且つ、効果的な
パターン形状に構成することができる。According to the present invention, since the step of separating the second conductor pattern is included, the second conductor pattern for static elimination does not remain in the electro-optical device. This can be avoided and the charge eliminating pattern can be configured more freely and in an effective pattern shape.
【００１７】なお、上記各発明においては、上記の第１
の導体パターンにはストライプ状の電極部を複数並列形
成し、この電極部の一端部から前記配線部が引き出され
るように構成され、前記除電用の第２の導体パターン
は、前記電極部における前記一端部とは反対側の他端部
に導電接続し、或いは、対向配置されるように構成する
ことが望ましい。この手段によれば、ストライプ状の電
極部の一端部には配線部が引き出され、他端部には除電
パターンが配置されているので、電極パターンを大きく
変更することなく、除電用の導体パターンを機能させる
ことが可能になる。In each of the above-mentioned inventions, the above-mentioned first aspect is used.
A plurality of stripe-shaped electrode portions are formed in parallel on the conductor pattern, and the wiring portion is drawn out from one end of the electrode portion, and the second conductor pattern for static elimination is provided in the electrode portion. It is desirable to be configured so as to be conductively connected to the other end opposite to the one end, or to be arranged to face the other end. According to this means, the wiring portion is drawn out at one end of the stripe-shaped electrode portion, and the static elimination pattern is arranged at the other end, so that the conductor pattern for static elimination can be used without largely changing the electrode pattern. Can function.
【００１８】[0018]
【発明の実施の形態】次に、添付図面を参照して本発明
に係る電気光学装置の実施形態について詳細に説明す
る。以下に示す実施形態は、いずれもパッシブマトリク
ス型の液晶パネルを有する液晶装置に関するものである
が、本発明はその他の種々の形式の液晶装置にも適用可
能であり、また、プラズマディスプレイやエレクトロル
ミネッセンスディスプレイ装置などの種々の電気光学装
置にも適用可能なものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of an electro-optical device according to the present invention will be described in detail with reference to the accompanying drawings. Each of the embodiments described below relates to a liquid crystal device having a passive matrix type liquid crystal panel. However, the present invention can be applied to other various types of liquid crystal devices, and further includes a plasma display and an electroluminescence. The present invention is also applicable to various electro-optical devices such as a display device.
【００１９】図１は本実施形態の液晶装置における母基
板上の電極パターンを示す模式的な平面図である。ま
た、図２は、複数のパネル予定領域を含む母基板１００
の全体の平面構造の例を示す平面図である。母基板１０
０は通常、縦横に３以上のパネル予定領域３０Ａを配列
させたものであるが、図２においては図示の便宜上、４
つのパネル予定領域３０Ａを含む母基板として描いてあ
る。また、母基板としては、単一のパネル予定領域のみ
を有し、当該パネル予定領域の外側に若干の周囲領域を
備えたものであっても構わない。FIG. 1 is a schematic plan view showing an electrode pattern on a mother substrate in the liquid crystal device of the present embodiment. FIG. 2 shows a mother substrate 100 including a plurality of panel scheduled regions.
FIG. 4 is a plan view showing an example of the entire planar structure of FIG. Mother board 10
0 indicates that three or more planned panel areas 30A are arranged vertically and horizontally, but in FIG.
It is drawn as a mother substrate including one panel scheduled region 30A. Further, the mother board may have only a single panel scheduled area, and may have a slight peripheral area outside the panel scheduled area.
【００２０】各パネル予定領域３０Ａにおいては、スト
ライプ状に並列形成された複数の電極部３１と、これら
の電極部３１のそれぞれから引き出された複数の配線部
３２とを有する導体パターン３０が形成されている。導
体パターン３０において、配線部３２の先端部は接続端
子３２ａとなっており、パネル予定領域３０Ａの端部に
設定された図示一点鎖線で示す外部接続部３３内に所定
の配列態様で形成されている。外部接続部３３内に配列
された複数の接続端子３２ａには、公知の異方性導電フ
ィルム（ＡＣＦ）を介して、駆動ドライバＩＣなどの集
積回路チップが実装される。また、外部接続部３３内に
は上記配線部３２には導電接続されていない外部端子３
４も形成されている。この外部端子３４は、上記の集積
回路チップと、パネル端部に接続されるフレキシブル配
線基板などの配線部材とを導通させるためのものであ
る。In each panel scheduled region 30A, a conductor pattern 30 having a plurality of electrode portions 31 formed in parallel in a stripe shape and a plurality of wiring portions 32 drawn from each of these electrode portions 31 is formed. ing. In the conductor pattern 30, the distal end of the wiring portion 32 is a connection terminal 32a, and is formed in a predetermined arrangement in an external connection portion 33 indicated by an alternate long and short dash line in the end of the panel scheduled region 30A. I have. An integrated circuit chip such as a driver IC is mounted on the plurality of connection terminals 32a arranged in the external connection portion 33 via a known anisotropic conductive film (ACF). In the external connection part 33, the external terminal 3 not conductively connected to the wiring part 32 is provided.
4 are also formed. The external terminals 34 are for electrically connecting the integrated circuit chip with a wiring member such as a flexible wiring board connected to an end of the panel.
【００２１】上述のように、本実施形態の導体パターン
３０は、電極部３１、配線部３２及び外部接続部３３か
ら概略構成されている。ここで、電極部３１には、配線
部３２や外部接続部３３とは反対側の端部３１ａからパ
ネル予定領域３０Ａの外部まで伸びる延長パターン部３
１ｂが形成されている。この延長パターン部３１ｂはパ
ネル予定領域３０Ａの外側において除電パターン４０の
除電分岐部４１と対向するように形成されている。除電
パターン４０は従来例と同様に母基板１００の表面上に
導体パターン３０と同時に同材質にて形成される。As described above, the conductor pattern 30 of the present embodiment is roughly constituted by the electrode section 31, the wiring section 32, and the external connection section 33. Here, the electrode portion 31 has an extension pattern portion 3 extending from the end 31a on the opposite side to the wiring portion 32 and the external connection portion 33 to the outside of the panel scheduled area 30A.
1b is formed. The extension pattern portion 31b is formed so as to face the charge eliminating branch portion 41 of the charge eliminating pattern 40 outside the panel scheduled region 30A. The static elimination pattern 40 is formed on the surface of the mother substrate 100 with the same material at the same time as the conductor pattern 30 as in the conventional example.
【００２２】上記導体パターン３０及び除電パターン４
０は、例えばＩＴＯ（インジウムスズ酸化物）などの透
明導電体や、アルミニウムなどの金属薄膜などによって
構成される。なお、本実施形態ではパッシブマトリクス
型の液晶装置を構成する液晶パネル用の母基板であるの
で、ストライプ状の電極部３１が形成されているが、本
実施形態とは異なる導体パターンを有する場合もあり、
例えば、液晶パネルの形式によってマトリクス状に配列
された画素電極と、該画素電極に接続された走査線やデ
ータ線などの配線と、画素電極と配線とに導電接続され
たアクティブ素子（ＴＦＴやＴＦＤなど）とからなる導
体パターンが構成されていてもよい。The conductor pattern 30 and the charge removal pattern 4
0 is constituted by a transparent conductor such as ITO (indium tin oxide) or a metal thin film such as aluminum. In the present embodiment, since the substrate is a mother substrate for a liquid crystal panel constituting a passive matrix type liquid crystal device, the stripe-shaped electrode portions 31 are formed. Yes,
For example, pixel electrodes arranged in a matrix according to the type of liquid crystal panel, wiring such as scanning lines and data lines connected to the pixel electrodes, and active elements (TFTs or TFDs) conductively connected to the pixel electrodes and the wirings Etc.) may be formed.
【００２３】本実施形態では、各パネル予定領域３０Ａ
において形成された導体パターン３０における配線部３
２及び外部接続部３３とは反対側の電極部３１の端部３
１ａに対して対向する除電パターン４０を有し、この除
電パターン４０は、図２に示すように、複数のパネル予
定領域３０Ａ中の導体パターン３０に対向する部分が相
互に一体に連結されるようにして構成されている。この
除電パターン４０には、通常、製造工程中において接地
電位などの一定電位が供給される。In the present embodiment, each panel scheduled area 30A
Wiring portion 3 in conductor pattern 30 formed in
2 and the end 3 of the electrode portion 31 opposite to the external connection portion 33
1a, the static elimination pattern 40 is opposed to the conductor pattern 30 in the plurality of panel scheduled areas 30A as shown in FIG. It is configured. Usually, a constant potential such as a ground potential is supplied to the charge removing pattern 40 during the manufacturing process.
【００２４】本実施形態においては、何らかの理由によ
って導体パターン３０の各電極部３１が帯電した場合、
他の部位（例えば電極部３１間や配線部３２間、或い
は、接続端子３２ａ間など）において放電が生ずる前
に、各電極部３１の端部３１ａから伸びる延長パターン
部３１ｂの先端と除電用の導体パターン除電パターン４
０の除電分岐部４１との対向部分において放電が発生
し、静電気が除電用の導体パターン４０に逃げるように
設計されている。したがって、電極部３１や配線部３２
が帯電しても電極部３１間、配線部３２間、或いは接続
端子３２ａ間に放電が発生し、電極、配線、端子等の損
傷が防止される。この場合、延長パターン部３１ｂと除
電分岐部４１との間隔は、上記目的を達成できるように
するために、電極部３１間の間隔や狭ピッチに形成され
た配線部３２間或いは接続端子３２ａ間の間隔よりも狭
く形成されることが望ましい。In this embodiment, when each electrode portion 31 of the conductor pattern 30 is charged for some reason,
Before a discharge is generated in another portion (for example, between the electrode portions 31 or between the wiring portions 32 or between the connection terminals 32 a), the tip of the extension pattern portion 31 b extending from the end portion 31 a of each electrode portion 31 and the tip for discharging are formed. Conductor pattern static elimination pattern 4
A discharge is generated in a portion opposing the zero discharge branch 41, and static electricity is designed to escape to the conductor pattern 40 for discharge. Therefore, the electrode part 31 and the wiring part 32
Is charged, a discharge is generated between the electrode portions 31, between the wiring portions 32, or between the connection terminals 32a, thereby preventing damage to the electrodes, wiring, terminals, and the like. In this case, the interval between the extension pattern portion 31b and the charge eliminating branch portion 41 is set between the electrode portions 31 or between the wiring portions 32 formed at a narrow pitch or between the connection terminals 32a in order to achieve the above object. It is desirable that the gap be formed smaller than the interval.
【００２５】また、本実施形態では、延長パターン部３
１ｂは電極部３１よりも細幅に形成されている。これ
は、同様の細幅に形成された除電分岐部４１と対向させ
ることによって、当該対向部分の狭い領域に電荷を集中
させ、放電しやすいようにするためである。In this embodiment, the extension pattern portion 3
1b is formed to be narrower than the electrode portion 31. This is because the charge is concentrated in a narrow region of the opposed portion by facing the charge removing branch portion 41 formed in the same narrow width to facilitate discharge.
【００２６】図３は上記実施形態の変形例を示すもので
ある。この変形例においては、その端部３１ａから延長
パターン部３１ｂが伸びて除電用の導体パターン４０の
除電分岐部４１に対向する電極部３１と、その端部３１
ａが導通パターン部４２を通して除電用の導体パターン
４０に導電接続されている電極部３１とが交互に形成さ
れている。この場合には、導通パターン４２を通して除
電用の導体パターン４０に導電接続されている電極３１
は放電することなく静電気が除電用の導体パターン４０
を通して逃げるようになっているが、延長パターン部３
１ｂが除電分岐部４１に対向している電極部３１は上記
と同様に除電分岐部４１に対する放電によって静電気が
除電用の導体パターン４０へと逃げるようになってい
る。FIG. 3 shows a modification of the above embodiment. In this modified example, an extension pattern portion 31b extends from an end portion 31a, and an electrode portion 31 facing a charge eliminating branch portion 41 of a conductor pattern 40 for static electricity removal;
The electrode portions 31 that are electrically connected to the conductive patterns 40 for static elimination through the conductive pattern portions 42 are alternately formed. In this case, the electrode 31 conductively connected to the conductive pattern 40 for static elimination through the conductive pattern 42 is used.
Is a conductor pattern 40 for discharging static electricity without discharging.
Through the extension pattern part 3
In the electrode portion 31 whose 1b faces the charge eliminating branch portion 41, the static electricity escapes to the charge eliminating conductor pattern 40 by the discharge to the charge eliminating branch portion 41 in the same manner as described above.
【００２７】この変形例において、例えば電極部３１に
プローブ等（例えばロール状の測定電極）を当てて図示
左側から右側へ向けて複数の電極部３１の電位を連続し
て測定すると、図３の上部に示すように、導通パターン
部４２によって除電用の導体パターン４０と導電接続さ
れている電極部３１の電位は０（除電用の導体パターン
４０の電位と同じ）となり、これに隣接する電極部３１
の電位はＶ（延長パターン部３１ｂと除電分岐部４１と
の間の放電発生電圧よりも低い電位）となる。このよう
にして電極部３１の電位分布を測定することによって、
導体パターン３０及び除電用の導体パターン４０のパタ
ーン検査を行うことができる。In this modification, for example, when a probe or the like (for example, a roll-shaped measurement electrode) is applied to the electrode portion 31 and the potentials of the plurality of electrode portions 31 are continuously measured from the left side to the right side in FIG. As shown in the upper part, the potential of the electrode portion 31 conductively connected to the conductor pattern 40 for static elimination by the conductive pattern portion 42 becomes 0 (the same as the potential of the conductor pattern 40 for static elimination), and the electrode portion adjacent thereto 31
Is V (potential lower than the discharge generation voltage between the extension pattern portion 31b and the charge eliminating branch portion 41). By measuring the potential distribution of the electrode unit 31 in this way,
A pattern inspection of the conductor pattern 30 and the conductor pattern 40 for static elimination can be performed.
【００２８】図４は、上記実施形態或いは変形例におけ
る導電パターン３０と導電パターン４０の対向部分の細
部構造を示す拡大部分平面図である。図４（ａ）には上
記実施形態における導体パターン３０と除電用の導体パ
ターン４０の対向部分の平面パターンとして好適な構造
を示す。このパターンにおいては、電極部３１はそのま
まパネル予定領域３０Ａの外側に延長し、その先端部３
１ｃは先細形状となっている。一方、除電用の導体パタ
ーン４０の除電分岐部４１の先端部４１ａもまた先細形
状となっており、上記の先端部３１ｃと対向している。
このように形成することによって、先端部３１ｃと先端
部４１ａとの間で放電が発生しやすくなるため、電極部
３１や配線部３２などの損傷を防止することができる。FIG. 4 is an enlarged partial plan view showing a detailed structure of a portion where the conductive pattern 30 and the conductive pattern 40 are opposed to each other in the above embodiment or modification. FIG. 4A shows a structure suitable as a plane pattern of a portion where the conductor pattern 30 and the conductor pattern 40 for static elimination in the above embodiment are opposed. In this pattern, the electrode portion 31 extends as it is outside the panel scheduled area 30A, and its tip 3
1c has a tapered shape. On the other hand, the leading end 41a of the charge removing branch portion 41 of the conductive pattern 40 for charge removal also has a tapered shape, and faces the above described leading end 31c.
By forming in this manner, a discharge easily occurs between the distal end portion 31c and the distal end portion 41a, so that damage to the electrode portion 31, the wiring portion 32, and the like can be prevented.
【００２９】図４（ｂ）には上記変形例における導体パ
ターン３０と除電用の導体パターン４０の対向部分の平
面パターンとして好適な構造を示す。このパターンにお
いては、広幅の電極部３１から細幅の延長パターン部３
１ｂがパネル予定領域３０Ａの外側へ伸び、その延長パ
ターン部３１ｂの先端部３１ｄは先細形状となってい
る。一方、除電用の導体パターン４０の除電分岐部４１
は当初比較的広幅に形成されているが、途中から細幅の
突出部４１ｂとなり、この突出部４１ｂの先端部４１ｃ
は先細形状となっている。このパターン構造によれば、
延長パターン部３１ｂと突出部４１ｂとが共に細幅に形
成されており、相互に対向する先端部３１ｄと先端部４
１ｃとが共に先細形状となっていることによって、これ
らの対向部分における放電が発生しやすくなるので、他
の部分で放電が発生することによるパターン破壊などを
防止することができる。FIG. 4B shows a structure suitable as a plane pattern of a portion where the conductor pattern 30 and the conductor pattern 40 for static elimination in the above-mentioned modification are opposed. In this pattern, the wide electrode portion 31 is extended to the narrow extended pattern portion 3.
1b extends outside the panel expected area 30A, and the leading end 31d of the extended pattern portion 31b is tapered. On the other hand, the charge removing branch portion 41 of the conductive pattern 40 for charge removal.
Is formed to be relatively wide at first, but becomes a narrow protrusion 41b in the middle, and the tip 41c of this protrusion 41b is formed.
Has a tapered shape. According to this pattern structure,
The extension pattern portion 31b and the protruding portion 41b are both formed to have a narrow width, and the distal end portion 31d and the distal end portion 4 facing each other are formed.
Since both 1c and 1c are tapered, discharge is likely to occur in these opposing portions, so that pattern destruction or the like due to discharge occurring in other portions can be prevented.
【００３０】上記実施形態では、導体パターンにおいて
配線部が引き出される側の端部とは反対側の端部を除電
用の導体パターンに対して導電接続させたり、対向配置
させたりしているが、導体パターンの構成上可能でさえ
あれば、上記のような反対側、すなわち図１における上
側外縁部の代わりに、配線部が引き出される側とは異な
る外縁部である、例えば、図１における右側外縁部や左
側外縁部において除電用の導体パターンに対して導電接
続させたり、対向配置させたりしても構わない。このよ
うな構造は画素毎に画素電極が配列され、各画素電極間
に走査線やデータ線等の配線が形成されている場合には
十分可能である。ただし、上述のようにパッシブマトリ
クス型のパネルにおいては、配線部３２が引き出されて
いる電極部３１の一端部とは反対側の電極部３１の端部
３１ａを除電用の導体パターン４０に導電接続させた
り、対向配置させたりすることが簡易なパターン構成を
維持できる点で好ましい。In the above embodiment, the end of the conductor pattern opposite to the end from which the wiring portion is drawn out is conductively connected to the conductor pattern for static elimination or is opposed to the conductor pattern. If it is possible due to the configuration of the conductor pattern, the opposite side as described above, that is, an outer edge different from the side from which the wiring portion is drawn out instead of the upper outer edge in FIG. 1, for example, the right outer edge in FIG. The portion or the left outer edge portion may be conductively connected to the conductive pattern for static elimination, or may be disposed to face. Such a structure is sufficiently possible when pixel electrodes are arranged for each pixel and wiring such as a scanning line or a data line is formed between the pixel electrodes. However, as described above, in the passive matrix type panel, the end 31a of the electrode portion 31 opposite to the one end of the electrode portion 31 from which the wiring portion 32 is drawn is electrically connected to the conductive pattern 40 for static elimination. It is preferable that they are arranged opposite to each other because a simple pattern configuration can be maintained.
【００３１】尚、本発明の電気光学装置の製造方法は、
上述の図示例にのみ限定されるものではなく、本発明の
要旨を逸脱しない範囲内において種々変更を加え得るこ
とは勿論である。例えばアクティブマトリクス型の液晶
装置においても、電極や配線の保護はもちろんのこと、
アクティブ素子の静電破壊を防止するために保護用の除
電用の導体パターンを設ける場合があり、このような場
合においても、ＣＯＧ構造を採用した場合には、上記実
施形態と同様にＣＯＧ実装を行うための外部接続部の反
対側から配線を引き出して除電用の導体パターンに導電
接続させたり、除電用の導体パターンに対して所定の間
隙を持って対向させたりすることによって、有効な静電
対策を講じることが可能になる。The method for manufacturing an electro-optical device according to the present invention includes:
It is needless to say that the present invention is not limited to the illustrated example described above, and various changes can be made without departing from the scope of the present invention. For example, even in an active matrix type liquid crystal device, not only protection of electrodes and wiring, but also
In some cases, a conductor pattern for static elimination for protection is provided in order to prevent electrostatic breakdown of the active element. In such a case, when the COG structure is adopted, COG mounting is performed in the same manner as in the above embodiment. By pulling out the wiring from the opposite side of the external connection part to perform conductive connection to the conductor pattern for static elimination or facing the conductor pattern for static elimination with a predetermined gap, effective electrostatic Measures can be taken.
【００３２】[0032]
【発明の効果】以上、説明したように本発明によれば、
導体パターンにおける、配線部が引き出された電極部の
一端部以外の外縁部に対して、導電接続されるか、或い
は、所定間隔を以って対向するように構成された除電用
の導体パターンを形成することにより、配線部や実装部
のパターン構造に支障を与えることなく除電用の導体パ
ターンを形成できるので、導体パターンの設計の自由度
を高めることができる。特に、集積回路チップなどを実
装するためのＣＯＧ構造を有する電気光学装置である場
合には、チップ実装部に除電用の導体パターンを設ける
ことができないが、本発明によれば支障なく除電用の導
体パターンを形成し、十分な静電気対策をとることが可
能になる。As described above, according to the present invention,
In the conductor pattern, the wiring portion is connected to the outer edge portion other than the one end portion of the extracted electrode portion, or a conductive pattern for static elimination configured to be opposed at a predetermined interval. By forming the conductive pattern, the conductor pattern for static elimination can be formed without disturbing the pattern structure of the wiring portion and the mounting portion, so that the degree of freedom in designing the conductor pattern can be increased. In particular, in the case of an electro-optical device having a COG structure for mounting an integrated circuit chip or the like, a conductor pattern for static elimination cannot be provided in the chip mounting portion. By forming a conductor pattern, it is possible to take sufficient measures against static electricity.
【図１】本発明に係る電気光学装置の製造方法の実施形
態を示す一つのパネル領域に対応するパターン構造を模
式的に示す平面図である。FIG. 1 is a plan view schematically showing a pattern structure corresponding to one panel region showing an embodiment of a method for manufacturing an electro-optical device according to the present invention.
【図２】同実施形態において使用する母基板の平面構造
を模式的に示す全体平面図である。FIG. 2 is an overall plan view schematically showing a planar structure of a mother substrate used in the embodiment.
【図３】同実施形態の変形例を示す平面図である。FIG. 3 is a plan view showing a modification of the embodiment.
【図４】同実施形態における導体パターンと除電用の導
体パターンとの対向部分の好適なパターン構造を示す拡
大部分平面図（ａ）及び上記変形例における導体パター
ンと除電用の導体パターンとの対向部分の好適なパター
ン構造を示す拡大部分平面図（ｂ）である。FIG. 4A is an enlarged partial plan view showing a preferred pattern structure of a portion where a conductor pattern and a conductor pattern for static elimination according to the embodiment are opposed to each other, and FIG. It is an enlarged partial plan view (b) which shows the suitable pattern structure of a part.
【図５】従来の導体パターン及び除電用の導体パターン
を模式的に示す平面図である。FIG. 5 is a plan view schematically showing a conventional conductor pattern and a conductor pattern for static elimination.
３０ 導体パターン ３０Ａ パネル予定領域 ３１ 電極部 ３１ａ 端部 ３１ｂ 延長パターン部 ３２ 配線部 ３２ａ 接続端子 ３３ 外部接続部 ４０ 除電用の導体パターン ４１ 除電分岐部 DESCRIPTION OF SYMBOLS 30 Conductive pattern 30A Planned panel area 31 Electrode part 31a End part 31b Extension pattern part 32 Wiring part 32a Connection terminal 33 External connection part 40 Conductive pattern for static elimination 41 Static elimination branch part
Claims (5)
極部、及び該電極部の一端部から引き出された配線部を
有する第１の導体パターンを基板上に形成する電気光学
装置の製造方法であり、 前導体パターンの前記一端部以外の部分において前記導
体パターンと接続するように、或いは前記導体パターン
と所定間隔離した位置に、除電用の第２の導体パターン
を形成することを特徴とする電気光学装置の製造方法。1. A method of manufacturing an electro-optical device in which a first conductor pattern having an electrode portion for applying electrolysis to an electro-optical material and a wiring portion extending from one end of the electrode portion is formed on a substrate. A second conductor pattern for static elimination is formed so as to be connected to the conductor pattern at a portion other than the one end of the front conductor pattern, or at a position separated from the conductor pattern by a predetermined distance. Of manufacturing an electro-optical device.
は前記基板上に実装される半導体チップに接続される接
続端子部が形成されることを特徴とする電気光学装置の
製造方法。2. The method of manufacturing an electro-optical device according to claim 1, wherein a connection terminal portion connected to a semiconductor chip mounted on the substrate is formed at an end of the wiring portion.
１の導体パターン及び前記第２の導体パターンは各々が
対向するように形成され、その対向部分においては前記
第１の導体パターン、又は前記第２の導体パターンの少
なくとも一方が先細となっていることを特徴とする電気
光学装置の製造方法。3. The first conductor pattern and the second conductor pattern according to claim 1 or 2, wherein the first conductor pattern and the second conductor pattern are formed so as to face each other, and the first conductor pattern or A method of manufacturing an electro-optical device, wherein at least one of the second conductor patterns is tapered.
ーンは、前記対向部分におけるパターン幅が前記電極部
より細いことを特徴とする電気光学装置の製造方法。4. The method of manufacturing an electro-optical device according to claim 3, wherein a pattern width of the first conductor pattern in the facing portion is smaller than that of the electrode portion.
項において、前記第２の導体パターンを切り離す工程を
有することを特徴とする電気光学装置の製造方法。5. The method according to claim 1, wherein:
14. The method of manufacturing an electro-optical device according to claim 12, further comprising a step of separating the second conductive pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26853099A JP3731405B2 (en) | 1999-09-22 | 1999-09-22 | Manufacturing method of electro-optical device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26853099A JP3731405B2 (en) | 1999-09-22 | 1999-09-22 | Manufacturing method of electro-optical device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001092371A true JP2001092371A (en) | 2001-04-06 |
| JP3731405B2 JP3731405B2 (en) | 2006-01-05 |
Family
ID=17459804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26853099A Expired - Fee Related JP3731405B2 (en) | 1999-09-22 | 1999-09-22 | Manufacturing method of electro-optical device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3731405B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004233842A (en) * | 2003-01-31 | 2004-08-19 | Optrex Corp | Liquid crystal display panel |
| JP2006071778A (en) * | 2004-08-31 | 2006-03-16 | Optrex Corp | Liquid crystal display panel |
| US7839459B2 (en) | 2004-11-15 | 2010-11-23 | Samsung Mobile Display Co., Ltd. | Flat panel display device including electrostatic discharge prevention units |
| WO2014090626A3 (en) * | 2012-12-14 | 2014-09-12 | Osram Opto Semiconductors Gmbh | Organic optoelectronic component device and method for producing an organic optoelectronic component device |
| KR20160066095A (en) * | 2014-12-01 | 2016-06-10 | 삼성디스플레이 주식회사 | Display device |
-
1999
- 1999-09-22 JP JP26853099A patent/JP3731405B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004233842A (en) * | 2003-01-31 | 2004-08-19 | Optrex Corp | Liquid crystal display panel |
| JP2006071778A (en) * | 2004-08-31 | 2006-03-16 | Optrex Corp | Liquid crystal display panel |
| US7839459B2 (en) | 2004-11-15 | 2010-11-23 | Samsung Mobile Display Co., Ltd. | Flat panel display device including electrostatic discharge prevention units |
| WO2014090626A3 (en) * | 2012-12-14 | 2014-09-12 | Osram Opto Semiconductors Gmbh | Organic optoelectronic component device and method for producing an organic optoelectronic component device |
| KR20160066095A (en) * | 2014-12-01 | 2016-06-10 | 삼성디스플레이 주식회사 | Display device |
| KR102252974B1 (en) * | 2014-12-01 | 2021-05-20 | 삼성디스플레이 주식회사 | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3731405B2 (en) | 2006-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0160062B1 (en) | Array substrate for flat display device | |
| EP0772073B1 (en) | Liquid crystal display | |
| KR101945866B1 (en) | Liquid crystal display having shielding conductor | |
| US10168591B2 (en) | Liquid crystal display device | |
| JP5315747B2 (en) | Display device | |
| KR20060134263A (en) | Thin film transistor substrate and liquid crystal display including the same | |
| KR101842537B1 (en) | A liquid crystal display apparatus and an array substrate thereof | |
| JP4054861B2 (en) | Display device and manufacturing method of display device | |
| JPH086056A (en) | Liquid crystal display device and its manufacture | |
| JP2001166324A (en) | Liquid crystal display device and manufacturing method therefor | |
| KR100610994B1 (en) | Liquid crystal display unit | |
| JP3731405B2 (en) | Manufacturing method of electro-optical device | |
| JP2003195785A (en) | Matrix array substrate and manufacturing method therefor | |
| KR101182302B1 (en) | Liquid Crystal Display Device and method of manufacturing the same | |
| JPH0345934A (en) | Liquid crystal display device | |
| CN108508662B (en) | Liquid crystal display device having a plurality of pixel electrodes | |
| KR101308445B1 (en) | Liquid Crystal Display Device | |
| JP3648950B2 (en) | Liquid crystal display | |
| JP2006301407A (en) | Display panel | |
| JP2004219706A (en) | Display element and driving voltage detecting method of display element | |
| JP4087151B2 (en) | Liquid crystal display | |
| KR20080034315A (en) | Array substrate of liquid crystal display device | |
| JP2002116701A (en) | Image display device | |
| KR101358256B1 (en) | Array substrate for liquid crystal display device | |
| JP2875645B2 (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051003 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |