JP2001085661A

JP2001085661A - 固体撮像装置

Info

Publication number: JP2001085661A
Application number: JP25929699A
Authority: JP
Inventors: Akihiro Saito; 明弘斉藤
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1999-09-13
Filing date: 1999-09-13
Publication date: 2001-03-30

Abstract

(57)【要約】【課題】従来の増幅型固体撮像素子においては、ＯＢ
画素を遮光するための専用の遮光膜を形成する工程を追
加する必要があり、製造プロセスがより複雑となって、
その分だけ煩雑さが増すという問題と、専用の遮光膜を
形成しないＯＢ画素を製作するためにフォトダイオード
を形成しない画素を擬似的にＯＢ画素として用いると、
暗電流の温度補償といった機能を果たさなくなり、黒レ
ベルの基準が不十分となってしまうという問題を有す
る。【解決手段】画素を駆動する駆動パルス信号を送出す
るＡｌ配線をＯＢ画素を遮光する遮光手段として用い、
さらに、フォトダイオードが形成されている領域とリセ
ットドレイン領域が接続されているＯＢ境界画素が、有
効画素とＯＢ画素の間に配置されている固体撮像装置を
提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ビデオカメラや電
子スチルカメラに用いられる固体撮像装置に関するもの
で、更に詳しくは簡単な製造プロセスによりＯｐｔｉｃ
ａｌＢｌａｃｋ画素（以下、「ＯＢ画素」と称す）を
形成可能とし、且つ有効画素とＯＢ画素との境界に擬信
号を発生しない画素を有する固体撮像装置に関するもの
である。

【０００２】

【従来の技術】ビデオカメラや電子スチルカメラに用い
る固体撮像装置としては、ＣＣＤ(Charge Coupled Devi
ce) や増幅型撮像素子が用いられる。近年、高解像度の
要求により３０万画素〜２００万画素を越える固体撮像
装置が開発され、このような固体撮像装置がビデオカメ
ラや電子スチルカメラに搭載されるようになった。尚、
固体撮像装置は、例えば、２次元状に配置されている複
数の画素に入射した光を画素信号に光電変換することに
よって、被写体の画像を撮像する装置である。

【０００３】図１０は、従来の固体撮像装置の一構成例
を示す平面図である。同図に示す固体撮像装置の画素領
域２０１には、複数の画素２０２が２次元状に配置され
ている。この画素領域２０１の中央部は、受光部有効画
素領域２０３とされており、複数の有効画素２０２Ａに
よって形成されている。一方、受光部有効画素領域２０
３の外周部は、ＯＢ画素領域２０４とされている。この
ＯＢ画素領域２０４に形成されているＯＢ画素２０２Ｂ
は、有効画素２０２Ａと同一の構成を有しているが、そ
の上部の全面に、ＯＢ部金属遮光膜２０５が形成されて
おり、ＯＢ画素２０２Ｂへの光の入射が規制されてい
る。

【０００４】受光部有効画素領域２０３の内部に形成さ
れている有効画素２０２Ａは、被写体からの光を受光
し、その光を信号電荷に光電変換し、その信号電荷に対
応した画素信号を出力するようになされている。図１１
は、図１０に示す有効画素２０２Ａの一構成例を示す断
面図である。この有効画素２０２Ａ−ａは、被写体から
の光を受光して画素信号に光電変換する埋め込みフォト
ダイオード（以下、「ＢＰＤ」と称す）１１３及び画素
信号を増幅して出力するＭＩＳ型静電誘導トランジスタ
（以下、「ＭＩＳＳＩＴ」と称す）１１４によって構成
されている。

【０００５】ＢＰＤ１１３においては、ｐ型基板１０１
の上部に形成されているｎ型ウェル１０２の上部にｐ^-
型不純物領域１０３が形成され、さらにｐ^-型不純物領
域１０３の上部にｎ⁺型不純物領域１０４が形成されて
いる。ここで、各ポリシリコン層１０８、１０９を形成
後に、ＢＰＤ１１３の表面ｎ⁺型不純物領域（１０４の
表面部分）が形成されている。よって、第２層ポリシリ
コンゲート１０８の下には、ｎ⁺型不純物領域１０４が
形成されていない。

【０００６】一方、ＭＩＳＳＩＴ１１４においては、ｎ
型ウェル１０２の上部にｎ⁺型不純物領域１０７が形成
されており、ｎ⁺型不純物領域１０７の上部を囲む形で
第１層ポリシリコンゲート１０９が形成されている。第
２層ポリシリコンゲート１０８は、ＢＰＤ１１３のｐ^-
型不純物領域１０３に蓄積されている入射光に対応する
画素信号（信号電荷）を、ＭＩＳＳＩＴ１１４の第１層
ポリシリコンゲート１０９下に転送するようになされて
おり、ｐ^-型不純物領域１０３の露出部分及び第１層ポ
リシリコンゲート１０９の両方に、その一部が重なる
（上下方向において）ように形成されている。

【０００７】さらに、ＭＩＳＳＩＴ１１４で増幅された
画素信号を垂直方向に伝達する垂直信号線１１０が形成
されている。尚、この垂直信号線１１０は、アルミニウ
ムによってＭＩＳＳＩＴ１１４の上部の全面に形成され
ており、ＭＩＳＳＩＴ１１４への光の入射を規制するＭ
ＩＳＳＩＴ遮光用アルミも兼ねている。但し、この垂直
信号線１１０は、ＢＰＤ１１３の上部には形成されてお
らず、被写体からの光がＢＰＤ１１３に入射することが
できるようになっている。

【０００８】被写体からの光がＢＰＤ１１３に入射する
と、光電変換された画素信号（信号電荷）がｐ^-型不純
物領域１０３に蓄積される。またこのとき、第１層ポリ
シリコンゲート１０９（ＭＩＳＳＩＴ１１４のゲート）
には負電位が印加されており、ＭＩＳＳＩＴ１１４が遮
断状態であると同時に、第１層ポリシリコンゲート１０
９の下部は反転層が誘起され、ｐ型領域となっている
（図示せず）。

【０００９】次に、第２層ポリシリコンゲート１０８
（転送スイッチのゲート）に所定のレベルの負電位が印
加されると、ｐ^-型不純物領域１０３に蓄積されている
画像信号（信号電荷）が、第２層ポリシリコンゲート１
０８の下に誘起されるｐチャンネル（図示せず）を介し
て、ＭＩＳＳＩＴ１１４（第１層ポリシリコンゲート１
０９の下部に誘起されているｐ型反転層）に転送され
る。その後、第２層ポリシリコンゲート１０８の電位を
もとに戻して、転送スイッチを遮断状態にする。続けて
第１層ポリシリコンゲート１０９（ＭＩＳＳＩＴ１１４
のゲート）の電位を蓄積時よりも高い所定の電位にして
ＭＩＳＳＩＴ１１４をオン状態にする。するとＭＩＳＳ
ＩＴ１１４に転送された画像信号（信号電荷）は増幅さ
れ、垂直信号線１１０を介して読み出し回路６に供給さ
れる。そして、ＭＩＳＳＩＴ１１４をリセットした後、
再び蓄積状態にする。

【００１０】一方、ＯＢ画素領域２０４に形成されてい
るＯＢ画素２０２Ｂは、上記有効画素２０２Ａとほぼ同
一の構成を有している。しかしながら、上述したよう
に、ＯＢ画素２０２Ｂの上部には、ＯＢ部金属遮光膜２
０５が形成されている。図１２は、ＯＢ画素２０２Ｂの
一構成例を示す断面図である。このＯＢ画素２０２Ｂ−
ａの構成は、図１１に示す有効画素２０２Ａ−ａの構成
と基本的に同様であるが、ＢＰＤ１１３への光の入射を
規制するＯＢ部金属遮光膜２０５が、垂直信号線１１０
の上部に、画素部全体を覆うように形成されている。従
って、このＯＢ画素２０２Ｂ−ａにおけるＢＰＤ１１３
は光感度を有しない。垂直信号線１１０からは、ＢＰＤ
１１３の蓄積する信号電荷が０であるときの出力信号が
出力される。すなわち、この信号は、被写体の光に対応
しない信号であり、有効画素２０２Ａから読み出された
画像信号を処理する基準信号として用いられる。

【００１１】読み出し回路２０６は、画素領域２０１の
すべての画素２０２（有効画素２０２Ａ及びＯＢ画素２
０２Ｂ）の蓄積している信号（画像信号及び画像処理基
準信号）を読み出し、出力端子２０８から外部に出力す
る。画素領域２０１及び読み出し回路２０６の周囲に配
置されている周辺回路領域２０７には、この固体撮像装
置の動作を制御する所定の回路（例えば、読み出し回路
２０６の制御回路等）が形成されている。

【００１２】

【発明が解決しようとする課題】上述したように、固体
撮像装置においては、通常、有効画素２０２Ａの出力す
る画像信号の処理に用いられる基準信号を得るために、
有効画素領域２０３の外周部にＯＢ画素領域２０４が形
成されている。そして、このＯＢ画素領域２０４内のＯ
Ｂ画素２０２Ｂは、受光部にフォトダイオードが形成さ
れている有効画素を利用したものである。このため、こ
のＯＢ画素２０２Ｂ上には、フォトダイオードを遮光す
る専用の遮光メタル層であるＯＢ部金属遮光膜２０５を
形成する必要がある。

【００１３】特に、固体撮像装置が増幅型固体撮像素子
である場合（例えば、図１１及び図１２に各々示す、有
効画素２０２Ａ−ａ及びＯＢ画素２０２Ｂ−ｂが用いら
れている固体撮像装置である場合）、図１２に示すよう
に、ＯＢ部金属遮光膜２０５を、垂直信号線１１０の上
側に、垂直信号線１１０とは別に設ける必要がある（垂
直信号線１１０をＢＰＤ１１３の上部に延長し、ＯＢ部
金属遮光膜２０５として用いると、垂直信号線が短絡し
てしまうため）。

【００１４】従って、従来の増幅型固体撮像素子におい
ては、専用の遮光膜を形成する工程を追加する必要があ
り、製造プロセスがより複雑となってその分だけ煩雑さ
が増すという問題がある。さらに、製造工程の増加に伴
って、パーティクルが発生しやすく、歩留まりが悪化す
るという問題もある。一方、専用の遮光膜を形成しない
ＯＢ画素を製作するには、フォトダイオードを形成しな
い画素を擬似的にＯＢ画素として用いることが考えられ
る。しかし、このようなフォトダイオードを有しないＯ
Ｂ画素を用いると、暗電流の温度補償といった機能を果
たさなくなり、黒レベルの基準が不十分となってしま
う。また、フォトダイオードが形成されていないために
ＯＢ画素に入射した光による生成電荷が、ＯＢ画素に隣
接する有効画素信号に到達し疑信号を発生する可能性が
ある。

【００１５】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、フォトダイオードを遮光
する専用の遮光膜を形成しなくても温度補償機能を果た
し黒レベルの基準となるＯＢ画素を有する固体撮像装
置、及び、フォトダイオードを遮光する専用の遮光膜を
形成しなくても温度補償機能を果たし黒レベルの基準と
なるＯＢ画素を有し、さらに有効画素とＯＢ画素との間
に、擬信号を発生しない画素が配置されている固体撮像
装置を提供することにある。

【００１６】

【発明を解決するための手段】即ち上記課題を解決する
ため、本発明による固体撮像装置は、複数の第１の光電
変換素子、複数の第２の光電変換素子、及び複数の第３
の光電変換素子を有し、該第１の光電変換素子、該第２
の光電変換素子、及び該第３の光電変換素子は、入射光
の光量に応じた信号電荷を生成し蓄積する光電変換部
と、制御領域を有し、該制御領域に転送される前記光電
変換部からの前記信号電荷を増幅する増幅部と、前記光
電変換部に蓄積された前記信号電荷を前記制御領域へ転
送する転送部と、前記増幅部に対応して設けられる半導
体領域と、前記制御領域と前記半導体領域の電気的な接
続を制御するスイッチング素子とを備え、前記第１の光
電変換素子は、１次元状又は２次元状に配列し、前記第
２の光電変換素子は、入射光を遮光する遮光手段を備
え、前記第３の光電変換素子は、前記第１の光電変換素
子と前記第２の光電変換素子の間に配置され、前記光電
変換部と前記半導体領域が接続されていて、且つ少なく
とも前記半導体領域への入射光を遮光する遮光手段を備
えている（請求項１）。

【００１７】前記固体撮像装置によれば、第３の光電変
換素子に入射する光により発生する電荷が第１の光電変
換素子並びに第２の光電変換素子に到達することがなく
なり、従来、第１の光電変換素子に隣接している第２の
光電変換素子の遮光が十分でないために発生していたノ
イズが低減する。よって、固体撮像装置において画質の
劣化防止や適正なＯＢ画素信号が得られるという効果を
有する。

【００１８】また、前記第１の光電変換素子は２次元状
に配列し、前記第３の光電変換素子の接続している前記
光電変換部及び前記半導体領域は、隣接して配置してい
る前記第３の光電変換素子の前記光電変換部及び前記半
導体領域とさらに接続していることが好ましい（請求項
２）。これにより、第３の光電変換素子の光電変換部に
入射した光により生成される信号電荷をより確実に吸収
することができる。よって、固体撮像装置において画質
の劣化防止や適正なＯＢ画素信号が得られるという効果
を有する。

【００１９】また、前記第３の光電変換素子は、１つの
読み出し方向に１列もしくは２列以上で配列しているこ
とが好ましい（請求項３）。これにより、第３の光電変
換素子で生成された信号電荷が第１の光電変換素子や第
２の光電変換素子へ到達する割合が減少するという利点
がある。よって、固体撮像装置において画質の劣化防止
や適正なＯＢ画素信号が得られるという効果を有する。

【００２０】また、前記第１の光電変換素子を駆動させ
る駆動パルス信号を送出する第１の光電変換素子用Ａｌ
配線と、前記第２の光電変換素子及び前記第３の光電変
換素子を駆動させるために全ての前記第２の光電変換素
子及び前記第３の光電変換素子に共通に出力される駆動
パルス信号を送出する第２の光電変換素子用Ａｌ配線と
を更に有し、前記第２の光電変換素子への入射光を遮光
する前記遮光手段及び前記第３の光電変換素子の少なく
とも前記半導体領域への入射光を遮光する前記遮光手段
は、前記第２の光電変換素子用Ａｌ配線であり、前記第
１の光電変換素子用Ａｌ配線は、前記第２の光電変換素
子用Ａｌ配線と同一のＡｌ層で形成されており、且つ前
記第１の光電変換素子用Ａｌ配線と前記第２の光電変換
素子用Ａｌ配線とは、互いに電気的に分離されているこ
とが好ましい（請求項４）。これにより、第２の光電変
換素子に光電変換部を形成しても、該光電変換部を遮光
する専用の遮光手段を形成する必要がなくなり、従来の
画素構造を変更することなく、且つ製造プロセスを複雑
にすることなく、温度補償機能を果たし、且つ黒レベル
の基準となる第２の光電変換素子を容易に形成すること
ができる。よって、固体撮像装置において画質の劣化防
止や適正なＯＢ画素信号が得られるという効果を有す
る。

【００２１】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は、本発明の第１の実施の形
態による固体撮像装置の回路構成を４×６画素を例にし
て示す図である。図１中の点線で囲まれた部分１０は、
単位画素の等価回路である。この固体撮像装置は、高感
度、高解像度の増幅型撮像素子である。

【００２２】単位画素１０は、入射光の光量に応じた信
号電荷を生成し蓄積する光電変換部であるフォトダイオ
ード１、フォトダイオード１で光電変換された信号電荷
を増幅する増幅部である接合型電界効果トランジスタ
（ＪＦＥＴ）２、フォトダイオード１で光電変換されて
蓄積された信号電荷をＪＦＥＴ２の制御領域であるゲー
ト領域へ転送する転送部であるＭＯＳＦＥＴ（以下、
「ＱＴＧ」と称す）３、ＪＦＥＴのゲート電位を制御す
るスイッチング素子であるＭＯＳＦＥＴ（以下、「ＱＲ
ＳＧ」と称す）５から構成されている。また、垂直走査
回路５１からはＱＴＧ３のゲート電位を制御する駆動パ
ルス信号φＴＧ１、φＴＧ２、φＴＧ３、φＴＧ４及び
ＱＲＳＧ５のゲート電位を制御する駆動パルス信号φＲ
ＳＧ１、φＲＳＧ２、φＲＳＧ３、φＲＳＧ４がそれぞ
れ選択された水平ラインに印加される。

【００２３】また、各単位画素のＪＦＥＴ２のソース電
極は、垂直信号線１４ａ、１４ｂ、１４ｃ、１４ｄ、１
４ｅ、１４ｆで垂直方向に共通接続されている。ここ
で、垂直信号線１４ａに注目する。垂直信号線１４ａの
一端は、バイアス電流源５０に接続されている。垂直信
号線１４ａの他端は、容量５２の一端に接続されてい
る。また、容量５２の他端は、ＭＯＳＦＥＴ５３と水平
選択スイッチ５５の一端に接続されている。容量５２と
ＭＯＳＦＥＴ５３で差分処理回路５４を構成し、ＭＯＳ
ＦＥＴ５３のゲート電位は、φＮによって制御される。
水平選択スイッチ５５のゲート電位は、水平走査回路５
６から送出される駆動パルス信号φＨ１によって駆動さ
れる。水平選択スイッチ５５の他端は、水平信号ライン
５８に共通に接続されている。垂直信号線１４ｂ、１４
ｃ、１４ｄ、１４ｅ、１４ｆも垂直信号線１４ａと同様
である。垂直信号線１４ｂ、１４ｃ、１４ｄ、１４ｅ、
１４ｆに接続されている水平選択スイッチのゲート電位
は、水平走査回路５６から送出される駆動パルス信号φ
Ｈ２、φＨ３、φＨ４、φＨ５、φＨ６によって駆動さ
れる。水平信号ライン５８は出力部において出力アンプ
５９に接続されている。また出力アンプ５９の入力端
は、リセット用トランジスタ５７に接続されていて、リ
セット用トランジスタ５７のゲート電位は、φＲＨによ
って駆動される。また各単位画素のドレイン端子ＶＤ
は、図示されていないが全単位画素共通に接続されてい
る。

【００２４】垂直走査回路５１側の垂直信号線１４ａ、
１４ｂ、１４ｃそれぞれに共通に接続されている垂直画
素列が第１の光電変換素子である有効画素を構成してい
る。そして、垂直信号線１４ｄ、１４ｅ、１４ｆそれぞ
れに共通に接続されている垂直画素列が第２の光電変換
素子であるＯＢ画素２９を構成している（図１中の右側
の点線で囲んだ４×３画素）。このように第１の光電変
換素子である有効画素は、２次元状に配列している。

【００２５】垂直走査回路５１から送出される駆動パル
ス信号φＲＳＤ１、φＲＳＤ２、φＲＳＤ３、φＲＳＤ
４は、それぞれ選択された水平ラインに印加されるが、
これらの駆動パルス信号は、有効画素に対してのみ送出
される構成になっている。また、駆動パルス信号φＲＳ
ＤＯＢ（φＲＳＤ１〜φＲＳＤ３と区別するためにφＲ
ＳＤＯＢと記す）は、全ＯＢ画素２９共通に印加される
構成になっている。

【００２６】図２は、第１の実施の形態による固体撮像
装置の有効画素とＯＢ画素の境界部分及びその近傍を示
す平面図である。図２では、図１の全画素（４×６画
素）の一部分の３×４画素を示している。第１の実施の
形態による固体撮像装置は、有効画素２８及びＯＢ画素
２９がいずれもフォトダイオード（ＢＰＤ）１を有する
同一画素で構成されている。φＲＳＤ１、φＲＳＤ２、
φＲＳＤ３、φＲＳＤ４は、有効画素部分の水平ライン
方向に２層目Ａｌ（２ｎｄＡｌ）２５で形成されてお
り、φＲＳＤ１、φＲＳＤ２、φＲＳＤ３、φＲＳＤ４
それぞれは、互いに接続されていない。２層目Ａｌ２５
は、第１の光電変換素子である有効画素を駆動する駆動
パルス信号（φＲＳＤ１、φＲＳＤ２、φＲＳＤ３、φ
ＲＳＤ４）を送出する第１の光電変換素子用Ａｌ配線で
ある。

【００２７】図２中のφＲＳＤＯＢラインは、ＯＢ画素
部分全体を覆うように２層目Ａｌ（２ｎｄＡｌ）２５’
で形成されており、この２層目Ａｌ２５’によってＯＢ
画素２９のフォトダイオード（ＢＰＤ）は遮光されてい
る。２層目Ａｌ２５’は、第２の光電変換素子であるＯ
Ｂ画素を駆動する駆動パルス信号（φＲＳＤＯＢ）を送
出する第２の光電変換素子用Ａｌ配線であり、さらに、
２層目Ａｌ２５’は第２の光電変換素子であるＯＢ画素
への入射光を遮光する遮光手段である。

【００２８】また、有効画素２８とＯＢ画素２９の境界
部分には２層目Ａｌが形成されていない。これは、有効
画素部分のφＲＳＤラインとＯＢ画素部分のφＲＳＤＯ
Ｂラインが同一層である２層目Ａｌ２５、２５’で形成
されているので、有効画素部分のφＲＳＤラインとＯＢ
画素部分のφＲＳＤＯＢラインの短絡を防止するためで
ある。２層目Ａｌ２５と２層目Ａｌ２５’とは電気的に
分離されている。

【００２９】このように境界部分に２層目Ａｌが形成さ
れないと、境界部分に隣接するＯＢ画素列のフォトダイ
オードの遮光が不十分となる。しかし、ＯＢ画素２９の
信号処理を行う際に、この境界部分の画素列の信号を利
用しないか、又は、フォトダイオードの遮光が不十分と
なるＯＢ画素列を境界部分に発生させないようにするた
めに画素分離領域を部分的に広く形成する等の手段を施
すことにより、フォトダイオードの遮光が不十分となる
場合の問題を解決できる。

【００３０】ここで、第１の実施の形態による固体撮像
装置に用いられている画素構造について図３を用いて説
明する。図３は、有効画素の画素構造を示す図である。
図３（ａ）は有効画素の平面構造図であり、図３（ｂ）
は図３（ａ）中のＸ−Ｘ’部分の断面構造図であり、図
３（ｃ）は図３（ａ）中のＹ−Ｙ’部分の断面構造図で
ある。尚、ＯＢ画素も遮光部分以外は有効画素と同じ画
素構造になっている。

【００３１】有効画素はＰ型半導体基板３１上に形成さ
れたＮ型エピタキシャル層３２に形成されている。各単
位画素はＮ型分離領域３８によって分離されると共に、
電源ライン１３からコンタクトホール２１を介してドレ
イン電圧が供給される。光電変換部であるフォトダイオ
ード１は、Ｐ型拡散層３９と、その表面側に形成される
Ｎ型拡散層４０により埋め込み型フォトダイオード（Ｂ
ＰＤ）となっていて、基板表面で発生する暗電流を抑圧
する構造になっている。（信号）増幅部となるＪＦＥＴ
２は、Ｐ型ゲート領域３３、３４によりＮ型チャネル領
域３５をサンドイッチした構造になっている。ＪＦＥＴ
２で増幅された信号は、Ｎ型拡散層３６とコンタクトホ
ール２２を介してＮ型チャネル領域３５に接続された垂
直信号線１４ａによって画素から出力される。フォトダ
イオード１とＪＦＥＴ２の間にはポリＳｉゲート電極１
２を有する信号転送用ＱＴＧが形成され、ＱＴＧはポリ
Ｓｉゲート電極１２に印加される駆動パルス信号φＴＧ
ｉで制御されている。増幅部であるＪＦＥＴ２に対応し
て設けられる半導体領域であるリセットドレイン領域４
は、Ｐ型拡散領域３７で形成され、Ｐ型拡散領域３７に
は配線１５、２層Ａｌ２５、コンタクトホール２３、接
続孔２４を介してφＲＳＤｉが供給される構造になって
いる。また２層Ａｌ２５は、ＪＦＥＴ２とリセットドレ
イン領域４の遮光を兼ねた構造になっている。ＪＦＥＴ
２とリセットドレイン領域４の間にはポリＳｉゲート電
極１１を有するＪＦＥＴゲート電位制御用ＱＲＳＧ５が
形成されている。ＱＲＳＧ５はポリＳｉゲート電極１１
に印加される駆動パルス信号φＲＳＧｉで制御されてい
る。

【００３２】次に、第１の実施の形態による固体撮像装
置の駆動タイミングについて図４を参照しつつ説明す
る。図４は、第１の実施の形態による固体撮像装置の駆
動タイミングを説明するためのタイミングチャートであ
る。ＯＢ画素部分では全ＯＢ画素２９に共通にφＲＳＤ
ＯＢが印加される。φＲＳＤｉとφＲＳＤＯＢの駆動パ
ルス信号は同一タイミングである。

【００３３】Ｔ１期間においては、φＲＳＧｉが低レベ
ル（ＱＲＳＧは導通）、φＲＳＤｉが高レベルにあるの
で、ｉ行目の選択された水平ラインに接続される画素群
のＪＦＥＴ２のゲート電位がφＲＳＤｉの高レベルに初
期化される。Ｔ２期間においては、φＮが高レベル（Ｍ
ＯＳＦＥＴ１９は導通）にあるのでｉ行目の選択された
画素群のソースフォロア動作が行われ、ＪＦＥＴ２の初
期化された状態の信号が容量５２に蓄積され、φＮが低
レベルになった瞬間の電位を容量５２にクランプする。

【００３４】Ｔ３期間においては、φＴＧｉが低レベル
（ＱＴＧは導通）にあるので、ｉ行目の選択された画素
群のフォトダイオード１で光電変換された信号電荷がＪ
ＦＥＴ１２のゲート領域へ転送され、ＪＦＥＴ２とバイ
アス電流源５０で構成されるソースフォロア回路のソー
スフォロア動作が行われる。これにより容量５２の両端
の電位は、フォトダイオード１で光電変換された信号電
荷に相当する電位だけ変動し、ＪＦＥＴ２の初期化され
た状態の信号成分を差分処理することができる。

【００３５】Ｔ４期間においては、水平信号ライン５８
をリセットするφＲＨと、水平選択スイッチ５５を駆動
するパルスφＨ１、φＨ２、φＨ３、φＨ４、φＨ５、
φＨ６が交互に送出されるので、順次差分処理後の画素
信号が、出力アンプ５９を通して装置外部に出力され
る。第１の実施の形態によれば、全画素共通に駆動させ
るパルス信号ライン（φＲＳＤライン）を、有効画素部
分では水平方向に共通に形成し、フォトダイオード（Ｂ
ＰＤ）を備えたＯＢ画素部分では画素全体を覆うように
形成することにより、ＯＢ画素部分のフォトダイオード
（ＢＰＤ）を遮光している。したがって、ＯＢ画素にフ
ォトダイオードを形成しても、該フォトダイオードを遮
光する専用の遮光膜を形成する必要がない。これによ
り、従来の画素構造を変更することなく、且つ製造プロ
セスを複雑にすることなく、温度補償機能を果たし、且
つ黒レベルの基準となるＯＢ画素を容易に形成すること
ができる。

【００３６】図５は、本発明の第２の実施の形態による
固体撮像装置の回路構成を４×６画素を例にして示す図
である。第２の実施の形態による固体撮像装置は、第１
の実施の形態による固体撮像装置の変形例であり、図１
と同一部分には同一符号を付し、また、図１と同一部分
の説明を省略する。図６は、本発明の第２の実施の形態
による固体撮像装置に用いられる第３の光電変換素子の
平面構造を示す図である。第３の光電変換素子は、第１
の光電変換素子である有効画素と第２の光電変換素子で
あるＯＢ画素の間に配置される画素であり、第１の実施
の形態と同一部分については同一の符号を付けている
（以下では、第３の光電変換素子をＯＢ境界画素と称
す）。ＯＢ境界画素の平面構造について図６を用いて説
明する。従来の画素構造（図３）との違いは、フォトダ
イオード１が形成されている領域とリセットドレイン領
域４の間、すなわち（Ａ）部分に形成されていたＮ型拡
散領域が削除され、且つフォトダイオード１が形成され
ている領域のＰ型拡散層とリセットドレイン領域４のＰ
型拡散領域が直接接続されていることである。つまり、
第３の光電変換素子であるＯＢ境界画素では、光電変換
部であるフォトダイオード１と増幅部であるＪＦＥＴ２
に対応して設けられる半導体領域であるリセットドレイ
ン領域が接続されている。図５の回路構成において、Ｏ
Ｂ境界画素３０は、フォトダイオード１のＰ型拡散領域
とＱＲＳＧ５のソース領域が電気的に接続している。

【００３７】第２の実施の形態による固体撮像装置につ
いて図７を用いて説明する。図７は第２の実施の形態に
よる固体撮像装置を示す図である。図７（ａ）は有効画
素とＯＢ画素の境界領域の概略平面図（有効画素−ＯＢ
境界画素−ＯＢ画素の３画素）であり、図７（ｂ）は図
７（ａ）中のフォトダイオード部分（Ｘ−Ｘ’部分）の
断面構造図である。ＯＢ境界画素には上記のＯＢ境界画
素構造（図６）を使用している。ＯＢ境界画素部分では
２層目Ａｌ２５’がＪＦＥＴ２、リセットドレイン領域
４のみでなく画素全体を遮光しているが、これについて
は第１の実施の形態で説明した通りである。ＯＢ境界画
素部分では２層目Ａｌ２５’によりリセットドレイン領
域４が遮光されている。つまり、２層目Ａｌ２５’は、
遮光手段として少なくとも増幅部であるＪＦＥＴ２に対
応して設けられる半導体領域であるリセットドレイン領
域４を遮光している。２層目Ａｌ２５’にはφＲＳＤＯ
Ｂが供給され、全ＯＢ画素と全ＯＢ境界画素に同時に印
加される。２層目Ａｌ２５’は、第２の光電変換素子で
あるＯＢ画素及び第３の光電変換素子であるＯＢ境界画
素を駆動する駆動パルス信号（φＲＳＤＯＢ）を送出す
る第２の光電変換素子用Ａｌ配線である。

【００３８】上記のようにＯＢ境界画素においては、フ
ォトダイオード１が形成されている領域のＰ型拡散層と
リセットドレイン領域４のＰ型拡散領域が直接接続され
ている。これによりＯＢ境界画素のフォトダイオード１
に入射した光により生成された信号電荷がフォトダイオ
ード１に蓄積されることはなく、リセットドレイン領域
４に接続されている２層目Ａｌ２５’に吸収される。

【００３９】駆動タイミングは第１の実施の形態（図
４）と同じである。ここでは、ＯＢ境界画素だけに注目
する。Ｔ１期間にＪＦＥＴ２のゲート領域はφＲＳＤＯ
Ｂの高レベル電位に初期化される。Ｔ２期間のソースフ
ォロア期間においてＪＦＥＴ２の初期化された状態の信
号が容量５２に蓄積され、φＮが低レベルになった瞬間
の電位を容量５２にクランプする。Ｔ３期間においてφ
ＴＧｉにより転送動作が行われるが、フォトダイオード
１のＰ型拡散層の電位は、φＲＳＤＯＢの低レベル電位
に固定されているので、フォトダイオード１のＰ型拡散
層の電位の方がＪＦＥＴ２のゲート領域の電位より低く
なり、フォトダイオード１からＪＦＥＴ２への電荷の転
送は起こらない。また、φＴＧｉの低レベル電位を適宜
設定することによりＪＦＥＴ２からフォトダイオード１
への電荷の移動も起こらない。従って、Ｔ４期間におい
てもＪＦＥＴ１の初期化された状態の信号がソースフォ
ロアされる。このためＯＢ境界画素からの信号は差分処
理回路５４で完全に除去され素子外部には入射光及び温
度変化の影響を受けない信号成分が出力されることにな
る。

【００４０】第２の実施の形態によれば、全画素共通に
駆動させるパルス信号ライン（φＲＳＤライン）を、有
効画素部分では水平方向に共通に形成し、フォトダイオ
ードを備えたＯＢ画素部分では画素全体を覆うように形
成することにより、ＯＢ画素部分のフォトダイオードを
遮光している。したがって、ＯＢ画素にフォトダイオー
ドを形成しても、該フォトダイオードを遮光する専用の
遮光膜を形成する必要がない。これにより、従来の画素
構造を変更することなく、且つ製造プロセスを複雑にす
ることなく、温度補償機能を果たし、且つ黒レベルの基
準となるＯＢ画素を容易に形成することができる。さら
に、ＯＢ境界画素を設けることにより、ＯＢ境界画素に
入射する光により発生する電荷が有効画素並びにＯＢ画
素に到達することがなくなり、第１の実施の形態による
画像撮像装置において有効画素に隣接しているＯＢ画素
の遮光が十分でないために発生していたノイズが低減す
る。

【００４１】図８は、本発明の第３の実施の形態による
固体撮像装置に用いられる第３の光電変換素子の平面構
造を示す図である。第３の実施の形態による固体撮像装
置は、第２の実施の形態による固体撮像装置の変形例で
あり、図６と同一部分には同一符号を付し、また、図６
と同一部分の説明は省略する。第３の実施の形態による
固体撮像装置が第２の実施の形態による固体撮像装置と
異なる部分を図８を用いて説明する。第２の実施の形態
による固体撮像装置では、フォトダイオード１が形成さ
れている領域とリセットドレイン領域４の間、すなわち
（Ａ）部分に形成されていたＮ型不純物領域３８が削除
され、フォトダイオード１が形成されている領域のＰ型
拡散領域とリセットドレイン領域４のＰ型拡散領域が直
接接続されている。第３の実施の形態による固体撮像装
置では、前記の（Ａ）の部分に加えて、リセットドレイ
ン領域４と列方向上側に隣接する画素のフォトダイオー
ドが形成されている領域との間、すなわち（Ｂ）部分
と、フォトダイオード１が形成されている領域と列方向
下側に隣接する画素のリセットドレイン領域の間、すな
わち（Ｃ）部分に形成されていたＮ型不純物領域３８が
削除され、且つ列方向上下に隣接するＯＢ境界画素のフ
ォトダイオード１が形成されている領域のＰ型拡散層と
リセットドレイン領域４のＰ型拡散領域が直接接続され
ている。

【００４２】図９は第３の実施の形態による固体撮像装
置を示す図である。図９（ａ）は有効画素とＯＢ画素の
境界領域の概略平面図（有効画素−ＯＢ境界画素−ＯＢ
画素の３画素）であり、図９（ｂ）は図９（ａ）中のフ
ォトダイオード部分（Ｘ−Ｘ’部分）の断面構造図であ
る。上記した第２の実施の形態による固体撮像装置との
差異以外では、第３の実施の形態による固体撮像装置の
構成、動作は、第２の実施の形態による固体撮像装置と
同じであるので、説明を省略する。

【００４３】第３の実施形態による固体撮像装置におい
ては、列方向上下に隣接する画素のフォトダイオード１
が形成されている領域のＰ型拡散層とリセットドレイン
領域４のＰ型拡散領域が直接接続されているので、第２
の実施形態に比べＯＢ境界画素のフォトダイオードに入
射した光により生成される信号電荷をより確実に２層目
Ａｌ２５’に吸収することができる。

【００４４】また、第２の実施の形態（図５）において
ＯＢ境界画素は、垂直信号線１４ｄに沿って列方向に配
置している。このようにＯＢ境界画素は、画素が２次元
状に配置している固体撮像装置の画素の１つの読み出し
方向（図５では列（縦）方向）に配置していれば良い。
また、第２の実施の形態、及び第３の実施の形態ではＯ
Ｂ境界画素を各行１画素（縦の読み出し方向では１列）
として示したが、各行２画素以上（縦の読み出し方向で
は２列以上）であっても構わない。ＯＢ境界画素を各行
２画素以上とすることにより、ＯＢ境界画素で生成され
た信号電荷が有効画素やＯＢ画素へ到達する割合が減少
するという利点がある。

【００４５】また、第１、第２及び第３の実施の形態で
は、有効画素が２次元状に配置しているとしたが、１次
元状に配置していても構わない。

【００４６】

【発明の効果】以上のように本発明では、ＯＢ画素にフ
ォトダイオードを形成しても、フォトダイオードを遮光
する専用の遮光膜を形成する必要がない。これにより、
従来の画素構造を変更することなく、且つ製造プロセス
を複雑にすることなく、温度補償機能を果たし、且つ黒
レベルの基準となるＯＢ画素を容易に形成することがで
きる。さらに、有効画素とＯＢ画素の間にＯＢ境界画素
を配置することにより、ＯＢ境界画素に入射する光によ
り発生する電荷が有効画素並びにＯＢ画素に到達するこ
とがなくなり、有効画素に隣接しているＯＢ画素の遮光
が十分でないために発生していたノイズが低減する。こ
れらにより、固体撮像装置において画質の劣化防止や適
正なＯＢ画素信号が得られるという効果を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による固体撮像装置
の回路構成を４×６画素を例にして示す図である。

【図２】第１の実施の形態による固体撮像装置の有効画
素とＯＢ画素との境界部分及びその近傍を示す平面図で
ある。

【図３】有効画素の画素構造を示す図である。図３
（ａ）は有効画素の平面構造図であり、図３（ｂ）は図
３（ａ）中のＸ−Ｘ’部分の断面構造図であり、図３
（ｃ）は図３（ａ）中のＹ−Ｙ’部分の断面構造図であ
る。

【図４】第１の実施の形態による固体撮像装置の駆動タ
イミングを説明するためのタイミングチャートである。

【図５】本発明の第２の実施の形態による固体撮像装置
の回路構成を４×６画素を例にして示す図である。

【図６】第２の実施の形態による固体撮像装置に用いら
れる第３の光電変換素子の平面構造を示す図である。

【図７】第２の実施の形態による固体撮像装置を示す図
である。図７（ａ）は有効画素とＯＢ画素の境界領域の
概略平面図（有効画素−ＯＢ境界画素−ＯＢ画素の３画
素）であり、図７（ｂ）は図７（ａ）中のフォトダイオ
ード部分（Ｘ−Ｘ’部分）の断面構造図である。

【図８】本発明の第３の実施の形態による固体撮像装置
に用いられる有効画素とＯＢ画素にはさまれた領域に配
置される第１のＯＢ境界画素の平面構造を示す図であ
る。

【図９】第３の実施の形態による固体撮像装置を示す図
である。図９（ａ）は有効画素とＯＢ画素の境界領域の
概略平面図（有効画素−ＯＢ境界画素−ＯＢ画素の３画
素）であり、図９（ｂ）は図９（ａ）中のフォトダイオ
ード部分（Ｘ−Ｘ’部分）の断面構造図である。

【図１０】従来の固体撮像装置の一構成例を示す平面図
である。

【図１１】図１０に示す有効画素２０２Ａの一構成例を
示す断面図である。

【図１２】ＯＢ画素２０２Ｂの一構成例を示す断面図で
ある。

【符号の説明】

１・・・フォトダイオード２・・・ＪＦＥＴ（接合型電解効果トランジスタ）３・・・ＭＯＳＦＥＴ（ＱＴＧ）４・・・リセットドレイン領域５・・・ＭＯＳＦＥＴ（ＱＲＳＧ）１０・・・単位画素１１、１２・・・ポリＳｉゲート電極１３・・・電源ライン１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆ、１
１０・・・垂直信号線１５・・・配線２１、２２、２３・・・コンタクトホール２４・・・接続孔２５、２５’・・・２層目Ａｌ（２ｎｄＡｌ）２８、２０２Ａ、２０２Ａ−ａ・・・有効画素２９、２０２Ｂ、２０２Ｂ−ａ・・・ＯＢ画素３０・・・ＯＢ境界画素３１・・・Ｐ型半導体基板３３、３４・・・Ｐ型ゲート領域３５・・・Ｎ型チャネル領域３６・・・Ｎ型拡散層３７・・・Ｐ型拡散領域３８・・・Ｎ型分離領域３９・・・Ｐ型拡散層４０・・・Ｎ型拡散層５０・・・バイアス電流源５１・・・垂直走査回路５２・・・容量５３・・・ＭＯＳＦＥＴ５４・・・差分処理回路５５・・・水平選択スイッチ５６・・・水平走査回路５７・・・リセット用トランジスタ５８・・・水平信号ライン５９・・・出力アンプ１０１・・・ｐ型基板１０２・・・ｎ型ウェル１０３・・・ｐ^-型不純物領域１０４・・・ｎ⁺型不純物領域１０７・・・ｎ⁺型不純物領域１０８・・・第２層ポリシリコンゲート（ポリシリコン
層）１０９・・・第１層ポリシリコンゲート（ポリシリコン
層）１１３・・・埋め込みフォトダイオード（ＢＰＤ）１１４・・・ＭＩＳ型静電誘導トランジスタ（ＭＩＳＳ
ＩＴ）２０１・・・画素領域２０２・・・画素２０３・・・受光部有効画素領域２０４・・・ＯＢ画素領域２０５・・・ＯＢ部金属遮光膜２０６・・・読み出し回路２０７・・・周辺回路領域２０８・・・出力端子

Claims

【特許請求の範囲】

【請求項１】複数の第１の光電変換素子、複数の第２の
光電変換素子、及び複数の第３の光電変換素子を有し、該第１の光電変換素子、該第２の光電変換素子、及び該
第３の光電変換素子は、入射光の光量に応じた信号電荷を生成し蓄積する光電変
換部と、制御領域を有し、該制御領域に転送される前記光電変換
部からの前記信号電荷を増幅する増幅部と、前記光電変換部に蓄積された前記信号電荷を前記制御領
域へ転送する転送部と、前記増幅部に対応して設けられる半導体領域と、前記制御領域と前記半導体領域の電気的な接続を制御す
るスイッチング素子とを備え、前記第１の光電変換素子は、１次元状又は２次元状に配
列し、前記第２の光電変換素子は、入射光を遮光する遮光手段
を備え、前記第３の光電変換素子は、前記第１の光電変換素子と
前記第２の光電変換素子の間に配置され、前記光電変換
部と前記半導体領域が接続されていて、且つ少なくとも
前記半導体領域への入射光を遮光する遮光手段を備えて
いることを特徴とする固体撮像装置。
【請求項２】前記第１の光電変換素子は２次元状に配列
し、前記第３の光電変換素子の接続している前記光電変換部
及び前記半導体領域は、隣接して配置している前記第３
の光電変換素子の前記光電変換部及び前記半導体領域と
さらに接続していることを特徴とする請求項１に記載の
固体撮像装置。
【請求項３】前記第３の光電変換素子は、１つの読み出
し方向に１列もしくは２列以上で配列していることを特
徴とする請求項１又は２に記載の固体撮像装置。
【請求項４】前記第１の光電変換素子を駆動させる駆動
パルス信号を送出する第１の光電変換素子用Ａｌ配線
と、前記第２の光電変換素子及び前記第３の光電変換素子を
駆動させるために全ての前記第２の光電変換素子及び前
記第３の光電変換素子に共通に出力される駆動パルス信
号を送出する第２の光電変換素子用Ａｌ配線とを更に有
し、前記第２の光電変換素子への入射光を遮光する前記遮光
手段及び前記第３の光電変換素子の少なくとも前記半導
体領域への入射光を遮光する前記遮光手段は、前記第２
の光電変換素子用Ａｌ配線であり、前記第１の光電変換素子用Ａｌ配線は、前記第２の光電
変換素子用Ａｌ配線と同一のＡｌ層で形成されており、
且つ前記第１の光電変換素子用Ａｌ配線と前記第２の光
電変換素子用Ａｌ配線とは、互いに電気的に分離されて
いることを特徴とする請求項１、２、３のいずれかに記
載の固体撮像装置。