JP2001085423A - Forming method for dielectric layer of capacitor - Google Patents
Forming method for dielectric layer of capacitorInfo
- Publication number
- JP2001085423A JP2001085423A JP25637999A JP25637999A JP2001085423A JP 2001085423 A JP2001085423 A JP 2001085423A JP 25637999 A JP25637999 A JP 25637999A JP 25637999 A JP25637999 A JP 25637999A JP 2001085423 A JP2001085423 A JP 2001085423A
- Authority
- JP
- Japan
- Prior art keywords
- titanium
- tantalum
- organic compound
- containing organic
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ダイナミックラン
ダムアクセスメモリの形成方法に関するものである。特
に、本発明はキャパシタのタンタルチタン酸化物（tant
alum titanium oxide）の誘電体層の形成方法に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a dynamic random access memory. In particular, the invention relates to tantalum titanium oxide (tant) for capacitors.
The present invention relates to a method for forming a dielectric layer of alum titanium oxide).
【０００２】[0002]
【従来の技術及び発明が解決しようとする課題】集積回
路（ＩＣ）密度の順調な増加とＩＣの低エネルギー消費
の要求に伴い、半導体産業はサブミクロン素子が製造可
能な新しい技術への移行が余儀なくされている。そし
て、多様な機能を有するダイナミックランダムアクセス
メモリ（ＤＲＡＭ）に大きな興味が寄せられている。Ｄ
ＲＡＭの製造において、適当な電荷の蓄積を維持あるい
は増加するためには、記憶キャパシタの電極に十分な表
面領域が必要とされる。ＤＲＡＭの製造において、さら
に高い集積度を達成するために電極に十分な電荷を蓄積
することは特に大きな課題である。所望のキャパシタン
スは、最密蓄積セルによって達成されうる。しかし、Ｄ
ＲＡＭセル及び最密キャパシタの寸法を低減するのに伴
い、キャパシタに十分な電荷を蓄積することはさらに難
しくなる。BACKGROUND OF THE INVENTION With the steady increase in integrated circuit (IC) density and the demand for low energy consumption of ICs, the semiconductor industry is shifting to new technologies capable of manufacturing submicron devices. Have been forced. In addition, dynamic random access memories (DRAMs) having various functions have received great interest. D
In the manufacture of RAMs, sufficient surface area is required for the electrodes of the storage capacitors to maintain or increase the proper charge accumulation. In the manufacture of DRAMs, accumulating sufficient charge on the electrodes to achieve a higher degree of integration is a particular challenge. The desired capacitance can be achieved by the closest storage cell. But D
As the dimensions of RAM cells and close-packed capacitors are reduced, it becomes more difficult to store sufficient charge on the capacitors.
【０００３】キャパシタは信号蓄積用のＤＲＡＭセルの
心臓部である。キャパシタが多くの電荷を蓄積するほ
ど、多くの信号がアクセス可能になる。この場合、デー
タを読み込む増幅器を使用する際のノイズは明らかに低
減される。キャパシタの基本構造は、２個の伝導プレー
トとそれらのプレートの間の誘電体材料とから成る。キ
ャパシタのキャパシタンスは、誘電体材料の誘電率、伝
導プレートの表面領域、及び誘電体材料の厚さによって
決まる。[0003] A capacitor is the heart of a DRAM cell for signal storage. The more charge a capacitor stores, the more signals are accessible. In this case, noise when using an amplifier for reading data is clearly reduced. The basic structure of a capacitor consists of two conductive plates and a dielectric material between those plates. The capacitance of a capacitor depends on the dielectric constant of the dielectric material, the surface area of the conductive plate, and the thickness of the dielectric material.
【０００４】蓄積キャパシタンスは、誘電体層の厚さを
減ずることによって増加させることができるが、誘電体
層の厚さは無限に減ずることはできない。過度に薄い誘
電体層の場合には電界が破壊される可能性を考慮しなけ
ればならないからである。従って、誘電体層の厚さの減
少には限度がある。Although the storage capacitance can be increased by reducing the thickness of the dielectric layer, the thickness of the dielectric layer cannot be reduced indefinitely. This is because in the case of an excessively thin dielectric layer, it is necessary to consider the possibility that the electric field is destroyed. Therefore, there is a limit in reducing the thickness of the dielectric layer.
【０００５】現在、蓄積キャパシタンスを増加する共通
の方法は、有効領域を増加するかあるいは高誘電率を有
する誘電体を使用することである。Currently, a common method of increasing storage capacitance is to increase the effective area or use a dielectric having a high dielectric constant.
【０００６】集積回路（ＩＣ）に対する高い集積度の要
求を満足させるため、スタック型あるいはトレンチ型キ
ャパシタのような３次元のキャパシタが、キャパシタの
有効領域を増加させるものとして使用されてきた。メモ
リ素子は次の世代へ向けて徐々に進化しているが、有効
領域の増加は３次元キャパシタであるため限度がある。
現在、高誘電率を有する誘電体には五酸化タンタル（Ti
2O5）、Pb(Zr,Ti)O3(略称ＰＺＴ）及び(Ba,Sr)TiO3(略
称ＢＳＴ）が含まれる。五酸化タンタル（Ti2O 5）は約
２０から約２５の誘電率を、ＢＳＴは約２０から約６０
０の誘電率を、また、ＰＺＴは約６００から約１０００
の誘電率を有する。[0006] High integration requirements for integrated circuits (ICs)
In order to satisfy the requirements, stack type or trench type key
A three-dimensional capacitor, such as a capacitor,
It has been used to increase the effective area. Note
Re-elements are gradually evolving for the next generation, but are effective
The increase in area is limited because of the three-dimensional capacitor.
At present, tantalum pentoxide (Ti)
TwoOFive), Pb (Zr, Ti) OThree(Abbreviation PZT) and (Ba, Sr) TiOThree(Abbreviated
BST). Tantalum pentoxide (TiTwoO Five) Is about
Dielectric constants from 20 to about 25, BST from about 20 to about 60
0 and PZT is about 600 to about 1000
Having a dielectric constant of
【０００７】五酸化タンタル（Ti2O5）層を形成する方
法は、従来使用されてきた酸化膜／窒化膜／酸化膜から
成る誘電体層と高い互換性があり、また、Ti2O5はキャ
パシタンスの要求を満足されることができるので主にキ
ャパシタの誘電体層として使用されている。The method of forming a tantalum pentoxide (Ti 2 O 5 ) layer has a high compatibility with a conventionally used dielectric layer composed of an oxide film / nitride film / oxide film, and also has a high compatibility with Ti 2 O 5. Is mainly used as a dielectric layer of a capacitor because it can satisfy the requirement of capacitance.
【０００８】従来法においては、Ti2O5を精製しかつTi2
O5層の構造の密度を高めるため、Ti 2O5の形成後に再結
晶化処理を行わなければならない。しかしながら、再結
晶化処理において使用される酸素は、ポリシリコン底部
電極と容易に反応してポリシリコン電極とTi2O5誘電体
層との間に酸化層を形成してしまう。その酸化層の誘電
率は低いため、従来法を使用したのでは誘電体層の誘電
率は２５に達することはできない；やっと約１５に達す
る程度である。従って、従来法は将来の半導体素子の集
積度要求を満足させることはできない。そのため、ＢＳ
ＴあるいはＰＺＴのような高誘電体率を有する誘電体が
徐々にTi2O5に代わって使用されてきた。In the conventional method, TiTwoOFiveAnd TiTwo
OFiveTi to increase the density of the layer structure TwoOFiveReunited after formation
A crystallization process must be performed. However, reunion
The oxygen used in the crystallization process is located at the bottom of the polysilicon.
Polysilicon electrode and Ti react easily with electrodeTwoOFiveDielectric
An oxide layer is formed between the layers. The dielectric of the oxide layer
Because of the low rate, the dielectric loss of the dielectric
Rate cannot reach 25; finally reaches about 15
It is only about. Therefore, the conventional method is not suitable for future semiconductor devices.
It cannot meet the demand for the moment. Therefore, BS
A dielectric having a high dielectric constant, such as T or PZT,
Gradually TiTwoOFiveHas been used instead of
【０００９】しかしながら、ＢＳＴあるいはＰＺＴを使
用すると、高誘電率のために電流漏れが容易に起きてし
まう。ＢＳＴあるいはＰＺＴ誘電体層を形成する工程に
は注意が必要であり、全工程においてこれらの層の互換
性を考慮しなければならない。従って、ＢＳＴあるいは
ＰＺＴ誘電体層を形成する工程を現状の工程に組み込む
ことは容易ではない。However, when BST or PZT is used, current leakage easily occurs due to a high dielectric constant. Care must be taken in the steps of forming the BST or PZT dielectric layers, and the compatibility of these layers must be considered in all steps. Therefore, it is not easy to incorporate the step of forming the BST or PZT dielectric layer into the current step.
【００１０】[0010]
【課題を解決するための手段】本発明は、キャパシタの
誘電体層の形成方法を提供する。この方法は、タンタル
含有有機化合物及びチタン含有有機化合物を提供する。
タンタル含有有機化合物及びチタン含有有機化合物を前
駆体として使用して誘電体層を形成するため、有機金属
化学気相蒸着段階が行われる。SUMMARY OF THE INVENTION The present invention provides a method for forming a dielectric layer of a capacitor. The method provides a tantalum-containing organic compound and a titanium-containing organic compound.
In order to form a dielectric layer using a tantalum-containing organic compound and a titanium-containing organic compound as precursors, an organometallic chemical vapor deposition step is performed.
【００１１】タンタル含有有機化合物は、例えば、タン
タル・ペンタエトキシド（Ta(C2H5O)5)、タンタル・テ
トラトキシ・ジメチルアミノエトキシド（Ta(C2H5O)4(C
4H10NO))、タンタル・テトラメトキシ・テトラメチルヘ
プタンジオナート（Ta(C2H5O) 4(C11H19O2)）、タンタル
・テトラメトキシ・テトラメチルヘプタンジオナート
（Ta(CH3O)4(C11H19O2)）、タンタル・テトラ-ｉ-プロ
ポキシ・テトラメチルヘプタンジオナート（Ta(C3H7O)4
(C11H19O2)）、あるいはタンタル・トリス-ジエチルア
ミド-t-ブチルイミド（(C4H10N)3Ta(NC4H9)）である。[0011] The tantalum-containing organic compound is, for example, tantalum.
Tal pentaethoxide (Ta (CTwoHFiveO)Five), Tantalum te
Tratoxy dimethylamino ethoxide (Ta (CTwoHFiveO)Four(C
FourHTenNO)), tantalum, tetramethoxy, tetramethyl
Putangionate (Ta (CTwoHFiveO) Four(C11H19OTwo)),tantalum
・ Tetramethoxy ・ tetramethylheptane dionate
(Ta (CHThreeO)Four(C11H19OTwo)), Tantalum tetra-i-pro
Poxy tetramethylheptane dionate (Ta (CThreeH7O)Four
(C11H19OTwo)) Or tantalum / tris-diethyla
Mido-t-butylimide ((CFourHTenN)ThreeTa (NCFourH9)).
【００１２】チタン含有有機化合物は、例えば、チタン
・テトラ-ｉ-プロポキシド（Ti(C3H 7O)4）、チタン・ジ
-ｉ-プロポキシド（Ti(C3H7O)2）、チタン・ジ-ｉ-プロ
ポキシ・ビジメチルラミノエトキシド（Ti(C3H7O)2(C4H
10NO)2)、チタン・ジエトキシ・ビジメチルアミノエト
キシド（Ti(C3H7O)2(C4H10NO)2)、あるいはチタン・テ
トラキス-t-ブトキシド（Ti(C4H9O)4）である。もし、
そのチタン含有有機化合物がチタンアミドを含むなら
ば、チタン・テトラキス-ジエチルアミド（Ti(C8H
10N)4）あるいはチタン・テトラキス-ジメチルアミド
（Ti(C2H6N)4）である。The titanium-containing organic compound is, for example, titanium
・ Tetra-i-propoxide (Ti (CThreeH 7O)Four), Titanium di
-i-propoxide (Ti (CThreeH7O)Two), Titanium di-i-pro
Poxy / bidimethyllaminoethoxide (Ti (CThreeH7O)Two(CFourH
TenNO)Two), Titanium diethoxy bidimethylamino eth
Oxide (Ti (CThreeH7O)Two(CFourHTenNO)Two) Or titanium te
Thrakis-t-butoxide (Ti (CFourH9O)Four). if,
If the titanium-containing organic compound contains titanium amide
For example, titanium tetrakis-diethylamide (Ti (C8H
TenN)Four) Or titanium tetrakis-dimethylamide
(Ti (CTwoH6N)Four).
【００１３】これまで具体的に幅広く記載してきたよう
に、本発明はキャパシタの誘電体層の形成方法を提供す
るものである。本発明におけるタンタルチタン酸化物誘
電体層が高誘電率を有するチタンを含むので、キャパシ
タの誘電体の誘電率は２５に達する。[0013] As has been specifically and broadly described, the present invention provides a method for forming a dielectric layer of a capacitor. Since the tantalum titanium oxide dielectric layer in the present invention comprises titanium having a high dielectric constant, the dielectric constant of the capacitor dielectric reaches 25.
【００１４】本発明においては、タンタルチタン酸化物
誘電体層はＭＯＣＶＤによって形成されるので、より適
当な割合のステップ被覆率を有し、タンタルチタン酸化
物誘電体層は電流漏れを低減する。さらに、タンタルチ
タン酸化物誘電体層は、引き続き実施される工程の間、
単一相を維持して相変換を避けることができる。本発明
においては、タンタルチタン酸化物誘電体層は一定の誘
電率を保って、素子の特性と信頼性を維持することが可
能となる。In the present invention, since the tantalum titanium oxide dielectric layer is formed by MOCVD, it has a more suitable ratio of step coverage, and the tantalum titanium oxide dielectric layer reduces current leakage. Further, the tantalum titanium oxide dielectric layer may be used during subsequent steps.
A single phase can be maintained to avoid phase conversion. In the present invention, the dielectric constant of the tantalum titanium oxide dielectric layer can be kept constant to maintain the characteristics and reliability of the device.
【００１５】タンタルチタン酸化物誘電体層の蒸着温度
は、約３８０℃から約５００℃の範囲なので熱収支は低
減される。[0015] Since the deposition temperature of the tantalum titanium oxide dielectric layer ranges from about 380 ° C to about 500 ° C, the heat balance is reduced.
【００１６】本発明では、前駆体としてタンタル含有有
機化合物及びチタン含有有機化合物を使用するＭＯＣＶ
Ｄ段階を行うため、誘電率はタンタルとチタンのモル比
を制御することによって制御される。In the present invention, MOCV using a tantalum-containing organic compound and a titanium-containing organic compound as precursors
To perform stage D, the dielectric constant is controlled by controlling the molar ratio of tantalum to titanium.
【００１７】本発明は、誘電体としてTa2O5を使用する
従来法に容易に組み込まれる。The present invention is easily incorporated into conventional methods using Ta 2 O 5 as the dielectric.
【００１８】タンタルチタン酸化物誘電体層１１４をHS
G-Si層を有する底部電極上に形成することができるた
め、本発明は高誘電率を有するタンタルチタン酸化物誘
電体層によるキャパシタのキャパシタンスを高め、HSG-
Si層の形成を促進する。さらに、本発明は、誘電体とし
て働くTa2O5を使用する従来法に容易に組み込まれる。
こうして、半導体素子の製造において、本発明を使用し
て所望のキャパシタンスを得ることができる。従って、
本発明は、従来技術とＢＳＴあるいはＰＺＴ誘電体を使
用する次世代技術との間の満足な中間段階を提供する；
すなわち、本発明の使用することによって、ＢＳＴある
いはＰＺＴ誘電体を形成する際に生ずる互換性の問題を
回避する方法を研究するのに十分な時間を確保すること
できる。The tantalum titanium oxide dielectric layer 114 is made of HS
Since the present invention can be formed on a bottom electrode having a G-Si layer, the present invention increases the capacitance of a capacitor by a tantalum titanium oxide dielectric layer having a high dielectric constant, and increases the HSG-
Promotes the formation of a Si layer. Furthermore, the present invention is easily incorporated into conventional methods using Ta 2 O 5 acting as a dielectric.
Thus, in the manufacture of a semiconductor device, a desired capacitance can be obtained using the present invention. Therefore,
The present invention provides a satisfactory intermediate step between the prior art and the next generation technology using BST or PZT dielectrics;
That is, the use of the present invention allows sufficient time to study how to avoid compatibility problems that occur when forming BST or PZT dielectrics.
【００１９】これまでの一般的な記載及びこれ以後の詳
細な記載は、単に例示的なものであり、クレームされた
本発明に対するさらなる説明を提供することが意図され
ている。[0019] The foregoing general description and the following detailed description are exemplary only and are intended to provide further explanation of the invention as claimed.
【００２０】[0020]
【発明の実施の形態】添付図面は、本発明のさらなる理
解のために含まれたものであり、本発明に組み込まれ、
かつ本発明を特定するための一部を構成するものであ
る。図面は本発明の実施形態を例示するものであり、か
つ記載とともに本発明の原理の説明に供するものであ
る。図面において、図１及び図２は、本発明の好適な一
実施形態によるダイナミックランダムアクセスメモリ
（ＤＲＡＭ）を形成する方法を示す断面図であり；図３
は、本発明の好適な一実施形態によるダイナミックラン
ダムアクセスメモリ（ＤＲＡＭ）を形成する方法を示す
フローチャートを示す。BRIEF DESCRIPTION OF THE DRAWINGS The accompanying drawings are included to provide a further understanding of the present invention, and are incorporated in and constitute a part of the present invention.
Further, it constitutes a part for specifying the present invention. The drawings illustrate embodiments of the invention and, together with the description, serve to explain the principles of the invention. 1 and 2 are cross-sectional views illustrating a method of forming a dynamic random access memory (DRAM) according to a preferred embodiment of the present invention;
4 is a flowchart illustrating a method for forming a dynamic random access memory (DRAM) according to a preferred embodiment of the present invention.
【００２１】図１及び図２は、本発明の好適な一実施形
態によるダイナミックランダムアクセスメモリ（ＤＲＡ
Ｍ）を形成する方法を示す断面図である。FIGS. 1 and 2 show a dynamic random access memory (DRA) according to a preferred embodiment of the present invention.
FIG. 9 is a cross-sectional view showing a method for forming M).
【００２２】図１に示すように、基板１００を準備す
る。電解効果トランジスタ１０２、ビット線１０４及び
誘電体層１０６のようなプリフォームされた構造をその
基板１００上に形成する。伝導層１１０をその基板１０
０上に形成して、誘電体層１０６にノード接触ホール１
０８を充填する。例えば、この伝導層１１０はドープさ
れたポリシリコンを含んでいる。この伝導層１１０は、
例えば、化学気相蒸着（ＣＶＤ）によって形成される。As shown in FIG. 1, a substrate 100 is prepared. A preformed structure such as a field effect transistor 102, a bit line 104 and a dielectric layer 106 is formed on the substrate 100. The conductive layer 110 is attached to the substrate 10
0, and the node contact hole 1 is formed in the dielectric layer 106.
08. For example, the conductive layer 110 includes doped polysilicon. This conductive layer 110
For example, it is formed by chemical vapor deposition (CVD).
【００２３】キャパシタの底部電極の表面領域を増加す
るために、半球形状グレイン型シリコン（HSG-Si）層１
１２を伝導層１１０の表面上に形成する。HSG-Si層１１
２は、ＣＶＤあるいは選択性半球形状グレイン型シリコ
ン（HSG-Si）技術によって形成することができる。この
方法は、底部電極の表面領域を２倍増加するだけでな
く、画成（definition）段階を省略するものである。In order to increase the surface area of the bottom electrode of the capacitor, a hemispherical grain type silicon (HSG-Si) layer 1
12 is formed on the surface of the conductive layer 110. HSG-Si layer 11
2 can be formed by CVD or selective hemispherical grain silicon (HSG-Si) technology. This method not only increases the surface area of the bottom electrode by a factor of two, but also eliminates the definition step.
【００２４】図２に示すように、タンタルチタン酸化物
（Ta2-xTixO3）誘電体層１１４をHSG-Si層１１２上に形
成する。タンタルチタン酸化物誘電体層１１４は、例え
ば約80Åから約200Åの厚さを有する。本発明における
タンタルチタン酸化物誘電体層１１４を形成する方法を
図３に示す。図３に示すように、段階２００において、
タンタル含有有機化合物及びチタン含有有機化合物を準
備する。タンタル含有有機化合物及びチタン含有有機化
合物を前駆体として使用し、有機金属化学気相蒸着（Ｍ
ＯＣＶＤ）段階を実施して、タンタルチタン酸化物誘電
体層１１４を単一相で形成する。このＭＯＣＶＤ反応温
度は、約380℃から約500℃の範囲であることが好まし
い。As shown in FIG. 2, a tantalum titanium oxide (Ta 2-x Ti x O 3 ) dielectric layer 114 is formed on the HSG-Si layer 112. Tantalum titanium oxide dielectric layer 114 has a thickness of, for example, about 80 ° to about 200 °. FIG. 3 shows a method for forming the tantalum titanium oxide dielectric layer 114 according to the present invention. As shown in FIG. 3, in step 200,
A tantalum-containing organic compound and a titanium-containing organic compound are prepared. Metal organic chemical vapor deposition (M) using tantalum-containing organic compounds and titanium-containing organic compounds as precursors
An OCVD step is performed to form the tantalum titanium oxide dielectric layer 114 in a single phase. Preferably, the MOCVD reaction temperature ranges from about 380 ° C to about 500 ° C.
【００２５】上記タンタル含有有機化合物は、例えば、
タンタルアルコキシドを含んでいる。上記タンタル含有
有機化合物は、例えば、タンタル・ペンタエトキシド
（Ta(C 2H5O)5)、タンタル・テトラトキシ・ジメチルア
ミノエトキシド（Ta(C2H5O)4(C4H10NO))、タンタル・テ
トラメトキシ・テトラメチルヘプタンジオナート（Ta(C
2H5O)4(C11H19O2)）、タンタル・テトラメトキシ・テト
ラメチルヘプタンジオナート（Ta(CH3O)4(C11H
19O2)）、タンタル・テトラ-ｉ-プロポキシ・テトラメ
チルヘプタンジオナート（Ta(C3H7O)4(C11H19O2)）、タ
ンタル・トリス-ジエチルアミド-t-ブチルイミド（(C4H
10N)3Ta(NC4H9)）であってもよい。タンタル含有有機化
合物は、タンタル・ペンタエトキシド（Ta(C2H5O)5)、
あるいはタンタル・テトラエトキシ・ジメチルアミノエ
トキシド（Ta(C2H5O)4(C4H10NO))であることが好まし
い。The tantalum-containing organic compound is, for example,
Contains tantalum alkoxide. Above tantalum content
Organic compounds include, for example, tantalum pentaethoxide
(Ta (C TwoHFiveO)Five), Tantalum, tetratoxyl, dimethyla
Minoethoxide (Ta (CTwoHFiveO)Four(CFourHTenNO)), tantalum
Tramethoxytetramethylheptane dionate (Ta (C
TwoHFiveO)Four(C11H19OTwo)), Tantalum tetramethoxy tet
Lamethylheptane dionate (Ta (CHThreeO)Four(C11H
19OTwo)), Tantalum tetra-i-propoxy tetrame
Chillheptanedionate (Ta (CThreeH7O)Four(C11H19OTwo)), Ta
N-tris-diethylamide-t-butylimide ((CFourH
TenN)ThreeTa (NCFourH9)). Organic tantalum containing
The compound is tantalum pentaethoxide (Ta (CTwoHFiveO)Five),
Or tantalum tetraethoxy dimethylamino
Toxide (Ta (CTwoHFiveO)Four(CFourHTenNO))
No.
【００２６】チタン含有有機化合物は、例えば、チタン
アルコキシドあるいはチタンアミドを含んでいる。チタ
ン含有有機化合物がチタンアルコキシドを含めるなら
ば、例えば、チタン・テトラ-ｉ-プロポキシド（Ti(C3H
7O)4）、チタン・ジ-ｉ-プロポキシド（Ti(C3H7O)2）、
チタン・ジ-ｉ-プロポキシ・ビジメチルラミノエトキシ
ド（Ti(C3H7O)2(C4H10NO)2)、チタン・ジエトキシ・ビ
ジメチルアミノエトキシド（Ti(C3H7O)2(C4H10NO)2)、
チタン・テトラキス-t-ブトキシド（Ti(C4H9O)4）から
なるグループから選択する。チタン含有有機化合物がチ
タンアミドを含めるならば、チタン・テトラキス-ジエ
チルアミドあるいはチタン・テトラキス-ジメチルアミ
ドからなるグループから選択する。The titanium-containing organic compound contains, for example, titanium alkoxide or titanium amide. If the titanium-containing organic compound includes a titanium alkoxide, for example, titanium tetra-i-propoxide (Ti (C 3 H
7 O) 4 ), titanium di-i-propoxide (Ti (C 3 H 7 O) 2 ),
Titanium di-i-propoxy bidimethyllaminoethoxide (Ti (C 3 H 7 O) 2 (C 4 H 10 NO) 2 ), titanium diethoxy bidimethylamino ethoxide (Ti (C 3 H 7 O) 2 (C 4 H 10 NO) 2 ),
It is selected from the group consisting of titanium tetrakis-t-butoxide (Ti (C 4 H 9 O) 4 ). If the titanium-containing organic compound includes titanium amide, it is selected from the group consisting of titanium tetrakis-diethylamide or titanium tetrakis-dimethylamide.
【００２７】本発明において、タンタル含有有機化合物
及びチタン含有有機化合物は蒸着前に予め混合してもよ
い。また、タンタル含有有機化合物及びチタン含有有機
化合物を別々に導入し、それからin-situで混合して蒸
着段階を実施してもよい。タンタルチタン酸化物誘電体
層１１４の誘電率は、タンタルチタン酸化物誘電体層１
１４内のタンタル及びチタンの含有量で決まる。従っ
て、本発明ではタンタル及びチタンの制御によって誘電
率を制御することができる。タンタルチタン酸化物誘電
体層１１４におけるチタンの含有量は約４％から約１５
％の範囲であることが好ましい。この条件では、誘電率
は約２５に達し得る。In the present invention, the tantalum-containing organic compound and the titanium-containing organic compound may be mixed before vapor deposition. Alternatively, the tantalum-containing organic compound and the titanium-containing organic compound may be separately introduced and then mixed in-situ to perform the deposition step. The dielectric constant of the tantalum titanium oxide dielectric layer 114 is
14 is determined by the contents of tantalum and titanium. Therefore, in the present invention, the dielectric constant can be controlled by controlling tantalum and titanium. The content of titanium in the tantalum titanium oxide dielectric layer 114 ranges from about 4% to about 15%.
% Is preferable. In this condition, the dielectric constant can reach about 25.
【００２８】本発明ではタンタルチタン酸化物誘電体層
１１４はＭＯＣＶＤによって形成されるので、より適当
な割合のステップ被覆率を有し、タンタルチタン酸化物
誘電体層１１４は電流漏れを低減する。さらに、タンタ
ルチタン酸化物誘電体層１１４は、引き続き実施される
工程の間、単一相を維持して相変換を避けることができ
る。従って、本発明におけるタンタルチタン酸化物誘電
体層は、一定の誘電率を保って、素子の特性と信頼性を
維持することが可能となる。In the present invention, since the tantalum titanium oxide dielectric layer 114 is formed by MOCVD, it has a more suitable ratio of step coverage, and the tantalum titanium oxide dielectric layer 114 reduces current leakage. Further, the tantalum titanium oxide dielectric layer 114 can maintain a single phase during subsequent steps to avoid phase transformation. Therefore, the tantalum titanium oxide dielectric layer of the present invention can maintain a constant dielectric constant and maintain the characteristics and reliability of the device.
【００２９】タンタルチタン酸化物誘電体層１１４の蒸
着温度は、約３８０℃から約５００℃の範囲なので熱収
支が低減される。Since the deposition temperature of the tantalum titanium oxide dielectric layer 114 ranges from about 380 ° C. to about 500 ° C., the heat balance is reduced.
【００３０】図２に示すように、もう一つの伝導層１１
６をタンタルチタン酸化物誘電体層１１４上に形成して
上部電極とする。伝導層１１６は、例えば窒化チタンを
含み、それはＣＶＤによって形成するのが好ましい。As shown in FIG. 2, another conductive layer 11
6 is formed on the tantalum titanium oxide dielectric layer 114 to form an upper electrode. The conductive layer 116 includes, for example, titanium nitride, which is preferably formed by CVD.
【００３１】タンタルチタン酸化物誘電体層１１４はHS
G-Si層を有する底部電極に形成するので、本発明は、高
い誘電率を持ったタンタルチタン酸化物誘電体層を備え
るキャパシタのキャパシタンスを高め、かつHSG-Si層の
形成を促進する。さらに、本発明は、誘電体として働く
Ta2O5を使用する従来法に容易に組み込まれる。こうし
て、半導体素子の製造において、本発明を使用して所望
のキャパシタンスを得る。従って、本発明は、従来技術
とＢＳＴあるいはＰＺＴ誘電体を使用する次世代技術と
の間の満足な中間段階を提供する；すなわち、本発明の
使用することによって、ＢＳＴあるいはＰＺＴ誘電体を
形成する間に生ずる互換性の問題を回避する方法を研究
するのに十分な時間を確保することできる。従って、本
発明は、以下に示すような利点を有している：The tantalum titanium oxide dielectric layer 114 is made of HS
Formed on the bottom electrode having a G-Si layer, the present invention increases the capacitance of a capacitor having a tantalum titanium oxide dielectric layer having a high dielectric constant and promotes the formation of an HSG-Si layer. In addition, the present invention acts as a dielectric
It is easily incorporated into conventional methods using Ta 2 O 5 . Thus, in the manufacture of semiconductor devices, the present invention is used to obtain the desired capacitance. Thus, the present invention provides a satisfactory intermediate step between the prior art and next generation technologies using BST or PZT dielectrics; that is, using the present invention to form BST or PZT dielectrics. Sufficient time is available to study ways to avoid intervening compatibility problems. Thus, the present invention has the following advantages:
【００３２】１．本発明におけるタンタルチタン酸化物
誘電体層が高誘電率のチタンを含むため、キャパシタの
誘電体の誘電率が２５に達する。1. Since the tantalum titanium oxide dielectric layer in the present invention contains titanium having a high dielectric constant, the dielectric constant of the dielectric of the capacitor reaches 25.
【００３３】２．本発明ではタンタルチタン酸化物誘電
体層はＭＯＣＶＤによって形成するので、より適当な割
合のステップ被覆率を有し、タンタルチタン酸化物誘電
体層は電流漏れを低減する。さらに、タンタルチタン酸
化物誘電体層は引き続き実施される工程の間、単一層を
維持して相変換を避けることができる。従って、本発明
におけるタンタルチタン酸化物誘電体層は、一定の誘電
率を保って、素子の特性と信頼性を維持することが可能
となる。2. In the present invention, since the tantalum titanium oxide dielectric layer is formed by MOCVD, it has a more appropriate ratio of step coverage, and the tantalum titanium oxide dielectric layer reduces current leakage. Further, the tantalum titanium oxide dielectric layer can be maintained as a single layer during subsequent steps to avoid phase transformation. Therefore, the tantalum titanium oxide dielectric layer of the present invention can maintain a constant dielectric constant and maintain the characteristics and reliability of the device.
【００３４】３．タンタルチタン酸化物誘電体層の蒸着
温度は約３８０℃から約５００℃の範囲なので、熱収支
は低減される。3. Since the deposition temperature of the tantalum titanium oxide dielectric layer ranges from about 380 ° C. to about 500 ° C., the heat balance is reduced.
【００３５】４．本発明では、前駆体として働くタンタ
ル含有有機化合物及びチタン含有有機化合物を使用する
ＭＯＣＶＤ段階を実施するため、誘電率をタンタルとチ
タンのモル比を制御することによって制御することがで
きる。4. In the present invention, the dielectric constant can be controlled by controlling the molar ratio of tantalum to titanium to perform the MOCVD step using a tantalum-containing organic compound and a titanium-containing organic compound that act as precursors.
【００３６】５．本発明は、誘電体として働くTa2O5を
使用する従来法に容易に組み込まれる。5. The present invention is easily incorporated into conventional methods using Ta 2 O 5 acting as a dielectric.
【００３７】６．タンタルチタン酸化物誘電体層１１４
はHSG-Si層を有する底部電極上に形成することができる
ため、本発明は、高誘電率を有するタンタルチタン酸化
物誘電体層を備えたキャパシタのキャパシタンスを高
め、かつHSG-Si層の形成を促進する。さらに、本発明
は、誘電体として働くTa2O5を使用する従来法に容易に
組み込まれる。こうして、半導体素子の製造において、
本発明を使用して所望のキャパシタンスが得られる。従
って、本発明は、従来技術とＢＳＴあるいはＰＺＴ誘電
体を使用する次世代技術との間の満足な中間段階を提供
する；すなわち、本発明を使用することによって、ＢＳ
ＴあるいはＰＺＴ誘電体を形成する間に生ずる互換性の
問題を回避する方法を研究するのに十分な時間を確保す
ることできる。本発明の構成に対する様々な修正及び変
形が本発明の範囲及び精神から逸脱することなく行うこ
とができることは当業者には明らかであろう。前述にお
いては、本発明の修正及び変形が本発明のクレーム及び
それと等価なものの範囲内に入るならば、本発明がそれ
らをカバーすることが意図されている。6. Tantalum titanium oxide dielectric layer 114
Can be formed on a bottom electrode having an HSG-Si layer, the present invention increases the capacitance of a capacitor with a tantalum titanium oxide dielectric layer having a high dielectric constant, and forms the HSG-Si layer. To promote. Furthermore, the present invention is easily incorporated into conventional methods using Ta 2 O 5 acting as a dielectric. Thus, in the manufacture of semiconductor devices,
The desired capacitance is obtained using the present invention. Thus, the present invention provides a satisfactory intermediate step between the prior art and the next generation technology using BST or PZT dielectrics;
Sufficient time is available to study how to avoid compatibility problems that occur during the formation of T or PZT dielectrics. It will be apparent to those skilled in the art that various modifications and variations can be made to the structure of the present invention without departing from the scope and spirit of the invention. In the foregoing, it is intended that the present invention cover the modifications and variations of this invention provided they come within the scope of the claims of the invention and their equivalents.
【図１】 本発明の好適な一実施形態によるダイナミ
ックランダムアクセスメモリ（ＤＲＡＭ）を形成する方
法の第一の段階を示す断面図である。FIG. 1 is a cross-sectional view illustrating a first stage of a method of forming a dynamic random access memory (DRAM) according to a preferred embodiment of the present invention.
【図２】 本発明の好適な一実施形態によるダイナミ
ックランダムアクセスメモリ（ＤＲＡＭ）を形成する方
法の第二の段階を示す断面図である。FIG. 2 is a cross-sectional view illustrating a second stage of a method of forming a dynamic random access memory (DRAM) according to a preferred embodiment of the present invention.
【図３】 図３は、本発明の好適な一実施形態によ
るダイナミックランダムアクセスメモリ（ＤＲＡＭ）を
形成する方法を示すフローチャートである。FIG. 3 is a flowchart illustrating a method of forming a dynamic random access memory (DRAM) according to a preferred embodiment of the present invention.
１００ 基板 １０２ 電界効果トランジスタ １０４ ビット線 １０６ 誘電体層 １０８ ノード接触ホール １１０ 伝導層 １１２ 半球形状グレイン型シリコン（HSG-Si）層 １１４ タンタルチタン酸化物誘電体層 １１６ 伝導層 REFERENCE SIGNS LIST 100 substrate 102 field effect transistor 104 bit line 106 dielectric layer 108 node contact hole 110 conductive layer 112 hemispherical grain type silicon (HSG-Si) layer 114 tantalum titanium oxide dielectric layer 116 conductive layer
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｈ０１Ｇ 4/33 Ｈ０１Ｌ 27/10 ６５１ 4/10 Ｈ０１Ｇ 4/06 １０２ Ｆターム(参考） 4K030 AA11 BA17 BA42 BA46 CA04 FA10 HA01 JA10 LA01 LA15 5E082 AB03 BB10 BC14 FG03 FG27 FG42 KK01 PP06 5F045 AA04 AB31 AC07 AC08 AC09 AD07 AD08 AD09 AF03 BB16 DC63 5F058 BA11 BC03 BF06 BF27 BJ10 5F083 AD42 AD48 AD49 AD62 JA06 PR21 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) // H01G 4/33 H01L 27/10 651 4/10 H01G 4/06 102 F term (Reference) 4K030 AA11 BA17 BA42 BA46 CA04 FA10 HA01 JA10 LA01 LA15 5E082 AB03 BB10 BC14 FG03 FG27 FG42 KK01 PP06 5F045 AA04 AB31 AC07 AC08 AC09 AD07 AD08 AD09 AF03 BB16 DC63 5F058 BA11 BC03 BF06 BF27 BJ10 5F083 AD42 AD48 AD49 AD49
Claims (19)
有有機化合物を準備する段階と、前記タンタル含有有機
化合物とチタン含有有機化合物とを前駆体として使用
し、有機金属化学気相蒸着を行って誘電体層を形成する
段階と、を備えたキャパシタの誘電体層の形成方法。1. A step of preparing a tantalum-containing organic compound and a titanium-containing organic compound, and performing metal organic chemical vapor deposition using the tantalum-containing organic compound and the titanium-containing organic compound as precursors to form a dielectric layer. Forming a dielectric layer of the capacitor.
ルアルコキシド化合物を含む請求項１に記載のキャパシ
タの誘電体層の形成方法。2. The method according to claim 1, wherein the tantalum-containing organic compound includes a tantalum alkoxide compound.
タル・ペンタエトキシド（Ta(C2H5O)5)、タンタル・テ
トラトキシ・ジメチルアミノエトキシド（Ta(C2H5O)4(C
4H10NO))、タンタル・テトラメトキシ・テトラメチルヘ
プタンジオナート（Ta(C2H5O)4(C11H19O2)）、タンタル
・テトラメトキシ・テトラメチルヘプタンジオナート
（Ta(CH3O)4(C11H19O2)）、タンタル・テトラ-ｉ-プロ
ポキシ・テトラメチルヘプタンジオナート（Ta(C3H7O)4
(C11H19O2)）、タンタル・トリス-ジエチルアミド-t-ブ
チルイミド（(C4H10N)3Ta(NC4H9)）から成るグループか
ら選択される請求項２に記載のキャパシタの誘電体層の
形成方法。3. The tantalum-containing organic compound is tantalum pentaethoxide (Ta (C 2 H 5 O) 5 ) or tantalum tetraethoxy dimethylamino ethoxide (Ta (C 2 H 5 O) 4 (C
4 H 10 NO)), tantalum tetramethoxy tetramethyl heptane dionate (Ta (C 2 H 5 O) 4 (C 11 H 19 O 2 )), tantalum tetramethoxy tetramethyl heptane dionate (Ta (C CH 3 O) 4 (C 11 H 19 O 2 )), tantalum, tetra-i-propoxy, tetramethylheptane dionate (Ta (C 3 H 7 O) 4
(C 11 H 19 O 2) ), tantalum tris - diethylamide -t- butylimido ((C 4 H 10 N) capacitor according to claim 2 which is selected from the group consisting of 3 Ta (NC 4 H 9) ) Of forming a dielectric layer.
ルコキシド化合物を含む請求項１に記載のキャパシタの
誘電体層の形成方法。4. The method according to claim 1, wherein the titanium-containing organic compound includes a titanium alkoxide compound.
・テトラ-ｉ-プロポキシド（Ti(C3H7O)4）、チタン・ジ
-ｉ-プロポキシド（Ti(C3H7O)2）、チタン・ジ-ｉ-プロ
ポキシ・ビジメチルラミノエトキシド（Ti(C3H7O)2(C4H
10NO)2)、チタン・ジエトキシ・ビジメチルアミノエト
キシド（Ti(C3H7O)2(C4H10NO)2)、チタン・テトラキス-
t-ブトキシド（Ti(C4H9O)4）からなるグループから選択
される請求項４に記載のキャパシタの誘電体層の形成方
法。5. The method according to claim 1, wherein the titanium-containing organic compound is titanium tetra-i-propoxide (Ti (C 3 H 7 O) 4 ),
-i-propoxide (Ti (C 3 H 7 O) 2 ), titanium di-i-propoxy bidimethylramino ethoxide (Ti (C 3 H 7 O) 2 (C 4 H
10 NO) 2 ), titanium diethoxybidimethylamino ethoxide (Ti (C 3 H 7 O) 2 (C 4 H 10 NO) 2 ), titanium tetrakis-
t- butoxide (Ti (C 4 H 9 O ) 4) capacitors method of dielectric layers formed according to claim 4 which is selected from the group consisting of.
ミド化合物を含む請求項１に記載のキャパシタの誘電体
層の形成方法。6. The method according to claim 1, wherein the titanium-containing organic compound includes a titanium amide compound.
・テトラキス-ジエチルアミドとチタン・テトラキス-ジ
メチルアミドとから成るグループから選択されている請
求項６に記載のキャパシタの誘電体層の形成方法。7. The method of claim 6, wherein the titanium-containing organic compound is selected from the group consisting of titanium tetrakis-diethylamide and titanium tetrakis-dimethylamide.
が約３８０℃から約５００℃の範囲内である請求項１に
記載のキャパシタの誘電体層の形成方法。8. The method of claim 1, wherein a reaction temperature of the metal organic chemical vapor deposition is in a range of about 380 ° C. to about 500 ° C.
Si）層を形成する段階と、 タンタル含有有機化合物とチタン含有有機化合物とを前
駆体として使用し、前記半球形状グレイン型シリコン層
上にタンタルチタン酸化物誘電体層を形成するために有
機金属化学気相蒸着を実施する段階と、 前記タンタルチタン酸化物誘電体層上に第２の伝導層を
形成する段階と、を備えたキャパシタの形成方法。9. A step of preparing a substrate, a step of forming a first conductive layer on the substrate, and a step of forming hemispherical grain type silicon (HSG-type) on the first conductive layer.
Forming a Si) layer; and using a tantalum-containing organic compound and a titanium-containing organic compound as precursors to form a tantalum titanium oxide dielectric layer on the hemispherical grain type silicon layer. A method for forming a capacitor, comprising: performing a vapor deposition; and forming a second conductive layer on the tantalum titanium oxide dielectric layer.
アルコキシド化合物を含んでいる請求項９に記載のキャ
パシタの形成方法。10. The method according to claim 9, wherein the tantalum-containing organic compound contains a tantalum alkoxide compound.
ンタル・ペンタエトキシド（Ta(C2H5O)5)、タンタル・
テトラトキシ・ジメチルアミノエトキシド（Ta(C2H5O)4
(C4H10NO))、タンタル・テトラメトキシ・テトラメチル
ヘプタンジオナート（Ta(C2H5O)4(C11H19O2)）、タンタ
ル・テトラメトキシ・テトラメチルヘプタンジオナート
（Ta(CH3O)4(C11H19O2)）、タンタル・テトラ-ｉ-プロ
ポキシ・テトラメチルヘプタンジオナート（Ta(C3H7O)4
(C11H19O2)）、タンタル・トリス-ジエチルアミド-t-ブ
チルイミド（(C4H10N)3Ta(NC4H9)）から成るグループか
ら選択されている請求項１０に記載のキャパシタの形成
方法。11. The tantalum-containing organic compound is tantalum pentaethoxide (Ta (C 2 H 5 O) 5 ), tantalum
Tetraethoxydimethylaminoethoxide (Ta (C 2 H 5 O) 4
(C 4 H 10 NO)), tantalum tetramethoxy tetramethyl heptane dionate (Ta (C 2 H 5 O) 4 (C 11 H 19 O 2 )), tantalum tetramethoxy tetramethyl heptane dionate ( Ta (CH 3 O) 4 (C 11 H 19 O 2 )), tantalum tetra-i-propoxy tetramethyl heptane dionate (Ta (C 3 H 7 O) 4
(C 11 H 19 O 2) ), tantalum tris - diethylamide -t- butylimido ((C 4 H 10 N) 3 Ta (NC 4 H 9)) from claim 10 which is selected from the group consisting of A method for forming a capacitor.
アルコキシド化合物を含んでいる請求項９に記載のキャ
パシタの誘電体層の形成方法。12. The method according to claim 9, wherein the titanium-containing organic compound includes a titanium alkoxide compound.
ン・テトラ-ｉ-プロポキシド（Ti(C3H7O)4）、チタン・
ジ-ｉ-プロポキシド（Ti(C3H7O)2）、チタン・ジ-ｉ-プ
ロポキシ・ビジメチルラミノエトキシド（Ti(C3H7O)2(C
4H10NO)2)、チタン・ジエトキシ・ビジメチルアミノエ
トキシド（Ti(C3H7O)2(C4H10NO)2)、チタン・テトラキ
ス-t-ブトキシド（Ti(C4H9O)4）からなるグループから
選択される請求項１２に記載のキャパシタの形成方法。13. The titanium-containing organic compound is titanium tetra-i-propoxide (Ti (C 3 H 7 O) 4 ), titanium
Di-i-propoxide (Ti (C 3 H 7 O) 2 ), titanium di-i-propoxy bidimethyllamino ethoxide (Ti (C 3 H 7 O) 2 (C
4 H 10 NO) 2 ), titanium diethoxybidimethylamino ethoxide (Ti (C 3 H 7 O) 2 (C 4 H 10 NO) 2 ), titanium tetrakis-t-butoxide (Ti (C 4 H The method of claim 12, wherein the method is selected from the group consisting of: 9 O) 4 ).
アミド化合物を含む請求項１２に記載のキャパシタの形
成方法。14. The method according to claim 12, wherein the titanium-containing organic compound includes a titanium amide compound.
ン・テトラキス-ジエチルアミドとチタン・テトラキス-
ジメチルアミドとから成るグループから選択される請求
項１４に記載のキャパシタの形成方法。15. The titanium-containing organic compound is titanium tetrakis-diethylamide and titanium tetrakis-
The method of claim 14, wherein the method is selected from the group consisting of dimethylamide.
度が約３８０℃から約５００℃の範囲内である請求項９
に記載のキャパシタの誘電体層の形成方法。16. The method of claim 9, wherein the reaction temperature of the metal organic chemical vapor deposition is in the range of about 380 ° C. to about 500 ° C.
3. The method for forming a dielectric layer of a capacitor according to claim 1.
ある請求項９に記載のキャパシタの形成方法。17. The method according to claim 9, wherein the first conductive layer is polysilicon.
項９に記載のキャパシタの形成方法。18. The method according to claim 9, wherein the second conductive layer is a metal.
る請求項１８に記載のキャパシタの形成方法。19. The method according to claim 18, wherein the second conductive layer is titanium nitride.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25637999A JP2001085423A (en) | 1999-09-09 | 1999-09-09 | Forming method for dielectric layer of capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25637999A JP2001085423A (en) | 1999-09-09 | 1999-09-09 | Forming method for dielectric layer of capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001085423A true JP2001085423A (en) | 2001-03-30 |
Family
ID=17291872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25637999A Pending JP2001085423A (en) | 1999-09-09 | 1999-09-09 | Forming method for dielectric layer of capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001085423A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7201943B2 (en) | 2002-07-26 | 2007-04-10 | Samsung Electronics Co., Ltd. | Methods of forming atomic layers of a material on a substrate by sequentially introducing precursors of the material |
-
1999
- 1999-09-09 JP JP25637999A patent/JP2001085423A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7201943B2 (en) | 2002-07-26 | 2007-04-10 | Samsung Electronics Co., Ltd. | Methods of forming atomic layers of a material on a substrate by sequentially introducing precursors of the material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1297562B1 (en) | Methods for forming and integrated circuit structures containing ruthenium containing layers | |
| CN100356518C (en) | Deposition method for dielectric layer | |
| US6580111B2 (en) | Metal-insulator-metal capacitor | |
| US6521494B2 (en) | Method of manufacturing semiconductor devices utilizing underlayer-dependency of deposition of capacitor electrode film, and semiconductor device | |
| CN1790674B (en) | Capacitor with zirconium oxide and method for fabricating the same | |
| JP3494852B2 (en) | Semiconductor device contact wiring method and capacitor manufacturing method using the same | |
| US20040171210A1 (en) | Fabrication method for semiconductor integrated devices | |
| JP2003017592A (en) | Capacitor forming method of semiconductor element | |
| KR20020040541A (en) | Semiconductor device and method of manufacturing thereof | |
| US6207488B1 (en) | Method for forming a tantalum oxide capacitor using two-step rapid thermal nitridation | |
| US6646298B2 (en) | Capacitor with oxygenated metal electrodes and high dielectric constant materials | |
| KR100316027B1 (en) | A method for forming storage node in semiconductor device | |
| US6777740B2 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| JP3683764B2 (en) | Capacitor manufacturing method for memory device | |
| JP3173451B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6756261B2 (en) | Method for fabricating capacitors in semiconductor devices | |
| JP2001085423A (en) | Forming method for dielectric layer of capacitor | |
| KR20030083441A (en) | Capacitor of semiconductor device having dual dielectric layer structure and method for fabricating the same | |
| TW507299B (en) | Method for manufacturing semiconductor device | |
| US6893963B2 (en) | Method for forming a titanium nitride layer | |
| JP2003007858A (en) | Method for forming capacitor in semiconductor device | |
| JPH0786514A (en) | Thin film capacitor | |
| KR20000041432A (en) | Method for manufacturing capacitor having tantalum oxidation layer as dielectric layer | |
| JPS62118559A (en) | Semiconductor device | |
| JPH11330388A (en) | Semiconductor memory device and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040629 |