JP2001085258A - Manufacture of laminated chip inductor - Google Patents
Manufacture of laminated chip inductorInfo
- Publication number
- JP2001085258A JP2001085258A JP25939699A JP25939699A JP2001085258A JP 2001085258 A JP2001085258 A JP 2001085258A JP 25939699 A JP25939699 A JP 25939699A JP 25939699 A JP25939699 A JP 25939699A JP 2001085258 A JP2001085258 A JP 2001085258A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- conductor
- printing
- pastes
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、積層チップインダ
クタの製造方法に係り、特に角形のバルク対応のチップ
実装機を用いて表面実装が可能な積層チップインダクタ
の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer chip inductor, and more particularly to a method for manufacturing a multilayer chip inductor that can be surface-mounted using a rectangular bulk chip mounter.
【０００２】[0002]
【従来の技術】多数のチップ部品をカートリッジに収納
し、このチップ部品を一個ずつプリント基板等に表面実
装する、いわゆるバルク対応のチップ実装機が普及しつ
つある。このようなチップ実装に好適で、インダクタン
ス素子として機能するチップ部品としては、多段に積層
した導体パターン（導体ペースト）で一方向に巻回した
コイル状内部導体を形成した積層チップインダクタが一
般に知られている。2. Description of the Related Art A so-called bulk-compatible chip mounter in which a large number of chip parts are housed in a cartridge and these chip parts are surface-mounted one by one on a printed circuit board or the like is becoming widespread. As a chip component suitable for such a chip mounting and functioning as an inductance element, a multilayer chip inductor in which a coil-shaped internal conductor wound in one direction by a multi-layered conductor pattern (conductor paste) is generally known. ing.
【０００３】この種の積層チップインダクタの製造に
は、グリーンシート法と印刷法が一般に用いられてい
る。このグリーンシート法は、所定の形状の導体パター
ンを予め印刷したグリーンシートを順次積層して焼成す
るようにしたもので、リードタイムが短いという長所を
有するものの、コストが高い欠点がある。一方、印刷法
は、導体ペーストと絶縁性ペーストを交互に重ねながら
印刷して行くようにしたもので、コストが低いという長
所があるものの、ペーストの乾燥に時間を要して、リー
ドタイムが長いという欠点がある。[0003] A green sheet method and a printing method are generally used for manufacturing this kind of multilayer chip inductor. The green sheet method is a method in which green sheets on which a conductor pattern of a predetermined shape is printed in advance are sequentially laminated and fired, and have the advantage of a short lead time, but have the disadvantage of high cost. On the other hand, the printing method is a method in which the conductor paste and the insulating paste are printed while being alternately layered, and has an advantage of low cost, but requires a long time for drying the paste and has a long lead time. There is a disadvantage that.
【０００４】図６は、従来の一般的な印刷法による積層
チップインダクタの製造例を示すもので、例えば磁性体
セラミックス等からなるグリーンシート（ベースフィル
ム）１０の上面に、Ａｇペースト等からなる導体ペース
ト２０を鉤状に１／２周に亘って印刷して乾燥させ、こ
の上半分（右半分）の領域に、例えばフェライトペース
ト等の磁性体ペースト３０を印刷して乾燥させること
で、前記導体ペースト２０の露出端部２０ａを除く領域
を磁性体ペースト３０で覆う。次に、前記導体ペースト
２０の露出端部に２０ａに端部を重ね合わせつつ、導体
ペースト２１を鉤状に１／２周に亘って印刷して乾燥さ
せ、この下半分（左半分）の領域に磁性体ペースト３１
を印刷して乾燥させることで、前記導体ペースト２１の
露出端部２１ａを除く領域を磁性体ペースト３１で覆
う。FIG. 6 shows an example of manufacturing a laminated chip inductor by a conventional general printing method. For example, a conductor made of Ag paste or the like is provided on the upper surface of a green sheet (base film) 10 made of, for example, magnetic ceramics. The paste 20 is printed in a hook shape over a half circumference and dried, and a magnetic paste 30 such as a ferrite paste is printed and dried in the upper half (right half) of the conductor, thereby drying the conductor. The region of the paste 20 excluding the exposed end 20a is covered with the magnetic paste 30. Next, the conductor paste 21 is printed in a hook shape over a half circumference and dried while overlapping the end with the exposed end of the conductor paste 20 at 20a. Magnetic paste 31
Is printed and dried, so that the region other than the exposed end portions 21a of the conductive paste 21 is covered with the magnetic paste 31.
【０００５】このようにして、導体ペースト２２，２３
…を端部で互いに重合させながら、磁性体ペースト３
２，３３…と導体ペースト２２，２３…とを交互に印刷
することで、導体ペースト２０，２１…で一方向に巻回
されたコイル状内部導体を形成し、このコイル状内部導
体をグリーンシート１１で覆うようにしていた。[0005] In this manner, the conductive pastes 22 and 23 are provided.
Are superposed on each other at the ends, and the magnetic paste 3
Are alternately printed with the conductor pastes 22, 23 to form a coiled internal conductor wound in one direction with the conductor pastes 20, 21. 11 to cover.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上述し
た積層チップインダクタの製造方法においては、例え
ば、上下に印刷される２つの導体ペーストで得られるコ
イルの巻数が１回（１／２＋１／２）であるため、工程
（印刷回数）が多くなりリードタイムが長くなってしま
う。特に、近年の小型、軽量化の要請に応えるべく、コ
イルの巻数を多くして高Ｌ値を得ようとすると、この問
題が顕著に現れるばかりでなく、その分スパイラル部の
肉厚が増して端子電極とスパイラル導電体部間の浮遊容
量が増大するという問題があった。However, in the above-described method for manufacturing a multilayer chip inductor, for example, the number of turns of a coil obtained by two conductor pastes printed vertically is one (1/2 + 1/2). Therefore, the number of steps (the number of times of printing) increases, and the lead time becomes longer. In particular, if the number of turns of the coil is increased to obtain a high L value in order to respond to recent demands for downsizing and weight reduction, not only this problem appears remarkably, but also the wall thickness of the spiral portion increases accordingly. There is a problem that the stray capacitance between the terminal electrode and the spiral conductor increases.
【０００７】本発明は上述した事情に鑑みて為されたも
ので、より少ない工程（印刷数）で多数のコイル巻数が
得られるようにした、バルク対応のチップ実装に好適な
積層チップインダクタの製造方法を提供することを目的
とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned circumstances, and is intended to manufacture a multilayer chip inductor suitable for bulk-compatible chip mounting so that a large number of coil turns can be obtained in a smaller number of steps (number of printings). The aim is to provide a method.
【０００８】[0008]
【課題を解決するための手段】請求項１に記載の発明
は、ベースフィルム上に、コ字状に３／４周に亘る導体
ペーストと、該導体ペーストの一端部を露出させる導通
口を設けた絶縁性ペーストとを、上下に位置する導体ペ
ーストの端部が前記導通口内で互いに重合するようにし
て、交互に印刷することを特徴とする積層チップインダ
クタの製造方法である。According to a first aspect of the present invention, a conductive paste is provided on a base film over a 3/4 circumference in a U-shape, and a conductive port for exposing one end of the conductive paste is provided. And alternately printing the insulating paste so that the ends of the conductive paste located above and below overlap each other in the conductive hole.
【０００９】上述した本発明によれば、絶縁性ペースト
を挟んで上下に電気的に接続されて印刷される２つの導
体ペーストで、１．５回（３／４＋３／４）のコイル巻
数を稼ぐことができる。According to the present invention described above, the two conductive pastes which are electrically connected and printed vertically with the insulating paste interposed therebetween provide 1.5 (3/4 + 3/4) coil turns. be able to.
【００１０】請求項２に記載の発明は、前記絶縁性ペー
ストを印刷するにあたり、互いに隣接する４個の素子用
の導通口を同時に設けることを特徴とする請求項１記載
の積層チップインダクタの製造方法である。これによ
り、例えば小型化に伴って、絶縁ペーストに設けられる
１個当りの導通口の面積が狭くなっても、４個の素子用
の導通口を同時に設けることで、これに容易に対処でき
る。According to a second aspect of the present invention, there is provided a method of manufacturing a multilayer chip inductor according to the first aspect, wherein, when printing the insulating paste, conductive holes for four adjacent elements are simultaneously provided. Is the way. Thus, for example, even if the area of each conductive hole provided in the insulating paste is reduced due to miniaturization, this can be easily dealt with by providing the conductive holes for four elements at the same time.
【００１１】[0011]
【発明の実施の形態】以下、本発明の実施の形態につい
て添付図面を参照しながら説明する。図１は、例えば１
６０８（１．６×０．８ｍｍ）や２０１２（２．０×
１．２ｍｍ）以上の素子形状が比較的大きな積層チップ
インダクタに適する本発明の第１の実施の形態の積層チ
ップインダクタの製造方法を示すものである。Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG.
608 (1.6 x 0.8 mm) and 2012 (2.0 x
1 illustrates a method of manufacturing a multilayer chip inductor according to a first embodiment of the present invention, which is suitable for a multilayer chip inductor having an element size of at least 1.2 mm).
【００１２】図１に示すように、例えば磁性体セラミッ
クス等からなるグリーンシート（ベースフィルム）１０
の上面に、Ａｇペースト等からなる導体ペースト２０を
コ字状に３／４周に亘って印刷して乾燥させる。そし
て、この上面に、隅部の約１／４の領域に矩形状の導通
口３０ａを設けた、例えばフェライト等の磁性体ペース
ト３０を印刷して乾燥させることで、前記導体ペースト
２０の前記導通口３０ａ内に位置する露出端部２０ａを
除く領域を磁性体ペースト３０で覆う。As shown in FIG. 1, a green sheet (base film) 10 made of, for example, magnetic ceramics or the like is provided.
A conductor paste 20 made of an Ag paste or the like is printed in a U-shape over a 3/4 circumference and dried on the upper surface. Then, on the upper surface, a magnetic material paste 30 such as a ferrite having a rectangular conductive hole 30a provided in a region of about a quarter of a corner is printed and dried, so that the conductive paste A region excluding the exposed end portion 20a located in the mouth 30a is covered with the magnetic paste 30.
【００１３】次に、前記導体ペースト２０の露出端部２
０ａに端部を重合させつつ、導体ペースト２１をコ字状
に３／４周に亘って印刷して乾燥させ、この上面に、隅
部の約１／４の領域に矩形状の導通口３１ａを設けた磁
性体ペースト３１を印刷して乾燥させることで、前記導
体ペースト２１の前記導通口３１ａ内に位置する露出端
部２１ａを除く領域を磁性体ペースト３１で覆う。Next, the exposed end 2 of the conductive paste 20
The conductive paste 21 is printed in a U-shape over a 3/4 circumference while being dried at the end while being overlapped with the end portion 0a. By printing and drying the magnetic paste 31 provided with the magnetic paste 31, the region of the conductive paste 21 except for the exposed end 21a located in the conductive opening 31a is covered with the magnetic paste 31.
【００１４】このようにして、導通口３２ａ，３３ａ…
を設けた磁性体ペースト３２，３３…と導体ペースト２
２，２３…とを、該導体ペースト２２，２３…の端部を
導通口３２ａ，３３ａ…内で互いに重合させながら交互
に印刷することで、導体ペースト２０，２１…で一方向
に巻回されたコイル状内部導体を形成し、この更にグリ
ーンシート１１で覆う。In this manner, the conduction ports 32a, 33a,.
And the conductor paste 2 provided with the magnetic pastes 32, 33...
Are alternately printed while the ends of the conductor pastes 22, 23 are superimposed on each other in the conduction holes 32a, 33a, so that the conductor pastes 22, 23 are wound in one direction by the conductor pastes 20, 21. A coiled inner conductor is formed and is further covered with a green sheet 11.
【００１５】この実施の形態にあっては、最下段に位置
する導体ペースト２０として、側辺に達する接続部２０
ｂを設けたものを、最上段に位置する導体ペースト２６
として、鉤状に直角に屈曲して延びて側辺に達するもの
をそれぞれ使用して、両側部に外部導体（図示せず）を
接続するようにした例を示している。In this embodiment, as the conductor paste 20 located at the lowermost stage, the connecting portion 20 reaching the side is used.
b, the conductor paste 26 positioned at the top
An example is shown in which an external conductor (not shown) is connected to both sides by using hooks that extend at right angles and extend to reach the sides.
【００１６】このように、コ字状に３／４周に亘る導体
ペースト２０，２１…を絶縁性ペースト３０，３１…を
挟んで上下に電気的に接続させてコイル状内部導体を形
成することで、上下に印刷される２つの導体ペースト
で、１．５回（３／４＋３／４）のコイル巻数を稼ぎ、
これによって、工程（印刷回数）を少なくしてリードタ
イムを短くすることができる。As described above, the coiled inner conductor is formed by electrically connecting the conductor pastes 20, 21... Extending over a 3/4 circumference in a U-shape vertically with the insulating pastes 30, 31,. With two conductor pastes printed on top and bottom, the number of coil turns of 1.5 times (3/4 + 3/4) is obtained,
As a result, the number of steps (the number of times of printing) can be reduced and the lead time can be shortened.
【００１７】なお、この実施の形態では、両側部に外部
導体（図示せず）を接続するようにした例を示している
が、スルーホール等を介して上下に外部導体を接続する
ようにしても良いことは勿論である。In this embodiment, an example is shown in which external conductors (not shown) are connected to both sides, but external conductors are connected vertically through through holes and the like. Of course, it is also good.
【００１８】図２は、図１における導体ペーストの印刷
に使用する製版パターンを、図３は、同じく磁性体ペー
ストの印刷に使用する製版パターンをそれぞれ示す。つ
まり、図２（ａ）に示す幅方向の一方に開口するコ字状
の印刷部４０ａを有する第１の導体ペースト印刷用製版
４０と、図２（ｂ）に示す長手方向の一方に開口するコ
字状の印刷部４１ａを有する第２の導体ペースト印刷用
製版４１を使用し、これらを１８０゜回転することで、
外部電極接続部となる最下段に位置する導体ペースト２
０と最上段に位置する導体ペースト２６以外の導体ペー
スト２１〜２５を印刷する。また、図３（ａ）に示す左
上方に非印刷部としての窓部５０ａを有する第１の磁性
体ペースト印刷用製版５０と、図３（ｂ）に示す左下方
に非印刷部としての窓部５１ａを有する第２の磁性体ペ
ースト印刷用製版５１を使用し、これらを１８０゜回転
することで、磁性体ペースト３０〜３４を印刷する。こ
れにより、基本的に４枚の製版パターンでコイル状内部
導体の形成に対応することができる。FIG. 2 shows a plate making pattern used for printing the conductor paste in FIG. 1, and FIG. 3 shows a plate making pattern also used for printing the magnetic paste. In other words, the first conductive paste printing plate making 40 having the U-shaped printing portion 40a opening in one side in the width direction shown in FIG. 2A, and opening in one side in the longitudinal direction shown in FIG. 2B. By using a second conductor paste printing plate making 41 having a U-shaped printing portion 41a and rotating them by 180 °,
Conductor paste 2 located at the lowest level to be the external electrode connection part
The conductor pastes 21 to 25 other than 0 and the conductor paste 26 located at the top are printed. Further, a first magnetic paste printing plate making 50 having a window portion 50a as a non-printing portion at the upper left as shown in FIG. 3A, and a window as a non-printing portion at the lower left as shown in FIG. 3B. The second magnetic paste printing plate 51 having the portion 51a is used, and these are rotated by 180 ° to print the magnetic pastes 30 to 34. Thereby, it is basically possible to cope with the formation of the coil-shaped internal conductor with four plate making patterns.
【００１９】図４は、例えば１００５（１．０×０．５
ｍｍ）や０６０３（０．６×０．３ｍｍ）といった、素
子形状が超小型の積層チップインダクタに適する本発明
の第２の実施の形態の積層チップコンダクタの製造方法
を示すもので、これは、磁性体ペースト３０，３１…と
して、隅部に矩形切欠き状の導通口３０ｂ，３１ｂ…を
設けたものを使用し、この導通口３０ｂ，３１ｂ…内で
導体ペースト２０，２１…の端部を互いに重合させなが
ら導体ペースト２０，２１…と磁性体ペースト３０，３
１…とを交互に印刷することで、導体ペースト２０，２
１…で一方向に巻回されたコイル状内部導体を形成する
ようにしたものである。他の構成は、前記第１の実施の
形態と同様である。FIG. 4 shows, for example, 1005 (1.0 × 0.5
mm) or 0603 (0.6 × 0.3 mm), which is a method of manufacturing the multilayer chip conductor according to the second embodiment of the present invention, which is suitable for a multilayer chip inductor having an ultra-small element shape. The magnetic pastes 30, 31,... Having rectangular notch-like conductive ports 30b, 31b... Provided at the corners are used, and the end portions of the conductor pastes 20, 21,. The conductor pastes 20, 21 ... and the magnetic pastes 30, 3 are superimposed on each other.
Are printed alternately so that the conductor pastes 20, 2 can be printed.
1 form a coiled internal conductor wound in one direction. Other configurations are the same as those in the first embodiment.
【００２０】図５は、この実施の形態の積層チップコン
ダクタの製造に使用される導電パターンと磁性体ペース
トの印刷に使用される製版との関係を示す図である。つ
まり、例えば、図４に示す導体ペースト２０は、図５
（ａ）に示す４個の素子の内の右上方に位置する素子で
形成され、磁性体ペースト３０は、点線で示す位置に非
印刷部としての窓部５２ａを有する磁性体ペースト印刷
用製版を使用して形成される。また、図４に示す導体ペ
ースト２１は、図５（ｂ）に示す４個の素子の内の右上
方に位置する素子で形成され、磁性体ペースト３１は、
点線で示す位置に非印刷部としての窓部５２ａを有する
製版を使用して形成され、図４に示す導体ペースト２２
は、図５（ｃ）に示す４個の素子の内の右上方に位置す
る素子で形成され、磁性体ペースト３２は、点線で示す
位置に非印刷部としての窓部を有する製版を使用して形
成される。更に、図４に示す導体ペースト２３は、図５
（ｄ）に示す４個の素子の内の右上方に位置する素子で
形成され、磁性体ペースト３３は、点線で示す位置に非
印刷部としての窓部を有する製版を使用して形成され
る。FIG. 5 is a diagram showing the relationship between the conductive pattern used for manufacturing the laminated chip conductor of this embodiment and the plate making used for printing the magnetic paste. That is, for example, the conductor paste 20 shown in FIG.
The magnetic paste 30 which is formed of the elements located at the upper right of the four elements shown in FIG. 7A has a window 52a as a non-printing part at a position shown by a dotted line. Formed using. Further, the conductor paste 21 shown in FIG. 4 is formed by an element located at the upper right of the four elements shown in FIG.
The conductor paste 22 shown in FIG. 4 is formed by using a plate having a window 52a as a non-printing portion at a position indicated by a dotted line.
Is formed of elements located at the upper right of the four elements shown in FIG. 5 (c). The magnetic paste 32 uses a plate making having a window as a non-printing part at a position shown by a dotted line. Formed. Further, the conductor paste 23 shown in FIG.
The magnetic paste 33 is formed by using a plate having a window as a non-printing portion at a position indicated by a dotted line, which is formed by an element located at the upper right of the four elements shown in FIG. .
【００２１】このように、４個の素子分のパターンを１
つのセルとして導体パターンを形成し、磁性体ペースト
を印刷する際に互いに隣接する４個の素子分の導通口を
同時に設けることで、小型化が可能となる。しかも、磁
性体ペースト印刷用の製版にあっては、これを１素子分
だけ縦及び横にずらすことで共通させて１枚で済まし、
また導電パターンは、図５（ａ）と（ｃ）を、図５
（ｂ）と（ｄ）をそれぞれ共通として、２種類で済ます
ことができる。As described above, the pattern for four elements is represented by 1
By forming a conductor pattern as one cell and simultaneously providing conductive holes for four adjacent elements when printing a magnetic paste, miniaturization can be achieved. In addition, in the case of a printing plate for magnetic paste printing, the printing plate can be shifted in the vertical and horizontal directions by one element so that only one sheet is required.
5A and 5C are shown in FIG.
(B) and (d) can be used in common and two types can be used.
【００２２】尚、上記の実施の形態では、絶縁性ペース
トとして磁性体ペーストを使用して、チップ型のインダ
クタ素子に適用した例を示しているが、磁性体ペースト
の代わりに絶縁体ペーストを用いた空芯インダクタ、イ
ンピーダンスフィルタ、ＬＣ複合部品等にも適用できる
ことは勿論である。In the above embodiment, an example is shown in which a magnetic paste is used as an insulating paste and the present invention is applied to a chip type inductor element. However, an insulating paste is used instead of the magnetic paste. Needless to say, the present invention can be applied to an air-core inductor, an impedance filter, an LC composite component, and the like.
【００２３】[0023]
【発明の効果】以上に説明したように、本発明によれ
ば、絶縁性ペーストを挟んで上下に電気的に接続されて
印刷される２つの導体ペーストで、１．５回（３／４＋
３／４）のコイル巻数を稼ぐことでができ、より少ない
工程（印刷数）で多数のコイル巻数を得て、小型化高周
波化の要請に答えることができる。これにより、いわゆ
るバルク対応のチップ実装に好適で周波数特性の良好な
小型の積層チップ部品を容易に製造することができ、又
その製造コストを低減し、リードタイムを短縮すること
ができる。As described above, according to the present invention, two conductive pastes which are electrically connected and printed vertically with an insulating paste interposed therebetween are used 1.5 times (3/4 +
It is possible to increase the number of coil turns of 3/4), obtain a large number of coil turns in a smaller number of steps (the number of prints), and respond to the demand for miniaturization and higher frequency. As a result, it is possible to easily manufacture a small multilayer chip component having good frequency characteristics and suitable for so-called bulk-compatible chip mounting, and to reduce the manufacturing cost and the lead time.
【図１】本発明の第１の実施の形態の積層チップインダ
クタの製造方法を示す斜視図である。FIG. 1 is a perspective view illustrating a method for manufacturing a multilayer chip inductor according to a first embodiment of the present invention.
【図２】図１に示す導体ペーストの印刷に使用される製
版パターンを示す平面図である。FIG. 2 is a plan view showing a plate making pattern used for printing the conductor paste shown in FIG.
【図３】図１に示す磁性体ペーストの印刷に使用される
製版パターンを示す平面図である。FIG. 3 is a plan view showing a plate making pattern used for printing the magnetic paste shown in FIG. 1;
【図４】本発明の第２の実施の形態の積層チップインダ
クタの製造方法を示す斜視図である。FIG. 4 is a perspective view illustrating a method for manufacturing a multilayer chip inductor according to a second embodiment of the present invention.
【図５】図４に示す製造方法における導電パターンと磁
性体ペースト印刷用の製版パターンとの関係を示す図で
ある。FIG. 5 is a diagram showing a relationship between a conductive pattern and a plate making pattern for magnetic paste printing in the manufacturing method shown in FIG. 4;
【図６】従来の積層チップインダクタの製造例を示す斜
視図である。FIG. 6 is a perspective view showing an example of manufacturing a conventional multilayer chip inductor.
１０ グリーンシート（ベースフィルム） １１ グリーンシート ２０〜２６ 導体ペースト ２０ａ，２１ａ 露出端部 ２０ｂ 接続部 ３０〜３４ 磁性体ペースト ３０ａ〜３４ａ，３０ｂ〜３４ｂ 導通口 ４０，４１ 導体ペースト印刷用製版 ４０ａ，４１ａ 印刷部 ５０，５１ 磁性体ペースト印刷用製版 ５０ａ，５１ａ 窓部（非印刷部） DESCRIPTION OF SYMBOLS 10 Green sheet (base film) 11 Green sheet 20-26 Conductor paste 20a, 21a Exposed end part 20b Connection part 30-34 Magnetic paste 30a-34a, 30b-34b Conducting opening 40, 41 Conductor paste printing plate making 40a, 41a Printing part 50, 51 Plate making for magnetic paste printing 50a, 51a Window part (non-printing part)
Claims (2)
に亘る導体ペーストと、該導体ペーストの一端部を露出
させる導通口を設けた絶縁性ペーストとを、上下に位置
する導体ペーストの端部が前記導通口内で互いに重合す
るようにして、交互に印刷することを特徴とする積層チ
ップインダクタの製造方法。1. A conductor paste, which is formed on a base film and has a U-shape over a 3/4 circumference, and an insulating paste provided with a conductive opening for exposing one end of the conductor paste, the conductor paste being positioned vertically. Characterized by alternately printing such that the ends of the superimposed portions overlap each other in the conduction hole.
り、互いに隣接する４個の素子用の導通口を同時に設け
ることを特徴とする請求項１記載の積層チップインダク
タの製造方法。2. The method for manufacturing a multilayer chip inductor according to claim 1, wherein, when printing the insulating paste, conductive holes for four elements adjacent to each other are simultaneously provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25939699A JP2001085258A (en) | 1999-09-13 | 1999-09-13 | Manufacture of laminated chip inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25939699A JP2001085258A (en) | 1999-09-13 | 1999-09-13 | Manufacture of laminated chip inductor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001085258A true JP2001085258A (en) | 2001-03-30 |
Family
ID=17333562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25939699A Pending JP2001085258A (en) | 1999-09-13 | 1999-09-13 | Manufacture of laminated chip inductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001085258A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101396649B1 (en) * | 2012-05-22 | 2014-05-16 | 삼성전기주식회사 | Chip inductor and method of manufacturing the same |
| KR20170110582A (en) * | 2015-02-10 | 2017-10-11 | 하마마츠 포토닉스 가부시키가이샤 | Inspection device and inspection method |
-
1999
- 1999-09-13 JP JP25939699A patent/JP2001085258A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101396649B1 (en) * | 2012-05-22 | 2014-05-16 | 삼성전기주식회사 | Chip inductor and method of manufacturing the same |
| KR20170110582A (en) * | 2015-02-10 | 2017-10-11 | 하마마츠 포토닉스 가부시키가이샤 | Inspection device and inspection method |
| KR102547930B1 (en) | 2015-02-10 | 2023-06-27 | 하마마츠 포토닉스 가부시키가이샤 | Inspection device and inspection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2539367Y2 (en) | Multilayer electronic components | |
| KR100408184B1 (en) | Inductor | |
| KR100415277B1 (en) | Monolithic Inductor | |
| JP4477345B2 (en) | Thin film common mode filter and thin film common mode filter array | |
| US20020105788A1 (en) | Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component | |
| JPS6379307A (en) | Moltilayered transformer | |
| JPH04134807U (en) | Multilayer ceramic inductance element | |
| US6669796B2 (en) | Method of manufacturing laminated ceramic electronic component, and laminated ceramic electronic component | |
| JP2005159222A (en) | Thin film common mode filter and thin film common mode filter array | |
| JPH03219605A (en) | Laminated-type inductance element | |
| JPH0669038A (en) | Chip-shaped coil | |
| JP2001085258A (en) | Manufacture of laminated chip inductor | |
| JP3444226B2 (en) | Multilayer inductor | |
| JP2002064016A (en) | Laminated inductor | |
| JP2539613Y2 (en) | Chip inductor | |
| JP2001093730A (en) | Laminated chip inductor | |
| JP5294319B2 (en) | Multilayer chip balun element | |
| KR20000024888A (en) | Stack-type chip inductor | |
| JPH0747848Y2 (en) | Composite parts | |
| JP2002343640A (en) | Laminated ceramic electronic component | |
| JP2004071962A (en) | Laminated inductor | |
| JP3178272B2 (en) | Electronic component array | |
| JPH04152507A (en) | Inductor | |
| JP2003338410A (en) | Laminated inductor | |
| JP2607638Y2 (en) | Multilayer chip inductance components |